JP2000277456A - Semiconductor device and manufacture of it - Google Patents

Semiconductor device and manufacture of it

Info

Publication number
JP2000277456A
JP2000277456A JP11081301A JP8130199A JP2000277456A JP 2000277456 A JP2000277456 A JP 2000277456A JP 11081301 A JP11081301 A JP 11081301A JP 8130199 A JP8130199 A JP 8130199A JP 2000277456 A JP2000277456 A JP 2000277456A
Authority
JP
Japan
Prior art keywords
copper
film
thin film
diffusion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11081301A
Other languages
Japanese (ja)
Inventor
Masahito Sawada
雅人 澤田
Hiroshi Nishimura
博司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11081301A priority Critical patent/JP2000277456A/en
Publication of JP2000277456A publication Critical patent/JP2000277456A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high copper-diffusion-barrier characteristics as well as high conductivity by comprising a wiring of copper or copper alloy and a copper-diffusion preventive film which prevents diffusion of copper from the wiring, and allowing the copper-diffusion preventive film to comprise a rhenium oxide thin-film. SOLUTION: On a p-type silicon substrate 2 comprising an n+-type diffusion layer 1 on its surface, an inter-layer insulating film 3, for example, of a silicon oxide is formed. A contact hole 4 is opened at a part of the inter-layer insulating film 3 which corresponds to the diffusion layer 1. A copper-diffusion preventive film 5 comprising a rhenium oxide thin-film is formed from the inside surface to the bottom part of the contact hole 4. A wiring 6 of Cu or Cu alloy is embedded in the contact hole 4 where the copper-diffusion preventive film 5 is formed. The rhenium oxide is preferred to be represented with ReOx(x=0.15-0.3).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、銅もしくは銅合金
からなる配線からの銅拡散を防止する銅拡散防止膜を改
良した半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an improved copper diffusion preventing film for preventing copper diffusion from a wiring made of copper or a copper alloy, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置の配線材料としては、アルミ
ニウム(Al)もしくはアルミニウム合金(Al合金)
が用いられている。しかしながら、AlもしくはAl合
金からなる配線はエレクトロマイグレーションにより破
断する等の問題があった。
2. Description of the Related Art As a wiring material of a semiconductor device, aluminum (Al) or aluminum alloy (Al alloy) is used.
Is used. However, the wiring made of Al or Al alloy has a problem that it breaks due to electromigration.

【0003】このようなことから、より低抵抗で耐エレ
クトロマイグレーション特性が優れた銅(Cu)もしく
は銅合金(Cu合金)は次世代の半導体装置の配線材料
として注目されている。CuもしくはCu合金の配線を
実現する上で問題になるのは、シリコン基板または絶縁
膜であるシリコン酸化膜の中へのCu拡散による素子劣
化が挙げられる。従来より銅拡散防止膜としては、WN
x,WSiNx,TaNが知られている。
For these reasons, copper (Cu) or copper alloy (Cu alloy) having lower resistance and excellent electromigration resistance has attracted attention as a wiring material for next-generation semiconductor devices. A problem in realizing the wiring of Cu or Cu alloy is element deterioration due to Cu diffusion into a silicon substrate or a silicon oxide film which is an insulating film. Conventionally, WN has been used as a copper diffusion prevention film.
x , WSiN x and TaN are known.

【0004】[0004]

【発明が解決しようとする課題】銅拡散防止膜は、銅拡
散防止性(銅バリア性)の他に、高導電性であることが
要求されている。例えば、半導体基板上に酸化シリコン
膜からなる層間絶縁膜を堆積し、この層間絶縁膜にコン
タクトホールを開口し、このコンタクトホールに銅配線
を埋め込んで前記基板との導通を図る場合には拡散防止
膜を前記コンタクトホールの側部のみならず底部にも形
成する必要がある。このような構造の半導体装置におい
て、前記銅拡散防止膜が高抵抗材料から作ると、前記銅
配線とシリコン基板との良好な接続を図るためにコンタ
クトホールの底部に位置する銅拡散防止膜部分の厚さを
増加させなければならない。コンタクトホールの底部に
位置する銅拡散防止膜部分の膜厚増加は、同時に側部の
膜厚増加に繋がるため、実効的にCu配線の断面積の低
下を招く。その結果、Cuを配線材料として利用する配
線抵抗の低減効果が失われる。
The copper diffusion preventing film is required to have high conductivity in addition to the copper diffusion preventing property (copper barrier property). For example, when an interlayer insulating film made of a silicon oxide film is deposited on a semiconductor substrate, a contact hole is opened in the interlayer insulating film, and copper wiring is buried in the contact hole to achieve conduction with the substrate, thereby preventing diffusion. It is necessary to form a film not only on the side of the contact hole but also on the bottom. In the semiconductor device having such a structure, when the copper diffusion prevention film is made of a high resistance material, the copper diffusion prevention film portion located at the bottom of the contact hole is formed in order to achieve a good connection between the copper wiring and the silicon substrate. The thickness must be increased. An increase in the thickness of the copper diffusion preventing film portion located at the bottom of the contact hole also leads to an increase in the thickness of the side portion at the same time, which effectively reduces the cross-sectional area of the Cu wiring. As a result, the effect of reducing the wiring resistance using Cu as the wiring material is lost.

【0005】前述した従来の銅拡散防止材料であるWN
x,WSiNx,TaNは、抵抗率が200μΩcm以上
であるため、いずれも充分な低抵抗性を有するものでは
ない。特に、今後さらに配線幅の縮小が進めば、Cu配
線の断面積が減少するため、より低抵抗の銅拡散防止膜
が必要になる。
The above-mentioned conventional copper diffusion preventing material WN
Since x , WSiN x , and TaN have a resistivity of 200 μΩcm or more, none of them has a sufficiently low resistance. In particular, if the wiring width is further reduced in the future, the cross-sectional area of the Cu wiring will be reduced, so that a copper diffusion prevention film having lower resistance is required.

【0006】本発明は、高い銅拡散バリア性を有し、か
つ高導電性を有する銅拡散防止膜を備えた半導体装置お
よびその製造方法を提供しようとするものである。
An object of the present invention is to provide a semiconductor device having a copper diffusion barrier film having high copper diffusion barrier properties and high conductivity, and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】本発明者らは、レニウム
酸化物が優れた銅拡散バリア性を有し、その上室温で9
μΩcmと金属レベルの低抵抗率を有することに着目
し、このレニウム酸化物を銅拡散防止膜として利用する
ことによりCuもしくはCu合金からなる配線の低抵抗
性を生かした半導体装置を発明した。
SUMMARY OF THE INVENTION The present inventors have determined that rhenium oxide has excellent copper diffusion barrier properties,
Paying attention to having a low resistivity of a metal level of μΩcm, the present inventors invented a semiconductor device utilizing the low resistance of the wiring made of Cu or Cu alloy by using this rhenium oxide as a copper diffusion preventing film.

【0008】すなわち、本発明に係わる半導体装置は銅
もしくは銅合金からなる配線と、配線からの銅拡散を防
止するための銅拡散防止膜とを有する半導体装置におい
て、前記銅拡散防止膜は、レニウム酸化物薄膜からなる
ことを特徴とするものである。
That is, a semiconductor device according to the present invention includes a wiring made of copper or a copper alloy and a copper diffusion preventing film for preventing copper diffusion from the wiring. It is characterized by comprising an oxide thin film.

【0009】本発明に係わる半導体装置の製造方法は、
拡散層を有する基板上に絶縁膜を形成する工程と、前記
拡散層に対応する前記絶縁膜部分にコンタクトホールを
形成する工程と、前記コンタクトホールの内側面および
底部にレニウム酸化物薄膜からなる銅拡散防止膜を形成
する工程と、前記銅拡散防止膜を有する前記コンタクト
ホール内に銅もしくは銅合金の配線を形成する工程とを
具備したことを特徴とするものである。
A method for manufacturing a semiconductor device according to the present invention comprises:
Forming an insulating film on a substrate having a diffusion layer; forming a contact hole in the insulating film portion corresponding to the diffusion layer; and forming a copper film made of a rhenium oxide thin film on the inner side surface and the bottom of the contact hole. Forming a diffusion preventing film; and forming a copper or copper alloy wiring in the contact hole having the copper diffusion preventing film.

【0010】[0010]

【発明の実施の形態】以下、本発明に係わる半導体装置
を図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to the present invention will be described in detail with reference to the drawings.

【0011】図1は、本発明の半導体装置の一形態を示
す断面図である。例えばn+型拡散層1を表面に有する
p型シリコン基板2上には、例えば酸化シリコンからな
る層間絶縁膜3が形成されている。コンタクトホール4
は、前記拡散層1に対応する前記層間絶縁膜3部分に開
口されている。レニウム酸化物薄膜からなる銅拡散防止
膜5は、前記コンタクトホール4の内側面から底部にわ
たって形成されている。CuもしくはCu合金からなる
配線6は、前記銅拡散防止膜5が形成された前記コンタ
クトホール4内に埋め込まれている。
FIG. 1 is a sectional view showing one embodiment of the semiconductor device of the present invention. For example, an interlayer insulating film 3 made of, for example, silicon oxide is formed on a p-type silicon substrate 2 having an n + -type diffusion layer 1 on the surface. Contact hole 4
Is opened in a portion of the interlayer insulating film 3 corresponding to the diffusion layer 1. The copper diffusion preventing film 5 made of a rhenium oxide thin film is formed from the inner surface to the bottom of the contact hole 4. The wiring 6 made of Cu or Cu alloy is buried in the contact hole 4 where the copper diffusion preventing film 5 is formed.

【0012】前記レニウム酸化物は、ReOx(x=
0.15〜0.3)で表わされるものであることが好ま
しい。
The rhenium oxide is ReO x (x =
0.15 to 0.3).

【0013】前記銅拡散防止膜は、10〜100nmの
厚さを有することが好ましい。
It is preferable that the copper diffusion preventing film has a thickness of 10 to 100 nm.

【0014】前記Cu合金としては、例えばCu−Si
合金、Cu−Si−Al合金等を用いることができる。
As the Cu alloy, for example, Cu—Si
An alloy, a Cu—Si—Al alloy, or the like can be used.

【0015】次に、本発明に係わる半導体装置の製造方
法を説明する。
Next, a method of manufacturing a semiconductor device according to the present invention will be described.

【0016】まず、拡散層を有する基板上に例えば酸化
シリコンからなる絶縁膜を形成した後、前記拡散層に対
応する前記絶縁膜部分にコンタクトホールを形成する。
つづいて、このコンタクトホールを含む前記絶縁膜上に
レニウム酸化物薄膜および銅薄膜もしくは銅合金薄膜を
形成する。次いで、前記銅薄膜もしくは銅合金薄膜と前
記レニウム酸化物薄膜を例えばケミカルメカニカルポシ
リング(CMP)技術によりエッチバックすることによ
り前記コンタクトホールの内側面および底部にレニウム
酸化物薄膜からなる銅拡散防止膜を形成すると共に、こ
の銅拡散防止膜を有する前記コンタクトホール内に銅も
しくは銅合金の配線を形成して前述した図1に示す半導
体装置を製造する。
First, after an insulating film made of, for example, silicon oxide is formed on a substrate having a diffusion layer, a contact hole is formed in the insulating film portion corresponding to the diffusion layer.
Subsequently, a rhenium oxide thin film and a copper thin film or a copper alloy thin film are formed on the insulating film including the contact holes. Then, the copper thin film or the copper alloy thin film and the rhenium oxide thin film are etched back by, for example, a chemical mechanical polishing (CMP) technique to thereby form a copper diffusion preventing film made of a rhenium oxide thin film on the inner side surface and the bottom of the contact hole. And a wiring of copper or a copper alloy is formed in the contact hole having the copper diffusion preventing film to manufacture the semiconductor device shown in FIG.

【0017】前記レニウム酸化物薄膜および配線材料で
ある例えば銅薄膜は、例えば次のような図2に示すDC
マグネトロンスパッタ装置を用いて成膜することができ
る。
The rhenium oxide thin film and, for example, a copper thin film as a wiring material are, for example, DC shown in FIG.
The film can be formed using a magnetron sputtering apparatus.

【0018】図2中の真空容器11内の底部には、レニ
ウム酸化物ターゲット12およびCuターゲット13を
それそれ保持した第1、第2のターゲットホルダ14,
15が配置されている。第1、第2のシャッタ16,1
7は、前記各ターゲット12,13の上方に近接して配
置されている。図示しない駆動機構により回転される第
1、第2のマグネット18,19は、前記各ターゲット
ホルダ14,15の下方に近接してそれぞれ配置されて
いる。第1、第2のDC電源20,21は、それぞれ前
記ターゲットホルダ14,15に接続されている。回転
機構22により回転される基板ホルダ23は、前記真空
容器11内の上部付近に前記各ターゲット12,13と
対向して配置されている。ガス供給管24は、前記真空
容器11の側壁に連結されている。排気管25は、前記
真空容器11の前記ガス供給管24と対向する側壁に連
結されている。
At the bottom of the vacuum chamber 11 in FIG. 2, a first and second target holders 14, holding a rhenium oxide target 12 and a Cu target 13, respectively, are provided.
15 are arranged. First and second shutters 16 and 1
Reference numeral 7 is disposed above and close to each of the targets 12 and 13. First and second magnets 18 and 19 rotated by a drive mechanism (not shown) are arranged below and close to the target holders 14 and 15, respectively. First and second DC power supplies 20 and 21 are connected to the target holders 14 and 15, respectively. The substrate holder 23 rotated by the rotation mechanism 22 is disposed near the upper part in the vacuum vessel 11 so as to face the targets 12 and 13. The gas supply pipe 24 is connected to a side wall of the vacuum vessel 11. The exhaust pipe 25 is connected to a side wall of the vacuum vessel 11 facing the gas supply pipe 24.

【0019】次に、前述したDCマグネトロンスパッタ
装置によるレニウム酸化物薄膜、Cu薄膜の成膜方法を
説明する。
Next, a method for forming a rhenium oxide thin film and a Cu thin film by the aforementioned DC magnetron sputtering apparatus will be described.

【0020】まず、基板ホルダ23に前述したコンタク
トホールが開口された層間絶縁膜を有するシリコン基板
26を表面側がターゲット12,13と対向するように
保持する。酸素とアルゴンの混合ガス(もしくはアルゴ
ンガス)をガス供給管24を通して真空容器11内に供
給すると共に、図示しない排気装置により真空容器11
内のガスを排気管25を通して排気して真空容器11内
を所定の真空度にする。第1DC電源20から所定の直
流電圧をターゲットホルダ14に印加すると共に、第1
マグネトロン18を所定の速度で回転することにより、
前記ホルダ14に保持されたレニウム酸化物ターゲット
12からレニウム酸化物をスパッタリングする。スパッ
タ状態が安定した状態で前記ターゲット14上方に配置
した第1シャッタ16を開くとともに、回転機構22に
より前記基板ホルダ23を所定の速度で回転することに
より前記基板25のコンタクトホールを含む層間絶縁膜
上にレニウム酸化物薄膜を成膜する。
First, a silicon substrate 26 having an interlayer insulating film in which the above-mentioned contact hole is opened is held in a substrate holder 23 such that the front side faces the targets 12 and 13. A mixed gas of oxygen and argon (or argon gas) is supplied into the vacuum vessel 11 through a gas supply pipe 24, and the vacuum vessel 11 is exhausted by an exhaust device (not shown).
The inside gas is exhausted through the exhaust pipe 25 to make the inside of the vacuum vessel 11 a predetermined degree of vacuum. While applying a predetermined DC voltage from the first DC power supply 20 to the target holder 14,
By rotating the magnetron 18 at a predetermined speed,
Rhenium oxide is sputtered from the rhenium oxide target 12 held by the holder 14. The first shutter 16 arranged above the target 14 is opened in a state where the sputtering state is stable, and the substrate holder 23 is rotated at a predetermined speed by a rotating mechanism 22 to thereby form an interlayer insulating film including a contact hole of the substrate 25. A rhenium oxide thin film is formed thereon.

【0021】目的とする厚さのレニウム酸化物薄膜の成
膜を行った後、酸素とアルゴンの混合ガスの供給、第1
ターゲットホルダ14への第1DC電源20からの直流
電圧電力の印加、第1マグネトロン18の回転を停止す
ると共に、第1シャッタ16を閉じる。
After forming a rhenium oxide thin film having a desired thickness, a mixed gas of oxygen and argon is supplied.
The application of the DC voltage from the first DC power supply 20 to the target holder 14, the rotation of the first magnetron 18 are stopped, and the first shutter 16 is closed.

【0022】次いで、アルゴンガスをガス供給管24を
通して真空容器11内に供給すると共に、図示しない排
気装置により真空容器11内のガスを排気管25を通し
て排気して真空容器11内を所定の真空度にする。第2
DC電源21から所定の直流電圧を第2ターゲットホル
ダ15に印加すると共に、第2マグネトロン19を所定
の速度で回転することにより、前記第2ターゲットホル
ダ15に保持されたCuターゲト13からCuをスパッ
タリングする。スパッタ状態が安定した状態で前記Cu
ターゲット13上方に配置した第2シャッタ17を開く
とともに、回転機構22により前記基板ホルダ23を所
定の速度で回転することにより前記基板のレニウム酸化
物薄膜上にCu薄膜を成膜する。
Next, an argon gas is supplied into the vacuum vessel 11 through a gas supply pipe 24, and the gas in the vacuum vessel 11 is exhausted through an exhaust pipe 25 by an exhaust device (not shown) so that the inside of the vacuum vessel 11 has a predetermined degree of vacuum. To Second
By applying a predetermined DC voltage from the DC power supply 21 to the second target holder 15 and rotating the second magnetron 19 at a predetermined speed, Cu is sputtered from the Cu target 13 held by the second target holder 15. I do. When the sputtering state is stable, the Cu
The second shutter 17 disposed above the target 13 is opened, and the substrate holder 23 is rotated at a predetermined speed by the rotation mechanism 22 to form a Cu thin film on the rhenium oxide thin film on the substrate.

【0023】このような図2に示すマルチターゲットタ
イプのDCマグネトロンスパッタ装置によれば、レニウ
ム酸化物/Cuの2層薄膜を真空を破らずに成膜するこ
とができため、レニウム酸化物からなる銅拡散防止膜と
Cuの配線の界面における電気的な導電性を向上するこ
とが可能になる。
According to the DC magnetron sputtering apparatus of the multi-target type shown in FIG. 2, a two-layer thin film of rhenium oxide / Cu can be formed without breaking the vacuum. It is possible to improve the electrical conductivity at the interface between the copper diffusion prevention film and the Cu wiring.

【0024】[0024]

【実施例】以下、本発明の好ましい実施例を詳細に説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail.

【0025】(実施例1)前述した図2に示すDCマグ
ネトロンスパッタ装置を用いてシリコン基板および表面
に酸化シリコン膜を有するシリコン基板上に下記の条件
でReO0.15、ReO0.25、ReO0.3で表わされる厚
さ70nmのレニウム酸化物薄膜を成膜した。
(Example 1) Using the DC magnetron sputtering apparatus shown in FIG. 2 described above, on a silicon substrate and a silicon substrate having a silicon oxide film on its surface, it is represented by ReO 0.15 , ReO 0.25 and ReO 0.3 under the following conditions. A rhenium oxide thin film having a thickness of 70 nm was formed.

【0026】(ReOxの成膜条件) 酸素導入量;0sccm,2.5sccm,5scc
m、 スパッタ放電電圧;575V、 スパッタ放電電流;1A、 スパッタ圧力;0.6Pa、 基板温度;室温、 基板−レニウムターゲット間距離;180mm。
[0026] (the film formation conditions of ReO x) amount of oxygen introduced; 0sccm, 2.5sccm, 5scc
m, sputter discharge voltage: 575 V, sputter discharge current: 1 A, sputter pressure: 0.6 Pa, substrate temperature: room temperature, distance between substrate and rhenium target: 180 mm.

【0027】前記シリコン基板および表面に酸化シリコ
ン膜を有するシリコン基板上に成膜されたレニウム酸化
物薄膜の抵抗率を測定した。その結果を図3に示す。な
お、図3中のaはシリコン基板上のレニウム酸化物薄膜
の抵抗特性線、bは酸化シリコン膜上のレニウム酸化物
薄膜の抵抗特性線である。
The resistivity of the rhenium oxide thin film formed on the silicon substrate and the silicon substrate having a silicon oxide film on the surface was measured. The result is shown in FIG. In FIG. 3, a is a resistance characteristic line of a rhenium oxide thin film on a silicon substrate, and b is a resistance characteristic line of a rhenium oxide thin film on a silicon oxide film.

【0028】図3から明らかなようにシリコン基板上、
および酸化シリコン膜上に成膜したレニウム酸化物薄膜
は、いずれもReO0.15の組成の時に抵抗率が最小にな
り、約150μΩcmと低抵抗性を示すことがわかる。
As apparent from FIG. 3, on a silicon substrate,
It can be seen that the rhenium oxide thin film formed on the silicon oxide film has the minimum resistivity when the composition of ReO is 0.15 , and exhibits a low resistivity of about 150 μΩcm.

【0029】(実施例2)図4に示すようにシリコン基
板31上に前述したDCマグネトロンスパッタ装置を用
いて前記実施例1と同様な方法によりReO0.15で表わ
される厚さ70nmのレニウム酸化物薄膜32を成膜
し、さらにこの薄膜32上に下記の条件で厚さ130n
mのCu薄膜33を成膜して第1試料を作製した。
(Embodiment 2) As shown in FIG. 4, a rhenium oxide thin film having a thickness of 70 nm represented by ReO 0.15 is formed on a silicon substrate 31 by the same method as in Embodiment 1 by using the DC magnetron sputtering apparatus described above. 32, and a thickness of 130 n is formed on the thin film 32 under the following conditions.
A first sample was prepared by forming a Cu thin film 33 of m.

【0030】また、図5に示すようにシリコン基板31
の酸化シリコン膜34上に前述したDCマグネトロンス
パッタ装置を用いて前記実施例1と同様な方法によりR
eO 0.15で表わされる厚さ70nmのレニウム酸化物薄
膜32を成膜し、さらにこの薄膜32上に下記条件で厚
さ130nmのCu薄膜33を成膜して第2試料を作製
した。
Further, as shown in FIG.
DC magnetron on the silicon oxide film 34
Using a putter device, R
eO 0.1570nm thick rhenium oxide thin film represented by
A film 32 is formed, and a thickness is formed on the thin film 32 under the following conditions.
A second sample is prepared by forming a Cu thin film 33 having a thickness of 130 nm.
did.

【0031】(Cu薄膜の成膜条件) 導入ガス;アルゴン、 スパッタ放電電圧;400V、 スパッタ放電電流;1.3A、 スパッタ圧力;0.6Pa、 基板温度;室温、 基板−Cuターゲット間距離;180mm。(Cu film formation conditions) Introduced gas: argon, sputter discharge voltage: 400 V, sputter discharge current: 1.3 A, sputter pressure: 0.6 Pa, substrate temperature: room temperature, distance between substrate and Cu target: 180 mm .

【0032】図4に示す第1試料を1×10-3Paの真
空中、500℃、および600℃で30分間保持した
後、Si基板中のCu濃度を二次イオン質量分析(SI
MS)により測定した。その結果を図6に示す。
After holding the first sample shown in FIG. 4 at 500 ° C. and 600 ° C. for 30 minutes in a vacuum of 1 × 10 −3 Pa, the Cu concentration in the Si substrate was measured by secondary ion mass spectrometry (SI
MS). FIG. 6 shows the result.

【0033】また、図5に示す第2試料を1×10-3
aの真空中、500℃、および600℃で30分間保持
した後、酸化シリコン膜(SiO2膜)中のCu濃度を
二次イオン質量分析(SIMS)により測定した。その
結果を図7に示す。
Further, 1 × second sample shown in FIG. 5 10 -3 P
After holding at 500 ° C. and 600 ° C. for 30 minutes in the vacuum of a, the Cu concentration in the silicon oxide film (SiO 2 film) was measured by secondary ion mass spectrometry (SIMS). FIG. 7 shows the result.

【0034】さらに、図4および図5に示す第1、第2
の試料を1×10-3Paの真空中、室温、400℃、4
50℃、500℃および600℃で30分間保持した
後、Cu薄膜の抵抗率を測定した。その結果を図8に示
す。なお、図8中のaは第1試料のCu薄膜の抵抗特性
線、bは第2試料のCu薄膜の抵抗特性線である。
Further, the first and second shown in FIG. 4 and FIG.
Sample was placed in a vacuum of 1 × 10 −3 Pa at room temperature, 400 ° C., and 4
After holding at 50 ° C., 500 ° C. and 600 ° C. for 30 minutes, the resistivity of the Cu thin film was measured. FIG. 8 shows the result. Note that a in FIG. 8 is a resistance characteristic line of the Cu thin film of the first sample, and b is a resistance characteristic line of the Cu thin film of the second sample.

【0035】これらの図6および図7から真空アニール
を500℃で行った場合には、Si中およびSiO2
へのCuの拡散が見られないことが、600℃になると
Si中へのCuの拡散が見られることがわかる。
6 and 7, when vacuum annealing was performed at 500 ° C., no diffusion of Cu into Si and SiO 2 was observed. It can be seen that the diffusion of

【0036】また、図8から明らかなようにCu薄膜
は、シリコン基板および酸化シリコン膜のレニウム酸化
物薄膜上のいずれに成膜した場合でも同様なの抵抗率変
化を示すが、600℃ではシリコン基板のレニウム酸化
物薄膜上に成膜したCu薄膜の方が抵抗が増大すること
がわかる。
As is apparent from FIG. 8, the Cu thin film shows the same change in resistivity regardless of whether it is formed on a silicon substrate or a rhenium oxide thin film of a silicon oxide film. It can be seen that the resistance of the Cu thin film formed on the rhenium oxide thin film increases.

【0037】以上の結果から、ReO0.15の組成を持つ
レニウム酸化物薄膜の耐Cu拡散防止温度は500℃程
度であると考えられる。ただし、現状の半導体装置の製
造プロセスにおける最高加熱温度は400〜450℃程
度であることを考慮すれば、ReO0.15の組成を持つレ
ニウム酸化物薄膜は半導体装置の製造プロセスでの温度
の下で充分な銅拡散防止性能を有することがわかる。
From the above results, it is considered that the Cu diffusion preventing temperature of the rhenium oxide thin film having the composition of ReO 0.15 is about 500 ° C. However, considering that the maximum heating temperature in the current semiconductor device manufacturing process is about 400 to 450 ° C., the rhenium oxide thin film having the composition of ReO 0.15 is sufficient under the temperature in the semiconductor device manufacturing process. It can be seen that it has excellent copper diffusion prevention performance.

【0038】[0038]

【発明の効果】以上詳述したように、本発明によれば高
い銅拡散バリア性を有し、かつ高導電性を有する銅拡散
防止膜を備え、CuもしくはCu合金からなる配線の低
抵抗性を生かした高速動作が可能で高信頼性の半導体装
置およびその製造方法を提供できる。
As described above in detail, according to the present invention, a copper diffusion barrier film having a high copper diffusion barrier property and a high conductivity is provided, and the wiring made of Cu or Cu alloy has a low resistance. It is possible to provide a highly reliable semiconductor device capable of high-speed operation utilizing the above and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体装置を示す断面図。FIG. 1 is a cross-sectional view illustrating a semiconductor device according to the present invention.

【図2】本発明の半導体装置を構成する銅拡散防止膜お
よびCu薄膜の成膜に用いられるDCマグネトロンスパ
ッタ装置を示す概略図。
FIG. 2 is a schematic diagram showing a DC magnetron sputtering apparatus used for forming a copper diffusion preventing film and a Cu thin film constituting the semiconductor device of the present invention.

【図3】シリコン基板および酸化シリコン膜上にそれぞ
れ成膜されたReO0.15、ReO0.25、ReO0.3で表
わされるレニウム酸化物薄膜の抵抗率を示す特性図。
FIG. 3 is a characteristic diagram showing the resistivity of a rhenium oxide thin film represented by ReO 0.15 , ReO 0.25 , and ReO 0.3 formed on a silicon substrate and a silicon oxide film, respectively.

【図4】実施例2で用いられたシリコン基板上にレニウ
ム酸化物薄膜およびCu薄膜を成膜した第1試料を示す
断面図。
FIG. 4 is a cross-sectional view showing a first sample in which a rhenium oxide thin film and a Cu thin film are formed on the silicon substrate used in Example 2.

【図5】実施例2で用いられたシリコン基板の酸化シリ
コン膜上にレニウム酸化物薄膜およびCu薄膜を成膜し
た第2試料を示す断面図。
FIG. 5 is a cross-sectional view showing a second sample in which a rhenium oxide thin film and a Cu thin film are formed on a silicon oxide film of a silicon substrate used in Example 2.

【図6】真空中、所定の温度でアニーリングした後のS
i中のCu濃度を示す図。
FIG. 6 shows the S after annealing at a predetermined temperature in a vacuum.
The figure which shows the Cu density | concentration in i.

【図7】真空中、所定の温度でアニーリングした後のS
iO2中のCu濃度を示す図。
FIG. 7 shows the S after annealing at a predetermined temperature in a vacuum.
It shows the concentration of Cu iO 2.

【図8】第1、第2の試料を用いて真空雰囲気下に保持
した後のその温度に対するCu薄膜の抵抗率の関係を示
す特性図。
FIG. 8 is a characteristic diagram showing a relationship between the temperature and the resistivity of the Cu thin film after the first and second samples are held in a vacuum atmosphere.

【符号の説明】[Explanation of symbols]

2,31…シリコン基板、 3…層間絶縁膜、 4…コンタクトホール、 5…レニウム酸化物からなる銅拡散防止膜、 6…CuもしくはCu合金の配線、 32…レニウム酸化物薄膜、 33…Cu薄膜 34…酸化シリコン膜。 2, 31: silicon substrate, 3: interlayer insulating film, 4: contact hole, 5: copper diffusion preventing film made of rhenium oxide, 6: wiring of Cu or Cu alloy, 32: rhenium oxide thin film, 33: Cu thin film 34 ... a silicon oxide film.

フロントページの続き Fターム(参考) 4M104 AA01 BB36 CC01 DD37 DD40 DD42 FF18 HH04 HH16 5F033 HH11 HH35 JJ11 JJ35 KK01 MM05 NN06 NN07 PP15 PP16 XX10 XX28 Continued on the front page F-term (reference) 4M104 AA01 BB36 CC01 DD37 DD40 DD42 FF18 HH04 HH16 5F033 HH11 HH35 JJ11 JJ35 KK01 MM05 NN06 NN07 PP15 PP16 XX10 XX28

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 銅もしくは銅合金からなる配線と、配線
からの銅拡散を防止するための銅拡散防止膜とを有する
半導体装置において、 前記銅拡散防止膜は、レニウム酸化物薄膜からなること
を特徴とする半導体装置。
1. A semiconductor device having a wiring made of copper or a copper alloy and a copper diffusion preventing film for preventing copper diffusion from the wiring, wherein the copper diffusion preventing film is made of a rhenium oxide thin film. Characteristic semiconductor device.
【請求項2】 拡散層を有する基板上に絶縁膜を形成す
る工程と、 前記拡散層に対応する前記絶縁膜部分にコンタクトホー
ルを形成する工程と、 前記コンタクトホールの内側面および底部にレニウム酸
化物薄膜からなる銅拡散防止膜を形成する工程と、 前記銅拡散防止膜を有する前記コンタクトホール内に銅
もしくは銅合金の配線を形成する工程とを具備したこと
を特徴とする半導体装置の製造方法。
A step of forming an insulating film on a substrate having a diffusion layer; a step of forming a contact hole in a portion of the insulating film corresponding to the diffusion layer; and a step of forming rhenium oxide on an inner surface and a bottom of the contact hole. A method of forming a copper diffusion prevention film made of an object thin film; and a step of forming a copper or copper alloy wiring in the contact hole having the copper diffusion prevention film. .
JP11081301A 1999-03-25 1999-03-25 Semiconductor device and manufacture of it Pending JP2000277456A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11081301A JP2000277456A (en) 1999-03-25 1999-03-25 Semiconductor device and manufacture of it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11081301A JP2000277456A (en) 1999-03-25 1999-03-25 Semiconductor device and manufacture of it

Publications (1)

Publication Number Publication Date
JP2000277456A true JP2000277456A (en) 2000-10-06

Family

ID=13742582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11081301A Pending JP2000277456A (en) 1999-03-25 1999-03-25 Semiconductor device and manufacture of it

Country Status (1)

Country Link
JP (1) JP2000277456A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047159A1 (en) * 2002-11-19 2004-06-03 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047159A1 (en) * 2002-11-19 2004-06-03 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same
US7304383B2 (en) 2002-11-19 2007-12-04 Samsung Electronics Co., Ltd. TFT substrate for liquid crystal display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US20070059502A1 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US6977220B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6160315A (en) Copper alloy via structure
EP0877421A2 (en) Sputter deposition and annealing of copper alloy metallization M
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
KR940010520B1 (en) Semiconductor device and manufacturing method thereof
US6436825B1 (en) Method of copper barrier layer formation
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
US6229211B1 (en) Semiconductor device and method of manufacturing the same
US5723367A (en) Wiring forming method
US6800180B1 (en) Resputtering to achieve better step coverage
US6656841B1 (en) Method of forming multi layer conductive line in semiconductor device
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
US5286676A (en) Methods of making integrated circuit barrier structures
US6794755B2 (en) Surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JP2001185510A (en) Electric plating barrier layer
US6294458B1 (en) Semiconductor device adhesive layer structure and process for forming structure
JPH0936230A (en) Manufacture of semiconductor device
WO1993013555A1 (en) Semiconductor device
US7095120B2 (en) Semiconductor integrated circuit device with a connective portion for multilevel interconnection
JP4943111B2 (en) Manufacturing method of semiconductor device
KR19990013553A (en) Semiconductor device and semiconductor device manufacturing process
JP2000277456A (en) Semiconductor device and manufacture of it
US7524749B2 (en) Metallization method of semiconductor device