JP2000269290A - Test structure and evaluation method using the same - Google Patents

Test structure and evaluation method using the same

Info

Publication number
JP2000269290A
JP2000269290A JP11073064A JP7306499A JP2000269290A JP 2000269290 A JP2000269290 A JP 2000269290A JP 11073064 A JP11073064 A JP 11073064A JP 7306499 A JP7306499 A JP 7306499A JP 2000269290 A JP2000269290 A JP 2000269290A
Authority
JP
Japan
Prior art keywords
resistor
capacitor
resistance
capacitance
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11073064A
Other languages
Japanese (ja)
Inventor
Bii Anando Emu
エム・ビー・アナンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11073064A priority Critical patent/JP2000269290A/en
Publication of JP2000269290A publication Critical patent/JP2000269290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a test structure for accurately measuring a capacitor's capacitance at a high frequency of MHz band. SOLUTION: A resistor 1 connected to a capacitor 2 in series at evaluation of the capacitance of the capacitor 2, and a lead wire connected electrically to the resistor at the evaluation of the capacitance of the capacitor 2, are provided. Here, the resistance value of the resistor 1 is larger than the parasitic resistance value of the lead wire, while the time constant determined by the product of the resistance of the resistor 1, and the capacitance of the capacitor 2 is set smaller than the cycle of pulse voltage applied to the resistor 1, connected in series at evaluating the capacitor 2, and the capacitor 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、キャパシタの容量
の評価に用いるテスト構造およびそれを用いた評価方法
に関する。
The present invention relates to a test structure used for evaluating the capacitance of a capacitor and an evaluation method using the same.

【0002】[0002]

【従来の技術】現在の高性能超大規模集積回路(ULS
IC)は、500MHz以上の周波数で動作し、これか
ら数年以内に1GHzに到達するものと考えられてい
る。これらの高い動作周波数を達成するには、LSIに
おける配線方式に細心の注意を払わなければならない。
2. Description of the Related Art Current high performance ultra-large scale integrated circuits (ULS)
IC) operate at frequencies above 500 MHz and are expected to reach 1 GHz within the next few years. In order to achieve these high operating frequencies, close attention must be paid to the wiring scheme in LSI.

【0003】その理由は、ULSICで使用される配線
の抵抗および配線間の寄生容量(線間容量、層間容量)
が、全体として、チップの速度を相当に制限する寄生効
果として作用するからである。
The reason is that the resistance of wiring used in ULSIC and the parasitic capacitance between wirings (line capacitance, interlayer capacitance)
However, as a whole, it acts as a parasitic effect that significantly limits the speed of the chip.

【0004】このために、配線の抵抗および配線間の寄
生容量を減少させるプロセスおよび構造を開発するため
の多くの研究努力が半導体業界全体で進められている。
銅配線および低い誘電率の絶縁膜の開発は、この研究努
力の2つの現れであり、それ自体、配線の抵抗および配
線間の寄生容量を減少させようとする強い要求を反映す
るものである。
[0004] To this end, much research effort is being conducted throughout the semiconductor industry to develop processes and structures that reduce the resistance of interconnects and the parasitic capacitance between interconnects.
The development of copper interconnects and low dielectric constant dielectrics is a manifestation of two of this research effort, and as such reflects the strong demand to reduce interconnect resistance and parasitic capacitance between interconnects.

【0005】配線の抵抗および配線間の寄生容量の重要
性に鑑みて、これらの値の正確な測定が次第に重要にな
りつつあることは明白なことである。なぜなら、プロセ
スの開発の成功は、結局のところ正確な測定に依存する
からである。
Obviously, accurate measurement of these values is becoming increasingly important given the importance of interconnect resistance and parasitic capacitance between interconnects. This is because the success of the process development ultimately depends on accurate measurements.

【0006】キャパシタの容量(キャパシタンス)の測
定は、特に問題を引き起こす。なぜなら、高い周波数に
おいてキャパシタンスを正確に測定するのは、現在、き
わめて難しいからである。
[0006] Measuring the capacitance of a capacitor is particularly problematic. This is because it is currently very difficult to accurately measure capacitance at high frequencies.

【0007】キャパシタンスを直接に測定できるツール
および方法は、現在、存在しはするが、この直接の測定
方法は、測定系に存在するリード線などによる小さな寄
生インダクタンスの存在によってかなり影響される。
[0007] Tools and methods that can directly measure capacitance currently exist, but this direct measurement method is significantly affected by the presence of small parasitic inductances, such as leads present in the measurement system.

【0008】ULSICの配線において測定されるキャ
パシタンスは、通常、数pFほどである。直接の測定方
法は、利用できる最良の機器を使用すれば、現在、数1
00KHzの周波数までしかこれらの数pFほどのキャ
パシタンスを測定することができない。
[0008] The capacitance measured in the ULSIC wiring is typically on the order of a few pF. The direct measurement method, currently using the best available equipment, is
The capacitance of these several pF can be measured only up to the frequency of 00 KHz.

【0009】したがって、例えば、文献から得ることの
できる層間絶縁膜の誘電率の値は、そのほとんどすべて
が100KHzか、または200KHzでの値しか報告
していない。
Therefore, for example, almost all of the values of the dielectric constant of the interlayer insulating film which can be obtained from literatures are reported at 100 KHz or only at 200 KHz.

【0010】しかしながら、上述したように、実際のU
LSICの速度は、すでに1GHzに近づきつつある。
ULSICで実際に使用されている周波数範囲において
評価することが明らかに必要なので、現在の評価方法は
十分に満足できるものではない。
However, as described above, the actual U
The speed of LSIC is already approaching 1 GHz.
Current evaluation methods are not fully satisfactory because it is clearly necessary to evaluate in the frequency range actually used by ULSIC.

【0011】この方法が十分に満足できるものではなく
てもそれを使用することができた理由は、層間絶縁膜の
材料としては広く使用されてきた二酸化珪素の誘電率
が、本質的に、約10GHzまでは周波数に依存しない
ことが良く知られているからである。したがって、数1
00KHzのかなり低い周波数における測定は、今まで
のところ十分なものであった。
The reason that this method can be used even if it is not sufficiently satisfactory is that the dielectric constant of silicon dioxide, which has been widely used as a material for an interlayer insulating film, is essentially about This is because it is well known that frequencies up to 10 GHz are independent of frequency. Therefore, Equation 1
Measurements at frequencies as low as 00 KHz have been satisfactory so far.

【0012】しかしながら、二酸化珪素よりも低い誘電
率を有するいわゆる低いkの材料(low−k mat
erial)の導入によって状況が一変した。これらの
材料は、一般的には、有機物であり、MHzの範囲のあ
る周波数によっては誘電率の大きな変化を呈する。
However, a so-called low-k material having a lower dielectric constant than silicon dioxide (low-k mat).
erial) has changed the situation. These materials are generally organic and exhibit large changes in dielectric constant at certain frequencies in the MHz range.

【0013】したがって、二酸化珪素とは対照的に、チ
ップの実際の動作周波数においてこれらの材料を評価す
ることが必要となる。ゆえに、MHz帯の高い周波数に
おいてキャパシタンスを測定する方法が強く要求されて
いる。
Therefore, it is necessary to evaluate these materials at the actual operating frequency of the chip, as opposed to silicon dioxide. Therefore, there is a strong demand for a method of measuring capacitance at a high frequency in the MHz band.

【0014】[0014]

【発明が解決しようとする課題】上述の如く、二酸化珪
素よりも低い誘電率を有する材料として、MHzの範囲
のある周波数によっては誘電率の大きな変化を呈する有
機物が導入されるようになった。しかしながら、従来の
測定方法では数pFのキャパシタンスは数100KHz
の周波数までしか測定することができないため、上述し
たような低誘電率の有機物のキャパシタンスを評価する
ことは困難であるという問題があった。
As described above, as a material having a dielectric constant lower than that of silicon dioxide, an organic substance exhibiting a large change in dielectric constant depending on a certain frequency in the MHz range has been introduced. However, the capacitance of several pF is several hundred KHz in the conventional measuring method.
Therefore, there is a problem that it is difficult to evaluate the capacitance of an organic substance having a low dielectric constant as described above.

【0015】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、従来よりも高い周波数
でのキャパシタンスの測定を可能にするためのテスト構
造およびそれを用いた評価方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a test structure capable of measuring a capacitance at a higher frequency than before, and an evaluation method using the same. Is to provide.

【0016】[0016]

【課題を解決するための手段】[構成]本発明における
アプローチの背景にある概念は、測定されるべきキャパ
シタンスに直列に接続された抵抗体をテスト構造として
使用することであり、抵抗体において消費されるエネル
ギー(電力損)から間接的にキャパシタンスを求めるこ
とである。
The concept behind the approach in the present invention is to use as a test structure a resistor connected in series with the capacitance to be measured, and to dissipate the resistance in the resistor. That is, the capacitance is indirectly obtained from the energy (power loss).

【0017】すなわち、上記目的を達成するために、本
発明に係るテスト構造は、キャパシタの容量の評価の際
に前記キャパシタに直列に接続される抵抗体と、前記キ
ャパシタの容量の評価の際に前記抵抗体に電気的に接続
されたリード線からなるテスト構造であって、前記抵抗
体の抵抗値は、前記リード線の寄生抵抗値よりも大き
く、かつ前記抵抗体の抵抗と前記キャパシタの容量との
積で決まる時定数は、前記キャパシタの評価の際に直列
に接続された前記抵抗体と前記キャパシタとに与える、
振幅が時間の経過とともに周期的に変化する信号の周期
よりも小さいことを特徴とする。
That is, in order to achieve the above object, a test structure according to the present invention comprises a resistor connected in series to the capacitor when evaluating the capacitance of the capacitor, and a resistor connected in series with the capacitor when evaluating the capacitance of the capacitor. A test structure comprising a lead wire electrically connected to the resistor, wherein a resistance value of the resistor is larger than a parasitic resistance value of the lead wire, and a resistance of the resistor and a capacitance of the capacitor. The time constant determined by the product of the above is given to the resistor and the capacitor connected in series during the evaluation of the capacitor,
It is characterized in that the amplitude is smaller than the period of the signal that changes periodically with the passage of time.

【0018】ここで、キャパシタの容量を正確に評価す
るためには、抵抗体の抵抗とキャパシタの容量との積で
決まる時定数は、上記信号の周期の10%よりも小さい
ことが好ましい。
Here, in order to accurately evaluate the capacitance of the capacitor, it is preferable that the time constant determined by the product of the resistance of the resistor and the capacitance of the capacitor is smaller than 10% of the period of the signal.

【0019】また、リード線としては、抵抗体をキャパ
シタに直列に接続するための第1のリード線、抵抗体を
前記信号の信号源に接続するための第2のリード線、抵
抗体の両端を電圧計に接続するための第3のリード線な
どがあげられる。
[0019] As the lead wires, a first lead wire for connecting the resistor to the capacitor in series, a second lead wire for connecting the resistor to the signal source of the signal, and both ends of the resistor. And a third lead wire for connecting to a voltmeter.

【0020】また、本発明に係る評価方法は、上記テス
ト構造を用いたキャパシタの容量の評価方法であって、
直列に接続されたキャパシタと前記テスト構造の抵抗体
とに、振幅が時間の経過とともに周期的に変化する信号
を与える第1のステップと、前記直列に接続されたキャ
パシタと前記テスト構造の抵抗体とに、前記信号を与え
ることを停止した後、前記抵抗体の抵抗値を求める第2
のステップと、前記テスト構造の抵抗体の抵抗と電力損
との関係が分かっていない場合に、測定を行って前記テ
スト構造の抵抗体の抵抗と電力損との関係を求める第3
のステップと、前記テスト構造の抵抗体の抵抗と電力損
との関係、および前記第2のステップにおいて求めた抵
抗値に基づいて前記抵抗体の電力損値を求め、この求め
た電力損値に基づいて前記キャパシタの容量値を求める
第4のステップとを有することを特徴とする。
Further, an evaluation method according to the present invention is an evaluation method of a capacitance of a capacitor using the above test structure,
A first step of providing a signal whose amplitude varies periodically with time to a capacitor connected in series and a resistor of the test structure; and a capacitor connected in series and a resistor of the test structure. After stopping the application of the signal, a second value of the resistance of the resistor is determined.
And if the relationship between the resistance of the resistor in the test structure and the power loss is not known, a third measurement is performed to determine the relationship between the resistance of the resistor in the test structure and the power loss.
And the relationship between the resistance and the power loss of the resistor in the test structure, and the power loss value of the resistor based on the resistance value obtained in the second step, and the obtained power loss value And obtaining a capacitance value of the capacitor based on the fourth step.

【0021】ここで、第3のステップを行う場合には、
第1のステップの前に行って、抵抗体の抵抗と電力損と
の関係は、例えば抵抗体に選択的に電流を流し、少なく
とも1つの電流値における抵抗体の抵抗値を求めるため
の測定を行うことによって求めることができる。
Here, when performing the third step,
Performed prior to the first step, the relationship between the resistance of the resistor and the power loss may be determined, for example, by selectively passing a current through the resistor and determining the resistance of the resistor at at least one current value. It can be determined by doing.

【0022】また、上記信号はパルス信号である。この
場合、抵抗体の電流損を正確に求めるためには、パルス
信号を与えることを停止した後、パルス信号の周期より
も短い期間内に、テスト構造の抵抗体の抵抗値を求める
ための測定を行うことが好ましい。
The signal is a pulse signal. In this case, in order to accurately determine the current loss of the resistor, the measurement for determining the resistance value of the resistor of the test structure within a period shorter than the period of the pulse signal after stopping applying the pulse signal is performed. Is preferably performed.

【0023】[作用]本発明に係るテスト構造は、測定
誤差の原因となるリード線の寄生抵抗、抵抗体の抵抗と
キャパシタの容量との積で決まる時定数が小さい。その
ため、このようなテスト構造を用いれば、本発明に係る
テスト評価方法により、高い周波数におけるキャパシタ
の容量を正確かつ容易に評価できるようになる。
[Operation] The test structure according to the present invention has a small time constant determined by the product of the resistance of the lead wire and the resistance of the resistor and the capacitance of the capacitor, which cause measurement errors. Therefore, when such a test structure is used, the capacitance of the capacitor at a high frequency can be accurately and easily evaluated by the test evaluation method according to the present invention.

【0024】本発明に係る評価方法では、直列に接続さ
れた抵抗体とキャパシタとに信号を与えるため、抵抗体
において消費されるエネルギー(電力損)と、キャパシ
タに蓄積されるエネルギーとを等しくできる。
In the evaluation method according to the present invention, since a signal is applied to the resistor and the capacitor connected in series, the energy (power loss) consumed in the resistor can be made equal to the energy stored in the capacitor. .

【0025】ここで、抵抗体の抵抗には温度が依存性が
ある。そのため、直列に接続された抵抗体とキャパシタ
とに電流を流すと、抵抗体の温度が上昇するので、抵抗
体の抵抗が増加する。したがって、抵抗体の抵抗を一定
と見なすことはできない。
Here, temperature depends on the resistance of the resistor. Therefore, when a current flows through the resistor and the capacitor connected in series, the temperature of the resistor increases, and the resistance of the resistor increases. Therefore, the resistance of the resistor cannot be regarded as constant.

【0026】しかしながら、抵抗体における電力損と抵
抗体の抵抗との間には1対1の関係があるため、抵抗体
の抵抗と電力損との関係が分かっていれば、抵抗体の抵
抗値を求めることによって、電力損値を求めることがで
きる。
However, since there is a one-to-one relationship between the power loss in the resistor and the resistance of the resistor, if the relationship between the resistance of the resistor and the power loss is known, the resistance value of the resistor is determined. , The power loss value can be obtained.

【0027】ここで、抵抗体の抵抗と電力損との関係
は、例えば抵抗体の両端にDC電圧を印加し、抵抗体に
流れる電流と抵抗体における電圧降下を測定することに
よって容易かつ正確に求めることができる。
Here, the relationship between the resistance of the resistor and the power loss can be easily and accurately determined by, for example, applying a DC voltage to both ends of the resistor and measuring the current flowing through the resistor and the voltage drop at the resistor. You can ask.

【0028】そのため、直列に接続された抵抗体とキャ
パシタとに信号を与えた後に、抵抗体に流れる電流と抵
抗体の両端における電圧降下を測定して抵抗値を求め、
この求めた抵抗値と、抵抗体の抵抗と電力損との関係と
の関係から、抵抗体の電力損失を求めることができる。
Therefore, after giving a signal to the resistor and the capacitor connected in series, the resistance value is obtained by measuring the current flowing through the resistor and the voltage drop at both ends of the resistor.
The power loss of the resistor can be obtained from the relationship between the obtained resistance value and the relationship between the resistance of the resistor and the power loss.

【0029】電力損失は上述したようにキャパシタに蓄
積されるエネルギーと等しく、またキャパシタに蓄積さ
れるエネルギーは電圧と容量との関数である。電力損失
値は上述の如く求めることができ、また電圧は与える信
号によって予め分かっている。すなわち、キャパシタの
容量値以外の値は分かっているので、キャパシタの容量
値は計算により求めることができる。
The power loss is equal to the energy stored in the capacitor as described above, and the energy stored in the capacitor is a function of voltage and capacitance. The power loss value can be determined as described above, and the voltage is known in advance by the applied signal. That is, since values other than the capacitance value of the capacitor are known, the capacitance value of the capacitor can be obtained by calculation.

【0030】したがって、本発明に係る評価方法によれ
ば、周波数が高くても正確に測定することができる抵抗
体に流れる電流および抵抗体における電圧降下の測定結
果に基づいて、キャパシタの容量値を求めることができ
るので、高い周波数におけるキャパシタの容量を正確に
求めることができる。
Therefore, according to the evaluation method of the present invention, the capacitance value of the capacitor can be determined based on the measurement result of the current flowing through the resistor and the voltage drop at the resistor, which can be accurately measured even at a high frequency. Since it can be obtained, the capacitance of the capacitor at a high frequency can be accurately obtained.

【0031】[0031]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。
Embodiments of the present invention (hereinafter, referred to as embodiments) will be described below with reference to the drawings.

【0032】図1は、本発明の一実施形態に係るキャパ
シタンスの測定システムを示す等価回路である。
FIG. 1 is an equivalent circuit showing a capacitance measuring system according to one embodiment of the present invention.

【0033】この評価システムは、大きく分けて、抵抗
体1と、直列に接続された抵抗体1とキャパシタ2とに
パルス電圧を印加するためのパルス電源3と、抵抗体1
に流れる電流および抵抗体1における電圧降下を測定す
るための電流・電圧測定手段と、これらの電流および電
圧降下の測定を行う際に抵抗体1に電気的に接続された
リード線とから構成されている。
This evaluation system is roughly divided into a resistor 1, a pulse power supply 3 for applying a pulse voltage to a resistor 1 and a capacitor 2 connected in series, and a resistor 1.
Current and voltage measuring means for measuring the current flowing through the resistor and the voltage drop in the resistor 1, and a lead wire electrically connected to the resistor 1 when measuring the current and the voltage drop. ing.

【0034】抵抗体1とリード線はテスト構造を構成し
ている。リード線としては、抵抗体1を電流計11に接
続するためのも、抵抗体1をDC電源10に接続するた
めのもの、抵抗体1の両端に電圧計12に接続するため
のも、抵抗体1とキャパシタ2とを接続するためのもの
などがあげられる。
The resistor 1 and the lead constitute a test structure. The lead wire is used to connect the resistor 1 to the ammeter 11, to connect the resistor 1 to the DC power supply 10, and to connect the resistor 1 to the voltmeter 12 at both ends of the resistor 1. For connecting the body 1 and the capacitor 2 and the like.

【0035】抵抗体1に流れる電流および抵抗体1にお
ける電圧降下の測定精度を高くするために、抵抗体1の
抵抗値はリード線の抵抗寄生値よりも十分大きく設定さ
れている。
In order to increase the accuracy of measuring the current flowing through the resistor 1 and the voltage drop at the resistor 1, the resistance of the resistor 1 is set sufficiently larger than the resistance parasitic value of the lead wire.

【0036】また、直列に接続された抵抗体1とキャパ
シタ2とにパルス電圧を印加した際に、キャパシタ2の
充放電が完全に行えるように、抵抗体1の抵抗値とキャ
パシタ2の容量値との積で決まる時定数は、パルス電源
3が発生するパルス電圧の周期の10%以下に設定され
ている。このような値に設定することにより、抵抗体1
において消費されるエネルギー(電力損)とキャパシタ
2に蓄積されるエネルギーとを等しくできる。
Further, when a pulse voltage is applied to the resistor 1 and the capacitor 2 connected in series, the resistance of the resistor 1 and the capacitance of the capacitor 2 are set so that the charging and discharging of the capacitor 2 can be completed. Is set to 10% or less of the period of the pulse voltage generated by the pulse power supply 3. By setting such a value, the resistor 1
And the energy stored in the capacitor 2 can be made equal.

【0037】直列に接続された抵抗体1とキャパシタ2
とにパルス電圧を印加する際には、第1のスイッチ4は
開かれ、第2のスイッチ5は閉じられ、第3〜第6のス
イッチ6〜9は開かれる。
A resistor 1 and a capacitor 2 connected in series
When a pulse voltage is applied to the first and second switches, the first switch 4 is opened, the second switch 5 is closed, and the third to sixth switches 6 to 9 are opened.

【0038】電流・電圧測定手段は、DC電源10と、
電流計11と、電圧計12とで構成されている。抵抗体
1の抵抗値を測定する際には、第1のスイッチ4は閉じ
られ、第2のスイッチ5は開かれ、第3および第4のス
イッチ6,7は閉じられ、第5および第6のスイッチ
8,9は閉じられる。その結果、DC電源10と電流計
11とは直列に接続され、電圧計12と抵抗体1とは並
列に接続される。抵抗体1の抵抗値は、電流計11によ
り測定された電流値と電圧計12により測定された電圧
値とから求められる。
The current / voltage measuring means includes a DC power supply 10 and
It is composed of an ammeter 11 and a voltmeter 12. When measuring the resistance value of the resistor 1, the first switch 4 is closed, the second switch 5 is opened, the third and fourth switches 6, 7 are closed, and the fifth and sixth switches are closed. Switches 8 and 9 are closed. As a result, the DC power supply 10 and the ammeter 11 are connected in series, and the voltmeter 12 and the resistor 1 are connected in parallel. The resistance value of the resistor 1 is obtained from the current value measured by the ammeter 11 and the voltage value measured by the voltmeter 12.

【0039】また、抵抗体1およびキャパ6シタ2のい
ずれもが、この分野では良く知られるプロセスによって
形成された配線から構成されている。
Each of the resistor 1 and the capacitor 6 is formed of a wiring formed by a process well known in the art.

【0040】抵抗体1としては、例えば、図2の平面図
に示すように、パターンがヘビ状の配線があげられる。
As the resistor 1, for example, as shown in the plan view of FIG.

【0041】一方、キャパシタ2としては、例えば、図
3(a)の平面図に示すように、互いにかみ合うように
形成された1対のくし状パターンの配線21 ,22 と、
これらの配線21 ,22 間に形成された絶縁膜23 とか
ら構成されたものや、あるいは図3(b)の断面図に示
すように、上下に形成された1対の配線24 ,25 と、
これらの配線24 ,25 間に形成された絶縁膜26 とか
ら構成されたプレート構造のものがあげられる。
On the other hand, the capacitor 2, for example, as shown in the plan view of FIG. 3 (a), the wiring 2 1, 2 2 of the comb-shaped pattern pair formed so as to mesh with each other,
These lines 2 1, 2 2 and those constructed from an insulating film formed 2 3 Prefecture between, or, as shown in the sectional view of FIG. 3 (b), 1 pair of wires formed on the upper and lower 4 , 25 ,
Those of the wiring 2 4, 2 5 configured plate structure from the formed insulating film 2 6 which between the like.

【0042】図3(a)に示した構造のキャパシタ2
は、同一層にある配線間の容量を測定するためにこの分
野では一般的に使用されるものである。一方、図3
(b)に示した構造のキャパシタ2は、異なる層にある
配線間の容量を測定するために使用されるものである。
The capacitor 2 having the structure shown in FIG.
Is commonly used in this field to measure the capacitance between wires in the same layer. On the other hand, FIG.
The capacitor 2 having the structure shown in FIG. 2B is used to measure the capacitance between wirings in different layers.

【0043】次に上記の如く構成された評価システムを
用いたキャパシタンスの測定方法について説明する。図
4はその測定方法を示す模式図、図5はその測定方法を
示すフローチャート図である。
Next, a description will be given of a method for measuring capacitance using the evaluation system configured as described above. FIG. 4 is a schematic diagram showing the measuring method, and FIG. 5 is a flowchart showing the measuring method.

【0044】まず、図4(a)に示すように、各スイッ
チ4〜9の開閉を行って、DC電源10を抵抗体1の両
端に接続し、抵抗体1に選択的に直流電流を流した状態
で、抵抗体1に流れる電流および抵抗体1の両端におけ
る電圧降下をそれぞれ電流計11および電圧計12によ
り測定する。このとき、キャパシタ2のプレート(配
線)は、この測定を通じてずっと同じ電圧に維持される
ので、キャパシタ2は実質的に短絡される。
First, as shown in FIG. 4A, the switches 4 to 9 are opened and closed, a DC power supply 10 is connected to both ends of the resistor 1, and a direct current is selectively supplied to the resistor 1. In this state, the current flowing through the resistor 1 and the voltage drop at both ends of the resistor 1 are measured by the ammeter 11 and the voltmeter 12, respectively. At this time, since the plate (wiring) of the capacitor 2 is maintained at the same voltage throughout this measurement, the capacitor 2 is substantially short-circuited.

【0045】上記測定結果に基づいて、抵抗体1の抵抗
値および抵抗体1における電力損値を計算によって求め
る。抵抗体1の抵抗値は、抵抗体1の両端における電圧
降下を電流で除算することによって容易に得られる。一
方、抵抗体1における電力損値は、測定された電流と電
圧降下との積から簡単に求めることができる。
Based on the above measurement results, the resistance value of the resistor 1 and the power loss value in the resistor 1 are obtained by calculation. The resistance value of the resistor 1 can be easily obtained by dividing the voltage drop across the resistor 1 by the current. On the other hand, the power loss value of the resistor 1 can be easily obtained from the product of the measured current and the voltage drop.

【0046】このような処理を少なくとも1回行うこと
によって、抵抗体1の抵抗と電力損失との関係を求める
(ステップS1)。
By performing such a process at least once, the relationship between the resistance of the resistor 1 and the power loss is obtained (step S1).

【0047】ここで、正確な関係を求めるためには、D
C電源10の電圧を変化させることによって、複数の異
なる抵抗値における電力損失値を求めることが好ましい
が、1組の抵抗値と電力損失値からでも、抵抗値が0の
場合には電力損失値も0になることから、抵抗値と電力
損値との関係は求めることは可能である。
Here, in order to obtain an accurate relationship, D
It is preferable to obtain the power loss value at a plurality of different resistance values by changing the voltage of the C power supply 10. However, even if a single resistance value and the power loss value are used, if the resistance value is zero, the power loss value is obtained. Is also 0, the relationship between the resistance value and the power loss value can be obtained.

【0048】このようにして、図4(b)に示すよう
に、抵抗と電力損との定量的な関係を得ることができ
る。なお、図中、点は測定結果より求めた抵抗値と電力
損値を示している。
In this way, a quantitative relationship between the resistance and the power loss can be obtained as shown in FIG. In the figure, points indicate the resistance value and the power loss value obtained from the measurement results.

【0049】このステップS1においては、抵抗体1の
抵抗値が電力損値に対して目盛較正される。この目盛較
正の目的は、抵抗体1の抵抗と電力損との関係を確立す
るためである。どんな抵抗体1においても電力が消費さ
れれば、抵抗体1の温度は上昇する。
In step S1, the scale of the resistance value of the resistor 1 is calibrated against the power loss value. The purpose of this scale calibration is to establish a relationship between the resistance of the resistor 1 and the power loss. If power is consumed in any resistor 1, the temperature of the resistor 1 rises.

【0050】抵抗体1が金属配線で形成されていれば、
抵抗体1の温度上昇は金属の抵抗率を増加させる。抵抗
率の増加は、金属自体の特性である抵抗率の温度係数に
よって決定される。
If the resistor 1 is formed of metal wiring,
A rise in the temperature of the resistor 1 increases the resistivity of the metal. The increase in resistivity is determined by the temperature coefficient of resistivity, which is a property of the metal itself.

【0051】抵抗率の増加は抵抗値を増加させ、それが
電力損値をわずかに増加させ、そして最後に、抵抗値が
上昇温度すなわち電力損値を反映したところで平衡が確
立される。この現象は定性的には良く理解される。
[0051] Increasing the resistivity increases the resistance, which slightly increases the power loss value, and finally, an equilibrium is established where the resistance reflects the elevated temperature or power loss value. This phenomenon is well understood qualitatively.

【0052】ところで、抵抗値と電力損値との実際の関
係は、使用された実際の抵抗体1のパターンおよびその
製造に使用されたプロセスに依存する。何故なら、一定
の電力損値による温度上昇は、実際の抵抗体1のパター
ンの関数であるからである。そのため、抵抗率の増加は
抵抗率の温度係数によって決定されるといっても、抵抗
値と電力損値との関係を解析的に求めることは困難であ
る。
Incidentally, the actual relationship between the resistance value and the power loss value depends on the actual pattern of the resistor 1 used and the process used for manufacturing the same. This is because the temperature rise due to a constant power loss value is a function of the actual resistor 1 pattern. Therefore, even though the increase in resistivity is determined by the temperature coefficient of resistivity, it is difficult to analytically determine the relationship between the resistance value and the power loss value.

【0053】ゆえに、ステップS1の目的は、実際に使
用されている特定の抵抗体1(テスト構造)に関する抵
抗と電力損との間の関係を決定することである。
Thus, the purpose of step S1 is to determine the relationship between resistance and power dissipation for the particular resistor 1 (test structure) actually used.

【0054】次に図4(c)に示すように、各スイッチ
3〜9の開閉を行うことによって、抵抗体1とキャパシ
タ2とパルス電源3とを直列に接続し、直列に接続され
た抵抗体1とキャパシタ2とにパルス電圧を印加する
(ステップS2)。このステップS2においては、抵抗
体1の抵抗が安定するのに必要な期間だけパルス電圧を
印加し続けることが重要であり、それは例えば約10分
である。
Next, as shown in FIG. 4C, by opening and closing the switches 3 to 9, the resistor 1, the capacitor 2, and the pulse power source 3 are connected in series, and the resistors connected in series are connected. A pulse voltage is applied to the body 1 and the capacitor 2 (Step S2). In step S2, it is important that the pulse voltage is continuously applied for a period necessary for stabilizing the resistance of the resistor 1, for example, about 10 minutes.

【0055】ここで、パルス電圧を用いる理由は、パル
ス電圧はULSICにおける実際の信号をもっとも正確
に再現し、さらにこのようにULSICが実際に使用さ
れるときの状態を正確に再現した状態においてキャパシ
タ2の容量を評価することが望ましいからである。
The reason why the pulse voltage is used is that the pulse voltage most accurately reproduces the actual signal in the ULSIC, and furthermore, the capacitor in the state where the state when the ULSIC is actually used is accurately reproduced. This is because it is desirable to evaluate the capacity of No. 2.

【0056】なお、パルス電圧の代わりに、振幅が時間
の経過とともに周期的に変化する他の電圧、例えば振幅
が時間の経過とともに正弦波のように変化する交流電圧
を用いても良い。交流電圧の周波数は、所望の周波数f
に設定され、ULSICの最大動作周波数の範囲内に設
定する。
Instead of the pulse voltage, another voltage whose amplitude periodically changes over time, for example, an AC voltage whose amplitude changes like a sine wave over time may be used. The frequency of the AC voltage is the desired frequency f
Is set within the range of the ULSIC maximum operating frequency.

【0057】本実施形態の測定方法は、従来の直接の測
定方法とは異なり、キャパシタ2に流れる電流の周波数
は、実際のULSICの動作周波数と同じものにするこ
とができる。その理由は、本実施形態の測定方法では、
周波数の依存性が無い抵抗体1の抵抗値に基づいて間接
的にキャパシタ2の容量を測定するからである。周波数
の具体的な範囲は、例えば1MHz〜10GHzの範囲
である。もちろん、所望されるのであれば、測定はより
低い周波数において実施されても良いが、そのようにす
る理由はない。
The measuring method of this embodiment differs from the conventional direct measuring method in that the frequency of the current flowing through the capacitor 2 can be the same as the actual operating frequency of the ULSIC. The reason is that in the measurement method of the present embodiment,
This is because the capacitance of the capacitor 2 is indirectly measured based on the resistance value of the resistor 1 having no frequency dependence. A specific range of the frequency is, for example, a range of 1 MHz to 10 GHz. Of course, the measurement may be performed at a lower frequency if desired, but there is no reason to do so.

【0058】直列に接続された抵抗体1とキャパシタ2
とにパルス電圧を印加することによって生じる抵抗体1
における電力損は、C・V2 ・f/2で与えられる。こ
こで、Cはキャパシタ2の容量、Vはパルス電圧のピー
ク電圧、fはパルス電圧の周期の逆数(周波数)であ
る。
A resistor 1 and a capacitor 2 connected in series
Resistor 1 generated by applying a pulse voltage to
Is given by C · V 2 · f / 2. Here, C is the capacity of the capacitor 2, V is the peak voltage of the pulse voltage, and f is the reciprocal (frequency) of the cycle of the pulse voltage.

【0059】したがって、このステップS2では、本質
的に、評価するべきキャパシタ2の容量(C)とその他
の既知の量(V,f)とによって完全に決定される量の
電力が抵抗体1において損失されることになる。
Therefore, in this step S2, an amount of power essentially determined completely by the capacitance (C) of the capacitor 2 to be evaluated and other known amounts (V, f) is stored in the resistor 1. Will be lost.

【0060】次に図4(d)に示すように、ステップS
1の場合と同様に、抵抗体1に直流電流を流し、測定に
より得られた抵抗1の電流値と電圧値とから、抵抗体1
の抵抗値を求める(ステップS3)。
Next, as shown in FIG.
1, a DC current is applied to the resistor 1 and the current value and the voltage value of the resistor 1 obtained by the measurement are used to determine the value of the resistor 1
Is determined (step S3).

【0061】ただし、このステップS3では、ステップ
S1の場合に比べて、抵抗体1にきわめて短い期間だけ
直流電流を流して、電流と電圧の測定を行う。直流電流
を長い期間流すと、抵抗体1の抵抗値がパルス電圧の印
加停止直後におけるそれと異なってしまうからである。
However, in step S3, compared with the case of step S1, a DC current is applied to the resistor 1 for a very short period, and the current and the voltage are measured. This is because, if a DC current flows for a long period of time, the resistance value of the resistor 1 will be different from that immediately after the application of the pulse voltage is stopped.

【0062】同様な理由で、パルス電圧の印加を停止し
てから測定までの間に抵抗体1が冷却されないようにす
る。数10秒を必要とする接続構成の人手によるステッ
プS2からステップS3への切り替えは、たとえ数分で
はないにしても認められない。したがって、ステップS
2からステップS3への切り換えは、電子制御およびプ
ログラム制御下において自動的に実行されるようにす
る。
For the same reason, the resistor 1 is not cooled between the time when the application of the pulse voltage is stopped and the measurement. Switching from step S2 to step S3 manually by a connection configuration requiring several tens of seconds is not allowed even if it is not several minutes. Therefore, step S
Switching from step 2 to step S3 is automatically executed under electronic control and program control.

【0063】最後に、図4(e)に示すように、ステッ
プS3において求めた抵抗体1の抵抗値と、ステップS
1において確立された抵抗と電力損との関係を用いて、
ステップS2の期間における抵抗体1における電力損値
を求め、さらにこの求めた電力損値と、式:電力=CV
2 f/2とに基づいて、キャパシタ2の容量Cを求める
(ステップS4)。
Finally, as shown in FIG. 4E, the resistance value of the resistor 1 obtained in step S3 is
Using the relationship between resistance and power loss established in 1
The power loss value of the resistor 1 during the period of step S2 is obtained, and the obtained power loss value is obtained by the following equation: power = CV
Based on the 2 f / 2, determining the capacitance C of the capacitor 2 (step S4).

【0064】このように本実施形態の測定方法は、キャ
パシタ2に直列に接続された抵抗体1における電力損値
を求めることによって、キャパシタンスを間接的に測定
し、実行される実際の測定はDC条件下における抵抗体
1の電流および電圧の測定だけである。
As described above, the measuring method according to the present embodiment measures the capacitance indirectly by determining the power loss value of the resistor 1 connected in series to the capacitor 2, and the actual measurement to be performed is DC. Only the measurement of the current and voltage of the resistor 1 under the conditions is performed.

【0065】そのため、本実施形態の測定方法には、従
来の測定方法に存在する高い周波数での測定に関する問
題は存在せず、キャパシタおよびチップの動作周波数の
範囲にある高い周波数における小さなキャパシタンスを
評価できる。具体的には、1MHzを超える周波数にお
いて数pFほどのキャパシタンスを測定することが可能
となる。
Therefore, the measuring method of the present embodiment does not have the problem of measuring at a high frequency which exists in the conventional measuring method, and evaluates a small capacitance at a high frequency within the operating frequency range of the capacitor and the chip. it can. Specifically, it becomes possible to measure a capacitance of about several pF at a frequency exceeding 1 MHz.

【0066】本実施形態の測定方法に課せられる唯一の
制約は、抵抗体1の抵抗に関するものである。抵抗体1
の抵抗は、リード線などの寄生抵抗よりも大きいもので
なければならない。
The only restriction imposed on the measuring method according to the present embodiment relates to the resistance of the resistor 1. Resistor 1
Must be higher than the parasitic resistance of the lead wire or the like.

【0067】それと同時に、抵抗体1の抵抗とキャパシ
タ2の容量との積で与えられる回路の時定数が、測定に
使用されるパルス電圧の周期よりもきわめて小さくなる
ように、抵抗体1の抵抗は十分に小さいものでなければ
ならない。
At the same time, the resistance of the resistor 1 is set so that the time constant of the circuit, which is given by the product of the resistance of the resistor 1 and the capacitance of the capacitor 2, becomes much smaller than the period of the pulse voltage used for measurement. Must be small enough.

【0068】これは、上述したように、パルス電圧の各
周期においてキャパシタ2の完全な充放電を保証するた
めのものである。抵抗値が10〜200Ωの範囲にある
抵抗体1であれば、ほとんどの場合に十分であり、図2
に示したような構造として容易に製造することができ
る。
As described above, this is for ensuring complete charging and discharging of the capacitor 2 in each cycle of the pulse voltage. A resistor 1 having a resistance value in the range of 10 to 200Ω is sufficient in most cases.
The structure can be easily manufactured as shown in FIG.

【0069】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、抵抗体1
の抵抗と電力損との関係を求めたが(ステップS1)、
予めこれらの関係が分かっている場合には、ステップS
1を省いて、ステップS2に進むことができる。
The present invention is not limited to the above embodiment. For example, in the above embodiment, the resistor 1
The relationship between the resistance and the power loss was determined (step S1).
If these relationships are known in advance, step S
Step 1 can be skipped and the process can proceed to step S2.

【0070】また、抵抗体1の抵抗と電力損との関係
は、ステップS4において必要であるので、抵抗体1の
抵抗と電力損との関係を求めるステップS1は必ずしも
最初である必要ない。
Since the relationship between the resistance of the resistor 1 and the power loss is necessary in step S4, the step S1 for obtaining the relationship between the resistance of the resistor 1 and the power loss is not always necessary first.

【0071】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
In addition, various modifications can be made without departing from the spirit of the present invention.

【0072】[0072]

【発明の効果】以上詳説したように本発明によれば、測
定誤差の原因となる寄生抵抗および時定数が小さいリー
ド線および抵抗体からなるテスト構造を用いて、測定が
容易な抵抗体の電流と電圧降下の測定結果に基づいて、
キャパシタンスを間接的に測定することによって、高い
周波数におけるキャパシタンスを正確かつ容易に評価で
きるようになる。
As described above in detail, according to the present invention, the resistance of the resistor can be easily measured by using a test structure including a lead wire and a resistor having a small parasitic resistance and a small time constant which causes a measurement error. And the voltage drop measurement results,
Measuring the capacitance indirectly allows the capacitance at high frequencies to be accurately and easily evaluated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るキャパシタンスの測
定システムを示す等価回路
FIG. 1 is an equivalent circuit showing a capacitance measuring system according to an embodiment of the present invention.

【図2】抵抗体の具体的な構成を示す平面図FIG. 2 is a plan view showing a specific configuration of a resistor.

【図3】抵抗体の具体的な構成を示す平面図および断面
FIG. 3 is a plan view and a cross-sectional view showing a specific configuration of a resistor.

【図4】本発明の一実施形態に係るキャパシタンスの測
定方法を示す模式図
FIG. 4 is a schematic diagram showing a capacitance measuring method according to an embodiment of the present invention.

【図5】同キャパシタンスの測定方法を示すフローチャ
ート図
FIG. 5 is a flowchart showing a method for measuring the capacitance.

【符号の説明】[Explanation of symbols]

1…抵抗体 2…キャパシタ 3…パルス電源 4〜9…スイッチ 10…DC電源 11…電流計 12…電圧計 S1…抵抗体の抵抗と電力損失との関係を求めるステッ
プ S2…直列に接続された抵抗体とキャパシタとにパルス
電圧を印加するステップ S3…パルス電圧の印加の停止直後に抵抗体の抵抗値を
求めるステップ S4…キャパシタの容量を求めるステップ
DESCRIPTION OF SYMBOLS 1 ... Resistor 2 ... Capacitor 3 ... Pulse power supply 4-9 ... Switch 10 ... DC power supply 11 ... Ammeter 12 ... Voltmeter S1 ... Step of obtaining the relationship between resistance of a resistor and power loss S2 ... Connected in series Step of applying a pulse voltage to the resistor and the capacitor S3: Step of determining the resistance value of the resistor immediately after stopping application of the pulse voltage S4: Step of determining the capacitance of the capacitor

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】キャパシタの容量の評価の際に前記キャパ
シタに直列に接続される抵抗体と、前記キャパシタの容
量の評価の際に前記抵抗体に電気的に接続されたリード
線からなるテスト構造であって、 前記抵抗体の抵抗値は、前記リード線の寄生抵抗値より
も大きく、かつ前記抵抗体の抵抗と前記キャパシタの容
量との積で決まる時定数は、前記キャパシタの評価の際
に直列に接続された前記抵抗体と前記キャパシタとに与
える、振幅が時間の経過とともに周期的に変化する信号
の周期よりも小さいことを特徴とするテスト構造。
1. A test structure comprising a resistor connected in series with the capacitor when evaluating the capacitance of the capacitor, and a lead wire electrically connected to the resistor when evaluating the capacitance of the capacitor. Wherein the resistance value of the resistor is larger than the parasitic resistance value of the lead wire, and the time constant determined by the product of the resistance of the resistor and the capacitance of the capacitor is: A test structure, wherein an amplitude applied to the resistor and the capacitor connected in series is smaller than a period of a signal whose amplitude periodically changes over time.
【請求項2】前記時定数は、前記信号の周期の10%よ
りも小さいことを特徴とする請求項1に記載のテスト構
造。
2. The test structure according to claim 1, wherein said time constant is smaller than 10% of a period of said signal.
【請求項3】前記リード線は、前記抵抗体を前記キャパ
シタに直列に接続するための第1のリード線と、前記抵
抗体を前記信号の信号源に接続するための第2のリード
線と、前記抵抗体の両端を電圧計に接続するための第3
のリード線とを含むことを特徴とする請求項1に記載の
テスト構造。
3. A lead wire for connecting the resistor to the capacitor in series, and a second lead wire for connecting the resistor to a signal source of the signal. A third terminal for connecting both ends of the resistor to a voltmeter.
The test structure according to claim 1, further comprising:
【請求項4】請求項1ないし請求項3のいずれかに記載
のテスト構造を用いたキャパシタの容量の評価方法であ
って、 直列に接続されたキャパシタと前記テスト構造の抵抗体
とに、振幅が時間の経過とともに周期的に変化する信号
を与える第1のステップと、 前記直列に接続されたキャパシタと前記テスト構造の抵
抗体とに、前記信号を与えることを停止した後、前記抵
抗体の抵抗値を求める第2のステップと、 前記テスト構造の抵抗体の抵抗と電力損との関係が分か
っていない場合に、測定を行って前記テスト構造の抵抗
体の抵抗と電力損との関係を求める第3のステップと、 前記テスト構造の抵抗体の抵抗と電力損との関係、およ
び前記第2のステップにおいて求めた抵抗値に基づいて
前記抵抗体の電力損値を求め、この求めた電力損値に基
づいて前記キャパシタの容量値を求める第4のステップ
とを有することを特徴とするキャパシタの評価方法。
4. A method for evaluating the capacitance of a capacitor using the test structure according to claim 1, wherein an amplitude is applied to the capacitor connected in series and the resistor of the test structure. Providing a signal that changes periodically with the passage of time; and stopping applying the signal to the series-connected capacitor and the resistor of the test structure. A second step of determining a resistance value; and, if the relationship between the resistance of the resistor of the test structure and the power loss is not known, performing a measurement to determine the relationship between the resistance of the resistor of the test structure and the power loss. A third step of obtaining, a power loss value of the resistor based on a relationship between a resistance of the resistor of the test structure and a power loss, and a resistance value obtained in the second step; loss Obtaining a capacitance value of the capacitor based on the value.
【請求項5】前期第3のステップは前記第1のステップ
の前に行われ、かつ前記抵抗体に選択的に電流を流し、
少なくとも1つの電流値における前記抵抗体の抵抗値を
求めるための測定を行うことによって、前記抵抗体の抵
抗と電力損との関係を求めることを特徴とする請求項4
に記載のキャパシタの評価方法。
5. The method according to claim 1, wherein the third step is performed before the first step, and selectively supplies a current to the resistor.
The relationship between the resistance of the resistor and the power loss is determined by performing a measurement for determining the resistance of the resistor at at least one current value.
4. The method for evaluating a capacitor according to item 1.
【請求項6】前記信号はパルス信号であり、前記抵抗体
と前記キャパシタとに前記パルス電流を与えることを停
止した後、前記パルス信号の周期よりも短い期間内に、
前記テスト構造の抵抗体の抵抗値を求めるための測定を
行うことを特徴とする請求項4に記載のキャパシタの評
価方法。
6. The signal is a pulse signal, and after stopping applying the pulse current to the resistor and the capacitor, within a period shorter than a cycle of the pulse signal,
The method for evaluating a capacitor according to claim 4, wherein a measurement is performed to determine a resistance value of the resistor of the test structure.
JP11073064A 1999-03-18 1999-03-18 Test structure and evaluation method using the same Pending JP2000269290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11073064A JP2000269290A (en) 1999-03-18 1999-03-18 Test structure and evaluation method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11073064A JP2000269290A (en) 1999-03-18 1999-03-18 Test structure and evaluation method using the same

Publications (1)

Publication Number Publication Date
JP2000269290A true JP2000269290A (en) 2000-09-29

Family

ID=13507555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11073064A Pending JP2000269290A (en) 1999-03-18 1999-03-18 Test structure and evaluation method using the same

Country Status (1)

Country Link
JP (1) JP2000269290A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405073C (en) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 Breakdown testing structure for capacitor of preventing damage caused by middle and large current of semiconductor device
CN100460870C (en) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 Method and device for testing oxide of grid electrode by using fuse wire
JP2010500564A (en) * 2006-08-09 2010-01-07 エム ケー エス インストルメンツ インコーポレーテッド Constant power loss in capacitive pressure transducers.
RU2617885C2 (en) * 2013-02-25 2017-04-28 Роузмаунт Инк. Process temperature transmitter with improved sensor diagnostics
CN111551790A (en) * 2019-02-12 2020-08-18 本德尔有限两合公司 Method and apparatus for determining elements of a dielectric equivalent circuit diagram for insulation of an electrical power system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405073C (en) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 Breakdown testing structure for capacitor of preventing damage caused by middle and large current of semiconductor device
CN100460870C (en) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 Method and device for testing oxide of grid electrode by using fuse wire
JP2010500564A (en) * 2006-08-09 2010-01-07 エム ケー エス インストルメンツ インコーポレーテッド Constant power loss in capacitive pressure transducers.
RU2617885C2 (en) * 2013-02-25 2017-04-28 Роузмаунт Инк. Process temperature transmitter with improved sensor diagnostics
CN111551790A (en) * 2019-02-12 2020-08-18 本德尔有限两合公司 Method and apparatus for determining elements of a dielectric equivalent circuit diagram for insulation of an electrical power system
CN111551790B (en) * 2019-02-12 2022-07-01 本德尔有限两合公司 Method and apparatus for determining elements of a dielectric equivalent circuit diagram for insulation of an electrical power system

Similar Documents

Publication Publication Date Title
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US7026829B2 (en) Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US7408374B2 (en) Systems and methods for controlling of electro-migration
US7782076B2 (en) Method and apparatus for statistical CMOS device characterization
US7053634B2 (en) Test pattern for testing contact resistance of a subject via hole
TW200406590A (en) Test structures for on-chip real-time reliability testing
US20020116696A1 (en) Capacitance and transmission line measurements for an integrated circuit
CN105593158A (en) Internally generated DFT stepped hysteresis sweep for electrostatic MEMS
TW460701B (en) Improved test circuit of TDDB
JP2011196813A (en) Method and system of testing semiconductor integrated circuit
JP2000269290A (en) Test structure and evaluation method using the same
US6541983B2 (en) Method for measuring fuse resistance in a fuse array
US6878964B1 (en) Ground-signal-ground pad layout for device tester structure
US5990698A (en) Test method and apparatus for semiconductor element
Baker et al. Experimental evaluation of IGBT junction temperature measurement via a Modified-VCE (ΔVCE_ΔVGE) method with series resistance removal
JP4259692B2 (en) Circuit board inspection equipment
JP2004537889A (en) Electrical circuit providing a selectable short circuit for metrology applications
CN105203852B (en) Test board and testing scheme for integrated passive devices
US20160139180A1 (en) Testing semiconductor devices
Jamneala et al. Employing a ground model to accurately characterize electronic devices measured with GSG probes
Goverdhanam et al. De-embedding considerations for high Q RFIC inductors
Kim et al. Low-cost diagnosis of defects in MCM substrate interconnections
CN116008659A (en) Resistance test structure and test method thereof
Funck Calibration of ac-dc current transfer standards from 10 mA to 100 A using a step-up procedure
JPS62194681A (en) Semiconductor device