JP2000261391A - Bidirectional cascade connecting mixer - Google Patents

Bidirectional cascade connecting mixer

Info

Publication number
JP2000261391A
JP2000261391A JP11058908A JP5890899A JP2000261391A JP 2000261391 A JP2000261391 A JP 2000261391A JP 11058908 A JP11058908 A JP 11058908A JP 5890899 A JP5890899 A JP 5890899A JP 2000261391 A JP2000261391 A JP 2000261391A
Authority
JP
Japan
Prior art keywords
cascade
signal
mixer
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11058908A
Other languages
Japanese (ja)
Other versions
JP2000261391A5 (en
JP3669195B2 (en
Inventor
Takamitsu Aoki
孝光 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP05890899A priority Critical patent/JP3669195B2/en
Publication of JP2000261391A publication Critical patent/JP2000261391A/en
Publication of JP2000261391A5 publication Critical patent/JP2000261391A5/ja
Application granted granted Critical
Publication of JP3669195B2 publication Critical patent/JP3669195B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H60/00Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04Studio equipment; Interconnection of studios

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

PROBLEM TO BE SOLVED: To take out a total output from a mixer at an optional position by making it possible to use a mixing signal by each mixer in cascade connection of a digital mixer. SOLUTION: A bi-directional cascade connecting mixer 11 adds plural input signals 1 to n (x, y)ch together by an adder 12 and adds a cascade signal Sc outputted from another mixer thereto by an adder 13 to output as a cascade output (CO). Switches 153 and 154 switch a signal to give mixing output stages 16 to 18 to an adding signal Si or the cascade signal Sc depending on a cascade master 11m or a cascade slave 11s. Based on setting of a controller 11C, the switches 153 and 154 are switch-controlled and a delay circuit 19 adjusts a phase difference between the mixing output signals of each of the mixers 11m and 11s.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ディジタル音響
機器においてディジタルミキサが複数台カスケード接続
される双方向カスケード接続ミキサに関する。
The present invention relates to a bidirectional cascade-connected mixer in which a plurality of digital mixers are cascaded in a digital audio device.

【0002】[0002]

【従来の技術】従来より、複数の入力信号を処理して混
合する機能を有するディジタルミキサを、複数台、カス
ケード接続して使用する場合、各ディジタルミキサは、
自らの内部バスから入力される複数の入力信号を処理・
混合するだけでなく、前段のディジタルミキサからのカ
スケード出力信号をミキシングして後段のディジタルミ
キサに与えるようにしている。
2. Description of the Related Art Conventionally, when a plurality of digital mixers having a function of processing and mixing a plurality of input signals are used in cascade connection,
Processes multiple input signals input from its own internal bus
In addition to mixing, the cascade output signal from the preceding digital mixer is mixed and supplied to the succeeding digital mixer.

【0003】図1はこの種の従来技術を示す。例えば、
ディジタルミキサMA,MBを図1(1)に示すように
カスケード接続した場合、各ミキサMA,MBでの自ら
の入力信号の加算結果を“SA”、“SB”としたと
き、最終的な総加算結果“SA+SB”は、カスケード
・マスタであるディジタルミキサMAのみから得られ、
カスケード・スレーブとなるディジタルミキサMBから
は自身の加算結果“SB”しか得ることができない。
FIG. 1 shows a prior art of this kind. For example,
When the digital mixers MA and MB are cascaded as shown in FIG. 1A, when the addition result of their own input signals at each mixer MA and MB is "SA" and "SB", the final total The addition result “SA + SB” is obtained only from the digital mixer MA, which is the cascade master.
From the digital mixer MB serving as a cascade slave, only its own addition result "SB" can be obtained.

【0004】図1(2)は、図1(1)のカスケード接
続による信号処理をブロック化して示したものである。
ディジタルミキサMAはx本の入力チャンネル1,2,
…,xchを有し、ディジタルミキサMBはy本の入力
チャンネル1,2,…,ychを有している。ディジタ
ルミキサMBの加算結果“SB”をカスケード出力して
ディジタルミキサMAにカスケード入力するので、マス
タのディジタルミキサMAからは、このカスケード入力
信号を自身の加算結果“SA”に加算することにより、
加算結果“SA+SB”が得られる。なお、ディジタル
ミキサMA自身の入力加算器AIとスレーブのディジタ
ルミキサMBからのカスケード入力信号とのカスケード
加算器ACとの間のディレイ要素DLは、両ディジタル
ミキサMA,MB間の位相差を補正するために設けられ
たものである。
FIG. 1B shows a block diagram of the signal processing by the cascade connection of FIG. 1A.
The digital mixer MA has x input channels 1, 2, 2,
, Xch, and the digital mixer MB has y input channels 1, 2,..., Ych. Since the addition result “SB” of the digital mixer MB is cascaded and input to the digital mixer MA in cascade, the master digital mixer MA adds this cascade input signal to its own addition result “SA”,
The addition result “SA + SB” is obtained. The delay element DL between the input adder AI of the digital mixer MA itself and the cascade adder AC of the cascade input signal from the slave digital mixer MB corrects the phase difference between the digital mixers MA and MB. It is provided for the purpose.

【0005】次に、更にスレーブのディジタルミキサM
Cを追加してディジタルミキサMA,MB,MCを図1
(3)に示すようにカスケード接続した場合にも、最終
的な加算結果“SA+SB+SC”を得ることができる
のは、最終段のディジタルミキサMAのみであり、前段
のディジタルミキサMB,MCからは、途中の加算結果
“SB+SC”,“SC”(SCはミキサMC自身の入
力信号の加算結果)しか得ることができない。
Next, a slave digital mixer M
Add digital mixer MA, MB, MC to Fig. 1
Even in the case of cascade connection as shown in (3), the final addition result “SA + SB + SC” can be obtained only by the digital mixer MA at the final stage, and from the digital mixers MB and MC at the previous stage, Only intermediate addition results "SB + SC" and "SC" (SC is the addition result of the input signal of the mixer MC itself) can be obtained.

【0006】このように、従来技術においては、複数台
のディジタルミキサをカスケード接続した場合、ミキシ
ングされるトータルの加算結果は、最終段のマスタ・デ
ィジタルミキサMAにしか得ることができない。
As described above, in the prior art, when a plurality of digital mixers are connected in cascade, the total addition result to be mixed can be obtained only by the master digital mixer MA at the last stage.

【0007】[0007]

【発明が解決しようとする課題】この発明は、このよう
な不都合に鑑み、複数台のディジタルミキサをカスケー
ド接続した時にもミキシングされた信号を各ディジタル
ミキサで使用することができ、トータル出力を任意の位
置のディジタルミキサから取り出すことができるように
した双方向カスケード接続ミキサを提供することを目的
とする。
SUMMARY OF THE INVENTION In view of such inconveniences, the present invention can use a mixed signal in each digital mixer even when a plurality of digital mixers are connected in cascade, and can provide an arbitrary total output. It is an object of the present invention to provide a bidirectional cascade-connected mixer which can be taken out from a digital mixer at a position.

【0008】[0008]

【課題を解決するための手段】この発明によると、複数
の入力信号を加算し入力加算信号を出力する入力加算手
段と、他のディジタルミキサから出力されるカスケード
信号を入力するためのカスケード入力手段と、入力加算
信号とカスケード信号との加算信号又は入力信号をカス
ケード信号として出力するカスケード出力手段と、入力
加算信号又はカスケード信号の何れかを切替え出力する
スイッチ手段と、このスイッチ手段から出力される信号
をミキシング出力信号として出力するミキシング出力手
段とを具備する双方向カスケード接続ミキサが提供され
る。
According to the present invention, an input addition means for adding a plurality of input signals and outputting an input addition signal, and a cascade input means for inputting a cascade signal output from another digital mixer. Cascade output means for outputting an addition signal of the input addition signal and the cascade signal or an input signal as a cascade signal; switch means for switching and outputting either the input addition signal or the cascade signal; output from the switch means And a mixing output means for outputting a signal as a mixing output signal.

【0009】この発明の双方向カスケード接続ミキサに
おいては、ミキシング出力手段にはミキシング出力信号
の位相を調整するための遅延手段が備えられ、さらに、
スイッチ手段の切替え及び遅延手段の遅延量を設定する
制御手段をも具備する。
In the bidirectional cascade-connected mixer according to the present invention, the mixing output means is provided with a delay means for adjusting the phase of the mixing output signal.
Control means for switching the switching means and setting the delay amount of the delay means is also provided.

【0010】端的にいうと、出力するバスを切り替える
ためのスイッチ手段により、ディジタルミキサ自らで加
算した結果を出力するか、或いは、他のディジタルミキ
サで得られた加算結果を出力するかが切り替えられ、ま
た、遅延手段により、各ディジタルミキサ出力の位相差
を調整するためのディレイを与え、制御手段に備えられ
たメモリ装置により、各ディジタルミキサにバスの切替
え及びディレイ量が設定される。
In short, the switch means for switching the output bus switches between outputting the result of addition by the digital mixer itself or outputting the addition result obtained by another digital mixer. The delay means provides a delay for adjusting the phase difference between the outputs of the digital mixers, and the memory device provided in the control means sets the switching of the bus and the amount of delay for each digital mixer.

【0011】〔作用〕この発明による双方向カスケード
接続ミキサでは、複数の入力チャンネルからの信号を加
算した入力加算信号と、他のディジタルミキサから出力
されるカスケード信号とを加算してカスケード出力とし
て出力する。制御手段により切替え制御されるスイッチ
手段は、当該ディジタルミキサがカスケードマスタかス
レーブかに応じて、ミキシング出力段に与える信号を入
力加算信号又はカスケード信号の何れかに切り替える。
ミキシング出力段には、制御手段による設定に基づい
て、各ディジタルミキサの間のミキシング出力信号間の
位相差を調整するスイッチ遅延回路が設けられる。
[Operation] In the bidirectional cascade-connected mixer according to the present invention, an input addition signal obtained by adding signals from a plurality of input channels and a cascade signal output from another digital mixer are added and output as a cascade output. I do. Switching means controlled by the control means switches a signal given to the mixing output stage to either an input addition signal or a cascade signal, depending on whether the digital mixer is a cascade master or a slave.
The mixing output stage is provided with a switch delay circuit for adjusting the phase difference between the mixing output signals between the digital mixers based on the setting by the control means.

【0012】従って、この発明によると、カスケード接
続されたバスの加算結果信号を他のディジタルミキサに
送り、それを受ける各ディジタルミキサは、送られた信
号を使うように切り替える機能が与えられる。つまり、
全ての加算結果を他のディジタルミキサに戻すことによ
って、各バス出力を同様に扱うことができるようにな
る。従って、複数台のディジタルミキサのカスケード接
続を利用するに当り、信号処理上、どのディジタルミキ
サがカスケード・マスタかカスケード・スレーブかを考
慮する必要なく、各ディジタルミキサを取り扱うことが
でき、トータル出力を任意の位置のディジタルミキサか
ら取り出すことができる。
Therefore, according to the present invention, a function is provided in which the addition result signal of the cascade-connected bus is sent to another digital mixer, and each digital mixer receiving the signal switches to use the sent signal. That is,
By returning all the addition results to another digital mixer, each bus output can be handled in the same manner. Therefore, when using a cascade connection of a plurality of digital mixers, each digital mixer can be handled without having to consider which digital mixer is a cascade master or a cascade slave in signal processing, and the total output can be reduced. It can be extracted from the digital mixer at any position.

【0013】[0013]

【発明の実施の形態】以下、図面を参照しつつ、この発
明の好適な実施例について詳述する。なお、以下の実施
例は、単なる一例であって、この発明の精神を逸脱しな
い範囲で種々の変更が可能である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. The following embodiment is merely an example, and various modifications can be made without departing from the spirit of the present invention.

【0014】〔ミキサユニットの基本的な構成〕図2
は、カスケード接続ミキサの母体となる基本的なユニッ
ト構成例を示している。このディジタルミキサ1は、複
数(n)個の入力信号端子T1〜Tn、カスケード入力
端子CI、加算器2,3、遅延(ディレイ)回路4、ミ
キシング出力端子BO及びカスケード出力端子COを備
えている。入力信号端子T1〜Tnには内部バスからの
複数(n)本の入力チャンネル1ch〜nchの入力信
号が与えられ、カスケード入力端子CIには前段ディジ
タルミキサからカスケードバスを介してカスケード入力
信号Scが与えられる。加算器2はチャンネル1ch〜
nchの入力信号を加算し、加算器3はこの加算結果信
号Siとカスケード入力端子CIからのカスケード入力
信号Scとの加算を行う。
[Basic Configuration of Mixer Unit] FIG. 2
Shows an example of a basic unit configuration serving as a base of the cascade connection mixer. The digital mixer 1 includes a plurality (n) of input signal terminals T1 to Tn, a cascade input terminal CI, adders 2 and 3, a delay circuit 4, a mixing output terminal BO, and a cascade output terminal CO. . The input signal terminals T1 to Tn are supplied with input signals of a plurality (n) of input channels 1ch to nch from an internal bus, and the cascade input terminal CI receives a cascade input signal Sc from a preceding digital mixer via a cascade bus. Given. Adder 2 is for channel 1ch
The n-channel input signals are added, and the adder 3 adds the addition result signal Si and the cascade input signal Sc from the cascade input terminal CI.

【0015】加算器2,3間に設けられた遅延回路4
は、前述のように、ディジタルミキサ1自身のチャンネ
ル1ch〜nchの入力信号と前段ディジタルミキサか
らのカスケード入力信号との位相差を補正する機能を有
し、カスケード入力端子CIに接続されている前段ディ
ジタルミキサとこのディジタルミキサ1との間の固有の
信号遅延量に基づいて遅延設定される。この遅延回路4
は、遅延が「0」の場合、スイッチ要素5によりバイパ
スされ遅延機能がオフされる。
A delay circuit 4 provided between the adders 2 and 3
Has a function of correcting the phase difference between the input signals of the channels 1ch to nch of the digital mixer 1 itself and the cascade input signal from the previous stage digital mixer, as described above. The delay is set based on a signal delay amount inherent between the digital mixer and the digital mixer 1. This delay circuit 4
When the delay is “0”, the delay is bypassed by the switch element 5 and the delay function is turned off.

【0016】加算器3の加算結果は、イコライザ6、フ
ェーダ7及びオン/オフ要素8等の処理部での処理を受
けた後、ミキシング出力端子BOを介して自身の内部バ
スBUSに出力される。加算器3の加算結果は、また、
次段ディジタルミキサに信号を渡すため、カスケード出
力端子COにも出力される。
The addition result of the adder 3 is processed by a processing unit such as an equalizer 6, a fader 7 and an on / off element 8, and then output to its own internal bus BUS via a mixing output terminal BO. . The addition result of the adder 3 is
The signal is also output to the cascade output terminal CO to pass the signal to the next stage digital mixer.

【0017】〔2台の場合〕さて、図3には、この発明
の一実施例による双方向カスケード接続ミキサのディジ
タルミキサの内部構成及び接続関係が示されており、図
3(1)は、双方向カスケード接続ミキサを構成する各
ディジタルミキサの第1のユニット構成例であり、ディ
ジタルミキサを2台カスケード接続することについての
み考慮した場合のディジタルミキサの内部構造を表わし
ている。
[Case of Two Units] FIG. 3 shows an internal configuration and a connection relationship of a digital mixer of a bidirectional cascade connection mixer according to an embodiment of the present invention. It is the 1st unit structural example of each digital mixer which comprises a bidirectional cascade connection mixer, and shows the internal structure of the digital mixer when only considering the cascade connection of two digital mixers.

【0018】このディジタルミキサ11は、図2の基本
ユニット例と同様に、複数(n)個の入力信号端子T1
〜Tn、カスケード入力端子CI、入力信号加算器1
2,カスケード加算器13、第1の遅延回路14、第1
のスイッチ要素151、イコライザ16・フェーダ17
・オン/オフ要素18等からなるミキシング出力信号処
理部11P、ミキシング出力端子BO及びカスケード出
力端子COを備えると共に、さらに、図2の例に改良が
加えられ、第2〜第4のスイッチ要素152〜154及
び第2の遅延回路19を備える。
The digital mixer 11 has a plurality (n) of input signal terminals T1 like the basic unit shown in FIG.
To Tn, cascade input terminal CI, input signal adder 1
2, cascade adder 13, first delay circuit 14, first
Switch element 151, equalizer 16 and fader 17
A mixing output signal processing unit 11P including an on / off element 18 and the like, a mixing output terminal BO, and a cascade output terminal CO are provided. Further, the example of FIG. 2 is improved, and the second to fourth switch elements 152 are provided. 154 and the second delay circuit 19.

【0019】第2の遅延回路19は、カスケード接続さ
れる各ディジタルミキサの出力の位相差を調整するため
のディレイを与えるものであり、各スイッチ要素151
〜154及び遅延回路14,19は、CPUで構成され
るスイッチ及び遅延制御部11Cにより制御される。ス
イッチ及び遅延制御部11Cは、制御ラインCLを介し
て中央装置からの制御信号を受け、制御部11Cに備え
られたメモリ装置により、各ディジタルミキサにバスの
切替え及びディレイ量を設定する。
The second delay circuit 19 provides a delay for adjusting the phase difference between the outputs of the digital mixers connected in cascade, and each switch element 151
154 and the delay circuits 14 and 19 are controlled by a switch constituted by a CPU and a delay control unit 11C. The switch and delay control unit 11C receives a control signal from the central device via the control line CL, and switches the bus and sets the delay amount for each digital mixer by using a memory device provided in the control unit 11C.

【0020】このように構成される2台のディジタルミ
キサ11は、図3(2)のようにカスケード接続し、各
スイッチ要素151〜154を適宜に切り替えて設定す
ることにより、一方のディジタルミキサ11m(入力チ
ャンネル数n=x)をカスケードマスタとし、他方のデ
ィジタルミキサ11s(入力チャンネル数n=y)をカ
スケードスレーブとして機能させることができる。な
お、一般的に、入力チャンネルからの信号の加算結果信
号Siとカスケード入力端子CIからのカスケード入力
信号Scとの加算結果を自身のバス(BUS)上に出力
するディジタルミキサを「カスケードマスタ」といい、
入力チャンネルからの信号の加算結果信号Siをカスケ
ード出力バス(Cascade BUS)上に出力する
ディジタルミキサを「カスケードスレーブ」という。
The two digital mixers 11 configured as described above are connected in cascade as shown in FIG. 3 (2), and each of the switch elements 151 to 154 is appropriately switched and set, whereby one digital mixer 11m is connected. (The number of input channels n = x) can be used as a cascade master, and the other digital mixer 11s (the number of input channels n = y) can function as a cascade slave. In general, a digital mixer that outputs the addition result of the addition result signal Si of the signal from the input channel and the cascade input signal Sc from the cascade input terminal CI to its own bus (BUS) is referred to as a “cascade master”. Good,
A digital mixer that outputs the addition result signal Si of the signal from the input channel to a cascade output bus (Cascade BUS) is called a “cascade slave”.

【0021】より詳しく説明すると、図3(1)のディ
ジタルミキサ11を図3(2)のカスケードマスタミキ
サ11mとして使用する場合には、各スイッチ要素15
1〜154は図4の下部に示されるディジタルミキサ1
1m内のように切り替えられる。すなわち、第3のスイ
ッチ要素153は、加算器13側(m)に接続され、デ
ィジタルミキサ11m自身の信号Siとカスケード入力
信号Scを加算する状態に設定される。また、第4のス
イッチ154も、加算器13側(m)に接続され、上述
のように加算された結果Si+Scを選択する状態に設
定される。このとき、第2のスイッチ要素152は第2
の遅延回路19側(m)に接続され、出力信号処理部1
1Pから出力されるミキシング信号と他のディジタルミ
キサつまりカスケードスレーブミキサ11sのミキシン
グ信号との位相補正のために、遅延回路19が使用され
る。
More specifically, when the digital mixer 11 shown in FIG. 3A is used as the cascade master mixer 11m shown in FIG.
1 to 154 are digital mixers 1 shown at the bottom of FIG.
Switching is performed within 1 m. That is, the third switch element 153 is connected to the adder 13 side (m), and is set in a state of adding the signal Si of the digital mixer 11m itself and the cascade input signal Sc. The fourth switch 154 is also connected to the adder 13 (m), and is set to a state of selecting Si + Sc as a result of the addition as described above. At this time, the second switch element 152
Of the output signal processing unit 1
A delay circuit 19 is used to correct the phase of the mixing signal output from 1P and the mixing signal of another digital mixer, ie, the cascade slave mixer 11s.

【0022】一方、図3(1)のディジタルミキサ11
を図3(2)のカスケードスレーブ11sとして使用す
る場合には、各スイッチ要素151〜154は図4の上
部に示されるディジタルミキサ11s内のように切り替
えられる。すなわち、第3及び第4のスイッチ要素15
3,154がディジタルミキサ11mとは逆側(s)に
接続され、カスケード入力信号Scは、加算器13を介
することなくミキシング出力端子BO側にのみ送られる
ように設定される。また、第2のスイッチ要素152
も、基本的には、共通端子側(s)に接続され、第2の
遅延回路19がオフされる。
On the other hand, the digital mixer 11 shown in FIG.
Is used as the cascade slave 11s in FIG. 3B, the switch elements 151 to 154 are switched as in the digital mixer 11s shown in the upper part of FIG. That is, the third and fourth switch elements 15
3, 154 are connected to the opposite side (s) of the digital mixer 11m, and the cascade input signal Sc is set so as to be sent only to the mixing output terminal BO without passing through the adder 13. Also, the second switch element 152
Are basically connected to the common terminal side (s), and the second delay circuit 19 is turned off.

【0023】このように、図3(1)の構成では、カス
ケード入力Scを加算する基本的な機能に加えて、カス
ケードから入力された信号ScをバスBUSの処理に信
号を送るための第3及び第4の切替えスイッチ要素15
3,154と、加算結果Si+Scを他のミキサに戻す
ときに発生する位相差を補正するための遅延回路19が
追加される。なお、図3(1)の構成2台カスケードに
限られるが、後述する図5(1)の構成では2台以上の
カスケードが可能となる。
As described above, in the configuration of FIG. 3A, in addition to the basic function of adding the cascade input Sc, the third signal for sending the signal Sc input from the cascade to the processing of the bus BUS is used. And the fourth changeover switch element 15
3, 154 and a delay circuit 19 for correcting a phase difference generated when returning the addition result Si + Sc to another mixer. Although the configuration is limited to the two-unit cascade in FIG. 3A, the configuration in FIG. 5A described later allows two or more cascades.

【0024】図3(2)及び図4に示すように、2台の
ディジタルミキサ11m,11sをカスケード接続した
場合は、上述の如く、カスケードマスタミキサ11mの
入力チャンネル1ch〜xchの信号を加算し、加算結
果Si+Scをカスケード出力端子COから出力しカス
ケードスレーブミキサ11sのカスケード入力端子CI
から入力する。ここで、ディジタルミキサ11mでは、
自身の入力チャンネル1ch〜xchの信号の加算結果
Siにディジタルミキサ11sからのカスケード信号S
cに位相を合わせるために、加算結果信号Siは、遅延
回路14で調節された上でこのカスケード入力信号Sc
と加算される。これによって、両ディジタルミキサ11
m,11sの加算結果Si+Scが得られる。
As shown in FIGS. 3 (2) and 4, when two digital mixers 11m and 11s are connected in cascade, the signals of the input channels 1ch to xch of the cascade master mixer 11m are added as described above. , The addition result Si + Sc is output from the cascade output terminal CO, and the cascade input terminal CI of the cascade slave mixer 11s is output.
Enter from. Here, in the digital mixer 11m,
The cascade signal S from the digital mixer 11s is added to the addition result Si of the signals of its own input channels 1ch to xch.
c is adjusted by the delay circuit 14 to adjust the phase to the cascade input signal Sc.
Is added. Thereby, both digital mixers 11
The result of addition of m and 11 s is Si + Sc.

【0025】この加算結果信号Si+Scは、ディジタ
ルミキサ11mのバス(BUS)出力で使用されるとと
もに、このカスケードマスタミキサ11mのカスケード
出力端子COからディジタルミキサ11sのカスケード
入力端子CIに送出され、第3及び第4のスイッチ要素
153,154を介してこのカスケードスレーブミキサ
11sのバスBUS出力でも加算結果を使用することが
できるようになる。
The addition result signal Si + Sc is used at the bus (BUS) output of the digital mixer 11m, and is sent from the cascade output terminal CO of the cascade master mixer 11m to the cascade input terminal CI of the digital mixer 11s. The addition result can also be used with the bus BUS output of the cascade slave mixer 11s via the fourth switch elements 153 and 154.

【0026】また、ディジタルミキサ11m,11sの
バス(BUS)出力の位相差を補正するためには、ディ
ジタルミキサ11mの遅延回路19が使用される。さら
に、メモリ等を用いて、図3(1)の構成を備える2台
のディジタルミキサ11に対して図4のディジタルミキ
サ11m,11sの内のどちらの動作を行えばよいかを
設定することにより、各ミキサでのスイッチ要素15
3,154が連動して切り替わるようにすることもでき
る。
The delay circuit 19 of the digital mixer 11m is used to correct the phase difference between the bus (BUS) outputs of the digital mixers 11m and 11s. Further, by using a memory or the like, it is possible to set which of the digital mixers 11m and 11s in FIG. 4 should be operated for the two digital mixers 11 having the configuration of FIG. , Switch element 15 in each mixer
3, 154 can be switched in conjunction with each other.

【0027】〔3台以上の場合〕次に、図5は、この発
明の他の実施例による双方向カスケード接続ミキサのデ
ィジタルミキサの内部構成及び接続関係を示し、図5
(1)は、双方向カスケード接続ミキサを構成する各デ
ィジタルミキサの第2のユニット構成例であり、3台以
上のディジタルミキサのカスケード接続に対応させる場
合のディジタルミキサの内部構造を表わしている。
FIG. 5 shows the internal structure and connection relationship of a digital mixer of a bidirectional cascade-connected mixer according to another embodiment of the present invention.
(1) is a second unit configuration example of each digital mixer constituting the bidirectional cascade-connected mixer, and shows the internal structure of the digital mixer in a case where three or more digital mixers are cascaded.

【0028】このディジタルミキサ21は、図3のユニ
ットと同様に、複数(x)個の入力信号端子T1〜T
x、カスケード入力端子CI、入力信号加算器22,カ
スケード加算器23、第1及び第2の遅延回路24,2
9、第1及び第2のスイッチ要素251,252、イコ
ライザ26・フェーダ27・オン/オフ要素28等から
なるミキシング出力信号処理部21P、ミキシング出力
端子BO及びカスケード出力端子COを備えるが、さら
に、カスケード出力端子COに得られる加算結果を他の
ディジタルミキサにも渡すために、カスケード返信端子
CR及びカスケード送信端子CSを備え、これに対応し
て第5のスイッチ要素255を備える。また、各スイッ
チ要素251,252,255及び遅延回路24,29
は、図3(1)のディジタルミキサ11と同様のスイッ
チ及び遅延制御部21Cにより制御される。
This digital mixer 21 has a plurality of (x) input signal terminals T1 to T, like the unit of FIG.
x, cascade input terminal CI, input signal adder 22, cascade adder 23, first and second delay circuits 24, 2
9, a mixing output signal processing unit 21P including a first and second switch elements 251, 252, an equalizer 26, a fader 27, an on / off element 28, a mixing output terminal BO, and a cascade output terminal CO. In order to pass the addition result obtained at the cascade output terminal CO to another digital mixer, a cascade return terminal CR and a cascade transmission terminal CS are provided, and a fifth switch element 255 is provided correspondingly. Further, each of the switch elements 251, 252, 255 and the delay circuits 24, 29
Are controlled by a switch and delay control unit 21C similar to the digital mixer 11 of FIG.

【0029】図5(2)は、このように構成される3台
のディジタルミキサ21をカスケード接続する場合の接
続状態の例を示しており、スイッチ要素252,255
を適宜に切り替えて設定することにより、一つのディジ
タルミキサ21m(入力チャンネル数n=x)をカスケ
ードマスタとし、残りの2台のディジタルミキサ21s
1(入力チャンネル数n=y),21s2(入力チャン
ネル数n=z)をカスケードスレーブとして機能させる
ことができる。
FIG. 5B shows an example of a connection state when three digital mixers 21 configured as described above are connected in cascade, and switch elements 252 and 255 are shown.
Are appropriately switched and set, so that one digital mixer 21m (the number of input channels n = x) is used as a cascade master and the remaining two digital mixers 21s
1 (the number of input channels n = y) and 21s2 (the number of input channels n = z) can function as a cascade slave.

【0030】より詳しく説明すると、図5(1)のディ
ジタルミキサ21を図5(2)のカスケードマスタミキ
サ21mとして使用する場合には、各スイッチ要素25
1,252,255は、図6の最下部に示されるディジ
タルミキサ21m内のように切り替えられる。すなわ
ち、第3のスイッチ要素255は、加算器23側(m)
に接続され、ディジタルミキサ21m自身の信号Siと
カスケード入力信号Scを加算した結果Si+Scを選
択する状態に設定される。このとき、第2のスイッチ要
素252は第2の遅延回路29側(m)に接続され、出
力信号処理部21Pから出力されるミキシング信号と他
のカスケードスレーブミキサ21s1,21s2のミキ
シング出力信号との位相補正のために第2の遅延回路2
9が使用される。
More specifically, when the digital mixer 21 shown in FIG. 5A is used as the cascade master mixer 21m shown in FIG.
1, 252 and 255 are switched as in the digital mixer 21m shown at the bottom of FIG. That is, the third switch element 255 is connected to the adder 23 side (m).
And the result of adding the signal Si of the digital mixer 21m itself and the cascade input signal Sc is set to a state of selecting Si + Sc. At this time, the second switch element 252 is connected to the second delay circuit 29 side (m), and outputs the mixing signal output from the output signal processing unit 21P to the mixing output signals of the other cascade slave mixers 21s1, 21s2. Second delay circuit 2 for phase correction
9 is used.

【0031】一方、図5(1)のディジタルミキサ21
を図5(2)のカスケードスレーブ21s1,21s2
として使用する場合には、各スイッチ要素251,25
2,255は図6の中間部及び最上部に示されるディジ
タルミキサ21s1,21s2内のように切り替えられ
る。すなわち、カスケードマスタミキサ21mのカスケ
ード出力端子COからの加算結果Si+Scを他のディ
ジタルミキサにも渡すために設けられたカスケード返信
端子CR及びカスケード送信端子CSが使用される。そ
して、カスケード返信端子CRから入力された信号がカ
スケード送信端子CSから出力され、カスケードスレー
ブになっているディジタルミキサ21s1,21s2で
は、カスケード返信端子CRからの信号をミキシング出
力端子BOに送るように設定される。
On the other hand, the digital mixer 21 shown in FIG.
To the cascade slaves 21s1, 21s2 of FIG.
, The switch elements 251, 25
2, 255 are switched as in the digital mixers 21s1, 21s2 shown in the middle and top of FIG. That is, the cascade return terminal CR and the cascade transmission terminal CS provided to pass the addition result Si + Sc from the cascade output terminal CO of the cascade master mixer 21m to another digital mixer are used. Then, the signal input from the cascade return terminal CR is output from the cascade transmission terminal CS, and the digital mixers 21s1 and 21s2 serving as cascade slaves are set so as to send the signal from the cascade return terminal CR to the mixing output terminal BO. Is done.

【0032】各カスケードスレーブ21s1,21s2
の第5のスイッチ要素255がカスケード返信端子CR
側(s)に接続され、このカスケードスレーブ返信端子
CRから入力される加算結果Si+Scを表わす信号が
夫々のミキシング出力端子BOのみに送られるように設
定する。また、第1カスケードスレーブ21s1では、
遅延回路29により位相補正を行うことができる。
Each cascade slave 21s1, 21s2
Of the cascade return terminal CR
Side (s), and a signal representing the addition result Si + Sc input from the cascade slave return terminal CR is set so as to be sent only to the respective mixing output terminals BO. In the first cascade slave 21s1,
The phase correction can be performed by the delay circuit 29.

【0033】なお、図5(2)及び図6の接続例では、
第1カスケードスレーブ21s1においてカスケード返
信端子CRに入力されたカスケードマスタミキサ21m
からの加算結果信号が、カスケード送信端子CSから第
2カスケードスレーブ21s2のカスケード返信端子C
Rに渡されるように設定される。第2カスケードスレー
ブ21s2においては、上述したように、スケード返信
端子CRから第5のスイッチ要素255を介して加算結
果信号がミキシング出力端子BOのみに送られるように
設定されるが、第2のスイッチ要素252が第5のスイ
ッチ要素255の共通端子側に接続され、遅延回路29
はオフとなる。
In the connection example of FIG. 5B and FIG.
Cascade master mixer 21m input to cascade return terminal CR in first cascade slave 21s1
From the cascade transmission terminal CS to the cascade return terminal C of the second cascade slave 21s2.
Set to be passed to R. In the second cascade slave 21s2, as described above, the addition result signal is set so as to be sent from the cade return terminal CR to the mixing output terminal BO only via the fifth switch element 255. The element 252 is connected to the common terminal side of the fifth switch element 255, and the delay circuit 29
Turns off.

【0034】3台以上のディジタルミキサをカスケード
接続する場合には、図3及び図4のようなカスケード入
力/出力端子CI/CO(Cascade In/Ou
t)を設けるだけでは実現不可能なので、この発明の他
の実施例では、図5及び図6に示すように、カスケード
返信/送信端子CR/CS(Cascade Retu
rn/Send)という端子を設けている。そして、こ
れらカスケード返送信端子CR,CSには、カスケード
マスタミキサ21mで得られる最終的な加算結果をカス
ケード入出力端子CI,COの接続と同じように接続し
て、各カスケードスレーブミキサ21s1,21s2で
この加算結果を利用することができるようにしている。
When three or more digital mixers are connected in cascade, cascade input / output terminals CI / CO (Cascade In / Ou) as shown in FIGS.
Since it is not feasible only by providing t), in another embodiment of the present invention, as shown in FIGS. 5 and 6, a cascade reply / transmission terminal CR / CS (Cascade Retu).
rn / Send). Then, the final addition result obtained by the cascade master mixer 21m is connected to the cascade return transmission terminals CR and CS in the same manner as the connection of the cascade input / output terminals CI and CO, and the cascade slave mixers 21s1 and 21s2 are connected. Can use this addition result.

【0035】ただし、信号の流れは、カスケード入出力
端子CI,COではカスケードスレーブミキサ21s
2,21s1からカスケードマスタミキサ21mに向か
うようになっているが、カスケード返送信端子CR,C
Sについては、マスタミキサ21mからスレーブミキサ
21s1,21s2に向かうように構成される。つま
り、スレーブミキサ21s1,21s2によつてマスタ
ミキサ21mからの返送信号を選択するようになる。
It should be noted that the signal flow at the cascade input / output terminals CI and CO is the cascade slave mixer 21s.
2, 21s1 to the cascade master mixer 21m, but the cascade return transmission terminals CR, C
S is configured to go from the master mixer 21m to the slave mixers 21s1 and 21s2. That is, the return signal from the master mixer 21m is selected by the slave mixers 21s1 and 21s2.

【0036】図3及び図4の構成例で設けられていた第
3スイッチ要素153は、カスケード入力端子CIをカ
スケードマスタミキサ11mからの返送信号を受け取る
ためのカスケード入力端子CIの機能と併合され、図5
及び図6に示すように、カスケード返信端子CRとして
共通化されており、この返信端子CRは機能切替えスイ
ッチとしての意味を有する。なお、図5及び図6のよう
に構成されたディジタルミキサでも2台のカスケード接
続を実現することができるが、カスケード返送信端子C
R,CSを付設することによるコストアップが発生する
ため、2台でのカスケードに機能を限定してしまった場
合には、図3及び図4のような構成の方が良い。
The third switch element 153 provided in the configuration examples shown in FIGS. 3 and 4 combines the cascade input terminal CI with the function of the cascade input terminal CI for receiving the return signal from the cascade master mixer 11m. FIG.
As shown in FIG. 6 and FIG. 6, the return terminal CR is shared as a cascade return terminal CR, and has a meaning as a function changeover switch. Note that two cascade connections can be realized with the digital mixer configured as shown in FIGS. 5 and 6, but the cascade return transmission terminal C
Since the cost increases due to the addition of R and CS, if the function is limited to a cascade of two units, the configuration shown in FIGS. 3 and 4 is better.

【0037】また、カスケード入出力端子CI,COや
カスケード返送信端子CR,CSは、独立して存在する
必要はなく、1つのコネクタにI/O機能を持たせるこ
とによりケーブル1本で信号のやり取りが可能になる。
The cascade input / output terminals CI and CO and the cascade return transmission terminals CR and CS do not need to be independently provided, and by providing one connector with an I / O function, signals can be transmitted with one cable. Exchange becomes possible.

【0038】〔別の実施例〕図7及び図8は、この発明
の更に別の実施例によるカスケード接続ディジタルミキ
サの全体の構成例を極く概略的に表わしたものである。
図7は、カスケードマスタミキサ31mからのトータル
出力ラインTLに出力されるトータル出力をk台のカス
ケードスレーブミキサ31s1〜31skに流す他の例
を示している。各ディジタルミキサは、カスケード加算
手段31Aの外に、第1及び第2のスイッチ要素32,
33を備える。なお、第2のスイッチ要素33の出力側
に設けられる遅延回路及びミキシング信号処理部、並び
に、スイッチ及び遅延制御部については、図示を省略し
ている。
[Another Embodiment] FIGS. 7 and 8 schematically show an overall configuration example of a cascade-connected digital mixer according to still another embodiment of the present invention.
FIG. 7 shows another example in which the total output output from the cascade master mixer 31m to the total output line TL is supplied to k cascade slave mixers 31s1 to 31sk. Each digital mixer includes first and second switch elements 32,
33 is provided. The illustration of the delay circuit and the mixing signal processing unit, the switch, and the delay control unit provided on the output side of the second switch element 33 is omitted.

【0039】各スイッチ要素32,33の開閉状態は、
カスケードマスタ又はカスケードスレーブとして利用さ
れるのか等に応じて図示のように制御される。つまり、
カスケードマスタミキサ31mの場合、第1のスイッチ
要素32は必ずオン状態にされ、第2のスイッチ要素3
3は加算器31A側にオン状態とされ、カスケードマス
タミキサ31mのミキシング出力OUTmにトータル出
力が得られる。
The open / close state of each switch element 32, 33
It is controlled as shown in the figure depending on whether it is used as a cascade master or a cascade slave. That is,
In the case of the cascade master mixer 31m, the first switch element 32 is always turned on, and the second switch element 3
3 is turned on by the adder 31A, and a total output is obtained as the mixing output OUTm of the cascade master mixer 31m.

【0040】一方、カスケードスレーブミキサ31s1
〜31skの場合、第1のスイッチ要素32は必ずオフ
状態にされ、第2のスイッチ要素33は、必要とされる
ミキシング出力に応じて任意の開閉状態とされる。従っ
て、カスケードスレーブ31s1〜31skの各ミキシ
ング出力OUT1〜OUTkには、第2のスイッチ要素
33の設定状態に応じた出力を得ることができる。
On the other hand, the cascade slave mixer 31s1
In the case of .about.31 sk, the first switch element 32 is always turned off, and the second switch element 33 is opened and closed arbitrarily according to the required mixing output. Therefore, an output according to the setting state of the second switch element 33 can be obtained as each of the mixing outputs OUT1 to OUTk of the cascade slaves 31s1 to 31sk.

【0041】図8は、図5及び図6と同様に2つの端子
を追加してミキシング出力の自由度を上げた更に別の例
を示している。各ディジタルミキサ41m,41s1〜
41skは、カスケード加算手段41Aの外に、第1及
び第2のスイッチ要素42,43を備える。なお、図8
も、第2のスイッチ要素43の出力側に設けられる遅延
回路及びミキシング信号処理部、並びに、スイッチ及び
遅延制御部については、図示を省略しており、各スイッ
チ要素42,43の開閉状態は、図7のものと同様であ
る。
FIG. 8 shows another example in which two terminals are added as in FIGS. 5 and 6 to increase the degree of freedom of the mixing output. Each digital mixer 41m, 41s1
41sk includes first and second switch elements 42 and 43 in addition to the cascade adding means 41A. FIG.
Also, a delay circuit and a mixing signal processing unit, and a switch and a delay control unit provided on the output side of the second switch element 43 are not shown, and the open / close states of the switch elements 42 and 43 are as follows. It is similar to that of FIG.

【0042】図9には、この発明で使用されるスイッチ
及び遅延制御部の接続配置例が示されている。各実施例
のディジタルミキサ内にはスイッチ及び遅延制御部が設
けられるが、この例のように、専用の制御ラインCLを
設けて中央装置から自動制御するようしてもよい。ま
た、制御ラインCLは各ディジタルミキサ間接続バスの
中に入れておいてもよい。さらに、スイッチ制御につい
ては、カスケード出力COが無接続のディジタルミキサ
であれば、それをカスケードマスタと見做してディジタ
ルミキサ内の各スイッチ要素を制御し、カスケード出力
COにバスが接続されているディジタルミキサであれ
ば、それをカスケードスレーブとしてミキサ内の各スイ
ッチ要素を制御するようにしてもよい。
FIG. 9 shows an example of a connection arrangement of the switch and the delay control unit used in the present invention. Although a switch and a delay control unit are provided in the digital mixer of each embodiment, a dedicated control line CL may be provided and automatic control may be performed from a central device as in this example. Further, the control line CL may be provided in each digital mixer connection bus. Further, regarding the switch control, if the cascade output CO is a non-connected digital mixer, it is regarded as a cascade master to control each switch element in the digital mixer, and a bus is connected to the cascade output CO. In the case of a digital mixer, each switch element in the mixer may be controlled as a cascade slave.

【0043】〔発明の効果〕以上説明したように、この
発明の双方向カスケード接続ミキサでは、複数の入力チ
ャンネルからの入力信号を加算した入力加算信号と、他
のディジタルミキサから出力されるカスケード信号とを
加算してカスケード出力として出力し、制御手段により
切替え制御されるスイッチ手段によって、当該ディジタ
ルミキサがカスケードマスタかスレーブかに応じて、ミ
キシング出力段に与える信号を入力加算信号又はカスケ
ード信号の何れかに切り替え、ミキシング出力段には、
制御手段による設定に基づいて、各ディジタルミキサの
間のミキシング出力信号間の位相差を調整するスイッチ
遅延回路が設けられる。
[Effects of the Invention] As described above, in the bidirectional cascade connection mixer of the present invention, an input addition signal obtained by adding input signals from a plurality of input channels and a cascade signal output from another digital mixer Is output as a cascade output, and a switch means controlled to be switched by the control means outputs a signal given to the mixing output stage to either the input addition signal or the cascade signal depending on whether the digital mixer is a cascade master or a slave. To the mixing output stage.
A switch delay circuit is provided for adjusting the phase difference between the mixing output signals between the digital mixers based on the setting by the control means.

【0044】従って、この発明によると、カスケード接
続されたバスの加算結果信号を他のディジタルミキサに
送り、それを受ける各ディジタルミキサは、送られた信
号を使うように切り替える機能が与えられ、全加算結果
を他のディジタルミキサに戻すことによって、各バス出
力を同様に扱うことができるようになる。従って、複数
台のディジタルミキサのカスケード接続を利用するに当
り、信号処理上、どのディジタルミキサがカスケード・
マスタかカスケード・スレーブかを考慮する必要なく、
各ディジタルミキサを取り扱うことができ、トータル出
力を任意の位置のディジタルミキサから取り出すことが
できる。
Therefore, according to the present invention, the addition result signal of the cascaded bus is sent to another digital mixer, and each digital mixer receiving the signal is provided with a function of switching to use the sent signal. By returning the addition result to another digital mixer, each bus output can be handled in the same manner. Therefore, when using the cascade connection of a plurality of digital mixers, which
Without having to consider whether it ’s a master or a cascade slave,
Each digital mixer can be handled, and the total output can be obtained from the digital mixer at an arbitrary position.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、従来技術によるカスケード接続ミキサ
例を示す図である。
FIG. 1 is a diagram illustrating an example of a cascade-connected mixer according to the related art.

【図2】図2は、カスケード接続ミキサの母体となる基
本的なユニット構成例を示す図である。
FIG. 2 is a diagram illustrating an example of a basic unit configuration serving as a base of a cascade connection mixer.

【図3】図3は、この発明の一実施例による双方向カス
ケード接続ミキサのディジタルミキサの内部構成及び接
続関係を示す図である。
FIG. 3 is a diagram showing an internal configuration and a connection relation of a digital mixer of a bidirectional cascade connection mixer according to one embodiment of the present invention.

【図4】図4は、この発明の一実施例による双方向カス
ケード接続ミキサの具体的接続図である。
FIG. 4 is a specific connection diagram of a bidirectional cascade connection mixer according to one embodiment of the present invention.

【図5】図5は、この発明の他の実施例による双方向カ
スケード接続ミキサのディジタルミキサの内部構成及び
接続関係を示す図である。
FIG. 5 is a diagram showing an internal configuration and a connection relation of a digital mixer of a bidirectional cascade connection mixer according to another embodiment of the present invention.

【図6】図6は、この発明の他の実施例による双方向カ
スケード接続ミキサの具体的接続図である。
FIG. 6 is a specific connection diagram of a bidirectional cascade connection mixer according to another embodiment of the present invention.

【図7】図7は、この発明の別の実施例による双方向カ
スケード接続ミキサの概略的構成を示す図である。
FIG. 7 is a diagram showing a schematic configuration of a bidirectional cascade connection mixer according to another embodiment of the present invention.

【図8】図8は、この発明の更に別の実施例による双方
向カスケード接続ミキサの概略的構成を示す図である。
FIG. 8 is a diagram showing a schematic configuration of a bidirectional cascade connection mixer according to still another embodiment of the present invention.

【図9】図9は、この発明で使用されるスイッチ及び遅
延制御部の接続配置例を示す図である。
FIG. 9 is a diagram showing an example of a connection arrangement of a switch and a delay control unit used in the present invention.

【符号の説明】[Explanation of symbols]

11,21,31,41 ディジタルミキサ、 11C,21C スイッチ及び遅延制御部、 11P,21P ミキシング出力信号処理部、 12,22 入力信号加算器、 13,23 カスケード加算器、 153,154;255;32,33;42,43 ス
イッチ要素、 19,29 遅延(ディレイ)回路、 T1〜Tn,Tx,Ty,Tz 入力信号端子、 BO ミキシング出力端子、 CI カスケード入力端子、 CO カスケード出力端子。
11, 21, 31, 41 Digital mixer, 11C, 21C switch and delay control unit, 11P, 21P mixing output signal processing unit, 12, 22 input signal adder, 13, 23 cascade adder, 153, 154; 255; 32 , 33; 42, 43 switch elements, 19, 29 delay circuits, T1 to Tn, Tx, Ty, Tz input signal terminals, BO mixing output terminals, CI cascade input terminals, CO cascade output terminals.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の入力信号を加算し入力加算信号を出
力する入力加算手段と、 他のディジタルミキサから出力されるカスケード信号を
入力するためのカスケード入力手段と、 前記入力加算信号とカスケード信号との加算信号又は前
記入力信号をカスケード信号として出力するカスケード
出力手段と、 前記入力加算信号又はカスケード信号の何れかを切替え
出力するスイッチ手段と、 このスイッチ手段から出力される信号をミキシング出力
信号として出力するミキシング出力手段とを具備するこ
とを特徴とする双方向カスケード接続ミキサ。
1. An input addition means for adding a plurality of input signals and outputting an input addition signal, a cascade input means for inputting a cascade signal output from another digital mixer, and the input addition signal and a cascade signal Cascade output means for outputting the sum signal or the input signal as a cascade signal; switch means for switching and outputting either the input sum signal or the cascade signal; and a signal output from the switch means as a mixing output signal. And a mixing output means for outputting.
【請求項2】前記ミキシング出力手段は、ミキシング出
力信号の位相を調整するための遅延手段を備えることを
特徴とする請求項1に記載の双方向カスケード接続ミキ
サ。
2. The bidirectional cascade mixer according to claim 1, wherein said mixing output means includes delay means for adjusting a phase of the mixing output signal.
【請求項3】さらに、 前記スイッチ手段の切替え及び前記遅延手段の遅延量を
設定するための制御手段を具備することを特徴とする請
求項2に記載の双方向カスケード接続ミキサ。
3. The bidirectional cascade connection mixer according to claim 2, further comprising control means for switching said switch means and setting a delay amount of said delay means.
JP05890899A 1999-03-05 1999-03-05 Bidirectional cascade mixer Expired - Fee Related JP3669195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05890899A JP3669195B2 (en) 1999-03-05 1999-03-05 Bidirectional cascade mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05890899A JP3669195B2 (en) 1999-03-05 1999-03-05 Bidirectional cascade mixer

Publications (3)

Publication Number Publication Date
JP2000261391A true JP2000261391A (en) 2000-09-22
JP2000261391A5 JP2000261391A5 (en) 2004-09-02
JP3669195B2 JP3669195B2 (en) 2005-07-06

Family

ID=13097926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05890899A Expired - Fee Related JP3669195B2 (en) 1999-03-05 1999-03-05 Bidirectional cascade mixer

Country Status (1)

Country Link
JP (1) JP3669195B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433745B2 (en) 2002-07-30 2008-10-07 Yamaha Corporation Digital mixing system with dual consoles and cascade engines
JP2008244897A (en) * 2007-03-28 2008-10-09 Yamaha Corp Signal processing circuit for mixing and signal processing integrated circuit for mixing
JP2008244898A (en) * 2007-03-28 2008-10-09 Yamaha Corp Mixing processing circuit
JP2009182982A (en) * 2009-05-08 2009-08-13 Yamaha Corp Mixer
JP2021040240A (en) * 2019-09-03 2021-03-11 ヤマハ株式会社 Acoustic processing device, operation method of acoustic processing device, acoustic processing system, and operation method of acoustic processing system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433745B2 (en) 2002-07-30 2008-10-07 Yamaha Corporation Digital mixing system with dual consoles and cascade engines
US8744095B2 (en) 2002-07-30 2014-06-03 Yamaha Corporation Digital mixing system with dual consoles and cascade engines
JP2008244897A (en) * 2007-03-28 2008-10-09 Yamaha Corp Signal processing circuit for mixing and signal processing integrated circuit for mixing
JP2008244898A (en) * 2007-03-28 2008-10-09 Yamaha Corp Mixing processing circuit
JP2009182982A (en) * 2009-05-08 2009-08-13 Yamaha Corp Mixer
JP2021040240A (en) * 2019-09-03 2021-03-11 ヤマハ株式会社 Acoustic processing device, operation method of acoustic processing device, acoustic processing system, and operation method of acoustic processing system
JP7404718B2 (en) 2019-09-03 2023-12-26 ヤマハ株式会社 Sound processing device, method of operating the sound processing device, sound processing system, and method of operating the sound processing system

Also Published As

Publication number Publication date
JP3669195B2 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
US4858011A (en) Video switcher system with modular architecture
JP2000322057A (en) Signal mixing device
EP0363822B1 (en) Broadcast network
JP2000261391A (en) Bidirectional cascade connecting mixer
US8818537B2 (en) Software monitor and control application for use with a digital audio studio suite
US6009259A (en) Emulation System
JPH09121251A (en) Method, communication system and conference device for performing conference
JP4436951B2 (en) Signal processing system setting apparatus and method
US9325439B2 (en) Audio signal processing device
US6281941B1 (en) Mix-effect bank with multiple programmable outputs
CN101695023A (en) Parallel expanded type multi-path audio exchange mixing system
US7045699B2 (en) Mixing method, mixing apparatus, and program for implementing the mixing method
US11314477B2 (en) Audio processing apparatus, operation method of audio processing apparatus, and audio processing system
JP2000261391A5 (en)
US12015867B2 (en) Video routers and related methods with integrated audio mixing and processing
JP2505153Y2 (en) Signal switching circuit
JPH08149439A (en) Communication controller and video conference device
SU928340A1 (en) Switching element
JP2569765B2 (en) Signal processing integrated circuit device
JP3475465B2 (en) Multi-channel signal processing circuit
JPH0713917A (en) Configuration change system
JP4071539B2 (en) Audio signal switching device
JP2643268B2 (en) Conference call circuit
GB2328590A (en) Data switch
JPS62105582A (en) Video signal synthesizing device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050404

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees