JP2000258736A - Quartz-base optical switch - Google Patents

Quartz-base optical switch

Info

Publication number
JP2000258736A
JP2000258736A JP11061322A JP6132299A JP2000258736A JP 2000258736 A JP2000258736 A JP 2000258736A JP 11061322 A JP11061322 A JP 11061322A JP 6132299 A JP6132299 A JP 6132299A JP 2000258736 A JP2000258736 A JP 2000258736A
Authority
JP
Japan
Prior art keywords
region
core
cladding layer
film heater
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11061322A
Other languages
Japanese (ja)
Inventor
Tomiyuki Arakawa
富行 荒川
Hideaki Okayama
秀彰 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11061322A priority Critical patent/JP2000258736A/en
Publication of JP2000258736A publication Critical patent/JP2000258736A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a quartz-base optical switch capable of well executing the control of heat transfer of the heat generated by thin-film heaters. SOLUTION: The quartz-base optical switch, which is disposed with a plurality of optical waveguides consisting of lower clad layers 4, cores 5a and 5b and upper clad layers 6 on an Si substrate 1 and utilizes a thermo-optical effect, is provided with the thin-film heaters 7a and 7b formed on the upper clad layers equal to or slightly larger than the pattern width of the cores right thereunder so as to exist right above the cores of the at least one optical waveguide, and porous silicon regions 8a and 8b formed in the Si substrate surface portion right below the thin-film heaters slightly larger than the pattern width of the thin-film heaters existing right thereabove.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、石英系平面光波
回路に用いられる熱光学効果を利用した石英系光スイッ
チに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quartz-based optical switch using a thermo-optic effect used in a quartz-based planar lightwave circuit.

【0002】[0002]

【従来の技術】従来、この種の熱光学効果を利用した石
英系光スイッチとして、文献:光学、第21巻、第8号
(1992年8月)第516〜520頁に開示されるも
のがあり、特に、この文献中の第517頁の図2には、
2つの3dB方向性結合器と同一長のアーム光導波路か
らなる対称マッハツェンダー型の2×2光スイッチが開
示されている。ここに開示された従来の石英系光スイッ
チは、シリコン基板(以下Si基板という)上のクラッ
ド中に埋め込まれたコアの直上に薄膜ヒータを設け、薄
膜ヒータのオンまたはオフにより、石英系膜の熱光学効
果を利用して位相差を与えバー状態またはクロス状態を
与えるものであった。
2. Description of the Related Art Conventionally, as a quartz-based optical switch utilizing this kind of thermo-optic effect, the one disclosed in the literature: Optics, Vol. 21, No. 8 (August 1992), pp. 516 to 520 is known. In particular, FIG. 2 on page 517 of this document shows that:
A symmetric Mach-Zehnder type 2 × 2 optical switch including two 3 dB directional couplers and an arm optical waveguide having the same length is disclosed. In the conventional quartz optical switch disclosed herein, a thin-film heater is provided immediately above a core embedded in a clad on a silicon substrate (hereinafter, referred to as a Si substrate), and the thin-film heater is turned on or off to turn off the quartz-based film. By using the thermo-optic effect, a phase difference is given to give a bar state or a cross state.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来の石英系光スイッチでは、薄膜ヒータの加熱により、
スイッチング動作を得ているので、薄膜ヒータを加熱し
たとき、熱が特にコアの下方に位置するSi基板を通じ
て逃げやすく、スイッチング電力が約500mWと大き
いという問題があった。また、Si基板より熱伝導度の
小さい材料、例えば石英を基板に用いた場合は、薄膜ヒ
ータを加熱したとき熱の拡散が妨げられ、薄膜ヒータに
より加熱しようとする該当薄膜ヒータ直下の光回路(こ
こでは光導波路)以外にこの光回路に隣接する光回路に
も基板を介して熱の影響が及び、その結果クロストーク
が増大したり、また、薄膜ヒータをオフしたときに熱の
拡散が妨げられスイッチング速度が低下するという問題
があった。
However, in the above-mentioned conventional quartz optical switch, the heating of the thin film heater causes
Since the switching operation is obtained, when the thin film heater is heated, heat is easily escaping particularly through the Si substrate located below the core, and there is a problem that the switching power is as large as about 500 mW. Further, when a material having a lower thermal conductivity than the Si substrate, for example, quartz, is used for the substrate, diffusion of heat is prevented when the thin film heater is heated, and an optical circuit ( In this case, in addition to the optical waveguide, the optical circuit adjacent to this optical circuit is also affected by heat via the substrate, resulting in an increase in crosstalk and a hindrance to diffusion of heat when the thin film heater is turned off. This causes a problem that the switching speed is reduced.

【0004】この発明は、上記問題点を解決し、薄膜ヒ
ータで発生する熱の熱伝導の制御を良好に行える石英系
光スイッチを提供することを目的とする。
An object of the present invention is to solve the above-mentioned problems and to provide a quartz-based optical switch capable of well controlling heat conduction of heat generated by a thin film heater.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、シリコン基板上に下部クラッド
層、コア、上部クラッド層からなる石英系の光導波路が
複数配設され、熱光学効果を利用する石英系光スイッチ
において、少なくとも1つの光導波路のコアの所定領域
の直上に位置するように、前記上部クラッド層上にその
直下のコアのパターン幅と同等か或いはそれよりやや大
きめの幅で所定の長さのサイズに形成された薄膜ヒータ
と、前記薄膜ヒータを設けた光導波路における薄膜ヒー
タの形成領域の直下のシリコン基板表面部分に、その直
上にある前記薄膜ヒータのサイズと同等か若しくは大き
めに形成され且つその熱伝導率が前記シリコン基板の熱
伝導率より小さくなるように設定されたポーラスシリコ
ン領域を設けたことを特徴とする。
To achieve the above object, according to the first aspect of the present invention, a plurality of quartz-based optical waveguides comprising a lower cladding layer, a core, and an upper cladding layer are provided on a silicon substrate, In a silica-based optical switch utilizing the thermo-optic effect, the pattern width of the core immediately below or above the upper cladding layer is equal to or slightly higher than a predetermined region of the core of at least one optical waveguide. A thin film heater formed to have a large width and a predetermined length, and a size of the thin film heater immediately above a silicon substrate surface portion directly below a thin film heater formation region in an optical waveguide provided with the thin film heater. A porous silicon region formed so as to be equal to or larger than the silicon substrate and having a thermal conductivity smaller than that of the silicon substrate. The features.

【0006】また請求項2の発明は、請求項1記載の石
英系光スイッチにおいて、薄膜ヒータ及びポーラスシリ
コン領域が、全ての光導波路に対応して設けられたこと
を特徴とする。
According to a second aspect of the present invention, in the quartz optical switch according to the first aspect, the thin film heater and the porous silicon region are provided corresponding to all the optical waveguides.

【0007】また、請求項3の発明は、シリコン基板上
に下部クラッド層、コア、上部クラッド層からなる石英
系の光導波路が複数配設され、熱光学効果を利用する石
英系光スイッチにおいて、少なくとも1つの光導波路の
コアの所定領域の直上に位置するように、前記上部クラ
ッド層上にその直下のコアのパターン幅と同等か或いは
それよりやや大きめの幅で所定の長さのサイズに形成さ
れた薄膜ヒータと、前記薄膜ヒータを設けた光導波路に
おけるコア形成領域のほぼ直下のシリコン基板の表面は
シリコン基板自体そのままのシリコン部とし、薄膜ヒー
タを有する光導波路における前記薄膜ヒータ形成領域の
ほぼ直下の位置のコアの領域部分とこのコア領域部分に
対向する隣接した光導波路におけるコア領域部分との間
に挟まれる下部クラッド層の表面領域のほぼ直下のシリ
コン基板の表面部分に形成され且つその熱伝導率が前記
シリコン基板の熱伝導率より小さくなるように設定され
たポーラスシリコン領域を設けたことを特徴とする。
According to a third aspect of the present invention, there is provided a quartz optical switch using a thermo-optic effect, wherein a plurality of quartz optical waveguides each including a lower cladding layer, a core, and an upper cladding layer are provided on a silicon substrate. Formed on the upper cladding layer to have a size equal to or slightly larger than the pattern width of the core immediately below the upper cladding layer so as to be located immediately above the predetermined region of the core of at least one optical waveguide to a predetermined length. The surface of the silicon substrate almost directly below the core forming region in the optical waveguide provided with the thin film heater and the thin film heater is a silicon portion of the silicon substrate itself, and substantially the same as the thin film heater forming region in the optical waveguide having the thin film heater. The lower cladding sandwiched between the core region portion immediately below and the core region portion of the adjacent optical waveguide facing the core region portion. A porous silicon region formed on the surface portion of the silicon substrate substantially directly below the surface region of the pad layer and having a thermal conductivity set to be smaller than the thermal conductivity of the silicon substrate. .

【0008】また、請求項4の発明は、シリコン基板上
に下部クラッド層、コア、上部クラッド層からなる石英
系の光導波路が複数配設され、熱光学効果を利用する石
英系光スイッチにおいて、各々の光導波路のコアの所定
領域の直上に位置するように、前記上部クラッド層上に
その直下のコアのパターン幅と同等か或いはそれよりや
や大きめの幅で所定の長さのサイズに形成された薄膜ヒ
ータと、各々の光導波路におけるコア形成領域の直下の
シリコン基板の表面はシリコン基板自体そのままのシリ
コン部とし、隣接する光導波路において各々の光導波路
における薄膜ヒータ形成領域のほぼ直下の位置のコアの
領域部分同士の間に挟まれる下部クラッド層の表面領域
のほぼ直下のシリコン基板の表面部分に形成され且つそ
の熱伝導率が前記シリコン基板の熱伝導率より小さくな
るように設定されたポーラスシリコン領域を設けたこと
を特徴とする。
According to a fourth aspect of the present invention, there is provided a quartz optical switch using a thermo-optic effect, wherein a plurality of quartz optical waveguides each comprising a lower cladding layer, a core, and an upper cladding layer are provided on a silicon substrate. Each of the optical waveguides is formed on the upper cladding layer to have a predetermined length equal to or slightly larger than the pattern width of the core immediately below the upper cladding layer so as to be located immediately above the predetermined region of the core of each optical waveguide. The surface of the silicon substrate directly below the core forming region in each optical waveguide and the silicon substrate itself is a silicon portion as it is, and the adjacent optical waveguide is located at a position almost immediately below the thin film heater forming region in each optical waveguide. It is formed on the surface portion of the silicon substrate substantially immediately below the surface region of the lower clad layer sandwiched between the core region portions, and has a thermal conductivity of Characterized in that a porous silicon region that is set to be smaller than the thermal conductivity of the silicon substrate.

【0009】また、請求項5の発明は、請求項4に記載
の石英系光スイッチにおいて、シリコン基板上に配設さ
れた複数の光導波路の内の基板の両側端面側に配設され
た2つの光導波路に対応し、その薄膜ヒータ形成領域の
ほぼ直下の位置のコアの領域部分とシリコン基板の側端
面の面位置との間に挟まれる下部クラッド層の表面領域
のほぼ直下のシリコン基板の表面部分に他のポーラスシ
リコン領域を更に設けたことを特徴とする。
According to a fifth aspect of the present invention, in the quartz optical switch according to the fourth aspect, of the plurality of optical waveguides disposed on the silicon substrate, the two optical waveguides are disposed on both end surfaces of the substrate. Corresponding to one of the optical waveguides, and the silicon substrate substantially immediately below the surface region of the lower cladding layer sandwiched between the core region substantially immediately below the thin film heater formation region and the surface position of the side end surface of the silicon substrate. Another porous silicon region is further provided on the surface portion.

【0010】また、請求項6の発明は、請求項1乃至請
求項5のいずれかの請求項に記載の石英系光スイッチに
おいて、前記ポーラスシリコンに代えて、ポーラスシリ
コンを熱酸化して形成されたシリコン酸化膜を用いるこ
とを特徴とする。
According to a sixth aspect of the present invention, in the quartz optical switch according to any one of the first to fifth aspects, the quartz optical switch is formed by thermally oxidizing porous silicon instead of the porous silicon. Characterized in that a silicon oxide film is used.

【0011】また、請求項7の発明は、請求項1乃至請
求項6のいずれかの請求項に記載の石英系光スイッチに
おいて、下部クラッド層及び上部クラッド層がそれぞれ
各光導波路に共通に形成されたものであることを特徴と
する。
According to a seventh aspect of the present invention, in the quartz optical switch according to any one of the first to sixth aspects, the lower cladding layer and the upper cladding layer are respectively formed in common to the respective optical waveguides. It is characterized by having been done.

【0012】[0012]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1はこの発明の第1の実施の形態に係る
対称マッハツェンダー型石英系光スイッチの構成を示す
図であり、図1(a)はその平面図を示し、図1(b)
は図1(a)のA−B線断面図を示す。
FIG. 1 is a diagram showing a configuration of a symmetric Mach-Zehnder type quartz optical switch according to a first embodiment of the present invention, FIG. 1 (a) is a plan view thereof, and FIG.
1 shows a cross-sectional view taken along the line AB in FIG.

【0014】図1(a)に示すように、この第1の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
は、Si(シリコン)基板1上に形成された2つの3d
B方向性結合器2a、2bと、2つの同一長のアーム光
導波路3a、3bを備えている。これら3dB方向性結
合器2a、2b、アーム光導波路3a、3bはコアを下
部クラッド、上部クラッドで挟まれた構造である。特に
アーム光導波路3a、3bの構造は、図1(b)のA−
B線断面図に示すように、Si基板1上に下部クラッド
層4が設けられ、この下部クラッド層4上にアーム光導
波路3a及び3bに対応して、コア5a及び5bが設け
られている。
As shown in FIG. 1A, a symmetric Mach-Zehnder type quartz optical switch according to the first embodiment comprises two 3d-type optical switches formed on a Si (silicon) substrate 1.
B-directional couplers 2a and 2b and two same-length arm optical waveguides 3a and 3b are provided. The 3 dB directional couplers 2a and 2b and the arm optical waveguides 3a and 3b have a structure in which a core is sandwiched between a lower clad and an upper clad. In particular, the structure of the arm optical waveguides 3a and 3b is shown in FIG.
As shown in the sectional view along the line B, a lower cladding layer 4 is provided on the Si substrate 1, and cores 5a and 5b are provided on the lower cladding layer 4 corresponding to the arm optical waveguides 3a and 3b.

【0015】そしてこれらコア5a、5bを埋め込むよ
うにコア5a、5bの上部及び側部に上部クラッド層6
が設けられている。なお、前述のコア5a、5b、下部
クラッド層4及び上部クラッド層6は、石英系膜で形成
されており、またコア5a、5bの屈折率は、下部クラ
ッド層4及び上部クラッド層6の屈折率よりやや高めと
なるように設定されている。
The upper cladding layer 6 is formed on the upper and side portions of the cores 5a and 5b so as to embed the cores 5a and 5b.
Is provided. The cores 5a and 5b, the lower cladding layer 4 and the upper cladding layer 6 are formed of a quartz-based film, and the refractive indices of the cores 5a and 5b are different from those of the lower cladding layer 4 and the upper cladding layer 6. It is set to be slightly higher than the rate.

【0016】さらに前述の上部クラッド層6上には、コ
ア5a及び5bの所定領域の直上にそれぞれ位置するよ
うに薄膜ヒータ7a及び7bが設けられている。即ち、
この薄膜ヒータ7a、7bのパターンは、アーム光導波
路部分3a、3bにおいて上部クラッド層6を挟んでそ
の直下にコア5a及び5bのパターンが存在するように
形成される。この薄膜ヒータ7a、7bの形成領域は、
その直下のコア5a及び5bのパターン幅と同等か或い
はそれよりやや大きめの幅で所定の長さとなるようなサ
イズ(平面的サイズ)に形成されている。
Further, thin film heaters 7a and 7b are provided on the upper clad layer 6 so as to be located immediately above predetermined regions of the cores 5a and 5b, respectively. That is,
The patterns of the thin film heaters 7a and 7b are formed such that the patterns of the cores 5a and 5b exist directly below the upper cladding layer 6 in the arm optical waveguide portions 3a and 3b. The formation area of the thin film heaters 7a and 7b is
The width (planar size) is equal to or slightly larger than the pattern width of the cores 5a and 5b immediately below the core 5a and 5b and has a predetermined length.

【0017】さらに、図1(b)に示すように、薄膜ヒ
ータ7a及び7bの形成領域のほぼ直下のSi基板1表
面部分に厚さ約10μmのポーラスシリコン領域8a及
び8bが形成されている。これらポーラスシリコン領域
8a及び8bの形成領域は、その直上にある薄膜ヒータ
7a及び7bのサイズと同等かそれより大きめのサイズ
(平面的サイズ)に形成されている。しかも、このポー
ラスシリコン領域8a、8bの熱伝導率は、Si基板1
の熱伝導率より小さくなるように設定されている。この
ポーラスシリコン領域8a、8bを設けたことが、この
第1の実施の形態に係る対称マッハツェンダー型石英系
光スイッチの特徴とするところである。本実施の形態に
おいては、このポーラスシリコン領域8a、8bを設け
ることにより、薄膜ヒータで発生した熱の熱伝導の制御
を良好に行っている。
Further, as shown in FIG. 1B, porous silicon regions 8a and 8b having a thickness of about 10 μm are formed on the surface of the Si substrate 1 almost immediately below the regions where the thin film heaters 7a and 7b are formed. The formation regions of these porous silicon regions 8a and 8b are formed to have a size (planar size) that is equal to or larger than the size of the thin film heaters 7a and 7b immediately above them. Moreover, the thermal conductivity of the porous silicon regions 8a and 8b
Is set so as to be smaller than the thermal conductivity. The provision of the porous silicon regions 8a and 8b is a feature of the symmetric Mach-Zehnder type quartz optical switch according to the first embodiment. In the present embodiment, by providing the porous silicon regions 8a and 8b, the heat conduction of the heat generated by the thin film heater is controlled well.

【0018】このように構成された対称マッハツェンダ
ー型石英系光スイッチにおいて、薄膜ヒータ7aまたは
7bのオンまたはオフにより、石英系膜の熱光学効果を
利用してアーム光導波路を通る光に位相差を与えバー状
態またはクロス状態を与え、それによりスイッチング動
作を行っている。
In the symmetric Mach-Zehnder type quartz optical switch configured as described above, by turning on or off the thin film heater 7a or 7b, the light passing through the arm optical waveguide is utilized by utilizing the thermo-optic effect of the quartz film. To provide a bar state or a cross state, thereby performing a switching operation.

【0019】この第1の実施の形態の対称マッハツェン
ダー型石英系光スイッチによれば、薄膜ヒータ7a、7
bの形成領域の直下のSi基板1の表面部分に薄膜ヒー
タのサイズと同等か又は大きめのサイズ(平面的サイ
ズ)で所定の厚みを有し、Si基板1の熱伝導率より小
さい熱伝導率を有するポーラスシリコン領域8a、8b
が形成されているので、薄膜ヒータ7aまたは7bを加
熱したとき熱がSi基板1に拡散される割合が、約50
%低減され、即ち熱伝導の抑制が行われ、その結果スイ
ッチング時の消費電力が従来の約500mWから約25
0mWに低減される。
According to the symmetric Mach-Zehnder type quartz optical switch of the first embodiment, the thin film heaters 7a, 7
The surface portion of the Si substrate 1 immediately below the formation region b has a predetermined thickness equal to or larger than the thin film heater (planar size) and has a smaller thermal conductivity than the thermal conductivity of the Si substrate 1 Porous silicon regions 8a, 8b having
Is formed, the rate at which heat is diffused into the Si substrate 1 when the thin film heater 7a or 7b is heated is about 50%.
%, That is, the heat conduction is suppressed, and as a result, the power consumption at the time of switching is reduced from the conventional about 500 mW to about 25%.
It is reduced to 0 mW.

【0020】またポーラスシリコン領域8a、8bの周
囲は、Si基板1自体のシリコン部分で囲まれているの
で、薄膜ヒータをオフにした時、該当アーム光導波路に
対応する該当ポーラスシリコン領域の周囲のシリコン部
分(Si基板1部分)から熱が拡散され、薄膜ヒータを
オフにした時のスイッチング動作に与える影響を低減で
きる。
Since the periphery of the porous silicon regions 8a and 8b is surrounded by the silicon portion of the Si substrate 1 itself, when the thin film heater is turned off, the periphery of the corresponding porous silicon region corresponding to the corresponding arm optical waveguide is turned off. Heat is diffused from the silicon portion (the Si substrate 1 portion), and the influence on the switching operation when the thin film heater is turned off can be reduced.

【0021】なお、前述の説明では、アーム光導波路が
2つの場合について説明したが、アーム光導波路が3つ
以上の場合にも、本発明は適用できるものである。
In the above description, the case where there are two arm optical waveguides has been described. However, the present invention can be applied to a case where there are three or more arm optical waveguides.

【0022】また、前述の説明では、各アーム光導波路
に対応して、薄膜ヒータとポーラスシリコン領域を設け
た例について説明したが、薄膜ヒータ及びポーラスシリ
コン領域を持たないアーム光導波路を設けてもよい。
In the above description, an example in which a thin film heater and a porous silicon region are provided corresponding to each arm optical waveguide has been described. However, an arm optical waveguide without a thin film heater and a porous silicon region may be provided. Good.

【0023】次に、この第1の実施の形態の対称マッハ
ツェンダー型石英系光スイッチの製造工程について、図
2(a)〜(e)、図3(a)〜(e)、図4(a)〜
(e)を参照して説明する。
Next, the steps of manufacturing the symmetric Mach-Zehnder type quartz optical switch according to the first embodiment will be described with reference to FIGS. 2 (a) to 2 (e), 3 (a) to 3 (e), and 4 (3). a) ~
This will be described with reference to FIG.

【0024】まず、図2(a)に示すように、p型、比
抵抗0.01〜1.0Ω・cmのSi基板1を温度80
℃のH2SO4:H22=1:1混合溶液を用い5分間洗
浄する。なお、ここでp型、比抵抗0.01〜1.0Ω
・cmのSi基板1を用いた理由は、n型Siの場合は
陽極化成時に光照射が必要だが、p型では光照射は不要
だからであり、また、比抵抗が大きい場合には均一なポ
ーラスシリコンが得ることが難しいからである。次に、
Si基板1を5分間水洗した後、温度20℃の1%HF
溶液により、20秒間洗浄する。次に、Si基板1を5
分間水洗する。
First, as shown in FIG. 2A, a p-type Si substrate 1 having a specific resistance of 0.01 to 1.0 Ω · cm is heated at a temperature of 80 ° C.
Wash for 5 minutes using a mixed solution of H 2 SO 4 : H 2 O 2 = 1: 1 at ° C. Here, p-type, specific resistance 0.01 to 1.0Ω
The reason for using the cm Si substrate 1 is that light irradiation is necessary during anodization for n-type Si, but light irradiation is not necessary for p-type Si. This is because it is difficult to obtain silicon. next,
After washing the Si substrate 1 with water for 5 minutes, 1% HF at a temperature of 20 ° C.
Wash with the solution for 20 seconds. Next, the Si substrate 1 is
Rinse for minutes.

【0025】次に、図2(b)に示すように、陽極化成
用のAl電極10をSi基板1の裏面に真空蒸着法によ
り形成する。
Next, as shown in FIG. 2B, an Al electrode 10 for anodization is formed on the back surface of the Si substrate 1 by a vacuum evaporation method.

【0026】次に、図2(c)に示すように、Si基板
1表面にレジスト11をスピンコーター(図示せず)を
用い、回転速度1000rpmで20秒間塗布する。
Next, as shown in FIG. 2C, a resist 11 is applied on the surface of the Si substrate 1 using a spin coater (not shown) at a rotation speed of 1000 rpm for 20 seconds.

【0027】次に、図2(d)に示すように、通常の光
リソグラフィ技術により、レジスト11をポーラスシリ
コン領域形成用マスク(図示せず)を用い露光した後、
現像する。これにより、ポーラスシリコン領域を形成す
る位置に対応した位置に開口部が開けられたレジストパ
ターン11aが形成される。
Next, as shown in FIG. 2D, after the resist 11 is exposed using a mask (not shown) for forming a porous silicon region by a normal photolithography technique,
develop. Thus, a resist pattern 11a having an opening at a position corresponding to the position where the porous silicon region is formed is formed.

【0028】次に、図2(e)に示すように、HF:C
25OH:H2O=1:1:1混合溶液を用い、レジス
トパターン11aの開口部を介してシリコンが露出した
領域を陽極化成する。このときSi基板の裏面のAl電
極10を正、Pt電極を負とし、定電流源に接続し、電
流密度を40mA/cm2、陽極化成時間を5分間とす
る。この工程により、Si基板1の表面部分に深さ約1
0μmのポーラスシリコン領域8a、8bが形成され
る。
Next, as shown in FIG.
2 H 5 OH: H 2 O = 1: 1: 1 mixed solution used, the area where the silicon through the opening of the resist pattern 11a is exposed anodizing. At this time, the Al electrode 10 on the back surface of the Si substrate is positive, the Pt electrode is negative, and connected to a constant current source, the current density is 40 mA / cm 2 , and the anodizing time is 5 minutes. By this step, a depth of about 1
0 μm porous silicon regions 8a and 8b are formed.

【0029】次に、図3(a)に示すように、レジスト
パターン11aを除去し、さらに裏面のAl電極10を
除去した後、ポーラスシリコン領域8a、8bが形成さ
れた面を含むSi基板1の表面上に、プラズマ化学気相
成長法により、原料としてテトラエトキシシラン及び酸
素を用いて、石英系の下部クラッド層4及びコア層5を
堆積する。ここでは、下部クラッド層4の膜厚を約20
μm、コア層5の膜厚を6μmとする。ここで、下部ク
ラッド層4には、コア層5との比屈折率差を0.25〜
0.7%とするためにフッ素(F)をドープする。コア
層5にはドープしない。なお、ここでは、この比屈折率
差は、例えば0.5%としている。これにより下部クラ
ッド層4の屈折率をコア層5より小さいものとしてい
る。
Next, as shown in FIG. 3A, after removing the resist pattern 11a and further removing the Al electrode 10 on the back surface, the Si substrate 1 including the surface on which the porous silicon regions 8a and 8b are formed is formed. A quartz-based lower cladding layer 4 and a core layer 5 are deposited on the surface of the substrate by plasma chemical vapor deposition using tetraethoxysilane and oxygen as raw materials. Here, the thickness of the lower cladding layer 4 is set to about 20
μm, and the thickness of the core layer 5 is 6 μm. Here, the lower clad layer 4 has a relative refractive index difference of 0.25 to
Fluorine (F) is doped to make it 0.7%. The core layer 5 is not doped. Here, the relative refractive index difference is, for example, 0.5%. Thus, the refractive index of the lower cladding layer 4 is smaller than that of the core layer 5.

【0030】次に、図3(b)に示すように、a−Si
(アモルファスSi)層12をプラズマ化学気相成長法
により堆積した後、レジスト13をスピンコーター(図
示せず)により塗布する。
Next, as shown in FIG.
After depositing the (amorphous Si) layer 12 by plasma enhanced chemical vapor deposition, a resist 13 is applied by a spin coater (not shown).

【0031】次に、図3(c)に示すように、コアパタ
ーニング用マスク(図示せず)を用い、通常の光露光装
置により露光した後、現像する。これにより、コアパタ
ーンの形成位置に存在するレジストを残し、コアパター
ン形成位置以外の位置にあるレジストが除去されたレジ
ストパターン13aが形成される。コアパターニング用
マスクは、図1に示す2つの3dB方向性結合器と2つ
の同一長のアーム光導波路におけるコアのパターンに対
応しており、従って、レジストパターンは、これら3d
B方向性結合器及びアーム光導波路におけるコアのパタ
ーンに対応したものとなる。
Next, as shown in FIG. 3 (c), the substrate is exposed to light by a conventional light exposure apparatus using a core patterning mask (not shown), and then developed. As a result, a resist pattern 13a is formed in which the resist existing at the position where the core pattern is formed is removed and the resist located at a position other than the position where the core pattern is formed is removed. The core patterning mask corresponds to the pattern of the core in the two 3 dB directional couplers and the two arm waveguides of the same length shown in FIG.
This corresponds to the pattern of the core in the B-directional coupler and the arm optical waveguide.

【0032】次に、図3(d)に示すように、レジスト
パターン13aをマスクとして、反応性イオンエッチン
グ装置(図示せず)を用い、CHBrガスによりa−S
i層12をエッチング加工によりパターニングして、a
−Si層のパターン12aを得る。
Next, as shown in FIG. 3D, using the resist pattern 13a as a mask, a reactive ion etching apparatus (not shown) is used to a-S with CHBr gas.
The i-layer 12 is patterned by etching to obtain a
-A pattern 12a of the Si layer is obtained.

【0033】次に、図3(e)に示すように、a−Si
層パターン12aをマスクとして、反応性イオンエッチ
ング装置を用い、CHF3ガスによりコアをエッチング
加工によりパターニングしてコアのパターン5a、5b
を得る。
Next, as shown in FIG.
Using the layer pattern 12a as a mask and using a reactive ion etching apparatus, the core is patterned by etching with CHF 3 gas to form core patterns 5a and 5b.
Get.

【0034】次に、図4(a)に示すように、レジスト
パターン13aを除去した後、さらにa−Si層パター
ン12aを除去する。
Next, as shown in FIG. 4A, after removing the resist pattern 13a, the a-Si layer pattern 12a is further removed.

【0035】次に、図4(b)に示すように、プラズマ
化学気相成長法により、テトラエトキシシラン及び酸素
を原料として石英系の上部クラッド層6を堆積する。上
部クラッド層6の膜厚は、コア5a、5b上において約
20μmとする。ここで、この上部クラッド層6には、
下部クラッド層4と同じ屈折率とするために、即ちコア
との比屈折率差を0.5%とするためにフッ素(F)を
ドープする。
Next, as shown in FIG. 4B, a quartz-based upper cladding layer 6 is deposited by plasma enhanced chemical vapor deposition using tetraethoxysilane and oxygen as raw materials. The thickness of the upper cladding layer 6 is about 20 μm on the cores 5a and 5b. Here, the upper cladding layer 6 includes:
Fluorine (F) is doped so as to have the same refractive index as that of the lower cladding layer 4, that is, to make the relative refractive index difference with the core 0.5%.

【0036】次に、図4(c)に示すように、上部クラ
ッド層上に薄膜ヒータ用のCr膜7を真空蒸着法により
形成する。ここで、Crの膜厚は約0.5μmとする。
次にレジスト14をスピンコータ(図示せず)により塗
布する。
Next, as shown in FIG. 4C, a Cr film 7 for a thin film heater is formed on the upper clad layer by a vacuum evaporation method. Here, the thickness of Cr is about 0.5 μm.
Next, a resist 14 is applied by a spin coater (not shown).

【0037】次に、図4(d)に示すように、薄膜ヒー
タパターニング用マスク(図示せず)を用い、通常の露
光装置により露光した後、現像する。これにより、薄膜
ヒータのパターンの形成位置に存在するレジストを残
し、薄膜ヒータパターン形成位置以外の位置にあるレジ
ストが除去されたレジストパターン14aが形成され
る。
Next, as shown in FIG. 4 (d), using a mask for patterning a thin film heater (not shown), exposure is performed by a usual exposure apparatus, and development is performed. As a result, a resist pattern 14a is formed in which the resist existing at the position where the thin film heater pattern is formed is removed and the resist at a position other than the thin film heater pattern formation position is removed.

【0038】次に、図4(e)に示すように、レジスト
パターン13aをマスクとして、反応性イオンエッチン
グ装置(図示せず)を用い、Cr膜7をエッチング加工
によりパターニングして、薄膜ヒータのパターン7a、
7bを得る。最後にレジストパターン14aを除去す
る。このようにして、図1に示した2つの3dB方向性
結合器と2つの同一長のアーム光導波路からなる対称マ
ッハツエンダー型石英系光スイッチが完成する。
Next, as shown in FIG. 4 (e), using the resist pattern 13a as a mask, the reactive ion etching apparatus (not shown) is used to pattern the Cr film 7 by etching to form a thin film heater. Pattern 7a,
7b is obtained. Finally, the resist pattern 14a is removed. In this way, a symmetric Mach-Zehnder type quartz optical switch including two 3 dB directional couplers and two arm optical waveguides of the same length shown in FIG. 1 is completed.

【0039】次に、この発明の第2の実施の形態につい
て説明する。
Next, a second embodiment of the present invention will be described.

【0040】図5はこの発明の第2の実施の形態に係る
対称マッハツェンダー型石英系光スイッチの構成を示す
図であり、図5(a)はその平面図を示し、図5(b)
は図5(a)のA−B線断面図を示す。これら図5
(a)、図5(b)において、前述の第1の実施の形態
と同一の部分は同一の符号で図示している。
FIG. 5 is a diagram showing a configuration of a symmetric Mach-Zehnder type quartz optical switch according to a second embodiment of the present invention. FIG. 5 (a) is a plan view thereof, and FIG.
5A is a cross-sectional view taken along the line AB in FIG. These figures 5
In FIG. 5A and FIG. 5B, the same parts as those in the first embodiment are denoted by the same reference numerals.

【0041】この第2の実施の形態において、前述の第
1の実施の形態と異なる構成は、アーム光導波路部に設
けたポーラスシリコン領域の形成位置である。
The second embodiment differs from the first embodiment in the formation position of the porous silicon region provided in the arm optical waveguide.

【0042】以下、図5(a)、(b)を参照して、詳
細に説明する。
Hereinafter, a detailed description will be given with reference to FIGS. 5 (a) and 5 (b).

【0043】図5(a)に示すように、この第2の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
も、Si(シリコン)基板1上に形成された2つの3d
B方向性結合器2a、2bと、2つの同一長のアーム光
導波路3a、3bを備えている。これら3dB方向性結
合器2a、2b、アーム光導波路3a、3bはコアを下
部クラッド、上部クラッドで挟まれた構造である。特に
アーム光導波路3a、3bの構造は、図1(b)のA−
B線断面図に示すように、Si基板1上に下部クラッド
層4が設けられ、この下部クラッド層4上にアーム光導
波路3a及び3bに対応して、コア5a及び5bが設け
られている。
As shown in FIG. 5A, the symmetric Mach-Zehnder type quartz optical switch according to the second embodiment also includes two 3d-type optical switches formed on a Si (silicon) substrate 1.
B-directional couplers 2a and 2b and two same-length arm optical waveguides 3a and 3b are provided. The 3 dB directional couplers 2a and 2b and the arm optical waveguides 3a and 3b have a structure in which a core is sandwiched between a lower clad and an upper clad. In particular, the structure of the arm optical waveguides 3a and 3b is shown in FIG.
As shown in the sectional view along the line B, a lower cladding layer 4 is provided on the Si substrate 1, and cores 5a and 5b are provided on the lower cladding layer 4 corresponding to the arm optical waveguides 3a and 3b.

【0044】そしてこれらコア5a、5bを埋め込むよ
うにコア5a、5bの上部及び側部に上部クラッド層6
が設けられている。なお、前述のコア5a、5b、下部
クラッド層4及び上部クラッド層6は、石英系膜で形成
されており、またコア5a、5bの屈折率は、下部クラ
ッド層4及び上部クラッド層6の屈折率よりやや高めと
なるように設定されている。
The upper cladding layer 6 is formed on the upper and side portions of the cores 5a and 5b so as to embed the cores 5a and 5b.
Is provided. The cores 5a and 5b, the lower cladding layer 4 and the upper cladding layer 6 are formed of a quartz-based film, and the refractive indices of the cores 5a and 5b are different from those of the lower cladding layer 4 and the upper cladding layer 6. It is set to be slightly higher than the rate.

【0045】さらに前述の上部クラッド層6上には、コ
ア5a及び5bの所定領域の直上にそれぞれ位置するよ
うに薄膜ヒータ7a及び7bが設けられている。即ち、
この薄膜ヒータ7a、7bのパターンは、アーム光導波
路部分3a、3bにおいて上部クラッド層6を挟んでそ
の直下にコア5a及び5bのパターンが存在するように
形成される。この薄膜ヒータ7a、7bの形成領域は、
その直下のコア5a及び5bのパターン幅と同等か或い
はそれよりやや大きめ幅で所定の長さとなるようなサイ
ズ(平面的サイズ)に形成されている。
Further, thin film heaters 7a and 7b are provided on the above-mentioned upper cladding layer 6 so as to be located immediately above predetermined regions of the cores 5a and 5b, respectively. That is,
The patterns of the thin film heaters 7a and 7b are formed such that the patterns of the cores 5a and 5b exist directly below the upper cladding layer 6 in the arm optical waveguide portions 3a and 3b. The formation area of the thin film heaters 7a and 7b is
It is formed in a size (planar size) that is equal to or slightly larger than the pattern width of the cores 5a and 5b immediately below it and has a predetermined length.

【0046】さらに、図5(a)、(b)に示すよう
に、薄膜ヒータ7a、7bの形成領域のほぼ直下のSi
基板1の表面はSi基板自体そのままのシリコン部1
a、1bとし、薄膜ヒータ7aの形成領域のほぼ直下に
位置するコア5aの領域部分と薄膜ヒータ7bの形成領
域のほぼ直下に位置するコア5bの領域部分との間に挟
まれる下部クラッド層4の表面領域4aのほぼ直下のS
i基板1の表面部分に厚さ約10μmのポーラスシリコ
ン領域8cが形成されている。
Further, as shown in FIGS. 5 (a) and 5 (b), the Si film almost immediately below the region where the thin film heaters 7a and 7b are formed is formed.
The surface of the substrate 1 is a silicon portion 1 of the Si substrate itself.
a, 1b, the lower cladding layer 4 sandwiched between a region of the core 5a located substantially immediately below the region where the thin film heater 7a is formed and a region of the core 5b located substantially immediately below the region where the thin film heater 7b is formed. Of S just below the surface region 4a
A porous silicon region 8c having a thickness of about 10 μm is formed on the surface of i-substrate 1.

【0047】また、前述のシリコン部1aを挟んで前述
のポーラスシリコン領域8cと対向するように、薄膜ヒ
ータ7aの形成領域のほぼ直下に位置するコア5aの領
域部分とSi基板1の側端面の面位置との間に挟まれる
下部クラッド層4の表面領域4bのほぼ直下のSi基板
1の表面部分に厚さ約10μmのポーラスシリコン領域
8dが形成されている。
Further, the region of the core 5a located almost immediately below the region where the thin film heater 7a is formed and the side end surface of the Si substrate 1 are opposed to the porous silicon region 8c with the silicon portion 1a interposed therebetween. A porous silicon region 8d having a thickness of about 10 μm is formed on the surface portion of the Si substrate 1 substantially immediately below the surface region 4b of the lower cladding layer 4 sandwiched between the surface positions.

【0048】また、前述のシリコン部1bを挟んで前述
のポーラスシリコン領域8cと対向するように、薄膜ヒ
ータ7bの形成領域のほぼ直下に位置するコア5bの領
域部分とSi基板1の側端面の面位置との間に挟まれる
下部クラッド層4の表面領域4cのほぼ直下のSi基板
1の表面部分に厚さ約10μmのポーラスシリコン領域
8eが形成されている。これらポーラスシリコン領域8
c、8d、8eの熱伝導率は、Si基板1の熱伝導率よ
り小さくなるように設定されている。本実施の形態にお
いては、これらポーラスシリコン領域8c、8d、8e
を設けることにより、薄膜ヒータで発生した熱の熱伝導
の制御を良好に行っている。
The region of the core 5b, which is located almost immediately below the region where the thin film heater 7b is formed, and the side end surface of the Si substrate 1 are opposed to the porous silicon region 8c with the silicon portion 1b interposed therebetween. A porous silicon region 8e having a thickness of about 10 μm is formed on the surface portion of the Si substrate 1 substantially immediately below the surface region 4c of the lower clad layer 4 sandwiched between the surface positions. These porous silicon regions 8
The thermal conductivity of c, 8d, 8e is set to be smaller than the thermal conductivity of the Si substrate 1. In the present embodiment, these porous silicon regions 8c, 8d, 8e
Is provided, the heat conduction of the heat generated by the thin-film heater is well controlled.

【0049】このように構成された対称マッハツェンダ
ー型石英系光スイッチにおいて、薄膜ヒータ7aまたは
7bのオンまたはオフにより、石英系膜の熱光学効果を
利用してアーム光導波路を通る光に位相差を与えバー状
態またはクロス状態を与え、それによりスイッチング動
作を行っている。
In the symmetric Mach-Zehnder type quartz optical switch configured as described above, by turning on or off the thin film heater 7a or 7b, the phase difference is converted to the light passing through the arm optical waveguide by using the thermo-optic effect of the quartz film. To provide a bar state or a cross state, thereby performing a switching operation.

【0050】この第2の実施の形態の対称マッハツェン
ダー型石英系光スイッチによれば、薄膜ヒータ7a、7
bの直下を除いた周辺のSi基板1表面に、隣接するア
ーム光導波路間にSiの熱伝導率より小さい熱伝導率を
有するポーラスシリコン領域8cが形成されているの
で、所定のアーム光導波路に対応する薄膜ヒータをオン
して加熱したとき、発生する熱が、隣接する他のアーム
光導波路側に拡散する割合が低減される。そのため、隣
接する他のアーム光導波路に対するクロストークが従来
に比べ低減される。また、薄膜ヒータの直下に位置する
Si基板1の表面部分にはシリコン部1a、1bが存在
するので、薄膜ヒータをオフにしたときに熱がSi基板
のシリコン部1a、1bに拡散される割合はあまり減る
ことはなく、薄膜ヒータのオフ時のスイッチング速度を
あまり損なうことはない。
According to the symmetric Mach-Zehnder type quartz optical switch of the second embodiment, the thin film heaters 7a and 7
Since the porous silicon region 8c having a thermal conductivity smaller than the thermal conductivity of Si is formed between the adjacent arm optical waveguides on the peripheral surface of the Si substrate 1 except immediately below the b, a predetermined arm optical waveguide is formed. When the corresponding thin film heater is turned on and heated, the rate at which the generated heat diffuses to the adjacent other arm optical waveguide side is reduced. Therefore, crosstalk to another adjacent arm optical waveguide is reduced as compared with the related art. Since the silicon portions 1a and 1b are present on the surface of the Si substrate 1 located immediately below the thin film heater, the rate at which heat is diffused to the silicon portions 1a and 1b of the Si substrate when the thin film heater is turned off. Does not decrease so much, and does not significantly impair the switching speed when the thin film heater is turned off.

【0051】また、薄膜ヒータ7a、7bの直下に位置
するコア5a、5bの直下はシリコン部1a、1bとな
っているものの、これらシリコン部の両側にはポーラス
シリコン領域8c、8d、8eが形成されているので、
前述の第1の実施の形態の場合程は顕著ではないが、薄
膜ヒータ7aまたは7bを加熱したとき熱がSi基板1
に拡散される割合が、ある程度低減され、即ち熱伝導の
抑制が行われ、その結果スイッチング時の消費電力が従
来より低減できる。
Although the silicon portions 1a and 1b are located immediately below the cores 5a and 5b located immediately below the thin film heaters 7a and 7b, porous silicon regions 8c, 8d and 8e are formed on both sides of the silicon portions. Has been
Although not as remarkable as in the case of the first embodiment, when the thin film heater 7a or 7b is heated,
Is reduced to some extent, that is, heat conduction is suppressed. As a result, power consumption during switching can be reduced as compared with the conventional case.

【0052】なお、前述の説明では、薄膜ヒータの直下
を除いた周辺のSi基板1表面に厚さ約10μmのポー
ラスシリコン領域8c、8d、8eが形成される例を示
したが、ポーラスシリコン領域8c、8d、8eがSi
基板1における薄膜ヒータの直下の部分に若干はいりこ
むように形成されていても良い。
In the above description, the porous silicon regions 8c, 8d and 8e having a thickness of about 10 μm are formed on the peripheral surface of the Si substrate 1 except immediately below the thin film heater. 8c, 8d and 8e are Si
The substrate 1 may be formed so as to slightly enter a portion immediately below the thin film heater.

【0053】また、前述の説明では、ポーラスシリコン
領域として8c、8d、8eの3つの領域を設けた例を
示したが、隣接するアーム光導波路へのクロストークを
低減するためだけであれば、ポーラスシリコン領域8c
を設けるのみで良い。
In the above description, an example in which three regions 8c, 8d, and 8e are provided as the porous silicon regions is shown. However, if only the crosstalk to the adjacent arm optical waveguide is reduced, Porous silicon region 8c
Only need to be provided.

【0054】また、前述の説明では、アーム光導波路が
2つの場合について説明したが、アーム光導波路が3つ
以上の場合にも、本発明は適用できるものである。
In the above description, the case where there are two arm optical waveguides has been described. However, the present invention can be applied to a case where there are three or more arm optical waveguides.

【0055】また、前述の説明では、各アーム光導波路
に対応して薄膜ヒータを設け、各アーム光導波路間にポ
ーラスシリコン領域を設けた例について説明したが、薄
膜ヒータを持たないアーム光導波路を設けてもよく、こ
の場合、薄膜ヒータを有するアーム光導波路とそれに隣
接する薄膜ヒータを持たない光導波路間においては、薄
膜ヒータを有する光導波路における薄膜ヒータ形成領域
のほぼ直下の位置のコアの領域部分とこのコア領域部分
に対向する隣接した光導波路におけるコア領域部分との
間に挟まれる下部クラッド層の表面領域のほぼ直下のS
i基板の表面部分にポーラスシリコン領域を設け、また
薄膜ヒータを持たないアーム光導波路同士の間のSi基
板表面部分にはポーラスシリコン領域を設けなくてもよ
い。
In the above description, an example in which a thin film heater is provided corresponding to each arm optical waveguide and a porous silicon region is provided between each arm optical waveguide has been described. However, an arm optical waveguide having no thin film heater has been described. In this case, between the arm optical waveguide having the thin-film heater and the optical waveguide having no thin-film heater adjacent to the arm optical waveguide having the thin-film heater, a core region almost immediately below the thin-film heater formation region in the optical waveguide having the thin-film heater may be provided. S which is substantially immediately below the surface region of the lower cladding layer sandwiched between the portion and the core region portion of the adjacent optical waveguide opposing the core region portion.
The porous silicon region may be provided on the surface portion of the i-substrate, and the porous silicon region may not be provided on the surface portion of the Si substrate between the arm optical waveguides having no thin film heater.

【0056】次に、この第2の実施の形態の対称マッハ
ツェンダー型石英系光スイッチの製造工程について、図
6(a)〜(e)、図7(a)〜(e)、図8(a)〜
(e)を参照して説明する。
Next, the manufacturing steps of the symmetric Mach-Zehnder type quartz optical switch according to the second embodiment will be described with reference to FIGS. 6 (a) to (e), FIGS. 7 (a) to (e), and FIG. a) ~
This will be described with reference to FIG.

【0057】まず、図6(a)に示すように、p型、比
抵抗0.01〜1.0Ω・cmのSi基板1を温度80
℃のH2SO4:H22=1:1混合溶液を用い5分間洗
浄する。なお、ここでp型、比抵抗0.01〜1.0Ω
・cmのSi基板1を用いた理由は、n型Siの場合は
陽極化成時に光照射が必要だが、p型では光照射は不要
だからであり、また、比抵抗が大きい場合には均一なポ
ーラスシリコンが得ることが難しいからである。次に、
Si基板1を5分間水洗した後、温度20℃の1%HF
溶液により、20秒間洗浄する。次に、Si基板1を5
分間水洗する。
First, as shown in FIG. 6A, a p-type Si substrate 1 having a specific resistance of 0.01 to 1.0 Ω · cm
Wash for 5 minutes using a mixed solution of H 2 SO 4 : H 2 O 2 = 1: 1 at ° C. Here, p-type, specific resistance 0.01 to 1.0Ω
The reason for using the cm Si substrate 1 is that light irradiation is necessary during anodization for n-type Si, but light irradiation is not necessary for p-type Si. This is because it is difficult to obtain silicon. next,
After washing the Si substrate 1 with water for 5 minutes, 1% HF at a temperature of 20 ° C.
Wash with the solution for 20 seconds. Next, the Si substrate 1 is
Rinse for minutes.

【0058】次に、図6(b)に示すように、陽極化成
用のAl電極10をSi基板1の裏面に真空蒸着法によ
り形成する。
Next, as shown in FIG. 6B, an Al electrode 10 for anodization is formed on the back surface of the Si substrate 1 by a vacuum evaporation method.

【0059】次に、図6(c)に示すように、Si基板
1表面にレジスト11をスピンコーター(図示せず)を
用い、回転速度1000rpmで20秒間塗布する。
Next, as shown in FIG. 6C, a resist 11 is applied on the surface of the Si substrate 1 at a rotation speed of 1000 rpm for 20 seconds using a spin coater (not shown).

【0060】次に、図6(d)に示すように、通常の光
リソグラフィ技術により、レジスト11をポーラスシリ
コン領域形成用マスク(図示せず)を用い露光した後、
現像する。これにより、ポーラスシリコン領域の形成位
置に対応した位置に開口部が開けられたレジストパター
ン11aが形成される。
Next, as shown in FIG. 6D, the resist 11 is exposed by a normal photolithography technique using a mask (not shown) for forming a porous silicon region.
develop. Thus, a resist pattern 11a having an opening at a position corresponding to the formation position of the porous silicon region is formed.

【0061】次に、図6(e)に示すように、HF:C
25OH:H2O=1:1:1混合溶液を用い、レジス
トパターン11aの開口部を介してシリコンが露出した
領域を陽極化成する。このときSi基板の裏面のAl電
極10を正、Pt電極を負とし、定電流源に接続し、電
流密度を40mA/cm2、陽極化成時間を5分間とす
る。この工程により、Si基板1の表面部分に深さ約1
0μmのポーラスシリコン領域8c、8d、8eが形成
される。このポーラスシリコン領域8c、8d、8e
は、後述する薄膜ヒータの形成領域の直下を除いたその
周辺位置に形成されるものである。
Next, as shown in FIG.
2 H 5 OH: H 2 O = 1: 1: 1 mixed solution used, the area where the silicon through the opening of the resist pattern 11a is exposed anodizing. At this time, the Al electrode 10 on the back surface of the Si substrate is positive, the Pt electrode is negative, and connected to a constant current source, the current density is 40 mA / cm 2 , and the anodizing time is 5 minutes. By this step, a depth of about 1
The 0 μm porous silicon regions 8c, 8d, 8e are formed. The porous silicon regions 8c, 8d, 8e
Are formed at peripheral positions except immediately below a region for forming a thin film heater described later.

【0062】次に、図7(a)に示すように、レジスト
パターン11aを除去し、さらに裏面のAl電極10を
除去した後、ポーラスシリコン領域8c、8d、8eが
形成された面を含むSi基板1の表面上に、プラズマ化
学気相成長法により、原料としてテトラエトキシシラン
及び酸素を用いて、石英系の下部クラッド層4及びコア
層5を堆積する。ここでは、下部クラッド層4の膜厚を
約20μm、コア層5の膜厚を6μmとする。ここで、
下部クラッド層4には、コア層5との比屈折率差を0.
25〜0.7%とするためにフッ素(F)をドープす
る。コア層5にはドープしない。なお、ここでは、この
比屈折率差は、例えば0.5%としている。これにより
下部クラッド層4の屈折率をコア層5より小さいものと
している。
Next, as shown in FIG. 7A, after removing the resist pattern 11a and further removing the Al electrode 10 on the back surface, the Si including the surface on which the porous silicon regions 8c, 8d and 8e are formed is formed. On the surface of the substrate 1, a quartz-based lower cladding layer 4 and a core layer 5 are deposited by plasma enhanced chemical vapor deposition using tetraethoxysilane and oxygen as raw materials. Here, the thickness of the lower cladding layer 4 is about 20 μm, and the thickness of the core layer 5 is 6 μm. here,
The lower cladding layer 4 has a relative refractive index difference from the core layer 5 of 0.1.
Fluorine (F) is doped to make the content 25 to 0.7%. The core layer 5 is not doped. Here, the relative refractive index difference is, for example, 0.5%. Thus, the refractive index of the lower cladding layer 4 is smaller than that of the core layer 5.

【0063】次に、図7(b)に示すように、a−Si
(アモルファスSi)層12をプラズマ化学気相成長法
により堆積した後、レジスト13をスピンコーター(図
示せず)により塗布する。
Next, as shown in FIG.
After depositing the (amorphous Si) layer 12 by plasma enhanced chemical vapor deposition, a resist 13 is applied by a spin coater (not shown).

【0064】次に、図7(c)に示すように、コアパタ
ーニング用マスク(図示せず)を用い、通常の光露光装
置により露光した後、現像する。これにより、コアパタ
ーンの形成位置に存在するレジストを残し、コアパター
ン形成位置以外の位置にあるレジストが除去されたレジ
ストパターン13aが形成される。ここで、このレジス
トパターン13aの直下のSi基板1の表面はSi基板
自体そのままのシリコンとなっている。コアパターニン
グ用マスクは、図5に示す2つの3dB方向性結合器と
2つの同一長のアーム光導波路におけるコアのパターン
に対応しており、従って、レジストパターンは、これら
3dB方向性結合器及びアーム光導波路におけるコアの
パターンに対応したものとなる。
Next, as shown in FIG. 7C, exposure is performed by a normal light exposure apparatus using a core patterning mask (not shown), and development is performed. As a result, a resist pattern 13a is formed in which the resist existing at the position where the core pattern is formed is removed and the resist located at a position other than the position where the core pattern is formed is removed. Here, the surface of the Si substrate 1 immediately below the resist pattern 13a is silicon as it is. The core patterning mask corresponds to the pattern of the core in the two 3 dB directional couplers and the two arm optical waveguides of the same length shown in FIG. 5, and therefore, the resist pattern corresponds to the 3 dB directional coupler and the arm. This corresponds to the core pattern in the optical waveguide.

【0065】次に、図7(d)に示すように、レジスト
パターン13aをマスクとして、反応性イオンエッチン
グ装置(図示せず)を用い、CHBrガスによりa−S
i層12をエッチング加工によりパターニングして、a
−Si層のパターン12aを得る。
Next, as shown in FIG. 7D, using the resist pattern 13a as a mask, a reactive ion etching apparatus (not shown) is used to form a-S by CHBr gas.
The i-layer 12 is patterned by etching to obtain a
-A pattern 12a of the Si layer is obtained.

【0066】次に、図7(e)に示すように、a−Si
層パターン12aをマスクとして、反応性イオンエッチ
ング装置を用い、CHF3ガスによりコアをエッチング
加工によりパターニングしてコアのパターン5a、5b
を得る。
Next, as shown in FIG.
Using the layer pattern 12a as a mask and using a reactive ion etching apparatus, the core is patterned by etching with CHF 3 gas to form core patterns 5a and 5b.
Get.

【0067】次に、図8(a)に示すように、レジスト
パターン13aを除去した後、さらにa−Si層パター
ン12aを除去する。
Next, as shown in FIG. 8A, after removing the resist pattern 13a, the a-Si layer pattern 12a is further removed.

【0068】次に、図8(b)に示すように、プラズマ
化学気相成長法により、テトラエトキシシラン及び酸素
を原料として石英系の上部クラッド層6を堆積する。上
部クラッド層6の膜厚は、コア5a、5b上において約
20μmとする。ここで、この上部クラッド層6には、
下部クラッド層4と同じ屈折率とするために、即ちコア
との比屈折率差を0.5%とするためにフッ素(F)を
ドープする。
Next, as shown in FIG. 8B, a quartz-based upper cladding layer 6 is deposited by plasma-enhanced chemical vapor deposition using tetraethoxysilane and oxygen as raw materials. The thickness of the upper cladding layer 6 is about 20 μm on the cores 5a and 5b. Here, the upper cladding layer 6 includes:
Fluorine (F) is doped to have the same refractive index as the lower cladding layer 4, that is, to make the relative refractive index difference with the core 0.5%.

【0069】次に、図8(c)に示すように、上部クラ
ッド層上に薄膜ヒータ用のCr膜7を真空蒸着法により
形成する。ここで、Crの膜厚は約0.5μmとする。
次にレジスト14をスピンコータ(図示せず)により塗
布する。
Next, as shown in FIG. 8C, a Cr film 7 for a thin film heater is formed on the upper clad layer by a vacuum evaporation method. Here, the thickness of Cr is about 0.5 μm.
Next, a resist 14 is applied by a spin coater (not shown).

【0070】次に、図8(d)に示すように、薄膜ヒー
タパターニング用マスク(図示せず)を用い、通常の露
光装置により露光した後、現像する。これにより、薄膜
ヒータのパターンの形成位置に存在するレジストを残
し、薄膜ヒータのパターン形成位置以外の位置にあるレ
ジストが除去されたレジストパターン14aが形成され
る。
Next, as shown in FIG. 8D, using a thin film heater patterning mask (not shown), exposure is performed by a usual exposure apparatus, and development is performed. As a result, a resist pattern 14a is formed in which the resist existing at the position where the pattern of the thin film heater is formed is removed, and the resist at a position other than the position where the pattern of the thin film heater is formed is removed.

【0071】次に、図8(e)に示すように、レジスト
パターン13aをマスクとして、反応性イオンエッチン
グ装置(図示せず)を用い、Cr膜7をエッチング加工
によりパターニングして、薄膜ヒータのパターン7a、
7bを得る。最後にレジストパターン14aを除去す
る。このようにして、図5に示した2つの3dB方向性
結合器と2つの同一長のアーム光導波路からなる対称マ
ッハツエンダー型石英系光スイッチが完成する。
Next, as shown in FIG. 8 (e), using the resist pattern 13a as a mask, the reactive ion etching apparatus (not shown) is used to pattern the Cr film 7 by etching to form a thin film heater. Pattern 7a,
7b is obtained. Finally, the resist pattern 14a is removed. In this way, a symmetric Mach-Zehnder type quartz optical switch composed of two 3 dB directional couplers and two arm optical waveguides of the same length shown in FIG. 5 is completed.

【0072】なお、前述の各実施の形態では、薄膜ヒー
タとしてCr膜を用いた例を説明したが、TaN膜を用
いることもできる。
In each of the above-described embodiments, the example in which the Cr film is used as the thin film heater has been described. However, a TaN film may be used.

【0073】また、前述の各実施の形態では、ポーラス
シリコンを用いた例を示したが、このポーラスシリコン
に代えて、ポーラスシリコンを温度1100℃で2時
間、熱酸化して形成されたシリコン酸化膜を用いること
もできる。ポーラスシリコンを熱酸化することにより、
膜厚1μm以上の厚いシリコン酸化膜を比較的容易に得
ることができる。このシリコン酸化膜の熱伝導率はシリ
コンの約1/100であり、しかも膜厚を1μm以上と
厚くすることができるので、このシリコン酸化膜は熱の
伝導を有効に低減できる。その上、このシリコン酸化膜
は、ポーラスシリコンに比べ、屈折率及び複屈折を石英
膜のそれと同等にすることができるので、下部クラッド
層を兼ねることも可能となる。
In each of the above embodiments, an example using porous silicon has been described. However, instead of this porous silicon, a silicon oxide formed by thermally oxidizing porous silicon at a temperature of 1100 ° C. for 2 hours is used. A membrane can also be used. By thermally oxidizing porous silicon,
A thick silicon oxide film having a thickness of 1 μm or more can be obtained relatively easily. Since the thermal conductivity of this silicon oxide film is about 1/100 of that of silicon and the thickness can be made as thick as 1 μm or more, this silicon oxide film can effectively reduce heat conduction. In addition, since the silicon oxide film can make the refractive index and the birefringence equal to those of the quartz film as compared with the porous silicon, the silicon oxide film can also serve as the lower cladding layer.

【0074】なお、前述の各実施の形態では、対称マッ
ハツェンダー型石英系光スイッチを例にとって説明した
が、この発明は、これに限らず、その他の熱光学効果を
利用する石英系光スイッチに適用可能なものである。
In each of the above embodiments, a symmetric Mach-Zehnder type quartz optical switch has been described as an example. However, the present invention is not limited to this, and it is applicable to other quartz optical switches utilizing the thermo-optic effect. Applicable.

【0075】[0075]

【発明の効果】以上詳細に説明したように、この発明に
係る石英系光スイッチによれば、ポーラスシリコン領域
を設けたことにより、薄膜ヒータで発生した熱の熱伝導
の制御を良好に行うことができるという効果を有する。
As described above in detail, according to the quartz optical switch of the present invention, by providing the porous silicon region, the heat conduction of the heat generated by the thin film heater can be controlled well. It has the effect that can be done.

【0076】さらに具体的に述べると、請求項1及び2
の発明に係る石英系光スイッチによれば、薄膜ヒータの
形成領域の直下のSi基板1の表面部分に薄膜ヒータの
サイズと同等もしくは大きめのサイズに形成され且つS
i基板の熱伝導率より小さい熱伝導率を有するポーラス
シリコン領域が形成されているので、薄膜ヒータ7を加
熱したとき熱がSi基板に拡散される割合が、大幅に低
減され、スイッチング時の消費電力を大幅に低減できる
という効果を有する。
More specifically, claims 1 and 2
According to the quartz optical switch according to the invention, the size of the thin film heater is equal to or larger than that of the thin film heater on the surface portion of the Si substrate 1 immediately below the thin film heater formation region.
Since the porous silicon region having a thermal conductivity smaller than the thermal conductivity of the i-substrate is formed, the rate at which the heat is diffused into the Si substrate when the thin-film heater 7 is heated is greatly reduced, and the consumption during switching is reduced. This has the effect of significantly reducing power.

【0077】またポーラスシリコン領域の周囲は、Si
基板1自体のシリコン部分で囲まれているので、薄膜ヒ
ータをオフにした時、該当光導波路に対応する該当ポー
ラスシリコン領域の周囲のシリコン部分(Si基板1部
分)から熱が拡散され、薄膜ヒータをオフにした時のス
イッチング動作に与える影響を低減できるという効果も
有する。
Further, the periphery of the porous silicon region is
When the thin-film heater is turned off, heat is diffused from a silicon portion (a portion of the Si substrate 1) around a corresponding porous silicon region corresponding to the corresponding optical waveguide, and the thin-film heater is surrounded by the silicon portion of the substrate 1 itself. There is also an effect that the influence on the switching operation when the switch is turned off can be reduced.

【0078】また、請求項3及び4の発明に係る石英系
光スイッチによれば、薄膜ヒータの形成領域のほぼ直下
のSi基板表面はSi基板自体のシリコン部とし、薄膜
ヒータを有する光導波路とそれに隣接する光導波路との
間にSiの熱伝導率より小さい熱伝導率を有するポーラ
スシリコン領域が形成されているので、所定の光導波路
に対応する薄膜ヒータをオンして加熱したとき、発生す
る熱が、隣接する他の光導波路側に拡散する割合が低減
される。そのため、隣接する他の光導波路に対するクロ
ストークが従来に比べ低減されるという効果を有する。
また、薄膜ヒータの形成領域のほぼ直下に位置するシリ
コン基板表面部分にはシリコン基板自体のシリコン部が
存在するので、薄膜ヒータをオフにしたときに熱がSi
基板のシリコン部に拡散される割合はあまり減ることは
なく、薄膜ヒータのオフ時のスイッチング速度をあまり
損なうことはないという効果も有する。
According to the quartz optical switch of the third and fourth aspects of the present invention, the surface of the Si substrate substantially immediately below the region where the thin film heater is formed is a silicon portion of the Si substrate itself. Since a porous silicon region having a thermal conductivity smaller than the thermal conductivity of Si is formed between an adjacent optical waveguide and the porous silicon region, this occurs when a thin film heater corresponding to a predetermined optical waveguide is turned on and heated. The rate at which heat is diffused to another adjacent optical waveguide is reduced. Therefore, there is an effect that crosstalk to another adjacent optical waveguide is reduced as compared with the related art.
In addition, since the silicon portion of the silicon substrate itself exists in the surface portion of the silicon substrate located almost immediately below the formation region of the thin film heater, heat is generated when the thin film heater is turned off.
The rate of diffusion into the silicon portion of the substrate does not decrease so much, and has an effect that the switching speed when the thin film heater is turned off does not deteriorate much.

【0079】また、請求項5の発明に係る石英系光スイ
ッチによれば、さらに、薄膜ヒータの直下に位置するシ
リコン基板表面部分はシリコン部となっているものの、
これらシリコン部の両側にはポーラスシリコン領域が形
成されているので、請求項1または2の発明の場合程は
顕著ではないが、薄膜ヒータを加熱したとき熱がSi基
板に拡散される割合が、ある程度低減され、即ち熱伝導
の抑制が行われ、その結果スイッチング時の消費電力が
従来より低減できるという効果も有する。
According to the quartz optical switch of the fifth aspect of the present invention, the surface of the silicon substrate located immediately below the thin film heater is a silicon portion.
Since porous silicon regions are formed on both sides of these silicon portions, the rate of heat diffusion to the Si substrate when the thin film heater is heated is not as remarkable as in the case of the first or second aspect of the present invention. This has the effect of reducing the heat conduction to some extent, that is, suppressing the heat conduction, and consequently reducing the power consumption during switching as compared with the conventional case.

【0080】また、請求項6の発明に係る石英系光スイ
ッチによれば、ポーラスシリコンに代えて、ポーラスシ
リコンを熱酸化して形成されたシリコン酸化膜を用いて
いるが、このシリコン酸化膜の熱伝導率はシリコンの約
1/100であり、しかも膜厚を1μm以上と厚くする
ことができるので、熱の伝導を有効に低減できるという
効果を有する。その上、シリコン酸化膜は、ポーラスシ
リコンに比べ、屈折率及び複屈折を石英膜のそれと同等
にすることができるので、下部クラッド層を兼ねること
も可能となり、その結果、製造プロセスが簡略化され、
製造コストを安価にすることができるという効果も有す
る。
According to the quartz optical switch of the present invention, a silicon oxide film formed by thermally oxidizing porous silicon is used instead of porous silicon. Since the thermal conductivity is about 1/100 of that of silicon and the film thickness can be increased to 1 μm or more, there is an effect that heat conduction can be effectively reduced. In addition, since the silicon oxide film can make the refractive index and the birefringence equal to those of the quartz film as compared with the porous silicon, the silicon oxide film can also serve as the lower cladding layer, and as a result, the manufacturing process is simplified. ,
There is also an effect that the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明の第1の実施の形態に係る対
称マッハツェンダー型石英系光スイッチの構成を示す図
であり、図1(a)はその平面図を示し、図1(b)は
図1(a)のA−B線断面図を示す。
FIG. 1 is a diagram showing a configuration of a symmetric Mach-Zehnder type quartz optical switch according to a first embodiment of the present invention, FIG. 1 (a) is a plan view thereof, and FIG. FIG. 1B is a cross-sectional view taken along the line AB in FIG.

【図2】図2(a)〜(e)は、この発明の第1の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 2 (a) to 2 (e) are views showing a part of a manufacturing process of a symmetric Mach-Zehnder type quartz optical switch according to the first embodiment of the present invention.

【図3】図3(a)〜(e)は、この発明の第1の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 3 (a) to 3 (e) are views showing a part of a manufacturing process of a symmetric Mach-Zehnder type quartz optical switch according to the first embodiment of the present invention.

【図4】図4(a)〜(e)は、この発明の第1の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 4A to 4E are diagrams illustrating a part of a manufacturing process of the symmetric Mach-Zehnder type quartz optical switch according to the first embodiment of the present invention.

【図5】図5は、この発明の第1の実施の形態に係る対
称マッハツェンダー型石英系光スイッチの構成を示す図
であり、図5(a)はその平面図を示し、図5(b)は
図5(a)のA−B線断面図を示す。
FIG. 5 is a diagram showing a configuration of a symmetric Mach-Zehnder type quartz optical switch according to the first embodiment of the present invention, FIG. 5 (a) is a plan view thereof, and FIG. FIG. 5B is a cross-sectional view taken along the line AB in FIG.

【図6】図6(a)〜(e)は、この発明の第2の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 6 (a) to 6 (e) are views showing a part of a manufacturing process of a symmetric Mach-Zehnder type quartz optical switch according to a second embodiment of the present invention.

【図7】図7(a)〜(e)は、この発明の第2の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 7A to 7E are diagrams illustrating a part of a manufacturing process of a symmetric Mach-Zehnder type quartz optical switch according to a second embodiment of the present invention.

【図8】図8(a)〜(e)は、この発明の第2の実施
の形態に係る対称マッハツェンダー型石英系光スイッチ
の製造工程の一部を示す図である。
FIGS. 8 (a) to 8 (e) are views showing a part of a manufacturing process of a symmetric Mach-Zehnder type quartz optical switch according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 Si(シリコン)基板 2a、2b 3dB方向性結合器 3a、3b アーム光導波路 4 下部クラッド層 5 コア層 5a、5b コア 6 上部クラッド層 7 薄膜ヒータ用Cr膜 7a、7b 薄膜ヒータ 8a、8b、8c、8d、8e ポーラスシリコン領
域 10 Al電極 11a レジストパターン 12a a−Si層パターン 13a レジストパターン
DESCRIPTION OF SYMBOLS 1 Si (silicon) substrate 2a, 2b 3dB Directional coupler 3a, 3b Arm optical waveguide 4 Lower clad layer 5 Core layer 5a, 5b Core 6 Upper clad layer 7 Cr film for thin film heater 7a, 7b Thin film heater 8a, 8b, 8c, 8d, 8e Porous silicon region 10 Al electrode 11a Resist pattern 12a a-Si layer pattern 13a Resist pattern

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に下部クラッド層、コ
ア、上部クラッド層からなる石英系の光導波路が複数配
設され、熱光学効果を利用する石英系光スイッチにおい
て、 少なくとも1つの光導波路のコアの所定領域の直上に位
置するように、前記上部クラッド層上にその直下のコア
のパターン幅と同等か或いはそれよりやや大きめの幅で
所定の長さのサイズに形成された薄膜ヒータと、 前記薄膜ヒータを設けた光導波路における薄膜ヒータの
形成領域の直下のシリコン基板表面部分に、その直上に
ある前記薄膜ヒータのサイズと同等か若しくは大きめに
形成され且つその熱伝導率が前記シリコン基板の熱伝導
率より小さくなるように設定されたポーラスシリコン領
域を設けたことを特徴とする石英系光スイッチ。
1. A quartz optical switch using a thermo-optic effect, wherein a plurality of quartz optical waveguides each comprising a lower cladding layer, a core, and an upper cladding layer are provided on a silicon substrate. A thin film heater formed on the upper cladding layer to have a predetermined length equal to or slightly larger than the pattern width of the core immediately below the upper cladding layer so as to be located immediately above the predetermined region; In the optical waveguide provided with the thin-film heater, on the surface of the silicon substrate immediately below the region where the thin-film heater is to be formed, the heat conductivity of the silicon substrate is set to be equal to or larger than the size of the thin-film heater immediately above. A quartz-based optical switch having a porous silicon region set to be smaller than the conductivity.
【請求項2】 前記薄膜ヒータ及び前記ポーラスシリコ
ン領域が、全ての光導波路に対応して設けられたことを
特徴とする請求項1記載の石英系光スイッチ。
2. The quartz optical switch according to claim 1, wherein said thin film heater and said porous silicon region are provided corresponding to all optical waveguides.
【請求項3】 シリコン基板上に下部クラッド層、コ
ア、上部クラッド層からなる石英系の光導波路が複数配
設され、熱光学効果を利用する石英系光スイッチにおい
て、 少なくとも1つの光導波路のコアの所定領域の直上に位
置するように、前記上部クラッド層上にその直下のコア
のパターン幅と同等か或いはそれよりやや大きめの幅で
所定の長さのサイズに形成された薄膜ヒータと、 前記薄膜ヒータを設けた光導波路におけるコア形成領域
のほぼ直下のシリコン基板の表面はシリコン基板自体そ
のままのシリコン部とし、薄膜ヒータを有する光導波路
における前記薄膜ヒータ形成領域のほぼ直下の位置のコ
アの領域部分とこのコア領域部分に対向する隣接した光
導波路におけるコア領域部分との間に挟まれる下部クラ
ッド層の表面領域のほぼ直下のシリコン基板の表面部分
に形成され且つその熱伝導率が前記シリコン基板の熱伝
導率より小さくなるように設定されたポーラスシリコン
領域を設けたことを特徴とする石英系光スイッチ。
3. A silica-based optical switch using a thermo-optic effect, wherein a plurality of silica-based optical waveguides each including a lower cladding layer, a core, and an upper cladding layer are provided on a silicon substrate. A thin film heater formed on the upper cladding layer to have a predetermined length equal to or slightly larger than the pattern width of the core immediately below the upper cladding layer so as to be located immediately above the predetermined region; The surface of the silicon substrate almost directly below the core forming region in the optical waveguide provided with the thin film heater is a silicon portion of the silicon substrate itself, and the core region in the optical waveguide having the thin film heater is located almost immediately below the thin film heater forming region. The surface region of the lower cladding layer sandwiched between the portion and the core region portion of the adjacent optical waveguide opposing the core region portion. Silica-based optical switch, characterized in that the silicon surface portion of the substrate to be formed and its thermal conductivity immediately below is provided a porous silicon region that is set to be smaller than the thermal conductivity of the silicon substrate.
【請求項4】 シリコン基板上に下部クラッド層、コ
ア、上部クラッド層からなる石英系の光導波路が複数配
設され、熱光学効果を利用する石英系光スイッチにおい
て、 各々の光導波路のコアの所定領域の直上に位置するよう
に、前記上部クラッド層上にその直下のコアのパターン
幅と同等か或いはそれよりやや大きめの幅で所定の長さ
のサイズに形成された薄膜ヒータと、 各々の光導波路におけるコア形成領域の直下のシリコン
基板の表面はシリコン基板自体そのままのシリコン部と
し、隣接する各光導波路において各々の光導波路におけ
る薄膜ヒータ形成領域のほぼ直下の位置のコアの領域部
分同士の間に挟まれる下部クラッド層の表面領域のほぼ
直下のシリコン基板の表面部分に形成され且つその熱伝
導率が前記シリコン基板の熱伝導率より小さくなるよう
に設定されたポーラスシリコン領域を設けたことを特徴
とする石英系光スイッチ。
4. A quartz optical switch comprising a plurality of silica-based optical waveguides comprising a lower cladding layer, a core, and an upper cladding layer disposed on a silicon substrate, wherein a core of each optical waveguide is provided. A thin film heater formed on the upper cladding layer to have a predetermined width equal to or slightly larger than the pattern width of the core immediately below the upper cladding layer so as to be located immediately above the predetermined region; The surface of the silicon substrate directly below the core formation region in the optical waveguide is the silicon portion of the silicon substrate itself, and the core region between the core regions almost immediately below the thin film heater formation region in each optical waveguide in each adjacent optical waveguide. The thermal conductivity of the silicon substrate is formed on the surface portion of the silicon substrate substantially immediately below the surface region of the lower cladding layer interposed therebetween. Silica-based optical switch, characterized in that a porous silicon region is set to be smaller.
【請求項5】 シリコン基板上に配設された複数の光導
波路の内の基板の両側端面側に配設された2つの光導波
路に対応し、その薄膜ヒータ形成領域のほぼ直下の位置
のコアの領域部分とシリコン基板の側端面の面位置との
間に挟まれる下部クラッド層の表面領域のほぼ直下のシ
リコン基板の表面部分に他のポーラスシリコン領域を更
に設けたことを特徴とする請求項4に記載の石英系光ス
イッチ。
5. A core corresponding to two optical waveguides disposed on both side end faces of a substrate among a plurality of optical waveguides disposed on a silicon substrate and located substantially immediately below a thin film heater formation region thereof. Another porous silicon region is further provided on the surface portion of the silicon substrate substantially immediately below the surface region of the lower cladding layer sandwiched between the region portion of the silicon substrate and the surface position of the side end surface of the silicon substrate. 5. The quartz optical switch according to 4.
【請求項6】 前記ポーラスシリコンに代えて、ポーラ
スシリコンを熱酸化して形成されたシリコン酸化膜を用
いることを特徴とする請求項1乃至請求項5のいずれか
の請求項に記載の石英系光スイッチ。
6. The quartz system according to claim 1, wherein a silicon oxide film formed by thermally oxidizing porous silicon is used in place of said porous silicon. Light switch.
【請求項7】 前記下部クラッド層及び前記上部クラッ
ド層がそれぞれ各光導波路に共通に形成されたものであ
ることを特徴とする請求項1乃至請求項6のいずれかの
請求項に記載の石英系光スイッチ。
7. The quartz according to claim 1, wherein the lower clad layer and the upper clad layer are formed in common for each optical waveguide. System light switch.
JP11061322A 1999-03-09 1999-03-09 Quartz-base optical switch Withdrawn JP2000258736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11061322A JP2000258736A (en) 1999-03-09 1999-03-09 Quartz-base optical switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11061322A JP2000258736A (en) 1999-03-09 1999-03-09 Quartz-base optical switch

Publications (1)

Publication Number Publication Date
JP2000258736A true JP2000258736A (en) 2000-09-22

Family

ID=13167799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11061322A Withdrawn JP2000258736A (en) 1999-03-09 1999-03-09 Quartz-base optical switch

Country Status (1)

Country Link
JP (1) JP2000258736A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041142A (en) * 2005-08-01 2007-02-15 Sharp Corp Flat surface waveguide element
JP2008511013A (en) * 2004-09-01 2008-04-10 松下電工株式会社 Light switch
JP7473280B2 (en) 2020-11-23 2024-04-23 オーロラ・オペレイションズ・インコーポレイティッド Heat dissipation for LIDAR sensors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511013A (en) * 2004-09-01 2008-04-10 松下電工株式会社 Light switch
JP2007041142A (en) * 2005-08-01 2007-02-15 Sharp Corp Flat surface waveguide element
JP4522340B2 (en) * 2005-08-01 2010-08-11 シャープ株式会社 Planar waveguide element
JP7473280B2 (en) 2020-11-23 2024-04-23 オーロラ・オペレイションズ・インコーポレイティッド Heat dissipation for LIDAR sensors

Similar Documents

Publication Publication Date Title
TW413735B (en) Method of making optical interconnects with hybrid construction
US6687446B2 (en) Optical waveguide device and manufacturing method therefor
JP2006208518A (en) Thermo-optical effect type optical waveguide element and its manufacturing method
JPH11125726A (en) Optical waveguide and its manufacture
CN114089474B (en) Organic-inorganic hybrid integrated variable optical attenuator and preparation method thereof
KR0163738B1 (en) Heater embeded silica planar optical switch
JP3204493B2 (en) Manufacturing method of optical waveguide with phase adjustment function
JP3512712B2 (en) Thermo-optic switch, method of manufacturing the same, and method of changing optical line using the same
US6366730B1 (en) Tunable optical waveguides
JP5065333B2 (en) Variable optical attenuator
JP2000258736A (en) Quartz-base optical switch
CN114355507B (en) Micro-ring resonator based on inverted ridge type silicon dioxide/polymer mixed waveguide and preparation method thereof
JP4152571B2 (en) Optical device
JP3742030B2 (en) Planar optical waveguide circuit device manufacturing method
JP5282910B2 (en) Optical phase shifter
JP6130284B2 (en) Optical waveguide fabrication method
JP7273340B2 (en) Optical module and its manufacturing method
JPH0444260A (en) Manufacture of semiconductor device
JP3920730B2 (en) Thermo-optic light switch
KR100396678B1 (en) Thermo-Optical Switch
JP3534385B2 (en) Thermo-optic switch
JP2009222742A (en) Thermooptic phase shifter and method of manufacturing the same
JP2006030734A (en) Optical waveguide and manufacturing method thereof
JP2008158411A (en) Waveguide type optical switch and array waveguide type optical switch
KR100429225B1 (en) Thermo-Optical Switch

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509