JP2000258489A - Measuring device of mutual conductance and method thereof - Google Patents

Measuring device of mutual conductance and method thereof

Info

Publication number
JP2000258489A
JP2000258489A JP11063672A JP6367299A JP2000258489A JP 2000258489 A JP2000258489 A JP 2000258489A JP 11063672 A JP11063672 A JP 11063672A JP 6367299 A JP6367299 A JP 6367299A JP 2000258489 A JP2000258489 A JP 2000258489A
Authority
JP
Japan
Prior art keywords
voltage
sine wave
component
signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11063672A
Other languages
Japanese (ja)
Inventor
Masahiro Funahashi
政弘 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11063672A priority Critical patent/JP2000258489A/en
Publication of JP2000258489A publication Critical patent/JP2000258489A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To compute the higher-order strain component of mutual conductance by inputing sine wave superimposed with DC current to FET as gate voltage, and analyzing a digital voltage signal converted from drain output current. SOLUTION: When sine wave from a signal source 3 superimposed with DC current by a power supply 4 for bias is input to FET 1, drain current is outputted from the FET 1. The drain current is amplified, converted to a voltage signal by a current/voltage converter 6, the signal level is regulated by a level regulater 8, and input to an A/D converter 7. The input signal to the A/D converter 7 is sampled with a cycle so as to be divided into 2N (N is an integer, N >7 is desirable) for the input sine wave frequency to the FET 1, and converted to a digital signal. The digital signal is input to a personal computer 9 to be analyzed through Fourier transform. As a result of this, the voltage signal input to the A/D converter 7 can detect not only the basic wave component, but the higher-order strain component.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】電界効果トランジスタの相互
コンダクタンスの測定装置及び測定方法に関し、特に、
高速フーリエ変換によって高次歪み成分を検出する電界
効果トランジスタの相互コンダクタンスの測定装置及び
測定方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for measuring the transconductance of a field effect transistor.
The present invention relates to an apparatus and a method for measuring the transconductance of a field-effect transistor for detecting higher-order distortion components by fast Fourier transform.

【0002】[0002]

【従来の技術】従来、電界効果トランジスタ(以下、F
ETと称する。)の相互コンダクタンスを測定すること
により、FETの静特性などを調べていた。相互コンダ
クタンスとは、入力する電圧信号と出力される電流信号
との関係を示す係数である。相互コンダクタンスに高次
歪み成分が多く含まれていれば、そのFETを適用した
増幅器の出力信号にも高次の歪み成分が多く含まれるこ
とになる。
2. Description of the Related Art Conventionally, a field effect transistor (hereinafter referred to as F
Called ET. By measuring the mutual conductance of (2), the static characteristics and the like of the FET were examined. The transconductance is a coefficient indicating a relationship between an input voltage signal and an output current signal. If the transconductance contains many high-order distortion components, the output signal of the amplifier to which the FET is applied also contains many high-order distortion components.

【0003】したがって、厳しい歪み特性を要求される
装置などに、FETを使用する際には、FETの相互コ
ンダクタンス及びその高次歪み成分を調べる必要があ
る。
[0003] Therefore, when an FET is used in an apparatus or the like that requires severe distortion characteristics, it is necessary to examine the mutual conductance of the FET and its higher-order distortion components.

【0004】そのため、従来の技術では、FETのゲー
ト端子に入力するゲート電圧を、単調に、かつステップ
状に増加させ、そのときにドレイン端子から出力される
ドレイン電流を、各電圧ステップごとに採取して、ゲー
ト電圧の変化量とドレイン電流の変化量との比をとるこ
とにより相互コンダクタンスを測定している。
Therefore, in the conventional technique, the gate voltage input to the gate terminal of the FET is increased monotonously and stepwise, and the drain current output from the drain terminal at that time is sampled for each voltage step. Then, the transconductance is measured by calculating the ratio between the change amount of the gate voltage and the change amount of the drain current.

【0005】すなわち、ゲート電圧の変化量をΔVGS
ドレイン電流の変化量をΔIDとすると、相互コンダク
タンスgmは、 gm=△ID/△VGS とあらわすことができる。相互コンダクタンスgmを測
定するには、専用の測定器によって実現されている。
That is, the change amount of the gate voltage is represented by ΔV GS ,
Assuming that the amount of change in the drain current is ΔI D , the transconductance g m can be expressed as g m = △ I D / △ V GS . The measurement of the transconductance g m is realized by a dedicated measuring instrument.

【0006】図8は、従来、一般に用いられている測定
器を示す図である。この測定器によって、相互コンダク
タンスgmを測定するには、たとえばVR2を加減してV
DSを一定に保持しながらVR1を変えて、VGSを通常等
しい電圧間隔でステップ状に変化させたときのIDを読
みとる。このようにして、図9(a)に示すように、F
ETのゲート−ソース間電圧V GS−ID特性を得てい
た。また、図9(a)において、各VGSのステップ毎
に、対応するIDの差分を取り、VGSのステップ電圧と
の比をプロットすると、図9(b)に示すように、VGS
−gm特性を示す図が得られる。そして、従来の方法で
相互コンダクタンスの歪み成分を求めるためには、図9
(b)において、各V GSのステップ毎に、対応するgm
の差分を取り、VGSのステップ電圧との比を算出してい
た。より高次の歪み成分を算出するためには、さらに各
GSのステップ毎に差分を取ることを繰り返していけば
よい。
[0008] FIG. 8 shows a conventional measurement method generally used.
FIG. With this measuring instrument,
GmIs measured, for example, by VRTwoV
DSWhile maintaining the constant1And change VGSUsually
I when changing stepwise at a new voltage intervalDRead
Take it. In this way, as shown in FIG.
Gate-source voltage V of ET GS-IDHave the characteristics
Was. In FIG. 9A, each VGSEvery step of
And the corresponding IDAnd take VGSStep voltage and
Is plotted, as shown in FIG.GS
-GmA diagram showing the characteristics is obtained. And in the traditional way
In order to obtain the distortion component of the transconductance, FIG.
In (b), each V GSFor each step ofm
And take VGSOf the step voltage of the
Was. To calculate higher-order distortion components,
VGSBy taking the difference for each step of
Good.

【0007】そして、より高次の歪み成分を求める場合
には、相互コンダクタンスの変化を細かく測定する必要
があるため、ゲート電圧のステップの変化量も細かく変
化させる必要がある。つまり、ゲート電圧のステップを
小さくする必要がある。
In order to obtain a higher-order distortion component, it is necessary to precisely measure the change in the transconductance. Therefore, it is necessary to finely change the step change amount of the gate voltage. That is, it is necessary to reduce the step of the gate voltage.

【0008】[0008]

【発明が解決しようとする課題】しかし、従来の技術で
は、ゲート電圧のステップを非常に細かくすると、測定
誤差などが多く生じることになる。そのため、ゲート電
圧のステップを非常に細かくしても、相互コンダクタン
スの高次の歪み成分の測定精度を向上させることは困難
であった。
However, in the prior art, if the step of the gate voltage is made very small, many measurement errors and the like occur. Therefore, even if the step of the gate voltage is made very small, it is difficult to improve the measurement accuracy of the higher-order distortion component of the transconductance.

【0009】そこで、本発明は、上記のような問題点を
解決するために、ゲート電圧のステップを細かくするこ
となく、特に、相互コンダクタンスの高次な歪み成分を
算出することを課題とする。
SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to calculate a high-order distortion component of transconductance without reducing the steps of the gate voltage.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、電界効果トランジスタの相互コンダクタ
ンスの測定装置において、正弦波を発生し前記電界効果
トランジスタのゲート端子にゲート電圧として入力する
信号源と、前記正弦波の振幅成分を検出する振幅検出手
段と、前記正弦波に直流電圧を重畳するバイアス用電源
と、前記電界効果トランジスタのドレイン端子から出力
されるドレイン電流を電圧信号に変換する電流/電圧変
換手段と、変換された前記電圧信号をディジタル信号に
変換するA/D変換器と、前記ディジタル信号から基本
波成分及び各高次歪み成分を検出する成分検出手段と、
前記基本波成分及び前記各高次歪み成分を前記正弦波の
振幅成分で除す除算手段とを備える。
In order to solve the above-mentioned problems, the present invention relates to an apparatus for measuring the transconductance of a field effect transistor, which generates a sine wave and inputs the sine wave to a gate terminal of the field effect transistor as a gate voltage. A signal source, an amplitude detecting means for detecting an amplitude component of the sine wave, a bias power supply for superimposing a DC voltage on the sine wave, and converting a drain current output from a drain terminal of the field effect transistor into a voltage signal. Current / voltage converting means, an A / D converter for converting the converted voltage signal into a digital signal, component detecting means for detecting a fundamental wave component and each higher-order distortion component from the digital signal,
Dividing means for dividing the fundamental wave component and the respective higher-order distortion components by the amplitude component of the sine wave.

【0011】また、本発明は、電界効果トランジスタの
相互コンダクタンスの測定方法において、正弦波を発生
し前記電界効果トランジスタのゲート端子にゲート電圧
として入力し、前記正弦波の振幅成分を検出し、前記正
弦波に直流電圧を重畳し、前記電界効果トランジスタの
ドレイン端子から出力されるドレイン電流を電圧信号に
変換し、変換された前記電圧信号をディジタル信号に変
換し、前記ディジタル信号から基本波成分及び高次歪み
成分を検出し、前記基本波成分及び前記各高次歪み成分
を前記正弦波の振幅成分で除す。
The present invention also provides a method for measuring the transconductance of a field effect transistor, comprising the steps of generating a sine wave, inputting the sine wave to a gate terminal of the field effect transistor as a gate voltage, detecting an amplitude component of the sine wave, A DC voltage is superimposed on a sine wave, a drain current output from a drain terminal of the field-effect transistor is converted into a voltage signal, the converted voltage signal is converted into a digital signal, and a fundamental wave component and A higher-order distortion component is detected, and the fundamental wave component and each of the higher-order distortion components are divided by the amplitude component of the sine wave.

【0012】[0012]

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】(実施形態1)図1は、本実施形態の歪み
成分を含んだ相互コンダクタンスgmを測定する測定装
置を示す図である。図1を用いて、実施形態1について
説明する。
[0013] (Embodiment 1) FIG. 1 is a diagram showing a measuring apparatus for measuring the transconductance g m which contains a distortion component of the present embodiment. Embodiment 1 will be described with reference to FIG.

【0014】図1に示すように、FET1のゲート端子
は、コンデンサ2を通して、正弦波を発生し出力する信
号源3と接続されている。コンデンサ2は、信号源3か
ら出力される正弦波のDC成分をカットするものであ
る。また、FET1のゲート端子には、正弦波に直流電
圧を重畳するバイアス用電源4が接続されている。
As shown in FIG. 1, the gate terminal of the FET 1 is connected through a capacitor 2 to a signal source 3 for generating and outputting a sine wave. The capacitor 2 cuts a DC component of a sine wave output from the signal source 3. A bias power supply 4 for superimposing a DC voltage on a sine wave is connected to the gate terminal of the FET 1.

【0015】FET1のドレイン端子には、ドレイン電
流IDを増幅する電流増幅器5が接続されている。電流
増幅器5の出力側には、ドレイン電流IDを電圧信号に
変換する電流/電圧変換器6が接続されている。電流/
電圧変換器6の出力側には、A/D変換器7によって変
換できる振幅レベルの電圧に調整するレベル調整器8が
接続されている。
The drain terminal of the FET 1 is connected to a current amplifier 5 for amplifying a drain current ID . The output side of the current amplifier 5 is connected to a current / voltage converter 6 for converting the drain current ID into a voltage signal. Current /
The output side of the voltage converter 6 is connected to a level adjuster 8 that adjusts the voltage to an amplitude level that can be converted by the A / D converter 7.

【0016】A/D変換器7の出力側には、ディジタル
信号を高速フーリエ変換(FFT)するパソコン9が接
続されている。また、信号源3からFET1へ入力され
る正弦波は、正弦波の振幅レベルを検出するレベル検出
器10を通して、パソコン9へ入力されている。なお、
パソコン9では、単にフーリエ変換することによって、
高次歪み成分を算出してもよい。
The output side of the A / D converter 7 is connected to a personal computer 9 for performing a fast Fourier transform (FFT) of the digital signal. The sine wave input from the signal source 3 to the FET 1 is input to the personal computer 9 through the level detector 10 for detecting the amplitude level of the sine wave. In addition,
In the personal computer 9, by simply performing the Fourier transform,
Higher-order distortion components may be calculated.

【0017】つづいて、図1に示す測定装置の動作につ
いて説明する。
Next, the operation of the measuring apparatus shown in FIG. 1 will be described.

【0018】信号源3から出力された正弦波は、コンデ
ンサ2を通じ、ゲート端子からFET1にゲート電圧V
Gとして入力される。ゲート電圧VGは、微少に振幅して
いるものである。正弦波には、外部のバイアス用電源4
により直流電圧が重畳されている。したがって、ゲート
電圧VGは、直流電圧を中心に振幅していることにな
る。
The sine wave output from the signal source 3 passes through the capacitor 2 and the gate voltage V
Entered as G. Gate voltage V G is one that is minutely amplitude. An external bias power supply 4
, A DC voltage is superimposed. Therefore, the gate voltage V G would have an amplitude about a DC voltage.

【0019】ゲート電圧VGを入力すると、FET1の
ドレイン端子からドレイン電流IDが出力される。ドレ
イン電流IDは、電流増幅器5によって増幅される。そ
して、電流/電圧変換器6により電圧信号に変換され、
レベル調整器8によって電圧信号のレベルが調整され
る。レベル調整器8は、上述のように、A/D変換器7
の入力電圧範囲に電圧信号の電圧レベルを合わせるもの
である。その後、レベル調整された電圧信号は、A/D
変換器7へ入力される。
[0019] Upon entering the gate voltage V G, the drain current I D from the drain terminal of the FET1 is output. The drain current ID is amplified by the current amplifier 5. Then, it is converted into a voltage signal by the current / voltage converter 6,
The level of the voltage signal is adjusted by the level adjuster 8. As described above, the level adjuster 8 controls the A / D converter 7.
The voltage level of the voltage signal is adjusted to the input voltage range of FIG. Thereafter, the level-adjusted voltage signal is A / D
It is input to the converter 7.

【0020】A/D変換器7に入力された電圧信号は、
任意のサンプリング周期でサンプリングされ、ディジタ
ル信号に変換される。ここで、サンプリング周期は、た
とえば入力する電圧信号の周波数、すなわち、FET1
のゲート端子に入力された正弦波の周波数に対してそれ
を2N(Nは整数、ここではN>7が望ましい)分割す
るような周期とする。また、サンプリング周期を細かく
することによって、相互コンダクタンスgmのより高次
な歪み成分を求めることもできる。
The voltage signal input to the A / D converter 7 is
It is sampled at an arbitrary sampling period and converted into a digital signal. Here, the sampling period is, for example, the frequency of the input voltage signal, that is, the FET 1
Is divided into 2 N (N is an integer, N> 7 is preferable here) with respect to the frequency of the sine wave input to the gate terminal. Moreover, by finely sampling period may be determined higher order distortion components of the transconductance g m.

【0021】ディジタル信号は、パソコン9に入力さ
れ、高速フーリエ変換(以下、FFTと称する。)解析
される。その結果、A/D変換器7に入力された電圧信
号は、それの基本波成分だけでなく、高次歪み成分も検
出することができる。
The digital signal is input to the personal computer 9 and analyzed by fast Fourier transform (hereinafter, referred to as FFT). As a result, the voltage signal input to the A / D converter 7 can detect not only the fundamental component but also a higher-order distortion component.

【0022】ここで、パソコン9におけるFFT解析に
ついて、例えばAlGaAs/InGaAs系のヘテロ接合FETを
FET1として用い、その相互コンダクタンスを測定す
る場合を例に説明する。
Here, the FFT analysis in the personal computer 9 will be described by taking as an example a case where an AlGaAs / InGaAs-based heterojunction FET is used as the FET 1 and its mutual conductance is measured.

【0023】ゲート幅100ミクロンのFET1のゲート
端子に、入力振幅100mVの正弦波信号を加える。正弦波
の周波数は、10kHzとする。また、FET1のゲート端
子に印加する外部バイアス電圧として、-0.5Vを加えて
いる。
A sine wave signal having an input amplitude of 100 mV is applied to the gate terminal of the FET 1 having a gate width of 100 μm. The frequency of the sine wave is 10 kHz. Further, -0.5 V is applied as an external bias voltage applied to the gate terminal of FET1.

【0024】ゲート端子に入力された正弦波により、F
ET1のドレイン電流として、図2に示すような電流波
形が得られる。このドレイン電流を、電流増幅器5、電
流/電圧変換器6、レベル調整器8を通してA/D変換
器7に入力して得られるディジタル信号を図3に示す。
このときA/D変換器7のサンプリング周波数は5.12MH
z、すなわち入力信号である10kHzを512分割する周波
数としている。また、A/D変換器7は、10ビットの
分解能を有するものを用いる。
By the sine wave input to the gate terminal, F
A current waveform as shown in FIG. 2 is obtained as the drain current of ET1. FIG. 3 shows a digital signal obtained by inputting the drain current to the A / D converter 7 through the current amplifier 5, the current / voltage converter 6, and the level adjuster 8.
At this time, the sampling frequency of the A / D converter 7 is 5.12 MHz.
z, that is, a frequency at which the input signal 10 kHz is divided into 512. The A / D converter 7 has a resolution of 10 bits.

【0025】電流増幅器5、電流/電圧変換器6、レベ
ル調整器8により、A/D変換器7の入力電圧範囲を超
えないように、電圧信号の電圧レベルを調整すれば、得
られるディジタル信号は、図3の縦軸に示すように、0
〜1023の整数となる。
If the voltage level of the voltage signal is adjusted by the current amplifier 5, the current / voltage converter 6, and the level adjuster 8 so as not to exceed the input voltage range of the A / D converter 7, a digital signal obtained is obtained. Is 0 as shown on the vertical axis of FIG.
It becomes an integer of 231023.

【0026】パソコン9では、入力された正弦波の1周
期分に相当するディジタル信号(分割数に相当する51
2個のデータ)を取り込んで、FFT解析を行う。
In the personal computer 9, a digital signal corresponding to one cycle of the input sine wave (51 corresponding to the number of divisions) is output.
FFT analysis is performed by taking in two data).

【0027】FFT解析によって求めた電圧信号の種々
の成分うち、DC成分を除くすべての成分は、ドレイン
端子から出力されたドレイン電流が、電流増幅器5、電
流/電圧変換器6及びレベル調整器8を通して変換され
たものである。
Of the various components of the voltage signal obtained by the FFT analysis, all of the components except the DC component include the drain current output from the drain terminal, the current amplifier 5, the current / voltage converter 6, and the level adjuster 8. Is converted through

【0028】一方、FET1に入力されたゲート電圧の
大きさをレベル検出器10により検出し、この値をパソ
コン9に入力する。また、パソコン9では、FFT解析
から得られた電圧信号に電流増幅器5、電流/電圧変換
器6及びレベル調整器8に設定されている各々の係数な
どの逆数をかけてドレイン電流を取得する。
On the other hand, the level of the gate voltage input to the FET 1 is detected by the level detector 10 and this value is input to the personal computer 9. In the personal computer 9, the drain signal is obtained by multiplying the voltage signal obtained from the FFT analysis by the reciprocal of each coefficient set in the current amplifier 5, the current / voltage converter 6, and the level adjuster 8.

【0029】ここで、ドレイン電流IDをゲート電圧VG
で除すことによって、FET1の相互コンダクタンスを
算出する。すなわち、FET1の相互コンダクタンスg
mは、ゲート端子から入力されるゲート電圧VGの変化量
と、それに応じて出力されるドレイン電流IDの変化量
との比である。
[0029] Here, the drain current I D and the gate voltage V G
Then, the mutual conductance of the FET 1 is calculated. That is, the mutual conductance g of the FET 1
m is the ratio of the amount of change in the gate voltage V G which is input from the gate terminal and the variation of the drain current I D to be output accordingly.

【0030】したがって、ゲート電圧の変化量をΔ
G、ドレイン電流の変化量をΔIDとすると、相互コン
ダクタンスgmは、 gm=△ID/△VG と表すことができる。
Therefore, the change amount of the gate voltage is Δ
Assuming that V G and the amount of change in drain current are ΔI D , the transconductance g m can be expressed as g m = △ I D / △ V G.

【0031】さらに、本実施形態では、パソコン9にお
いてFFT解析することにより、ドレイン電圧の各高次
歪み成分が得られるため、ドレイン電流IDの大きさと
各高次歪み成分の大きさとの比を求めることにより、相
互コンダクタンスgmの歪み成分を求めることができ
る。この結果を図4に示す。
Further, in the present embodiment, since each high-order distortion component of the drain voltage is obtained by performing the FFT analysis in the personal computer 9, the ratio between the magnitude of the drain current ID and the magnitude of each high-order distortion component is calculated. By calculating, the distortion component of the transconductance g m can be obtained. The result is shown in FIG.

【0032】以上、一つのゲート電圧における相互コン
ダクタンスgmを求める場合についての説明をしたが、
バイアス用電源4によって正弦波に重畳する直流電圧の
大きさを可変することによって、ゲート電圧VGの大き
さを可変して、上記方法を繰り返すことにより、それぞ
れのゲート電圧VGにおける相互コンダクタンスgmを測
定することができる。
The case where the transconductance g m at one gate voltage is obtained has been described above.
By varying the magnitude of the DC voltage to be superimposed on the sine wave by the bias power source 4, by varying the magnitude of the gate voltage V G, by repeating the above method, the transconductance g in each of the gate voltage V G m can be measured.

【0033】こうすることにより、FET1を増幅器と
して使用する場合には、その歪み特性が良好となるよう
に、ゲート電圧、ドレイン電圧などのバイアス条件を前
もって予測できる。
In this way, when the FET 1 is used as an amplifier, bias conditions such as a gate voltage and a drain voltage can be predicted in advance so that the distortion characteristics become good.

【0034】図5は、それぞれのゲート電圧VGに対す
るFET1のドレイン電圧−ドレイン電流特性を示す図
である。図5において、●印は、相互コンダクタンスg
mを測定する測定点を示している。
[0034] Figure 5, the drain voltage of the FET1 to each of the gate voltage V G - is a diagram showing the drain current characteristic. In FIG. 5, the symbol ● indicates the mutual conductance g.
The measurement points for measuring m are shown.

【0035】図5に示すように本実施形態では、FET
1の電圧−電流特性、いわゆるID−VDSカーブ上で、
ドレイン−ソース間電圧VDSが一定のときに、ドレイン
電流IDの大きさを可変させて、それぞれのゲート電圧
Gにおける歪み成分を含む相互コンダクタンスgmを測
定している。
As shown in FIG. 5, in this embodiment, the FET
1 of the voltage - current characteristic, on the so-called I D -V DS curve,
Drain - when the source voltage V DS is constant, by varying the magnitude of the drain current I D, measures the transconductance g m which includes a distortion component in each of the gate voltage V G.

【0036】(実施形態2)図6は、本実施形態の歪み
成分を含む相互コンダクタンスの測定装置を示す図であ
る。図6を用いて、実施形態2について説明する。
(Embodiment 2) FIG. 6 is a view showing an apparatus for measuring a transconductance including a distortion component according to the present embodiment. Embodiment 2 will be described with reference to FIG.

【0037】図6において、11はFET1のドレイン
端子に接続する負荷抵抗、12は負荷抵抗11に接続す
る電源端子、13は負荷抵抗11によって変換されるド
レイン電圧を増幅する電圧増幅器である。なお、実施形
態1と同様の部材には、同一の符号を付している。
In FIG. 6, reference numeral 11 denotes a load resistor connected to the drain terminal of the FET 1, reference numeral 12 denotes a power supply terminal connected to the load resistor 11, and reference numeral 13 denotes a voltage amplifier for amplifying a drain voltage converted by the load resistor 11. The same members as those in the first embodiment are denoted by the same reference numerals.

【0038】つぎに、図6に示す測定装置の動作につい
て説明をする。なお、実施形態1と同様の動作について
は簡略して説明する。まず、実施形態1と同様に、外部
のバイアス用電源4により直流電圧を重畳したゲート電
圧を、FET1のゲート端子へ入力し、FET1のドレ
イン端子からドレイン電流IDを出力させる。
Next, the operation of the measuring apparatus shown in FIG. 6 will be described. The operation similar to that of the first embodiment will be briefly described. First, as in the first embodiment, a gate voltage on which a DC voltage is superimposed by an external bias power supply 4 is input to the gate terminal of the FET1, and a drain current ID is output from the drain terminal of the FET1.

【0039】ドレイン電流IDは、ドレイン端子に接続
している負荷抵抗11及び電源電圧12により、ドレイ
ン端子と負荷抵抗11との接続点でドレイン電圧に変換
される。ドレイン電圧は、電圧増幅器13によって増幅
される。そして、レベル調整器8によって電圧信号のレ
ベルが調整され、A/D変換器7へ入力される。
The drain current ID is converted into a drain voltage at a connection point between the drain terminal and the load resistor 11 by the load resistor 11 and the power supply voltage 12 connected to the drain terminal. The drain voltage is amplified by the voltage amplifier 13. Then, the level of the voltage signal is adjusted by the level adjuster 8 and input to the A / D converter 7.

【0040】A/D変換器7に入力された電圧信号は、
任意のサンプリング周期でサンプリングされ、ディジタ
ル信号に変換される。ディジタル信号は、パソコン9に
入力され、FFT解析される。その結果、A/D変換器
7に入力された電圧信号は、それの基本波だけでなく、
各高次歪み成分も求めることができる。
The voltage signal input to the A / D converter 7 is
It is sampled at an arbitrary sampling period and converted into a digital signal. The digital signal is input to the personal computer 9 and subjected to FFT analysis. As a result, the voltage signal input to the A / D converter 7 has not only its fundamental wave,
Each higher-order distortion component can also be determined.

【0041】本実施形態と実施形態1との相違点は、歪
み成分を含む相互コンダクタンスg mを測定の仕方であ
る。実施形態1では、FET1のドレイン−ソース間電
圧VD Sを一定にして、FET1のゲート電圧VGの大き
さを変化することによって、ドレイン電流IDの大きさ
を変化させて、歪み成分を含む相互コンダクタンスgm
を測定する。
The difference between the present embodiment and the first embodiment is that
Transconductance g mHow to measure
You. In the first embodiment, the drain-source voltage of the FET 1 is
Pressure VD SAnd the gate voltage V of the FET 1GThe size of
The drain current IDSize of
To change the transconductance g including the distortion component.m
Is measured.

【0042】一方、本実施形態では、ゲート電圧VG
大きさを変化することによって、ドレイン電流IDの大
きさを変化させて、負荷抵抗11による電圧降下によっ
てFET1のドレイン−ソース間電圧VDSの大きさも変
化させ、歪み成分を含む相互コンダクタンスgmを測定
する。
On the other hand, in the present embodiment, by varying the magnitude of the gate voltage V G, the drain current I a magnitude varied and D, the drain of the FET1 due to a voltage drop caused by the load resistance 11 - source voltage V the size of the DS also changed, to measure the transconductance g m including distortion components.

【0043】以上、一つのゲート電圧VGにおける相互
コンダクタンスgmを求める場合についての説明をした
が、バイアス用電源4によって正弦波に重畳する直流電
圧の大きさを可変することによって、ゲート電圧VG
大きさを可変して、上記方法を繰り返すことにより、そ
れぞれのゲート電圧における相互コンダクタンスgm
測定することができる。
[0043] While there has been a description of the case of obtaining the mutual conductance g m of one gate voltage V G, by varying the magnitude of the DC voltage to be superimposed on the sine wave by the bias power source 4, a gate voltage V by varying the size of G, by repeating the above method, it is possible to measure the transconductance g m of each of the gate voltages.

【0044】こうすることにより、FET1を増幅器と
して使用する場合には、その歪み特性が良好となるゲー
ト電圧、ドレイン電圧などのバイアス条件を前もって予
測できる。
Thus, when the FET 1 is used as an amplifier, it is possible to predict in advance bias conditions such as a gate voltage and a drain voltage at which the distortion characteristics are good.

【0045】図7は、それぞれのゲート電圧VGに対す
るFET1のドレイン電圧−ドレイン電流特性を示す図
である。図7において、●印は、相互コンダクタンスg
mを測定する測定点を示している。ゲート電圧VGを増加
することによってドレイン電流IDが増加される場合に
は、負荷抵抗11による電圧降下によりドレイン電圧は
小さくなる。一方、ゲート電圧VGを減少することによ
ってドレイン電流IDが減少される場合には、負荷抵抗
11による電圧降下によりドレイン電圧は大きくなる。
[0045] Figure 7, the drain voltage of the FET1 to each of the gate voltage V G - is a diagram showing the drain current characteristic. In FIG. 7, the symbol ● indicates the mutual conductance g.
The measurement points for measuring m are shown. When the drain current I D is increased by increasing the gate voltage V G, the drain voltage is reduced by a voltage drop due to the load resistance 11. On the other hand, when the drain current I D is reduced by reducing the gate voltage V G, the drain voltage is increased by the voltage drop due to the load resistance 11.

【0046】そのため、いわゆる負荷線上でバイアス条
件がほぼ直線上に変化することになり、FET1を増幅
器として用いる場合には、実際の動作条件に近い状態
で、それぞれのゲート電圧VGにおける歪み成分を含む
相互コンダクタンスを測定している。
[0046] Therefore, it becomes possible to bias conditions vary substantially straight line in a so-called load line, when using the FET1 as amplifiers, in a state close to actual operating conditions, the distortion component in each of the gate voltage V G The transconductance is measured.

【0047】[0047]

【発明の効果】以上説明したように、本発明によると、
電界効果トランジスタに直流電圧を重畳した正弦波をゲ
ート電圧として入力し、それによって出力されるドレイ
ン電流を電圧信号に変換し、変換された電圧信号をディ
ジタル信号に変換し、ディジタル信号からドレイン電流
の基本波成分を含み各高次歪み成分を検出する。
As described above, according to the present invention,
A sine wave obtained by superimposing a DC voltage on a field-effect transistor is input as a gate voltage, the drain current output thereby is converted into a voltage signal, and the converted voltage signal is converted into a digital signal. Each higher-order distortion component including a fundamental wave component is detected.

【0048】したがって、FETの相互コンダクタンス
の歪み特性を予め求めておくことができるため、FET
を増幅器として使用する前に、それが良好なデバイスで
あるか否かを判断することができる。
Therefore, since the distortion characteristic of the mutual conductance of the FET can be obtained in advance,
Before using as an amplifier, one can determine if it is a good device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1の歪み成分を含む相互コン
ダクタンスの測定装置を示す図である。
FIG. 1 is a diagram showing an apparatus for measuring a transconductance including a distortion component according to a first embodiment of the present invention.

【図2】図1の測定装置によって得られるドレイン電流
波形を示す図である。
FIG. 2 is a diagram showing a drain current waveform obtained by the measuring device of FIG.

【図3】図1の測定装置によって得られるA/D変換後
の特性を示す図である。
FIG. 3 is a diagram showing characteristics after A / D conversion obtained by the measuring device of FIG. 1;

【図4】図1の測定装置によって得られる相互コンダク
タンス特性を示す図である。
FIG. 4 is a diagram showing a transconductance characteristic obtained by the measuring device of FIG. 1;

【図5】図1の測定装置によって得られるドレイン電流
D−ドレイン電圧VDS特性を示す図である。
FIG. 5 is a diagram showing a drain current ID -drain voltage VDS characteristic obtained by the measuring device of FIG. 1;

【図6】本発明の実施形態2の歪み成分を含む相互コン
ダクタンスの測定装置を示す図である。
FIG. 6 is a diagram illustrating a transconductance measuring device including a distortion component according to a second embodiment of the present invention.

【図7】図3の測定装置によって得られるドレイン電流
D−ドレイン電圧VDS特性を示す図である。
FIG. 7 is a diagram showing a drain current ID -drain voltage VDS characteristic obtained by the measuring device of FIG. 3;

【図8】従来技術の相互コンダクタンスの測定装置を示
す図である。
FIG. 8 is a diagram showing a conventional transconductance measuring device.

【図9】図8の測定装置によって得られるドレイン電流
D−ゲート電圧VG特性及び相互コンダクタンスgm
ゲート電圧VG特性を示す図である。
The drain current obtained by the measurement apparatus of FIG. 9] FIG. 8 I D - gate voltage V G characteristics and transconductance g m -
It is a diagram showing the gate voltage V G characteristics.

【符号の説明】[Explanation of symbols]

1 FET 2 コンデンサ 3 信号源 4 バイアス用電源 5 電流増幅器 6 電流/電圧変換器 7 A/D変換器 8 レベル調整器 9 パソコン 10 検出器 11 負荷抵抗 12 電源電圧 13 電圧増幅器 DESCRIPTION OF SYMBOLS 1 FET 2 Capacitor 3 Signal source 4 Power supply for bias 5 Current amplifier 6 Current / voltage converter 7 A / D converter 8 Level adjuster 9 Personal computer 10 Detector 11 Load resistance 12 Power supply voltage 13 Voltage amplifier

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 電界効果トランジスタの相互コンダクタ
ンスの測定装置において、 正弦波を発生し前記電界効果トランジスタのゲート端子
にゲート電圧として入力する信号源と、 前記正弦波の振幅成分を検出する振幅検出手段と、 前記正弦波に直流電圧を重畳するバイアス用電源と、 前記電界効果トランジスタのドレイン端子から出力され
るドレイン電流を電圧信号に変換する電流/電圧変換手
段と、 変換された前記電圧信号をディジタル信号に変換するA
/D変換器と、 前記ディジタル信号に含まれる基本波成分及び各高次歪
み成分を検出する成分検出手段と、 検出された前記基本波成分及び前記各高次歪み成分を、
検出された前記正弦波の振幅成分で除す除算手段とを備
えることを特徴とする電界効果トランジスタの相互コン
ダクタンスの測定装置。
1. An apparatus for measuring the transconductance of a field effect transistor, comprising: a signal source for generating a sine wave and inputting the sine wave to a gate terminal of the field effect transistor as a gate voltage; and an amplitude detecting means for detecting an amplitude component of the sine wave. A bias power supply for superimposing a DC voltage on the sine wave; current / voltage conversion means for converting a drain current output from a drain terminal of the field effect transistor into a voltage signal; and digitally converting the converted voltage signal. A to convert to signal
/ D converter, component detection means for detecting a fundamental wave component and each higher-order distortion component included in the digital signal, and detecting the detected fundamental wave component and each of the higher-order distortion components.
A dividing means for dividing the detected sine wave by an amplitude component of the detected sine wave.
【請求項2】 前記電流/電圧変換手段は、負荷抵抗で
あることを特徴とする請求項1に記載の電界効果トラン
ジスタの相互コンダクタンスの測定装置。
2. The apparatus according to claim 1, wherein the current / voltage conversion unit is a load resistance.
【請求項3】 前記成分検出手段は、フーリエ変換解析
を行うことを特徴とする請求項1又は2に記載の電界効
果トランジスタの相互コンダクタンスの測定装置。
3. The apparatus according to claim 1, wherein the component detection unit performs a Fourier transform analysis.
【請求項4】 前記ゲート電圧は、可変できることを特
徴とする請求項1または2に記載の電界効果トランジス
タの相互コンダクタンスの測定装置。
4. The apparatus according to claim 1, wherein the gate voltage is variable.
【請求項5】 電界効果トランジスタの相互コンダクタ
ンスの測定方法において、 正弦波を発生し前記電界効果トランジスタのゲート端子
にゲート電圧として入力し、 前記正弦波の振幅成分を検出し、 前記正弦波に直流電圧を重畳し、 前記電界効果トランジスタのドレイン端子から出力され
るドレイン電流を電圧信号に変換し、 変換された前記電圧信号をディジタル信号に変換し、 前記ディジタル信号から基本波成分及び各高次歪み成分
を検出し、 前記基本波成分及び前記各高次歪み成分を前記正弦波の
振幅成分で除すことを特徴とする電界効果トランジスタ
の相互コンダクタンスの測定方法。
5. A method for measuring a transconductance of a field effect transistor, comprising: generating a sine wave, inputting the sine wave to a gate terminal of the field effect transistor as a gate voltage, detecting an amplitude component of the sine wave, Superimposing a voltage, converting a drain current output from a drain terminal of the field-effect transistor into a voltage signal, converting the converted voltage signal into a digital signal, and converting a fundamental wave component and each higher-order distortion from the digital signal. A method for measuring the transconductance of a field effect transistor, comprising: detecting a component; and dividing the fundamental component and each of the higher-order distortion components by an amplitude component of the sine wave.
【請求項6】 前記ドレイン電流は、負荷抵抗によって
前記電圧信号に変換することを特徴とする請求項5に記
載の電界効果トランジスタの相互コンダクタンスの測定
方法。
6. The method according to claim 5, wherein the drain current is converted into the voltage signal by a load resistance.
【請求項7】 前記基本波成分及び前記各高次歪み成分
は、フーリエ変換解析を行うことによって検出すること
を特徴とする請求項5又は6に記載の電界効果トランジ
スタの相互コンダクタンスの測定方法。
7. The method according to claim 5, wherein the fundamental component and each of the higher-order distortion components are detected by performing a Fourier transform analysis.
【請求項8】 前記ゲート電圧は、可変できることを特
徴とする請求項5又は6に記載の電界効果トランジスタ
の相互コンダクタンスの測定方法。
8. The method according to claim 5, wherein the gate voltage is variable.
JP11063672A 1999-03-10 1999-03-10 Measuring device of mutual conductance and method thereof Pending JP2000258489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11063672A JP2000258489A (en) 1999-03-10 1999-03-10 Measuring device of mutual conductance and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11063672A JP2000258489A (en) 1999-03-10 1999-03-10 Measuring device of mutual conductance and method thereof

Publications (1)

Publication Number Publication Date
JP2000258489A true JP2000258489A (en) 2000-09-22

Family

ID=13236094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11063672A Pending JP2000258489A (en) 1999-03-10 1999-03-10 Measuring device of mutual conductance and method thereof

Country Status (1)

Country Link
JP (1) JP2000258489A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188074A (en) * 2018-10-11 2019-01-11 钜泉光电科技(上海)股份有限公司 A kind of biradical standard is mutual to examine circuit, method and electric energy computation chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188074A (en) * 2018-10-11 2019-01-11 钜泉光电科技(上海)股份有限公司 A kind of biradical standard is mutual to examine circuit, method and electric energy computation chip

Similar Documents

Publication Publication Date Title
US8519719B2 (en) System for complex impedance measurement
US8290032B2 (en) Distortion identification apparatus, test system, recording medium and distortion identification method
JP2814362B2 (en) High precision voltage measuring device
US8280667B2 (en) Test apparatus, performance board and calibration board
US20060070424A1 (en) Transducer acceleration compensation with frequency domain amplitude and/or phase compensation
JPH10253701A (en) Semiconductor tester
JP2000258489A (en) Measuring device of mutual conductance and method thereof
CN113155159B (en) Bridge detector
JPH1172529A (en) Insulation resistance measurement instrument for capacitor
Rietveld et al. Highly sensitive picoampere meter
CN113189412B (en) Multi-channel related low-frequency noise testing device and analysis method
US20240077441A1 (en) Methods and devices for liquid impedance measurement using a four-electrode device
JP3562703B2 (en) Measuring device
JP2648966B2 (en) Vacuum pressure gauge
JP2011038969A (en) Impedance measuring device
KR101948715B1 (en) System and method of simultaneous measurement of direct current and electric noise of semiconductor/metal
WO2002033427A1 (en) Noise measuring device and method, recording medium
SU1000947A1 (en) Device for measuring volt-farad characteristics
JP2006133097A (en) Testing device
RU35439U1 (en) Voltammetric analyzer
JP3162705B2 (en) measuring device
JPH07260855A (en) Method and apparatus for measuring noise and method for reducing noise
JPH1138102A (en) Instrument for measuring noise of integrated circuit and method for driving it
Rietveld et al. HIGHLY SENSITWE PICOAMPERE METER
Fort et al. Digital correction techniques for accuracy improvement in measurements of SnO/sub 2/sensor impedance