JP2000258194A - Measuring unit - Google Patents

Measuring unit

Info

Publication number
JP2000258194A
JP2000258194A JP11058549A JP5854999A JP2000258194A JP 2000258194 A JP2000258194 A JP 2000258194A JP 11058549 A JP11058549 A JP 11058549A JP 5854999 A JP5854999 A JP 5854999A JP 2000258194 A JP2000258194 A JP 2000258194A
Authority
JP
Japan
Prior art keywords
switch
signal
mode
cpu
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11058549A
Other languages
Japanese (ja)
Inventor
Kenzou Tomimasu
健三 冨桝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keyence Corp
Original Assignee
Keyence Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keyence Corp filed Critical Keyence Corp
Priority to JP11058549A priority Critical patent/JP2000258194A/en
Publication of JP2000258194A publication Critical patent/JP2000258194A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a measuring instrument in which power consumption can be reduced without prolonging the response time of a switch. SOLUTION: A CPU 5 repeats collecting operation in normal mode and waiting state in waiting mode periodically by timer interruption. When a switch group 1 is operated under waiting state of the CPU 5, an interruption signal I2 is delivered from a gate array 6 to the CPU 5. Consequently, the CPU 5 makes a transition from waiting mode to normal operation mode and, after performing switch processing, makes a transition from normal operation mode to waiting mode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、種々の物理量を測
定するための測定器に関する。
[0001] The present invention relates to a measuring instrument for measuring various physical quantities.

【0002】[0002]

【従来の技術】電圧、温度等の種々の物理量を測定する
ために測定器が用いられる。このような測定器では、C
PU(中央演算処理装置)の制御により測定動作が行わ
れる。通常、CPUは、通常動作モードおよび待機モー
ド(低消費電力モード)を有する。測定器における測定
動作はCPUの通常動作モードで行われる。非測定時に
は、CPUを待機モードにすることにより、低消費電力
化を図ることができる。
2. Description of the Related Art Measuring instruments are used to measure various physical quantities such as voltage and temperature. In such a measuring instrument, C
The measurement operation is performed under the control of a PU (Central Processing Unit). Usually, the CPU has a normal operation mode and a standby mode (low power consumption mode). The measuring operation in the measuring instrument is performed in the normal operation mode of the CPU. At the time of non-measurement, low power consumption can be achieved by setting the CPU to the standby mode.

【0003】[0003]

【発明が解決しようとする課題】測定器には、一般に、
CPUに種々の指令またはデータを入力するために複数
のスイッチが設けられている。このような測定器のCP
Uは、複数のスイッチの状態をデータとして読み込み、
そのデータに基づいて各種制御を行う。この場合、CP
Uは、常時または一定期間ごとに複数のスイッチの状態
を監視する必要がある。そのため、非測定時にも、CP
Uを待機モードで動作させることはできない。
SUMMARY OF THE INVENTION Generally, measuring instruments include:
A plurality of switches are provided for inputting various commands or data to the CPU. CP of such a measuring instrument
U reads the state of a plurality of switches as data,
Various controls are performed based on the data. In this case, CP
U needs to monitor the status of a plurality of switches at all times or at regular intervals. Therefore, even when not measuring, CP
U cannot be operated in standby mode.

【0004】CPUを待機モードで動作させるために
は、タイマー等を用いて一定時間ごとにCPUを待機モ
ードから通常動作モードに復帰させ、複数のスイッチの
状態を定期的に監視する必要がある。しかしながら、こ
の場合には、複数のスイッチの応答時間が長くなる。複
数のスイッチの応答時間を短くするためには、短い時間
間隔でCPUを待機モードから通常動作モードに戻す必
要があるため、低消費電力化を図ることが困難になる。
In order to operate the CPU in the standby mode, it is necessary to return the CPU from the standby mode to the normal operation mode at regular intervals using a timer or the like, and to periodically monitor the state of a plurality of switches. However, in this case, the response time of the plurality of switches becomes long. In order to shorten the response time of a plurality of switches, it is necessary to return the CPU from the standby mode to the normal operation mode at short time intervals, so that it is difficult to reduce power consumption.

【0005】本発明の目的は、スイッチの応答時間を長
くすることなく、低消費電力化を図ることができる測定
器を提供することである。
An object of the present invention is to provide a measuring instrument capable of reducing power consumption without increasing the response time of a switch.

【0006】[0006]

【課題を解決するための手段および発明の効果】第1の
発明に係る測定器は、所定の物理量を測定する測定手段
と、通常動作モードおよび待機モードを有し、測定手段
の動作を制御する制御部と、指令またはデータを制御部
に信号として入力するスイッチと、待機モード時にスイ
ッチによる信号の入力に応答して制御部を通常動作モー
ドに移行させるための割り込み信号を制御部に与える割
り込み信号発生手段とを備えたものである。
The measuring instrument according to the first invention has a measuring means for measuring a predetermined physical quantity, a normal operation mode and a standby mode, and controls the operation of the measuring means. A control unit, a switch for inputting a command or data to the control unit as a signal, and an interrupt signal for giving the control unit an interrupt signal for shifting the control unit to a normal operation mode in response to a signal input by the switch in a standby mode Generating means.

【0007】本発明に係る測定器においては、所定の物
理量が測定手段により測定される。測定手段の動作は制
御部により制御される。また、指令またはデータがスイ
ッチを用いて制御部に信号として入力される。制御部は
通常動作モードおよび待機モードを有する。制御部の待
機モード時に、スイッチにより指令またはデータが信号
として入力されると、スイッチによる信号の入力に応答
して割り込み信号発生手段により制御部に割り込み信号
が与えられる。それにより、制御部が通常動作モードに
移行する。
[0007] In the measuring instrument according to the present invention, a predetermined physical quantity is measured by the measuring means. The operation of the measuring means is controlled by the control unit. Also, a command or data is input to the control unit as a signal using a switch. The control unit has a normal operation mode and a standby mode. In the standby mode of the control unit, when a command or data is input as a signal by the switch, an interrupt signal is given to the control unit by the interrupt signal generation unit in response to the input of the signal by the switch. Thereby, the control unit shifts to the normal operation mode.

【0008】このように、スイッチを用いて指令または
データが入力されたときに割り込み信号により制御部が
待機モードから通常動作モードに移行するので、制御部
の待機モード時に一定時間ごとにスイッチの状態を監視
する必要がない。したがって、スイッチの応答時間を長
くすることなく、低消費電力化を図ることができる。
As described above, when a command or data is input using the switch, the control unit shifts from the standby mode to the normal operation mode by the interrupt signal. There is no need to monitor. Therefore, low power consumption can be achieved without increasing the response time of the switch.

【0009】第2の発明に係る測定器は、第1の発明に
係る測定器の構成において、制御部は、通常動作モード
での測定手段による測定動作および待機モードでの待機
状態を周期的に繰り返し、待機状態で割り込み信号発生
手段により割り込み信号が与えられたときに通常動作モ
ードに一旦移行してスイッチからの信号を処理した後に
待機モードに戻るものである。
The measuring device according to a second aspect of the present invention is the measuring device according to the first aspect of the present invention, wherein the control unit periodically controls the measuring operation by the measuring means in the normal operation mode and the standby state in the standby mode. Repeatedly, when an interrupt signal is given by the interrupt signal generating means in the standby state, the mode temporarily shifts to the normal operation mode, processes the signal from the switch, and then returns to the standby mode.

【0010】この場合、通常動作モードでの測定手段に
よる測定動作および待機モードでの待機状態が周期的に
繰り返される。制御部が待機状態のときに割り込み信号
発生手段からなる割り込み信号が与えられると、制御部
は通常動作モードに一旦移行し、スイッチからの信号を
処理した後に待機モードに戻る。このように、待機モー
ドでの待機状態においては、スイッチからの信号を処理
する期間のみに通常動作モードに移行するので、低消費
電力化が妨げられない。
In this case, the measuring operation by the measuring means in the normal operation mode and the standby state in the standby mode are periodically repeated. When an interrupt signal is generated from the interrupt signal generating means while the control unit is in a standby state, the control unit temporarily shifts to a normal operation mode, returns to the standby mode after processing a signal from the switch. As described above, in the standby state in the standby mode, the mode shifts to the normal operation mode only during the period of processing a signal from the switch, so that reduction in power consumption is not hindered.

【0011】第3の発明に係る測定器は、第1または第
2の発明に係る測定器の構成において、割り込み信号発
生手段は、スイッチにより前回入力された信号の状態を
記憶し、スイッチにより現在入力された信号の状態と記
憶した信号の状態とを比較し、今回入力された信号の状
態が記憶した信号の状態と異なる場合に割り込み信号を
制御部に与えるものである。
In the measuring instrument according to a third aspect of the present invention, in the configuration of the measuring instrument according to the first or second aspect, the interrupt signal generating means stores a state of a signal previously input by a switch and a current state by a switch. The state of the input signal is compared with the state of the stored signal, and when the state of the signal input this time is different from the state of the stored signal, an interrupt signal is given to the control unit.

【0012】この場合、スイッチにより前回入力された
信号の状態が記憶され、スイッチにより現在入力された
信号の状態と記憶された信号の状態とが比較され、現在
入力された信号の状態が記憶された信号の状態と異なる
場合に割り込み信号が制御部に与えられる。
In this case, the state of the previously input signal is stored by the switch, the state of the signal currently input by the switch is compared with the state of the stored signal, and the state of the currently input signal is stored. When the state is different from the state of the signal, an interrupt signal is given to the control unit.

【0013】それにより、スイッチにより入力される信
号に変化がない場合には、制御部は通常動作モードに移
行せずに待機モードを維持する。したがって、さらなる
低消費電力化が図られる。
Thus, when there is no change in the signal input by the switch, the control unit does not shift to the normal operation mode and maintains the standby mode. Therefore, further lower power consumption is achieved.

【0014】[0014]

【発明の実施の形態】図1は本発明の一実施例における
測定器の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a measuring instrument according to an embodiment of the present invention.

【0015】図1の測定器は、複数のスイッチを含むス
イッチ群1、P/S変換器(パラレル・シリアル変換
器)2、ROM(リードオンリメモリ)3、RAM(ラ
ンダムアクセスメモリ)4、CPU5、ゲートアレイ
6,7、LCD(液晶表示装置)8、メモリ9、および
アナログ回路からなる測定回路10を含む。
1 includes a switch group 1 including a plurality of switches, a P / S converter (parallel / serial converter) 2, a ROM (read only memory) 3, a RAM (random access memory) 4, and a CPU 5. , Gate arrays 6 and 7, an LCD (liquid crystal display) 8, a memory 9, and a measuring circuit 10 including an analog circuit.

【0016】また、測定回路10は、マルチプレクサ1
1、ゲイン切り換え回路12およびA/D変換器(アナ
ログ・デジタル変換器)13を含む。マルチプレクサ1
1は、複数のチャンネルに対応する複数の測定端子ch
1〜chnを備える。
The measuring circuit 10 includes a multiplexer 1
1, a gain switching circuit 12 and an A / D converter (analog / digital converter) 13 are included. Multiplexer 1
Reference numeral 1 denotes a plurality of measurement terminals ch corresponding to a plurality of channels.
1 to chn.

【0017】スイッチ群1は、複数のスイッチの状態を
パラレルスイッチ信号PSWとしてP/S変換器2に与
える。P/S変換器2は、パラレルスイッチ信号PSW
をシリアルスイッチ信号SSWに変換し、ゲートアレイ
6に与える。
The switch group 1 provides the P / S converter 2 with the states of the plurality of switches as parallel switch signals PSW. The P / S converter 2 outputs the parallel switch signal PSW
Is converted into a serial switch signal SSW and applied to the gate array 6.

【0018】ゲートアレイ6は、P/S変換器2から与
えられるシリアルスイッチ信号SSWに基づくスイッチ
処理、LCD8による表示処理および後述する割り込み
信号の発生処理を行う処理回路を構成する。このゲート
アレイ6は、P/S変換器2から与えられるシリアルス
イッチ信号SSWに変化があった場合に、割り込み信号
I2をCPU5に与える。
The gate array 6 constitutes a processing circuit for performing switch processing based on the serial switch signal SSW supplied from the P / S converter 2, display processing by the LCD 8, and generation processing of an interrupt signal described later. The gate array 6 provides an interrupt signal I2 to the CPU 5 when the serial switch signal SSW provided from the P / S converter 2 changes.

【0019】後述する測定回路10による測定結果は、
メモリ9に格納され、メモリ9に格納された測定結果が
LCD8の画面に表示される。ゲートアレイ7は、主と
して測定回路10による測定動作を行う処理回路を構成
する。
The measurement result by the measurement circuit 10 described later is:
The measurement results stored in the memory 9 are displayed on the screen of the LCD 8. The gate array 7 mainly constitutes a processing circuit for performing a measuring operation by the measuring circuit 10.

【0020】ROM3には、制御プログラムが格納され
る。RAM4は、例えばダイナミックRAMであり、主
として作業領域として用いられる。CPU5は、主とし
てコア回路、内部メモリおよび割り込み制御回路を含
み、通常動作モードおよび待機モードを有する。CPU
5は、ROM3に格納された制御プログラムを実行し、
ゲートアレイ6およびゲートアレイ7を制御する。
The ROM 3 stores a control program. The RAM 4 is, for example, a dynamic RAM, and is mainly used as a work area. CPU 5 mainly includes a core circuit, an internal memory, and an interrupt control circuit, and has a normal operation mode and a standby mode. CPU
5 executes a control program stored in the ROM 3,
The gate array 6 and the gate array 7 are controlled.

【0021】測定回路10の測定端子ch1〜chnの
うち電圧測定端子には電圧が与えられる。また、複数の
測定端子ch1〜chnのうち温度測定端子には、熱電
対または測温抵抗体が接続される。
A voltage is applied to a voltage measurement terminal among the measurement terminals ch1 to chn of the measurement circuit 10. In addition, a thermocouple or a resistance thermometer is connected to the temperature measurement terminal among the plurality of measurement terminals ch1 to chn.

【0022】マルチプレクサ11は、測定端子ch1〜
chnから入力された電圧を選択的に測定信号としてゲ
イン切り換え回路12に与える。ゲイン切り換え回路1
2は、マルチプレクサ11から与えられた測定信号を所
定のゲイン(利得)で増幅し、A/D変換器13に与え
る。A/D変換器13は、ゲイン切り換え回路12から
与えられた測定信号をデジタルの測定データに変換し、
ゲートアレイ7に与える。ゲートアレイ7は、A/D変
換器13から与えられた測定データをCPU5に与え
る。
The multiplexer 11 has measurement terminals ch1 to ch1.
The voltage input from chn is selectively supplied to the gain switching circuit 12 as a measurement signal. Gain switching circuit 1
2 amplifies the measurement signal supplied from the multiplexer 11 with a predetermined gain (gain) and supplies the amplified signal to the A / D converter 13. The A / D converter 13 converts the measurement signal given from the gain switching circuit 12 into digital measurement data,
This is given to the gate array 7. The gate array 7 gives the measurement data given from the A / D converter 13 to the CPU 5.

【0023】本実施例では、ゲートアレイ7および測定
回路10が測定手段を構成し、CPU5が制御部に相当
し、スイッチ群1がスイッチに相当し、ゲートアレイ6
が割り込み信号発生手段に相当する。
In this embodiment, the gate array 7 and the measuring circuit 10 constitute measuring means, the CPU 5 corresponds to a control unit, the switch group 1 corresponds to a switch, and the gate array 6
Corresponds to an interrupt signal generating means.

【0024】図2は図1の測定器におけるゲートアレイ
6の主要部の構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a main part of the gate array 6 in the measuring device of FIG.

【0025】ゲートアレイ6は、S/P変換器(シリア
ル・パラレル変換器)61、レジスタ62,63および
比較回路64を含む。
The gate array 6 includes an S / P converter (serial / parallel converter) 61, registers 62 and 63, and a comparison circuit 64.

【0026】S/P変換器61は、図1のP/S変換器
2から与えられるシリアルスイッチ信号SSWをパラレ
ル信号に変換し、スイッチデータとしてレジスタ62に
与える。レジスタ62は、S/P変換器61から与えら
れるスイッチデータをクロック信号CLKに同期して保
持して出力する。レジスタ63は、レジスタ62から出
力されるデータをクロック信号CLKに同期して保持す
る。これにより、レジスタ62には今回のスイッチデー
タが保持され、レジスタ63には前回のスイッチデータ
が保持される。
The S / P converter 61 converts the serial switch signal SSW supplied from the P / S converter 2 in FIG. 1 into a parallel signal, and supplies the parallel signal to the register 62 as switch data. Register 62 holds and outputs the switch data provided from S / P converter 61 in synchronization with clock signal CLK. Register 63 holds data output from register 62 in synchronization with clock signal CLK. Thus, the register 62 holds the current switch data, and the register 63 holds the previous switch data.

【0027】比較回路64は、レジスタ62に保持され
る今回のスイッチデータとレジスタ63に保持される前
回のスイッチデータとを比較し、両者が異なる場合に割
り込み信号I2を出力する。
The comparison circuit 64 compares the current switch data held in the register 62 with the previous switch data held in the register 63, and outputs an interrupt signal I2 if they are different.

【0028】図3は図2のゲートアレイ6の動作を示す
タイミング図である。クロック信号CLKに同期してレ
ジスタ62にスイッチデータD1,D2,D3,D4が
順次入力されて保持される。また、レジスタ63には、
クロック信号CLKの1周期分遅延してレジスタ62か
ら出力されるスイッチデータD1,D2,D3が順次保
持される。
FIG. 3 is a timing chart showing the operation of the gate array 6 of FIG. The switch data D1, D2, D3, and D4 are sequentially input to the register 62 and held in synchronization with the clock signal CLK. The register 63 has
The switch data D1, D2, and D3 output from the register 62 after being delayed by one cycle of the clock signal CLK are sequentially held.

【0029】ここで、スイッチデータD1,D2が等し
く、スイッチデータD3がスイッチデータD1,D2と
異なるものとする。この場合、レジスタ62にスイッチ
データD3が保持され、レジスタ63にスイッチデータ
D2が保持されたときに、割り込み信号I2が発生す
る。
Here, it is assumed that the switch data D1 and D2 are equal and the switch data D3 is different from the switch data D1 and D2. In this case, when the switch data D3 is held in the register 62 and the switch data D2 is held in the register 63, the interrupt signal I2 is generated.

【0030】図4は図1の測定器におけるCPU5の動
作を示すフローチャートである。まず、電源を投入する
と、CPU5は通常動作モードになる。ユーザがスイッ
チ群1を操作することによりチャンネル数、測定周期お
よび測定時間を入力する。CPU5は、入力されたチャ
ンネル数、測定周期および測定時間を設定する(ステッ
プS1)。
FIG. 4 is a flowchart showing the operation of the CPU 5 in the measuring device of FIG. First, when the power is turned on, the CPU 5 enters the normal operation mode. The user operates the switch group 1 to input the number of channels, the measurement period, and the measurement time. The CPU 5 sets the number of input channels, the measurement period, and the measurement time (step S1).

【0031】次に、ユーザがスイッチ群1のスイッチ操
作により測定開始を指令すると、CPU5は測定を開始
する(ステップS2)。それにより、CPU5は、ゲー
トアレイ7および測定回路10による測定データの収集
動作を行う(ステップS3)。その後、CPU5は待機
モードに移行し、待機状態になる(ステップS4)。
Next, when the user commands the start of measurement by operating the switches of the switch group 1, the CPU 5 starts measurement (step S2). Thereby, the CPU 5 performs an operation of collecting measurement data by the gate array 7 and the measurement circuit 10 (Step S3). Thereafter, the CPU 5 shifts to the standby mode and enters a standby state (step S4).

【0032】一方、一定時間ごとに、タイマーによる割
り込み(以下、タイマー割り込みと呼ぶ)が発生し、割
り込み信号I1が与えられる。タイマー割り込みにより
CPU5は待機モードから通常動作モードに移行し、収
集動作を行う(ステップS3)。このようにして、タイ
マー割り込みにより収集動作および待機状態が繰り返し
行われる。
On the other hand, an interrupt by a timer (hereinafter, referred to as a timer interrupt) is generated at regular intervals, and an interrupt signal I1 is given. Due to the timer interruption, the CPU 5 shifts from the standby mode to the normal operation mode, and performs a collecting operation (step S3). In this way, the collection operation and the standby state are repeatedly performed by the timer interruption.

【0033】また、CPU5が待機状態のときに、スイ
ッチ群1を操作すると、スイッチ操作による割り込み
(以下、スイッチ割り込みと呼ぶ)が発生し、CPU5
に割り込み信号I2が与えられる。それにより、CPU
5は、待機モードから通常動作モードに移行し、スイッ
チ処理を行う(ステップS5)。その後、CPU5は、
通常動作モードから待機モードに移行し、待機状態に戻
る(ステップS4)。
When the switch group 1 is operated while the CPU 5 is in the standby state, an interrupt due to a switch operation (hereinafter referred to as a switch interrupt) is generated.
Is supplied with an interrupt signal I2. Thereby, CPU
5 shifts from the standby mode to the normal operation mode, and performs a switch process (step S5). After that, the CPU 5
The mode shifts from the normal operation mode to the standby mode, and returns to the standby state (step S4).

【0034】このように、スイッチ割り込みによりCP
U5が待機モードから通常動作モードに一旦移行してス
イッチ処理が行われた後、再び待機モードに戻るので、
スイッチ群1のスイッチの応答時間が短く、かつ低消費
電力化が図られる。
As described above, the switch interrupt causes the CP
After U5 temporarily shifts from the standby mode to the normal operation mode and performs a switch process, the U5 returns to the standby mode again.
The response time of the switches in the switch group 1 is short, and the power consumption is reduced.

【0035】図5はCPU5の収集動作、スイッチ動作
および待機状態の関係を示す図である。
FIG. 5 is a diagram showing the relationship between the collecting operation, the switching operation, and the standby state of the CPU 5.

【0036】図5(a)に示すように、CPU5が待機
状態のときに、タイマー割り込みが発生すると、CPU
5は待機モードから通常動作モードに移行し、収集動作
を行った後、通常動作モードから待機モードに移行し、
待機状態になる。そして、CPU5が待機状態のとき
に、スイッチ割り込みが発生すると、CPU5は待機モ
ードから通常動作モードに移行し、スイッチ処理を行っ
た後、再び通常動作モードから待機モードに移行し、待
機状態になる。
As shown in FIG. 5A, when a timer interrupt occurs while the CPU 5 is in a standby state, the CPU 5
5 shifts from the standby mode to the normal operation mode, and after performing the collecting operation, shifts from the normal operation mode to the standby mode;
It goes into a standby state. Then, when a switch interrupt occurs while the CPU 5 is in the standby state, the CPU 5 shifts from the standby mode to the normal operation mode, performs the switch processing, shifts again from the normal operation mode to the standby mode, and enters the standby state. .

【0037】図5(b)に示すように、CPU5が待機
状態のときに、スイッチ割り込みが発生すると、CPU
5が待機モードから通常動作モードに移行し、スイッチ
処理を行う。CPU5のスイッチ処理中にタイマー割り
込みが発生すると、CPU5はスイッチ処理を中断し、
収集動作を行った後、再びスイッチ処理を続ける。その
後、CPU5は通常動作モードから待機モードに移行
し、待機状態になる。
As shown in FIG. 5B, when a switch interrupt occurs while the CPU 5 is in a standby state, the CPU 5
5 shifts from the standby mode to the normal operation mode, and performs switch processing. If a timer interrupt occurs during the switch processing of the CPU 5, the CPU 5 suspends the switch processing,
After performing the collecting operation, the switch processing is continued again. Thereafter, the CPU 5 shifts from the normal operation mode to the standby mode, and enters a standby state.

【0038】図5(c)に示すように、CPU5が待機
状態のときに、タイマー割り込みが発生すると、CPU
5は待機モードから通常動作モードに移行し、収集動作
を行う。CPU5の収集動作中にスイッチ割り込みが発
生すると、収集動作が終了するまで、スイッチ割り込み
が待機させられ収集動作の終了後、CPU5はスイッチ
処理を行う。スイッチ処理の終了後、CPU5は通常動
作モードから待機モードに移行し、待機状態になる。
As shown in FIG. 5C, when a timer interrupt occurs while the CPU 5 is in a standby state, the CPU 5
5 shifts from the standby mode to the normal operation mode, and performs the collecting operation. If a switch interrupt occurs during the collecting operation of the CPU 5, the switch interrupt is made to wait until the collecting operation is completed. After the collecting operation is completed, the CPU 5 performs a switching process. After the end of the switch processing, the CPU 5 shifts from the normal operation mode to the standby mode, and enters a standby state.

【0039】このように、スイッチ割り込みによるスイ
ッチ処理とタイマー割り込みによる収集動作とが競合し
た場合には、収集動作が優先的に実行される。したがっ
て、スイッチ割り込みにより収集動作が中断することは
ない。
As described above, when the switch processing by the switch interrupt and the collecting operation by the timer interrupt conflict, the collecting operation is executed with priority. Therefore, the collecting operation is not interrupted by the switch interrupt.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における測定器の構成を示す
ブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a measuring instrument according to an embodiment of the present invention.

【図2】図1の測定器におけるゲートアレイの主要部の
構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a main part of a gate array in the measuring device of FIG.

【図3】図2のゲートアレイの動作を示すタイミング図
である。
FIG. 3 is a timing chart showing an operation of the gate array of FIG. 2;

【図4】図1の測定器におけるCPUの動作を示すフロ
ーチャートである。
FIG. 4 is a flowchart illustrating an operation of a CPU in the measuring device of FIG. 1;

【図5】図5はCPUの収集動作、スイッチ動作および
待機状態の関係を示す図である。
FIG. 5 is a diagram illustrating a relationship among a collection operation, a switch operation, and a standby state of the CPU.

【符号の説明】[Explanation of symbols]

1 スイッチ群 2 P/S変換器 5 CPU 6,7 ゲートアレイ 61 S/P変換器 62,63 レジスタ I1,I2 割り込み信号 Reference Signs List 1 switch group 2 P / S converter 5 CPU 6, 7 gate array 61 S / P converter 62, 63 register I1, I2 interrupt signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 所定の物理量を測定する測定手段と、 通常動作モードおよび待機モードを有し、前記測定手段
の動作を制御する制御部と、 指令またはデータを前記制御部に信号として入力するた
めのスイッチと、 前記待機モード時に前記スイッチによる信号の入力に応
答して前記制御部を前記通常動作モードに移行させるた
めの割り込み信号を前記制御部に与える割り込み信号発
生手段とを備えたことを特徴とする測定器。
A measuring unit for measuring a predetermined physical quantity; a control unit having a normal operation mode and a standby mode for controlling the operation of the measuring unit; and inputting a command or data to the control unit as a signal. And an interrupt signal generating means for giving an interrupt signal to the control unit for shifting the control unit to the normal operation mode in response to input of a signal by the switch in the standby mode. Measuring instrument.
【請求項2】 前記制御部は、前記通常動作モードでの
前記測定手段による測定動作および前記待機モードでの
待機状態を周期的に繰り返し、前記待機状態で前記割り
込み信号発生手段により前記割り込み信号が与えられた
ときに前記通常動作モードに一旦移行して前記スイッチ
からの信号を処理した後に前記待機モードに戻ることを
特徴とする請求項1記載の測定器。
2. The control section periodically repeats a measurement operation by the measurement means in the normal operation mode and a standby state in the standby mode, and the interrupt signal is generated by the interrupt signal generation means in the standby state. 2. The measuring instrument according to claim 1, wherein when given, the mode temporarily shifts to the normal operation mode, processes a signal from the switch, and then returns to the standby mode.
【請求項3】 前記割り込み信号発生手段は、前記スイ
ッチにより前回入力された信号の状態を記憶し、前記ス
イッチにより現在入力された信号の状態と前記記憶した
信号の状態とを比較し、現在入力された信号の状態が前
記記憶した信号の状態と異なる場合に前記割り込み信号
を前記制御部に与えることを特徴とする請求項1または
2記載の測定器。
3. The interrupt signal generating means stores a state of a signal previously input by the switch, compares a state of a signal currently input by the switch with a state of the stored signal, and 3. The measuring instrument according to claim 1, wherein the interrupt signal is given to the control unit when a state of the stored signal is different from a state of the stored signal.
JP11058549A 1999-03-05 1999-03-05 Measuring unit Pending JP2000258194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11058549A JP2000258194A (en) 1999-03-05 1999-03-05 Measuring unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11058549A JP2000258194A (en) 1999-03-05 1999-03-05 Measuring unit

Publications (1)

Publication Number Publication Date
JP2000258194A true JP2000258194A (en) 2000-09-22

Family

ID=13087547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11058549A Pending JP2000258194A (en) 1999-03-05 1999-03-05 Measuring unit

Country Status (1)

Country Link
JP (1) JP2000258194A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254961A (en) * 2010-06-08 2011-12-22 Tiger Vacuum Bottle Co Ltd Electric rice cooker
JP2012065538A (en) * 2010-09-16 2012-03-29 Samsung Sdi Co Ltd Power storage system
JP2017003016A (en) * 2015-06-11 2017-01-05 Kybモーターサイクルサスペンション株式会社 Shock absorber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216817A (en) * 1988-07-05 1990-01-19 Hioki Ee Corp Detection of switch input in the middle of device operation
JPH08308121A (en) * 1995-05-12 1996-11-22 Sony Corp Battery pack, its operation mode controlling method, and electronic equipment
JPH1082668A (en) * 1996-09-10 1998-03-31 Falcon Planning Kk Environment monitoring system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216817A (en) * 1988-07-05 1990-01-19 Hioki Ee Corp Detection of switch input in the middle of device operation
JPH08308121A (en) * 1995-05-12 1996-11-22 Sony Corp Battery pack, its operation mode controlling method, and electronic equipment
JPH1082668A (en) * 1996-09-10 1998-03-31 Falcon Planning Kk Environment monitoring system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254961A (en) * 2010-06-08 2011-12-22 Tiger Vacuum Bottle Co Ltd Electric rice cooker
JP2012065538A (en) * 2010-09-16 2012-03-29 Samsung Sdi Co Ltd Power storage system
JP2017003016A (en) * 2015-06-11 2017-01-05 Kybモーターサイクルサスペンション株式会社 Shock absorber

Similar Documents

Publication Publication Date Title
JP2000258194A (en) Measuring unit
JP2004288087A (en) Information processor
JP4917357B2 (en) measuring device
JP2711111B2 (en) Data processing device, measuring method and control method
JPS58205829A (en) Electronic thermometer
JP3269194B2 (en) Electronic clock
KR20030006540A (en) Apparatus for controlling phase of sampling clock in the LCD system and method thereof
US20020060553A1 (en) Indicating method of battery life and electronic device
JP2010101681A (en) Semiconductor tester
JPH0798644A (en) Character display data write device
JP3583578B2 (en) Electronics
JP2001042906A (en) Programmable logic controller
JP2001142434A (en) Liquid crystal display device
JPH10161731A (en) Simulation device of plant control program
JP3650482B2 (en) Waveform recorder
JP3270818B2 (en) Button device
JP5066185B2 (en) Sequence control device and test device
JPS62274220A (en) Measuring instrument
JPH10161622A (en) Method for controlling screen saver
JP3238867B2 (en) Battery voltage measuring method and device
JPH0587958A (en) Multifunction electronic timekeeper
JPS63109328A (en) Multipoint data recording apparatus
JP2005275417A (en) Driving unit and liquid crystal apparatus
KR19990015507A (en) Micom test device
JPH05119069A (en) Digital oscilloscope

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909