JP2000252856A - 外部入力付応答器 - Google Patents
外部入力付応答器Info
- Publication number
- JP2000252856A JP2000252856A JP11052848A JP5284899A JP2000252856A JP 2000252856 A JP2000252856 A JP 2000252856A JP 11052848 A JP11052848 A JP 11052848A JP 5284899 A JP5284899 A JP 5284899A JP 2000252856 A JP2000252856 A JP 2000252856A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- gate
- unit
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 複数種類のデータをデータ記憶部に記憶さ
せ、これらのデータの中から必要なデータのみを選択し
て質問器へ伝送する応答器を提供する。 【解決手段】 複数種類のデータを記憶するデータ記憶
部１０と、質問器からの信号を受信する受信手段１、２
と、信号が受信されたことを条件としてデータ記憶部に
記憶されたデータを既定のタイミングで順次出力させる
制御手段３〜９と、外部入力検出手段１５、１６と、デ
ータ記憶部から出力されるデータのうち、外部入力検出
手段による検出結果に対応した特定のデータの出力タイ
ミングに同期した同期信号を出力する同期信号出力手段
１７と、データ記憶部から出力されたデータを入力し、
同期信号に同期してゲートを開くことによって、入力さ
れたデータの中から特定のデータを選択して出力するゲ
ート手段１４と、出力された特定のデータを質問器に送
信する送信手段１８、１９、２０、１とを設けた。
せ、これらのデータの中から必要なデータのみを選択し
て質問器へ伝送する応答器を提供する。 【解決手段】 複数種類のデータを記憶するデータ記憶
部１０と、質問器からの信号を受信する受信手段１、２
と、信号が受信されたことを条件としてデータ記憶部に
記憶されたデータを既定のタイミングで順次出力させる
制御手段３〜９と、外部入力検出手段１５、１６と、デ
ータ記憶部から出力されるデータのうち、外部入力検出
手段による検出結果に対応した特定のデータの出力タイ
ミングに同期した同期信号を出力する同期信号出力手段
１７と、データ記憶部から出力されたデータを入力し、
同期信号に同期してゲートを開くことによって、入力さ
れたデータの中から特定のデータを選択して出力するゲ
ート手段１４と、出力された特定のデータを質問器に送
信する送信手段１８、１９、２０、１とを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、個別対象物認識シ
ステム（データキャリアシステム）の応答器（ＩＤタ
グ）に関する。
ステム（データキャリアシステム）の応答器（ＩＤタ
グ）に関する。
【０００２】
【従来の技術】個別対象物認識システム（データキャリ
アシステム）は、質問器（リーダ／ライタ）が、２．４
５ＧＨｚ帯のマイクロ波を用いて、この質問器（リーダ
／ライタ）から離れた位置にある応答器（ＩＤタグ）の
中に記憶された個別データを読み出し、また応答器（Ｉ
Ｄタグ）にデータを書き込むシステムである。このデー
タキャリアシステムは、ＦＡ（Factory Automation）、
物流、鉄道切符およびスーパーマーケットの価格読み取
り、あるいは鉄道保安装置等に利用されている。このデ
ータキャリアシステムにおいて、ＩＤタグの外部から入
力されたデータを、ＩＤタグに内蔵されたＥ2ＰＲＯＭ
に記憶させるものがある。
アシステム）は、質問器（リーダ／ライタ）が、２．４
５ＧＨｚ帯のマイクロ波を用いて、この質問器（リーダ
／ライタ）から離れた位置にある応答器（ＩＤタグ）の
中に記憶された個別データを読み出し、また応答器（Ｉ
Ｄタグ）にデータを書き込むシステムである。このデー
タキャリアシステムは、ＦＡ（Factory Automation）、
物流、鉄道切符およびスーパーマーケットの価格読み取
り、あるいは鉄道保安装置等に利用されている。このデ
ータキャリアシステムにおいて、ＩＤタグの外部から入
力されたデータを、ＩＤタグに内蔵されたＥ2ＰＲＯＭ
に記憶させるものがある。
【０００３】
【発明が解決しようとする課題】しかし、上記のＩＤタ
グにおいて、複数種類のデータをＥ2ＰＲＯＭに記憶さ
せ、これらのデータの中から必要なデータのみを選択し
てリーダ／ライタへ伝送するものはなかった。本発明
は、上記の問題を解決するためになされたもので、複数
種類のデータをＥ2ＰＲＯＭに記憶させ、これらのデー
タの中から必要なデータのみを選択してリーダ／ライタ
へ伝送するＩＤタグを提供するものである。
グにおいて、複数種類のデータをＥ2ＰＲＯＭに記憶さ
せ、これらのデータの中から必要なデータのみを選択し
てリーダ／ライタへ伝送するものはなかった。本発明
は、上記の問題を解決するためになされたもので、複数
種類のデータをＥ2ＰＲＯＭに記憶させ、これらのデー
タの中から必要なデータのみを選択してリーダ／ライタ
へ伝送するＩＤタグを提供するものである。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、複数種類のデータを記憶するデータ記憶部と、応答
器とは別体の質問器からの信号を受信する受信手段と、
この受信手段によって前記質問器からの信号が受信され
たことを条件として、前記データ記憶部に記憶された複
数種類のデータを既定のタイミングで順次出力させる制
御手段と、外部入力を検出する外部入力検出手段と、前
記データ記憶部から出力される複数種類のデータのう
ち、前記外部入力検出手段による検出結果に対応した特
定のデータの出力タイミングに同期した同期信号を出力
する同期信号出力手段と、前記データ記憶部から出力さ
れた複数種類のデータを入力し、前記同期信号に同期し
てゲートを開くことによって、入力された複数種類のデ
ータの中から特定のデータを選択して出力するゲート手
段と、このゲート手段から出力された特定のデータを前
記質問器に送信する送信手段とを有することを特徴とす
る。
は、複数種類のデータを記憶するデータ記憶部と、応答
器とは別体の質問器からの信号を受信する受信手段と、
この受信手段によって前記質問器からの信号が受信され
たことを条件として、前記データ記憶部に記憶された複
数種類のデータを既定のタイミングで順次出力させる制
御手段と、外部入力を検出する外部入力検出手段と、前
記データ記憶部から出力される複数種類のデータのう
ち、前記外部入力検出手段による検出結果に対応した特
定のデータの出力タイミングに同期した同期信号を出力
する同期信号出力手段と、前記データ記憶部から出力さ
れた複数種類のデータを入力し、前記同期信号に同期し
てゲートを開くことによって、入力された複数種類のデ
ータの中から特定のデータを選択して出力するゲート手
段と、このゲート手段から出力された特定のデータを前
記質問器に送信する送信手段とを有することを特徴とす
る。
【０００５】このような構成によれば、同期信号出力手
段が、外部入力の有無あるいは複数の外部入力のうちの
どれが入力されたかに応じて、異なる同期信号を出力
し、ゲート手段が、出力された同期信号に同期してゲー
トを開閉することによって、データ記憶部から出力され
る複数種類のデータの中から、外部入力に対応した特定
のデータのみを選択して出力し、送信手段が、出力され
た特定のデータのみを送信するので、データ記憶部に記
憶された複数種類のデータの中から、外部入力に対応し
た特定のデータのみを選択して送信することができる。
段が、外部入力の有無あるいは複数の外部入力のうちの
どれが入力されたかに応じて、異なる同期信号を出力
し、ゲート手段が、出力された同期信号に同期してゲー
トを開閉することによって、データ記憶部から出力され
る複数種類のデータの中から、外部入力に対応した特定
のデータのみを選択して出力し、送信手段が、出力され
た特定のデータのみを送信するので、データ記憶部に記
憶された複数種類のデータの中から、外部入力に対応し
た特定のデータのみを選択して送信することができる。
【０００６】請求項２に記載の発明は、前記外部入力検
出手段は、複数の外部イベント入力検出手段を含むこと
を特徴とする。請求項３に記載の発明は、前記制御手段
は、前記データ記憶部、外部入力検出手段、同期信号出
力手段、ゲート手段および送信手段の電源をオン／オフ
する電源制御手段を有し、この電源制御手段は、前記受
信手段によって前記質問器からの信号が受信されたこと
を条件として、前記データ記憶部、外部入力検出手段、
同期信号出力手段、ゲート手段および送信手段の電源を
オンさせ、前記送信手段による前記質問器への特定デー
タの送信が完了したことを条件として、前記データ記憶
部、外部入力検出手段、同期信号出力手段、ゲート手段
および送信手段の電源をオフさせることを特徴とする。
出手段は、複数の外部イベント入力検出手段を含むこと
を特徴とする。請求項３に記載の発明は、前記制御手段
は、前記データ記憶部、外部入力検出手段、同期信号出
力手段、ゲート手段および送信手段の電源をオン／オフ
する電源制御手段を有し、この電源制御手段は、前記受
信手段によって前記質問器からの信号が受信されたこと
を条件として、前記データ記憶部、外部入力検出手段、
同期信号出力手段、ゲート手段および送信手段の電源を
オンさせ、前記送信手段による前記質問器への特定デー
タの送信が完了したことを条件として、前記データ記憶
部、外部入力検出手段、同期信号出力手段、ゲート手段
および送信手段の電源をオフさせることを特徴とする。
【０００７】
【発明の実施の形態】本発明の一実施形態である外部入
力付ＩＤタグの構成を説明する。図１はこの外部入力付
ＩＤタグの電気回路のブロック図である。図中の１は、
電波を送受信するアンテナで、前記電波によって、ＩＤ
タグ（応答器）と、このＩＤタグとは別体で、このＩＤ
タグから離れた位置にあるリーダ／ライタ（質問器）と
の間でデータの伝送が行われる。
力付ＩＤタグの構成を説明する。図１はこの外部入力付
ＩＤタグの電気回路のブロック図である。図中の１は、
電波を送受信するアンテナで、前記電波によって、ＩＤ
タグ（応答器）と、このＩＤタグとは別体で、このＩＤ
タグから離れた位置にあるリーダ／ライタ（質問器）と
の間でデータの伝送が行われる。
【０００８】アンテナ１で受信された電波は、検波ダイ
オード２に送られ、この検波ダイオード２で検波され
る。検波ダイオード２の出力は、ウェイクアップ回路３
に入力され、このウェイクアップ回路３の出力は、Ｖｃ
ｃ２制御Ｆ．Ｆ．４のリセット端子Ｒｅｓｅｔに入力さ
れる。ウェイクアップ回路３およびＶｃｃ２制御Ｆ．
Ｆ．４は、電池２１が直接供給する電源電圧Ｖｃｃ１に
よって駆動される。
オード２に送られ、この検波ダイオード２で検波され
る。検波ダイオード２の出力は、ウェイクアップ回路３
に入力され、このウェイクアップ回路３の出力は、Ｖｃ
ｃ２制御Ｆ．Ｆ．４のリセット端子Ｒｅｓｅｔに入力さ
れる。ウェイクアップ回路３およびＶｃｃ２制御Ｆ．
Ｆ．４は、電池２１が直接供給する電源電圧Ｖｃｃ１に
よって駆動される。
【０００９】Ｖｃｃ２制御Ｆ．Ｆ．４は、電池２１から
供給された電源電圧Ｖｃｃ１から電源電圧Ｖｃｃ２を生
成し、前記ウェイクアップ回路３以外の回路ブロックに
供給する。ただし、前記アンテナ１、検波ダイオード
２、および後述する変調ダイオード２０には、電源を供
給する必要がないので、これらの構成には、電源電圧Ｖ
ｃｃ１、Ｖｃｃ２のどちらも供給されていない。すなわ
ち、前記ウェイクアップ回路３、Ｖｃｃ２制御Ｆ．Ｆ．
４、アンテナ１、検波ダイオード２、および後述する変
調ダイオード２０以外の全ての回路ブロックは、電源電
圧Ｖｃｃ２によって駆動される。
供給された電源電圧Ｖｃｃ１から電源電圧Ｖｃｃ２を生
成し、前記ウェイクアップ回路３以外の回路ブロックに
供給する。ただし、前記アンテナ１、検波ダイオード
２、および後述する変調ダイオード２０には、電源を供
給する必要がないので、これらの構成には、電源電圧Ｖ
ｃｃ１、Ｖｃｃ２のどちらも供給されていない。すなわ
ち、前記ウェイクアップ回路３、Ｖｃｃ２制御Ｆ．Ｆ．
４、アンテナ１、検波ダイオード２、および後述する変
調ダイオード２０以外の全ての回路ブロックは、電源電
圧Ｖｃｃ２によって駆動される。
【００１０】Ｖｃｃ２制御Ｆ．Ｆ．４には、制御端子Ｃ
ＮＴが設けられていて、この制御端子ＣＮＴにＬｏｗレ
ベルの制御電圧を印加し、かつ前記リセット端子Ｒｅｓ
ｅｔにリセット解除信号としてＬｏｗレベルの電圧を印
加すると、Ｖｃｃ２制御Ｆ．Ｆ．４は電源電圧Ｖｃｃ２
を出力する。制御端子ＣＮＴにＨｉｇｈレベルを印加し
たときには、電源電圧Ｖｃｃ２は出力されず、従って、
この電源電圧Ｖｃｃ２によって駆動される回路ブロック
の電源はＯＦＦされる。
ＮＴが設けられていて、この制御端子ＣＮＴにＬｏｗレ
ベルの制御電圧を印加し、かつ前記リセット端子Ｒｅｓ
ｅｔにリセット解除信号としてＬｏｗレベルの電圧を印
加すると、Ｖｃｃ２制御Ｆ．Ｆ．４は電源電圧Ｖｃｃ２
を出力する。制御端子ＣＮＴにＨｉｇｈレベルを印加し
たときには、電源電圧Ｖｃｃ２は出力されず、従って、
この電源電圧Ｖｃｃ２によって駆動される回路ブロック
の電源はＯＦＦされる。
【００１１】前記ウェイクアップ回路３、Ｖｃｃ２制御
Ｆ．Ｆ．４、アンテナ１、検波ダイオード２、および後
述する変調ダイオード２０以外の全ての回路ブロックに
は、電源電圧Ｖｃｃ２が供給されるので、ディレイ回路
５にもまた、電源電圧Ｖｃｃ２が供給される。このディ
レイ回路５の出力はインバータ６に入力され、このイン
バータ６の出力であるリセット解除信号ＲＲＢは、カウ
ンタ回路７のリセット端子Ｒｅｓｅｔ、およびＮＯＲゲ
ート８の二つの入力端子のうちの一方に入力されてい
る。
Ｆ．Ｆ．４、アンテナ１、検波ダイオード２、および後
述する変調ダイオード２０以外の全ての回路ブロックに
は、電源電圧Ｖｃｃ２が供給されるので、ディレイ回路
５にもまた、電源電圧Ｖｃｃ２が供給される。このディ
レイ回路５の出力はインバータ６に入力され、このイン
バータ６の出力であるリセット解除信号ＲＲＢは、カウ
ンタ回路７のリセット端子Ｒｅｓｅｔ、およびＮＯＲゲ
ート８の二つの入力端子のうちの一方に入力されてい
る。
【００１２】カウンタ回路７は、このカウンタ回路７の
リセット端子ＲｅｓｅｔにＨｉｇｈレベルが入力された
とき、リセット状態とされ、リセット端子Ｒｅｓｅｔに
Ｌｏｗレベルが入力されたとき、リセットが解除され
る。
リセット端子ＲｅｓｅｔにＨｉｇｈレベルが入力された
とき、リセット状態とされ、リセット端子Ｒｅｓｅｔに
Ｌｏｗレベルが入力されたとき、リセットが解除され
る。
【００１３】カウンタ回路７の第１の出力Ｑ１および第
２の出力Ｑ２は、ＡＮＤゲート９の二つの入力端子に入
力されている。また、カウンタ回路７の第２の出力Ｑ２
は、前記ＮＯＲゲート８のもう一方の入力端子にも入力
されている。ＡＮＤゲート９の出力は、Ｖｃｃ２制御信
号ＶＣＦとなっていて、このＶｃｃ２制御信号ＶＣＦ
は、前記Ｖｃｃ２制御Ｆ．Ｆ．４の制御端子ＣＮＴに入
力されている。
２の出力Ｑ２は、ＡＮＤゲート９の二つの入力端子に入
力されている。また、カウンタ回路７の第２の出力Ｑ２
は、前記ＮＯＲゲート８のもう一方の入力端子にも入力
されている。ＡＮＤゲート９の出力は、Ｖｃｃ２制御信
号ＶＣＦとなっていて、このＶｃｃ２制御信号ＶＣＦ
は、前記Ｖｃｃ２制御Ｆ．Ｆ．４の制御端子ＣＮＴに入
力されている。
【００１４】ＮＯＲゲート８の出力は、チップセレクト
信号ＣＳＥとなっていて、このチップセレクト信号ＣＳ
Ｅは、命令パルス発生回路１２のリセット端子Ｒｅｓｅ
ｔ、およびＥ2ＰＲＯＭ（データ記憶部）１０のチップ
セレクト入力端子ＣＳに入力されている。
信号ＣＳＥとなっていて、このチップセレクト信号ＣＳ
Ｅは、命令パルス発生回路１２のリセット端子Ｒｅｓｅ
ｔ、およびＥ2ＰＲＯＭ（データ記憶部）１０のチップ
セレクト入力端子ＣＳに入力されている。
【００１５】発振回路１１は、周波数が６２．５ｋＨｚ
のクロックパルスＣＫ１を生成し、前記命令パルス発生
回路１２および分周回路１３へ出力する。分周回路１３
は、入力されたクロックパルスＣＫ１を２分周し、周波
数を３１．２５ｋＨｚとした分周クロックＣＫ２を前記
カウンタ回路７およびＥ2ＰＲＯＭ１０のクロック入力
端子ＣＬＫへ出力する。
のクロックパルスＣＫ１を生成し、前記命令パルス発生
回路１２および分周回路１３へ出力する。分周回路１３
は、入力されたクロックパルスＣＫ１を２分周し、周波
数を３１．２５ｋＨｚとした分周クロックＣＫ２を前記
カウンタ回路７およびＥ2ＰＲＯＭ１０のクロック入力
端子ＣＬＫへ出力する。
【００１６】前記命令パルス発生回路１２の出力ＤＡＩ
は、前記Ｅ2ＰＲＯＭ１０の入力端子ＤＩに入力され、
このＥ2ＰＲＯＭ１０の出力端子Ｄｏからの出力は、二
つの入力端子をもつＡＮＤゲート１４の一方の入力端子
に入力されている。
は、前記Ｅ2ＰＲＯＭ１０の入力端子ＤＩに入力され、
このＥ2ＰＲＯＭ１０の出力端子Ｄｏからの出力は、二
つの入力端子をもつＡＮＤゲート１４の一方の入力端子
に入力されている。
【００１７】第１の外部イベント入力検出回路１５は、
第１の外部イベント入力を検出し、第２の外部イベント
入力検出回路１６は、第２の外部イベント入力を検出す
る。第１の外部イベント入力検出回路１５および第２の
外部イベント入力検出回路１６の出力は、どちらもタイ
マー１７に入力されていて、このタイマー１７の出力Ｔ
ＯＵＴｎ（ｎ＝１〜３）は、前記ＡＮＤゲート１４のも
う一方の入力端子に入力されている。
第１の外部イベント入力を検出し、第２の外部イベント
入力検出回路１６は、第２の外部イベント入力を検出す
る。第１の外部イベント入力検出回路１５および第２の
外部イベント入力検出回路１６の出力は、どちらもタイ
マー１７に入力されていて、このタイマー１７の出力Ｔ
ＯＵＴｎ（ｎ＝１〜３）は、前記ＡＮＤゲート１４のも
う一方の入力端子に入力されている。
【００１８】ＡＮＤゲート１４の出力は、マンチェスタ
エンコーダ１８に入力され、このマンチェスタエンコー
ダ１８の出力は、ＦＳＫ Ｍｏｄ１９に入力され、この
ＦＳＫ Ｍｏｄ１９の出力は、変調ダイオード２０に入
力されている。変調ダイオード２０の出力は、前記アン
テナ１に送られ、ここからＩＤタグとは別体のリーダ／
ライタへ電波として送信される。
エンコーダ１８に入力され、このマンチェスタエンコー
ダ１８の出力は、ＦＳＫ Ｍｏｄ１９に入力され、この
ＦＳＫ Ｍｏｄ１９の出力は、変調ダイオード２０に入
力されている。変調ダイオード２０の出力は、前記アン
テナ１に送られ、ここからＩＤタグとは別体のリーダ／
ライタへ電波として送信される。
【００１９】次に、図２のフローチャートを参照して、
本実施形態の動作を説明する。以下の文中におけるＳ１
等は、フローチャート中のステップを表している。本実
施形態によるＩＤタグは、通常、すなわちリーダ／ライ
タからの電波を受信していないときには、このＩＤタグ
内に設けられた電池２１が供給する電源電圧Ｖｃｃ１に
よって、ウェイクアップ回路３およびＶｃｃ２制御Ｆ．
Ｆ．４のみが動作している。ウェイクアップ回路３は、
検波ダイオード２からの入力待ち状態となっている。
本実施形態の動作を説明する。以下の文中におけるＳ１
等は、フローチャート中のステップを表している。本実
施形態によるＩＤタグは、通常、すなわちリーダ／ライ
タからの電波を受信していないときには、このＩＤタグ
内に設けられた電池２１が供給する電源電圧Ｖｃｃ１に
よって、ウェイクアップ回路３およびＶｃｃ２制御Ｆ．
Ｆ．４のみが動作している。ウェイクアップ回路３は、
検波ダイオード２からの入力待ち状態となっている。
【００２０】まず、フローチャートに示していない処置
として、ＩＤタグがリーダ／ライタからの電波を受信す
る前に、リーダ／ライタへ送信するデータをＥ2ＰＲＯ
Ｍ１０に記憶させておく。この状態で、ＩＤタグはスリ
ープ状態、すなわちウェイクアップ回路３およびＶｃｃ
２制御Ｆ．Ｆ．４のみが動作している状態とされ、リー
ダ／ライタからの電波が受信されるのを待つ（Ｓ１）。
として、ＩＤタグがリーダ／ライタからの電波を受信す
る前に、リーダ／ライタへ送信するデータをＥ2ＰＲＯ
Ｍ１０に記憶させておく。この状態で、ＩＤタグはスリ
ープ状態、すなわちウェイクアップ回路３およびＶｃｃ
２制御Ｆ．Ｆ．４のみが動作している状態とされ、リー
ダ／ライタからの電波が受信されるのを待つ（Ｓ１）。
【００２１】前記リーダ／ライタが送信する既定周波数
の電波がアンテナ１によって受信されると（Ｓ２）、こ
の電波は検波ダイオード２で検波され、この検波ダイオ
ード２の出力電圧が一定のレベルに達すると、この出力
電圧が、検波ダイオード２の出力端子に接続されたウェ
イクアップ回路３によって検出され、このウェイクアッ
プ回路３は、次段のＶｃｃ２制御Ｆ．Ｆ．４のリセット
端子ＲｅｓｅｔにＬｏｗレベルの制御電圧を出力する
（Ｓ３）。すると、このＶｃｃ２制御Ｆ．Ｆ．４のリセ
ットが解除され、このＶｃｃ２制御Ｆ．Ｆ．４からは電
源電圧Ｖｃｃ２が出力される（Ｓ４）。
の電波がアンテナ１によって受信されると（Ｓ２）、こ
の電波は検波ダイオード２で検波され、この検波ダイオ
ード２の出力電圧が一定のレベルに達すると、この出力
電圧が、検波ダイオード２の出力端子に接続されたウェ
イクアップ回路３によって検出され、このウェイクアッ
プ回路３は、次段のＶｃｃ２制御Ｆ．Ｆ．４のリセット
端子ＲｅｓｅｔにＬｏｗレベルの制御電圧を出力する
（Ｓ３）。すると、このＶｃｃ２制御Ｆ．Ｆ．４のリセ
ットが解除され、このＶｃｃ２制御Ｆ．Ｆ．４からは電
源電圧Ｖｃｃ２が出力される（Ｓ４）。
【００２２】図３のタイミングチャートに示すように、
時刻ｔ０において、Ｖｃｃ２制御Ｆ．Ｆ．４によって電
源電圧Ｖｃｃ２の供給が開始されると、この電源電圧Ｖ
ｃｃ２によって駆動される回路がオンする。電源電圧Ｖ
ｃｃ２によって駆動される回路の一つであるディレイ回
路５は、電源電圧Ｖｃｃ２のオン時刻ｔ０から既定のデ
ィレイ時間Ｔ１だけ遅れた時刻ｔ１にＨｉｇｈレベルの
信号を出力する。この出力は、インバータ６で反転され
るので、このインバータ６は、時刻ｔ１にＬｏｗレベル
のリセット解除信号ＲＲＢを出力する。Ｌｏｗレベルの
リセット解除信号ＲＲＢは、カウンタ回路７のリセット
端子Ｒｅｓｅｔに入力され、カウンタ回路７のリセット
が解除される。
時刻ｔ０において、Ｖｃｃ２制御Ｆ．Ｆ．４によって電
源電圧Ｖｃｃ２の供給が開始されると、この電源電圧Ｖ
ｃｃ２によって駆動される回路がオンする。電源電圧Ｖ
ｃｃ２によって駆動される回路の一つであるディレイ回
路５は、電源電圧Ｖｃｃ２のオン時刻ｔ０から既定のデ
ィレイ時間Ｔ１だけ遅れた時刻ｔ１にＨｉｇｈレベルの
信号を出力する。この出力は、インバータ６で反転され
るので、このインバータ６は、時刻ｔ１にＬｏｗレベル
のリセット解除信号ＲＲＢを出力する。Ｌｏｗレベルの
リセット解除信号ＲＲＢは、カウンタ回路７のリセット
端子Ｒｅｓｅｔに入力され、カウンタ回路７のリセット
が解除される。
【００２３】カウンタ回路７のクロック入力端子ＣＬＫ
には、分周回路１３が出力する分周クロックＣＫ２が入
力されていて、この分周クロックＣＫ２の周波数は３
１．２５ｋＨｚである。リセットが解除されたカウンタ
回路７は、分周クロックＣＫ２のカウントを開始し、１
０２４カウントしたなら（図３における時刻ｔ７）、出
力端子Ｑ１およびＱ２からＨｉｇｈレベルを出力する。
すなわち、リセット解除から１０２４カウント／３１．
２５ｋＨｚ＝３２．７６８ｍｓｅｃ後にＨｉｇｈレベル
を出力する。
には、分周回路１３が出力する分周クロックＣＫ２が入
力されていて、この分周クロックＣＫ２の周波数は３
１．２５ｋＨｚである。リセットが解除されたカウンタ
回路７は、分周クロックＣＫ２のカウントを開始し、１
０２４カウントしたなら（図３における時刻ｔ７）、出
力端子Ｑ１およびＱ２からＨｉｇｈレベルを出力する。
すなわち、リセット解除から１０２４カウント／３１．
２５ｋＨｚ＝３２．７６８ｍｓｅｃ後にＨｉｇｈレベル
を出力する。
【００２４】これらの出力Ｑ１、Ｑ２は、どちらもＡＮ
Ｄゲート９に入力され、このＡＮＤゲート９の出力であ
るＶｃｃ２制御信号ＶＣＦは、前記Ｖｃｃ２制御Ｆ．
Ｆ．４の制御端子ＣＮＴに入力されている。従って、前
記リセット解除から３２．７６８ｍｓｅｃ後に、Ｖｃｃ
２制御信号ＶＣＦはＨｉｇｈレベルとなり、このＨｉｇ
ｈレベルの信号が制御端子ＣＮＴに入力されることによ
って、Ｖｃｃ２制御Ｆ．Ｆ．４がＯＦＦされ、電源電圧
Ｖｃｃ２の供給が停止される。
Ｄゲート９に入力され、このＡＮＤゲート９の出力であ
るＶｃｃ２制御信号ＶＣＦは、前記Ｖｃｃ２制御Ｆ．
Ｆ．４の制御端子ＣＮＴに入力されている。従って、前
記リセット解除から３２．７６８ｍｓｅｃ後に、Ｖｃｃ
２制御信号ＶＣＦはＨｉｇｈレベルとなり、このＨｉｇ
ｈレベルの信号が制御端子ＣＮＴに入力されることによ
って、Ｖｃｃ２制御Ｆ．Ｆ．４がＯＦＦされ、電源電圧
Ｖｃｃ２の供給が停止される。
【００２５】また、カウンタ回路７の出力Ｑ２は、前記
リセット解除信号ＲＲＢと共にＮＯＲゲート８に入力さ
れているので、このＮＯＲゲート８からは、図３に示す
チップセレクト信号ＣＳＥが出力される。すなわち、こ
のチップセレクト信号ＣＳＥは、リセット解除信号ＲＲ
ＢがＬｏｗレベルになる時刻ｔ１から、カウンタ回路７
の出力Ｑ２がＨｉｇｈレベルになる時刻ｔ７までの期
間、Ｈｉｇｈレベルとなる。
リセット解除信号ＲＲＢと共にＮＯＲゲート８に入力さ
れているので、このＮＯＲゲート８からは、図３に示す
チップセレクト信号ＣＳＥが出力される。すなわち、こ
のチップセレクト信号ＣＳＥは、リセット解除信号ＲＲ
ＢがＬｏｗレベルになる時刻ｔ１から、カウンタ回路７
の出力Ｑ２がＨｉｇｈレベルになる時刻ｔ７までの期
間、Ｈｉｇｈレベルとなる。
【００２６】このチップセレクト信号ＣＳＥ（Ｈｉｇｈ
レベル）は、命令パルス発生回路１２のリセット端子Ｒ
ｅｓｅｔに入力される。このリセット端子Ｒｅｓｅｔが
Ｌｏｗレベルである期間は、命令パルス発生回路１２の
出力であるＤＡＩには、この命令パルス発生回路１２に
入力されているクロックＣＫ１が分周された信号が出力
される。この出力は、Ｅ2ＰＲＯＭ１０の入力端子ＤＩ
に入力されるが、この入力端子ＤＩに１回でもＨｉｇｈ
レベルが入力されれば、Ｅ2ＰＲＯＭ１０は動作可能と
なる。従って、リセット端子ＲｅｓｅｔがＬｏｗレベル
である期間にＥ 2ＰＲＯＭ１０は動作可能となる。
レベル）は、命令パルス発生回路１２のリセット端子Ｒ
ｅｓｅｔに入力される。このリセット端子Ｒｅｓｅｔが
Ｌｏｗレベルである期間は、命令パルス発生回路１２の
出力であるＤＡＩには、この命令パルス発生回路１２に
入力されているクロックＣＫ１が分周された信号が出力
される。この出力は、Ｅ2ＰＲＯＭ１０の入力端子ＤＩ
に入力されるが、この入力端子ＤＩに１回でもＨｉｇｈ
レベルが入力されれば、Ｅ2ＰＲＯＭ１０は動作可能と
なる。従って、リセット端子ＲｅｓｅｔがＬｏｗレベル
である期間にＥ 2ＰＲＯＭ１０は動作可能となる。
【００２７】チップセレクト信号ＣＳＥによって命令パ
ルス発生回路１２のリセット端子ＲｅｓｅｔがＨｉｇｈ
レベルにされると、命令パルス発生回路１２はリセット
状態とされ、この命令パルス発生回路１２の出力である
ＤＡＩには、Ｌｏｗレベル一定値が出力される。
ルス発生回路１２のリセット端子ＲｅｓｅｔがＨｉｇｈ
レベルにされると、命令パルス発生回路１２はリセット
状態とされ、この命令パルス発生回路１２の出力である
ＤＡＩには、Ｌｏｗレベル一定値が出力される。
【００２８】チップセレクト信号ＣＳＥは、Ｅ2ＰＲＯ
Ｍ１０のチップセレクト端子ＣＳにも入力され、このＥ
2ＰＲＯＭ１０の出力端子Ｄｏからは、前記チップセレ
クト端子ＣＳにＨｉｇｈレベルが入力している期間、あ
らかじめ記憶されていた３種類のデータＤ１、Ｄ２、Ｄ
３が順次シリアルデータとして出力される（Ｓ５）。
Ｍ１０のチップセレクト端子ＣＳにも入力され、このＥ
2ＰＲＯＭ１０の出力端子Ｄｏからは、前記チップセレ
クト端子ＣＳにＨｉｇｈレベルが入力している期間、あ
らかじめ記憶されていた３種類のデータＤ１、Ｄ２、Ｄ
３が順次シリアルデータとして出力される（Ｓ５）。
【００２９】一方、前記電源電圧Ｖｃｃ２のオンによっ
てタイマー１７がスタートされるが、外部イベント入力
の有無によって、タイマー１７からは図４に示す３種類
のパターンのうちの何れかが出力される。
てタイマー１７がスタートされるが、外部イベント入力
の有無によって、タイマー１７からは図４に示す３種類
のパターンのうちの何れかが出力される。
【００３０】すなわち、外部イベント入力が無い場合に
は、タイマー１７から第１のパターンＴＯＵＴ１が出力
される。第１のパターンＴＯＵＴ１は、Ｖｃｃ２がオン
する時刻ｔ０からディレイ時間Ｔ１だけ経過した時刻ｔ
１から、時刻ｔ２までＨｉｇｈレベルとなるパターンで
ある。時刻ｔ１は、Ｅ2ＰＲＯＭ１０の出力端子Ｄｏか
らデータＤ１の出力が開始される時刻と一致している。
また、時刻ｔ２は、データＤ１の出力が完了する時刻と
一致している。
は、タイマー１７から第１のパターンＴＯＵＴ１が出力
される。第１のパターンＴＯＵＴ１は、Ｖｃｃ２がオン
する時刻ｔ０からディレイ時間Ｔ１だけ経過した時刻ｔ
１から、時刻ｔ２までＨｉｇｈレベルとなるパターンで
ある。時刻ｔ１は、Ｅ2ＰＲＯＭ１０の出力端子Ｄｏか
らデータＤ１の出力が開始される時刻と一致している。
また、時刻ｔ２は、データＤ１の出力が完了する時刻と
一致している。
【００３１】第１の外部イベント入力があった場合、す
なわち第１の外部イベント入力検出回路１５によって第
１の外部イベント入力が検出された場合には、タイマー
１７から第２のパターンＴＯＵＴ２が出力される。第２
のパターンＴＯＵＴ２は、Ｖｃｃ２がオンする時刻ｔ０
から時間Ｔ２が経過した時刻ｔ３から、時刻ｔ４までＨ
ｉｇｈレベルとなるパターンである。時刻ｔ３は、Ｅ2
ＰＲＯＭ１０の出力端子ＤｏからデータＤ２の出力が開
始される時刻と一致していて、時刻ｔ４は、データＤ２
の出力が完了する時刻と一致している。
なわち第１の外部イベント入力検出回路１５によって第
１の外部イベント入力が検出された場合には、タイマー
１７から第２のパターンＴＯＵＴ２が出力される。第２
のパターンＴＯＵＴ２は、Ｖｃｃ２がオンする時刻ｔ０
から時間Ｔ２が経過した時刻ｔ３から、時刻ｔ４までＨ
ｉｇｈレベルとなるパターンである。時刻ｔ３は、Ｅ2
ＰＲＯＭ１０の出力端子ＤｏからデータＤ２の出力が開
始される時刻と一致していて、時刻ｔ４は、データＤ２
の出力が完了する時刻と一致している。
【００３２】同様に、第２の外部イベント入力があった
場合、すなわち第２の外部イベント入力検出回路１６に
よって第２の外部イベント入力が検出された場合には、
タイマー１７から第３のパターンＴＯＵＴ３が出力され
る。第３のパターンＴＯＵＴ３は、Ｖｃｃ２がオンする
時刻ｔ０から時間Ｔ３が経過した時刻ｔ５から、時刻ｔ
６までＨｉｇｈレベルとなるパターンであり、時刻ｔ５
は、データＤ３の出力が開始される時刻と一致してい
て、時刻ｔ６は、データＤ３の出力が完了する時刻と一
致している。（Ｓ６）
場合、すなわち第２の外部イベント入力検出回路１６に
よって第２の外部イベント入力が検出された場合には、
タイマー１７から第３のパターンＴＯＵＴ３が出力され
る。第３のパターンＴＯＵＴ３は、Ｖｃｃ２がオンする
時刻ｔ０から時間Ｔ３が経過した時刻ｔ５から、時刻ｔ
６までＨｉｇｈレベルとなるパターンであり、時刻ｔ５
は、データＤ３の出力が開始される時刻と一致してい
て、時刻ｔ６は、データＤ３の出力が完了する時刻と一
致している。（Ｓ６）
【００３３】タイマー１７の出力ＴＯＵＴ１、ＴＯＵＴ
２またはＴＯＵＴ３は、ＡＮＤゲート１４に入力され、
同じくＡＮＤゲート１４に入力されているＥ2ＰＲＯＭ
１０の出力端子Ｄｏから順次出力されるシリアルデータ
Ｄ１、Ｄ２、Ｄ３にマスクをかけ、これにより、選択さ
れたデータのみが、このＡＮＤゲート１４から出力され
る。
２またはＴＯＵＴ３は、ＡＮＤゲート１４に入力され、
同じくＡＮＤゲート１４に入力されているＥ2ＰＲＯＭ
１０の出力端子Ｄｏから順次出力されるシリアルデータ
Ｄ１、Ｄ２、Ｄ３にマスクをかけ、これにより、選択さ
れたデータのみが、このＡＮＤゲート１４から出力され
る。
【００３４】すなわち、外部イベント入力が無い場合に
は、ＡＮＤゲート１４からはデータＤ１のみが出力され
る。第１の外部イベント入力があった場合には、データ
Ｄ２のみが出力され、第２の外部イベント入力があった
場合には、データＤ３のみが出力される。（Ｓ７）。
は、ＡＮＤゲート１４からはデータＤ１のみが出力され
る。第１の外部イベント入力があった場合には、データ
Ｄ２のみが出力され、第２の外部イベント入力があった
場合には、データＤ３のみが出力される。（Ｓ７）。
【００３５】ＡＮＤゲート１４で選択されたデータは、
マンチェスタエンコーダ１８に送られ、ここでマンチェ
スタ符号化され、ＦＳＫ Ｍｏｄ（変調器）１９に送ら
れる。ＦＳＫ Ｍｏｄ（変調器）１９は、２値の発振周
波数をもち、マンチェスタ符号化されたシリアルデータ
のパルスによってＦＳＫ変調される。ＦＳＫ変調された
パルスは、変調ダイオード２０を介してアンテナ１に送
られ、ここからリーダ／ライタに送信され（Ｓ８）、Ｉ
Ｄタグの動作が終了し（Ｓ９）、スリープ状態に戻る
（Ｓ１）。
マンチェスタエンコーダ１８に送られ、ここでマンチェ
スタ符号化され、ＦＳＫ Ｍｏｄ（変調器）１９に送ら
れる。ＦＳＫ Ｍｏｄ（変調器）１９は、２値の発振周
波数をもち、マンチェスタ符号化されたシリアルデータ
のパルスによってＦＳＫ変調される。ＦＳＫ変調された
パルスは、変調ダイオード２０を介してアンテナ１に送
られ、ここからリーダ／ライタに送信され（Ｓ８）、Ｉ
Ｄタグの動作が終了し（Ｓ９）、スリープ状態に戻る
（Ｓ１）。
【００３６】
【発明の効果】本発明によれば、外部イベント入力の有
無によって、ＩＤタグから送出するデータを切り替える
ことができるので、各種センサーや外部スイッチを利用
した移動体データ通信システムを実現することができ
る。各種センサーを利用した移動体データ通信システム
の具体例としては、 ・水位、風向き、雨量、温度等を監視する気象システム ・照明灯の監視、橋梁の亀裂、変形の監視等の道路占用
物件情報管理システム ・漏電、異常電圧監視等の電気設備管理システム ・障害物検知システム 等がある。また、外部スイッチを利用した移動体データ
通信システムの具体例としては、扉開閉状態監視システ
ム等がある。
無によって、ＩＤタグから送出するデータを切り替える
ことができるので、各種センサーや外部スイッチを利用
した移動体データ通信システムを実現することができ
る。各種センサーを利用した移動体データ通信システム
の具体例としては、 ・水位、風向き、雨量、温度等を監視する気象システム ・照明灯の監視、橋梁の亀裂、変形の監視等の道路占用
物件情報管理システム ・漏電、異常電圧監視等の電気設備管理システム ・障害物検知システム 等がある。また、外部スイッチを利用した移動体データ
通信システムの具体例としては、扉開閉状態監視システ
ム等がある。
【図１】 本発明の一実施形態であるＩＤタグの電気回
路の構成を示すブロック図。
路の構成を示すブロック図。
【図２】 本発明の一実施形態の動作を示すフローチャ
ート。
ート。
【図３】 本発明の一実施形態の動作を説明するための
タイミングチャート。
タイミングチャート。
【図４】 本発明の一実施形態の動作を説明するための
タイミングチャート。
タイミングチャート。
１ アンテナ（受信手段、送信手段） ２ 検波ダイオード（受信手段） ３ ウェイクアップ回路（制御手段） ４ Ｖｃｃ２制御Ｆ．Ｆ．（制御手段） ５ ディレイ回路（制御手段） ６ インバータ（制御手段） ７ カウンタ回路（制御手段） ８ ＮＯＲゲート（制御手段） ９ ＡＮＤゲート（制御手段） １０ Ｅ2ＰＲＯＭ（データ記憶部） １１ 発振回路 １２ 命令パルス発生回路 １３ 分周回路 １４ ＡＮＤゲート（ゲート手段） １５ 第１の外部イベント入力検出回路（外部入力検出
手段） １６ 第２の外部イベント入力検出回路（外部入力検出
手段） １７ タイマー（同期信号出力手段） １８ マンチェスタエンコーダ（送信手段） １９ ＦＳＫ Ｍｏｄ（送信手段） ２０ 変調ダイオード（送信手段）
手段） １６ 第２の外部イベント入力検出回路（外部入力検出
手段） １７ タイマー（同期信号出力手段） １８ マンチェスタエンコーダ（送信手段） １９ ＦＳＫ Ｍｏｄ（送信手段） ２０ 変調ダイオード（送信手段）
フロントページの続き (72)発明者 柳原 弘之 神奈川県秦野市曾屋500番地 横河電子機 器株式会社内 (72)発明者 杉田 育工 神奈川県秦野市曾屋500番地 横河電子機 器株式会社内 Ｆターム(参考） 5B035 AA06 BB09 CA04 CA22 CA23 CA29 5J070 AD01 AE12 AK15 BC06 BC08 BC29 5K047 BB01 HH01 HH11 HH43 MM24 MM29 MM53 MM64
Claims (3)
- 【請求項１】 複数種類のデータを記憶するデータ記憶
部と、 応答器とは別体の質問器からの信号を受信する受信手段
と、 この受信手段によって前記質問器からの信号が受信され
たことを条件として、前記データ記憶部に記憶された複
数種類のデータを既定のタイミングで順次出力させる制
御手段と、 外部入力を検出する外部入力検出手段と、 前記データ記憶部から出力される複数種類のデータのう
ち、前記外部入力検出手段による検出結果に対応した特
定のデータの出力タイミングに同期した同期信号を出力
する同期信号出力手段と、 前記データ記憶部から出力された複数種類のデータを入
力し、前記同期信号に同期してゲートを開くことによっ
て、入力された複数種類のデータの中から特定のデータ
を選択して出力するゲート手段と、 このゲート手段から出力された特定のデータを前記質問
器に送信する送信手段とを有することを特徴とする外部
入力付応答器。 - 【請求項２】 前記外部入力検出手段は、複数の外部イ
ベント入力検出手段を含むことを特徴とする請求項１に
記載の外部入力付応答器。 - 【請求項３】 前記制御手段は、前記データ記憶部、外
部入力検出手段、同期信号出力手段、ゲート手段および
送信手段の電源をオン／オフする電源制御手段を有し、 この電源制御手段は、 前記受信手段によって前記質問器からの信号が受信され
たことを条件として、前記データ記憶部、外部入力検出
手段、同期信号出力手段、ゲート手段および送信手段の
電源をオンさせ、 前記送信手段による前記質問器への特定データの送信が
完了したことを条件として、前記データ記憶部、外部入
力検出手段、同期信号出力手段、ゲート手段および送信
手段の電源をオフさせることを特徴とする請求項１また
は２に記載の外部入力付応答器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052848A JP2000252856A (ja) | 1999-03-01 | 1999-03-01 | 外部入力付応答器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052848A JP2000252856A (ja) | 1999-03-01 | 1999-03-01 | 外部入力付応答器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252856A true JP2000252856A (ja) | 2000-09-14 |
Family
ID=12926280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11052848A Withdrawn JP2000252856A (ja) | 1999-03-01 | 1999-03-01 | 外部入力付応答器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252856A (ja) |
-
1999
- 1999-03-01 JP JP11052848A patent/JP2000252856A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281401B1 (ko) | 멀티-메모리 전자식 태그 | |
| US5257011A (en) | Data altering means for multi-memory electronic identification tag | |
| US5499017A (en) | Multi-memory electronic identification tag | |
| US5606313A (en) | Low power addressable data communication device and method | |
| JP3867251B2 (ja) | 無線周波数識別システムにおいてデータを伝送する方法 | |
| US6169474B1 (en) | Method of communications in a backscatter system, interrogator, and backscatter communications system | |
| EP1610153B1 (en) | Identification system | |
| US5684828A (en) | Wireless data module with two separate transmitter control outputs | |
| US20030189491A1 (en) | Circuit and method for electronic security seal | |
| JPH0410032B2 (ja) | ||
| US20100142665A1 (en) | Methods of Processing A Wireless Communication Signal, Wireless Communication Synchronization Methods, and A Radio Frequency Ideentification Device Communication Method | |
| KR20060131773A (ko) | 디바이스들을 식별하는 방법 및 장치 | |
| WO2010028296A1 (en) | Combination full-duplex and half-duplex electronic identification tag | |
| JPH05284061A (ja) | プログラマブル応答器 | |
| US10608854B2 (en) | Synchronization method of an active load modulation clock within a transponder | |
| KR920004754B1 (ko) | 이동체 식별 시스템 | |
| EP0282992B1 (en) | Method of controlling communication in an ID system | |
| WO1997017667A9 (en) | Enhanced detection of multiple data transmissions | |
| US20060279406A1 (en) | Synchronization and adaptive timing method for multiple RFID reader system | |
| CA1248613A (en) | Electronic identification system | |
| JP2000252856A (ja) | 外部入力付応答器 | |
| JPH10107859A (ja) | データ伝送方法、書込／読出制御ユニット及びデータキャリア | |
| JP3803364B2 (ja) | 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機 | |
| JPH09251076A (ja) | トランスポンダのコード発生器 | |
| JPS62203289A (ja) | 複数カ−ドの同時識別システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |