JP2000251643A - Electron emission element, electron source using the electron emission element, and image forming device using the electron source - Google Patents

Electron emission element, electron source using the electron emission element, and image forming device using the electron source

Info

Publication number
JP2000251643A
JP2000251643A JP11051495A JP5149599A JP2000251643A JP 2000251643 A JP2000251643 A JP 2000251643A JP 11051495 A JP11051495 A JP 11051495A JP 5149599 A JP5149599 A JP 5149599A JP 2000251643 A JP2000251643 A JP 2000251643A
Authority
JP
Japan
Prior art keywords
electron
gap
emitting device
carbon
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11051495A
Other languages
Japanese (ja)
Inventor
Masaaki Shibata
雅章 柴田
Yasuko Motoi
泰子 元井
Toshiaki Sanba
利明 餐場
Hisami Nakamura
久美 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11051495A priority Critical patent/JP2000251643A/en
Publication of JP2000251643A publication Critical patent/JP2000251643A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element which has high efficiency, causes no discharge phenomenon and has high stability over long time. SOLUTION: This electron emission element is provided with an insulating substrate 1, a pair of electrode members formed on the main surface of the substrate 1, and a first and second carbon containing film members 21, 22 arranged oppositely to each other between a pair of the electrode members interlaying a gap 8. The element has such a structure that the first carbon containing film member 21 is electrically connected to one of a pair of the electrode members, the second carbon containing film member 22 is electrically connected to the other of a pair of the electrode members, and the gap 8 between the first and second carbon containing film members 21, 22 includes a position having the maximum gap size of around 5 nm. In this structure, the first and second carbon containing film members 21, 22 may be electrically connected to a pair of the electrode members via a first and second film members formed between a pair of the electrode members, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、こ
の電子放出素子を用いた電子源、及びこの電子源を用い
た画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source using the electron-emitting device, and an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子を用いた電子源とし
て熱電子源及び冷陰極電子源の2種類が知られている。
冷陰極電子源を構成する電子放出素子には、電界放出型
(FE型)、金属・絶縁層・金属型(MIM型)及び表
面伝導型などの電子放出素子がある。
2. Description of the Related Art Conventionally, two types of electron sources using an electron-emitting device, a thermionic source and a cold cathode electron source, are known.
The electron-emitting devices constituting the cold-cathode electron source include a field emission type (FE type), a metal / insulating layer / metal type (MIM type), and a surface conduction type.

【0003】FE型電子放出素子の例としては、W.
P.Dyke&W.W.Dolan,“Field E
mission”,Advance in Elect
ronPhysics,8,89(1956)あるいは
C.A.Spindt,“Physical Prop
erties of Thin−film Field
Emission Cathodes with M
olybdeniumCones”,J.Appl.P
hys.,47,5248(1976)等が知られてい
る。
[0003] As an example of the FE type electron-emitting device, W.S.
P. Dyke & W. W. Dolan, "Field E
mission ", Advance in Elect
ronPhysics, 8, 89 (1956) or C.I. A. Spindt, "Physical Prop
ersies of Thin-film Field
Emission Cathodes with M
olybdeniumCones ", J. Appl. P
hys. , 47, 5248 (1976).

【0004】MIM型電子放出素子の例としては、C.
A.Mead、“Operation of Tunn
el−Emission Devices”,J.Ap
ply.Phys.32,646(1961)等が知ら
れている。
Examples of MIM type electron-emitting devices include C.I.
A. Mead, “Operation of Tunn
el-Emission Devices ", J. Ap
ply. Phys. 32, 646 (1961) and the like are known.

【0005】また、表面伝導型電子放出素子の例として
は、M.I.Elinson、Radio Eng.E
lectron Phys.,10,1290(196
5)等がある。
As an example of a surface conduction electron-emitting device, M. I. Elinson, Radio Eng. E
electron Phys. , 10, 1290 (196
5) and so on.

【0006】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に並行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、上記エリンソン等に
よるSnO2 薄膜を用いたもの、Au薄膜によるもの
〔G.Ditmmer,Thin Solid Fil
ms,9,317(1972)〕、ln2 O3 −SnO
2 薄膜によるもの〔M.Hartwell and
C.G.Fonsted,IEEE Trans.ED
Conf.,519(1975)〕、カーボン薄膜に
よるもの〔荒木久他:真空、第26巻、第1号、22頁
(1983)〕等が報告されている。
[0006] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al. And a device using an Au thin film [G. Dimmer, Thin Solid Fil
ms, 9, 317 (1972)], In2O3-SnO.
2 Thin film [M. Hartwell and
C. G. FIG. Fonsted, IEEE Trans. ED
Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22, p. 22 (1983)] and the like have been reported.

【0007】これらの表面伝導型素子放出素子の典型的
な構成として前述のM.ハートウェルの素子構成を図1
8に示す。同図において、1は絶縁性基板である。4は
導電性薄膜で、H型形状のパターンにスパッタで形成さ
れた金属酸化物薄膜等からなり、後述のフォーミングと
呼ばれる通電処理により線状の電子放出部5が形成され
る。尚、図中の素子電極間隔Lは0.5〜1mm、Wは
0.1mmで設定されている。
As a typical configuration of these surface conduction type emission devices, the above-mentioned M.D. Figure 1 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes an insulating substrate. Reference numeral 4 denotes a conductive thin film, which is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and forms a linear electron-emitting portion 5 by an energizing process called forming described later. In the drawing, the element electrode interval L is set to 0.5 to 1 mm, and W is set to 0.1 mm.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予めフォ
ーミングと呼ばれる通電処理によって電子放出部5を形
成するのが一般的であった。即ち、フォーミングとは上
記導電性薄膜4両端に直流電圧あるいは非常にゆっくり
とした昇電圧(例えば1V/分程度)を印加通電し、導
電性薄膜を局所的に破壊、変形もしくは変質せしめ、電
気的に高抵抗な状態にした電子放出部5を形成すること
である。尚、電子放出部5は導電性薄膜4の一部に亀裂
が発生し、その亀裂付近から電子放出が行われる。上記
フォーミング処理をした表面伝導型電子放出素子は、導
電性薄膜4に電圧を印加し、素子に電流を流すことによ
り、電子放出部5より電子を放出せしめるものである。
Conventionally, in these surface conduction electron-emitting devices, before the electron emission, the electron-emitting portion 5 is generally formed by applying a current to the conductive thin film 4 by a process called forming. That is, forming means applying a DC voltage or a very slowly increasing voltage (for example, about 1 V / min) to both ends of the conductive thin film 4 and energizing the conductive thin film 4 to locally destroy, deform or alter the conductive thin film. To form the electron-emitting portion 5 in a high resistance state. In the electron emitting portion 5, a crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the above-described forming process causes the electron-emitting portion 5 to emit electrons by applying a voltage to the conductive thin film 4 and causing a current to flow through the device.

【0009】一方、たとえば特開平7−235255号
公報に開示されているように、フォーミングを終えた素
子に対して活性化処理と呼ばれる処理を施す場合があ
る。活性化処理工程とは、この工程により、素子電流I
f及び放出電流Ieが著しく変化する工程である。
On the other hand, as disclosed in, for example, Japanese Patent Application Laid-Open No. 7-235255, there is a case where an element which has been formed is subjected to a process called an activation process. The activation processing step means that the element current I
This is a step in which f and emission current Ie change significantly.

【0010】活性化処理は、有機物質を含有する雰囲気
下で、フォーミング処理同様、素子に電圧を印加するこ
とで行うことができる。この処理により、雰囲気中に存
在する有機物質から、炭素あるいは炭素化合物が素子の
電子放出部及びその近傍に堆積し、素子電流If及び放
出電流Ieが著しく変化し、より良好な電子放出特性を
得ることができる。
The activation treatment can be performed by applying a voltage to the element in an atmosphere containing an organic substance, as in the forming treatment. By this treatment, carbon or a carbon compound is deposited from the organic substance present in the atmosphere in the electron emission portion of the device and in the vicinity thereof, and the device current If and the emission current Ie are remarkably changed to obtain better electron emission characteristics. be able to.

【0011】図19は、特開平7−235255号公報
に開示された電子放出素子の断面形状を示したものであ
る。同図において、参照符号1、4、5は図18と同様
であり、それぞれ、絶縁性基板、導電性薄膜、電子放出
部である。また、2、3は導電性薄膜4に電圧を印加す
る為の素子電極であり、2を低電位側電極、3を高電位
側電極として電圧を印加している。電子放出部5には、
上記活性化処理を行うことで、炭素あるいは炭素化合物
6が堆積している構造が示され、良好な電子放出特性を
実現している。
FIG. 19 shows a cross-sectional shape of the electron-emitting device disclosed in Japanese Patent Application Laid-Open No. 7-235255. In this figure, reference numerals 1, 4, and 5 are the same as those in FIG. 18, and indicate an insulating substrate, a conductive thin film, and an electron-emitting portion, respectively. Reference numerals 2 and 3 denote element electrodes for applying a voltage to the conductive thin film 4, and a voltage is applied by using 2 as a low potential side electrode and 3 as a high potential side electrode. In the electron emission section 5,
By performing the activation treatment, a structure in which carbon or the carbon compound 6 is deposited is shown, and excellent electron emission characteristics are realized.

【0012】上述したような電子放出素子を複数個形成
した電子源基板を用い、蛍光体等からなる画像形成部材
と組み合わせることで画像形成装置を構成できる。
An image forming apparatus can be constructed by using an electron source substrate on which a plurality of electron-emitting devices as described above are formed and combining it with an image forming member made of a phosphor or the like.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、近年の
情報の高度化に伴うマルチメディア化の急激な進展によ
り、ディスプレイ等の画像形成装置に対して、更に高い
性能が求められてきている。すなわち、表示装置の大画
面化、省電力化、高精細化、高画質化、省スペース化等
である。
However, with the rapid progress of multimedia with the advancement of information in recent years, higher performance is required for image forming apparatuses such as displays. That is, the screen size of the display device is increased, the power consumption is reduced, the definition is increased, the image quality is increased, and the space is saved.

【0014】したがって、前述の電子放出素子において
は、電子放出素子を適用した画像形成装置が明るい表示
画像を安定して提供できるよう、より高い効率で安定し
た電子放出特性を更に長時間保持し続けられる技術が望
まれている。
Therefore, in the above-mentioned electron-emitting device, the image forming apparatus to which the electron-emitting device is applied keeps a stable and high-emission characteristic for a longer period of time so that a bright display image can be stably provided. Technology is desired.

【0015】ここで効率とは、表面伝導型電子放出素子
の一対の対向する素子電極間に電圧を印加したとき、流
れる電流(素子電流If)に対する真空中に放出される
電流(放出電流Ie)の電流比をさす。つまり、素子電
流Ifはできるだけ小さく、放出電流Ieはできるだけ
大きいことが望ましい。
Here, the efficiency refers to a current (emission current Ie) released in a vacuum with respect to a flowing current (element current If) when a voltage is applied between a pair of opposed device electrodes of the surface conduction electron-emitting device. Current ratio. That is, it is desirable that the device current If be as small as possible and the emission current Ie be as large as possible.

【0016】高効率な電子放出特性を長時間にわたり安
定的に制御することができれば、例えば蛍光体を画像形
成部材とする画像形成装置においては、低電力で明るい
高品位な画像形成装置、例えばフラットテレビが実現で
きる。
If high-efficiency electron emission characteristics can be stably controlled over a long period of time, for example, in an image forming apparatus using a phosphor as an image forming member, a low-power and bright high-quality image forming apparatus such as a flat TV can be realized.

【0017】しかしながら、上述のM.ハートウエルの
電子放出素子にあっては、安定な電子放出特性及び電子
放出効率について、必ずしも満足のゆくものが得られて
おらず、これを用いて高輝度で動作安定性に優れた画像
形成装置を提供するのは極めて難しいというのが実状で
ある。
However, the above-mentioned M.P. In the case of Hartwell's electron-emitting devices, satisfactory electron-emitting characteristics and electron-emitting efficiencies have not always been obtained. The fact is that it is extremely difficult to provide

【0018】すなわち、このような応用に用いるために
は、実用的な電圧(たとえば10Vないし20V)で十
分な放出電流Ieが得られること、放出電流Ie及び素
子電流Ifが駆動中に大きく変動しないこと、長時間に
わたり放出電流Ie及び素子電流Ifが劣化しないこと
が必要であるが、従来の表面伝導型電子放出素子には次
のような問題点があった。
In other words, for use in such applications, a sufficient emission current Ie can be obtained at a practical voltage (for example, 10 V to 20 V), and the emission current Ie and the device current If do not fluctuate significantly during driving. In addition, although it is necessary that the emission current Ie and the device current If do not deteriorate for a long time, the conventional surface conduction electron-emitting device has the following problems.

【0019】図18に示したように、表面伝導型電子放
出素子は、電圧印加方向にほぼ直交する線状の電子放出
部5を有している。電子放出部5は前述のようにフォー
ミングにより導電性薄膜に形成される間隙部により構成
されるが、必ずしも図18に示したような全域にわたっ
て間隙が一様な幅で形成されるとは限らず、その間隔の
幅もまちまちである。この様な不均一な電子放出部形態
の場合、十分な放出電流Ieが得られなかったり、駆動
中の特性の変動や劣化が著しくなる場合がある。
As shown in FIG. 18, the surface conduction electron-emitting device has a linear electron-emitting portion 5 substantially perpendicular to the voltage application direction. As described above, the electron-emitting portion 5 is formed by a gap formed in the conductive thin film by forming, but the gap is not always formed with a uniform width over the entire area as shown in FIG. , And the width of the interval also varies. In the case of such a non-uniform electron-emitting portion configuration, a sufficient emission current Ie may not be obtained, or characteristics may fluctuate or deteriorate significantly during driving.

【0020】一方、前述の活性化処理工程によれば、炭
素あるいは炭素化合物からなる炭素を有する膜が導電性
薄膜に形成された間隙内の基板上及びその近傍の導電性
薄膜上に堆積してより狭い間隙が形成される(図1
9)。この活性化処理工程により、放出電流Ie及び素
子電流Ifが増大するが、放出電子量、寿命等の素子特
性は、活性化処理工程によって堆積した炭素あるいは炭
素化合物からなる炭素を有する膜によって形成された上
記間隙部の幅によって左右される。
On the other hand, according to the above-mentioned activation treatment step, a film containing carbon consisting of carbon or a carbon compound is deposited on the substrate in the gap formed in the conductive thin film and on the conductive thin film in the vicinity thereof. A narrower gap is formed (FIG. 1).
9). Although the emission current Ie and the device current If are increased by the activation process, the device characteristics such as the amount of emitted electrons and the lifetime are formed by the film containing carbon or carbon made of a carbon compound deposited by the activation process. It depends on the width of the gap.

【0021】本発明の課題は、高効率で、放電現象がな
く、かつ長時間安定性の高い電子放出素子及びこの電子
放出素子を用いた電子源や画像形成装置を提供すること
にある。
An object of the present invention is to provide an electron-emitting device having high efficiency, no discharge phenomenon, and high stability for a long time, and an electron source and an image forming apparatus using the electron-emitting device.

【0022】[0022]

【課題を解決するための手段】上記課題を解決するため
に、本発明の電子放出素子は、絶縁性基体と;この基体
の主表面上に設けられた一対の電極部材と;これら一対
の電極部材間に間隙を有して対向配置された第一及び第
二の炭素含有膜部材とを備え;前記第一の炭素含有膜部
材が前記一対の電極部材の一方と電気的に接続され、前
記第二の炭素含有膜部材が前記一対の電極部材の他方と
電気的に接続され;前記第一及び第二の炭素含有膜部材
間の前記間隙が最大間隔寸法・約5nmの箇所を含む構
成である。
In order to solve the above-mentioned problems, an electron-emitting device according to the present invention comprises an insulating substrate; a pair of electrode members provided on a main surface of the substrate; and a pair of electrodes. A first and a second carbon-containing film member disposed to face each other with a gap between the members; wherein the first carbon-containing film member is electrically connected to one of the pair of electrode members; A second carbon-containing film member is electrically connected to the other of the pair of electrode members; the gap between the first and second carbon-containing film members includes a portion having a maximum spacing dimension of about 5 nm; is there.

【0023】この構成において、前記第一及び第二の炭
素含有膜部材が前記一対の電極部材間に設けられた第一
及び第二の導電性膜部材を介して前記一対の電極部材に
それぞれ電気的に接続されてもよい。
In this configuration, the first and second carbon-containing film members are respectively electrically connected to the pair of electrode members via first and second conductive film members provided between the pair of electrode members. May be connected.

【0024】また、本発明の他の構成の電子放出素子
は、絶縁性基体の主表面上の一対の電極部材間に、第一
の間隙によって互いに対向する端部を有しかつ前記一対
の電極部材にそれぞれ電気的に接続される第一及び第二
の導電性膜部材を設け;最大間隔寸法・約5nmの箇所
を含む第二の間隙を有する第一及び第二の炭素含有膜部
材を前記第一及び第二の導電性膜部材にそれぞれ設けて
いる。
According to another aspect of the present invention, there is provided an electron-emitting device having ends opposed to each other by a first gap between a pair of electrode members on a main surface of an insulating substrate, and the pair of electrodes. First and second conductive membrane members respectively electrically connected to the member; the first and second carbon-containing membrane members having a maximum gap dimension and a second gap including a location of about 5 nm; It is provided on each of the first and second conductive film members.

【0025】さらに、本発明の別の構成の電子放出素子
は、絶縁性材料から形成された基体と;この基体の主表
面上に設けられた一対の電極部材と;これら一対の電極
部材にそれぞれ電気的に接続され、かつ第一の間隙によ
って互いに対向する端部を有する第一及び第二の導電性
膜部材と;前記第一の間隙より小さい間隔寸法の第二の
間隙を有して前記第一及び第二の導電性膜部材の対向端
部近傍にそれぞれ設けられた第一及び第二の炭素含有膜
部材とを備え;前記第一及び第二の炭素含有膜部材間の
前記第二の間隙が最大間隔寸法・約5nmの箇所を含
む。
Further, an electron-emitting device having another structure according to the present invention includes a base formed of an insulating material; a pair of electrode members provided on a main surface of the base; First and second conductive membrane members electrically connected and having ends facing each other by a first gap; and having a second gap having a smaller spacing dimension than the first gap. A first and a second carbon-containing film member respectively provided near opposing ends of the first and second conductive film members; and the second between the first and the second carbon-containing film members. Includes a portion having a maximum interval dimension of about 5 nm.

【0026】これら本発明の各電子放出素子において、
前記第一及び第二の炭素含有膜部材間の前記間隙が最小
間隔寸法・約2nmの箇所を含む構成、前記基体が前記
第一及び第二の炭素含有膜部材間の前記間隙対応部分に
溝形状部を有する構成を採ることができる。
In each of the electron-emitting devices of the present invention,
A configuration in which the gap between the first and second carbon-containing film members includes a portion having a minimum spacing dimension of about 2 nm, wherein the base has a groove in the gap corresponding portion between the first and second carbon-containing film members; A configuration having a shape portion can be adopted.

【0027】ここで、前記基体がSiO2 を含む材料か
ら形成され、前記溝形状部が有機物質を含む雰囲気中で
行う活性化処理時の前記材料の変質によって形成され
る。また、前記基体の前記溝形状部はV字、U字及びこ
れらの変形形状のいずれかであり、その深さが30nm
〜50nm、幅が5nm〜50nmである。
Here, the base is formed from a material containing SiO 2, and the groove-shaped portion is formed by the deterioration of the material at the time of an activation treatment performed in an atmosphere containing an organic substance. Further, the groove-shaped portion of the base is V-shaped, U-shaped or any of these modified shapes, and the depth thereof is 30 nm.
5050 nm, and the width is 5 nm〜50 nm.

【0028】本発明の電子源は、基体上に複数の電子放
出素子を配列形成した電子源において、これら電子放出
素子として上記構成の電子放出素子を適用する。
The electron source of the present invention is an electron source in which a plurality of electron-emitting devices are arranged and formed on a substrate, and the electron-emitting device having the above-mentioned configuration is applied to these electron-emitting devices.

【0029】また、本発明の画像形成装置は、電子源
と、この電子源から放出された電子を照射することで画
像を形成する画像形成部材とを有する画像形成装置にお
いて、この電子源に上記構成の電子放出素子を適用す
る。
According to another aspect of the present invention, there is provided an image forming apparatus having an electron source and an image forming member for forming an image by irradiating electrons emitted from the electron source. An electron-emitting device having a structure is applied.

【0030】[0030]

【作用】本発明の電子放出素子によれば、炭素を有する
膜(炭素含有膜部材)に形成された間隙に、5nm以下
の幅の箇所を有するため、比較的低い電圧において電子
放出可能な十分な電界が得られ、電圧を高くした場合に
生じる、電子放出部近傍での放電等の現象を回避でき
る。
According to the electron-emitting device of the present invention, the gap formed in the carbon-containing film (carbon-containing film member) has a width of 5 nm or less. A high electric field can be obtained, and a phenomenon such as discharge near the electron emission portion, which occurs when the voltage is increased, can be avoided.

【0031】さらに、上記間隙対応部に露出した基板
(基体)が凹部(溝形状部)を有するため、その凹部の
深さに依存して、間隙を挟んで対向した炭素を有する膜
間の沿面距離が増える。これにより、狭い間隙を挟んで
対向した炭素を有する膜間(間隙部)にかかる強電界に
起因するとみられる放電現象や、基板表面あるいは基板
内部を流れる電流が抑制される。
Further, since the substrate (substrate) exposed to the gap corresponding portion has a concave portion (groove-shaped portion), the surface between the carbon-containing films opposed to each other across the gap depends on the depth of the concave portion. Distance increases. As a result, a discharge phenomenon, which is considered to be caused by a strong electric field applied between the films having carbon opposed to each other with a narrow gap therebetween (gap portion), and a current flowing on the substrate surface or inside the substrate are suppressed.

【0032】さらには、上記間隙が、その間隔寸法を2
nm以上とすることで、駆動中の強電界に起因した間隙
部の変形、すなわちビルドアップ現象が抑制され、間隙
部の短絡や、異常な電流増加(ラッシュカレント)を起こ
しにくくなる。
Further, the above-mentioned gap has an interval dimension of 2
When the thickness is not less than nm, deformation of the gap due to a strong electric field during driving, that is, a build-up phenomenon is suppressed, and a short circuit in the gap and an abnormal current increase (rush current) are less likely to occur.

【0033】以上により、本発明によれば、高効率で、
放電現象がなく、長時間安定性の高い電子放出素子が得
られる。
As described above, according to the present invention, with high efficiency,
An electron-emitting device having no discharge phenomenon and having high stability for a long time can be obtained.

【0034】[0034]

【発明の実施の形態】次に、本発明の一実施の形態につ
いて図面を参照して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0035】まず、本発明に係わる電子放出素子の基本
的な構成について説明する。
First, the basic structure of the electron-emitting device according to the present invention will be described.

【0036】図1の(a)、(b)は、本発明に係わる
基本的な平面伝導型電子放出素子10の構成を示す平面
図および断面図である。図2の(a)、(b)、
(c)、(d)は、本発明にかかわる表面伝導型電子放
出素子10の電子放出部5近傍の構造を拡大して模式的
に示す平面図(a)、及び断面図(b)、(c)、
(d)である。
FIGS. 1A and 1B are a plan view and a sectional view, respectively, showing the structure of a basic planar conduction electron-emitting device 10 according to the present invention. 2 (a), (b),
(C) and (d) are an enlarged schematic plan view (a), a cross-sectional view (b), and (b) schematically showing the structure near the electron emission portion 5 of the surface conduction electron-emitting device 10 according to the present invention. c),
(D).

【0037】図1において、1は絶縁性基板、2及び3
は素子電極、4は導電性薄膜、5は電子放出部である。
また、図2において、1は絶縁性基板、4は導電性薄
膜、5は電子放出部、21、22は導電性薄膜に形成さ
れた間隙内の基板上及び導電性薄膜上に配された炭素を
有する膜であり、23は炭素を有する基板変質部(凹
部)である。なお、堆積物は間隙8を境にして、基板表
面に対して横方向に対向し、左右の堆積物21、22に
分割されて模式的に示されているが、厳密には素子の特
性に影響しない一部でつながっている場合もある。堆積
物21は素子電極2の側の導電性薄膜4上にも堆積して
おり、又、堆積物22は素子電極3の側の導電性薄膜4
上にも堆積している。ここでは、炭素を有する膜21、
22の一つの形態を堆積物としている。
In FIG. 1, 1 is an insulating substrate, 2 and 3
Denotes an element electrode, 4 denotes a conductive thin film, and 5 denotes an electron emitting portion.
In FIG. 2, 1 is an insulating substrate, 4 is a conductive thin film, 5 is an electron-emitting portion, and 21 and 22 are carbons disposed on the substrate and the conductive thin film in the gap formed in the conductive thin film. Reference numeral 23 denotes a substrate altered portion (concave portion) having carbon. Note that the deposit is schematically shown as being laterally opposed to the substrate surface with the gap 8 as a boundary, and divided into right and left deposits 21 and 22. In some cases, they are connected by unaffected parts. The deposit 21 is also deposited on the conductive thin film 4 on the device electrode 2 side, and the deposit 22 is formed on the conductive thin film 4 on the device electrode 3 side.
It is also deposited on top. Here, the film 21 having carbon,
One of the forms 22 is a deposit.

【0038】この構成により、堆積物21、22は電極
2、3と電気的に接続される。尚、図面上は、炭素を有
する膜である堆積物21、22は、導電性薄膜4を介し
て電極2、3と接続されているが、堆積物21、22が
それぞれ電極2、3上まで堆積し、直接電気的に接続さ
れる場合もある。
With this configuration, the deposits 21 and 22 are electrically connected to the electrodes 2 and 3. In the drawing, the deposits 21 and 22 which are films containing carbon are connected to the electrodes 2 and 3 via the conductive thin film 4. In some cases, they are deposited and directly electrically connected.

【0039】絶縁性基板1としては、石英ガラス、青板
ガラス、青板ガラス等にスパッタ法等により形成したS
iO2 を積層したガラス基板及びアルミナ等のセラミッ
クス基板等が挙げられる。これら基板には、SiO2 を
含んだ材料が望ましく、後述する活性化処理工程でより
本発明に適した基板変質部23を持った、電子放出部5
を形成することが可能となる。
As the insulating substrate 1, an S substrate formed by sputtering or the like on quartz glass, blue plate glass, blue plate glass or the like is used.
A glass substrate laminated with iO2 and a ceramic substrate such as alumina are exemplified. These substrates are preferably made of a material containing SiO2, and have an electron emitting portion 5 having a substrate altered portion 23 more suitable for the present invention in an activation process described later.
Can be formed.

【0040】対向する素子電極2、3の材料としては、
導電性を有するものであればどのようなものであっても
構わないが、例えばNi、Cr、Au、Mo、W、P
t、Ti、Al、Cu、Pd等の金属或は合金、Pd、
Ag、Au、RuO2 、Pd−Ag等の金属或は金属酸
化物とガラス等から構成されるの印刷導体、ln2 O3
−SnO2 等の透明導電体、及びポリシリコン等の半導
体材料等が挙げられる。
The material of the opposing device electrodes 2 and 3 is as follows.
Any material may be used as long as it has conductivity. For example, Ni, Cr, Au, Mo, W, P
metals or alloys such as t, Ti, Al, Cu, Pd, Pd,
A printed conductor composed of a metal such as Ag, Au, RuO2, Pd-Ag or a metal oxide and glass; ln2 O3
A transparent conductor such as -SnO2; and a semiconductor material such as polysilicon.

【0041】素子電極2、3の間隔L、素子電極2、3
の長さW、及びその形状は、電子放出素子の応用形態等
によって適宜設計され、例えば、後述するテレビジョン
等の表示装置では、画面サイズに対応した画素サイズが
設計され、とりわけ、高品位テレビでは画素サイズが小
さく高精細さが要求される。そのため、電子放出素子の
サイズが限定されたなかで十分な輝度を得るためには、
十分な放出電流が得られるように設計される。
The distance L between the device electrodes 2 and 3 and the device electrodes 2 and 3
The length W and the shape thereof are appropriately designed depending on the application form of the electron-emitting device, and, for example, in a display device such as a television described later, a pixel size corresponding to a screen size is designed. In this case, the pixel size is small and high definition is required. Therefore, in order to obtain sufficient luminance in a limited size of the electron-emitting device,
It is designed to obtain a sufficient emission current.

【0042】素子電極間隔Lは、数十nmより数百μm
あり、素子電極の製法の基本となるフォトリソグラフィ
ー技術、即ち、露光機の性能とエッチング方法等、さら
には素子電極間に印加する電圧により設定されるが、好
ましくは、数μmより数十μmである。
The distance L between the device electrodes is several tens nm to several hundred μm.
Yes, the photolithography technology that is the basis of the method for manufacturing the device electrodes, that is, the performance of the exposure machine and the etching method, etc., is further set by the voltage applied between the device electrodes, but is preferably from several μm to several tens μm. is there.

【0043】素子電極2、3の長さW及び素子電極2、
3の膜厚dは、電極の抵抗値、後述するX、Y配線との
結線、多数配置された電子源の配置上の問題より適宜設
計され、通常は、素子電極の長さWは、数μmから数百
μmであり、素子電極2、3の膜厚dは、数nmより数
μmである。
The length W of the device electrodes 2 and 3 and the device electrode 2
The film thickness d of 3 is appropriately designed in consideration of the resistance value of the electrode, the connection with the X and Y wirings described later, and the arrangement of a large number of electron sources. μm to several hundred μm, and the film thickness d of the device electrodes 2 and 3 is several μm to several μm.

【0044】尚、図1に示した構成だけでなく、基板1
上に、導電性薄膜4、対向する素子電極2、3の順に積
層した構成とすることもできる。また、導電性薄膜4の
配設を省略し、素子電極2、3を薄膜部分まで延設する
構成とすることもできる。
In addition to the structure shown in FIG.
A configuration in which the conductive thin film 4 and the opposing device electrodes 2 and 3 are laminated on the above in this order can also be adopted. Further, the arrangement of the conductive thin film 4 may be omitted, and the device electrodes 2 and 3 may be extended to the thin film portion.

【0045】導電性薄膜4の膜厚は、素子電極2、3へ
のステップカバレージ、素子電極2、3間の抵抗値及び
後述するフォーミング条件等を考慮して適宜設定され
る。
The thickness of the conductive thin film 4 is appropriately set in consideration of step coverage for the device electrodes 2 and 3, a resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.

【0046】また、素子電流If及び放出電流Ieの大
きさは、導電性薄膜4の幅W’に依存するので、上記素
子電極の形状と同様に、電子放出素子のサイズが限定さ
れたなかで十分な放出電流が得られるように設計され
る。
Further, since the magnitudes of the device current If and the emission current Ie depend on the width W ′ of the conductive thin film 4, they are sufficient in the case where the size of the electron-emitting device is limited, similarly to the shape of the device electrode. It is designed to obtain a high emission current.

【0047】一般に、導電性薄膜4の熱的安定性は電子
放出特性の寿命を支配する場合があり、導電性薄膜4の
材料としてより高融点な材料を用いるのが望ましい。し
かしながら、通常、導電性薄膜4の融点が高いほど後述
する通電フォーミングのためにより大きな電力が必要と
なる。さらに、その結果得られる電子放出部の形態によ
って、電子放出し得る印加電圧(しきい値電圧)が上昇
する等、電子放出特性に問題が生じる場合がある。
In general, the thermal stability of the conductive thin film 4 may dominate the life of the electron emission characteristics, and it is desirable to use a material having a higher melting point as the material of the conductive thin film 4. However, usually, as the melting point of the conductive thin film 4 is higher, larger electric power is required for energization forming described later. Further, depending on the shape of the resulting electron-emitting portion, a problem may occur in the electron-emitting characteristics, such as an increase in the applied voltage (threshold voltage) at which electrons can be emitted.

【0048】本発明においては、導電性薄膜4の材料と
して特に高融点のものを必要とはせず、比較的低いフォ
ーミング電力で良好な電子放出部5が形成可能な材料・
形態のものを選ぶことができる。
In the present invention, the material of the conductive thin film 4 is not particularly required to have a high melting point, and a material capable of forming a good electron emitting portion 5 with a relatively low forming power.
You can choose the form.

【0049】上記条件を満たす材料の例として、Ni、
Au、PdO、Pd、Pt等の導電材料をRs(シート
抵抗)が102 <2乗>から107 <7乗>Ω/□の抵
抗値を示す膜厚で形成したものが好ましく用いられる。
なおRsは、厚さがt、幅がwで長さがlの薄膜の長さ
方向に測定した抵抗Rを、R=Rs(l/w)とおいた
ときに現われる値で、抵抗率をρとすれば、Rs=ρ/
tである。上記抵抗値を示す膜厚はおよそ5nmから5
0nmの範囲にある。
Examples of materials satisfying the above conditions include Ni,
It is preferable to use a conductive material such as Au, PdO, Pd, or Pt formed with a film thickness having a resistance value of Rs (sheet resistance) of 10 <2> to 10 <7> Ω / □.
Rs is a value that appears when a resistance R measured in the length direction of a thin film having a thickness t, a width w, and a length 1 is R = Rs (l / w). Then, Rs = ρ /
t. The film thickness showing the above resistance value is about 5 nm to 5 nm.
It is in the range of 0 nm.

【0050】さて、前に例示した材料のなかでも、Pd
Oは、有機Pd化合物の大気中焼成により容易に薄膜形
成できること、半導体であるため比較的電気伝導度が低
く上記範囲の抵抗値Rsを得るための膜厚のプロセスマ
ージンが広いこと、導電性薄膜に間隙を形成した後等
に、容易に還元して金属Pdとすることができるので膜
抵抗を低減し得ること、等から好適な材料である。しか
しながら、本発明の効果はPdOに限られることなく、
また、上記例示した材料に限られるものではない。
Now, among the materials exemplified above, Pd
O can be easily formed into a thin film by baking an organic Pd compound in the air, has a relatively low electric conductivity because it is a semiconductor, has a wide process margin of film thickness for obtaining the resistance value Rs in the above range, and has a conductive thin film. This is a preferable material because it can be easily reduced to metal Pd after forming a gap in the film, and the film resistance can be reduced. However, the effect of the present invention is not limited to PdO,
Further, the material is not limited to the above-mentioned materials.

【0051】電子放出部5は、導電性薄膜4の幅W′に
よってほぼその長さが決まる。電子放出部5は、後述す
る活性化処理工程を経ることにより、図2に示すように
導電性薄膜4に形成された間隙よりも狭い間隙8を境に
対向した炭素を有する膜21、22、炭素原子を有する
基板凹部23で構成される。ここで、間隙8は幅(間
隔)寸法5nm以下の箇所を有する。好ましくは、2n
m〜5nmの範囲の箇所を有する。基板凹部はV字、U
字及びこれらの変形形状のいずれかであり、その深さが
30nm〜50nm、幅が5nm〜50nmである。
The length of the electron emitting portion 5 is substantially determined by the width W ′ of the conductive thin film 4. The electron-emitting portion 5 undergoes an activation process described below, and as shown in FIG. 2, films 21 and 22 having carbon opposed to each other with a gap 8 narrower than a gap formed in the conductive thin film 4. It is composed of a substrate recess 23 having carbon atoms. Here, the gap 8 has a portion having a width (interval) dimension of 5 nm or less. Preferably, 2n
It has a location in the range of m to 5 nm. Substrate recess is V-shaped, U
And any of these deformed shapes, the depth of which is 30 nm to 50 nm, and the width of which is 5 nm to 50 nm.

【0052】なお、炭素を有する膜21、22は、主に
グラファイト状の炭素から成るが、導電性薄膜4を構成
する元素を含有することがある。
The films 21 and 22 containing carbon are mainly made of graphite-like carbon, but may contain elements constituting the conductive thin film 4.

【0053】炭素を主成分とした堆積物21、22で形
成される間隙8の幅は、図2(b)、(c)、(d)に
示すように、炭素を主成分とした堆積物21、22が最
も接近した部位での両者の間の距離である。堆積物2
1、22が基板表面で接近している場合(b)、基板表
面より高い位置で接近している場合(c)、堆積物2
1、22が同じ高さではなく、一方が他方に覆い被さる
ように接近している場合(d)等がある。
As shown in FIGS. 2B, 2C, and 2D, the width of the gap 8 formed by the deposits 21 and 22 containing carbon as a main component is determined. 21 and 22 are the distances between the two at the closest location. Sediment 2
In the case where 1, 2 are approaching on the substrate surface (b), and when they are approaching higher than the substrate surface (c), the deposit 2
There is a case (d) where the heights 1 and 22 are not the same height and one is approaching so as to cover the other.

【0054】上述した電子放出素子10をさらに詳しく
説明するために、図3を参照して測定評価装置について
説明する。
In order to describe the above-mentioned electron-emitting device 10 in more detail, a measurement and evaluation device will be described with reference to FIG.

【0055】図3は、図1で示した構成を有する電子放
出素子10の電子放出特性を測定するための測定評価装
置の概略構成図である。図3において、1は基板、2及
び3は素子電極、4は導電性薄膜、5は電子放出部であ
る。また、31は素子に素子電圧Vfを印加するための
電源、30は素子電極2、3間の導電性薄膜4を流れる
素子電流Ifを測定するための電流計、34は素子の電
子放出部より放出される放出電流Ieを捕捉するための
アノード電極、33はアノード電極34に電圧を印加す
るための高圧電源、32は素子の電子放出部5より放出
される放出電流Ieを測定するための電流計である。
FIG. 3 is a schematic configuration diagram of a measurement evaluation apparatus for measuring the electron emission characteristics of the electron-emitting device 10 having the configuration shown in FIG. In FIG. 3, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron emitting portion. Reference numeral 31 denotes a power supply for applying a device voltage Vf to the device, reference numeral 30 denotes an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3, and reference numeral 34 denotes an electron emission portion of the device. An anode electrode for capturing the emission current Ie emitted, 33 is a high-voltage power supply for applying a voltage to the anode electrode 34, and 32 is a current for measuring the emission current Ie emitted from the electron emission portion 5 of the device. It is total.

【0056】電子放出素子10の素子電流If、放出電
流Ieの測定にあたっては、素子電極2、3に電源31
と電流計30とを接続し、電子放出素子10の上方に電
源33と電流計32とを接続したアノード電極34を配
置している。また、電子放出素子10及びアノード電極
34は真空装置35内に設置されている。
In measuring the device current If and the emission current Ie of the electron-emitting device 10, the power supply 31 is connected to the device electrodes 2 and 3.
And an ammeter 30, and an anode 34 connected to a power supply 33 and an ammeter 32 is disposed above the electron-emitting device 10. Further, the electron-emitting device 10 and the anode electrode 34 are provided in a vacuum device 35.

【0057】図3において、素子電極2、3間に、素子
電極3が高電位になるように電圧を印加すると、導電性
薄膜4を通じて、図2に示した堆積物21と堆積物22
との間に印加された電圧に応じて電位差が生じる。この
とき、堆積物21と堆積物22の最も接近した位置を中
心に強い電界が発生する。この電界が、堆積物21から
堆積物22への電子のトンネリングが十分可能な程大き
い場合、堆積物21から堆積物22に向かって電子がト
ンネルすると考えられる。図3中の符号eはトンネリン
グ効果により放出され、対向電極端部(厳密には、導電
性薄膜4の対向端部)で弾性散乱して真空中に引き出さ
れた電子である。
In FIG. 3, when a voltage is applied between the device electrodes 2 and 3 so that the device electrode 3 has a high potential, the deposits 21 and 22 shown in FIG.
And a potential difference is generated according to the voltage applied between them. At this time, a strong electric field is generated around the closest position between the deposit 21 and the deposit 22. If this electric field is large enough to allow tunneling of electrons from the deposit 21 to the deposit 22, it is considered that electrons tunnel from the deposit 21 to the deposit 22. Symbol e in FIG. 3 is an electron emitted by the tunneling effect, elastically scattered at the end of the opposite electrode (strictly, the opposite end of the conductive thin film 4), and drawn out into a vacuum.

【0058】このときに観測される素子電流Ifと放出
電流Ieの印加電圧(Vf)依存性は、定性的には図4
に示すように、電圧の逆数(1/Vf)に対して、電流
(If、Ie)を電圧の二乗(Vf2<2乗>)で除し
た値の対数をとったもの(log(If/Vf2<2乗
>)、log(Ie/Vf2<2乗>))がほぼ直線とな
る領域を有する。すなわち、 If/Vf2<2乗>≒Aexp(−B/Vf)……(1) Ie/Vf2<2乗>≒A'exp(−B'/Vf)……(2) 上記の式(1)、(2)は、一般にトンネル電流を記述
するファウラー・ノルドハイムの関係式として知られて
おり、本発明の電子放出素子の特性として、堆積物21
から堆積物22に向かうトンネル電流(If+Ie)
と、その一部が真空中に放出される放出電流(Ie)か
らなることを示している。なお、ここで、Vfとは、素
子に印加される電圧であるが、厳密には、堆積物21と
堆積物22の両端にかかる実効的な電圧である。したが
って、素子電極2、3や導電性薄膜4等に直列の抵抗成
分があり、それによる電圧降下が無視できない場合は、
その電圧降下分を補正すればよい。
The dependence of the device current If and the emission current Ie observed at this time on the applied voltage (Vf) is qualitatively shown in FIG.
As shown in the figure, the logarithm of the value obtained by dividing the current (If, Ie) by the square of the voltage (Vf2 <square>) with respect to the reciprocal of the voltage (1 / Vf) (log (If / Vf2)). <Square>) and log (Ie / Vf2 <square>)) have substantially linear regions. That is, If / Vf2 <square> ≒ Aexp (−B / Vf) (1) Ie / Vf2 <square> ≒ A′exp (−B ′ / Vf) (2) ) And (2) are generally known as Fowler-Nordheim relational expressions that describe the tunneling current.
Current (If + Ie) from the surface to the deposit 22
Indicate that the emission current (Ie) is partly emitted into a vacuum. Here, Vf is a voltage applied to the element, but strictly speaking, is an effective voltage applied to both ends of the deposit 21 and the deposit 22. Therefore, when there is a series resistance component in the element electrodes 2 and 3 and the conductive thin film 4 and the like, and a voltage drop due to the resistance component cannot be ignored,
The voltage drop may be corrected.

【0059】式(1)において、A=1.4×10−6
<−6乗>αβ2<2乗>/φexp(9.87φ−1
/2<−1/2乗>)、B=6.53×107<7乗>
φ3/2<3/2乗>/βである。また、式(2)にお
いて、A’=1.4×10−6<−6乗>α’β2<2
乗>/φexp(9.87φ−1/2<−1/2乗
>)、B’=6.53×107<7乗>φ3/2<3/
2乗>/βである。ここで、αは堆積物21から堆積物
22へ電子の出射する面積、βは電子のトンネリングし
ている所での堆積物21と堆積物22との距離の逆数に
対応しており、φは電子の出射している部位の堆積物2
1の表面の仕事関数に対応する。また、α’は上記α
に、電子放出効率をかけた値に相当する。
In the equation (1), A = 1.4 × 10 −6
<-6th power> αβ2 <square power> / φexp (9.87φ-1
/ 2 <-1/2 power>), B = 6.53 × 107 <7 power>
φ3 / 2 <3/2 power> / β. In the equation (2), A ′ = 1.4 × 10 −6 <−6 power> α′β2 <2
Power> / φexp (9.87φ−1 / 2 <−1/2 power>), B ′ = 6.53 × 107 <7 power> φ3 / 2 <3 /
The square is> / β. Here, α corresponds to the area where electrons are emitted from the deposit 21 to the deposit 22, β corresponds to the reciprocal of the distance between the deposit 21 and the deposit 22 where the electrons are tunneling, and φ is Deposit 2 at the site where electrons are emitted
1 corresponds to the work function of the surface. Α ′ is the above α
Multiplied by the electron emission efficiency.

【0060】したがって、図4に示したグラフの傾き−
B、あるいは−B’の値から、電子のトンネリングして
いる所での堆積物21と堆積物22との距離、すなわち
間隙8の間隔を求めることができる。
Therefore, the slope of the graph shown in FIG.
From the value of B or −B ′, the distance between the deposit 21 and the deposit 22 where the electron is tunneling, that is, the gap 8 can be obtained.

【0061】しかしながら、素子電流Ifにおいて、上
記トンネル電流以外に、基板表面や基板内部を流れる電
流、あるいは堆積物21と堆積物22が繋がった領域が
存在し、その領域を流れる電流がある場合、印加電圧V
fに対する素子電流Ifの関係は、上記の式(1)の関
係からずれてしまう。一般には、このようなトンネル電
流以外の電流の電圧依存性は、トンネル電流の電圧依存
性に比べて小さいので、特に電圧の小さい領域でのずれ
が大きくなる。
However, in the element current If, in addition to the tunnel current, if there is a current flowing on the substrate surface or the inside of the substrate, or a region where the deposits 21 and 22 are connected to each other and there is a current flowing in that region, Applied voltage V
The relation of the element current If to f deviates from the relation of the above equation (1). In general, the voltage dependence of the current other than the tunnel current is smaller than the voltage dependence of the tunnel current, so that the deviation particularly in a region where the voltage is small increases.

【0062】一方、放出電流Ieは、上記トンネル電流
によって流れた電流の一部が真空中に放出されるため、
上記トンネル電流以外の電流の影響を受けない。したが
って、放出電流Ieは、上記の式の関係からのずれは素
子電流Ifに比べて小さい。したがって、放出電流Ie
に対して式(2)の−B’の値からβを求める方が、誤
差が少なく、間隙8の間隔をより正しく算出できる場合
が多い。
On the other hand, the emission current Ie is because a part of the current flowing by the tunnel current is emitted into a vacuum,
It is not affected by currents other than the tunnel current. Therefore, the deviation of the emission current Ie from the relationship of the above equation is smaller than the element current If. Therefore, the emission current Ie
In contrast, when β is obtained from the value of −B ′ in Expression (2), the error is small, and the interval of the gap 8 can be calculated more accurately in many cases.

【0063】一例として、放出電流Ieの式(2)にお
ける傾き−B’=−210であった場合、堆積物21の
表面の仕事関数φとして炭素の仕事関数4.5〜5.0
eVを代入すると、間隙8の間隔dは、d=1/β=
2.9nm〜3.4nmとなる。
As an example, when the inclination of the emission current Ie in equation (2) is −B ′ = − 210, the work function of carbon is 4.5 to 5.0 as the work function φ of the surface of the deposit 21.
Substituting eV, the interval d of the gap 8 becomes d = 1 / β =
It becomes 2.9 nm to 3.4 nm.

【0064】なお、間隙8の間隔dは、電子顕微鏡等を
用いて直接観察することもできる。観察法の一例とし
て、間隙8を含む断面を透過型電子顕微鏡(TEM)で
観察することができる。上記、放出電流Ieの式(2)
における傾き−B’=−210を示した素子の断面(複
数)をTEM観察したところ、図2の(b)、(c)、
(d)に示した模式図に対応した像が得られ、間隙8の
間隔dが3nmであることが確認できた。
The interval d of the gap 8 can be directly observed using an electron microscope or the like. As an example of the observation method, a cross section including the gap 8 can be observed with a transmission electron microscope (TEM). The above equation (2) of the emission current Ie
The cross-section (plurality) of the element showing the inclination −B ′ = − 210 at, was observed by TEM, and as a result, (b), (c),
An image corresponding to the schematic diagram shown in (d) was obtained, and it was confirmed that the interval d of the gap 8 was 3 nm.

【0065】また、素子の平面(図2の(a)に対応)
を走査型電子顕微鏡(SEM)を用いて観察することに
よっても、間隙8の間隔dを計測できる。この場合、A
rイオンやO2 イオンの照射により、少しずつ堆積物2
1、22を削りながらSEM観察することで、素子の全
域に渡り、堆積物21、22の厚さ方向における間隙8
の間隔dを詳細に調べることができる。上記の放出電流
Ieの式(2)における傾き−B’=−210を示した
素子では、間隙8の間隔dが3nmの領域がかなりの部
分で観察された。
The plane of the element (corresponding to FIG. 2A)
Is observed using a scanning electron microscope (SEM), the interval d of the gap 8 can be measured. In this case, A
Irradiation of r ions and O2 ions, deposits 2 little by little
Observing the SEM while shaving the first and the second 22, the gap 8 in the thickness direction of the deposits 21 and 22 over the entire area of the device.
Can be examined in detail. In the device showing the slope −B ′ = − 210 in the above expression (2) of the emission current Ie, a region where the gap d of the gap 8 was 3 nm was observed in a considerable portion.

【0066】以上のように、電子放出素子10の間隙8
の間隔dは、放出電流の電圧依存性や電子顕微鏡観察に
よって計測することができる。なお、放出電流の電圧依
存性から求めた値と電子顕微鏡観察による観察結果を比
較し、堆積物21の表面の仕事関数の値として最も妥当
な値を得ることができる。上記の例においては、4.8
eVであった。
As described above, the gap 8 of the electron-emitting device 10
Can be measured by voltage dependence of emission current or observation by an electron microscope. The value obtained from the voltage dependence of the emission current is compared with the observation result obtained by electron microscopy, and the most appropriate value of the work function of the surface of the deposit 21 can be obtained. In the above example, 4.8
eV.

【0067】上記電子放出素子の製造方法としては様々
な方法が考えられるが、その一例を図5に示す。以下、
製造方法について図1、図2及び図5を参照して説明す
る。
Various methods are conceivable as a method for manufacturing the above-mentioned electron-emitting device. One example is shown in FIG. Less than,
The manufacturing method will be described with reference to FIGS.

【0068】基板1を洗剤、純水および有機溶剤により
十分に洗浄後、素子電極材料を、真空蒸着法、スパッタ
法等により堆積後、フォトリソグラフィー技術により素
子電極2、3を形成する(図5(a))。
After the substrate 1 is sufficiently washed with a detergent, pure water and an organic solvent, an element electrode material is deposited by a vacuum evaporation method, a sputtering method or the like, and then the element electrodes 2 and 3 are formed by a photolithography technique (FIG. 5). (A)).

【0069】基板1上に設けられた素子電極2と素子電
極3との間に、有機金属溶液を塗布して乾燥することに
より、有機金属膜を形成する。なお、有機金属溶液と
は、前記Pd、Ni、Au、Pt等の金属を主元素とす
る有機金属化合物の溶液である。この後、有機金属膜を
加熱焼成処理し、リフトオフ、エッチング等によりパタ
ーニングし、導電性薄膜4を形成する(図5(b))。
なお、ここでは、有機金属溶液の塗布法により説明した
が、これに限るものでなく、真空蒸着法、スパッタ法、
CVD法、分散塗布法、ディッピング法、スピンナー
法、インクジェット法等によって形成される場合もあ
る。
An organic metal solution is applied and dried between the element electrodes 2 and 3 provided on the substrate 1 to form an organic metal film. The organic metal solution is a solution of an organic metal compound containing a metal such as Pd, Ni, Au, or Pt as a main element. Thereafter, the organic metal film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive thin film 4 (FIG. 5B).
Note that, here, the description has been given of the method of applying the organometallic solution, but the present invention is not limited to this, and a vacuum evaporation method, a sputtering method,
It may be formed by a CVD method, a dispersion coating method, a dipping method, a spinner method, an inkjet method, or the like.

【0070】つづいて、フォーミングと呼ばれる通電処
理を、素子電極2、3間に電圧を不図示の電源によりパ
ルス状電圧あるいは、昇電圧の印加により行うと、導電
性薄膜4の一部に間隙7が形成され間隙7を挟んで、基
板表面に体して横方向に、導電性薄膜が対向配置される
(図5(c))。尚、上述したように間隙7はその一部
でつながっている場合もある。
Subsequently, when an energizing process called forming is performed by applying a pulsed voltage or a rising voltage between the element electrodes 2 and 3 from a power supply (not shown), a gap 7 is formed in a part of the conductive thin film 4. Is formed, and a conductive thin film is disposed to face the substrate surface laterally across the gap 7 (FIG. 5C). As described above, the gap 7 may be partially connected.

【0071】フォーミング処理以降の電気的処理は、前
述した図3に示す測定評価装置内で行う。
The electrical processing after the forming processing is performed in the measurement and evaluation apparatus shown in FIG.

【0072】なお、図3に示した測定評価装置は真空装
置であるが、真空装置には不図示の排気ポンプ及び真空
計等の真空装置に必要な機器が具備されており、所望の
真空下で素子の測定評価を行えるようになっている。な
お、排気ポンプは、オイルを使用しない、磁気浮上ター
ボポンプ、ドライポンプ等の高真空装置系と更に、イオ
ンポンプからなる超高真空装置系からなる。また、本測
定装置には、不図示のガス導入装置が付設してあり、所
望の有機物質の蒸気を所望の圧力で真空装置内に導入す
ることができる。また、真空装置全体、及び電子放出素
子は、不図示のヒーターにより加熱できる。
Although the measurement and evaluation apparatus shown in FIG. 3 is a vacuum apparatus, the vacuum apparatus is provided with equipment necessary for a vacuum apparatus such as an exhaust pump (not shown) and a vacuum gauge, and is provided with a desired vacuum. The device can be measured and evaluated. The exhaust pump includes a high-vacuum system such as a magnetic levitation turbo pump and a dry pump that does not use oil, and an ultra-high vacuum system including an ion pump. Further, the present measuring apparatus is provided with a gas introducing device (not shown) so that a vapor of a desired organic substance can be introduced into the vacuum device at a desired pressure. The entire vacuum device and the electron-emitting device can be heated by a heater (not shown).

【0073】フォーミング処理は、パルス波高値が定電
圧のパルスを印加する場合とパルス波高値を増加させな
がら、電圧パルスを印加する場合とがある。まず、パル
ス波高値が定電圧のパルスを印加の場合の電圧波形を図
6の(a)に示す。図6の(a)中、T1及びT2は電
圧波形のパルス幅とパルス間隔であり、T1を1μse
c〜10msec、T2を10μsec〜100mse
cとし、三角波の波高値(フォーミング時のピーク電
圧)は適宜選択する。
The forming process includes a case where a pulse having a constant pulse height is applied and a case where a voltage pulse is applied while increasing the pulse height. First, FIG. 6A shows a voltage waveform when a pulse having a pulse crest value of a constant voltage is applied. In FIG. 6A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 μsec.
c to 10 msec, T2 is 10 μsec to 100 msec
As c, the peak value of the triangular wave (peak voltage at the time of forming) is appropriately selected.

【0074】次に、パルス波高値を増加させながら、電
圧パルスを印加する場合の電圧波形を、図6の(b)に
示す。図6の(b)中、T1及びT2は電圧波形のパル
ス幅とパルス間隔であり、T1を1μsec〜10ms
ec、T2を10μsec〜100msecとし、三角
波の波高値(フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度ずつ、増加させる。
FIG. 6B shows a voltage waveform when a voltage pulse is applied while increasing the pulse peak value. In FIG. 6B, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 μsec to 10 ms.
ec and T2 are set to 10 μsec to 100 msec, and the peak value of the triangular wave (the peak voltage at the time of forming) is increased by, for example, about 0.1 V step.

【0075】なお、フォーミング処理の終了は、フォー
ミング用パルスの間に、導電性薄膜4を局所的に破壊、
変形しない程度の電圧例えば0.1V程度のパルス電圧
を挿入して素子電流を測定し、抵抗値を求め、例えば、
1MΩ以上の抵抗を示した時、フォーミングを終了とす
る。
Note that the forming process ends when the conductive thin film 4 is locally destroyed during the forming pulse.
A voltage that does not deform, for example, a pulse voltage of about 0.1 V is inserted, and the element current is measured to obtain a resistance value.
When the resistance is 1 MΩ or more, the forming is terminated.

【0076】以上説明した間隙7を形成する際に、素子
の電極間に三角波パルスを印加してフォーミング処理を
行っているが、素子の電極間に印加する波形は三角波に
限定することはなく、矩形波など所望の波形を用いても
よく、その波高値及びパルス幅、パルス間隔等について
も上述の値に限ることなく、間隙7が良好に形成される
ように、電子放出素子の抵抗値等にあわせて、適当な値
を選択する。
When the gap 7 described above is formed, a forming process is performed by applying a triangular wave pulse between the electrodes of the device. However, the waveform applied between the electrodes of the device is not limited to the triangular wave. A desired waveform such as a rectangular wave may be used, and the peak value, pulse width, pulse interval, and the like are not limited to the above-described values. Select an appropriate value according to.

【0077】次に、フォーミングが終了した素子に活性
化処理を施す。活性化処理は、図3に示した真空装置内
に有機物質のガスを導入し、有機分子を含有する雰囲気
下で、素子の電極間に電圧を印加することで行う。この
処理により、基板の変質を伴って、雰囲気中に存在する
有機物質から、炭素を有する膜が素子上に堆積し、素子
電流If、放出電流Ieが、著しく変化するようにな
る。
Next, an activation process is performed on the element for which the forming has been completed. The activation treatment is performed by introducing a gas of an organic substance into the vacuum device shown in FIG. 3 and applying a voltage between the electrodes of the element in an atmosphere containing organic molecules. By this treatment, a film containing carbon is deposited on the element from the organic substance existing in the atmosphere with the deterioration of the substrate, and the element current If and the emission current Ie change remarkably.

【0078】本発明においては、活性化処理によって炭
素を有する膜を形成し、所望の値の間隔を有する間隙8
を、制御良く形成する必要がある。間隙8の間隔は、素
子に印加する電圧波形、導入する有機物質の圧力、素子
表面における拡散移動度、素子表面での平均滞在時間等
によって左右される。また、真空装置への導入のし易
さ、活性化後の排気のし易さ等の取り扱いの容易性も重
要である。以上の観点から、種々の有機物質を検討した
結果、ニトリル化合物が有効であることがわかった。ニ
トリル化合物が好ましく用いられる理由は、ニトリル基
(−C≡N)を介した素子表面への吸着状態が上記の条
件に適合しているためと推定できる。
In the present invention, a film having carbon is formed by the activation treatment, and the gap 8 having a desired value interval is formed.
Must be formed with good control. The interval of the gap 8 depends on the voltage waveform applied to the element, the pressure of the organic substance to be introduced, the diffusion mobility on the element surface, the average residence time on the element surface, and the like. It is also important to have easy handling such as easy introduction into a vacuum device and easy exhaustion after activation. From the above viewpoints, as a result of examining various organic substances, it was found that nitrile compounds were effective. The reason why the nitrile compound is preferably used is presumed to be that the state of adsorption to the element surface via the nitrile group (-C≡N) meets the above conditions.

【0079】次に、活性化処理における、炭素を有する
膜である堆積物の形成過程を、図7を参照して説明す
る。図7において、1は基板、2、3は素子電極、4は
導電性薄膜、7は導電性薄膜に形成された間隙、21、
22は炭素を有する膜、8は炭素を有する膜21、22
によって間隙7内部に形成されたより狭い間隙、23は
基板変質部(凹部)である。
Next, a process of forming a deposit, which is a film containing carbon, in the activation process will be described with reference to FIG. In FIG. 7, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, 7 is a gap formed in the conductive thin film, 21,
22 is a film containing carbon, 8 is films 21 and 22 containing carbon
The narrower gap 23 formed inside the gap 7 is a deteriorated portion (recess) of the substrate.

【0080】図7(a)は、活性化処理前の電子放出素
子の電子放出部近傍を模式的に示したものである。な
お、素子は、一度10−6<−6乗>Pa台の圧力に減
圧し、その後、有機物質のガスを導入した真空装置内に
配置されている(図3)。ここでは有機物質としてトル
ニトリルを用いた場合を例に説明する。導入するトルニ
トリルの好適な圧力は、真空装置の形状や真空装置に使
用している部材等によって若干影響されるが、1×10
−5<−5乗>Pa〜1×10−3<−3乗>Pa程度
である。
FIG. 7A schematically shows the vicinity of the electron emission portion of the electron emission element before the activation process. Note that the element is once reduced in pressure to the order of 10 −6 <−6> Pa, and then placed in a vacuum device into which a gas of an organic substance is introduced (FIG. 3). Here, a case where tolunitrile is used as an organic substance will be described as an example. The preferred pressure of tolunitrile to be introduced is slightly affected by the shape of the vacuum device, the members used for the vacuum device, etc.
It is about −5 <−5 power> Pa to 1 × 10−3 <−3 power> Pa.

【0081】活性化処理工程(炭素を有する膜を形成す
る工程)において、素子電極2、3間(間隙7)に印加
する。これにより雰囲気中の有機物質が間隙7内及びそ
の近傍の導電性薄膜4上に堆積し始める(図7
(b))。この過程において、堆積物21、22は、紙
面と垂直方向にも同時に堆積する。さらに、活性化処理
を続けると、基板の変質(後述する掘れ)を伴って、間
隙8の間隔がほぼ固定される(図7(c))ので、活性
化処理を終了する。
In the activation step (the step of forming a film containing carbon), a voltage is applied between the device electrodes 2 and 3 (gap 7). As a result, organic substances in the atmosphere begin to deposit on the conductive thin film 4 in and around the gap 7 (FIG. 7).
(B)). In this process, the deposits 21 and 22 are simultaneously deposited in a direction perpendicular to the paper surface. Further, if the activation process is continued, the interval of the gap 8 is substantially fixed with the deterioration of the substrate (digging described later) (FIG. 7C), and the activation process is terminated.

【0082】ここで、間隙8の間隔は、活性化処理のた
めに印加する電圧が大きいほど広くなる傾向があるが、
その間隔の大きさは、活性化処理中に導入する有機物質
の種類や分圧によっても変化する。
Here, the interval between the gaps 8 tends to increase as the voltage applied for the activation process increases.
The size of the interval varies depending on the type and partial pressure of the organic substance introduced during the activation process.

【0083】本発明では、間隙8の間隔が5nm以下、
好ましくは2〜5nmの領域を形成するために、活性化
処理の印加電圧及び有機物質の分圧を調整するのが好ま
しい。
In the present invention, the interval of the gap 8 is 5 nm or less,
Preferably, in order to form a region of 2 to 5 nm, the applied voltage for the activation treatment and the partial pressure of the organic substance are preferably adjusted.

【0084】一方、基板の変質(掘れ)については、次
のように考えている。炭素の近くにSiO2 (基板の材
料)が存在する条件下で温度上昇するとSiが消費され
る(SiO2 +C→SiO↑+CO↑)。この様な反応
が起こることによって基板中のSiが消費され、基板が
えぐれた(凹部または溝)形状を有するのではないかと
考える。電子放出部5は、基板がえぐれて、上方向にせ
り出した炭素堆積物を持つ形状を形作ることで電界が先
端部に集中し、より安定した電子放出が可能な構造とな
る。
On the other hand, the alteration (digging) of the substrate is considered as follows. When the temperature rises under the condition where SiO2 (substrate material) exists near carbon, Si is consumed (SiO2 + C → SiO {+ CO}). It is considered that the Si in the substrate is consumed by the occurrence of such a reaction, and the substrate may have a hollow (recess or groove) shape. The electron-emitting portion 5 has a structure in which the substrate is cut off and forms a shape having a carbon deposit protruding upward, so that the electric field is concentrated on the tip portion and more stable electron emission is possible.

【0085】また、基板に形成された凹部23は、堆積
物に形成された間隙8を境いにして、堆積物21、22
間の沿面距離を増加させている。沿面距離が増加する事
で、堆積物21、22間に印加される高電界下において
も、堆積物21、22間の放電現象が抑制されると考え
られる。
The recesses 23 formed in the substrate are separated from the deposits 21 and 22 by the gap 8 formed in the deposit.
The creepage distance between them has been increased. It is considered that an increase in the creepage distance suppresses a discharge phenomenon between the deposits 21 and 22 even under a high electric field applied between the deposits 21 and 22.

【0086】次に、炭素を有する膜である堆積物21、
22の炭素について説明する。
Next, a deposit 21, which is a film containing carbon,
The carbon of No. 22 will be described.

【0087】グラファイト状炭素には、完全なグラファ
イトの結晶構造を有するもの(いわゆるHOPG)、結晶
粒が20nm程度で結晶構造がやや乱れたもの(P
G)、結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったもの(GC)、非晶質カーボン(アモル
ファスカーボン及び、アモルファスカーボンとグラファ
イトの微結晶との混合物を指す)を包含する。すなわ
ち、グラファイト粒子間の粒界などの層の乱れが存在し
ていても好ましく用いることができる。
Graphite-like carbon has a perfect graphite crystal structure (a so-called HOPG), and has a crystal grain of about 20 nm and a slightly disordered crystal structure (P
G), those having crystal grains of about 2 nm and further disordering of the crystal structure (GC), and amorphous carbon (referring to amorphous carbon and a mixture of amorphous carbon and microcrystals of graphite). That is, it can be preferably used even if there is a layer disorder such as a grain boundary between graphite particles.

【0088】こうして作製した電子放出素子に、好まし
くは、安定化処理を行う。この工程は、真空容器内の有
機物質を排気する工程である。真空容器内の有機物質は
極力排除することが望ましいが、有機物質の分圧として
は1〜3×10−8<−8乗>Pa以下が好ましい。ま
た、他のガスをも含めた圧力は、1〜3×10−6<−
6乗>Pa以下が好ましく、さらに1×10−7<−7
乗>Pa以下が特に好ましい。
The electron-emitting device thus manufactured is preferably subjected to a stabilization process. This step is a step of exhausting the organic substance in the vacuum container. It is desirable to remove the organic substance in the vacuum vessel as much as possible, but the partial pressure of the organic substance is preferably 1 to 3 × 10 −8 <−8 power> or less. Further, the pressure including other gases is 1-3 × 10 −6 <−
Sixth power> Pa or less is preferable, and 1 × 10−7 <−7
It is particularly preferable that the power is> Pa.

【0089】真空容器を排気する真空排気装置は、装置
から発生するオイルが素子の特性に影響を与えないよう
に、オイルを使用しないものを用いる。具体的には、ソ
ープションポンプ、イオンポンプ等の真空排気装置を挙
げることが出来る。さらに真空容器内を排気するときに
は、真空容器全体を加熱して、真空容器内壁や、電子放
出素子に吸着した有機物質分子を排気しやすくする。こ
のときの加熱条件は、150〜350℃、好ましくは2
00℃以上でできるだけ長時間行うのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の配置などの諸条件により適宜選ばれ
る条件により行う。
As the vacuum exhaust device for exhausting the vacuum vessel, a device that does not use oil is used so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used. Further, when the inside of the vacuum vessel is evacuated, the entire vacuum vessel is heated so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device are easily evacuated. The heating condition at this time is 150-350 ° C., preferably 2 ° C.
It is desirable to carry out the treatment at a temperature of at least 00 ° C. for as long as possible. However, the treatment is not particularly limited to this condition.

【0090】安定化処理を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。
It is preferable that the atmosphere at the time of driving after performing the stabilization treatment is the same as that at the end of the stabilization treatment, but the present invention is not limited to this. Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics.

【0091】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制できる
ので、本発明の炭素を有する膜の形状が維持され、結果
として素子電流If,放出電流Ieが安定する。
By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, so that the shape of the film having carbon of the present invention is maintained. As a result, the device current If and the emission current Ie are reduced. Stabilize.

【0092】上述のような製造方法によって作製された
電子放出素子の基本特性について図3及び図8を参照し
て説明する。なお、図8は、図4に示した特性を電流−
電圧特性として書き直したものである。
The basic characteristics of the electron-emitting device manufactured by the above-described manufacturing method will be described with reference to FIGS. FIG. 8 shows that the characteristic shown in FIG.
It has been rewritten as voltage characteristics.

【0093】図3に示した測定評価装置により測定され
た、安定化処理後の素子の放出電流Ie及び素子電流I
fと素子電圧Vfの典型的な例を図8に示す。なお、図
8は、放出電流Ieは素子電流Ifに比べて著しく小さ
いので、任意単位で示されており、いずれもリニアスケ
ールである。図8からも明らかなように、本電子放出素
子は放出電流Ieに対する三つの性質を有する。
The emission current Ie and the device current I of the device after the stabilization process were measured by the measurement and evaluation device shown in FIG.
FIG. 8 shows a typical example of f and the device voltage Vf. In FIG. 8, since the emission current Ie is significantly smaller than the element current If, the emission current Ie is shown in an arbitrary unit, and each is a linear scale. As is clear from FIG. 8, the electron-emitting device has three properties with respect to the emission current Ie.

【0094】まず第1に、本素子はある電圧(しきい値
電圧と呼ぶ、図8中のVth)以上の素子電圧を印加す
ると急激に放出電流Ieが増加し、一方しきい値電圧V
th以下では放出電流Ieがほとんど検出されない。す
なわち、放出電流Ieに対する明確なしきい値電圧Vt
hを持った非線形素子である。
First, when an element voltage higher than a certain voltage (called a threshold voltage, Vth in FIG. 8) is applied to the present element, the emission current Ie sharply increases, while the threshold voltage Ve is increased.
Below th, the emission current Ie is hardly detected. That is, a clear threshold voltage Vt for the emission current Ie
h is a non-linear element.

【0095】第2に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0096】第3に、アノード電極34に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。つ
まり、アノード電極34に捕捉される電荷量は、素子電
圧Vfを印加する時間により制御できる。
Third, the amount of charge discharged to the anode electrode 34 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 34 can be controlled by the time during which the device voltage Vf is applied.

【0097】以上のような電子放出素子の特性を用いる
と、入力信号に応じて電子放出特性を容易に制御できる
ことになる。さらに、本発明にかかわる電子放出素子
は、安定かつ高輝度な電子放出特性を有するため、多方
面への応用が期待できる。
By using the characteristics of the electron-emitting device as described above, the electron-emitting characteristics can be easily controlled according to the input signal. Furthermore, since the electron-emitting device according to the present invention has stable and high-luminance electron-emitting characteristics, it can be expected to be applied to various fields.

【0098】次に、上述した電子放出素子の応用例につ
いて述べる。つまり、電子放出素子の複数個を基板上に
配列し、例えば電子源あるいは画像形成装置を構成でき
る。
Next, an application example of the above-described electron-emitting device will be described. That is, by arranging a plurality of electron-emitting devices on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0099】基板上の素子の配列については、例えば、
多数の電子放出素子を並列に配置し、個々の素子の両端
を配線にて結線した、電子放出素子の行を多数個配し
(行方向)、この配線と直交する方向に(列方向)、電
子源の上方の空間に設置された制御電極(グリッド)に
より電子を制御駆動する配列形態(はしご型)、及びm
本のX方向配線の上にn本のY方向配線を、層間絶縁層
を介して設置し、表面伝導型電子放出素子の一対の素子
電極にそれぞれ、X方向配線、Y方向配線を接続した配
列形態(単純マトリクス配置)が挙げられる。
For the arrangement of the elements on the substrate, for example,
A large number of electron-emitting devices are arranged in parallel, and both ends of each device are connected by wiring. A large number of rows of electron-emitting devices are arranged (row direction), and a direction perpendicular to this wiring (column direction). An array configuration (ladder type) in which electrons are controlled and driven by a control electrode (grid) installed in a space above the electron source, and m
An arrangement in which n Y-directional wirings are disposed on the X-directional wirings via an interlayer insulating layer, and the X-directional wiring and the Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. Form (simple matrix arrangement).

【0100】この単純マトリクス配置について詳述す
る。本発明にかかわる表面伝導型電子放出素子の前述し
た3つの基本的特性の特徴によれば、表面伝導型電子放
出素子からの放出電子は、しきい値電圧以上では、対向
する素子電極間に印加するパルス状電圧の波高値と巾で
制御できる。一方、しきい値電圧以下では、殆ど放出さ
れない。この特性によれば、多数の電子放出素子を配置
した場合でも、個々の素子に、上記パルス状電圧を適宜
印加すれば、入力信号に応じて、表面伝導型電子放出素
子を選択し、その電子放出量が制御できる事となる。
This simple matrix arrangement will be described in detail. According to the characteristics of the above three basic characteristics of the surface conduction electron-emitting device according to the present invention, the emitted electrons from the surface conduction electron-emitting device are applied between the opposing device electrodes at a threshold voltage or higher. It can be controlled by the peak value and width of the pulsed voltage. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface-conduction electron-emitting device is selected according to an input signal, and the electron is selected. The amount of release can be controlled.

【0101】この原理に基づき構成した電子源基板の構
成について、図9を参照して説明する。m本のX方向配
線102は、DX1、DX2、…、DXmからなり、基
板1上に、真空蒸着法、印刷法、スパッタ法等で形成
し、所望のパターンとした導電性金属等からなり、多数
の表面伝導型電子放出素子にほぼ均等な電圧が供給され
るように、材料、膜厚、配線幅等が設計される。これら
m本のX方向配線102とn本のY方向配線103間に
は、不図示の層間絶縁層が設置され、電気的に分離され
て、マトリックス配線を構成する(このm,nは、共に
正の整数)。
The structure of the electron source substrate formed based on this principle will be described with reference to FIG. The m X-directional wirings 102 are made of DX1, DX2,..., DXm, and are formed on the substrate 1 by a vacuum evaporation method, a printing method, a sputtering method, or the like, and are made of a conductive metal or the like having a desired pattern. The material, film thickness, wiring width, and the like are designed so that a substantially uniform voltage is supplied to many surface conduction electron-emitting devices. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 102 and the n Y-directional wirings 103, and is electrically separated to form a matrix wiring. Positive integer).

【0102】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板101の全面或は一部に所
望の形状で形成され、特に、X方向配線102とY方向
配線103の交差部の電位差に耐え得るように、膜厚、
材料、製法が、適宜設定される。X方向配線102とY
方向配線103は、それぞれ外部端子として引き出され
る。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 101 on which the X-direction wiring 102 is formed. In particular, the film thickness and the thickness are set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.
The material and manufacturing method are appropriately set. X direction wiring 102 and Y
The direction wirings 103 are respectively drawn as external terminals.

【0103】さらに、前述と同様にして、表面伝導型放
出素子104の対向する電極(不図示)の一方が、m本
のX方向配線102(DX1、DX2、…、DXm)
に、かつ他方がn本のY方向配線103(DY1、DY
2、…、DYn)にそれぞれ導電性金属等からなる結線
105によって電気的に接続されている。
Further, in the same manner as described above, one of the opposing electrodes (not shown) of the surface conduction electron-emitting device 104 is connected to the m X-direction wirings 102 (DX1, DX2,..., DXm).
, And the other has n Y-direction wirings 103 (DY1, DY
, DYn) are electrically connected to each other by a connection 105 made of a conductive metal or the like.

【0104】ここで、m本のX方向配線102とn本の
Y方向配線103と結線105と対向する素子電極との
導電性金属は、その構成元素の一部あるいは全部が同一
であっても、またそれぞれ異なってもよい。これら材料
は、例えば前述の素子電極の材料より適宜選択される。
Here, even if some or all of the constituent elements are the same, the conductive metal of the m electrodes in the X direction 102, the n lines in the Y direction 103, and the element electrode facing the connection 105 is the same. And each may be different. These materials are appropriately selected, for example, from the above-described materials for the device electrodes.

【0105】また、詳しくは後述するが、X方向配線1
02は、X方向に配列する表面伝導型放出素子94の行
を、入力信号に応じて、走査するための走査信号を印加
するための不図示の走査信号印加手段と電気的に接続さ
れる。一方、Y方向配線103は、Y方向に配列する表
面伝導型放出素子104の各列を入力信号に応じて、変
調するための変調信号を印加するための不図示の変調信
号発生手段と電気的に接続される。
As will be described in detail later, the X-direction wiring 1
Numeral 02 is electrically connected to a scanning signal applying unit (not shown) for applying a scanning signal for scanning a row of the surface conduction electron-emitting elements 94 arranged in the X direction according to an input signal. On the other hand, the Y-direction wiring 103 is electrically connected to a modulation signal generating means (not shown) for applying a modulation signal for modulating each column of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. Connected to.

【0106】更に、表面伝導型電子放出素子の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号の差電圧として供給される。
Further, a driving voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the element.

【0107】次に、以上のようにして作製した電子源基
板を用いた電子源、及び表示等に用いる画像形成装置の
一例について、図10及び図11を参照して説明する。
図10は画像形成装置の基本構成図であり、図11には
蛍光膜を示す。
Next, an example of an electron source using the electron source substrate manufactured as described above and an image forming apparatus used for display and the like will be described with reference to FIGS.
FIG. 10 is a basic configuration diagram of the image forming apparatus, and FIG. 11 shows a fluorescent film.

【0108】図10において、101は電子放出素子を
複数配した電子源基板、111は電子源基板101を固
定したリアプレート、116はガラス基板113の内面
に蛍光膜114とメタルバック115等が形成されたフ
ェースプレートである。112は、支持枠であり、リア
プレート111、支持枠112及びフェースプレート1
16をフリットガラスを塗布し、大気中あるいは、窒素
中で、400〜500℃で、10分以上焼成すること
で、封着して、外囲器118を構成する。また、104
は、図1あるいは図2に示された表面伝導型電子放出素
子に相当する。102、103は表面伝導型電子放出素
子の一対の素子電極と接続されたX方向配線及びY方向
配線である。また、これら素子電極への配線は、素子電
極と配線材料が同一である場合は、素子電極と呼ぶ場合
もある。
In FIG. 10, reference numeral 101 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 111, a rear plate on which the electron source substrate 101 is fixed; 116, a fluorescent film 114 and a metal back 115 formed on the inner surface of a glass substrate 113; This is the finished face plate. Reference numeral 112 denotes a support frame, and the rear plate 111, the support frame 112, and the face plate 1
16 is coated with frit glass and baked in air or nitrogen at 400 to 500 ° C. for 10 minutes or more to be sealed to form an envelope 118. Also, 104
Corresponds to the surface conduction electron-emitting device shown in FIG. 1 or FIG. Reference numerals 102 and 103 are X-direction wiring and Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device. Further, the wiring to these device electrodes may be referred to as a device electrode when the material of the device electrode and the wiring material are the same.

【0109】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成したが、リアプレート111は主に基板101の強
度を補強する目的で設けられるため、基板91自体で十
分な強度を持つ場合は別体のリアプレート111は不要
であり、基板101に直接支持枠112を封着し、フェ
ースプレート116、支持枠112、基板101で外囲
器118を構成してもよい。フェースプレート116、
リアプレート111間に、スペーサーとよばれる不図示
の支持体を設置することにより、大気圧に対して十分な
強度をもつ外囲器118を構成することもできる。
As described above, the envelope 118 is composed of the face-plate 116, the support frame 112, and the rear plate 111. Since the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 101, In the case where the substrate 91 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame 112 is directly sealed to the substrate 101, and the envelope 118 is formed by the face plate 116, the support frame 112, and the substrate 101. May be. Face plate 116,
By providing a support (not shown) called a spacer between the rear plates 111, an envelope 118 having sufficient strength against atmospheric pressure can be formed.

【0110】図11に示す蛍光膜114は、モノクロー
ムの場合は蛍光体のみから成るが、カラーの蛍光膜の場
合は、蛍光体の配列によりブラックストライプあるいは
ブラックマトリクスなどと呼ばれる黒色導電材121と
蛍光体122とで構成される。ブラックストライプ、ブ
ラックマトリクスが設けられる目的は、カラー表示の場
合必要となる3原色蛍光体の各蛍光体122間の塗り分
け部を黒くすることで混色等を目立たなくすることと、
蛍光膜114における外光反射によるコントラストの低
下を抑制することにある。ブラックストライプの材料と
しては、通常良く用いられている黒鉛を主成分とする材
料だけでなく、導電性があり、光の透過及び反射が少な
い材料であればこれに限るものではない。
The fluorescent film 114 shown in FIG. 11 is made of only a fluorescent material in the case of a monochrome image. However, in the case of a color fluorescent film, a black conductive material 121 called a black stripe or a black matrix is used depending on the arrangement of the fluorescent materials. And a body 122. The purpose of providing the black stripes and the black matrix is to make the color separation portions between the respective phosphors 122 of the three primary color phosphors necessary for color display black to make color mixing less noticeable,
The object is to suppress a decrease in contrast due to reflection of external light on the fluorescent film 114. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, as long as it is conductive and has little light transmission and reflection.

【0111】ガラス基板113に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈殿法、印刷法等
が用いられる。
The method of applying the phosphor on the glass substrate 113 is not limited to monochrome or color, but a precipitation method, a printing method, or the like is used.

【0112】また、蛍光膜114の内面側には通常メタ
ルバック115が設けられる。メタルバックの目的は、
蛍光体の発光のうち内面側への光をフェースプレート1
16側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージからの蛍光体の保護等である。メタルバック
は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常フィルミングと呼ばれる)を行い、その後Alを
真空蒸着等を用いて堆積させることで作製できる。
Further, a metal back 115 is usually provided on the inner surface side of the fluorescent film 114. The purpose of metal back is
The face plate 1 emits light toward the inner surface side of the phosphor emission.
To improve the brightness by specular reflection to the 16 side, to act as an electrode for applying electron beam acceleration voltage, to protect the phosphor from damage due to the collision of negative ions generated in the envelope, etc. is there. The metal back can be produced by performing a smoothing process (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then depositing Al by vacuum evaporation or the like.

【0113】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114.

【0114】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子と対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。
When the above-mentioned sealing is performed, in the case of color, the phosphors of each color must correspond to the electron-emitting devices, so that it is necessary to perform sufficient alignment.

【0115】外囲器118は、不図示の排気管を通じ、
1×10−7<−7乗>Torr程度の真空度にした
後、封止がおこなわれる。また、外囲器118の封止後
の真空度を維持するために、ゲッター処理を行う場合も
ある。これは、外囲器118の封止を行う直前あるいは
封止後に、抵抗加熱あるいは高周波加熱等の加熱法によ
り、外囲器118内の所定の位置(不図示)に配置され
たゲッターを加熱し、蒸着膜を形成する処理である。ゲ
ッターは通常Ba等が主成分であり、蒸着膜の吸着作用
により、たとえば1×10−5<−5乗>ないしは1×
10−7<−7乗>Torrの真空度を維持するもので
ある。
The envelope 118 passes through an exhaust pipe (not shown),
After reducing the degree of vacuum to about 1 × 10 −7 <−7 power> Torr, sealing is performed. In addition, getter processing may be performed in order to maintain the degree of vacuum of the envelope 118 after sealing. This is because the getter disposed at a predetermined position (not shown) in the envelope 118 is heated by a heating method such as resistance heating or high-frequency heating immediately before or after the envelope 118 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and is, for example, 1 × 10 −5 <−5 power> or 1 × 10 5
The vacuum degree of 10-7 <-7th power> Torr is maintained.

【0116】以上により完成した画像形成装置(画像表
示装置)において、各電子放出素子には、容器外端子D
ox1ないしDoxm、Doy1ないしDoynを通
じ、電圧を印加することにより、電子放出させ、高圧端
子117を通じ、メタルバック115あるいは透明電極
(不図示)に数kV以上の高圧を印加し、電子ビームを
加速し、蛍光膜114に衝突させ、励起・発光させるこ
とで画像を表示するものである。
In the image forming apparatus (image display apparatus) completed as described above, each of the electron-emitting devices has a terminal D outside the container.
By applying a voltage through ox1 to Doxm and Doy1 to Doyn, electrons are emitted, and a high voltage of several kV or more is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal 117 to accelerate the electron beam. The image is displayed by colliding with the fluorescent film 114 to excite and emit light.

【0117】なお、以上述べた構成は、表示等に用いら
れる好適な画像形成装置を作製する上で必要な概略構成
であり、例えば各部材の材料等、詳細な部分は上述内容
に限られるものではなく、画像形成装置の用途に適する
よう適宜選択する。
The configuration described above is a schematic configuration necessary for manufacturing a suitable image forming apparatus used for display and the like, and detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus.

【0118】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図12を参照して説明する。
Next, an example of the configuration of a drive circuit for performing a television display based on an NTSC television signal on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. I do.

【0119】図12は、NTSC方式のテレビ信号に応
じて表示を行うための駆動回路の一例を示すブロック図
である。図12中、131は表示パネル、132は走査
信号発生回路、133はタイミング制御回路、134は
シフトレジスタである。また、135はラインメモリ、
136は同期信号分離回路、137は変調信号発生回
路、Vx及びVaは直流電圧源である。
FIG. 12 is a block diagram showing an example of a drive circuit for performing display according to an NTSC television signal. In FIG. 12, 131 is a display panel, 132 is a scanning signal generation circuit, 133 is a timing control circuit, and 134 is a shift register. 135 is a line memory,
136 is a synchronization signal separation circuit, 137 is a modulation signal generation circuit, and Vx and Va are DC voltage sources.

【0120】表示パネル131は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、m行n列の行列状にマトリクス配線された表
面伝導型電子放出素子群を一行(n素子)ずつ順次駆動
する為の走査信号が印加される。端子Doy1乃至Do
ynには、前記走査信号により選択された一行の表面伝
導型電子放出素子の出力電子ビームを制御する為の変調
信号が印加される。高圧端子Hvには、直流電圧源Va
より、例えば10kVの直流電圧が供給されるが、これ
は表面伝導型電子放出素子から放出される電子ビームに
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。
The display panel 131 has terminals Dox1 to Dox
oxm, terminals Doy1 to Doyn, and high voltage terminal Hv
Connected to an external electric circuit via Terminal Dox1
Scanning for sequentially driving electron sources provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns, one row at a time (n elements). A signal is applied. Terminals Doy1 to Do
To yn, a modulation signal for controlling an output electron beam of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. A DC voltage source Va is connected to the high voltage terminal Hv.
Thus, for example, a DC voltage of 10 kV is supplied, which is an accelerating voltage for applying sufficient energy to the electron beam emitted from the surface conduction electron-emitting device to excite the phosphor.

【0121】走査信号発生回路132は、内部にm個の
スイッチング素子を備えたもので(図中、S1ないしS
mで模式的に示している)ある。各スイッチング素子
は、直流電圧源Vxの出力電圧もしくは0V(グランド
レベル)のいずれか一方を選択し、表示パネル131の
端子Dox1ないしDoxmと電気的に接続される。S
1乃至Smの各スイッチング素子は、制御回路133が
出力する制御信号Tscanに基づいて動作するもので
あり、例えばFETのようなスイッチング素子を組み合
わせることにより構成することができる。
The scanning signal generating circuit 132 includes m switching elements inside (in the figure, S1 to S1).
m). Each switching element selects either the output voltage of the DC voltage source Vx or 0 V (ground level) and is electrically connected to the terminals Dox1 to Doxm of the display panel 131. S
Each of the switching elements 1 to Sm operates based on the control signal Tscan output from the control circuit 133, and can be configured by combining switching elements such as FETs, for example.

【0122】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage that is equal to or lower than the voltage.

【0123】タイミング制御回路133は、外部より入
力する画像信号に基づいて適切な表示が行われるように
各部の動作を整合させる機能を有する。タイミング制御
回路133は、同期信号分離回路136より送られる同
期信号Tsyncに基づいて、各部に対してTsca
n、Tsft及びTmryの各制御信号を発生する。
The timing control circuit 133 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The timing control circuit 133 sends Tsca to each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 136.
n, Tsft and Tmry control signals.

【0124】同期信号分離回路136は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路136により分離された同期信号は、垂直同期
信号と水平同期信号とより成るが、ここでは説明の便宜
上Tsync信号として図示した。上記テレビ信号から
分離された画像の輝度信号成分は便宜上DATA信号と
して表した。このDATA信号はシフトレジスタ134
に入力される。
The synchronizing signal separation circuit 136 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronization signal separated by the synchronization signal separation circuit 136 is composed of a vertical synchronization signal and a horizontal synchronization signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is supplied to the shift register 134
Is input to

【0125】シフトレジスタ134は、時系列的にシリ
アルに入力される上記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、タイミ
ング制御回路133より送られる制御信号Tsftに基
づいて動作する(即ち、制御信号Tsftは、シフトレ
ジスタ134のシフトクロックであるということもでき
る)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、ld1乃至ldnのN個の並列信号としてシフトレ
ジスタ134より出力される。
The shift register 134 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the timing control circuit 133. (Ie, the control signal Tsft can be said to be a shift clock of the shift register 134). The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to drive data for N electron-emitting devices) is output from the shift register 134 as N parallel signals ld1 to ldn.

【0126】ラインメモリ135は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、タイミング制御回路133より送られる制御信号T
mryに従って適宜ld1乃至ldnの内容を記憶す
る。記憶された内容は、l′d1乃至l′dnとして出
力され、変調信号発生器137に入力される。
The line memory 135 is a storage device for storing data for one line of an image for a necessary time only, and is a control signal T sent from the timing control circuit 133.
The contents of ld1 to ldn are stored as appropriate according to mry. The stored contents are output as l'd1 to l'dn and input to the modulation signal generator 137.

【0127】変調信号発生器137は、画像データl′
d1乃至l′dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Doy1乃至Doynを通じて表示パ
ネル131内の表面伝導型電子放出素子に印加される。
The modulation signal generator 137 outputs the image data l '
The signal source is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of d1 to l'dn. Applied to the emitting element.

【0128】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。従って、入力信号に応じて、電子
放出素子を変調する方式としては、電圧変調方式、パル
ス幅変調方式等が採用できる。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, an electron beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw. Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method of modulating the electron-emitting device according to the input signal.

【0129】電圧変調方式を実施するに際しては、変調
信号発生器137として、一定長さの電圧パルスを発生
し、入力されるデータに応じて適宜パルスの波高値を変
調するような電圧変調方式の回路を用いることができ
る。
When implementing the voltage modulation method, the modulation signal generator 137 generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data. A circuit can be used.

【0130】パルス幅変調方式を実施するに際しては、
変調信号発生器137として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
When implementing the pulse width modulation method,
As the modulation signal generator 137, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0131】シフトレジスタ134やラインメモリ13
5は、デジタル信号式のもの、アナログ信号式のものを
も採用できる。画像信号のシリアル/パラレル変換や記
憶が所定の速度で行なわれれば良いからである。
The shift register 134 and the line memory 13
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0132】デジタル信号式を用いる場合には、同期信
号分離回路136の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路136の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ135の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器137に用いられる回
路が若干異なったものとなる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 136 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 136. Just do it. In this connection, the circuit used for the modulation signal generator 137 is slightly different depending on whether the output signal of the line memory 135 is a digital signal or an analog signal.

【0133】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器137には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器137には、例
えば高速の発振器及び発振器の出力する波数を計数する
計数器(カウンタ)及び計数器の出力値と上記メモリの
出力値を比較する比較器(コンパレータ)を組み合せた
回路を用いる。必要に応じて、比較器の出力するパルス
幅変調された変調信号を表面伝導型電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。
That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 137, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 137 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0134】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器137には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路(VCO)を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 137 can employ, for example, an amplifier circuit using an operational amplifier or the like, and can add a bell shift circuit or the like as needed. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0135】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1乃至Doxm、Doy1乃至Doynを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Hvを介してメタルバック115(図10参
照)、あるいは透明電極(不図示)に高圧を印加し、電
子ビームを加速する。加速された電子は、蛍光膜114
(図10参照)に衝突し、発光が生じて画像が形成され
る。
In the image display apparatus to which the present invention can be applied, which has such a configuration, by applying a voltage to each of the electron-emitting devices through the external terminals Dox1 to Doxm and Doy1 to Doyn, the electron-emitting devices can emit electrons. Occurs.
A high voltage is applied to the metal back 115 (see FIG. 10) or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons are transferred to the fluorescent film 114
(See FIG. 10), light emission occurs, and an image is formed.

【0136】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL、SECAM方式などの
他、これよりも、多数の走査線からなるTV信号(例え
ば、MUSE方式をはじめとする高品位TV)方式をも
採用できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. The input signal is described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems, a TV signal including a larger number of scanning lines (for example, the MUSE system and the like) High-definition TV).

【0137】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピュータ等の
表示装置の他、感光性ドラム等を用いて構成された光プ
リンターとしての画像形成装置等としても用いることが
できる。
The image forming apparatus of the present invention can be used not only as a display device for a television broadcast, a display device such as a video conference system or a computer, but also as an image forming device as an optical printer using a photosensitive drum or the like. Can be used.

【0138】[0138]

【実施例】以下、実施例を挙げて、本発明をさらに詳述
する。
EXAMPLES Hereinafter, the present invention will be described in more detail with reference to Examples.

【0139】(実施例1、2、3、4、5及び比較例
1、2)本実施例にかかわる基本的な電子放出素子の構
成は、図1の(a)、(b)の平面図及び断面図、及び
図2の(a)、(b)の拡大した平面図及び断面図と同
様である。
(Examples 1, 2, 3, 4, 5 and Comparative Examples 1 and 2) The basic structure of an electron-emitting device according to this example is a plan view of FIGS. 1 (a) and 1 (b). 2A and 2B are the same as the enlarged plan view and the cross-sectional view of FIGS.

【0140】本実施例にかかわる表面伝導型電子放出素
子の製造法は、基本的には図5、図7と同様である。以
下、図1、図2、図5、図7を参照して本実施例に関す
る素子の基本的な構成及び製造方法を説明する。
The method for manufacturing the surface conduction electron-emitting device according to this embodiment is basically the same as that shown in FIGS. Hereinafter, a basic configuration and a manufacturing method of the device according to the present embodiment will be described with reference to FIGS. 1, 2, 5, and 7. FIG.

【0141】工程−a:最初に、清浄化した石英基板1
上に、素子電極2、3と所望の素子電極間ギャップLと
なるべきパタ−ンをホトレジスト(RD−2000N−
41:日立化成社製)で形成し、電子ビーム蒸着法によ
り、厚さ5nmのTi、厚さ30nmのPtを順次堆積
した。ホトレジストパターンを有機溶剤で溶解し、Pt
−Ti堆積膜をリストオフ、素子電極間隔Lは3μmと
し、素子電極の幅Wが500μmを有する素子電極2、
3を形成した(図5(a))。
Step-a: First, a cleaned quartz substrate 1
A pattern to be a gap L between the device electrodes 2 and 3 and a desired device electrode is formed on a photoresist (RD-2000N-
41: manufactured by Hitachi Chemical Co., Ltd.), and 5 nm thick Ti and 30 nm thick Pt were sequentially deposited by electron beam evaporation. Dissolve the photoresist pattern with an organic solvent and add Pt
-The element electrode 2 having the element electrode interval L of 3 μm and the element electrode width W of 500 μm;
No. 3 was formed (FIG. 5A).

【0142】工程−b:膜厚100nmのCr膜を真空
蒸着により堆積し、後述の導電性薄膜の形状に対応する
開口を有するようにパターニングし、そのうえに有機パ
ラジウム化合物溶液(ccp4230:奥野製薬(株)
社製)をスピンナーにより回転塗布、300℃で12分
間の加熱焼成処理をした。また、こうして形成された主
成分としてPdOの微粒子からなる導電性薄膜4の膜厚
は12nm、シート抵抗Rsは1.5×104<4乗>
Ω/口であった。
Step-b: A 100 nm-thick Cr film is deposited by vacuum evaporation, patterned so as to have an opening corresponding to the shape of a conductive thin film described later, and an organic palladium compound solution (ccp4230: Okuno Pharmaceutical Co., Ltd.) )
Co., Ltd.) was spin-coated with a spinner and baked at 300 ° C. for 12 minutes. The thus formed conductive thin film 4 composed of fine particles of PdO as a main component has a thickness of 12 nm and a sheet resistance Rs of 1.5 × 104 <4>.
Ω / mouth.

【0143】工程−c:Cr膜及び焼成後の導電性薄膜
4を酸エッチャントによりエッチングして、導電性薄膜
4の幅W′が300μmとなるよう所望のパターンの導
電性薄膜4を形成した(図5(b))。
Step-c: The Cr film and the baked conductive thin film 4 were etched with an acid etchant to form the conductive thin film 4 having a desired pattern such that the width W ′ of the conductive thin film 4 was 300 μm ( FIG. 5 (b)).

【0144】以上の工程により基板1上に、素子電極
2、3、導電性薄膜4を形成した。
The device electrodes 2 and 3 and the conductive thin film 4 were formed on the substrate 1 by the above steps.

【0145】なお、全く同じ工程により、実施例2、
3、4、5の素子及び比較例1、2の素子を作製した。
Note that, in the same manner as in Example 2,
The devices of 3, 4, and 5 and the devices of Comparative Examples 1 and 2 were produced.

【0146】工程−d:次に、図3の測定評価装置に設
置し、真空ポンプにて排気し、1×10−6<−6乗>
Paの真空度に達した後、素子に素子電圧Vfを印加す
るための電源31より、素子の素子電極2、3間に電圧
を印加し、フォーミング処理を行い、導電性薄膜に間隙
7を形成した。フォーミング処理の電圧波形は図6の
(b)に示したものである(図5(c)、図7
(a))。
Step-d: Next, the apparatus is set in the measurement and evaluation apparatus shown in FIG. 3, evacuated by a vacuum pump, and 1 × 10 −6 <−6 power>
After reaching a degree of vacuum of Pa, a voltage is applied between the device electrodes 2 and 3 of the device from a power supply 31 for applying a device voltage Vf to the device, forming is performed, and a gap 7 is formed in the conductive thin film. did. The voltage waveform of the forming process is shown in FIG. 6B (FIGS. 5C and 7).
(A)).

【0147】図6の(b)中、T1及びT2は電圧波形
のパルス幅とパルス間隔であり、本実施例ではT1を1
msec、T2を16.7msecとし、矩形波の波高
値は0.1Vステップで昇圧し、フォーミング処理を行
った。また、フォーミング処理中は、同時に、0.1V
の電圧で、フォーミング用パルスの間に抵抗測定パルス
を挿入し、抵抗を測定した。尚、フォーミング処理の終
了は、抵抗測定パルスでの測定値が、約1MΩ以上にな
った時とし、同時に、素子への電圧の印加を終了した。
尚、フォーミングで印加した最大電圧値は約5Vであっ
た。さらに、測定評価装置内に水素を100Pa導入
し、この素子の導電性薄膜を還元して、抵抗を減じた。
In FIG. 6B, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and in this embodiment, T1 is 1
msec, T2 was set to 16.7 msec, the peak value of the rectangular wave was raised in 0.1 V steps, and the forming process was performed. Also, during the forming process, at the same time, 0.1 V
At a voltage of, a resistance measurement pulse was inserted between the forming pulses, and the resistance was measured. The forming process was terminated when the measured value of the resistance measurement pulse became about 1 MΩ or more, and at the same time, the application of the voltage to the element was terminated.
The maximum voltage applied during the forming was about 5V. Further, 100 Pa of hydrogen was introduced into the measurement and evaluation device, and the conductive thin film of the device was reduced to reduce the resistance.

【0148】工程−e:続いて、上記工程で導入した水
素を十分排気した後、測定評価装置及び素子を、200
℃で2時間ベーキングした。室温に戻ったところで、測
定評価装置内の真空度を計測したところ、1×10−6
<−6乗>Paまで達していた。ここで、活性化処理を
行うために、トルニトリルをスローリークバルブを通し
て真空装置内に導入し、1.3×10−4<−4乗>P
aを維持した。トルニトリルを導入してから1時間経過
したところで、フォーミング処理した素子に、素子電極
2、3を介して電圧パルスを印加した。なお、図13に
印加電圧の波形を示す。実施例1において印加電圧値
は、15Vとした。電圧印加開始から約60分後に通電
を停止し、スローリークバルブを閉め、活性化処理を終
了した。
Step-e: Subsequently, after sufficiently exhausting the hydrogen introduced in the above step, the measurement and evaluation apparatus and the
Baking for 2 hours at ° C. When the temperature returned to room temperature, the degree of vacuum in the measurement / evaluation apparatus was measured.
<-6th power> Pa had been reached. Here, in order to perform the activation process, tolunitrile is introduced into the vacuum device through a slow leak valve, and 1.3 × 10 −4 <−4> P
a was maintained. One hour after the introduction of tolunitrile, a voltage pulse was applied to the formed element through element electrodes 2 and 3. FIG. 13 shows the waveform of the applied voltage. In Example 1, the applied voltage value was 15 V. Approximately 60 minutes after the start of voltage application, energization was stopped, the slow leak valve was closed, and the activation process was terminated.

【0149】一方、実施例1の素子と同一のフォーミン
グ工程を行った実施例2、3、4、5の素子及び比較例
1、2の素子に、下記の条件で電圧印加を行い活性化処
理を施した。
On the other hand, activation was performed by applying a voltage under the following conditions to the devices of Examples 2, 3, 4, and 5 and the devices of Comparative Examples 1 and 2 in which the same forming step as that of the device of Example 1 was performed. Was given.

【0150】比較例1の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に10Vまで下げて活性化工程を終了
した。
Element of Comparative Example 1 Under the same conditions as the element of this example, a current was applied for 40 minutes at an applied voltage of 15 V, and thereafter, the voltage was gradually reduced to 10 V over 20 minutes to complete the activation step.

【0151】実施例2の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に12Vまで下げて活性化工程を終了
した。
Element of Example 2: Under the same conditions as the element of this example, an electric current was applied for 40 minutes at an applied voltage of 15 V, and thereafter, the voltage was gradually reduced to 12 V over 20 minutes to complete the activation step.

【0152】実施例3の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に18Vまで上げて活性化工程を終了
した。
Device of Example 3: Under the same conditions as in the device of this example, a current was applied for 40 minutes at an applied voltage of 15 V, and thereafter, the voltage was gradually increased to 18 V over 20 minutes to complete the activation step.

【0153】実施例4の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に20Vまで上げて活性化工程を終了
した。
Device of Example 4 The device was energized with an applied voltage of 15 V for 40 minutes under the same conditions as the device of this example, and thereafter the voltage was gradually increased to 20 V over 20 minutes to complete the activation step.

【0154】実施例5の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に22Vまで上げて活性化工程を終了
した。
Device of Example 5: The device was energized with an applied voltage of 15 V for 40 minutes under the same conditions as the device of this example, and thereafter the voltage was gradually increased to 22 V over 20 minutes to complete the activation step.

【0155】比較例2の素子:本実施例の素子と同じ条
件で15Vの印加電圧で40分間通電し、以後、20分
かけて電圧を徐々に25Vまで上げて活性化工程を終了
した。上記、本実施例の素子及び比較例のそれぞれの素
子と同じ条件で作製した分析用の素子に対し、図4に示
した放出電流Ieの電圧依存性を測定し、式(2)から
間隙8の間隔を算出した。なお、測定はアノード電圧1
kVの条件で行なった。また、断面TEM観察及び平面
SEM観察を行い、算出された間隙8の間隔を確認し
た。各素子で計測された間隙8の間隔は以下の通りであ
る。
Element of Comparative Example 2: Under the same conditions as in the element of this example, an electric current was applied for 40 minutes at an applied voltage of 15 V, and thereafter the voltage was gradually increased to 25 V over 20 minutes to complete the activation step. The voltage dependence of the emission current Ie shown in FIG. 4 was measured for the element for analysis manufactured under the same conditions as those of the element of the present example and the element of the comparative example. Was calculated. Note that the measurement was performed with an anode voltage of 1
The test was performed under the condition of kV. Further, cross-sectional TEM observation and planar SEM observation were performed, and the calculated gap 8 was confirmed. The intervals of the gap 8 measured by each element are as follows.

【0156】実施例1の条件の素子:3.0nm 比較例1の条件の素子:1.8nm 実施例2の条件の素子:2.3nm 実施例3の条件の素子:3.8nm 実施例4の条件の素子:4.2nm 実施例5の条件の素子:4.5nm 比較例2の条件の素子:5.2nm なお、いずれの素子においても、断面TEM観察におい
て図2(b)に示されたような基板変質部(凹部)が観
測された。また、間隙近傍の堆積物を、電子プローブマ
イクロアナリシス(EPMA)及びX線光電子分光(X
PS)、さらにはオージェ電子分光によって元素分析
し、いずれの素子においても堆積物が炭素を主成分とし
てなることを確認した。
Element under the condition of Example 1: 3.0 nm Element under the condition of Comparative Example 1: 1.8 nm Element under the condition of Example 2: 2.3 nm Element under the condition of Example 3: 3.8 nm Example 4 Element under the condition of: 4.2 nm Element under the condition of Example 5: 4.5 nm Element under the condition of Comparative Example 2: 5.2 nm Note that any of the elements is shown in FIG. Such a deteriorated portion (concave portion) of the substrate was observed. Deposits near the gap are analyzed by electron probe microanalysis (EPMA) and X-ray photoelectron spectroscopy (X
PS), and further, elemental analysis by Auger electron spectroscopy, it was confirmed that the deposits consisted mainly of carbon in any of the devices.

【0157】工程−f:続いて、安定化処理を行う。真
空装置及び電子放出素子をヒーターにより加熱して約3
00℃に維持しながら真空装置内の排気を続けた。20
時間後、ヒーターによる加熱をやめ、室温に戻したとこ
ろ真空装置内の圧力は1×10−8<−8乗>Pa程度
に達した。
Step-f: Subsequently, a stabilizing treatment is performed. The vacuum device and the electron-emitting device are heated by a heater to about 3
While maintaining the temperature at 00 ° C., the evacuation of the vacuum apparatus was continued. 20
After a lapse of time, the heating by the heater was stopped and the temperature was returned to room temperature, and the pressure in the vacuum device reached about 1 × 10 −8 <−8 power> Pa.

【0158】続いて、電子放出特性の測定を行った。ア
ノード電極34と電子放出素子の間の距離Hを4mmと
し、高圧電源33によりアノード電極34に5kVの電
位を与えた。この状態で、電源31を用いて素子電極
2、3の間に、それぞれ活性化処理時に印加した最終電
圧の波高値の矩形パルス電圧を印加して駆動し、電流計
30及び電流計32により、本実施例及び比較例の素子
特性を評価した。
Subsequently, the electron emission characteristics were measured. The distance H between the anode 34 and the electron-emitting device was 4 mm, and a potential of 5 kV was applied to the anode 34 by the high-voltage power supply 33. In this state, a rectangular pulse voltage having a peak value of the final voltage applied during the activation process is applied between the device electrodes 2 and 3 using the power supply 31 and driven, and the ammeter 30 and the ammeter 32 The device characteristics of this example and the comparative example were evaluated.

【0159】その結果、間隙8の間隔が2.3nmから
4.5nmの素子、すなわち実施例1から5の素子にお
いては、If、Ie共に安定しており、特性の駆動によ
る経時変化は僅かであった。一方、比較例1の素子にお
いては、If、Ieは不安定で、特性の駆動による経時
変化として、Ifのみが突然上昇する現象が見られた。
また、比較例2の素子においては、If、Ieは不安定
で、特性の駆動による経時劣化が大きかった。特に、突
然、If、Ie共に低下する現象が観測された。
As a result, in the device in which the interval of the gap 8 is from 2.3 nm to 4.5 nm, that is, in the devices of Examples 1 to 5, both If and Ie are stable, and the temporal change due to the driving of the characteristics is small. there were. On the other hand, in the device of Comparative Example 1, If and Ie were unstable, and a phenomenon in which only If suddenly increased as a change with time due to driving of the characteristics was observed.
In the device of Comparative Example 2, If and Ie were unstable, and deterioration with time due to driving of characteristics was large. In particular, a phenomenon in which both If and Ie suddenly decreased was observed.

【0160】(実施例6)本実施例は、多数の表面伝導
型電子放出素子を単純マトリクス配置した電子源を用い
た画像形成装置の例である。
Embodiment 6 This embodiment is an example of an image forming apparatus using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix.

【0161】電子源の一部の平面図を図14に示す。ま
た、図中のA−A′断面図を図15に示す。但し図1
4、図15で、同じ記号を示したものは、同じものを示
す。ここで101は基板、102は図9のDXmに対応
するX方向配線(下配線とも呼ぶ)、103は図9のD
Ynに対応するY方向配線(上配線とも呼ぶ)、4は導
電性薄膜、2、3は素子電極、171は層間絶縁層、1
72は素子電極2と下配線102と電気的接続のための
コンタクトホールである。
FIG. 14 is a plan view of a part of the electron source. FIG. 15 is a sectional view taken along the line AA 'in the figure. However, FIG.
4. In FIG. 15, the same symbols indicate the same components. Here, 101 is a substrate, 102 is an X-direction wiring (also referred to as a lower wiring) corresponding to DXm in FIG. 9, and 103 is a D in FIG.
Y direction wiring corresponding to Yn (also referred to as upper wiring), 4 is a conductive thin film, 2, 3 is an element electrode, 171 is an interlayer insulating layer,
Reference numeral 72 denotes a contact hole for electrical connection between the element electrode 2 and the lower wiring 102.

【0162】次に製造方法を図16及び図17により工
程順に従って具体的に説明する。
Next, the manufacturing method will be specifically described according to the order of steps with reference to FIGS.

【0163】工程−a:清浄化した青板ガラス上に厚さ
0.5mmのシリコン酸化膜をスパッタ法で形成した基
板1上に、真空蒸着により厚さ5nmのCr、厚さ0.
6mmのAuを順次積層した後、ホトレジスト(AZ1
370:ヘキスト社製)をスピンナーにより回転塗布、
ベークした後、ホトマスク像を露光、現像して、下配線
102のレジストパターンを形成し、Au−Cr堆積膜
をウエットエッチングして、所望の形状の下配線102
を形成する(図16(a))。
Step-a: On a substrate 1 in which a 0.5 mm-thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method, 5 nm-thick Cr, 0.
After sequentially laminating 6 mm of Au, the photoresist (AZ1
370: manufactured by Hoechst Co.) and spin-coated with a spinner.
After baking, the photomask image is exposed and developed to form a resist pattern of the lower wiring 102, and the Au-Cr deposited film is wet-etched to form the lower wiring 102 having a desired shape.
Is formed (FIG. 16A).

【0164】工程−b:次に厚さ1.0μmのシリコン
酸化膜からなる層間絶縁層171をRFスパッタ法によ
り堆積する(図16の(b))。
Step-b: Next, an interlayer insulating layer 171 made of a silicon oxide film having a thickness of 1.0 μm is deposited by RF sputtering (FIG. 16B).

【0165】工程−c:工程−bで堆積した層間絶縁層
171にコンタクトホール172を形成するためのホト
レジストパターンを作り、これをマスクとして層間絶縁
層171をエッチングしてコンタクトホール172を形
成する(図16の(c))。
Step-c: A photoresist pattern for forming a contact hole 172 is formed in the interlayer insulating layer 171 deposited in the step-b, and the interlayer insulating layer 171 is etched using the photoresist pattern as a mask to form the contact hole 172 ( FIG. 16 (c)).

【0166】工程−d:その後、素子電極2と素子電極
間ギャップLとなるべきパターンをホトレジスト(RD
−2000N−41:日立化成社製)で形成し、スパッ
タ法により、厚さ5nmのTi、厚さ0.1mmのPt
を順次堆積した。ホトレジストパターンを有機溶剤で溶
解し、Pt・Ti堆積膜をリフトオフし、素子電極間隔
L=3mm、素子電極の幅W=0.3mmを有する素子
電極2、3を形成した(図16の(d))。
Step-d: Thereafter, a pattern to be a gap L between the device electrode 2 and the device electrode is formed by photoresist (RD).
-2000N-41: manufactured by Hitachi Chemical Co., Ltd.), and 5 nm thick Ti and 0.1 mm thick Pt are formed by sputtering.
Were sequentially deposited. The photoresist pattern was dissolved with an organic solvent, and the Pt / Ti deposited film was lifted off to form device electrodes 2 and 3 having a device electrode interval L = 3 mm and a device electrode width W = 0.3 mm (FIG. 16 (d) )).

【0167】工程−e:素子電極2、3の上に上配線1
03のホトレジストパターンを形成した後、厚さ5nm
のTi、厚さ0.5mmのAuを順次真空蒸着により堆
積し、リフトオフにより不要の部分を除去して、所望の
形状の上配線103を形成した(図17の(a))。
Step-e: Upper wiring 1 on device electrodes 2 and 3
03 after forming a photoresist pattern of 5 nm thick
Ti and Au having a thickness of 0.5 mm were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form an upper wiring 103 having a desired shape (FIG. 17A).

【0168】工程−f:膜厚0.1mmのCr膜191
を真空蒸着により堆積・パターニングし、その上に有機
パラジウム化合物溶液(ccp4230:奥野製薬
(株)社製)をスピンナーにより回転塗布、300℃で
10分間の加熱焼成処理をした(図17の(b))。ま
た、こうして形成された主元素としてPdの微粒子から
なる導電性薄膜4の膜厚は10nm、シート抵抗値は2
×104<4乗>Ω/口であった。
Step-f: Cr film 191 having a thickness of 0.1 mm
Was deposited and patterned by vacuum evaporation, and an organic palladium compound solution (ccp4230: manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated thereon with a spinner and heated and baked at 300 ° C. for 10 minutes (FIG. 17 (b) )). The thus formed conductive thin film 4 composed of fine particles of Pd as a main element has a thickness of 10 nm and a sheet resistance of 2 nm.
× 104 <4th power> Ω / mouth.

【0169】工程−g:Cr膜191及び焼成後の導電
性薄膜4を酸エッチャントによりエッチングしてリフト
オフすることで所望のパターンの導電性薄膜4を形成し
た(図17の(c))。
Step-g: The Cr film 191 and the baked conductive thin film 4 were etched off with an acid etchant and lifted off to form a conductive thin film 4 having a desired pattern (FIG. 17C).

【0170】工程−h:コンタクトホール172部分以
外にレジストを塗布するようなパターンを形成し、真空
蒸着により厚さ5nmのTi、厚さ0.5mmのAuを
順次堆積した。リフトオフにより不要の部分を除去する
ことにより、コンタクトホール172を埋め込んだ(図
17の(d))。
Step-h: A pattern in which a resist was applied to portions other than the contact hole 172 was formed, and 5 nm thick Ti and 0.5 mm thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 172 (FIG. 17D).

【0171】以上の工程により絶縁性基板1上に下配線
102、層間絶縁層171、上配線103、素子電極
2、3、及び導電性薄膜4を形成した。
Through the above steps, the lower wiring 102, the interlayer insulating layer 171, the upper wiring 103, the device electrodes 2, 3, and the conductive thin film 4 were formed on the insulating substrate 1.

【0172】次に、以上のようにして作製した電子源基
板を用いて、電子源及び画像形成装置(表示装置)を構
成した例を、図10と図11を参照して説明する。
Next, an example in which an electron source and an image forming apparatus (display device) are configured using the electron source substrate manufactured as described above will be described with reference to FIGS.

【0173】以上のようにして素子を作製した基板1を
リアプレート111上に固定した後、基板1の5mm上
方に、フェースプレート116(ガラス基板113の内
面に蛍光膜114とメタルバック115が形成されて構
成される)を支持枠112を介し配置し、フェースプレ
ート116、支持枠112、リアプレート111の接合
部にフリットガラスを塗布し、大気中で400℃で10
分焼成することで封着した。またリアプレート111へ
の基板1の固定もフリットガラスで行った。
After fixing the substrate 1 on which the device was manufactured as described above on the rear plate 111, a face plate 116 (a fluorescent film 114 and a metal back 115 were formed on the inner surface of the glass substrate 113) 5 mm above the substrate 1. Is arranged via a support frame 112, frit glass is applied to the joint between the face plate 116, the support frame 112, and the rear plate 111, and 10 f at 400 ° C. in the air.
It was sealed by baking for a minute. The fixing of the substrate 1 to the rear plate 111 was also performed using frit glass.

【0174】本実施例において、図10中の符号104
は電子放出部形成前の電子放出素子(例えば、図5の
(b)に相当する)であり、102、103はそれぞれ
X方向及びY方向の素子配線である。
In this embodiment, reference numeral 104 in FIG.
Denotes an electron-emitting device (corresponding to, for example, FIG. 5B) before the electron-emitting portion is formed, and 102 and 103 denote device wirings in the X and Y directions, respectively.

【0175】蛍光膜114は、モノクロームの場合は蛍
光体のみから成るが、本実施例では蛍光体はストライプ
形状を採用した。先にブラックストライプを形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜114を作製し
た。ブラックストライプの材料として通常良く用いられ
ている黒鉛を主成分とする材料を用いた。ガラス基板1
13に蛍光体を塗布する方法はスラリー法を用いた。
The fluorescent film 114 is composed of only a phosphor in the case of monochrome, but in this embodiment, the phosphor has a stripe shape. First, a black stripe was formed, and a phosphor of each color was applied to the gap, thereby forming a phosphor film 114. As the material for the black stripe, a material mainly containing graphite, which is generally used, was used. Glass substrate 1
A slurry method was used to apply the phosphor to the substrate 13.

【0176】また、蛍光膜114の内面側には通常メタ
ルバック115が設けられる。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
A metal back 115 is usually provided on the inner side of the fluorescent film 114. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after the fluorescent film was manufactured, and then vacuum-depositing Al.

【0177】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)が設けられる場合もあるが、本実施
例では、メタルバックのみで十分な導電性が得られたの
で省略した。
In the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114. In the present embodiment, only a metal back is used. Omitted because sufficient conductivity was obtained.

【0178】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
At the time of performing the above-mentioned sealing, in the case of color, the phosphors of each color must correspond to the electron-emitting devices, so that sufficient alignment was performed.

【0179】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Doxlない
しDoxmとDoylないしDoynを通じ電子放出素
子104の電極2、3間に電圧を印加し、導電性薄膜4
をフォーミング処理した。フォーミング処理の電圧波形
は、図6の(b)と同様である。フォーミングで印加し
た最大電圧は約5Vであった。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, external terminals Doxl to Doxm and Doyl to Doyn. A voltage is applied between the electrodes 2 and 3 of the electron-emitting device 104 through the
Was formed. The voltage waveform of the forming process is the same as that shown in FIG. The maximum voltage applied during the forming was about 5V.

【0180】本実施例ではT1を1msec、T2を1
0msecとし、約1.3×10−3<−3乗>Paの
真空雰囲気下で行った。その後、容器内に水素を窒素で
2%に希釈した混合ガスを大気圧まで導入し、電子源基
板上の全ての素子の導電性薄膜を還元して、抵抗を減じ
た。
In this embodiment, T1 is 1 msec, and T2 is 1
The process was performed at 0 msec in a vacuum atmosphere of about 1.3 × 10 −3 <-3 power> Pa. Thereafter, a mixed gas obtained by diluting hydrogen to 2% with nitrogen was introduced into the container to atmospheric pressure, and the conductive thin films of all the elements on the electron source substrate were reduced to reduce the resistance.

【0181】続いて、上記工程で導入した水素と窒素の
混合ガスを十分排気した後、パネル全体を、200℃で
2時間ベーキングした。室温に戻ったところで、パネル
内の圧力を計測したところ、1×10−6<−6乗>P
aまで達していた。
Subsequently, after the mixed gas of hydrogen and nitrogen introduced in the above step was sufficiently exhausted, the entire panel was baked at 200 ° C. for 2 hours. When the temperature returned to room temperature, the pressure in the panel was measured.
a had been reached.

【0182】次に、パネルの排気管より、全圧が1.3
×10−4<−4乗>Paとなるようにトルニトリルを
パネル内に導入し、維持した。トルニトリルを導入して
から2時間経過したところで、容器外端子Doxlない
しDoxmとDoylないしDoynを通じ電子放出素
子104の電極2、3間に、図13と同様の波形で、1
0Vから電圧を印加し始め、16Vまで昇圧し、その後
16Vの一定電圧で60分間保持して、終了した。
Next, the total pressure was set to 1.3 from the exhaust pipe of the panel.
Tolunitrile was introduced into the panel and maintained so as to be × 10−4 <−4 power> Pa. Two hours after the introduction of tolunitrile, a voltage similar to that shown in FIG. 13 is applied between the electrodes 2 and 3 of the electron-emitting device 104 through the external terminals Doxl to Doxm and Doyl to Doyn.
The application of voltage was started from 0 V, the voltage was increased to 16 V, and then the voltage was maintained at a constant voltage of 16 V for 60 minutes, and the process was terminated.

【0183】このように、フォーミング、活性化処理を
行い、電子放出素子104を作製した。
As described above, the electron-emitting device 104 was manufactured by performing the forming and activation processes.

【0184】次にパネル全体を300℃に加熱しながら
排気し、室温まで降温して内部を10−7<−7乗>P
a程度の圧力とした後、不図示の排気管をガスバーナー
で熱することで溶着し外囲器の封止を行った。最後に封
止後の圧力を維持するために、高周波加熱法でゲッター
処理を行った。
Next, the entire panel was evacuated while being heated to 300 ° C., cooled to room temperature, and the inside was cooled to 10 −7 <−7> P.
After the pressure was set at about a, the exhaust pipe (not shown) was welded by heating with a gas burner, and the envelope was sealed. Finally, in order to maintain the pressure after sealing, getter processing was performed by a high-frequency heating method.

【0185】以上のように完成した本発明の画像形成装
置において、各電子放出素子には、容器外端子Doxl
ないしDoxm、DoylないしDoynを通じ、走査
信号及び変調信号を不図示の信号発生手段よりそれぞれ
印加することにより、電子放出させ、高圧端子117を
通じ、メタルバック115あるいは透明電極(不図示)
に5kV以上の高圧を印加し、電子ビームを加速し、蛍
光膜114に衝突させ、励起・発光させることで画像を
表示した。
In the image forming apparatus of the present invention completed as described above, each of the electron-emitting devices has a terminal Doxl outside the container.
The scanning signal and the modulation signal are applied from signal generation means (not shown) through Doxm and Doyl to Doyn, respectively, to emit electrons, and the metal back 115 or the transparent electrode (not shown) through the high voltage terminal 117.
An image was displayed by applying a high voltage of 5 kV or more to the electron beam, accelerating the electron beam, colliding with the fluorescent film 114, exciting and emitting light.

【0186】本実施例における画像形成装置は、高輝度
で長時間にわたり安定で良好な画像を表示することがで
きた。
The image forming apparatus of this embodiment was able to display a stable and good image with high luminance for a long time.

【0187】なお、本実施例における画像形成装置にお
いて、個々の電子放出素子の放出電流Ieの印加電圧依
存性を測定し、式(2)より間隙8の間隔に対応する値
を求めたところ、全ての素子において2〜5nmの範囲
にあることが確認された。
In the image forming apparatus of the present embodiment, the dependence of the emission current Ie of each electron-emitting device on the applied voltage was measured, and the value corresponding to the interval of the gap 8 was obtained from equation (2). It was confirmed that all the devices had a range of 2 to 5 nm.

【0188】(実施例7)本実施例では、テレビジョン
放送をはじめとする種々の画像情報源より提供される画
像情報を表示できるように構成した表示装置の一例を示
す。図10に示した画像形成装置を図12に示した駆動
回路を用いて、NTSC方式のテレビ信号に応じて表示
を行った。
(Embodiment 7) In this embodiment, an example of a display device configured to display image information provided from various image information sources such as television broadcasting will be described. Display was performed on the image forming apparatus shown in FIG. 10 using the driving circuit shown in FIG. 12 according to an NTSC television signal.

【0189】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルの薄形化が容易なため、表示装置の奥行きを小さくす
ることができる。それに加えて、表面伝導型電子放出素
子を電子ビーム源とするディスプレイパネルは大画面化
が容易で輝度が高く視野角特性にも優れるため、本表示
装置は臨場感にあふれ迫力に富んだ画像を視認性良く表
示する事が可能である。
In the present display device, in particular, it is easy to make the display panel thin using a surface conduction electron-emitting device as an electron beam source, so that the depth of the display device can be reduced. In addition, the display panel using the surface conduction electron-emitting device as the electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display with good visibility.

【0190】本実施例における表示装置は、NTSC方
式のテレビ信号に応じたテレビ画像を良好に、かつ安定
して表示することができた。
The display device of this example was able to display a television image according to the NTSC television signal in an excellent and stable manner.

【0191】[0191]

【発明の効果】以上説明したように、本発明の電子放出
素子によれば、炭素含有膜部材に形成された間隙が最大
間隔寸法・約5nmの箇所を含むため、例えば20V程
度以下の比較的低い電圧において十分に電子放出可能で
あり、駆動電圧が低くてすむため、安定な電子放出特性
が得られる。
As described above, according to the electron-emitting device of the present invention, since the gap formed in the carbon-containing film member includes a portion having a maximum interval dimension of about 5 nm, the gap is relatively low, for example, about 20 V or less. Since electrons can be sufficiently emitted at a low voltage and the driving voltage is low, stable electron emission characteristics can be obtained.

【0192】また、炭素含有膜部材の間隙対応部に露出
した基体が溝形状部(基体変質部)を有するため、間隙
を挟んで対向する炭素含有膜部材間の沿面距離が増え
る。これにより、素子電流Ifが抑制された高効率な素
子が得られるとともに、炭素含有膜部材間にかかる強電
界下でも、上記間隙間の放電現象によると見られる特性
の劣化を抑制した安定な素子が得られる。
Further, since the base exposed at the gap corresponding portion of the carbon-containing film member has a groove-shaped portion (substrate-altered portion), the creeping distance between the carbon-containing film members facing each other with the gap therebetween increases. As a result, a highly efficient device in which the device current If is suppressed can be obtained, and even under a strong electric field applied between the carbon-containing film members, a stable device in which deterioration of characteristics which is considered to be caused by the discharge phenomenon between the gaps is suppressed. Is obtained.

【0193】さらに、上記間隙の最小間隔寸法が約2n
mであるため、駆動中の間隙部分の短絡や、異常な電流
増加(ラッシュカレント)が抑制され、長時間に亘り電子
放出特性の安定な素子が得られる。
Further, the minimum gap dimension of the gap is about 2n.
Because of m, a short circuit in a gap portion during driving and an abnormal increase in current (rush current) are suppressed, and a device having stable electron emission characteristics over a long time can be obtained.

【0194】さらには、上述したように特性が長時間に
亘り安定な電子放出素子を用いた電子源あるいは画像形
成装置においては、多数の電子放出素子を配列しても非
常に安定であり、特に蛍光体を用いた画像形成装置(表
示装置)では、輝度が高く、長時間安定で消費電力を低
く抑制することができる。
Further, as described above, in an electron source or an image forming apparatus using an electron-emitting device whose characteristics are stable over a long period of time, even if a large number of electron-emitting devices are arranged, it is very stable. An image forming apparatus (display apparatus) using a phosphor has high luminance, is stable for a long time, and can reduce power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施の形態の電子放出素子の模式
的な構成図である。
FIG. 1 is a schematic configuration diagram of an electron-emitting device according to an embodiment of the present invention.

【図2】 一実施の形態の電子放出素子の電子放出部近
傍の模式的な拡大図である。
FIG. 2 is a schematic enlarged view of the vicinity of an electron emission portion of the electron emission element according to one embodiment.

【図3】 測定評価機能を備えた真空装置の一例を示す
構成図である。
FIG. 3 is a configuration diagram illustrating an example of a vacuum device having a measurement evaluation function.

【図4】 一実施の形態の電子放出素子の放出電流I
e、素子電流If及び素子電圧Vfとの関係を示す特性
図である。
FIG. 4 shows an emission current I of the electron-emitting device of one embodiment.
FIG. 6E is a characteristic diagram showing a relationship between an element current If and an element voltage Vf.

【図5】 一実施の形態の電子放出素子の製造工程の一
部を示す。
FIG. 5 shows a part of the manufacturing process of the electron-emitting device of the embodiment.

【図6】 一実施の形態の電子放出素子の製造工程の一
部であるフォーミング工程に用いることのできる電圧波
形の一例を示す。
FIG. 6 shows an example of a voltage waveform that can be used in a forming step which is a part of the manufacturing process of the electron-emitting device of one embodiment.

【図7】 一実施の形態の電子放出素子の製造工程の一
部である活性化処理工程を示す。
FIG. 7 shows an activation processing step which is a part of the manufacturing process of the electron-emitting device according to the embodiment.

【図8】 一実施の形態の電子放出素子の放出電流I
e、素子電流If及び素子電圧Vfとの関係を示す別の
特性図である。
FIG. 8 shows an emission current I of the electron-emitting device according to one embodiment.
FIG. 7E is another characteristic diagram illustrating a relationship between the element current If and the element voltage Vf.

【図9】 一実施の形態の電子放出素子を単純マトリク
ス配置した電子源に適用した一例を示す模式的な構成図
である。
FIG. 9 is a schematic configuration diagram showing an example in which the electron-emitting device of one embodiment is applied to an electron source in which a simple matrix is arranged.

【図10】 一実施の形態の電子放出素子を画像形成装
置に適用した一例を示す構成図である。
FIG. 10 is a configuration diagram illustrating an example in which the electron-emitting device according to the embodiment is applied to an image forming apparatus.

【図11】 蛍光膜の一例を示す。FIG. 11 shows an example of a fluorescent film.

【図12】 一実施の形態の電子放出素子を画像形成装
置に適用した際に、NTSC方式のテレビ信号に応じて
表示を行うための駆動回路のブロック図である。
FIG. 12 is a block diagram of a drive circuit for performing display in accordance with an NTSC television signal when the electron-emitting device of one embodiment is applied to an image forming apparatus.

【図13】 一実施の形態の電子放出素子の製造工程の
一部である活性化処理工程に用いられた電圧波形を示
す。
FIG. 13 shows a voltage waveform used in an activation process which is a part of the manufacturing process of the electron-emitting device according to the embodiment.

【図14】 一実施の形態の電子放出素子を単純マトリ
クス配置した電子源に適用した一例を示す構成図であ
る。
FIG. 14 is a configuration diagram showing an example in which the electron-emitting device of one embodiment is applied to an electron source in which a simple matrix is arranged.

【図15】 図14中の切断線A−A′に沿った部分断
面図である。
FIG. 15 is a partial cross-sectional view along a cutting line AA ′ in FIG.

【図16】 本発明の実施例に係わる電子源の製造工程
を説明するための図である。
FIG. 16 is a diagram for explaining a manufacturing process of the electron source according to the embodiment of the present invention.

【図17】 本発明の実施例に係わる電子源の製造工程
を説明するための図である。
FIG. 17 is a diagram for explaining a manufacturing process of the electron source according to the embodiment of the present invention.

【図18】 従来の電子放出素子の構成を模式的に示
す。
FIG. 18 schematically shows a configuration of a conventional electron-emitting device.

【図19】 従来の別の電子放出素子の構成を模式的に
示す。
FIG. 19 schematically shows the configuration of another conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2、3 電極 4 導電性薄膜 5 電子放出部 6 炭素あるいは炭素化合物 7 導電性薄膜に形成された間隙 8 間隙7よりも狭い堆積物に形成された間隙 10 電子放出素子 21、22 炭素を主成分とする堆積物 23 堆積物の間隙近傍の基板に形成された凹部 30 素子電極2,3間の導電性薄膜4を流れる素子電
流Ifを測定するための電流計 31 電子放出素子に素子電圧Vfを印加するための電
源 32 電子放出素子から放出された放出電流Ieを測定
するための電流計 33 アノード電極34に電圧を印加するための電圧電
源 34 電子放出素子から放出される電子を加速及び捕捉
するためのアノード電極 101 電子源基板 102 X方向配線 103 Y方向配線 104 電子放出素子 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 117 高圧端子 118 外囲器 121 黒色部材 122 蛍光体 131 表示パネル 132 走査回路 133 制御回路 134 シフトレジスタ 135 ラインメモリ 136 同期信号分離回路 137 変調信号発生器 Vx、Va 直流電源 171 層間絶縁層 172 コンタクトホール
DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Electrode 4 Conductive thin film 5 Electron emission part 6 Carbon or carbon compound 7 Gap formed in conductive thin film 8 Gap formed in deposit narrower than gap 7 10 Electron emitting elements 21 and 22 Deposit as a main component 23 Depression formed in the substrate near the gap between the deposits 30 Ammeter for measuring the device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3 31 Device voltage for the electron-emitting device A power supply for applying Vf 32 An ammeter for measuring an emission current Ie emitted from the electron-emitting device 33 A voltage power supply for applying a voltage to the anode electrode 34 Accelerates electrons emitted from the electron-emitting device and Anode electrode for capturing 101 Electron source substrate 102 X direction wiring 103 Y direction wiring 104 Electron emitting element 112 Support frame 113 Glass substrate 114 Fluorescence Film 115 Metal back 116 Face plate 117 High voltage terminal 118 Enclosure 121 Black member 122 Phosphor 131 Display panel 132 Scan circuit 133 Control circuit 134 Shift register 135 Line memory 136 Synchronous signal separation circuit 137 Modulation signal generator Vx, Va DC power supply 171 interlayer insulating layer 172 contact hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 餐場 利明 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中村 久美 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C031 DD09 DD17 5C036 EE01 EF01 EF06 EF09 EG12 EH08 EH11  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshiaki Toshiaki 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Kumi Nakamura 3-30-2 Shimomaruko, Ota-ku, Tokyo Kia Non-corp. F-term (reference) 5C031 DD09 DD17 5C036 EE01 EF01 EF06 EF09 EG12 EH08 EH11

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基体と;この基体の主表面上に設
けられた一対の電極部材と;これら一対の電極部材間に
間隙を有して対向配置された第一及び第二の炭素含有膜
部材とを備え;前記第一の炭素含有膜部材が前記一対の
電極部材の一方と電気的に接続され、前記第二の炭素含
有膜部材が前記一対の電極部材の他方と電気的に接続さ
れ;前記第一及び第二の炭素含有膜部材間の前記間隙が
最大間隔寸法・約5nmの箇所を含む;ことを特徴とす
る電子放出素子。
An insulating substrate; a pair of electrode members provided on a main surface of the substrate; and first and second carbon-containing members disposed to face each other with a gap between the pair of electrode members. A first carbon-containing film member is electrically connected to one of the pair of electrode members, and the second carbon-containing film member is electrically connected to the other of the pair of electrode members. The gap between the first and second carbon-containing film members includes a portion having a maximum spacing dimension of about 5 nm.
【請求項2】 前記第一及び第二の炭素含有膜部材が前
記一対の電極部材間に設けられた第一及び第二の導電性
膜部材を介して前記一対の電極部材にそれぞれ電気的に
接続されていることを特徴とする請求項1記載の電子放
出素子。
2. The first and second carbon-containing film members are electrically connected to the pair of electrode members via first and second conductive film members provided between the pair of electrode members, respectively. The electron-emitting device according to claim 1, wherein the electron-emitting device is connected.
【請求項3】 前記第一及び第二の導電性膜部材が前記
第一及び第二の炭素含有膜部材間の前記間隙より大きい
間隔寸法の間隙を有して対向配置されていることを特徴
とする請求項2記載の電子放出素子。
3. The method according to claim 1, wherein the first and second conductive film members are opposed to each other with a gap having a larger dimension than the gap between the first and second carbon-containing film members. The electron-emitting device according to claim 2, wherein
【請求項4】 絶縁性基体の主表面上の一対の電極部材
間に、第一の間隙によって互いに対向する端部を有しか
つ前記一対の電極部材にそれぞれ電気的に接続される第
一及び第二の導電性膜部材を設け;最大間隔寸法・約5
nmの箇所を含む第二の間隙を有する第一及び第二の炭
素含有膜部材を前記第一及び第二の導電性膜部材にそれ
ぞれ設けた;ことを特徴とする電子放出素子。
4. A first and a second pair of electrode members on a main surface of an insulating substrate, the first and second electrode members having ends opposed to each other by a first gap and being electrically connected to the pair of electrode members, respectively. A second conductive film member is provided;
An electron-emitting device, wherein first and second carbon-containing film members each having a second gap including a position of nm are provided on the first and second conductive film members, respectively.
【請求項5】 絶縁性材料から形成された基体と;この
基体の主表面上に設けられた一対の電極部材と;これら
一対の電極部材にそれぞれ電気的に接続され、かつ第一
の間隙によって互いに対向する端部を有する第一及び第
二の導電性膜部材と;前記第一の間隙より小さい間隔寸
法の第二の間隙を有して前記第一及び第二の導電性膜部
材の対向端部近傍にそれぞれ設けられた第一及び第二の
炭素含有膜部材とを備え;前記第一及び第二の炭素含有
膜部材間の前記第二の間隙が最大間隔寸法・約5nmの
箇所を含む;ことを特徴とする電子放出素子。
5. A base formed of an insulating material; a pair of electrode members provided on a main surface of the base; and a first gap electrically connected to the pair of electrode members, respectively. First and second conductive film members having ends facing each other; facing the first and second conductive film members with a second gap having a smaller spacing dimension than the first gap A first and a second carbon-containing film member respectively provided near an end portion; wherein the second gap between the first and the second carbon-containing film members has a maximum spacing dimension of about 5 nm. An electron-emitting device comprising:
【請求項6】 前記第一及び第二の炭素含有膜部材間の
前記間隙が最小間隔寸法・約2nmの箇所を含むことを
特徴とする請求項1、4または5記載の電子放出素子。
6. The electron-emitting device according to claim 1, wherein the gap between the first and second carbon-containing film members includes a portion having a minimum interval dimension of about 2 nm.
【請求項7】 前記第一及び第二の炭素含有膜部材は炭
素を主成分とする堆積物であり、有機物質を含む雰囲気
中で行う活性化処理時に形成されることを特徴とする請
求項1、4または5記載の電子放出素子。
7. The first and second carbon-containing film members are deposits containing carbon as a main component, and are formed at the time of activation treatment performed in an atmosphere containing an organic substance. 6. The electron-emitting device according to 1, 4, or 5.
【請求項8】 前記基体が前記第一及び第二の炭素含有
膜部材間の前記間隙対応部分に溝形状部を有することを
特徴とする請求項1、4または5記載の電子放出素子。
8. The electron-emitting device according to claim 1, wherein the base has a groove-shaped portion in a portion corresponding to the gap between the first and second carbon-containing film members.
【請求項9】 前記基体がSiO2 を含む材料から形成
され、前記溝形状部が有機物質を含む雰囲気中で行う活
性化処理時の前記材料の変質によって形成されることを
特徴とする請求項8記載の電子放出素子。
9. The semiconductor device according to claim 8, wherein the base is formed of a material containing SiO2, and the groove-shaped portion is formed by the deterioration of the material during an activation process performed in an atmosphere containing an organic substance. An electron-emitting device according to claim 1.
【請求項10】 前記基体の前記溝形状部がV字、U字
及びこれらの変形形状のいずれかであることを特徴とす
る請求項8記載の電子放出素子。
10. The electron-emitting device according to claim 8, wherein the groove-shaped portion of the base is one of a V-shape, a U-shape, and a modified shape thereof.
【請求項11】 前記基体の前記溝形状部が深さ30n
m〜50nm、幅5nm〜50nmであることを特徴と
する請求項8記載の電子放出素子。
11. The groove-shaped portion of the base has a depth of 30n.
9. The electron-emitting device according to claim 8, wherein the width is 5 to 50 nm and the width is 5 to 50 nm.
【請求項12】 基体上に複数の電子放出素子を配列形
成した電子源において、 前記電子放出素子が請求項1乃至11のいずれかに記載
の電子放出素子であることを特徴とする電子源。
12. An electron source in which a plurality of electron-emitting devices are arranged and formed on a substrate, wherein the electron-emitting device is the electron-emitting device according to any one of claims 1 to 11.
【請求項13】 電子源と、この電子源から放出された
電子を照射することで画像を形成する画像形成部材とを
有する画像形成装置において、 前記電子源が請求項12に記載の電子源であることを特
徴とする画像形成装置。
13. An image forming apparatus having an electron source and an image forming member that forms an image by irradiating electrons emitted from the electron source, wherein the electron source is the electron source according to claim 12. An image forming apparatus, comprising:
JP11051495A 1999-02-26 1999-02-26 Electron emission element, electron source using the electron emission element, and image forming device using the electron source Withdrawn JP2000251643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11051495A JP2000251643A (en) 1999-02-26 1999-02-26 Electron emission element, electron source using the electron emission element, and image forming device using the electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11051495A JP2000251643A (en) 1999-02-26 1999-02-26 Electron emission element, electron source using the electron emission element, and image forming device using the electron source

Publications (1)

Publication Number Publication Date
JP2000251643A true JP2000251643A (en) 2000-09-14

Family

ID=12888565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11051495A Withdrawn JP2000251643A (en) 1999-02-26 1999-02-26 Electron emission element, electron source using the electron emission element, and image forming device using the electron source

Country Status (1)

Country Link
JP (1) JP2000251643A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070849A1 (en) 2004-12-28 2006-07-06 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
KR100752862B1 (en) * 2001-01-03 2007-08-29 엘지전자 주식회사 Manufacturing method for surface conduction electron emission display
US7583015B2 (en) 2004-05-18 2009-09-01 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, electron source, image display device and information display/reproduction apparatus
EP2109132A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
KR101010987B1 (en) 2008-04-10 2011-01-26 캐논 가부시끼가이샤 Electron beam apparatus and image display apparatus using the same
US8154188B2 (en) 2009-02-12 2012-04-10 Canon Kabushiki Kaisha Electron emitting device and image displaying apparatus using the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752862B1 (en) * 2001-01-03 2007-08-29 엘지전자 주식회사 Manufacturing method for surface conduction electron emission display
US7583015B2 (en) 2004-05-18 2009-09-01 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, electron source, image display device and information display/reproduction apparatus
US8022608B2 (en) 2004-05-18 2011-09-20 Canon Kabushiki Kaisha Electron-emitting device, electron-emitting apparatus, electron source, image display device and information display/reproduction apparatus
JP4594077B2 (en) * 2004-12-28 2010-12-08 キヤノン株式会社 Electron emitting device, electron source using the same, image display device, and information display / reproduction device
EP1834345A1 (en) * 2004-12-28 2007-09-19 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
EP1834345A4 (en) * 2004-12-28 2009-10-14 Canon Kk Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
KR100972786B1 (en) * 2004-12-28 2010-07-30 캐논 가부시끼가이샤 Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
US7843118B2 (en) 2004-12-28 2010-11-30 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
WO2006070849A1 (en) 2004-12-28 2006-07-06 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
JP2006185820A (en) * 2004-12-28 2006-07-13 Canon Inc Electron emitting element, electron source using the same, image display device, and information displaying/reproducing device
EP2109132A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
KR101010987B1 (en) 2008-04-10 2011-01-26 캐논 가부시끼가이샤 Electron beam apparatus and image display apparatus using the same
US7884533B2 (en) 2008-04-10 2011-02-08 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US8154184B2 (en) 2008-04-10 2012-04-10 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US8154188B2 (en) 2009-02-12 2012-04-10 Canon Kabushiki Kaisha Electron emitting device and image displaying apparatus using the same

Similar Documents

Publication Publication Date Title
JP3154106B2 (en) Electron-emitting device, electron source using the electron-emitting device, and image forming apparatus using the electron source
JP3382500B2 (en) Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image forming apparatus using electron source
JP2000311579A (en) Electron emitting element, electron source and image forming device
JP3131782B2 (en) Electron emitting element, electron source and image forming apparatus
US6259422B1 (en) Method for producing image-forming apparatus
JPH1154027A (en) Electron source and manufacture of image forming device
JP2000251643A (en) Electron emission element, electron source using the electron emission element, and image forming device using the electron source
JP3652160B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JPH1154038A (en) Electron emitting element, electron surface and manufacture of picture forming device
JP2000243323A (en) Image forming device and manufacture thereof
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3639738B2 (en) Electron emitting element, electron source using the electron emitting element, image forming apparatus using the electron source, and display apparatus using the image forming apparatus
JPH10188854A (en) Image forming device and manufacture thereof
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3524269B2 (en) Image forming apparatus manufacturing method
JP2000021300A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH103848A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JP2000251624A (en) Electron emitting element and manufacture thereof, as well as electron source using electron emitting element and image forming device
JP2000251638A (en) Electron emission element, electron source using the electron emission element, image forming device using the electron source, and drive method and device therefor
JPH09298030A (en) Electron emission element, electron source and image forming device
JP2000250477A (en) Method and device for driving of image forming device
JP2000251660A (en) Manufacture of electron source and manufacture of image forming device
JP2000075832A (en) Image forming device
JP2000243291A (en) Manufacture of image forming device, and the image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509