JP2000250645A - Constant current circuit - Google Patents

Constant current circuit

Info

Publication number
JP2000250645A
JP2000250645A JP11055569A JP5556999A JP2000250645A JP 2000250645 A JP2000250645 A JP 2000250645A JP 11055569 A JP11055569 A JP 11055569A JP 5556999 A JP5556999 A JP 5556999A JP 2000250645 A JP2000250645 A JP 2000250645A
Authority
JP
Japan
Prior art keywords
input
terminal
operational amplifier
output
phase input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11055569A
Other languages
Japanese (ja)
Inventor
Noriyuki Kanesu
則之 金須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP11055569A priority Critical patent/JP2000250645A/en
Publication of JP2000250645A publication Critical patent/JP2000250645A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a constant current circuit which operates stably and can supply a constant current in accordance with the control signal voltage even when the input/output characteristic of a control transister or a wiring resistance varies. SOLUTION: This circuit consists of the modules 10a-10j of the same constitution, and a constant current is supplied to a load terminal 2 in accordance with the control signal voltage supplied to a control input terminal 1. In each of the modules 10a-10j, the drain of an Nch type MOS transistor Tr1 is connected to an output terminal 12 and an operational amplifier 15 is connected to the gate of the Tr1. A source current I1a is detected by a current detection resistance R1 and a differential amplifier 16, controlled by the negative feedback action of the amplifier 15 and not affected by a wiring resistance R2a. The negative feedback is carried out on each module to keep the constant control characteristic of the module. Therefore the current I1a has no variance despite the variance in the input/output characteristic of the Tr1. Thus, the Tr1 never exceeds the highest bonding temperature nor the highest drain current standard.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、制御信号電圧に応
じた定電流を供給する定電流回路に関し、特に大容量の
定電流を供給する定電流回路に関するものである。
The present invention relates to a constant current circuit for supplying a constant current according to a control signal voltage, and more particularly to a constant current circuit for supplying a large capacity constant current.

【0002】[0002]

【従来の技術】従来の定電流回路としては、例えば図4
に示す吸い込み型の定電流回路がある。この定電流回路
では、制御入力端子31から入力された制御信号電圧V
i’に応じた定電流が負荷端子32から引き込まれ、接
地端子33へ流れる。まず、制御信号電圧Vi’は、制
御入力端子31から演算増幅器34の正相入力に与えら
れる。演算増幅器34の出力はゲートとドレインが並列
接続された10個のNch型MOSトランジスタTr3
a〜Tr3jのゲートに入力される。
2. Description of the Related Art As a conventional constant current circuit, for example, FIG.
There is a suction-type constant current circuit shown in FIG. In this constant current circuit, the control signal voltage V input from the control input terminal 31
A constant current corresponding to i ′ is drawn from the load terminal 32 and flows to the ground terminal 33. First, the control signal voltage Vi ′ is supplied from the control input terminal 31 to the positive-phase input of the operational amplifier. The output of the operational amplifier 34 is composed of ten N-channel MOS transistors Tr3 whose gates and drains are connected in parallel.
Input to the gates of a to Tr3j.

【0003】各Nch型MOSトランジスタTr3a〜
Tr3jのドレインは、負荷端子32へ接続されてい
る。また、Nch型MOSトランジスタTr3a〜Tr
3jの各ソースには、電流検出抵抗R9a〜R9jが接
続されている。電流検出抵抗R9a〜R9jの他端は接
地端子33を介して接地されている。電流検出抵抗R9
a〜R9jと接地までの間には、配線抵抗R10a〜R
10jが存在する。Nch型MOSトランジスタTr3
aのソースは演算増幅器34の逆相入力に接続され負帰
還ループを構成する。よって演算増幅器34の正相入力
と逆相入力がイマジナリ・ショートになるように、すな
わち正相入力と逆相入力が等しい電圧となるように、回
路動作は行われることになる。
Each Nch type MOS transistor Tr3a-
The drain of Tr3j is connected to the load terminal 32. Further, Nch type MOS transistors Tr3a to Tr3
Current detection resistors R9a to R9j are connected to the respective sources of 3j. The other ends of the current detection resistors R9a to R9j are grounded via a ground terminal 33. Current detection resistor R9
a to R9j and the ground, wiring resistances R10a to R10
10j are present. Nch type MOS transistor Tr3
The source of a is connected to the negative-phase input of the operational amplifier 34 to form a negative feedback loop. Therefore, the circuit operation is performed so that the positive-phase input and the negative-phase input of the operational amplifier 34 are imaginary short-circuited, that is, the positive-phase input and the negative-phase input have the same voltage.

【0004】ここで、Nch型MOSトランジスタTr
3aのソース電流をI3a、電流検出抵抗R9aの抵抗
値をr9a、配線抵抗R10aの抵抗値をr10aと
し、Nch型MOSトランジスタTr3aのソース電位
をV6、電流検出抵抗R9aの接地側電位をV7とする
と、電位V6および電位V7は V7=r10a・I3a (1) V6=(r9a+r10a)・I3a (2) と表わす事ができる。
Here, an Nch type MOS transistor Tr
Assuming that the source current of 3a is I3a, the resistance value of the current detection resistor R9a is r9a, the resistance value of the wiring resistor R10a is r10a, the source potential of the Nch-type MOS transistor Tr3a is V6, and the ground potential of the current detection resistor R9a is V7. , Potential V6 and potential V7 can be expressed as follows: V7 = r10a.I3a (1) V6 = (r9a + r10a) .I3a (2)

【0005】負帰還動作により、演算増幅器34の入力
電圧において、イマジナリ・ショートが成立すれば、 Vi’=V6 (3) となる。したがって、式(2)および式(3)から Vi’=(r9a+r10a)・I3a (4) となる。
If an imaginary short is established at the input voltage of the operational amplifier 34 by the negative feedback operation, then Vi ′ = V6 (3). Therefore, from the expressions (2) and (3), Vi ′ = (r9a + r10a) · I3a (4)

【0006】式(4)において、電流検出抵抗R9aの
抵抗値r9aは配線抵抗R10aの抵抗値r10aに比
べ、著しく大きい場合が多く、 r10a<<r9a とみなすことができるので、Nch型MOSトランジス
タTr3aに流れるソース電流I3aと制御信号電圧V
i’との関係は、 I3a≒Vi’/r9a (5) となり、制御信号電圧Vi’に応じたソース電流I3a
が流れることがわかる。
In equation (4), the resistance value r9a of the current detection resistor R9a is often much larger than the resistance value r10a of the wiring resistor R10a, and can be regarded as r10a << r9a, so that the Nch type MOS transistor Tr3a Current I3a flowing through the circuit and the control signal voltage V
The relationship with i ′ is I3a ≒ Vi ′ / r9a (5), and the source current I3a according to the control signal voltage Vi ′
It turns out that flows.

【0007】10個のNch型MOSトランジスタTr
3a〜Tr3jのソース電流をI3a、I3b・・・I
3j、合計のソース電流をI3−all(A)とする
と、抵抗R9a〜R9jの抵抗値が例えばr9a=r9
b・・・=r9j=0.1(Ω)であり、かつNch型
MOSトランジスタTr3a〜Tr3jの入出力特性が
等しいとみなすことができれば、 I3a=I3b・・・=I3j=Vi’/0.1 となり、 となる。
[0007] Ten Nch type MOS transistors Tr
The source currents of 3a to Tr3j are I3a, I3b.
3j, where the total source current is I3-all (A), the resistance values of the resistors R9a to R9j are, for example, r9a = r9
= r9j = 0.1 (Ω) and the input / output characteristics of the Nch-type MOS transistors Tr3a to Tr3j can be regarded as being equal to each other: I3a = I3b... = I3j = Vi ′ / 0. 1 Becomes

【0008】また、他の例としては、図5に示す吐き出
し型の定電流回路がある。この定電流回路では、電源端
子43へ印加される電源電圧Vdを基準として、制御入
力端子41から入力された制御信号電圧Vi’に応じた
定電流が負荷端子42へ出力される。まず、制御信号電
圧Vi’は、制御入力端子41から演算増幅器44の正
相入力に入力される。演算増幅器44の出力はゲートと
ドレインが並列接続された10個のPch型MOSトラ
ンジスタTr4a〜Tr4jのゲートに入力される。
Another example is a discharge type constant current circuit shown in FIG. In this constant current circuit, a constant current corresponding to the control signal voltage Vi ′ input from the control input terminal 41 is output to the load terminal 42 based on the power supply voltage Vd applied to the power supply terminal 43. First, the control signal voltage Vi ′ is input from the control input terminal 41 to the in-phase input of the operational amplifier 44. The output of the operational amplifier 44 is input to the gates of ten P-channel MOS transistors Tr4a to Tr4j whose gates and drains are connected in parallel.

【0009】各Pch型MOSトランジスタTr4a〜
Tr4jのドレインは、負荷端子42へ接続されてい
る。また、Pch型MOSトランジスタTr4a〜Tr
4jの各ソースには、電流検出抵抗R11a〜R11j
が接続されている。電流検出抵抗R11a〜R11jの
他端は電源端子44へ接続されている。電流検出抵抗R
11a〜R11jと電源までの間には、配線抵抗R12
a〜R12jが存在する。Pch型MOSトランジスタ
Tr4aのソースは演算増幅器44の逆相入力に接続さ
れ負帰還ループを構成し、演算増幅器44の正相入力と
逆相入力がイマジナリ・ショートになるように回路動作
は行われる。
Each Pch type MOS transistor Tr4a-
The drain of Tr4j is connected to the load terminal 42. Further, Pch type MOS transistors Tr4a to Tr4
4j have current detection resistors R11a to R11j.
Is connected. The other ends of the current detection resistors R11a to R11j are connected to a power supply terminal 44. Current detection resistor R
11a to R11j and the power supply, a wiring resistance R12
a to R12j. The source of the P-channel MOS transistor Tr4a is connected to the negative-phase input of the operational amplifier 44 to form a negative feedback loop, and the circuit operation is performed so that the positive-phase input and the negative-phase input of the operational amplifier 44 are imaginary short-circuited.

【0010】ここで、Pch型MOSトランジスタTr
4aのソース電流をI4a、電流検出抵抗R11aの抵
抗値をr11a、配線抵抗R12aの抵抗値をr12
a、Pch型MOSトランジスタTr4aのソース電位
をV6’、電流検出抵抗R11aの電源側電位をV7’
とすると、電位V6’および電位V7’は V7’=Vd−(r12a・I4a) (6) V6’=Vd−(r11a+r12a)・I4a (7) と表わす事ができる。
Here, the Pch type MOS transistor Tr
The source current of 4a is I4a, the resistance value of the current detection resistor R11a is r11a, and the resistance value of the wiring resistor R12a is r12.
a, the source potential of the Pch type MOS transistor Tr4a is V6 ′, and the power supply side potential of the current detection resistor R11a is V7 ′.
Then, the potentials V6 ′ and V7 ′ can be expressed as follows: V7 ′ = Vd− (r12a · I4a) (6) V6 ′ = Vd− (r11a + r12a) · I4a (7)

【0011】負帰還動作により、演算増幅器44の入力
電圧において、イマジナリ・ショートが成立すれば、 Vi’=V6’ (8) となる。したがって、式(7)および式(8)から Vi’=Vd−(r11a+r12a)・I4a (9) となる。
If an imaginary short is established at the input voltage of the operational amplifier 44 by the negative feedback operation, then Vi '= V6' (8). Therefore, from the equations (7) and (8), Vi ′ = Vd− (r11a + r12a) · I4a (9)

【0012】式(9)において、電流検出抵抗R11a
の抵抗値r11aは配線抵抗R12aの抵抗値r12a
に比べ、著しく大きい場合が多く、 r12a<<r11a とみなすことができるので、Pch型MOSトランジス
タTr4aに流れるソース電流I4aと制御信号電圧V
i’との関係は、 I4a≒(Vd−Vi’)/r11a (10) となり、電源電圧Vdを基準として、制御信号電圧V
i’に応じたソース電流I4aが流れることがわかる。
In equation (9), the current detection resistor R11a
Is the resistance value r12a of the wiring resistance R12a.
R12a << r11a, so that the source current I4a flowing through the P-channel MOS transistor Tr4a and the control signal voltage V
The relationship with i ′ is I4a ≒ (Vd−Vi ′) / r11a (10), and the control signal voltage V
It can be seen that the source current I4a according to i ′ flows.

【0013】10個のPch型MOSトランジスタTr
4a〜Tr4jのソース電流をI4a、I4b・・・I
4jとし、合計のソース電流をI4−all(A)とす
ると、抵抗R11a〜R11jの抵抗値が例えばr11
a=r11b・・・=r11j=0.1(Ω)であり、
かつPch型MOSトランジスタTr4a〜Tr4jの
入出力特性が等しいとみなすことができれば、 I4a=I4b・・・=I4j=(Vd−Vi’)/
0.1 となり、 I4−all(A)=10・{(Vd−Vi’)/0.1} =100・(Vd−Vi’) となる。
[0013] Ten Pch type MOS transistors Tr
4a to Tr4j are set to I4a, I4b.
4j and the total source current is I4-all (A), the resistance values of the resistors R11a to R11j are, for example, r11
a = r11b... = r11j = 0.1 (Ω)
Further, if the input / output characteristics of the Pch type MOS transistors Tr4a to Tr4j can be regarded as being equal, I4a = I4b... = I4j = (Vd−Vi ′) /
0.1, and I4-all (A) = 10 · {(Vd−Vi ′) / 0.1} = 100 · (Vd−Vi ′).

【0014】[0014]

【発明が解決しようとする課題】しかしながら、従来の
定電流回路では、制御トランジスタの入出力特性のばら
つきが存在した場合の動作については、考慮されていな
い。図4に示す従来の吸い込み型の定電流回路におい
て、制御トランジスタの入出力特性にばらつきが存在し
た場合の動作について説明する。Nch型MOSトラン
ジスタTr3aに流れるソース電流I3aと制御信号電
圧Vi’との関係は、式(5)より、 Vi’=r9a・I3a となり、制御信号電圧Vi’に応じたソース電流I3a
がNch型MOSトランジスタTr3aに流れる。
However, the conventional constant current circuit does not consider the operation when the input / output characteristics of the control transistor vary. The operation of the conventional suction-type constant current circuit shown in FIG. 4 when there is a variation in the input / output characteristics of the control transistor will be described. From the equation (5), the relationship between the source current I3a flowing through the Nch-type MOS transistor Tr3a and the control signal voltage Vi ′ is as follows: Vi ′ = r9a · I3a, and the source current I3a according to the control signal voltage Vi ′
Flows into the N-channel MOS transistor Tr3a.

【0015】このときのNch型MOSトランジスタT
r3aのゲート・ソース間電圧をVgs1とすると、各
Nch型MOSトランジスタTr3b〜Tr3jのゲー
ト・ソース間にも同様にVgs1がかかっている。MO
Sトランジスタはゲート・ソース間電圧を主たる制御因
子とし、通常ゲート・ソース間電圧に応じた電流をドレ
イン・ソース間に流す。しかしソース電流を生み出す基
となるゲート・ソース間電圧Vgs1が等しくても、各
Nch型MOSトランジスタTr3a〜Tr3jの入出
力特性のばらつきが存在する場合には、同一のソース電
流とはならないため、 I3a≠I3b・・・≠I3j となる。
At this time, the N-channel MOS transistor T
Assuming that the gate-source voltage of r3a is Vgs1, Vgs1 is also applied between the gate and source of each of the N-channel MOS transistors Tr3b to Tr3j. MO
The S transistor uses a gate-source voltage as a main control factor, and normally flows a current between the drain and source according to the gate-source voltage. However, even if the gate-source voltage Vgs1 that generates the source current is equal, if there is a variation in the input / output characteristics of each of the N-channel MOS transistors Tr3a to Tr3j, the same source current is not obtained. ≠ I3b... ≠ I3j.

【0016】また、この場合には、10個のNch型M
OSトランジスタTr3a〜Tr3jの合計のソース電
流をI3−all(A)とすると、I3−allは、 となり、出力電流値が制御信号電圧により一義的には定
まらない。図5に示す従来の吐き出し型の定電流回路に
おいても、同様の動作となる。
In this case, ten Nch-type M
If the total source current of the OS transistors Tr3a to Tr3j is I3-all (A), I3-all is And the output current value is not uniquely determined by the control signal voltage. The same operation is performed in the conventional discharge type constant current circuit shown in FIG.

【0017】また、従来の定電流回路においては、Nc
h型MOSトランジスタまたはPch型MOSトランジ
スタのソースに接続される電流検出抵抗の抵抗値がソー
ス側の配線抵抗の抵抗値に比べ、大きな値に設定されて
いるため、配線抵抗の抵抗値<<電流検出抵抗の抵抗値と
みなすことができるので、配線抵抗の抵抗値が制御動作
に影響を与えることは少なかった。しかしながら、近年
開発が進められている出力電流を大容量化した回路にお
いては、電流検出抵抗にも大容量の電流が流れるため、
抵抗値の大きな電流検出抵抗を用いると、正常な回路動
作が行われない恐れがある。
In the conventional constant current circuit, Nc
Since the resistance value of the current detection resistor connected to the source of the h-type MOS transistor or the Pch type MOS transistor is set to a value larger than the resistance value of the wiring resistance on the source side, the resistance value of the wiring resistance << current Since it can be regarded as the resistance value of the detection resistor, the resistance value of the wiring resistance rarely affected the control operation. However, in a circuit whose output current has been increased in capacity, which has been developed in recent years, a large amount of current flows through the current detection resistor.
If a current detection resistor having a large resistance value is used, normal circuit operation may not be performed.

【0018】すなわち、抵抗での電力損失は、(電流
値)・抵抗値となるため、電流検出抵抗の抵抗値を大
きくすると、電流検出抵抗での自己発熱が著しくなり、
動作温度が許容範囲を超えてしまうことがあるためであ
る。したがって、大容量化した回路に設けられた定電流
回路においては、電流検出抵抗の抵抗値を配線抵抗の抵
抗値に比べ十分大きな値に設定することは難しい。
That is, since the power loss at the resistor is (current value) 2 · resistance value, if the resistance value of the current detection resistor is increased, self-heating at the current detection resistor becomes remarkable,
This is because the operating temperature may exceed the allowable range. Therefore, in a constant current circuit provided in a large-capacity circuit, it is difficult to set the resistance value of the current detection resistor to a value sufficiently larger than the resistance value of the wiring resistance.

【0019】図4に示す従来の吸い込み型の定電流回路
において、電流検出抵抗の抵抗値を比較的小さい値に設
定すると、配線抵抗の抵抗値<<電流検出抵抗の抵抗値と
みなすことができなくなる。この場合の動作について説
明する。式(5)において、r10a<<r9aとみなす
ことができないので、Nch型MOSトランジスタTr
3に流れるソース電流I3aは、式(4)から、 I3a=Vi’/(r9a+r10a) と表わすことができる。
In the conventional suction-type constant current circuit shown in FIG. 4, when the resistance value of the current detection resistor is set to a relatively small value, the resistance value of the wiring resistance << the resistance value of the current detection resistor can be regarded. Disappears. The operation in this case will be described. In equation (5), it cannot be considered that r10a << r9a, so that the Nch-type MOS transistor Tr
From equation (4), the source current I3a flowing through 3 can be expressed as I3a = Vi ′ / (r9a + r10a).

【0020】各電流検出抵抗R9a〜R9jと接地間の
配線抵抗R10a〜R10jの抵抗値をr10a〜r1
0jとすると、各N型制御トランジスタTr3b〜Tr
3jのソース電流I3b〜I3jは、 I3b=Vi’/(r9b+r10b) I3c=Vi’/(r9c+r10c) ・ ・ ・ I3j=Vi’/(r9j+r10j) となる。
The resistance values of the wiring resistances R10a to R10j between the current detection resistors R9a to R9j and the ground are represented by r10a to r1.
0j, each of the N-type control transistors Tr3b to Tr3b
The source currents I3b to I3j of 3j are as follows: I3b = Vi '/ (r9b + r10b) I3c = Vi' / (r9c + r10c) I3j = Vi '/ (r9j + r10j)

【0021】通常、各電流検出抵抗R9a〜R9jと接
地間の配線距離は同一ではないため、配線抵抗R10a
〜R10jの抵抗値r10a〜r10jは、互いに異な
る値となる。そのため、電流検出抵抗R9a〜R9jの
抵抗値r9a〜r9jが同一値であっても、Nch型M
OSトランジスタTr3a〜Tr3jのソース電流I3
a〜I3jは、 I3a≠I3b・・・≠I3j となり、各Nch型MOSトランジスタに流れる電流に
は、ばらつきが生じる。また、10個のNch型MOS
トランジスタTr3a〜Tr3j合計のソース電流をI
3−all(A)とすると、I3−allは制御信号電
圧により一義的には定まらない。図5に示す従来の吐き
出し型の定電流回路においても、同様の動作となる。
Normally, since the wiring distance between each of the current detection resistors R9a to R9j and the ground is not the same, the wiring resistance R10a
R10j have different values from each other. Therefore, even if the resistance values r9a to r9j of the current detection resistors R9a to R9j are the same, the Nch type M
Source current I3 of OS transistors Tr3a to Tr3j
a to I3j are I3a ≠ I3b... ≠ I3j, and the current flowing through each Nch-type MOS transistor varies. Also, 10 Nch type MOS
The total source current of the transistors Tr3a to Tr3j is I
If 3-all (A), I3-all is not uniquely determined by the control signal voltage. The same operation is performed in the conventional discharge type constant current circuit shown in FIG.

【0022】すなわち、大電流を必要とするアプリケー
ションに、電流検出抵抗の抵抗値を小さめに設定した従
来形式の定電流回路を用いると、制御トランジスタであ
るNch型トランジスタまたはPch型トランジスタの
ソース配線抵抗のわずかなばらつきが、結果として無視
しえないゲート・ソース間電圧のばらつきを生じさせる
ことになる。例えば、配線抵抗のばらつきが、0.05
(Ω)で、ソース電流を10(A)としても、Vgs1
は0.5(V)もばらつくことになる。
That is, when a conventional constant current circuit in which the resistance value of the current detection resistor is set to a small value is used for an application requiring a large current, the resistance of the source wiring of the Nch-type transistor or the Pch-type transistor as the control transistor is reduced. Will result in non-negligible gate-source voltage variations. For example, when the variation in the wiring resistance is 0.05
(Ω) and Vgs1 even when the source current is 10 (A).
Will vary by 0.5 (V).

【0023】また、大容量で動作させる回路に定電流回
路を設けた場合には、Nch型トランジスタまたはPc
h型トランジスタを最大定格近傍で動作させることが多
い。そのため、個々の制御トランジスタに流れる電流値
にばらつきが存在すると、電流値が大きくなるようにば
らついた制御トランジスタでは最大接合温度や最大ドレ
イン電流規格を超過し、動作が不安定になる恐れがある
という問題もあった。
When a constant current circuit is provided in a circuit operated with a large capacity, an Nch transistor or Pc
h-type transistors are often operated near their maximum ratings. For this reason, if there is variation in the current values flowing through the individual control transistors, the control transistors that vary so that the current value increases may exceed the maximum junction temperature or the maximum drain current specification, and may cause unstable operation. There were also problems.

【0024】本発明は、このような従来の問題点に鑑
み、配線抵抗の抵抗値にばらつきが存在したり、制御ト
ランジスタの入出力特性にばらつきが存在した場合で
も、安定に動作し、制御信号電圧に応じた定電流を供給
できる信頼性の向上した定電流回路を提供することを目
的とする。
In view of the above-mentioned conventional problems, the present invention operates stably even when there is a variation in the resistance value of the wiring resistance or a variation in the input / output characteristics of the control transistor. It is an object of the present invention to provide a constant current circuit that can supply a constant current according to a voltage and has improved reliability.

【0025】[0025]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明においては、複数のモジュール
を備え、各モジュールにおいて、入力端子は演算増幅器
の正相入力に接続し、該演算増幅器の出力はN型制御ト
ランジスタのゲートに接続し、N型制御トランジスタの
ドレインは出力端子に接続し、ソースは電流検出抵抗の
一端と差動増幅器の正相入力とに接続し、電流検出抵抗
の他端は前記差動増幅器の逆相入力と接地端子とに接続
し、差動増幅器の基準電圧入力は接地側入力端子に接続
し、差動増幅器の出力は前記演算増幅器の逆相入力に接
続し、各モジュールの入力端子は並列接続されて制御入
力端子に接続し、各モジュールの出力端子は並列接続さ
れて負荷端子に接続し、各モジュールの接地端子および
接地側入力端子は接地されているように構成した。
In order to solve the above-mentioned problems, the invention according to claim 1 includes a plurality of modules, and in each of the modules, an input terminal is connected to a positive-phase input of an operational amplifier. The output of the operational amplifier is connected to the gate of the N-type control transistor, the drain of the N-type control transistor is connected to the output terminal, and the source is connected to one end of the current detection resistor and the positive-phase input of the differential amplifier. The other end of the resistor is connected to the negative-phase input of the differential amplifier and the ground terminal, the reference voltage input of the differential amplifier is connected to the ground-side input terminal, and the output of the differential amplifier is the negative-phase input of the operational amplifier. The input terminals of each module are connected in parallel and connected to the control input terminal, the output terminals of each module are connected in parallel and connected to the load terminal, and the ground terminal and ground side input terminal of each module are connected It was constructed as is the earth.

【0026】また、請求項2記載の発明においては、複
数のモジュールを備え、各モジュールにおいて、入力端
子は演算増幅器の逆相入力に接続し、演算増幅器の出力
はN型制御トランジスタのゲートに接続し、N型制御ト
ランジスタのドレインは出力端子に接続し、ソースは電
流検出抵抗の一端と差動増幅器の逆相入力とに接続し、
電流検出抵抗の他端は前記差動増幅器の正相入力と接地
端子とに接続し、差動増幅器の基準電圧入力は接地側入
力端子に接続し、差動増幅器の出力は前記演算増幅器の
正相入力に接続し、各モジュールの入力端子は並列接続
されて制御入力端子に接続し、各モジュールの出力端子
は並列接続されて負荷端子に接続し、各モジュールの接
地端子および接地側入力端子は接地されているように構
成した。
According to a second aspect of the present invention, a plurality of modules are provided, and in each module, an input terminal is connected to a negative-phase input of an operational amplifier, and an output of the operational amplifier is connected to a gate of an N-type control transistor. The drain of the N-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the negative-phase input of the differential amplifier,
The other end of the current detection resistor is connected to the positive-phase input of the differential amplifier and the ground terminal, the reference voltage input of the differential amplifier is connected to the ground-side input terminal, and the output of the differential amplifier is connected to the positive terminal of the operational amplifier. Connected to the phase input, the input terminal of each module is connected in parallel and connected to the control input terminal, the output terminal of each module is connected in parallel and connected to the load terminal, and the ground terminal and ground side input terminal of each module are connected It was configured to be grounded.

【0027】また、請求項3記載の発明においては、複
数のモジュールを備え、各モジュールにおいて、入力端
子は演算増幅器の正相入力に接続し、演算増幅器の出力
はP型制御トランジスタのゲートに接続し、P型制御ト
ランジスタのドレインは出力端子に接続し、ソースは電
流検出抵抗の一端と差動増幅器の逆相入力とに接続し、
前記電流検出抵抗の他端は差動増幅器の正相入力と電源
端子とに接続し、差動増幅器の基準電圧入力は接地側入
力端子に接続し、差動増幅器の出力は演算増幅器の逆相
入力に接続し、各モジュールの入力端子は並列接続され
て制御入力端子に接続し、各モジュールの出力端子は並
列接続されて負荷端子に接続し、各モジュールの電源端
子は電源に接続され、接地側入力端子は接地されている
ように構成した。
According to a third aspect of the present invention, a plurality of modules are provided. In each module, an input terminal is connected to a positive-phase input of an operational amplifier, and an output of the operational amplifier is connected to a gate of a P-type control transistor. The drain of the P-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the negative-phase input of the differential amplifier,
The other end of the current detection resistor is connected to the positive-phase input and the power supply terminal of the differential amplifier, the reference voltage input of the differential amplifier is connected to the ground-side input terminal, and the output of the differential amplifier is connected to the negative phase of the operational amplifier. Connect to input, input terminal of each module is connected in parallel and connected to control input terminal, output terminal of each module is connected in parallel and connected to load terminal, power terminal of each module is connected to power supply, ground The side input terminal was configured to be grounded.

【0028】また請求項4記載の発明においては、複数
のモジュールを備え、各モジュールにおいて、入力端子
は演算増幅器の逆相入力に接続し、演算増幅器の出力は
P型制御トランジスタのゲートに接続し、P型制御トラ
ンジスタのドレインは出力端子に接続し、ソースは電流
検出抵抗の一端と差動増幅器の正相入力とに接続し、電
流検出抵抗の他端は前記差動増幅器の逆相入力と電源端
子とに接続し、差動増幅器の基準電圧入力は接地側入力
端子に接続し、差動増幅器の出力は演算増幅器の正相入
力に接続し、各モジュールの入力端子は並列接続されて
制御入力端子に接続し、各モジュールの出力端子は並列
接続されて負荷端子に接続し、各モジュールの電源端子
は電源に接続され、接地側入力端子は接地されているよ
うに構成した。
According to a fourth aspect of the present invention, there are provided a plurality of modules, wherein in each module, an input terminal is connected to a negative-phase input of an operational amplifier, and an output of the operational amplifier is connected to a gate of a P-type control transistor. , The drain of the P-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the positive-phase input of the differential amplifier, and the other end of the current detection resistor is connected to the negative-phase input of the differential amplifier. Connect to the power supply terminal, connect the reference voltage input of the differential amplifier to the ground-side input terminal, connect the output of the differential amplifier to the positive-phase input of the operational amplifier, and connect the input terminals of each module in parallel to control The input terminals were connected, the output terminals of each module were connected in parallel and connected to a load terminal, the power supply terminal of each module was connected to a power supply, and the ground input terminal was configured to be grounded.

【0029】請求項5記載の発明においては、上記N型
制御トランジスタはNPNバイポーラトランジスタ、N
ch型MOSトランジスタまたはNchIGBTである
ものとした。請求項6記載の発明においては、上記P型
制御トランジスタはPNPバイポーラトランジスタ、P
ch型MOSトランジスタまたはPchIGBTである
ものとした。
According to a fifth aspect of the present invention, the N-type control transistor is an NPN bipolar transistor,
The channel type MOS transistor or Nch IGBT was used. In the invention according to claim 6, the P-type control transistor is a PNP bipolar transistor,
It is assumed to be a ch-type MOS transistor or a PchIGBT.

【0030】請求項7記載の発明においては、上記差動
増幅器は第2の演算増幅器を備え、差動増幅器の正相入
力端子は第1の抵抗を介し第2の演算増幅器の正相入力
に接続し、差動増幅器の基準電圧入力端子は第2の抵抗
を介し第2の演算増幅器の正相入力に接続し、差動増幅
器の逆相入力端子は第3の抵抗を介し第2の演算増幅器
の逆相入力に接続し、差動増幅器の出力端子には第2の
演算増幅器の出力と第4の抵抗の一端を接続し、第4の
抵抗の他端を第2の演算増幅器の逆相入力に接続してい
るものとした。
According to a seventh aspect of the present invention, the differential amplifier includes a second operational amplifier, and a positive input terminal of the differential amplifier is connected to a positive input of the second operational amplifier via the first resistor. And a reference voltage input terminal of the differential amplifier is connected to a positive-phase input of a second operational amplifier via a second resistor, and a negative-phase input terminal of the differential amplifier is connected to a second operational amplifier via a third resistor. The output of the differential amplifier is connected to the output terminal of the second operational amplifier and one end of a fourth resistor, and the other end of the fourth resistor is connected to the opposite terminal of the second operational amplifier. It is assumed that it is connected to the phase input.

【0031】請求項8記載の発明においては、差動増幅
器は第3、第4および第5の演算増幅器を備え、前記差
動増幅器の正相入力端子は、第3の演算増幅器の正相入
力に入力され、前記差動増幅器の逆相入力端子は、第4
の演算増幅器の正相入力に入力され、前記第3の演算増
幅器の逆相入力と前記第4の演算増幅器の逆相入力とは
第5の抵抗を介して接続され、前記第3の演算増幅器の
逆相入力と出力は第6の抵抗を介して接続され、前記第
4の演算増幅器の逆相入力と出力は第7の抵抗を介して
接続され、前記第5の演算増幅器の正相入力には、前記
第3の演算増幅器の出力が第8の抵抗を介して入力され
ると共に、前記基準電圧入力端子が第9の抵抗を介して
入力され、前記第5の演算増幅器の逆相入力には、前記
第4の演算増幅器の出力が第10の抵抗を介して入力さ
れ、前記5の演算増幅器の逆相入力と出力とは第11の
抵抗を介して接続されているものとした。
In a preferred embodiment of the present invention, the differential amplifier includes third, fourth, and fifth operational amplifiers, and a positive-phase input terminal of the differential amplifier has a positive-phase input of the third operational amplifier. And the opposite-phase input terminal of the differential amplifier is connected to a fourth
And the negative-phase input of the third operational amplifier and the negative-phase input of the fourth operational amplifier are connected via a fifth resistor, and the third operational amplifier Are connected via a sixth resistor, the negative-phase input and output of the fourth operational amplifier are connected via a seventh resistor, and the positive-phase input of the fifth operational amplifier is connected. , The output of the third operational amplifier is input via an eighth resistor, the reference voltage input terminal is input via a ninth resistor, and the negative-phase input of the fifth operational amplifier is , The output of the fourth operational amplifier is input via a tenth resistor, and the negative-phase input and output of the fifth operational amplifier are connected via an eleventh resistor.

【0032】[0032]

【発明の効果】請求項1記載の発明においては、各モジ
ュールにおいて、入力端子を演算増幅器の正相入力に接
続し、演算増幅器の出力をN型制御トランジスタのゲー
トに接続し、N型制御トランジスタのソースに、電流検
出抵抗を接続し、電流検出抵抗のN型制御トランジスタ
のソースに接続された一端を差動増幅器の正相入力に接
続し、他端を逆相入力に接続し、差動増幅器の出力を演
算増幅器の逆相入力に接続することにより、演算増幅器
には、電流検出抵抗により、負帰還がかかる。
According to the first aspect of the present invention, in each module, the input terminal is connected to the in-phase input of the operational amplifier, and the output of the operational amplifier is connected to the gate of the N-type control transistor. Of the current detection resistor, one end of the current detection resistor connected to the source of the N-type control transistor is connected to the positive-phase input of the differential amplifier, and the other end is connected to the negative-phase input. By connecting the output of the amplifier to the negative-phase input of the operational amplifier, the operational amplifier is negatively fed back by the current detection resistor.

【0033】N型制御トランジスタのソース電流は、上
記負帰還により、演算増幅器の正相入力に入力された制
御信号電圧と、差動増幅器の増幅率、および電流検出抵
抗の抵抗値により定まり、電流検出抵抗の一端から接地
までの間に存在する配線抵抗の抵抗値には影響されな
い。このため、各モジュールに設けられたN型制御トラ
ンジスタのソース側の配線抵抗の抵抗値にばらつきが存
在しても、各N型制御トランジスタのソース電流にはば
らつきは生じない。
The source current of the N-type control transistor is determined by the negative feedback, the control signal voltage input to the positive-phase input of the operational amplifier, the amplification factor of the differential amplifier, and the resistance value of the current detection resistor. It is not affected by the resistance value of the wiring resistance existing between one end of the detection resistor and the ground. Therefore, even if there is a variation in the resistance value of the wiring resistance on the source side of the N-type control transistor provided in each module, no variation occurs in the source current of each N-type control transistor.

【0034】また、個々のN型制御トランジスタに対
し、個々の負帰還が施され、閉ループ回路となっている
ため、各N型制御トランジスタの入力出力特性にばらつ
きが存在しても、負帰還動作により制御特性が一定に保
たれるので、N型制御トランジスタの入出力特性のばら
つきは吸収され、N型制御トランジスタのソース電流に
はばらつきは生じない。その結果、最大定格近傍で動作
させていても、N型制御トランジスタが最大接合温度や
最大ドレイン電流規格を超過することはない。したがっ
て、配線抵抗にばらつきが存在したり、制御トランジス
タの入出力特性にばらつきが存在した場合でも、安定に
動作し、制御信号電圧に応じた定電流を供給できる信頼
性の向上した定電流回路を実現できる。
Further, since each N-type control transistor is subjected to individual negative feedback to form a closed loop circuit, even if the input / output characteristics of each N-type control transistor vary, the negative feedback operation is performed. As a result, the control characteristics are kept constant, so that variations in the input / output characteristics of the N-type control transistor are absorbed, and no variations occur in the source current of the N-type control transistor. As a result, the N-type control transistor does not exceed the maximum junction temperature or the maximum drain current specification even when operating near the maximum rating. Therefore, even if there is a variation in the wiring resistance or a variation in the input / output characteristics of the control transistor, a stable constant-current circuit that operates stably and can supply a constant current according to the control signal voltage is provided. realizable.

【0035】また、請求項2記載の発明においては、各
モジュールにおいて、入力端子を演算増幅器の逆相入力
に接続し、演算増幅器の出力をN型制御トランジスタの
ゲートに接続し、N型制御トランジスタのソースに、電
流検出抵抗を接続し、電流検出抵抗のN型制御トランジ
スタのソースに接続された一端を差動増幅器の逆相入力
に接続し、他端を正相入力に接続し、差動増幅器の出力
を演算増幅器の正相入力に接続することにより、演算増
幅器には、電流検出抵抗により、負帰還がかかる。
According to a second aspect of the present invention, in each module, the input terminal is connected to the negative-phase input of the operational amplifier, and the output of the operational amplifier is connected to the gate of the N-type control transistor. Of the current detection resistor, one end of the current detection resistor connected to the source of the N-type control transistor is connected to the negative-phase input of the differential amplifier, and the other end is connected to the positive-phase input. By connecting the output of the amplifier to the positive-phase input of the operational amplifier, the operational amplifier is negatively fed back by the current detection resistor.

【0036】N型制御トランジスタのソース電流は、上
記負帰還により、演算増幅器の逆相入力に入力された制
御信号電圧と、差動増幅器の増幅率、および電流検出抵
抗の抵抗値により定まり、電流検出抵抗の一端から接地
までの間に存在する配線抵抗の抵抗値には影響されな
い。このため、各モジュールに設けられたN型制御トラ
ンジスタのソース側の配線抵抗にばらつきが存在して
も、N型制御トランジスタのソース電流にはばらつきは
生じない。
The source current of the N-type control transistor is determined by the negative feedback, the control signal voltage input to the negative-phase input of the operational amplifier, the amplification factor of the differential amplifier, and the resistance value of the current detection resistor. It is not affected by the resistance value of the wiring resistance existing between one end of the detection resistor and the ground. For this reason, even if there is variation in the wiring resistance on the source side of the N-type control transistor provided in each module, there is no variation in the source current of the N-type control transistor.

【0037】また、個々のN型制御トランジスタに対
し、個々の負帰還が施され、閉ループ回路となっている
ため、N型制御トランジスタの入出力特性にばらつきが
存在しても、負帰還動作により制御特性が一定に保たれ
るので、N型制御トランジスタの入出力特性のばらつき
は吸収され、N型制御トランジスタのソース電流にはば
らつきは生じない。その結果、最大定格近傍で動作させ
ていても、N型制御トランジスタが最大接合温度や最大
ドレイン電流規格を超過することはない。したがって、
配線抵抗にばらつきが存在したり、制御トランジスタの
入出力特性にばらつきが存在した場合でも、安定に動作
し、制御信号電圧に応じた定電流を供給できる信頼性の
向上した定電流回路を実現できる。
Further, since each negative feedback is applied to each N-type control transistor to form a closed loop circuit, even if the input / output characteristics of the N-type control transistor vary, the negative feedback operation is performed. Since the control characteristics are kept constant, variations in the input / output characteristics of the N-type control transistor are absorbed, and no variations occur in the source current of the N-type control transistor. As a result, the N-type control transistor does not exceed the maximum junction temperature or the maximum drain current specification even when operating near the maximum rating. Therefore,
Even if there is a variation in the wiring resistance or a variation in the input / output characteristics of the control transistor, a stable constant current circuit that operates stably and can supply a constant current according to the control signal voltage can be realized. .

【0038】さらに、請求項3記載の発明においては、
各モジュールにおいて、入力端子を演算増幅器の正相入
力に接続し、演算増幅器の出力をP型制御トランジスタ
のゲートに接続し、P型制御トランジスタのソースに、
電流検出抵抗を接続し、電流検出抵抗のP型制御トラン
ジスタのソースに接続された一端を差動増幅器の逆相入
力に接続し、他端を正相入力に接続し、差動増幅器の出
力を演算増幅器の逆相入力に接続することにより、演算
増幅器には、電流検出抵抗により、負帰還がかかる。
Further, in the invention according to claim 3,
In each module, the input terminal is connected to the in-phase input of the operational amplifier, the output of the operational amplifier is connected to the gate of the P-type control transistor, and the source of the P-type control transistor is
Connect the current detection resistor, connect one end of the current detection resistor connected to the source of the P-type control transistor to the negative-phase input of the differential amplifier, connect the other end to the positive-phase input, and connect the output of the differential amplifier. By being connected to the negative-phase input of the operational amplifier, the operational amplifier is subjected to negative feedback by the current detection resistor.

【0039】P型制御トランジスタのソース電流は、上
記負帰還により、演算増幅器の正相入力に入力された制
御信号電圧と、差動増幅器の増幅率、および電流検出抵
抗の抵抗値により定まり、電流検出抵抗の一端から電源
までの間に存在する配線抵抗の抵抗値には影響されな
い。このため、各モジュールに設けられたP型制御トラ
ンジスタのソース側の配線抵抗にばらつきが存在して
も、P型制御トランジスタのソース電流にはばらつきは
生じない。
The source current of the P-type control transistor is determined by the negative feedback, the control signal voltage input to the positive-phase input of the operational amplifier, the amplification factor of the differential amplifier, and the resistance value of the current detection resistor. It is not affected by the resistance value of the wiring resistance existing between one end of the detection resistor and the power supply. For this reason, even if there is variation in the wiring resistance on the source side of the P-type control transistor provided in each module, there is no variation in the source current of the P-type control transistor.

【0040】また、個々のP型制御トランジスタに対
し、個々の負帰還が施され、閉ループ回路となっている
ため、P型制御トランジスタの入出力特性にばらつきが
存在しても、負帰還動作により制御特性が一定に保たれ
るので、P型制御トランジスタの入出力特性のばらつき
は吸収され、P型制御トランジスタのソース電流にはば
らつきは生じない。その結果、最大定格近傍で動作させ
ていても、P型制御トランジスタが最大接合温度や最大
ドレイン電流規格を超過することはない。したがって、
配線抵抗にばらつきが存在したり、制御トランジスタの
入出力特性にばらつきが存在した場合でも、安定に動作
し、制御信号電圧に応じた定電流を供給できる信頼性の
向上した定電流回路を実現できる。
Further, since each P-type control transistor is subjected to individual negative feedback to form a closed loop circuit, even if the input / output characteristics of the P-type control transistor vary, the negative feedback operation is performed. Since the control characteristics are kept constant, variations in the input / output characteristics of the P-type control transistor are absorbed, and no variations occur in the source current of the P-type control transistor. As a result, even when operating near the maximum rating, the P-type control transistor does not exceed the maximum junction temperature or the maximum drain current specification. Therefore,
Even if there is a variation in the wiring resistance or a variation in the input / output characteristics of the control transistor, a stable constant current circuit that operates stably and can supply a constant current according to the control signal voltage can be realized. .

【0041】請求項4記載の発明においては、各モジュ
ールにおいて、入力端子を演算増幅器の逆相入力に接続
し、演算増幅器の出力をP型制御トランジスタのゲート
に接続し、P型制御トランジスタのソースに、電流検出
抵抗を接続し、電流検出抵抗のP型制御トランジスタの
ソースに接続された一端を差動増幅器の正相入力に接続
し、他端を逆相入力に接続し、差動増幅器の出力を演算
増幅器の正相入力に接続することにより、演算増幅器に
は、電流検出抵抗により、負帰還がかかる。
According to the fourth aspect of the present invention, in each module, the input terminal is connected to the negative-phase input of the operational amplifier, the output of the operational amplifier is connected to the gate of the P-type control transistor, and the source of the P-type control transistor is connected. , A current detection resistor is connected, one end of the current detection resistor connected to the source of the P-type control transistor is connected to the positive-phase input of the differential amplifier, and the other end is connected to the negative-phase input. By connecting the output to the positive-phase input of the operational amplifier, the operational amplifier is negatively fed back by the current detection resistor.

【0042】P型制御トランジスタのソース電流は、上
記負帰還により、演算増幅器の逆相入力に入力された制
御信号電圧と、差動増幅器の増幅率、および電流検出抵
抗の抵抗値により定まり、電流検出抵抗の一端から電源
までの間に存在する配線抵抗の抵抗値には影響されな
い。このため、各モジュールに設けられたP型制御トラ
ンジスタのソース側の配線抵抗の抵抗値にばらつきが存
在しても、各P型制御トランジスタのソース電流にはば
らつきは生じない。
The source current of the P-type control transistor is determined by the negative feedback, the control signal voltage input to the negative-phase input of the operational amplifier, the amplification factor of the differential amplifier, and the resistance value of the current detection resistor. It is not affected by the resistance value of the wiring resistance existing between one end of the detection resistor and the power supply. For this reason, even if there is variation in the resistance value of the wiring resistance on the source side of the P-type control transistor provided in each module, there is no variation in the source current of each P-type control transistor.

【0043】また、個々のP型制御トランジスタに対
し、個々の負帰還が施され、閉ループ回路となっている
ため、各P型制御トランジスタの入出力特性にばらつき
が存在しても、負帰還動作により制御特性が一定に保た
れるので、P型制御トランジスタの入出力特性のばらつ
きは吸収され、P型制御トランジスタのソース電流には
ばらつきは生じない。その結果、最大定格近傍で動作さ
せていても、P型制御トランジスタが最大接合温度や最
大ドレイン電流規格を超過することはない。したがっ
て、配線抵抗にばらつきが存在したり、制御トランジス
タの入出力特性にばらつきが存在した場合でも、安定に
動作し、制御信号電圧に応じた定電流を供給できる信頼
性の向上した定電流回路を実現できる。
Further, since each P-type control transistor is subjected to individual negative feedback and forms a closed loop circuit, even if the input / output characteristics of each P-type control transistor vary, the negative feedback operation is performed. As a result, the control characteristics are kept constant, so that the variation in the input / output characteristics of the P-type control transistor is absorbed, and the source current of the P-type control transistor does not vary. As a result, even when operating near the maximum rating, the P-type control transistor does not exceed the maximum junction temperature or the maximum drain current specification. Therefore, even if there is a variation in the wiring resistance or a variation in the input / output characteristics of the control transistor, a stable constant-current circuit that operates stably and can supply a constant current according to the control signal voltage is provided. realizable.

【0044】また、請求項7記載の発明において、差動
増幅器の正相入力端子は第1の抵抗を介し第2の演算増
幅器の正相入力に接続し、差動増幅器の基準電圧入力端
子は第2の抵抗を介し第2の演算増幅器の正相入力に接
続し、差動増幅器の逆相入力端子は第3の抵抗を介し第
2の演算増幅器の逆相入力に接続することにより、差動
増幅器の基準電圧入力端子に入力される電圧を基準と
し、差動増幅器の正相入力端子および逆相入力端子間の
差電圧を検出することができる。
Further, in the invention according to claim 7, the positive-phase input terminal of the differential amplifier is connected to the positive-phase input of the second operational amplifier via the first resistor, and the reference voltage input terminal of the differential amplifier is By connecting to the positive-phase input of the second operational amplifier via the second resistor and connecting the negative-phase input terminal of the differential amplifier to the negative-phase input of the second operational amplifier via the third resistor, The difference voltage between the positive-phase input terminal and the negative-phase input terminal of the differential amplifier can be detected with reference to the voltage input to the reference voltage input terminal of the dynamic amplifier.

【0045】請求項8記載の発明においては、第3およ
び第4の演算増幅器の正相入力へは抵抗を介さずに信号
が入力され、第3および第4の演算増幅器の逆相入力は
第5の抵抗によって接続されることにより、信号の受け
取り側の入力インピーダンスは、第3および第4の演算
増幅器の入力抵抗となり、十分大きな値となるため、差
動増幅器へ入力される信号源のインピーダンスが正相、
逆相で異なっていても、入力信号に変化が生じることが
なく、第3および第4の演算増幅器の正相入力へ伝達さ
れる。したがって、差動増幅器へ入力される信号源のイ
ンピーダンスが正相、逆相で異なっていても、影響され
ることなく信号が入力され、両入力の同相成分ノイズを
抑制し、差動電圧を増幅できる。
According to the eighth aspect of the present invention, a signal is input to the positive-phase inputs of the third and fourth operational amplifiers without passing through a resistor, and the negative-phase inputs of the third and fourth operational amplifiers are connected to the first and second operational amplifiers. 5, the input impedance of the signal receiving side becomes the input resistance of the third and fourth operational amplifiers, and becomes a sufficiently large value. Therefore, the impedance of the signal source input to the differential amplifier is increased. Is the normal phase,
Even if the phases are different from each other in the opposite phases, no change occurs in the input signal, and the signal is transmitted to the in-phase inputs of the third and fourth operational amplifiers. Therefore, even if the impedance of the signal source input to the differential amplifier is different between the positive and negative phases, the signal is input without being affected, the common-mode component noise of both inputs is suppressed, and the differential voltage is amplified. it can.

【0046】[0046]

【発明の実施の形態】本発明の実施の形態を実施例によ
り説明する。図1は本発明の第1の実施例の構成を示す
図であり、図1の(a)は全体構成図を示し、図1の
(b)は(a)に示されるモジュールの回路構成を示す
図である。 本実施例は、並列に接続された10個のモ
ジュール10a〜10jから構成された吸い込み型の定
電流回路であり、制御信号電圧に応じた定電流出力を供
給する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to examples. FIG. 1 is a diagram showing a configuration of a first embodiment of the present invention. FIG. 1A shows an overall configuration diagram, and FIG. 1B shows a circuit configuration of the module shown in FIG. FIG. This embodiment is a suction-type constant current circuit including ten modules 10a to 10j connected in parallel, and supplies a constant current output according to a control signal voltage.

【0047】各モジュール10a〜10jは、同一の回
路構成を有し、入力端子11、出力端子12、接地端子
13および接地側入力端子14を備えている。各モジュ
ール10a〜10jの入力端子11は並列接続され、か
つ定電流回路の制御入力端子1に接続されている。ま
た、出力端子12も並列接続され、定電流回路の負荷端
子2へ接続されている。接地端子13および接地側入力
端子14は各々並列接続され、接地端子3を介して図示
省略した筐体へ接地されている。
Each of the modules 10a to 10j has the same circuit configuration and includes an input terminal 11, an output terminal 12, a ground terminal 13, and a ground input terminal 14. The input terminals 11 of the modules 10a to 10j are connected in parallel and connected to the control input terminal 1 of the constant current circuit. The output terminal 12 is also connected in parallel, and is connected to the load terminal 2 of the constant current circuit. The ground terminal 13 and the ground-side input terminal 14 are connected in parallel, and are grounded via the ground terminal 3 to a casing (not shown).

【0048】モジュールの一例として、モジュール10
aの回路構成を図1の(b)に示す。入力端子11は演
算増幅器15の正相入力に接続される。接地側入力端子
14は差動増幅器16の基準電圧入力端子16rに接続
される。演算増幅器15の出力はNch型MOSトラン
ジスタTr1のゲートに接続される。出力端子12はN
ch型MOSトランジスタTr1のドレインに接続され
る。Nch型MOSトランジスタTr1のソースには電
流検出抵抗R1および差動増幅器16の正相入力端子1
6pが接続されている。
As an example of the module, the module 10
The circuit configuration of a is shown in FIG. The input terminal 11 is connected to the positive-phase input of the operational amplifier 15. The ground side input terminal 14 is connected to the reference voltage input terminal 16r of the differential amplifier 16. The output of the operational amplifier 15 is connected to the gate of the Nch type MOS transistor Tr1. Output terminal 12 is N
Connected to the drain of ch-type MOS transistor Tr1. The source of the N-channel MOS transistor Tr1 is connected to the current detection resistor R1 and the positive-phase input terminal 1 of the differential amplifier 16.
6p is connected.

【0049】また、電流検出抵抗R1のもう一端は、差
動増幅器16の逆相入力端子16mに接続され、また接
地端子13および接地端子3を介して接地されている。
電流検出抵抗R1の一端から接地まで間には、配線抵抗
R2aが存在する。各モジュールの配置により、電流検
出抵抗と接地間の配線距離がことなるため、モジュール
10a〜10jにおいて、それぞれ抵抗値が異なる配線
抵抗R2a〜R2jが存在する。
The other end of the current detecting resistor R1 is connected to the negative-phase input terminal 16m of the differential amplifier 16, and is grounded via the ground terminal 13 and the ground terminal 3.
A wiring resistance R2a exists between one end of the current detection resistance R1 and the ground. Since the wiring distance between the current detection resistor and the ground varies depending on the arrangement of each module, wiring resistances R2a to R2j having different resistance values exist in the modules 10a to 10j.

【0050】つぎに、モジュール10aにおける動作を
簡単に説明する。 接地側入力端子14の電位をVr、
入力端子11と接地側入力端子24の間に印加される制
御信号電圧をViとする。制御信号電圧Viは、演算増
幅器15の正相入力に入力する。演算増幅器15の出力
は、Nch型MOSトランジスタTr1のゲートに入力
され、Nch型MOSトランジスタTr1のオン抵抗を
制御する。ゲート電位が高いとNch型MOSトランジ
スタTr1のオン抵抗が下がり、ゲート電位が低いとN
ch型MOSトランジスタTr1のオン抵抗が上がる。
Next, the operation of the module 10a will be briefly described. When the potential of the ground side input terminal 14 is Vr,
A control signal voltage applied between the input terminal 11 and the ground-side input terminal 24 is denoted by Vi. The control signal voltage Vi is input to the positive-phase input of the operational amplifier 15. The output of the operational amplifier 15 is input to the gate of the Nch-type MOS transistor Tr1, and controls the on-resistance of the Nch-type MOS transistor Tr1. If the gate potential is high, the on-resistance of the Nch-type MOS transistor Tr1 decreases, and if the gate potential is low, N
The on-resistance of the channel MOS transistor Tr1 increases.

【0051】負荷端子2を介して出力端子12に負荷が
接続されている場合、Nch型MOSトランジスタTr
1のオン抵抗に応じた出力電流が出力端子12からNc
h型MOSトランジスタTr1のソースに向かって流れ
る。Nch型MOSトランジスタTr1のソースには電
流検出抵抗R1が接続され、電流検出抵抗R1の両端に
はソース電流に比例した電圧が発生する。その電圧を差
動増幅器16により増幅し、演算増幅器15の逆相入力
に入力し、負帰還ループを構成する。よって演算増幅器
15の正相入力と逆相入力がイマジナリ・ショートすな
わち等しい値になるように回路動作が行われる。
When a load is connected to the output terminal 12 via the load terminal 2, the Nch type MOS transistor Tr
The output current corresponding to the ON resistance of 1 is output from the output terminal 12 to Nc.
It flows toward the source of the h-type MOS transistor Tr1. A current detection resistor R1 is connected to the source of the Nch type MOS transistor Tr1, and a voltage proportional to the source current is generated at both ends of the current detection resistor R1. The voltage is amplified by the differential amplifier 16 and input to the negative-phase input of the operational amplifier 15 to form a negative feedback loop. Therefore, the circuit operation is performed so that the positive-phase input and the negative-phase input of the operational amplifier 15 have an imaginary short, that is, an equal value.

【0052】モジュール10aの詳細な動作を説明する
前に、まず差動増幅器16の構成および動作を説明す
る。差動増幅器16は、図2の(a)に示すように、演
算増幅器17、抵抗R3、R4、R5およびR6から構
成されている。演算増幅器17の正相入力は、抵抗R3
を介して差動増幅器16の正相入力端子16pに接続さ
れ、また抵抗R4を介して、基準電圧入力端子16rに
接続されている。
Before describing the detailed operation of the module 10a, the configuration and operation of the differential amplifier 16 will be described first. The differential amplifier 16 includes an operational amplifier 17, and resistors R3, R4, R5, and R6, as shown in FIG. The positive-phase input of the operational amplifier 17 is connected to a resistor R3
Is connected to the positive-phase input terminal 16p of the differential amplifier 16 via a resistor R4 and to the reference voltage input terminal 16r via a resistor R4.

【0053】演算増幅器17の逆相入力は、抵抗R5を
介して差動増幅器16の逆相入力端子16mに接続さ
れ、また抵抗R6の一端に接続されている。演算増幅器
17の出力は差動増幅器16の出力端子16oと抵抗R
6の他端に接続されている。なお、演算増幅器17は発
明の第2の演算増幅器を構成する。また、抵抗R3は発
明の第1の抵抗を構成し、抵抗R4は第2の抵抗を、抵
抗R5は第3の抵抗を、抵抗R6は第4の抵抗を構成す
る。
The negative-phase input of the operational amplifier 17 is connected to the negative-phase input terminal 16m of the differential amplifier 16 via the resistor R5 and to one end of the resistor R6. The output of the operational amplifier 17 is connected to the output terminal 16o of the differential amplifier 16 and the resistor R.
6 is connected to the other end. Note that the operational amplifier 17 constitutes a second operational amplifier of the present invention. The resistor R3 constitutes the first resistor of the invention, the resistor R4 constitutes the second resistor, the resistor R5 constitutes the third resistor, and the resistor R6 constitutes the fourth resistor.

【0054】差動増幅器16の正相入力端子16pの電
位をV1、逆相入力端子16mの電位をV2、基準電圧
入力端子16rの電位をVr、出力端子16oの電位を
V3、演算増幅器17の正相入力の電位をV4、演算増
幅器17の逆相入力の電位をV5、抵抗R3〜抵抗R6
の抵抗値をr3〜r6とすると、電位V4および電位V
5は次のように表わすことができる。 V4=(r4・V1+r3・Vr)/(r3+r4) (11) V5=(r6・V2+r5・V3)/(r5+r6) (12) 演算増幅器17は抵抗R6により負帰還がかかっている
ので、演算増幅器17の正相入力と逆相入力がイマジナ
リ・ショートになるように回路動作は行われ、電位V4
および電位V5は等しくなるので、次式が成立する。 V4=V5 (13)
The potential of the positive-phase input terminal 16p of the differential amplifier 16 is V1, the potential of the negative-phase input terminal 16m is V2, the potential of the reference voltage input terminal 16r is Vr, the potential of the output terminal 16o is V3, and the potential of the operational amplifier 17 is The potential of the positive-phase input is V4, the potential of the negative-phase input of the operational amplifier 17 is V5, and the resistors R3 to R6.
Are the resistance values of r3 to r6, the potential V4 and the potential V
5 can be represented as follows: V4 = (r4 · V1 + r3 · Vr) / (r3 + r4) (11) V5 = (r6 · V2 + r5 · V3) / (r5 + r6) (12) Since the operational amplifier 17 is subjected to negative feedback by the resistor R6, the operational amplifier 17 The circuit operation is performed so that the positive-phase input and the negative-phase input of the IGBT become imaginary short-circuit, and the potential V4
Since the potential V5 and the potential V5 become equal, the following equation is established. V4 = V5 (13)

【0055】式(11)、(12)および(13)から
電位V3は V3={(r4・V1+r3・Vr)・(r5+r6)/(r3+r4) −r6・V2}/r5 (14) と表わすことができる。ここで抵抗R3〜抵抗R6の抵
抗値r3〜r6を、r3=r5、r4=r6となるよう
に設定すれば、 V3=(V1−V2)・(r4/r3)+Vr (15) となる。
From the equations (11), (12) and (13), the potential V3 is expressed as follows: V3 = {(r4.V1 + r3.Vr). (R5 + r6) / (r3 + r4) -r6.V2} / r5 (14) Can be. Here, if the resistance values r3 to r6 of the resistors R3 to R6 are set so that r3 = r5 and r4 = r6, V3 = (V1−V2) · (r4 / r3) + Vr (15)

【0056】なおこの時の差動増幅器16の電圧増幅率
をA1とすると、 A1=ΔV3/Δ(V1−V2) (16) と表わせるので、式(15)および式(16)から A1=r4/r3 (17) となる。したがって、式(15)および式(17)から V3=A1・(V1−V2)+Vr (18) となる。
If the voltage amplification factor of the differential amplifier 16 at this time is A1, then A1 = ΔV3 / Δ (V1-V2) (16), so that from the equations (15) and (16), A1 = r4 / r3 (17) Therefore, from Expressions (15) and (17), V3 = A1 · (V1−V2) + Vr (18)

【0057】なお、本実施例では、差動増幅器として図
2の(a)に示す差動増幅器16を用いたが、これに限
定されるものではない。例えば図2の(b)に示すよう
な3つの演算増幅器18a、18bおよび19を備える
差動増幅器16’等も用いることができる。
In this embodiment, the differential amplifier 16 shown in FIG. 2A is used as the differential amplifier, but the present invention is not limited to this. For example, a differential amplifier 16 'including three operational amplifiers 18a, 18b, and 19 as shown in FIG. 2B can be used.

【0058】差動増幅器16’正相入力端子16p’
は、演算増幅器18aの正相入力に入力され、逆相入力
端子16m’は、演算増幅器18bの正相入力に入力さ
れ、演算増幅器18aの逆相入力と演算増幅器18bの
逆相入力とは抵抗R1’を介して接続され、演算増幅器
18aの逆相入力と出力は抵抗R2’を介して接続さ
れ、演算増幅器18bの逆相入力と出力は抵抗R3’を
介して接続され、演算増幅器19の正相入力には、演算
増幅器18aの出力が抵抗R4’を介して入力されると
共に、基準電圧入力端子16r’が抵抗R6’を介して
入力され、演算増幅器19の逆相入力には、演算増幅器
18bの出力が抵抗R5’を介して入力され、演算増幅
器19の逆相入力と出力とは抵抗R7’を介して接続さ
れている。
Differential amplifier 16 'positive-phase input terminal 16p'
Is input to the positive-phase input of the operational amplifier 18a, the negative-phase input terminal 16m 'is input to the positive-phase input of the operational amplifier 18b, and the negative-phase input of the operational amplifier 18a and the negative-phase input of the operational amplifier 18b are connected in resistance. R1 ', the opposite-phase input and output of the operational amplifier 18a are connected via a resistor R2', and the negative-phase input and output of the operational amplifier 18b are connected via a resistor R3 '. The output of the operational amplifier 18a is input to the positive-phase input via a resistor R4 ', the reference voltage input terminal 16r' is input via a resistor R6 ', and the negative-phase input of the operational amplifier 19 is The output of the amplifier 18b is input via a resistor R5 ', and the negative-phase input and output of the operational amplifier 19 are connected via a resistor R7'.

【0059】上記構成により、演算増幅器18aおよび
演算増幅器18bの正相入力へは抵抗を介さずに信号が
入力され、演算増幅器18aおよび演算増幅器18bの
逆相入力は抵抗R1’によって接続されることにより、
信号の受け取り側の入力インピーダンスは、演算増幅器
18aおよび演算増幅器18bの入力抵抗となり、十分
大きな値となるため、差動増幅器16’へ入力される信
号源のインピーダンスが正相、逆相で異なっていても、
入力信号に変化が生じることがなく、演算増幅器18a
および演算増幅器18bの正相入力へ伝達される。した
がって、差動増幅器16’へ入力される信号源のインピ
ーダンスが正相、逆相で異なっていても、影響されるこ
となく信号は入力され、両入力信号の同相成分ノイズは
抑制され、差動電圧が増幅される。
According to the above configuration, a signal is input to the positive-phase inputs of the operational amplifiers 18a and 18b without using a resistor, and the negative-phase inputs of the operational amplifiers 18a and 18b are connected by the resistor R1 '. By
The input impedance of the signal receiving side becomes the input resistance of the operational amplifiers 18a and 18b and becomes a sufficiently large value. Therefore, the impedance of the signal source input to the differential amplifier 16 ′ differs between the positive and negative phases. Even
No change occurs in the input signal, and the operational amplifier 18a
And to the non-inverting input of the operational amplifier 18b. Therefore, even if the impedance of the signal source input to the differential amplifier 16 'is different between the positive and negative phases, the signal is input without being affected, the common mode component noise of both input signals is suppressed, and the differential The voltage is amplified.

【0060】次に、モジュール10aにおける動作を詳
細に説明する。Nch型MOSトランジスタTr1のソ
ース電流をI1a、電流検出抵抗R1の抵抗値をr1と
する。また、電流検出抵抗R1の一端から接地までの間
の配線抵抗R2aの抵抗値をr2aとする。
Next, the operation of the module 10a will be described in detail. The source current of the Nch-type MOS transistor Tr1 is defined as I1a, and the resistance value of the current detection resistor R1 is defined as r1. The resistance value of the wiring resistance R2a from one end of the current detection resistance R1 to the ground is defined as r2a.

【0061】差動増幅器16の逆相入力端子16mの電
位V2は、電流検出抵抗R1の接地側電位でもあり、次
のように表わせる。 V2=r2a・I1a (19) また、差動増幅器16の正相入力端子16pの電位V1
は、Nch型MOSトランジスタTr1のソース電位で
もあり、次のように表わせる。 V1=(r1+r2a)・I1a (20)
The potential V2 of the negative-phase input terminal 16m of the differential amplifier 16 is also the ground potential of the current detecting resistor R1, and can be expressed as follows. V2 = r2a · I1a (19) The potential V1 of the positive-phase input terminal 16p of the differential amplifier 16
Is also the source potential of the Nch type MOS transistor Tr1, and can be expressed as follows. V1 = (r1 + r2a) · I1a (20)

【0062】また、差動増幅器16の出力端子16oの
電位V3は、式(19)、(20)および、先に述べた
差動増幅器16の説明に記載された式(18)から、 V3=A1・r1・I1a+Vr (21) と表わすことができる。接地側入力端子14は筐体に接
地されているため、電位VrはVr=0とみなすことが
でき、式(21)は次のように表わすことができる。 V3=A1・r1・I1a (22)
Further, the potential V3 of the output terminal 16o of the differential amplifier 16 is obtained from the equations (19) and (20) and the equation (18) described in the description of the differential amplifier 16 as follows. A1 · r1 · I1a + Vr (21) Since the ground-side input terminal 14 is grounded to the housing, the potential Vr can be regarded as Vr = 0, and the equation (21) can be expressed as follows. V3 = A1 · r1 · I1a (22)

【0063】演算増幅器15は電流検出抵抗R1により
負帰還がかかっているので、演算増幅器15の正相入力
と逆相入力がイマジナリ・ショートになるように回路動
作は行われ、電位Viおよび電位V3は等しくなるの
で、次式が成立する。 Vi=V3 (23) 式(22)および式(23)から Vi=A1・r1・I1a (24) となる。したがって、 I1a=Vi/A1・r1 (25) となる。式(25)から、Nch型MOSトランジスタ
Tr1のソース電流I1aは、配線抵抗r2aには左右
されず、制御信号電圧Vi、と差動増幅器16の増幅率
A1および電流検出用の抵抗R1の抵抗値r1により定
まることがわかる。
Since the operational amplifier 15 is negatively fed back by the current detection resistor R1, the circuit operation is performed so that the positive-phase input and the negative-phase input of the operational amplifier 15 are imaginarily short-circuited, and the potential Vi and the potential V3 Are equal, the following equation holds. Vi = V3 (23) From equation (22) and equation (23), Vi = A1 · r1 · I1a (24) Therefore, I1a = Vi / A1 · r1 (25) From equation (25), the source current I1a of the Nch-type MOS transistor Tr1 is not affected by the wiring resistance r2a, and is dependent on the control signal voltage Vi, the amplification factor A1 of the differential amplifier 16, and the resistance value of the current detection resistor R1. It can be seen that it is determined by r1.

【0064】吸い込み型の定電流回路における動作とし
ては、負荷端子2から引き込まれた負荷電流は、各モジ
ュール10a〜10jの出力端子12に分流され、接地
端子13を介して、接地端子3で接地される。各モジュ
ール10a〜10jにおいて、ソース電流は、制御信号
電圧Vi、と差動増幅器16の増幅率A1および電流検
出抵抗R1の抵抗値r1により定まり、電流検出抵抗R
1と接地間の配線抵抗R2a〜R2jの抵抗値r2a〜
r2jには影響されない。即ち各モジュール10a〜1
0jにおける、配線抵抗R2a〜R2jの抵抗値r2a
〜r2jの値に、ばらつきが存在しても、各モジュール
に分流される電流値は配線抵抗値のばらつきの影響を受
けない。
The operation of the suction type constant current circuit is as follows. The load current drawn from the load terminal 2 is shunted to the output terminals 12 of the modules 10a to 10j, and is grounded at the ground terminal 3 via the ground terminal 13. Is done. In each of the modules 10a to 10j, the source current is determined by the control signal voltage Vi, the amplification factor A1 of the differential amplifier 16, and the resistance value r1 of the current detection resistor R1.
1 and the resistance values r2a to r2a of the wiring resistances R2a to R2j.
It is not affected by r2j. That is, each module 10a-1
0j, the resistance value r2a of the wiring resistances R2a to R2j.
Even if there is a variation in the values of .about.r2j, the current value shunted to each module is not affected by the variation in the wiring resistance value.

【0065】また、個々のNch型MOSトランジスタ
に対し、個々の負帰還が施され、閉ループ回路となって
いるため、Nch型MOSトランジスタの入出力特性に
ばらつきが存在しても、負帰還動作により制御特性が一
定に保たれるので、Nch型MOSトランジスタの入出
力特性のばらつきは吸収される。即ちNch型MOSト
ランジスタの入出力特性のばらつきの影響を受けない。
Further, since each Nch-type MOS transistor is subjected to individual negative feedback to form a closed loop circuit, even if the input / output characteristics of the Nch-type MOS transistor vary, the negative feedback operation is performed. Since the control characteristics are kept constant, variations in the input / output characteristics of the Nch-type MOS transistor are absorbed. That is, it is not affected by variations in the input / output characteristics of the Nch type MOS transistor.

【0066】故に、個々のモジュール内の差動増幅器の
電圧増幅率A1と電流検出抵抗値r1が等しい場合、吸
い込み型の定電流回路の負荷電流をI−allとし、個
々のモジュール10a〜10jのソース電流をI1a〜
I1jとすると、ソース電流I1a〜I1jは出力電流
とみなすことができるため、配線抵抗ばらつきやNch
型MOSトランジスタの入力出力特性のばらつきに関係
なく、次式が成立する。 I−all=Σ(I1a,I1b,,,I1j) (26) I1a=I1b=・・・=I1j (27)
Therefore, when the voltage amplification factor A1 of the differential amplifier in each module is equal to the current detection resistance value r1, the load current of the suction type constant current circuit is I-all, and the load current of each of the modules 10a to 10j is Source current is I1a ~
If I1j, the source currents I1a to I1j can be regarded as output currents.
The following equation holds regardless of the variation in the input / output characteristics of the type MOS transistor. I-all = Σ (I1a, I1b,..., I1j) (26) I1a = I1b =... = I1j (27)

【0067】なお、一般的に差動増幅器の電圧増幅率は
抵抗比精度で決定されるため、1%未満のばらつきを達
成するのは容易であり、電流検出抵抗値r1も個々の抵
抗ばらつきは通常2%程度未満となるので式(26)お
よび式(27)はその範囲で成立する。
Since the voltage amplification factor of the differential amplifier is generally determined by the accuracy of the resistance ratio, it is easy to achieve a variation of less than 1%. Normally, the value is less than about 2%, so that the expressions (26) and (27) are satisfied within the range.

【0068】上記のような動作により、各モジュール1
0a〜10jのNch型MOSトランジスタTr1a〜
Tr1jのソース電流I1a〜I1jは、負帰還によ
り、演算増幅器15の正相入力に入力された制御信号電
圧Viと、差動増幅器16の増幅率A1、および電流検
出抵抗R1の抵抗値r1により定まり、電流検出抵抗R
1の一端から接地までの間に存在する配線抵抗R2a〜
R2jの抵抗値r2a〜r2jには影響されない。この
ため、配線抵抗R2a〜R2jの抵抗値r2a〜r2j
にばらつきが存在しても、各モジュール10a〜10j
のNch型MOSトランジスタTr1a〜Tr1jのソ
ース電流I1a〜I1jにはばらつきは生じない。
By the above operation, each module 1
0a to 10j Nch MOS transistors Tr1a to Tr1a
The source currents I1a to I1j of Tr1j are determined by negative feedback by the control signal voltage Vi input to the positive-phase input of the operational amplifier 15, the amplification factor A1 of the differential amplifier 16, and the resistance value r1 of the current detection resistor R1. , The current detection resistor R
1 to the ground resistance R2a.
It is not affected by the resistance values r2a to r2j of R2j. Therefore, the resistance values r2a to r2j of the wiring resistances R2a to R2j
Module 10a to 10j
No variation occurs in the source currents I1a to I1j of the Nch-type MOS transistors Tr1a to Tr1j.

【0069】また、各モジュールのNch型MOSトラ
ンジスタTr1a〜Tr1jに対し、個々の負帰還が施
され、閉ループ回路となっているため、各Nch型MO
SトランジスタTr1a〜Tr1jの入出力特性にばら
つきが存在しても、負帰還動作により制御特性が一定に
保たれるので、Nch型MOSトランジスタTr1a〜
Tr1jの入出力特性のばらつきは吸収され、ソース電
流I1a〜I1jにはばらつきは生じない。
Further, since each of the Nch-type MOS transistors Tr1a to Tr1j of each module is subjected to individual negative feedback to form a closed loop circuit,
Even if there are variations in the input / output characteristics of the S transistors Tr1a to Tr1j, the control characteristics are kept constant by the negative feedback operation.
Variations in the input / output characteristics of Tr1j are absorbed, and no variations occur in the source currents I1a to I1j.

【0070】その結果、最大定格近傍で動作させていて
も、Nch型MOSトランジスタTr1a〜Tr1jが
最大接合温度や最大ドレイン電流規格を超過することは
ない。したがって、配線抵抗にばらつきが存在したり、
制御トランジスタの入出力特性にばらつきが存在した場
合でも、安定に動作し、制御信号電圧に応じた定電流を
供給できる信頼性の向上した定電流回路を実現できる。
As a result, even when operating near the maximum rating, the Nch type MOS transistors Tr1a to Tr1j do not exceed the maximum junction temperature or the maximum drain current specification. Therefore, there is a variation in wiring resistance,
Even if there are variations in the input / output characteristics of the control transistor, a constant current circuit that operates stably and can supply a constant current according to the control signal voltage and has improved reliability can be realized.

【0071】また、制御入力端子1を介し各モジュール
10a〜10jの入力端子11に入力される制御信号電
圧Viの基準電位は接地側入力端子14に入力される電
位Vrであり、また、各モジュール10a〜10jの接
地側入力端子14は筐体に接地されている。
The reference potential of the control signal voltage Vi input to the input terminal 11 of each of the modules 10a to 10j via the control input terminal 1 is the potential Vr input to the ground-side input terminal 14. The ground-side input terminals 14a to 10j are grounded to the housing.

【0072】このため、各モジュール10a〜10jの
Nch型MOSトランジスタTr1a〜Tr1jに大電
流が流れ、接地端子13から接地までの配線抵抗により
電位上昇が生じ、各モジュール10a〜10jの接地端
子13の電位が筐体電位と等しくならなくなった場合で
も、接地側入力端子14には、大電流が流れることはな
いため、接地側入力端子14の電位は筐体電位に保たれ
る。したがって、制御入力端子1に入力される制御信号
電圧Viは、接地端子13の電位上昇の影響を受けるこ
とはなく、常に正規の信号が入力される。
For this reason, a large current flows through the Nch type MOS transistors Tr1a to Tr1j of each of the modules 10a to 10j, and a potential rise occurs due to the wiring resistance from the ground terminal 13 to the ground. Even when the potential does not become equal to the case potential, a large current does not flow through the ground-side input terminal 14, so that the potential of the ground-side input terminal 14 is maintained at the case potential. Therefore, the control signal voltage Vi input to the control input terminal 1 is not affected by the rise in the potential of the ground terminal 13, and a normal signal is always input.

【0073】なお、本実施例では、N型制御トランジス
タとして、Nch型MOSトランジスタを用いている
が、これに限られるものではなく、NPNバイポーラト
ランジスタまたはNchIGBT等を用いることができ
る。また、本実施例においては、制御信号電圧Viは演
算増幅器15の正相入力へ入力され、差動増幅器16の
出力は演算増幅器15の逆相入力へ入力されているが、
制御信号電圧Viを演算増幅器15の逆相入力へ入力
し、電流検出抵抗R1のソース側の一端を差動増幅器1
6の逆相入力に接続し、電流検出抵抗R1の他端を差動
増幅器16の正相入力に接続し、差動増幅器16の出力
を演算増幅器15の正相入力へ接続することによって
も、本実施例と同様の効果を得られる。
In this embodiment, the N-type MOS transistor is used as the N-type control transistor. However, the present invention is not limited to this. For example, an NPN bipolar transistor or an Nch IGBT can be used. Further, in the present embodiment, the control signal voltage Vi is input to the positive-phase input of the operational amplifier 15, and the output of the differential amplifier 16 is input to the negative-phase input of the operational amplifier 15.
The control signal voltage Vi is input to the negative-phase input of the operational amplifier 15, and one end on the source side of the current detection resistor R1 is connected to the differential amplifier 1
6, the other end of the current detection resistor R1 is connected to the positive-phase input of the differential amplifier 16, and the output of the differential amplifier 16 is connected to the positive-phase input of the operational amplifier 15. An effect similar to that of the present embodiment can be obtained.

【0074】つぎに、吐き出し型の定電流回路である第
2の実施例について説明する。図3は第2の実施例の構
成を示す図であり、図3の(a)は全体構成図を示し、
図3の(b)は(a)に示されるモジュールの回路構成
を示す図である。 本実施例は、並列に接続された10
個のモジュール20a〜20jから構成された吐き出し
型の定電流回路であり、制御信号電圧に応じた定電流出
力を供給する。
Next, a description will be given of a second embodiment which is a discharge type constant current circuit. FIG. 3 is a diagram showing the configuration of the second embodiment, and FIG.
FIG. 3B is a diagram showing a circuit configuration of the module shown in FIG. In the present embodiment, 10 parallel-connected
It is a discharge type constant current circuit composed of a plurality of modules 20a to 20j, and supplies a constant current output according to a control signal voltage.

【0075】各モジュール20a〜20jは、同一の回
路構成を有し、入力端子21、出力端子22、電源端子
23および接地側入力端子24を備えている。各モジュ
ール20a〜20jの入力端子21は並列接続され、か
つ定電流回路の制御入力端子4に接続されている。ま
た、出力端子22も並列接続され、定電流回路の負荷端
子5へ接続されている。電源端子23も並列接続され、
定電流回路の電源端子6へ接続されている。接地側入力
端子24は、接地端子7を介して図示省略した筐体へ接
地されている。
Each of the modules 20a to 20j has the same circuit configuration and includes an input terminal 21, an output terminal 22, a power supply terminal 23, and a ground-side input terminal 24. The input terminals 21 of the modules 20a to 20j are connected in parallel and connected to the control input terminal 4 of the constant current circuit. The output terminal 22 is also connected in parallel, and is connected to the load terminal 5 of the constant current circuit. The power terminal 23 is also connected in parallel,
It is connected to the power supply terminal 6 of the constant current circuit. The ground-side input terminal 24 is grounded via the ground terminal 7 to a housing (not shown).

【0076】図3の(b)にモジュールの一例として、
モジュール20aの回路構成を示す。接地側入力端子2
4は差動増幅器16の基準電圧入力端子に接続される。
演算増幅器15の出力はPch型MOSトランジスタT
r2のゲートに接続される。出力端子22はPch型M
OSトランジスタTr2のドレインに接続される。Pc
h型MOSトランジスタTr2のソースには電流検出抵
抗R7および差動増幅器16の逆相入力端子が接続され
ている。
FIG. 3B shows an example of a module.
2 shows a circuit configuration of a module 20a. Ground side input terminal 2
4 is connected to the reference voltage input terminal of the differential amplifier 16.
The output of the operational amplifier 15 is a Pch type MOS transistor T
Connected to the gate of r2. Output terminal 22 is Pch type M
Connected to the drain of OS transistor Tr2. Pc
The current detection resistor R7 and the negative-phase input terminal of the differential amplifier 16 are connected to the source of the h-type MOS transistor Tr2.

【0077】また、電流検出抵抗R7のもう一端は、差
動増幅器16の正相入力端子および電源端子23に接続
されている。電流検出抵抗R7と電源間には、配線抵抗
R8aが存在している。各モジュール20a〜20jの
電流検出抵抗と電源間の配線抵抗をR8a〜R8jとす
ると、各モジュールの配置により、電流検出抵抗R7と
電源間の配線距離は異なるため、配線抵抗R8a〜R8
jの抵抗値は異なっている。
The other end of the current detection resistor R 7 is connected to the positive-phase input terminal of the differential amplifier 16 and the power supply terminal 23. A wiring resistor R8a exists between the current detection resistor R7 and the power supply. Assuming that the wiring resistance between the current detection resistor and the power supply of each of the modules 20a to 20j is R8a to R8j, the wiring distance between the current detection resistance R7 and the power supply differs depending on the arrangement of each module.
The resistance value of j is different.

【0078】まず、モジュール20aにおける動作を簡
単に説明する。接地側入力端子24の電位をVr、入力
端子21と接地側入力端子24の間に印加される制御信
号電圧をViとする。制御信号電圧Viは、演算増幅器
15の正相入力に入力する。演算増幅器15の出力は、
Pch型MOSトランジスタTr2のゲートに入力さ
れ、Pch型MOSトランジスタTr2のオン抵抗を制
御する。ゲート電位が低いとPch型MOSトランジス
タTr2のオン抵抗が下がり、ゲート電位が高いとPc
h型MOSトランジスタTr2のオン抵抗が上がる。
First, the operation of the module 20a will be briefly described. The potential of the ground-side input terminal 24 is Vr, and the control signal voltage applied between the input terminal 21 and the ground-side input terminal 24 is Vi. The control signal voltage Vi is input to the positive-phase input of the operational amplifier 15. The output of the operational amplifier 15 is
It is input to the gate of the Pch-type MOS transistor Tr2 and controls the on-resistance of the Pch-type MOS transistor Tr2. When the gate potential is low, the on-resistance of the Pch type MOS transistor Tr2 decreases, and when the gate potential is high, Pc
The on-resistance of the h-type MOS transistor Tr2 increases.

【0079】負荷端子5を介して出力端子22にプルダ
ウンの負荷が接続されている場合、Pch型MOSトラ
ンジスタTr2のオン抵抗に応じた出力電流I2aがP
ch型MOSトランジスタTr2のソースから出力端子
22に向かって流れる。Pch型MOSトランジスタT
r2のソースには電流検出抵抗R7が接続され、電流検
出抵抗R7の両端にはソース電流に比例した電圧が発生
する。その電圧を差動増幅器16により増幅し、演算増
幅器15の逆相入力に入力し、負帰還ループを構成す
る。よって演算増幅器15の正相入力と逆相入力がイマ
ジナリ・ショートとなるように、すなわち等しい値にな
るように回路動作が行われる。
When a pull-down load is connected to the output terminal 22 via the load terminal 5, the output current I2a corresponding to the on-resistance of the Pch type MOS transistor Tr2 becomes P
It flows toward the output terminal 22 from the source of the ch-type MOS transistor Tr2. Pch type MOS transistor T
A current detection resistor R7 is connected to the source of r2, and a voltage proportional to the source current is generated at both ends of the current detection resistor R7. The voltage is amplified by the differential amplifier 16 and input to the negative-phase input of the operational amplifier 15 to form a negative feedback loop. Therefore, the circuit operation is performed such that the positive-phase input and the negative-phase input of the operational amplifier 15 are imaginary short-circuited, that is, equal in value.

【0080】次に、モジュール20aにおける動作をよ
り詳細に説明する。Pch型MOSトランジスタTr2
のソース電流をI2a、電流検出抵抗R7の抵抗値をr
7とする。また、電流検出抵抗R7と電源間の配線抵抗
R8aの抵抗値をr8aとする。電流検出抵抗R7の電
源側電位を電位V2’、Pch型MOSトランジスタT
r2のソース電位を電位V1’とすると、 V2’=Vd−r8a・I2a (28) V1’=Vd−(r7+r8a)・I2a (29) と表わすことができる。
Next, the operation of the module 20a will be described in more detail. Pch type MOS transistor Tr2
Is the source current of I2a and the resistance value of the current detection resistor R7 is r
7 is assumed. Further, the resistance value of the wiring resistance R8a between the current detection resistor R7 and the power supply is represented by r8a. The power supply side potential of the current detection resistor R7 is set to the potential V2 ', and the Pch type MOS transistor T
Assuming that the source potential of r2 is potential V1 ', V2' = Vd-r8a.I2a (28) V1 '= Vd- (r7 + r8a) .I2a (29)

【0081】また、差動増幅器16の出力端子の電位V
3’は、式(28)、(29)および、先に述べた差動
増幅器16の説明に記載された式(18)から、 V3’=A1・r7・I2a (30) と表わすことができる。但し、接地側入力端子24の電
位Vrは接地されているので、Vr=0とした。
The potential V at the output terminal of the differential amplifier 16 is
From Equations (28) and (29) and Equation (18) described in the description of the differential amplifier 16 described above, 3 ′ can be expressed as V3 ′ = A1 · r7 · I2a (30) . However, since the potential Vr of the ground side input terminal 24 is grounded, Vr = 0 was set.

【0082】演算増幅器15は抵抗R7により負帰還が
かかっているので、演算増幅器15の正相入力と逆相入
力がイマジナリ・ショートになるように回路動作は行わ
れ、電位Viおよび電位V3’は等しくなるので、次式
が成立する。 Vi=V3’ (31) 式(30)および式(31)から Vi=A1・r7・I2a となる。
Since the operational amplifier 15 is subjected to the negative feedback by the resistor R7, the circuit operation is performed so that the positive-phase input and the negative-phase input of the operational amplifier 15 are imaginarily short-circuited, and the potential Vi and the potential V3 'are changed. Since they are equal, the following equation is established. Vi = V3 '(31) From the equations (30) and (31), Vi = A1.r7.I2a is obtained.

【0083】したがって、 I2a=Vi/A1・r7 (32) となる。式(32)から、Pch型MOSトランジスタ
Tr2のソース電流I2aは、配線抵抗r8aには左右
されず、制御信号電圧Vi、と差動増幅器16の増幅率
A1および電流検出用の抵抗R7の抵抗値r7により定
まることがわかる。
Therefore, I2a = Vi / A1 · r7 (32) From the equation (32), the source current I2a of the Pch-type MOS transistor Tr2 is not affected by the wiring resistance r8a, and the control signal voltage Vi, the amplification factor A1 of the differential amplifier 16, and the resistance value of the current detection resistor R7. It can be seen that it is determined by r7.

【0084】吐き出し型の定電流回路における動作とし
ては、電源端子6から引き込まれた電流は、各モジュー
ル20a〜20jの電源端子23に分流され、出力端子
22を介して、負荷端子5から負荷へ負荷電流として出
力される。各モジュール20a〜20jにおいて、ソー
ス電流は、制御信号電圧Vi、と差動増幅器16の増幅
率A1および電流検出抵抗R7の抵抗値r7により定ま
り、電流検出抵抗R7の一端から、電源までの配線抵抗
R8a〜R8jの抵抗値r8a〜r8jには影響されな
い。
The operation of the discharge type constant current circuit is as follows. The current drawn from the power supply terminal 6 is shunted to the power supply terminal 23 of each of the modules 20a to 20j, and from the load terminal 5 to the load via the output terminal 22. Output as load current. In each of the modules 20a to 20j, the source current is determined by the control signal voltage Vi, the amplification factor A1 of the differential amplifier 16 and the resistance value r7 of the current detection resistor R7, and the wiring resistance from one end of the current detection resistor R7 to the power supply. It is not affected by the resistance values r8a to r8j of R8a to R8j.

【0085】また、個々のPch型MOSトランジスタ
に対し、個々の負帰還が施され、閉ループ回路となって
いるため、Pch型MOSトランジスタの入出力特性に
ばらつきが存在しても、負帰還動作により制御特性が一
定に保たれるので、Pch型MOSトランジスタのばら
つきは吸収される。したがって、個々のモジュール内の
差動増幅器の電圧増幅率A1と電流検出抵抗値r7が等
しい場合、吐き出し型の定電流回路の負荷電流をI2−
all、個々のモジュール20a〜20jのソース電流
をI2a〜I2jとすると、ソース電流I2a〜I2j
は出力電流とみなすことができるため、配線抵抗ばらつ
きやPch型MOSトランジスタジスタの入出力特性の
ばらつきに関係なく、次式が成立する。 I2−all=Σ(I2a,I2b,,,I2j) I2a=I2b=・・・=I2j
Further, since each Pch-type MOS transistor is subjected to individual negative feedback to form a closed loop circuit, even if the input / output characteristics of the Pch-type MOS transistor vary, the negative feedback operation is performed. Since the control characteristics are kept constant, variations in the Pch type MOS transistor are absorbed. Therefore, when the voltage amplification factor A1 of the differential amplifier in each module is equal to the current detection resistance value r7, the load current of the discharge type constant current circuit is equal to I2-
all, assuming that the source currents of the individual modules 20a to 20j are I2a to I2j, the source currents I2a to I2j
Can be regarded as an output current, so that the following equation is satisfied irrespective of the variation in the wiring resistance and the variation in the input / output characteristics of the Pch type MOS transistor. I2-all = Σ (I2a, I2b,..., I2j) I2a = I2b =... = I2j

【0086】上記のような動作により、各モジュールの
Pch型MOSトランジスタTr2a〜Tr2jのソー
ス電流I2a〜I2jは、負帰還により、演算増幅器の
正相入力に入力された制御信号電圧Viと、差動増幅器
の増幅率A1、および電流検出抵抗の抵抗値r7により
定まり、電流検出抵抗の一端から電源までの間に存在す
る配線抵抗R8a〜R8jの抵抗値r8a〜r8jには
影響されない。このため、配線抵抗R8a〜R8jの抵
抗値r8a〜r8jにばらつきが存在しても、各モジュ
ールのPch型MOSトランジスタTr2a〜Tr2j
のソース電流I2a〜I2jにはばらつきは生じない。
With the above operation, the source currents I2a to I2j of the Pch type MOS transistors Tr2a to Tr2j of each module are, due to the negative feedback, the control signal voltage Vi input to the positive phase input of the operational amplifier and the differential current. It is determined by the amplification factor A1 of the amplifier and the resistance value r7 of the current detection resistor, and is not affected by the resistance values r8a to r8j of the wiring resistors R8a to R8j existing between one end of the current detection resistor and the power supply. Therefore, even if the resistance values r8a to r8j of the wiring resistances R8a to R8j vary, the Pch type MOS transistors Tr2a to Tr2j of each module can be used.
Of the source currents I2a to I2j.

【0087】また、各モジュールのPch型MOSトラ
ンジスタTr2a〜Tr2jに対し、個々の負帰還が施
され、閉ループ回路となっているため、各Pch型MO
SトランジスタTr2a〜Tr2の入出力特性にばらつ
きが存在しても、負帰還動作により制御特性が一定に保
たれるので、Pch型MOSトランジスタTr2a〜T
r2jの入出力特性のばらつきは吸収され、ソース電流
I2a〜I2jにはばらつきは生じない。
Further, individual negative feedback is applied to the Pch type MOS transistors Tr2a to Tr2j of each module to form a closed loop circuit.
Even if the input / output characteristics of the S transistors Tr2a to Tr2 vary, the control characteristics are kept constant by the negative feedback operation, so that the P-channel MOS transistors Tr2a to Tr2T
Variations in the input / output characteristics of r2j are absorbed, and no variations occur in the source currents I2a to I2j.

【0088】その結果、最大定格近傍で動作させていて
も、Pch型MOSトランジスタTr2a〜Tr2jが
最大接合温度や最大ドレイン電流規格を超過することは
ない。したがって、配線抵抗にばらつきが存在したり、
制御トランジスタであるPch型MOSトランジスタT
r2a〜Tr2jの入出力特性にばらつきが存在した場
合でも、安定に動作し、制御信号電圧に応じた定電流を
供給できる信頼性の向上した定電流回路を実現できる。
As a result, even when operating near the maximum rating, the P-channel MOS transistors Tr2a to Tr2j do not exceed the maximum junction temperature or the maximum drain current specification. Therefore, there is a variation in wiring resistance,
Pch type MOS transistor T which is a control transistor
Even if the input / output characteristics of r2a to Tr2j vary, it is possible to realize a constant current circuit that operates stably and can supply a constant current according to the control signal voltage and has improved reliability.

【0089】 なお、P型制御トランジスタとしては、
本実施例ではPch型MOSトランジスタを用いている
が、これに限られるものではなく、PNPバイポーラト
ランジスタまたはPchIGBT等を用いることができ
る。また、本実施例においては、制御信号電圧Viは演
算増幅器15の正相入力へ入力され、差動増幅器16の
出力は演算増幅器15の逆相入力へ入力されているが、
制御信号電圧Viを演算増幅器15の逆相入力へ入力
し、電流検出抵抗R7のソース側の一端を差動増幅器1
6の正相入力に接続し、電流検出抵抗R7の他端を差動
増幅器16の逆相入力に接続し、差動増幅器16の出力
を演算増幅器15の正相入力へ接続することによって
も、本実施例と同様の効果を得られる。
Note that as the P-type control transistor,
In this embodiment, a Pch type MOS transistor is used. However, the present invention is not limited to this. For example, a PNP bipolar transistor or a Pch IGBT can be used. Further, in the present embodiment, the control signal voltage Vi is input to the positive-phase input of the operational amplifier 15, and the output of the differential amplifier 16 is input to the negative-phase input of the operational amplifier 15.
The control signal voltage Vi is input to the negative-phase input of the operational amplifier 15, and one end of the current detection resistor R7 on the source side is connected to the differential amplifier 1
6, the other end of the current detection resistor R7 is connected to the negative input of the differential amplifier 16, and the output of the differential amplifier 16 is connected to the positive input of the operational amplifier 15. An effect similar to that of the present embodiment can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of the present invention.

【図2】差動増幅器の回路を示す回路図である。FIG. 2 is a circuit diagram showing a circuit of a differential amplifier.

【図3】本発明の第2の実施例の構成を示す図である。FIG. 3 is a diagram showing a configuration of a second exemplary embodiment of the present invention.

【図4】従来例の構成を示す図である。FIG. 4 is a diagram showing a configuration of a conventional example.

【図5】従来例の構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional example.

【符号の説明】[Explanation of symbols]

1、4、31、41 制御入力端子 2、5、32、42 負荷端子 3、7、13、33 接地端子 6、23、43 電源端子 10a〜10j モジュール 11、21 入力端子 12、22 出力端子 14、24 接地側入力端子 15、17、18a、18b、19、34、44 演
算増幅器 16、16’ 差動増幅器 16m、16m’ 差動増幅器の逆相入力端子 16o、16o’ 差動増幅器の出力端子 16p、16p’ 差動増幅器の正相入力端子 16r、16r’ 差動増幅器の基準電圧入力
端子 20a〜20j モジュール R1、R7 電流検出抵抗 R2a〜R2j、R8a〜R8j 配線抵抗 R3、R4、R5、R6 抵抗 R1’、R2’、R3’、R4’、R5’R6’、R
7’ 抵抗 R9a〜R9j、R11a〜R11j 電流検出
抵抗 R10a〜R10j、R12a〜R12j 配線抵抗 Tr1、Tr3a〜Tr3j Nch型
MOSトランジスタ Tr2、Tr4a〜Tr4j Pch型
MOSトランジスタ
1, 4, 31, 41 Control input terminal 2, 5, 32, 42 Load terminal 3, 7, 13, 33 Ground terminal 6, 23, 43 Power supply terminal 10a to 10j Module 11, 21 Input terminal 12, 22 Output terminal 14 , 24 Ground side input terminal 15, 17, 18a, 18b, 19, 34, 44 Operational amplifier 16, 16 'Differential amplifier 16m, 16m' Negative phase input terminal of differential amplifier 16o, 16o 'Output terminal of differential amplifier 16p, 16p 'Positive phase input terminal of differential amplifier 16r, 16r' Reference voltage input terminal of differential amplifier 20a-20j Module R1, R7 Current detection resistor R2a-R2j, R8a-R8j Wiring resistance R3, R4, R5, R6 Resistance R1 ', R2', R3 ', R4', R5'R6 ', R
7 'resistance R9a to R9j, R11a to R11j current detection resistance R10a to R10j, R12a to R12j wiring resistance Tr1, Tr3a to Tr3j Nch type MOS transistor Tr2, Tr4a to Tr4j Pch type MOS transistor

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 複数のモジュールを備え、各モジュール
において、入力端子は演算増幅器の正相入力に接続し、
該演算増幅器の出力はN型制御トランジスタのゲートに
接続し、前記N型制御トランジスタのドレインは出力端
子に接続し、ソースは電流検出抵抗の一端と差動増幅器
の正相入力とに接続し、前記電流検出抵抗の他端は前記
差動増幅器の逆相入力と接地端子とに接続し、前記差動
増幅器の基準電圧入力は接地側入力端子に接続し、前記
差動増幅器の出力は前記演算増幅器の逆相入力に接続
し、前記各モジュールの入力端子は並列接続されて制御
入力端子に接続し、前記各モジュールの出力端子は並列
接続されて負荷端子に接続し、前記各モジュールの接地
端子および接地側入力端子は接地されていることを特徴
とする定電流回路。
A plurality of modules, each module having an input terminal connected to a positive-phase input of an operational amplifier;
The output of the operational amplifier is connected to the gate of the N-type control transistor, the drain of the N-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the positive-phase input of the differential amplifier, The other end of the current detection resistor is connected to the negative-phase input of the differential amplifier and a ground terminal, the reference voltage input of the differential amplifier is connected to a ground-side input terminal, and the output of the differential amplifier is The input terminals of each module are connected in parallel and connected to a control input terminal, the output terminals of each module are connected in parallel and connected to a load terminal, and the ground terminal of each module is connected. And a ground-side input terminal is grounded.
【請求項2】 複数のモジュールを備え、各モジュール
において、入力端子は演算増幅器の逆相入力に接続し、
該演算増幅器の出力はN型制御トランジスタのゲートに
接続し、前記N型制御トランジスタのドレインは出力端
子に接続し、ソースは電流検出抵抗の一端と差動増幅器
の逆相入力とに接続し、前記電流検出抵抗の他端は前記
差動増幅器の正相入力と接地端子とに接続し、前記差動
増幅器の基準電圧入力は接地側入力端子に接続し、前記
差動増幅器の出力は前記演算増幅器の正相入力に接続
し、前記各モジュールの入力端子は並列接続されて制御
入力端子に接続し、前記各モジュールの出力端子は並列
接続されて負荷端子に接続し、前記各モジュールの接地
端子および接地側入力端子は接地されていることを特徴
とする定電流回路。
2. An apparatus comprising: a plurality of modules, wherein each module has an input terminal connected to a negative-phase input of an operational amplifier;
The output of the operational amplifier is connected to the gate of an N-type control transistor, the drain of the N-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the negative-phase input of the differential amplifier, The other end of the current detection resistor is connected to a positive-phase input of the differential amplifier and a ground terminal, a reference voltage input of the differential amplifier is connected to a ground-side input terminal, and an output of the differential amplifier is Connected to the in-phase input of the amplifier, the input terminals of each module are connected in parallel and connected to a control input terminal, the output terminals of each module are connected in parallel and connected to a load terminal, and the ground terminal of each module And a ground-side input terminal is grounded.
【請求項3】 複数のモジュールを備え、各モジュール
において、入力端子は演算増幅器の正相入力に接続し、
該演算増幅器の出力はP型制御トランジスタのゲートに
接続し、前記P型制御トランジスタのドレインは出力端
子に接続し、ソースは電流検出抵抗の一端と差動増幅器
の逆相入力とに接続し、前記電流検出抵抗の他端は前記
差動増幅器の正相入力と電源端子とに接続し、前記差動
増幅器の基準電圧入力は接地側入力端子に接続し、前記
差動増幅器の出力は前記演算増幅器の逆相入力に接続
し、前記各モジュールの入力端子は並列接続されて制御
入力端子に接続し、前記各モジュールの出力端子は並列
接続されて負荷端子に接続し、前記各モジュールの電源
端子は電源に接続され、接地側入力端子は接地されてい
ることを特徴とする定電流回路。
A plurality of modules, each module having an input terminal connected to a positive-phase input of an operational amplifier;
The output of the operational amplifier is connected to the gate of a P-type control transistor, the drain of the P-type control transistor is connected to the output terminal, the source is connected to one end of the current detection resistor and the negative-phase input of the differential amplifier, The other end of the current detection resistor is connected to a positive-phase input and a power supply terminal of the differential amplifier, a reference voltage input of the differential amplifier is connected to a ground-side input terminal, and an output of the differential amplifier is The input terminals of each module are connected in parallel and connected to a control input terminal, and the output terminals of each module are connected in parallel and connected to a load terminal. Is connected to a power supply, and a ground-side input terminal is grounded.
【請求項4】 複数のモジュールを備え、各モジュール
において、入力端子は演算増幅器の逆相入力に接続し、
該演算増幅器の出力はP型制御トランジスタのゲートに
接続し、前記P型制御トランジスタのドレインは出力端
子に接続し、ソースは電流検出抵抗の一端と差動増幅器
の正相入力とに接続し、前記電流検出抵抗の他端は前記
差動増幅器の逆相入力と電源端子とに接続し、前記差動
増幅器の基準電圧入力は接地側入力端子に接続し、前記
差動増幅器の出力は前記演算増幅器の正相入力に接続
し、前記各モジュールの入力端子は並列接続されて制御
入力端子に接続し、前記各モジュールの出力端子は並列
接続されて負荷端子に接続し、前記各モジュールの電源
端子は電源に接続され、接地側入力端子は接地されてい
ることを特徴とする定電流回路。
4. An apparatus comprising: a plurality of modules, wherein each module has an input terminal connected to a negative-phase input of an operational amplifier;
The output of the operational amplifier is connected to the gate of a P-type control transistor, the drain of the P-type control transistor is connected to an output terminal, the source is connected to one end of a current detection resistor and the positive-phase input of a differential amplifier, The other end of the current detection resistor is connected to the negative-phase input of the differential amplifier and a power supply terminal, the reference voltage input of the differential amplifier is connected to a ground input terminal, and the output of the differential amplifier is The input terminals of each module are connected in parallel and connected to a control input terminal, the output terminals of each module are connected in parallel and connected to a load terminal, and the power terminals of each module are connected. Is connected to a power supply, and a ground-side input terminal is grounded.
【請求項5】 前記N型制御トランジスタはNPNバイ
ポーラトランジスタ、Nch型MOSトランジスタまた
はNchIGBTであることを特徴とする請求項1また
は2記載の定電流回路。
5. The constant current circuit according to claim 1, wherein the N-type control transistor is an NPN bipolar transistor, an Nch-type MOS transistor, or an NchIGBT.
【請求項6】 前記P型制御トランジスタはPNPバイ
ポーラトランジスタ、Pch型MOSトランジスタまた
はPchIGBTであることを特徴とする請求項3また
は4記載の定電流回路。
6. The constant current circuit according to claim 3, wherein the P-type control transistor is a PNP bipolar transistor, a Pch-type MOS transistor, or a PchIGBT.
【請求項7】 前記差動増幅器は第2の演算増幅器を備
え、該差動増幅器の正相入力端子は第1の抵抗を介し第
2の演算増幅器の正相入力に接続し、差動増幅器の基準
電圧入力端子は第2の抵抗を介し前記第2の演算増幅器
の正相入力に接続し、差動増幅器の逆相入力端子は第3
の抵抗を介し前記第2の演算増幅器の逆相入力に接続
し、差動増幅器の出力端子には第2の演算増幅器の出力
と第4の抵抗の一端を接続し、前記第4の抵抗の他端を
前記第2の演算増幅器の逆相入力に接続していることを
特徴とする請求項1ないし4記載の定電流回路。
7. The differential amplifier includes a second operational amplifier, and a positive-phase input terminal of the differential amplifier is connected to a positive-phase input of a second operational amplifier via a first resistor. Is connected to the positive-phase input of the second operational amplifier via a second resistor, and the negative-phase input terminal of the differential amplifier is connected to the third
And the output terminal of the differential amplifier is connected to the output of the second operational amplifier and one end of a fourth resistor. 5. The constant current circuit according to claim 1, wherein the other end is connected to a negative-phase input of said second operational amplifier.
【請求項8】 前記差動増幅器は第3、第4および第5
の演算増幅器を備え、前記差動増幅器の正相入力端子
は、第3の演算増幅器の正相入力に入力され、前記差動
増幅器の逆相入力端子は、第4の演算増幅器の正相入力
に入力され、前記第3の演算増幅器の逆相入力と前記第
4の演算増幅器の逆相入力とは第5の抵抗を介して接続
され、前記第3の演算増幅器の逆相入力と出力は第6の
抵抗を介して接続され、前記第4の演算増幅器の逆相入
力と出力は第7の抵抗を介して接続され、前記第5の演
算増幅器の正相入力には、前記第3の演算増幅器の出力
が第8の抵抗を介して入力されると共に、前記基準電圧
入力端子が第9の抵抗を介して入力され、前記第5の演
算増幅器の逆相入力には、前記第4の演算増幅器の出力
が第10の抵抗を介して入力され、前記5の演算増幅器
の逆相入力と出力とは第11の抵抗を介して接続されて
いることを特徴とする請求項1ないし4記載の定電流回
路。
8. The differential amplifier according to claim 3, wherein said third, fourth and fifth differential amplifiers
Wherein the positive-phase input terminal of the differential amplifier is input to the positive-phase input of a third operational amplifier, and the negative-phase input terminal of the differential amplifier is connected to the positive-phase input terminal of a fourth operational amplifier. And the negative-phase input of the third operational amplifier and the negative-phase input of the fourth operational amplifier are connected via a fifth resistor, and the negative-phase input and output of the third operational amplifier are The fourth operational amplifier is connected via a sixth resistor, the negative-phase input and the output of the fourth operational amplifier are connected via a seventh resistor, and the positive-phase input of the fifth operational amplifier is connected to the third operational amplifier. The output of the operational amplifier is input through an eighth resistor, the reference voltage input terminal is input through a ninth resistor, and the negative-phase input of the fifth operational amplifier is The output of the operational amplifier is input via a tenth resistor, and the negative-phase input and output of the fifth operational amplifier are Constant current circuit of claims 1 to 4, wherein it is connected via a resistor 11.
JP11055569A 1999-03-03 1999-03-03 Constant current circuit Withdrawn JP2000250645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11055569A JP2000250645A (en) 1999-03-03 1999-03-03 Constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11055569A JP2000250645A (en) 1999-03-03 1999-03-03 Constant current circuit

Publications (1)

Publication Number Publication Date
JP2000250645A true JP2000250645A (en) 2000-09-14

Family

ID=13002360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11055569A Withdrawn JP2000250645A (en) 1999-03-03 1999-03-03 Constant current circuit

Country Status (1)

Country Link
JP (1) JP2000250645A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336753A (en) * 2006-06-16 2007-12-27 Rohm Co Ltd Power supply unit, regulator circuit, charge pumping circuit, and electronic equipment using these
JP2012135145A (en) * 2010-12-22 2012-07-12 Denso Corp Driving circuit for switching element
CN104808733A (en) * 2015-02-10 2015-07-29 深圳市科曼医疗设备有限公司 DA (Digital to Analog) control based constant current source circuit
CN106153996A (en) * 2016-07-26 2016-11-23 苏州博众精工科技有限公司 A kind of circuit producing steady electromagnetic field based on electric magnet
CN107923809A (en) * 2015-09-04 2018-04-17 日立汽车系统株式会社 Sensor device
CN109901649A (en) * 2017-12-08 2019-06-18 上海力声特医学科技有限公司 Current-limiting circuit, cochlear implantation prosthesis and cochlear implant
JP2019213344A (en) * 2018-06-05 2019-12-12 パナソニックIpマネジメント株式会社 On-vehicle charger
CN115389797A (en) * 2022-08-29 2022-11-25 北京东方计量测试研究所 Alternating current-direct current superposed voltage source for spacecraft direct current load input impedance measurement
WO2023134533A1 (en) * 2022-01-17 2023-07-20 深圳市瑞沃德生命科技有限公司 Protective circuit and biological sample preparation device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336753A (en) * 2006-06-16 2007-12-27 Rohm Co Ltd Power supply unit, regulator circuit, charge pumping circuit, and electronic equipment using these
JP2012135145A (en) * 2010-12-22 2012-07-12 Denso Corp Driving circuit for switching element
CN104808733A (en) * 2015-02-10 2015-07-29 深圳市科曼医疗设备有限公司 DA (Digital to Analog) control based constant current source circuit
CN107923809A (en) * 2015-09-04 2018-04-17 日立汽车系统株式会社 Sensor device
CN106153996A (en) * 2016-07-26 2016-11-23 苏州博众精工科技有限公司 A kind of circuit producing steady electromagnetic field based on electric magnet
CN106153996B (en) * 2016-07-26 2023-02-03 博众精工科技股份有限公司 Circuit based on electromagnet generates constant electromagnetic field
CN109901649A (en) * 2017-12-08 2019-06-18 上海力声特医学科技有限公司 Current-limiting circuit, cochlear implantation prosthesis and cochlear implant
CN109901649B (en) * 2017-12-08 2024-03-26 上海力声特医学科技有限公司 Current limiting circuit, cochlear implant and electronic cochlea
JP2019213344A (en) * 2018-06-05 2019-12-12 パナソニックIpマネジメント株式会社 On-vehicle charger
WO2023134533A1 (en) * 2022-01-17 2023-07-20 深圳市瑞沃德生命科技有限公司 Protective circuit and biological sample preparation device
CN115389797A (en) * 2022-08-29 2022-11-25 北京东方计量测试研究所 Alternating current-direct current superposed voltage source for spacecraft direct current load input impedance measurement

Similar Documents

Publication Publication Date Title
US7282994B2 (en) Active load with adjustable common-mode level
US6437645B1 (en) Slew rate boost circuitry and method
JP2665025B2 (en) Amplifier circuit
JP4262790B2 (en) Low voltage operational amplifier input stage and method
US5673002A (en) Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements
US6608526B1 (en) CMOS assisted output stage
US5798673A (en) Low voltage operational amplifier bias circuit and method
WO2009059185A2 (en) Differential amplifier system
EP1239585B1 (en) Differential amplifier
WO2012166897A2 (en) Wide bandwidth class c amplifier with common-mode feedback
JPH08288761A (en) Differential amplification and output offset circuit, semiconductor integrated circuit provided with the offset circuit and noise elimination method
JP2000250645A (en) Constant current circuit
EP1895656A2 (en) High gain, high speed comparator operable at low current
KR987001154A (en) amplifier
US20040124918A1 (en) Wideband common-mode regulation circuit
US20050275464A1 (en) Transistor amplifying stage
US7315210B2 (en) Differential operational amplifier
KR20040045902A (en) A power amplifier module
US6434243B1 (en) Power amplifier
US5414388A (en) Rail to rail operational amplifier input stage
US6937100B2 (en) Amplifier circuit with common mode feedback
US7170337B2 (en) Low voltage wide ratio current mirror
JPH0712128B2 (en) amplifier
JP4020221B2 (en) Push-pull amplifier circuit
US7019590B1 (en) Self-stabilizing differential load circuit with well controlled impedance

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509