JP2000244480A - データ暗号化／復号化回路およびデータ暗号化／復号化方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 暗号化または復号化に用いる暗号キーの生成
の回数を減少させるデータ暗号化／復号化回路およびデ
ータ暗号化／復号化方法を提供する。 【解決手段】 暗号／復号キー発生制御部からの制御信
号の受信に応答して、暗号／復号キーを暗号／復号生成
部に出力する暗号／復号キー生成部と、入力された入力
データに、暗号／復号キー生成部から出力された暗号／
復号キーを用いて暗号化／復号化処理を行い、得られた
暗号化／復号化データを出力する暗号／復号生成部と、
予め定められたデータ量の入力データが暗号／復号生成
部へ入力される毎に、暗号／復号キー生成部へ制御信号
を送信する暗号／復号キー発生制御部とからなる暗号化
／復号化回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ暗号化／復
号化回路およびデータ暗号化／復号化方法に関し、さら
に詳しくは、暗号化に利用する暗号キーの生成回数を減
少させるデータ暗号化／復号化回路またはデータ暗号化
／復号化方法に関する。

【０００２】

【従来の技術】汎用のバス（たとえば汎用バスなど）を
介して、ＣＰＵとデバイスが接続されている場合にデバ
イス上にあるデータをＣＰＵ内で動作しているソフトウ
ェアで使用する場合には、汎用バス上にそのままのデー
タが転送されていた。

【０００３】汎用バス上にデータが流れる場合には、そ
のデータを別のデバイスで横取りするような形で、デー
タが蓄積される、または盗用される可能性がある。

【０００４】このデータが、デジタル化された映画等で
あった場合、そのデータを蓄積し再利用する事が可能と
なる。そのような事態を避けるために、デバイスから汎
用バス上にデータを転送する前に暗号化を行い、その暗
号化されたデータを、例えばＣＰＵ内で動作しているソ
フトウェアにて復号化する暗号／復号化が行われてい
る。

【０００５】この暗号／復号化において、使用する回路
が共通化されているものがあり、その構成、動作を以下
に示す。その構成は、擬似乱数発生部と、暗号化／復号
化部からなる。

【０００６】次にその動作は、まず、擬似乱数発生部に
おいて、排他的論理和と、論理積を用いて擬似乱数を生
成し、これを暗号キーとして使用する。次に、暗号化／
復号化部において、入力された入力データと、その暗号
キーを用いた排他的論理和演算を行い、得られたデータ
を暗号化データとして出力する。

【０００７】復号化においても、同様の回路を用い、擬
似乱数発生部において、生成した擬似乱数を復号キーと
して使用し、暗号化／復号化部において、入力される暗
号化データとその復号キーとの排他的論理和演算を行っ
て復号化されたデータを出力する。

【０００８】また、暗号化／復号化に関連する従来例と
して、以下に示す開示技術が特許出願として行われてい
る。

【０００９】特開平４−１４０９４７号公報に、「符号
化装置における乱数発生装置」という発明が開示されて
いる。この発明は、伝送路を通じて通信を行う伝送シス
テムにおいて、モデムを暗号装置として用いるものであ
る。

【００１０】特開平８−１７０４５７号公報に、「暗号
化装置」という発明が開示されている。この発明は、自
動車用盗難防止装置のＩＤコードを暗号化して伝送する
ための暗号化装置に関するものである。

【００１１】特開昭６１−１２４９８１号公報に、「暗
号化復号化方式」という発明が開示されている。この発
明は、暗号文をスクランブルして送信し、受信側にてデ
スクランブルすることにより、平文化を可能とする暗号
化復号化方式に関するものである。

【００１２】特開平７−２５３７５２号公報に、「擬似
乱数生成装置と該装置により生成された擬似乱数に基づ
く暗号文を用いる通信方法とその装置」という発明が開
示されている。この発明は、通信、特に暗号通信におけ
る乱数発生方法とその装置を備える通信方法とその装置
に関し、特に、高速に暗号／復号化処理を行うことがで
きる通信方法とその装置、または高速に擬似乱数列を生
成できる擬似乱数生成方法とその装置に関するものであ
る。

【００１３】特開平９−１８４６８号公報に、「暗号通
信装置及び暗号化装置」という発明が開示されている。
この発明は、暗号通信ネットワークにおいて暗号処理の
速度を変更することが可能なものである。

【００１４】

【発明が解決しようとする課題】ソフトウェアで暗号化
または復号化を行う場合には、ＣＰＵは、暗号化または
復号化処理だけでなく、他の処理も平行して処理してい
るケースが多い。暗号化または復号化にＣＰＵ時間を多
く使用すると、他の処理に使用できるＣＰＵ時間が減少
するため、可能な限り暗号化または復号化に使用するＣ
ＰＵ時間は少ない方がよい。

【００１５】本発明は、暗号化または復号化に用いる暗
号キーの生成の回数を減少させるデータ暗号化／復号化
回路およびデータ暗号化／復号化方法を提供することを
目的とする。

【００１６】ＣＰＵにて、暗号化または復号化を行う場
合に、暗号キーの生成の回数を減少させる事で、暗号化
または復号化を行うために必要なＣＰＵ時間を減少させ
る事ができる。

【００１７】特開平４−１４０９４７号公報に開示され
ている発明は、伝送路を通じて通信を行う伝送システム
において、モデムを暗号装置として用いるものであり、
本発明の課題である、暗号キーの生成の回数を減少させ
る事とは異なる。

【００１８】特開平８−１７０４５７号公報に開示され
ている発明は、自動車用盗難防止装置のＩＤコードを暗
号化して伝送するための暗号化装置に関するものであ
り、本発明の課題である、暗号キーの生成の回数を減少
させる事とは異なる。

【００１９】特開昭６１−１２４９８１号公報に開示さ
れている発明は、暗号文をスクランブルして送信し、受
信側にてデスクランブルすることにより、平文化を可能
とする暗号化復号化方式に関するものであり、本発明の
課題である、である、暗号キーの生成の回数を減少させ
る事に関する記載がない。

【００２０】特開平７−２５３７５２号公報に開示され
ている発明は、暗号／復号化処理を高速に行うこと、ま
たは擬似乱数列を高速に生成することに関するものであ
り、本発明の課題である、暗号キーの生成の回数を減少
させる事とは異なる。

【００２１】特開平９−１８４６８号公報に開示されて
いる発明は、暗号通信ネットワークにおいて暗号処理の
速度を変更するものであり、本発明の課題である、暗号
キーの生成の回数を減少させる事とは異なる。

【００２２】

【課題を解決するための手段】上記課題を解決するため
に、本発明によると、暗号／復号キー発生制御部からの
制御信号の受信に応答して、暗号／復号キーを暗号／復
号生成部に出力する暗号／復号キー生成部と、入力され
た入力データに、暗号／復号キー生成部から出力された
暗号／復号キーを用いて暗号化／復号化処理を行い、得
られた暗号化／復号化データを出力する暗号／復号生成
部と、予め定められたデータ量の入力データが暗号／復
号生成部へ入力される毎に、暗号／復号キー生成部へ制
御信号を送信する暗号／復号キー発生制御部とからなる
暗号化／復号化回路を提供する。

【００２３】また、上記の暗号化／復号化回路におい
て、暗号／復号キー発生制御部は、予め定められたデー
タ量以上からなる所定のデータ量の入力データが、暗号
／復号生成部へ入力される毎に、暗号／復号キー生成部
へ制御信号を送信する送信手段と、所定のデータ量を更
新する更新手段とを有することが可能である。

【００２４】更に、上記の暗号化／復号化回路におい
て、暗号／復号キー発生制御部からの周期キー生成制御
信号の受信に応答して、生成された擬似乱数から得られ
た値を示す周期キーを暗号／復号キー発生制御部へ出力
する周期キー発生部を有し、更新手段は、周期キー発生
部へ周期キー生成制御信号を送信して、周期キー発生部
から出力された周期キーと予め定められたデータ量を比
較して、より大きな値を所定のデータ量とすることが可
能である。

【００２５】加えて、上記の暗号化／復号化回路におい
て、暗号／復号キー生成部は擬似乱数発生回路を含み、
擬似乱数発生回路は、制御信号の入力に応答して、生成
された擬似乱数からなる暗号／復号キーを出力すること
が可能である。

【００２６】他に、上記課題を解決するために、本発明
によると、制御信号の入力に応答して、暗号／復号キー
を出力するキー出力ステップと、入力された入力データ
に、暗号／復号キーを用いて暗号化／復号化処理を行
い、得られた暗号化／復号化データを出力するデータ出
力ステップと、予め定められたデータ量の入力データが
入力される毎に、制御信号を出力する制御信号出力ステ
ップとからなる暗号化／復号化方法を提供する。

【００２７】また、上記の暗号化／復号化方法におい
て、制御信号出力ステップは、予め定められたデータ量
以上からなる所定のデータ量の入力データが入力される
毎に、制御信号を出力する制御信号出力ステップと、制
御信号を出力するステップに応答して、所定のデータ量
を変更するデータ量変更ステップとからなることが可能
である。

【００２８】さらに、上記の暗号化／復号化方法におい
て、データ量変更ステップは、制御信号を出力するステ
ップに応答して、生成された擬似乱数から得られた値を
示す周期キーを取得するステップと、周期キーと予め定
められたデータ量を比較して、より大きな値を所定のデ
ータ量とするステップとからなることが可能である。

【００２９】加えて、上記の暗号化／復号化方法におい
て、キー出力ステップは、制御信号の入力に応答して、
生成された擬似乱数からなる暗号／復号キーを出力する
ステップからなることが可能である。

【００３０】他に、上記課題を解決するために、本発明
によると、制御信号の入力に応答して、暗号／復号キー
を出力するキー出力ステップと、入力された入力データ
に、暗号／復号キーを用いて暗号化／復号化処理を行
い、得られた暗号化／復号化データを出力するデータ出
力ステップと、予め定められたデータ量の入力データが
入力される毎に、制御信号を出力する制御信号出力ステ
ップとからなる実行プログラムが格納された記録媒体を
提供する。

【００３１】また、上記の記録媒体において、制御信号
出力ステップは、予め定められたデータ量以上からなる
所定のデータ量の入力データが入力される毎に、制御信
号を出力する制御信号出力ステップと、制御信号を出力
するステップに応答して、所定のデータ量を変更するデ
ータ量変更ステップとからなることが可能である。

【００３２】さらに、上記の記録媒体において、データ
量変更ステップは、制御信号を出力するステップに応答
して、生成された擬似乱数から得られた値を示す周期キ
ーを取得するステップと、周期キーと予め定められたデ
ータ量を比較して、より大きな値を所定のデータ量とす
るステップとからなることが可能である。

【００３３】加えて、上記の記録媒体において、キー出
力ステップは、制御信号の入力に応答して、生成された
擬似乱数からなる暗号／復号キーを出力するステップか
らなることが可能である。

【００３４】

【発明の実施の形態】本発明におけるデータ暗号化／復
号化回路の実施形態を、図を参照して説明する。

【００３５】まず図１は、本発明におけるデータ暗号化
／復号化回路に用いる基本回路１００を示した図であ
る。この基本回路１００は、擬似乱数発生回路であっ
て、本発明において、主に暗号化／復号化に用いる暗号
キーの生成を行う。ここで、擬似乱数とは、演算によっ
て求められ、実質的に乱数として扱うことが可能なもの
をいう。

【００３６】図１で示される基本回路１００は、格納部
１と、演算制御部２と、論理積演算部３と排他的論理和
演算部４から構成される。また、基本回路１００の外部
から、格納部１に最初に格納する値が初期値５として入
力される。また、格納部１の動作を制御する信号として
制御信号６が入力される。

【００３７】格納部１は、ｎビット（ｎは正の整数）の
値を格納し、初期値５をロード可能なシフトレジスタに
よって構成される。また、制御信号６に応答してその格
納値を変更する。また、論理積演算部３に対してその格
納値を格納部出力値９として出力する。

【００３８】演算制御部２は、ｎビット（ｎは正の整
数）で構成される演算制御値を生成し、格納部１が格納
部出力値９を論理積演算部３に対して出力する動作に対
応して、演算制御値を論理積演算部３に対して出力す
る。演算制御部２には、図示されない手法により得られ
た任意の演算制御値があらかじめ設定されている。

【００３９】論理積演算部３は、ｎ個の論理積演算回路
で構成されており、格納部１から出力された格納部出力
値９と、演算制御部２から出力された演算制御値とを、
ｎ個の論理積演算回路を用いて各ビット毎に演算を行
い、得られたｎ個の論理積演算結果を排他的論理和演算
部４に出力する。

【００４０】排他的論理和演算部４は、排他的論理和演
算回路で構成されており、論理積演算部３から出力され
たｎ個の論理積演算結果を示すｎビットの入力に対して
排他的論理和演算を行い、得られた１ビットのデータを
格納部１へ出力する。

【００４１】次に、図１で示される基本回路１００の動
作を解説する。

【００４２】まず最初に格納部１は、制御信号６を受け
て、ｎビットからなる初期値５を取り込む。このとき、
格納部出力値９は、初期値５と同じ値となる（ステップ
１）。

【００４３】生成制御部２から出力されたｎビットから
なる生成制御値と、格納部出力値９とが入力された論理
積演算部３は、ｎ個の論理積回路により、その生成制御
値と格納部出力値９とをビット毎に論理積演算を行う
（ステップ２）。ここで、生成制御部２は図示されない
回路により構成され、生成制御値は、その回路を用いて
あらかじめ設定されている。

【００４４】ステップ２で得られた演算結果は、ビット
毎に排他的論理和演算部４に入力される。排他的論理和
演算部４は、そのｎビットの入力値に対して排他的論理
和演算を行い、得られた１ビットのデータを格納部１へ
出力する（ステップ３）。

【００４５】格納部１は制御信号６を受けて、左シフト
動作を行い、新たな値を格納する。この際、格納部１の
最下位ビットには、ステップ３において得られた排他的
論理和演算部４からの出力された１ビットのデータが取
り込まれる（ステップ４）。

【００４６】ステップ４で得られた格納部１の値を新た
な格納部出力値９として、ステップ２以降を所定回数反
復する（ステップ５）。上記の動作によって得られた格
納部出力値９を出力する。

【００４７】この後、再び制御信号６を受けた場合に、
前回出力し、格納部１に格納されている格納部出力値９
を用いて上記のステップ２以降を実行して、得られた新
たな格納部出力値９を出力する。この動作を制御信号６
を受ける毎に反復して実行する。

【００４８】本発明では、必要に応じてシフト動作を所
望の回数実施する事で、初期値５と生成制御値によりさ
まざまな擬似乱数を生成することが可能となる。

【００４９】また、複数の基本回路１００において、各
基本回路１００の初期値５と生成制御値が等しく、シフ
ト動作の回数が予め定められている時、各基本回路１０
０から出力される格納部出力値９は、制御信号６の入力
回数に対応して一意的に定められる。

【００５０】次に、本発明におけるデータ暗号化／復号
化回路の第１の実施形態について、図面を参照して以下
に記す。

【００５１】図２は、本発明におけるデータ暗号化／復
号化回路の第１の実施形態を示したブロック図である。

【００５２】まず、図２で示されるデータ暗号化／復号
化回路を、データ暗号化に用いる暗号化回路として用い
る場合の構成、動作を以下に示す。

【００５３】図２を参照すると、本発明におけるデータ
暗号化／復号化回路の第１の実施形態の構成は、基本回
路１００からなる暗号キー生成部と、暗号キーの生成を
制御する制御部１７と、入力された入力データ９１に対
して暗号キーを用いて暗号化する暗号生成部９０からな
る。

【００５４】基本回路１００は、図１で示される基本回
路１００を示す。基本回路１００は、暗号キー格納部１
１と、暗号キー生成制御値１２を出力する暗号キー生成
制御部と、論理積演算部１３と、排他的論理和演算部１
４からなる。

【００５５】暗号キー格納部１１は、図１で示される格
納部１と同等の機能を有する。暗号キー生成制御部は、
図１で示される生成制御部２と同等の機能を有する。論
理積演算部１３は、図１で示される論理積演算部３と同
等の機能を有する。排他的論理和演算部１４は、図１で
示される排他的論理和演算部４と同等の機能を有する。

【００５６】暗号生成部９０は、入力データ９１と、基
本回路１００の暗号キー格納部１１から出力された暗号
キー格納部出力値１９との排他的論理和演算を行い、得
られた値を暗号化データ９２として出力する。

【００５７】ここで、入力データ９１と、暗号キー格納
部出力値１９のビット幅は同じであり、暗号キー生成制
御部から出力される暗号キー生成制御値１２と、暗号キ
ー格納部１１の出力値のビット幅は同じである。しか
し、暗号キー格納部出力値１９は暗号キー格納部１１の
出力値のビット幅は必ずしも一致するわけではない。よ
って、暗号キー格納部出力値１９は暗号キー格納部１１
から出力される出力値の一部分または、すべての信号で
ある事を意味している。

【００５８】制御部１７は、入力データ９１の暗号生成
部９０への入力に対応して発せられる入力データイネー
ブル信号９３を受信する。制御部１７は、予め定められ
た受信回数の入力データイネーブル信号９３の受信に応
答して、暗号キー格納部制御信号１６を暗号キー格納部
１１へ送信する。また、制御部１７は、その予め定めら
れた受信回数を示す周期９４が予め入力されている。制
御部１７は、その入力データイネーブル信号９３の受信
がその周期９４で示された受信回数を満たす時に、暗号
キー格納部制御信号１６を暗号キー格納部１１へ送信す
る。この暗号キー格納部制御信号１６は、図１で示され
る制御信号６と同等の機能を有する。

【００５９】ここで、図２を参照すると、周期９４は、
制御部１７に入力される構成となっているが、周期９４
は、制御部１７内の所定の領域内に格納されている構成
も可能である。さらに、周期９４は、ある一定数以上の
値であれば、可変である構成も可能である。

【００６０】図２を用いて、本発明におけるデータ暗号
化／復号化回路の第１の実施形態の動作を解説する。本
実施例では、入力データ９１は入力データイネーブル９
３に同期して入力される。また、制御部１７は、入力デ
ータ９１のビット幅を認識しているものとする。

【００６１】制御部１７は、暗号キー格納部制御信号１
６を用いて、暗号キー格納部１１に暗号キー初期値１５
を暗号キー格納部１１に格納させる。

【００６２】その後、直ちに論理積演算部１３は、暗号
キー格納部１１から出力されるデータと、暗号キー生成
制御部から出力された暗号キー生成制御値１２との論理
積演算を行う。

【００６３】得られたｎビットの論理積演算結果に対し
て、排他的論理和演算部１４により、排他的論理和演算
が行われ、１ビットのデータが出力される。

【００６４】制御部１７は、暗号キー格納部制御信号１
６を用いて暗号キー格納部１１にシフト処理を指示す
る。この時、排他的論理和演算部１４から出力された１
ビットのデータを最下位ビットに格納する。

【００６５】その後、制御部１７は、入力データのビッ
ト幅に相当する回数のシフト演算を暗号キー格納部制御
信号１６を用いて暗号キー格納部１１に指示する。ここ
で、本実施例では、シフト演算の回数を、入力データの
ビット幅に相当する回数としているが、このシフト演算
の回数を、１回以上の所定回数とすることも可能であ
る。

【００６６】この時、暗号キー格納部出力値１９は、暗
号キー初期値１５と暗号キー生成制御値１２を元に生成
された擬似乱数を出力している。入力データイネーブル
信号９３と共に、入力データ９１が入力されると、暗号
生成部は、入力データ９１と暗号キー格納部出力値１９
でビット毎に排他的論理和演算を行う。このとき、入力
データ９１と、暗号化データ９２のビット幅は同じにな
る。制御部１７は、入力データイネーブル信号９３の回
数が、周期９４に達すると、再び、制御部１７は、入力
データ９１のビット幅に相当する回数のシフト演算を暗
号キー格納部制御信号１６を用いて暗号キー格納部１１
に指示する。

【００６７】この制御により、暗号化生成部９０は、入
力データ９１を周期９４であらわされる数毎に、異なっ
た暗号キー格納部出力値１９を用いて、暗号化を行い暗
号化データ９２を生成する。

【００６８】次に、図２で示されるデータ暗号化／復号
化回路をデータ復号化に用いる復号化回路として用いる
場合の構成、動作を以下に示す。

【００６９】まず、図２で示されるデータ暗号化／復号
化回路をデータ復号化に用いる復号化回路として用いる
場合の構成は、上記に示される構成と同じである。ここ
で、復号化回路として、以下の機能が異なる。まず、入
力データ９１が暗号化された入力データ９１からなる。
次に、基本回路１００から出力される暗号キー格納部出
力値１９が復号キーとして用いられる。さらに、暗号生
成部９０がその復号キーと入力データ９１との排他的論
理和演算を行い、得られた値を暗号化データ９２として
出力する復号化を行う。

【００７０】次に、図２で示されるデータ暗号化／復号
化回路をデータ復号化に用いる復号化回路として用いる
場合の動作に関しても、上記に示される、データ暗号化
に用いる暗号化回路として用いる場合の動作と同じであ
る。

【００７１】ここで、汎用バス（例えばＰＣＩバスな
ど）を介してＣＰＵとデバイスが接続されている場合の
暗号化／復号化について、本発明におけるデータ暗号化
／復号化回路の第１の実施形態を用いた場合を以下に示
す。

【００７２】汎用バス上を転送されるデータに暗号化を
行い、ＣＰＵまたはデバイスで暗号化／復号化を行う。
この時、データの転送元が暗号化処理を、データの転送
先が復号化処理を行う。

【００７３】上記の暗号化処理、復号化処理に本発明に
おけるおけるデータ暗号化／復号化回路の第１の実施形
態を用いた場合、汎用バス上での暗号化が可能である。

【００７４】ここで、暗号化キーの出力に用いる基本回
路１００と、復号化キーの出力に用いる基本回路１００
において、以下の特徴を有する。各基本回路１００の初
期値５と生成制御値が等しく、シフト動作の回数が予め
定められている時、各基本回路１００から出力される格
納部出力値９は、制御信号６の入力回数に対応して一意
的に定められる。

【００７５】また、制御部１７は、入力データ９１の暗
号生成部９０への入力に対応して発せられる入力データ
イネーブル信号９３を受信し、その受信回数に対して暗
号キー格納部制御信号１６を暗号キー格納部１１へ送信
するための周期９４を有している。

【００７６】暗号化回路と復号化回路でこの周期９４が
等しく、各基本回路１００の初期値５と生成制御値が等
しく、シフト動作の回数が予め定められている場合、こ
の暗号化／復号化において、入力データの暗号化と、暗
号化されたデータの復号化は、暗号化回路で暗号化が開
始されたデータを復号化回路が復号化開始データとして
取得することにより、以後の暗号化／復号化が実行され
る。

【００７７】また、上記の暗号化処理、復号化処理は、
回路を用いずに、ＣＰＵによる本発明による回路の動作
のアルゴリズムを実行することによって行うことも可能
である。

【００７８】本発明の第２の実施形態を図３に基づいて
解説する。この第２の実施形態では、基本回路１００を
２つ包括している。

【００７９】本発明の第２の実施形態における暗号化／
復号化回路の構成は、制御部２７と、図１で示される基
本回路からなる暗号キー生成部と、図１で示される基本
回路からなる周期キー生成部と、暗号生成部９２とから
なる。

【００８０】暗号キー生成部と、暗号生成部９２の構
成、動作は本発明の第１の実施形態における暗号化／復
号化回路と同じである。

【００８１】制御部２７は暗号キーの生成を制御するた
めの暗号キー格納部制御信号１６を暗号キー格納部１１
へ送信する機能を有する。まず制御部２７は、入力デー
タ９１の暗号生成部９０への入力に対応して発せられる
入力データイネーブル信号９３を受信する。また、制御
部２７は、最初に周期キー格納部制御信号２６を周期キ
ー生成部に対して送信し、得られた周期キー出力値２９
を取得する。また、制御部２７は、予め定められた受信
回数を示す周期９４と、周期キー生成部から出力された
示す周期キー出力値２９とを比較して、より大きな値を
取得する判定部２７１を有する。

【００８２】ここで、図３を参照すると、周期９４は、
制御部２７に入力される構成となっているが、周期９４
は、制御部２７内の所定の領域内に格納されている構成
も可能である。

【００８３】次に、制御部２７は、その判定部２７１に
格納された値と等しい受信回数の入力データイネーブル
信号９３の受信に応答して、暗号キー格納部制御信号１
６を暗号キー格納部１１へ送信する。この暗号キー格納
部制御信号１６は、図１で示される制御信号６と同等の
機能を有する。その暗号キー格納部制御信号１６の送信
に対応して、周期キー生成部に対して、周期キー格納部
制御信号２６を送信し、得られた周期キー出力値２９を
取得する。その周期キー出力値２９取得後、判定部２７
１は、その周期キー出力値２９と周期９４と比較して、
より大きな値を取得することによって判定部２７１に格
納されている値を変更する。

【００８４】制御部２７は、暗号キー格納部制御信号１
６の暗号キー格納部１１へ送信するタイミングで、その
入力データイネーブル信号９３の受信回数を初期化す
る。再びその入力データイネーブル信号９３の受信回数
が、判定部２７１に格納された値の受信回数を満たす時
に、暗号キー格納部制御信号１６を暗号キー格納部１１
へ送信し、判定部２７１に格納されている値を変更し、
その入力データイネーブル信号９３の受信回数を初期化
する。

【００８５】このようにするのは、周期キー格納部出力
値２９が小さな値の場合に１つの暗号キーを使用する期
間が一定以下に短くならないようにする効果がある。

【００８６】また、周期キー生成部として用いられる基
本回路１００は、図１で示される基本回路１００を示
す。基本回路１００は、周期キー格納部２１と、周期キ
ー生成制御値２２を出力する周期キー生成制御部と、論
理積演算部２３と、排他的論理和演算部２４からなる。

【００８７】周期キー格納部２１は、図１で示される格
納部１と同等の機能を有する。周期キー生成制御部は、
図１で示される生成制御部２と同等の機能を有する。論
理積演算部２３は、図１で示される論理積演算部３と同
等の機能を有する。排他的論理和演算部２４は、図１で
示される排他的論理和演算部４と同等の機能を有する。

【００８８】ここで、汎用バス（例えばＰＣＩバスな
ど）を介してＣＰＵとデバイスが接続されている場合の
暗号化／復号化について、本発明におけるデータ暗号化
／復号化回路の第２の実施形態を用いた場合について
も、本発明におけるデータ暗号化／復号化回路の第１の
実施形態を用いた場合と同様に暗号化／復号化が可能で
ある。

【００８９】本発明の第１または第２の実施形態におい
て示された暗号化／複合化回路では、簡単な回路でさま
ざまな擬似乱数を発生させる事ができる。また、同じ乱
数値を一定の期間適用する事で、乱数の演算回数を減ら
している。この事は、同暗号化および、復号化をソフト
ウェアで実施する際に効果が大きい。

【００９０】本発明で使用している演算は単純ではある
が、ソフトウェアで乱数を生成する場合には、確実にＣ
ＰＵの演算性能を使用する事となり、他のソフトウェア
が使用可能な演算性能を減少させる。よって、乱数の生
成回数を減少させる事により、暗号化／復号化に用いる
ＣＰＵ資源の使用を抑制することにより、他のソフトウ
ェアが使用可能な演算性能の減少を抑えることが可能で
ある。

【００９１】また、暗号生成部に排他的論理和を使用す
る事でも、ソフトウェアによる暗号化に伴う処理負担を
低減している。入力データ９１が８ビットであり、ソフ
トウェア処理を行うＣＰＵが３２ビット演算が可能な場
合には、３２ビット単位で処理を行うと高速に処理が可
能となる。この場合は、周期を４の倍数に設定する事
で、一命令で、４バイトの暗号化または、復号化が可能
である。

【００９２】

【発明の効果】本発明は、暗号化または復号化を行う暗
号化／復号化回路及び暗号化／復号化方法において、擬
似乱数の発生回数を減少させる効果を有する。

【００９３】また、擬似乱数の演算に使用するために必
要なＣＰＵ時間（資源）を減少させる。

【図面の簡単な説明】

【図１】本発明におけるデータ暗号化／復号化回路に用
いる基本回路を示した図である。

【図２】本発明におけるデータ暗号化／復号化回路の第
１の実施形態を示したブロック図である。

【図３】本発明におけるデータ暗号化／復号化回路の第
２の実施形態を示したブロック図である。

【符号の説明】

１ 格納部 ２ 演算制御部 ３ 論理積演算部 ４ 排他的論理和演算部 ５ 初期値 ６ 制御信号 ９ 格納部出力値 １１ 暗号キー格納部 １２ 暗号キー生成制御値 １３ 論理積演算部 １４ 排他的論理和演算部 １５ 暗号キー初期値 １６ 暗号キー格納部制御信号 １７ 制御部 １９ 暗号キー格納部出力値 ２１ 周期キー格納部 ２２ 周期キー生成制御値 ２３ 論理積演算部 ２４ 排他的論理和演算部 ２５ 周期キー初期値 ２６ 周期キー格納部制御信号 ２７ 制御部 ２７１ 判定部 ２９ 暗号キー格納部出力値 ９０ 暗号生成部 ９１ 入力データ ９２ 暗号化データ ９３ 入力データイネーブル信号 ９４ 周期 １００ 基本回路

Claims (12)

【特許請求の範囲】
1. 【請求項１】 暗号／復号キー発生制御部からの制御信
   号の受信に応答して、暗号／復号キーを暗号／復号生成
   部に出力する暗号／復号キー生成部と、 入力された入力データに、前記暗号／復号キー生成部か
   ら出力された前記暗号／復号キーを用いて暗号化／復号
   化処理を行い、得られた暗号化／復号化データを出力す
   る前記暗号／復号生成部と、 予め定められたデータ量の前記入力データが前記暗号／
   復号生成部へ入力される毎に、前記暗号／復号キー生成
   部へ前記制御信号を送信する前記暗号／復号キー発生制
   御部と、 からなる暗号化／復号化回路。
2. 【請求項２】 前記暗号／復号キー発生制御部は、 予め定められたデータ量以上からなる所定のデータ量の
   前記入力データが、前記暗号／復号生成部へ入力される
   毎に、前記暗号／復号キー生成部へ前記制御信号を送信
   する送信手段と、前記所定のデータ量を更新する更新手
   段とを有する、 請求項１に記載の暗号化／復号化回路。
3. 【請求項３】 前記暗号／復号キー発生制御部からの周
   期キー生成制御信号の受信に応答して、生成された擬似
   乱数から得られた値を示す周期キーを前記暗号／復号キ
   ー発生制御部へ出力する周期キー発生部を有し、 前記更新手段は、 前記周期キー発生部へ前記周期キー生成制御信号を送信
   して、前記周期キー発生部から出力された前記周期キー
   と予め定められたデータ量を比較して、より大きな値を
   前記所定のデータ量とする、 請求項２に記載の暗号化／復号化回路。
4. 【請求項４】 前記暗号／復号キー生成部は擬似乱数発
   生回路を含み、 前記擬似乱数発生回路は、 前記制御信号の入力に応答して、生成された擬似乱数か
   らなる前記暗号／復号キーを出力する、 請求項１から３のいずれかに記載の暗号化／復号化回
   路。
5. 【請求項５】 制御信号の入力に応答して、暗号／復号
   キーを出力するキー出力ステップと、 入力された入力データに、前記暗号／復号キーを用いて
   暗号化／復号化処理を行い、得られた暗号化／復号化デ
   ータを出力するデータ出力ステップと、 予め定められたデータ量の前記入力データが入力される
   毎に、前記制御信号を出力する制御信号出力ステップ
   と、 からなる暗号化／復号化方法。
6. 【請求項６】 前記制御信号出力ステップは、 予め定められたデータ量以上からなる所定のデータ量の
   前記入力データが入力される毎に、前記制御信号を出力
   する制御信号出力ステップと、 前記制御信号を出力するステップに応答して、前記所定
   のデータ量を変更するデータ量変更ステップとからな
   る、 請求項５に記載の暗号化／復号化方法。
7. 【請求項７】 前記データ量変更ステップは、 前記制御信号を出力するステップに応答して、生成され
   た擬似乱数から得られた値を示す周期キーを取得するス
   テップと、 前記周期キーと予め定められたデータ量を比較して、よ
   り大きな値を前記所定のデータ量とするステップとから
   なる、 請求項６に記載の暗号化／復号化方法。
8. 【請求項８】 前記キー出力ステップは、 前記制御信号の入力に応答して、生成された擬似乱数か
   らなる前記暗号／復号キーを出力するステップからな
   る、 請求項５から７のいずれかに記載の暗号化／復号化方
   法。
9. 【請求項９】 制御信号の入力に応答して、暗号／復号
   キーを出力するキー出力ステップと、 入力された入力データに、前記暗号／復号キーを用いて
   暗号化／復号化処理を行い、得られた暗号化／復号化デ
   ータを出力するデータ出力ステップと、 予め定められたデータ量の前記入力データが入力される
   毎に、前記制御信号を出力する制御信号出力ステップ
   と、 からなる実行プログラムが格納された記録媒体。
10. 【請求項１０】 前記制御信号出力ステップは、 予め定められたデータ量以上からなる所定のデータ量の
    前記入力データが入力される毎に、前記制御信号を出力
    する制御信号出力ステップと、 前記制御信号を出力するステップに応答して、前記所定
    のデータ量を変更するデータ量変更ステップとからな
    る、 実行プログラムが格納された請求項９に記載の記録媒
    体。
11. 【請求項１１】 前記データ量変更ステップは、 前記制御信号を出力するステップに応答して、生成され
    た擬似乱数から得られた値を示す周期キーを取得するス
    テップと、 前記周期キーと予め定められたデータ量を比較して、よ
    り大きな値を前記所定のデータ量とするステップとから
    なる、 実行プログラムが格納された請求項１０に記載の記録媒
    体。
12. 【請求項１２】 前記キー出力ステップは、 前記制御信号の入力に応答して、生成された擬似乱数か
    らなる前記暗号／復号キーを出力するステップからな
    る、 実行プログラムが格納された請求項９から１１のいずれ
    かに記載の記録媒体。