JP2000244255A - Low distortion amplifier - Google Patents

Low distortion amplifier

Info

Publication number
JP2000244255A
JP2000244255A JP11046060A JP4606099A JP2000244255A JP 2000244255 A JP2000244255 A JP 2000244255A JP 11046060 A JP11046060 A JP 11046060A JP 4606099 A JP4606099 A JP 4606099A JP 2000244255 A JP2000244255 A JP 2000244255A
Authority
JP
Japan
Prior art keywords
class
amplifier circuit
amplifier
mosfet
low distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11046060A
Other languages
Japanese (ja)
Inventor
Terubumi Nagano
光史 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP11046060A priority Critical patent/JP2000244255A/en
Publication of JP2000244255A publication Critical patent/JP2000244255A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a low distortion amplifier which can obtain a high amplifying gain and can obtain a superior linear characteristic. SOLUTION: That the MOSFET amplifying circuit of an AB class has an opposite characteristic to the GaAsFET amplifier circuit of a C class is aimed and the characteristics of both circuits are synthesized. Thus, a high gain is realized. Namely, the GaAsFET amplifier circuit of the C class and the MOSFET amplifier circuit 12 of the AB class are connected in series. It is desirable that the MOSFET amplifier circuit of the AB class is arranged in an output stage and the GaAsFET amplifier circuit 11 of the C class is arranged in the driver stage preceding thereto.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、トランジスタ増幅
回路を用いて構成した低歪線形増幅器に関する。
The present invention relates to a low distortion linear amplifier constituted by using a transistor amplifier circuit.

【0002】[0002]

【従来の技術】小型化でき且つ消費電力を抑えることが
できることからトランジスタ素子を用いた電力増幅回路
が種々な機器に用いられている。このようなトランジス
タ増幅回路を用いて構成した低歪増幅器は、例えば、移
動無線通信システムの基地局、中継器、移動局等の受信
部や送信部部に用いられるが、小型化や低消費電力の他
に、その通信方式に応じた増幅特性が要求される。
2. Description of the Related Art A power amplifier circuit using a transistor element has been used in various devices because it can be reduced in size and power consumption can be suppressed. A low distortion amplifier configured using such a transistor amplifier circuit is used, for example, in a receiving unit or a transmitting unit of a base station, a repeater, or a mobile station of a mobile radio communication system. In addition, an amplification characteristic according to the communication system is required.

【0003】他の通信方式についても言えることである
が、例えば、QPSKを用いて信号を比較的広い帯域に
拡散変調して送信するCDMA方式(所謂、W−CDM
A方式)では、平均電力より10デシベル程レベルが高
いピーク電力が瞬間的にでることから、歪を抑えるため
に増幅器の増幅特性には線形性が要求される。
[0003] As for other communication systems, for example, a CDMA system (a so-called W-CDM system) that spreads and modulates a signal to a relatively wide band using QPSK and transmits the signal.
In the A method), the peak power whose level is higher than the average power by about 10 dB is instantaneous, so that the amplification characteristic of the amplifier requires linearity to suppress distortion.

【0004】図5には、GaAs(ガリウム砒素)を用
いた電界効果トランジスタ(以下、GaAsFETと記
す)を用いた、従来の低歪増幅器の構成を示してある。
この低歪増幅器は、リニアライザ1とGaAsFETか
ら構成した増幅回路2とを直列に接続したものであり、
リニアライザ1でGaAsFET増幅回路2の特性を補
償することで、線形性を実現している。
FIG. 5 shows a configuration of a conventional low distortion amplifier using a field effect transistor (hereinafter referred to as GaAsFET) using GaAs (gallium arsenide).
This low distortion amplifier is obtained by connecting a linearizer 1 and an amplifier circuit 2 composed of GaAs FETs in series.
The linearizer 1 achieves linearity by compensating for the characteristics of the GaAs FET amplifier circuit 2.

【0005】すなわち、GaAsFET増幅回路2の入
力電力(Pin)−出力電力(Pout)特性は図7
(a)に示すようであり、また、入力電力(Pin)−
位相(Φ)は図7(b)に示すようであって、線形性を
有していない。そこで、リニアライザ1の入力電力(P
in)−出力電力(Pout)は図6(a)に示すよう
であり、また、入力電力(Pin)−位相(Φ)は図6
(b)に示すようであって、共にGaAsFET増幅回
路2の特性と逆であることから、リニアライザ1とGa
AsFET増幅回路2とを直列に設けることによって、
両者の特性を合成した線形的な特性を実現している。
That is, the input power (Pin) -output power (Pout) characteristic of the GaAs FET amplifier circuit 2 is shown in FIG.
(A), and the input power (Pin) −
The phase (Φ) is as shown in FIG. 7B, and does not have linearity. Therefore, the input power (P
FIG. 6A shows the relationship between (in) -output power (Pout), and FIG. 6 (a) shows the input power (Pin) -phase (Φ).
As shown in (b), both of which are opposite to the characteristics of the GaAs FET amplifier circuit 2, the linearizer 1 and the Ga
By providing the AsFET amplifier circuit 2 in series,
A linear characteristic obtained by combining the two characteristics is realized.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、リニア
ライザ1はダイオードやドレイン電圧を加えないFET
等の受動素子を用いて構成されていることから、増幅機
能には寄与しないため、高利得が得られないという課題
があった。このことは消費電力の割には十分な増幅がで
きないということであって、バッテリを電源とする移動
局(携帯電話機、ページャ、モバイルツール等)につい
てみると、バッテリによる稼働時間が短くなって使い勝
手が極めて低下してしまう。
However, the linearizer 1 is an FET which does not apply a diode or a drain voltage.
However, since it is configured using passive elements such as those described above, it does not contribute to the amplification function, and thus has a problem that high gain cannot be obtained. This means that sufficient amplification cannot be achieved for the power consumption. For mobile stations (cellular phones, pagers, mobile tools, etc.) that use a battery as a power source, the operating time of the battery is shortened and the usability is reduced. Is extremely reduced.

【0007】本発明は、上記従来の事情に鑑みなされた
もので、高い増幅利得を得ることができ、且つ、優れた
線形特性を得ることができる低歪増幅器を提供すること
を目的とする。なお、本発明の更なる目的は、以下の説
明において明らかなところである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a low distortion amplifier capable of obtaining a high amplification gain and obtaining excellent linear characteristics. Further objects of the present invention will be apparent in the following description.

【0008】[0008]

【課題を解決するための手段】本発明は、MOS電界効
果トランジスタ(以下、MOSFETと記す)から構成
した増幅回路が、GaAsFET増幅回路に対して逆特
性を有することに着目してなされ、両者の特性を合成す
ることにより線形特性を実現するとともに、両者の増幅
機能により高利得を実現する。
SUMMARY OF THE INVENTION The present invention focuses on the fact that an amplifier circuit composed of a MOS field-effect transistor (hereinafter, referred to as a MOSFET) has characteristics opposite to those of a GaAs FET amplifier circuit. A linear characteristic is realized by combining the characteristics, and a high gain is realized by the amplification function of both.

【0009】具体的には、本発明に係る低歪線形増幅器
は、C級のGaAsFET増幅回路と、AB級のMOS
FET増幅回路とを直列に接続して構成される。また、
より好ましくは、MOSFETの方がGaAsFETよ
り大きな利得が得られることに着目して、本発明に係る
低歪増幅器は、AB級のMOSFET増幅回路を出力段
に配し、C級のGaAsFET増幅回路をその前段のド
ライバ段に配して構成され、全体として高い増幅効率と
高いリニアリティを実現する。
More specifically, a low distortion linear amplifier according to the present invention comprises a class C GaAs FET amplifier circuit and a class AB MOS amplifier.
It is configured by connecting an FET amplifier circuit in series. Also,
More preferably, focusing on the fact that a MOSFET can obtain a larger gain than a GaAs FET, the low distortion amplifier according to the present invention includes an AB class MOSFET amplifier circuit in the output stage and a C class GaAs FET amplifier circuit. It is arranged in the preceding driver stage and realizes high amplification efficiency and high linearity as a whole.

【0010】ここに、公知のように、トランジスタ増幅
回路はその動作点の設定により、A級、AB級、B級、
C級に分けられる。A級増幅回路は、動作点を負荷線の
中央に設定したもので、ベースに正弦波電圧を加えると
ベースにはそれと相似の電流が流れるので、コレクタに
もそれに相似の電圧、電流が生じる。B級増幅回路は、
ベース−エミッタ間をほぼゼロバイアスで動作させるも
ので、ベースに正弦波電圧を加えても出力電流は半周期
だけしか流れない。AB級増幅回路は、2つのトランジ
スタをプッシュプル接続して動作点をA級とB級との中
間に設定したものである。C級増幅回路は、ピンチオフ
電圧以下の電圧をベース−エミッタ間に加えたものであ
る。
Here, as is well known, the transistor amplifier circuit has a class A, a class AB, a class B,
Divided into C class. The class A amplifier circuit has an operating point set at the center of the load line. When a sine wave voltage is applied to the base, a current similar to that flows to the base, and a similar voltage and current are generated at the collector. Class B amplifier circuit
The operation between the base and the emitter is performed with almost zero bias. Even if a sine wave voltage is applied to the base, the output current flows only for a half cycle. In the class AB amplifier circuit, two transistors are connected by push-pull connection, and the operating point is set between the class A and the class B. The class C amplifier circuit applies a voltage lower than the pinch-off voltage between the base and the emitter.

【0011】[0011]

【発明の実施の形態】本発明を、図に示す一実施形態を
用いて具体的に説明する。図1に示すように、本実施形
態の低歪線形増幅器は、GaAsFET増幅回路11と
MOSFET増幅回路12とを直列に接続して構成して
あり、MOSFET増幅回路12を出力段(後段)に配
し、GaAsFET増幅回路11をドライバ段(前段)
に配して、後述するように増幅効率の向上を実現してい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described with reference to an embodiment shown in the drawings. As shown in FIG. 1, the low distortion linear amplifier of the present embodiment is configured by connecting a GaAs FET amplifier circuit 11 and a MOSFET amplifier circuit 12 in series, and disposing the MOSFET amplifier circuit 12 at an output stage (later stage). And the GaAs FET amplification circuit 11 is connected to the driver stage (previous stage).
In order to improve the amplification efficiency as described later.

【0012】GaAsFET増幅回路11はC級増幅回
路であり、図2(a)に示すような入力電力(Pin)
−出力電力(Pout)特性と、図2(b)に示すよう
な入力電力(Pin)−位相(Φ)特性を有している。
但し、本例では、比較的安定した特性を示す低出力部、
すなわち、図2(a)中に示すK部分の特性を利用して
いる。また、MOSFET増幅回路12はAB級増幅回
路であり、図3(a)に示すような入力電力(Pin)
−出力電力(Pout)特性と、図3(b)に示すよう
な入力電力(Pin)−位相(Φ)特性を有している。
The GaAs FET amplifier circuit 11 is a class C amplifier circuit, and has an input power (Pin) as shown in FIG.
It has output power (Pout) characteristics and input power (Pin) -phase (Φ) characteristics as shown in FIG.
However, in this example, a low output section showing relatively stable characteristics,
That is, the characteristics of the K portion shown in FIG. The MOSFET amplifier circuit 12 is a class AB amplifier circuit, and has an input power (Pin) as shown in FIG.
It has output power (Pout) characteristics and input power (Pin) -phase (Φ) characteristics as shown in FIG.

【0013】したがって、入力端子から入力された信号
は、GaAsFET増幅回路11により増幅され、更
に、MOSFET増幅回路12により増幅されて出力端
子から出力される。この際に、図2に示すC級GaAs
FET増幅回路11の特性と、図3に示すAB級MOS
FET増幅回路12の特性との合成作用により、入力端
子から出力端子に至る全体の増幅経路では、図4(a)
に示すような線形の入力電力(Pin)−出力電力(P
out)特性、及び、図4(b)に示すような線形の入
力電力(Pin)−位相(Φ)特性となっており、入力
信号は低歪み且つ高利得且つ高線形性で増幅されて出力
される。
Therefore, the signal input from the input terminal is amplified by the GaAs FET amplifier circuit 11, further amplified by the MOSFET amplifier circuit 12, and output from the output terminal. At this time, the C-class GaAs shown in FIG.
The characteristics of the FET amplifier circuit 11 and the AB class MOS shown in FIG.
Due to the combined action with the characteristics of the FET amplification circuit 12, the entire amplification path from the input terminal to the output terminal is shown in FIG.
Linear input power (Pin) -output power (P
4) and a linear input power (Pin) -phase (Φ) characteristic as shown in FIG. 4B. The input signal is amplified with low distortion, high gain, and high linearity and output. Is done.

【0014】上記の実施形態では、GaAsFET増幅
回路11の低出力部Kの特性を利用しているが、このG
aAsFET増幅回路11を比較的高利得が得られるM
OSFET増幅回路12のドライバとして機能させてい
るため、増幅器全体としては高い増幅効率が実現されて
いる。なお、このような実施形態が好ましいが、互いに
相反する特性を示すC級GaAsFET増幅回路とAB
級MOSFET増幅回路とを組み合わせることにより、
高利得な線形特性を得んとする本発明の思想からすれ
ば、これらC級GaAsFET増幅回路とAB級MOS
FET増幅回路との位置関係を逆にして増幅器を構成す
ることも可能である。
In the above embodiment, the characteristics of the low output section K of the GaAs FET amplifier circuit 11 are used.
The aAsFET amplifier circuit 11 has a relatively high gain M
Since the amplifier functions as a driver of the OSFET amplifier circuit 12, high amplification efficiency is realized as the whole amplifier. Although such an embodiment is preferable, a class C GaAs FET amplifier circuit and a class AB GaAs FET amplifier exhibiting mutually contradictory characteristics.
By combining with the class MOSFET amplification circuit,
According to the idea of the present invention for obtaining a high gain linear characteristic, these C-class GaAs FET amplifier circuit and AB-class MOS
It is also possible to configure the amplifier by reversing the positional relationship with the FET amplifier circuit.

【0015】[0015]

【発明の効果】以上説明したように、本発明に係る低歪
増幅器によると、互いに逆特性を呈するC級のGaAs
FET増幅回路と、AB級のMOSFET増幅回路とを
直列に接続して構成したため、能動素子回路の組み合わ
せにより高利得を得ることができるとともに、優れた線
形特性による歪の少ない増幅を実現することができる。
特に、本発明に係る低歪増幅器を移動局の通信処理部に
用いる場合には、消費電力を抑えて特性の優れた高利得
な信号増幅を行えるため、移動局のバッテリ電力寿命を
延ばして、使い勝手を向上させることができる。
As described above, according to the low distortion amplifier of the present invention, a class C GaAs exhibiting mutually opposite characteristics.
Since the FET amplifier circuit and the AB class MOSFET amplifier circuit are connected in series, a high gain can be obtained by a combination of active element circuits, and amplification with less distortion due to excellent linear characteristics can be realized. it can.
In particular, when the low distortion amplifier according to the present invention is used in a communication processing unit of a mobile station, it is possible to perform high-gain signal amplification with excellent characteristics while suppressing power consumption, thereby extending the battery power life of the mobile station. Usability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態に係る低歪増幅器の構成
図である。
FIG. 1 is a configuration diagram of a low distortion amplifier according to an embodiment of the present invention.

【図2】 C級GaAsFET増幅回路の特性図であ
る。
FIG. 2 is a characteristic diagram of a C-class GaAs FET amplifier circuit.

【図3】 AB級MOSFET増幅回路の特性図であ
る。
FIG. 3 is a characteristic diagram of a class AB MOSFET amplifier circuit.

【図4】 本発明の作用を説明する低歪増幅器の特性図
である。
FIG. 4 is a characteristic diagram of a low-distortion amplifier illustrating the operation of the present invention.

【図5】 従来の低歪増幅器の構成図である。FIG. 5 is a configuration diagram of a conventional low distortion amplifier.

【図6】 リニアライザの特性図である。FIG. 6 is a characteristic diagram of a linearizer.

【図7】 GaAsFET増幅回路の特性図である。FIG. 7 is a characteristic diagram of a GaAs FET amplifier circuit.

【符号の説明】[Explanation of symbols]

11:C級のGaAsFET増幅回路、 12:AB級のMOSFET増幅回路、 11: C class GaAs FET amplifier circuit, 12: AB class MOSFET amplifier circuit,

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 AA41 AA63 AA65 CA25 CA32 FA08 FA15 GN03 GN11 HA09 HA10 HA24 MA08 SA14 TA01 TA02 5J091 AA01 AA41 AA63 AA65 CA25 CA32 FA08 FA15 HA09 HA10 HA24 MA08 SA14 TA01 TA02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J090 AA01 AA41 AA63 AA65 CA25 CA32 FA08 FA15 GN03 GN11 HA09 HA10 HA24 MA08 SA14 TA01 TA02 5J091 AA01 AA41 AA63 AA65 CA25 CA32 FA08 FA15 HA09 HA10 HA24 MA08 SA14 TA01 TA02

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 GaAs電界効果トランジスタから構成
したC級増幅回路と、MOS電界効果トランジスタから
構成したAB級増幅回路とを直列に接続した線形増幅器
であることを特徴とする低歪増幅器。
1. A low-distortion amplifier comprising a linear amplifier in which a class C amplifier circuit composed of GaAs field-effect transistors and a class AB amplifier circuit composed of MOS field-effect transistors are connected in series.
【請求項2】 請求項1に記載の低歪増幅器において、 MOS電界効果トランジスタから構成したAB級増幅回
路を出力段に配し、GaAs電界効果トランジスタから
構成したC級増幅回路をその前段のドライバ段に配した
線形増幅器であることを特徴とする低歪増幅器。
2. The low-distortion amplifier according to claim 1, wherein a class-AB amplifier composed of MOS field-effect transistors is arranged in an output stage, and a class-C amplifier composed of GaAs field-effect transistors is a driver in the preceding stage. A low distortion amplifier, which is a linear amplifier arranged in stages.
JP11046060A 1999-02-24 1999-02-24 Low distortion amplifier Pending JP2000244255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11046060A JP2000244255A (en) 1999-02-24 1999-02-24 Low distortion amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046060A JP2000244255A (en) 1999-02-24 1999-02-24 Low distortion amplifier

Publications (1)

Publication Number Publication Date
JP2000244255A true JP2000244255A (en) 2000-09-08

Family

ID=12736481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046060A Pending JP2000244255A (en) 1999-02-24 1999-02-24 Low distortion amplifier

Country Status (1)

Country Link
JP (1) JP2000244255A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295234A (en) * 2006-04-25 2007-11-08 Hitachi Kokusai Electric Inc Amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295234A (en) * 2006-04-25 2007-11-08 Hitachi Kokusai Electric Inc Amplifier

Similar Documents

Publication Publication Date Title
US5880633A (en) High efficiency power amplifier
JP3954114B2 (en) Amplifier circuit having high linearity operation mode and high efficiency operation mode
US11855586B2 (en) Power amplifier module
JP3372438B2 (en) Linear power amplifier and method using active bias to increase efficiency
US6137355A (en) Dual-mode amplifier with high efficiency and high linearity
EP1583227A1 (en) Doherty amplifier
US20080122542A1 (en) Enhanced amplifier with auxiliary path bias modulation
US8441321B2 (en) Multi-stage amplifier
Kim et al. An InGaP-GaAs HBT MMIC smart power amplifier for W-CDMA mobile handsets
JP2006319737A (en) Semiconductor integrated circuit device
WO2007060675A1 (en) Method and apparatus for optimizing current consumption of amplifiers with power control
US20030218500A1 (en) Power amplifier capable of switching gain while suppressing noise power in reception band
US7710202B2 (en) Amplifier
US6122491A (en) Communications system using power amplifier with dynamic biasing
US7453320B2 (en) Amplifier
CN116961690B (en) Dual-mode radio frequency front end module
JP2006303850A (en) High frequency power amplifier circuit and wireless communication terminal
US20230344397A1 (en) Dynamic Bias for Doherty PA
EP1515434A1 (en) High-frequency amplifier
Khatibzadeh et al. High-efficiency, class-B, S-band power amplifier
JPH10270953A (en) High frequency circuit
JP2007005996A (en) Semiconductor integrated circuit for communication and wireless communication apparatus
JP2000244255A (en) Low distortion amplifier
Wood et al. A high power, high efficiency UMTS amplifier using a novel Doherty configuration
EP1096668A1 (en) Power amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907