JP2000236676A - Power supply device, discharge lamp-lighting system, and lighting system - Google Patents

Power supply device, discharge lamp-lighting system, and lighting system

Info

Publication number
JP2000236676A
JP2000236676A JP11036586A JP3658699A JP2000236676A JP 2000236676 A JP2000236676 A JP 2000236676A JP 11036586 A JP11036586 A JP 11036586A JP 3658699 A JP3658699 A JP 3658699A JP 2000236676 A JP2000236676 A JP 2000236676A
Authority
JP
Japan
Prior art keywords
voltage
power supply
gate
type fet
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11036586A
Other languages
Japanese (ja)
Inventor
Nobuya Shirata
伸弥 白田
Hajime Osaki
肇 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP11036586A priority Critical patent/JP2000236676A/en
Publication of JP2000236676A publication Critical patent/JP2000236676A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce generation of unbalance and connection failures by inputting the DC voltage of a DC power supply device for alternately turning on and off for switching, and by setting voltage applied between the gate and the source of a P-type FET to be larger than that for an N-type FET for alternately turning on and off a switching device. SOLUTION: A drive means 9 applies a voltage between the gate and the source of FETs 7 and 8 and alternately turns on and off the FETs 7 and 8. A load circuit 10 is provided in parallel with the P-type FET 8. The switching devices 7 and 8 input a DC voltage from a DC power supply device 1 for switching by the output signal of the drive means 9. The output of the drive means 9 sets voltage applied between the gate and the source of the P-type FET 8 is set larger than that applied between the gate and the source of the N-type FET 7, thus allowing the calorific values of the FETs to be close, and hence providing heat radiation countermeasures and balancing the service life.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、コンプリメンタ
リー形であるNチャンネル形電界効果トランジスタ(以
下、N形FETと称する。)およびPチャンネル形電界
効果トランジスタ(以下、P形FETと称する。)を含
んでなるスイッチング装置を主として構成される電源装
置、放電灯点灯装置および照明装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to complementary N-channel field-effect transistors (hereinafter referred to as "N-FETs") and P-channel field-effect transistors (hereinafter referred to as "P-FETs"). The present invention relates to a power supply device, a discharge lamp lighting device, and a lighting device mainly including a switching device.

【従来の技術】従来、この種装置として特開平5−24
2986号公報の第5図に記載のものが知られている。
このものは、互いに直列的に接続されたN形FETおよ
びP形FETを交互にオンオフし、これらFETにて得
られたスイッチング出力で放電灯を高周波点灯しようと
するものである。
2. Description of the Related Art Conventionally, this kind of apparatus has been disclosed in Japanese Patent Application Laid-Open
The one described in FIG. 5 of JP-A-2986 is known.
In this device, an N-type FET and a P-type FET connected in series with each other are alternately turned on and off, and a switching lamp obtained by these FETs is used to light a discharge lamp at a high frequency.

【0002】この従来技術においては、放電灯と直列に
設けられたバラストチョークに帰還巻線を設け、帰還巻
線の出力電圧によって一対のスイッチング装置(P形、
N形FET)を交互にオンオフさせるようになってい
る。各FETのゲート・ソース間に過大な駆動電圧が印
加しないよう一定化するために、それぞれのFETに対
して定電圧素子が設けられている。
In this prior art, a feedback winding is provided on a ballast choke provided in series with a discharge lamp, and a pair of switching devices (P type,
N-type FETs are alternately turned on and off. A constant voltage element is provided for each FET in order to stabilize it so that an excessive drive voltage is not applied between the gate and the source of each FET.

【発明が解決しようとする課題】コンプリメンタリー形
であるP形FETとN形FETとではその構造上、同じ
ゲート電圧で駆動した場合、P形FETの方がN形FE
Tよりオン抵抗が大きいことが知られており、スイッチ
ング素子メーカー発行の特性図にも示されている。した
がって、上記従来技術においては、動作中P形FETの
方が発熱量が多く過渡に温度上昇することになる。この
ため、P形FETの方が早期に寿命になる、相対的に大
きな放熱手段を要する等のアンバランスを生じることに
なる。また、各FETおよび他の部品を半田付けする場
合、P形FETの半田およびP形FET近傍に位置する
半田の熱ストレスは相対的に大きくなり、接続不良を引
起こす虞がある。本発明は、P形FETおよびN形FE
Tのオン抵抗の均等化を図り、もってこれらスイッチン
グ装置間での寿命、放熱手段等のアンバランス、接続不
良の発生を解消ないしは低減できる電源装置、放電灯点
灯装置および照明装置を提供することを目的とする。
In the structure of a complementary P-type FET and an N-type FET, when driven at the same gate voltage, the P-type FET has an N-type FE.
It is known that the on-resistance is larger than T, and is also shown in a characteristic diagram issued by a switching element maker. Therefore, in the above-mentioned prior art, the P-type FET generates a larger amount of heat during operation and the temperature rises transiently. For this reason, the P-type FET has an unbalance such that it has a shorter life and requires relatively large heat radiating means. Further, when soldering each FET and other components, the thermal stress of the solder of the P-type FET and the solder located near the P-type FET becomes relatively large, which may cause a connection failure. The present invention relates to a P-type FET and an N-type FE
It is an object of the present invention to provide a power supply device, a discharge lamp lighting device, and a lighting device capable of eliminating or reducing the life of these switching devices, the imbalance of heat radiating means, and the occurrence of connection failure by equalizing the ON resistance of T. Aim.

【課題を解決するための手段】請求項1記載の電源装置
は、直流電源装置と;コンプリメンタリー形であるN形
FETおよびP形FETを含み、直流電源装置の直流電
圧を入力し、交互にオンオフされて直流電圧をスイッチ
ングするスイッチング装置と;P形FETのゲート・ソ
ース間に印加する電圧をN形FETのゲート・ソースに
印加する電圧より大きくしてスイッチング装置を交互に
オンオフする駆動手段と;を具備していることを特徴と
する。
According to a first aspect of the present invention, there is provided a power supply apparatus comprising: a DC power supply; and an N-type FET and a P-type FET which are complementary types. A switching device that is turned on and off to switch a DC voltage; and a driving unit that turns on and off the switching device alternately by making the voltage applied between the gate and source of the P-type FET larger than the voltage applied to the gate and source of the N-type FET. ;

【0003】本発明および以下の発明において、特に限
定しない限り、各構成、用語等はつぎのように定義され
る。スイッチング装置は、入力直流電源装置に対して互
いに並列的に接続される形式のもの、互いに直列的に接
続される形式のもののいずれでもよく、2対以上設けら
れるものでもよい。駆動手段は、少なくともN形FET
およびP形FETを交互にオンし、かつ、P形FETの
ゲート・ソース間電圧を相対的に大きくすることを要す
る。しかし、駆動手段が、いわゆる他励式であるか自励
式であるかは問わない。そして、他励式の場合、たとえ
ば駆動信号を出力する発振器の出力自体をP形FETと
N形FETとで異ならせてもよい。また、発振器の出力
の内のN形FET用出力を低下させる手段を設けてもよ
い。自励式の場合、帰還手段は、各スイッチング装置に
対して共通であっても、格別に設けられたものであって
もよい。このような帰還手段としては、変圧器、変流
器、フォトカプラを用いたもの等を使用できる。帰還手
段が共通の場合、帰還手段に非対称化手段を設けること
によってP形FETのゲート・ソース間電圧をN形FE
Tのそれより大きくすることができる。帰還手段が各F
ETに対して格別に設けられている場合は、非対称化手
段を設けてもよいし、帰還手段の出力自体を異ならせて
もよい。非対称化手段としては、各FETのゲート・ソ
ース間に定電圧素子を設け、N形FETとP形FETと
で定電圧素子の定電圧値を異ならせるのが簡単な方法で
ある。定電圧素子は、代表的にはツェナーダイオードで
あるが、バリスタ等他の素子を用いることも可能であ
る。定電圧素子の定電圧値は、各FETがオンできる程
度に選定される。そして、各FETに対応する定電圧素
子の電圧値が異なる程度は、各FETのオン抵抗が接近
し、好ましくは等しくなる程度である。なお、定電圧素
子にインピーダンス素子を付加してもよい。また、各F
ETに定電圧素子を設けるとは、それぞれの駆動電圧を
一定化できることを意味し、回路接続的に各FETに対
応して設けられているか否かは問わない。
In the present invention and the following inventions, unless otherwise specified, each configuration, term, and the like are defined as follows. The switching devices may be of the type connected in parallel to the input DC power supply device or of the type connected in series to each other, or may be provided in two or more pairs. The driving means is at least an N-type FET
And the P-type FET must be turned on alternately, and the gate-source voltage of the P-type FET must be relatively increased. However, it does not matter whether the driving means is a so-called separately-excited type or a self-excited type. In the case of the separately-excited type, for example, the output of the oscillator that outputs the drive signal may be different between the P-type FET and the N-type FET. Further, means for reducing the output for the N-type FET among the outputs of the oscillator may be provided. In the case of the self-excited type, the feedback means may be common to each switching device or may be specially provided. As such a feedback means, a transformer, a current transformer, a device using a photocoupler or the like can be used. In the case where the feedback means is common, the gate-source voltage of the P-type FET is reduced by providing the asymmetry means in the feedback means.
It can be larger than that of T. Return means is each F
In the case where the ET is specially provided, the asymmetry means may be provided, or the output of the feedback means may be made different. As an asymmetrical means, a simple method is to provide a constant voltage element between the gate and the source of each FET, and to make the constant voltage value of the constant voltage element different between the N-type FET and the P-type FET. The constant voltage element is typically a Zener diode, but other elements such as a varistor can also be used. The constant voltage value of the constant voltage element is selected so that each FET can be turned on. The degree to which the voltage value of the constant voltage element corresponding to each FET is different is such that the on-resistance of each FET is close and preferably equal. Note that an impedance element may be added to the constant voltage element. In addition, each F
Providing the ET with a constant voltage element means that the respective drive voltages can be made constant, and it does not matter whether or not the ET is provided corresponding to each FET in circuit connection.

【0004】また、一対スイッチング装置のスイッチン
グ周波数は特に限定されないが、可聴周波数以上である
という点で、20KHz以上が好ましい。
[0004] The switching frequency of the pair of switching devices is not particularly limited, but is preferably 20 kHz or more in that it is higher than the audible frequency.

【0005】請求項1記載の発明は、駆動手段が各FE
Tのゲート・ソース間に駆動電圧を印加し、FETを交
互にオンオフする。この駆動電圧はP形FETの方がN
形FETよりも大きく設定されている。したがって、P
形FETのオン抵抗はゲート・ソース間の増大に伴って
低下し、N形FETのオン抵抗に近づく、好ましくは等
しくなる。この結果、両FETの発熱量も接近するよう
になり、放熱対策、寿命のバランスが図られる。また、
接続に半田を用いる場合でもP形FETおよびP形FE
T近傍の半田の熱ストレスを大きくすることがなく、接
続不良を引起こし難い。
[0005] In the first aspect of the present invention, the driving means is provided for each FE.
A drive voltage is applied between the gate and source of T, and the FET is turned on and off alternately. This drive voltage is N
It is set larger than the type FET. Therefore, P
The on-resistance of an N-type FET decreases with an increase between the gate and the source and approaches, and preferably equals, the on-resistance of an N-type FET. As a result, the calorific values of both FETs also come close to each other, so that a balance between heat dissipation measures and life is achieved. Also,
P-type FET and P-type FE even when solder is used for connection
The thermal stress of the solder in the vicinity of T is not increased, and connection failure is unlikely to occur.

【0006】請求項2記載の電源装置は、直流電源装置
と;コンプリメンタリー形であるN形FETおよびP形
FETを含み、直流電源装置の直流電圧を入力し、交互
にオンオフされて直流電圧をスイッチングするスイッチ
ング装置と;スイッチング出力に基づき交流電圧を出力
する負荷回路と;負荷回路に設けられ、交流電圧を発生
して各FETにオンオフの駆動電圧として印加する帰還
手段と;帰還手段に設けられ、P形FETのゲート・ソ
ース間電圧をN形FETのゲート・ソース間電圧より大
きくする非対称化手段と;を具備していることを特徴と
する。負荷回路は、たとえば放電灯に電力を供給して点
灯するもので、必要に応じて放電灯を安定点灯するため
の限流インピーダンス素子、フィラメント予熱回路等を
含むものである。このような負荷回路自体は各種のもの
が周知であり、また、当業者が適宜構成し得るものであ
るから、本発明においては、これらのものを適宜採用し
得る。
A power supply device according to a second aspect of the present invention includes a DC power supply device and N-type FETs and P-type FETs that are complementary types. A switching device for switching; a load circuit for outputting an AC voltage based on a switching output; feedback means provided in the load circuit for generating an AC voltage and applying it to each FET as an ON / OFF drive voltage; provided in the feedback means Means for making the gate-source voltage of the P-type FET larger than the gate-source voltage of the N-type FET. The load circuit is, for example, for supplying electric power to the discharge lamp and lighting the discharge lamp, and includes a current limiting impedance element for stably lighting the discharge lamp as needed, a filament preheating circuit, and the like. Since various types of such load circuits themselves are well known and can be appropriately configured by those skilled in the art, these can be appropriately adopted in the present invention.

【0007】請求項3記載の電源装置は、請求項1また
は2記載の発明において、P形FETのゲート・ソース
間電圧をN形FETのゲート・ソース間電圧より大きく
する程度が、P形FETおよびN形FETのオン抵抗が
略等しくなる程度であることを特徴とする。
According to a third aspect of the present invention, in the power supply device according to the first or second aspect, the degree to which the gate-source voltage of the P-type FET is made higher than the gate-source voltage of the N-type FET is such that And on-resistance of the N-type FET is substantially equal.

【0008】請求項3記載の発明は、各FETのオン抵
抗が略等しいから各FETに関する条件が略等しくな
る。請求項4記載の発明は、請求項1ないし3のいずれ
か一記載の電源装置と;電源装置の出力にて付勢される
放電灯と;を具備していることを特徴とする。
According to the third aspect of the present invention, since the on-resistance of each FET is substantially equal, the conditions relating to each FET are substantially equal. According to a fourth aspect of the present invention, there is provided a power supply device according to any one of the first to third aspects, and a discharge lamp activated by an output of the power supply device.

【0009】なお、放電灯としては、熱陰極形けい光ラ
ンプ、冷陰極形けい光ランプに代表される低圧水銀蒸気
放電灯または希ガス放電灯、高輝度放電灯等どのような
ものであってもよい。
The discharge lamp may be of any type such as a low-pressure mercury vapor discharge lamp represented by a hot-cathode fluorescent lamp, a cold-cathode fluorescent lamp, a rare gas discharge lamp, and a high-intensity discharge lamp. Is also good.

【0010】請求項5記載の発明は、照明器具本体と;
請求項4記載の放電灯点灯装置と;を具備していること
を特徴とする。
According to a fifth aspect of the present invention, there is provided a lighting fixture body;
And a discharge lamp lighting device according to claim 4.

【0011】請求項4および5の発明の作用は、基本的
には請求項1ないし3のいずれか一記載の発明と同様で
ある。
The functions of the inventions of claims 4 and 5 are basically the same as those of any one of claims 1 to 3.

【0012】請求項5の発明において、照明器具本体は
屋内用、屋外用を問わないし、一般照明用の他、表示
用、OA機器用等であってもよい。また、反射体や遮光
体等の制光体を有していてもいなくてもよいものであ
る。さらに、放電灯点灯装置は、照明器具本体に収納さ
れていてもいなくてもよい。
In the invention of claim 5, the lighting fixture body may be for indoor or outdoor use, and may be for general lighting, display, OA equipment, or the like. It may or may not have a light control body such as a reflector or a light shield. Further, the discharge lamp lighting device may or may not be housed in the lighting fixture body.

【0013】[0013]

【発明の実施の形態】つぎに、本発明の一実施形態を説
明する。
Next, one embodiment of the present invention will be described.

【0014】図1は本発明の一実施形態を示す回路図、
図2は図1の実施形態の作用を示す電圧波形図である。
1は直流電源装置である。この直流電源装置1は、交流
電源2に接続される高周波カットフィルタ3を有する。
また、高周波カットフィルタ3を介して交流電圧を入力
される整流装置4、この整流装置4の出力端間に設けら
れた平滑コンデンサ5、限流用の抵抗6を有する。7、
8は互いに直列的に接続された一対のスイッチング装置
であり、直流電源装置1の出力端間に設けられている。
7はN形FET、8はP形FETであって、それぞれの
ソース同士が接続されている。また、各FET7、8の
ゲートも互いに接続されている。9は駆動手段で、各F
ET7、8のゲート・ソース間に図2に示すような電圧
を印加してFET7、8を交互にオンオフする。10は
負荷回路である。この負荷回路10は、P形FET8に
対して並列的に設けられている。本実施形態の作用を説
明する。一対のスイッチング装置7、8は前記直流電源
装置1からの直流電圧を入力され、かつ、駆動手段9の
出力信号によりたとえば数十KHzでスイッチングす
る。駆動手段9の出力は、図2に示されるように、P形
FET8のゲート・ソース間に印加する電圧をN形FE
T8のゲート・ソース間に印加する電圧よりも大きくし
ている。これによって、P形FET8のオン抵抗はゲー
ト・ソース間に印加される電圧の増加に応じて低下す
る。なお、駆動手段9の出力電圧波形は矩形波でなく、
正弦波、台形波等であってもよい。FET7、8の同時
オンの状態を確実に避けるためには正負の電圧切換わり
に休止期間があったり、電圧の立上り、立下がりにたと
えば正弦波のようにある程度の傾きを設けたりすること
が有効である。本発明の第2の実施形態を説明する。図
3は第2の実施形態を示す回路図である。図1と同じま
たは対応する部分には同じ符号を付して説明を省略す
る。本実施形態は負荷回路11が、放電灯12を含むも
のであり、また、駆動手段13が詳細は後述するがいわ
ゆる自励形である。まず、負荷回路11は、前記放電灯
12、直流カットコンデンサ14および限流インダクタ
15の直列回路と、前記放電灯12の非電源側フィラメ
ント間に設けられたフィラメント予熱および始動用のコ
ンデンサ16とを含んでいる。本実施形態の負荷回路1
1は、前記限流用のインダクタ15およびフィラメント
加熱用コンデンサ16が直列共振するように定数設定さ
れており、したがって、共振電圧を放電灯12に印加す
る。放電灯12の点灯前と点灯後とでは、放電灯12の
抵抗成分の有無に応じて共振特性が変化する。放電灯1
2の点灯前の方が、共振の尖鋭度は大きくなるように設
計されている。前記駆動手段13は、前記限流インダク
タ15に磁気結合した帰還手段17としての出力巻線の
出力を電源とする。帰還手段17の両端間にはインダク
タ18およびコンデンサ19の直列共振回路が設けら
れ、コンデンサ19の両端電圧がコンデンサ20を介し
て各スイッチング装置7、8のゲート・ソース間に印加
するようになっている。また、各共通接続されたゲート
・ソース間に互いのアノードを共通接続した一対の定電
圧素子21、22が設けられている。そして、本実施形
態では、前記各定電圧素子21、22の定電圧値を異な
らせている。すなわち、定電圧素子22の定電圧値を定
電圧素子21のそれより大きくしてある。したがって、
P形FET8の駆動電圧はN形FET7の駆動電圧より
大きい。なお、23、24、25は始動回路を形成する
抵抗である。また、26はスナバー用、スイッチング改
善用および両方の作用を司るコンデンサである。
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a voltage waveform diagram showing the operation of the embodiment of FIG.
Reference numeral 1 denotes a DC power supply. The DC power supply 1 has a high-frequency cut filter 3 connected to an AC power supply 2.
The rectifier 4 further includes a rectifier 4 to which an AC voltage is input via the high-frequency cut filter 3, a smoothing capacitor 5 provided between output terminals of the rectifier 4, and a current limiting resistor 6. 7,
Reference numeral 8 denotes a pair of switching devices connected in series to each other, and is provided between output terminals of the DC power supply 1.
7 is an N-type FET and 8 is a P-type FET, and their sources are connected to each other. The gates of the FETs 7 and 8 are also connected to each other. 9 is a driving means, each F
A voltage as shown in FIG. 2 is applied between the gate and the source of the ETs 7 and 8, and the FETs 7 and 8 are turned on and off alternately. Reference numeral 10 denotes a load circuit. This load circuit 10 is provided in parallel with the P-type FET 8. The operation of the present embodiment will be described. The pair of switching devices 7 and 8 receive a DC voltage from the DC power supply device 1 and switch at, for example, several tens KHz according to an output signal of the driving unit 9. As shown in FIG. 2, the output of the driving means 9 is a voltage applied between the gate and the source of the P-type FET 8 in the form of an N-type FE.
The voltage is higher than the voltage applied between the gate and source of T8. As a result, the on-resistance of the P-type FET 8 decreases as the voltage applied between the gate and the source increases. Note that the output voltage waveform of the driving means 9 is not a rectangular wave,
It may be a sine wave, a trapezoidal wave, or the like. In order to surely avoid the simultaneous ON state of the FETs 7 and 8, it is effective to provide an idle period for positive / negative voltage switching, and to provide a certain slope at the rise and fall of the voltage such as a sine wave. is there. A second embodiment of the present invention will be described. FIG. 3 is a circuit diagram showing the second embodiment. Parts that are the same as or correspond to those in FIG. In the present embodiment, the load circuit 11 includes a discharge lamp 12, and the driving means 13 is a so-called self-excited type, which will be described in detail later. First, the load circuit 11 includes a series circuit of the discharge lamp 12, the DC cut capacitor 14, and the current limiting inductor 15, and a filament preheating and starting capacitor 16 provided between the non-power supply side filaments of the discharge lamp 12. Contains. Load circuit 1 of the present embodiment
1 is set so that the current limiting inductor 15 and the filament heating capacitor 16 resonate in series, and therefore applies a resonance voltage to the discharge lamp 12. Before and after the discharge lamp 12 is turned on, the resonance characteristics change depending on the presence or absence of the resistance component of the discharge lamp 12. Discharge lamp 1
2 is designed so that the sharpness of the resonance becomes larger before lighting. The driving means 13 uses an output of an output winding as feedback means 17 magnetically coupled to the current limiting inductor 15 as a power supply. A series resonance circuit of an inductor 18 and a capacitor 19 is provided between both ends of the feedback means 17, and a voltage between both ends of the capacitor 19 is applied between the gate and source of each of the switching devices 7 and 8 via the capacitor 20. I have. Further, a pair of constant voltage elements 21 and 22 are provided between the commonly connected gate and source, the anodes of which are commonly connected. In this embodiment, the constant voltage elements 21 and 22 have different constant voltage values. That is, the constant voltage value of the constant voltage element 22 is larger than that of the constant voltage element 21. Therefore,
The drive voltage of the P-type FET 8 is higher than the drive voltage of the N-type FET 7. Here, 23, 24 and 25 are resistors forming a starting circuit. Reference numeral 26 denotes a capacitor for snubber, switching improvement, and both functions.

【0015】つぎに、本実施形態の作用を説明する。図
示しないスイッチにより交流電源2が投入されると、直
流電源装置1は、平滑コンデンサ5の両端に所定の直流
電圧を発生する。平滑コンデンサ5の両端電圧が十分立
上がる過程または十分立上がった後において、抵抗2
3、24、25、帰還手段17の閉回路に直流電源装置
1の出力電圧が印加される。これにより、実質抵抗24
の両端電圧が各FET7、8のゲート・ソース間に印加
し、順方向となるN形FET7のスレッシュホールド電
圧に達すると、N形FET7がオンする。
Next, the operation of the present embodiment will be described. When the AC power supply 2 is turned on by a switch (not shown), the DC power supply 1 generates a predetermined DC voltage across the smoothing capacitor 5. During or after the voltage across the smoothing capacitor 5 has sufficiently risen, the resistance 2
3, 24, 25, and the output voltage of the DC power supply 1 is applied to the closed circuit of the feedback means 17. Thereby, the real resistance 24
Is applied between the gate and source of each of the FETs 7 and 8 and reaches the threshold voltage of the N-type FET 7 in the forward direction, the N-type FET 7 is turned on.

【0016】N形FET7がオンすると、直流電源装置
1からN形FET7のドレイン・ソースを介して、負荷
回路11に電流が流れる。そして、負荷回路11に流れ
る電流は、限流用のインダクタ15およびフィラメント
加熱用のコンデンサ16により共振電流となる。また、
限流インダクタ15の電圧に応じて帰還手段17は電圧
を出力し、N形FET7を順バイアスし、P形FET8
を逆バイアスする。この期間において、N形FET7の
ゲート・ソース間には略定電圧素子21の電圧値+定電
圧素子22の順方向降下電圧が印加される。
When the N-type FET 7 is turned on, a current flows from the DC power supply 1 to the load circuit 11 via the drain / source of the N-type FET 7. The current flowing through the load circuit 11 becomes a resonance current by the current limiting inductor 15 and the filament heating capacitor 16. Also,
The feedback means 17 outputs a voltage in accordance with the voltage of the current limiting inductor 15 to forward bias the N-type FET 7 and the P-type FET 8
Reverse bias. In this period, the voltage value of the substantially constant voltage element 21 + the forward voltage drop of the constant voltage element 22 is applied between the gate and the source of the N-type FET 7.

【0017】つぎに、限流用のインダクタ15およびフ
ィラメント加熱用のコンデンサ16による共振電圧が反
転すると、帰還手段17の出力電圧の極性も反転し、N
形FET7に対して逆バイアス、P形FET8に対して
順バイアスとなる。したがって、N形FET7がオフ
し、P形FET8がオンする。P形FET8がオンする
と、負荷回路11にはP形FET8を介して前回とは逆
向きの共振電流が流れる。この期間において、P形FE
T8のゲート・ソース間には略定電圧素子22の電圧値
+定電圧素子21の順方向降下電圧が印加される。定電
圧素子22の電圧値は定電圧素子21の電圧値より大き
いため、P形FET8のゲート・ソース間電圧はN形F
ET7のゲート・ソース間電圧よりも大きくなる。した
がって、P形FET8のオン抵抗はN形FET7と同じ
大きさのゲート・ソース間電圧を印加されるときより小
さくなり、N形FET7のオン抵抗に近づく。
Next, when the resonance voltage by the current-limiting inductor 15 and the filament heating capacitor 16 is inverted, the polarity of the output voltage of the feedback means 17 is also inverted, and N
The reverse bias is applied to the FET 7 and the forward bias is applied to the P-type FET 8. Therefore, the N-type FET 7 turns off and the P-type FET 8 turns on. When the P-type FET 8 is turned on, a resonance current flows in the load circuit 11 through the P-type FET 8 in a direction opposite to the previous direction. During this period, the P-type FE
The voltage of the constant voltage element 22 plus the forward voltage drop of the constant voltage element 21 is applied between the gate and the source of T8. Since the voltage value of the constant voltage element 22 is larger than the voltage value of the constant voltage element 21, the gate-source voltage of the P-type FET 8 is N-type F
It becomes larger than the gate-source voltage of ET7. Therefore, the on-resistance of the P-type FET 8 becomes smaller than that when a gate-source voltage of the same magnitude as that of the N-type FET 7 is applied, and approaches the on-resistance of the N-type FET 7.

【0018】以後、各FET7、8は交互にオンオフ
し、これに応じて負荷回路11は放電灯12に高周波電
圧を供給する。放電灯12は、フィラメントを予熱され
た後、始動、点灯する。
Thereafter, the FETs 7 and 8 are alternately turned on and off, and the load circuit 11 supplies a high-frequency voltage to the discharge lamp 12 in response thereto. After the filament is preheated, the discharge lamp 12 starts and lights up.

【0019】また、本実施形態は、N形、P形のFET
を組合わせて用いることにより、駆動手段13を一対の
スイッチング装置7、8に対して共通化でき、また、帰
還手段として限流用のインダクタ15を利用しているの
で、装置全体の一層の小形化を図れる。
In this embodiment, N-type and P-type FETs are used.
The driving means 13 can be used in common for the pair of switching devices 7 and 8 and the current limiting inductor 15 is used as the feedback means, so that the overall size of the device can be further reduced. Can be achieved.

【0020】つぎに、本発明の照明装置の一実施形態を
説明する。図4は本発明の照明装置の一実施形態を示す
簡略化した正面図である。本実施形態は、いわゆる電球
形けい光ランプに適用したものである。40は照明器具
本体であり、口金部41、カバー42およびグローブ4
3を有する。口金部41は周知のエジソンタイプのもの
であり、カバー42は樹脂等で型成形され一般には非透
光性である。また、グローブ43は透明性、乳白等の拡
散性材料にて形成されている。44は放電灯で、U字形
に折曲形成3個のガラスバルブを接続して1個の放電空
間を形成している。45は放電灯点灯装置で、配線板4
6に電子部品47を装着して構成されており、前記カバ
ー42に収容されている。この放電灯点灯装置45と前
記放電灯44、口金部41とは図示を省略したが、電線
等の周知の手段により電気接続されている。本実施形態
のように、いわゆる電球形けい光ランプであって、特に
小形化を要求される場合には、放電灯点灯装置45とし
ては図3に示したような部品点数を減らして小形化を図
れる実施形態のものが好ましい。
Next, an embodiment of the lighting device of the present invention will be described. FIG. 4 is a simplified front view showing an embodiment of the lighting device of the present invention. This embodiment is applied to a so-called bulb-type fluorescent lamp. Reference numeral 40 denotes a lighting fixture body, which includes a base 41, a cover 42, and a glove
3 The base 41 is of a well-known Edison type, and the cover 42 is molded of resin or the like and is generally non-translucent. The glove 43 is formed of a diffusible material such as transparency and milky white. Reference numeral 44 denotes a discharge lamp, which is formed in a U-shape by connecting three glass bulbs to form one discharge space. Reference numeral 45 denotes a discharge lamp lighting device,
The electronic component 47 is mounted on the cover 6 and housed in the cover 42. Although not shown, the discharge lamp lighting device 45, the discharge lamp 44, and the base 41 are electrically connected by a known means such as an electric wire. As in the present embodiment, in the case of a so-called bulb-type fluorescent lamp, particularly when downsizing is required, the discharge lamp lighting device 45 is reduced in size by reducing the number of parts as shown in FIG. The preferred embodiment is preferred.

【発明の効果】請求項1ないし5記載の発明は、コンプ
リメンタリーであるN形FETおよびP形FETを有し
てなるスイッチング装置のP形FETの方のゲート・ソ
ース間電圧を相対的に大きくしたから、P形FETのオ
ン抵抗を低下し、N形FETのオン抵抗に近づけること
ができる。この結果、両FETの発熱量を接近できて、
放熱対策、寿命のバランスを図れる。また、接続に半田
を用いる場合でもP形FETおよびP形FET近傍の半
田の熱ストレスを大きくすることがない。
According to the present invention, the gate-source voltage of the P-type FET of the switching device having the complementary N-type FET and the P-type FET is relatively large. As a result, the on-resistance of the P-type FET can be reduced to approach the on-resistance of the N-type FET. As a result, the calorific values of both FETs can be approached,
Balance of heat dissipation measures and life. Further, even when solder is used for the connection, the thermal stress of the P-type FET and the solder near the P-type FET does not increase.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す回路図FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の一実施形態の作用を示す電圧波形図FIG. 2 is a voltage waveform diagram showing the operation of one embodiment of the present invention.

【図3】本発明の第2の実施形態を示す回路図FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】本発明の照明装置の一実施形態を示す簡略化し
た正面図
FIG. 4 is a simplified front view showing an embodiment of the lighting device of the present invention.

【符号の説明】[Explanation of symbols]

1…直流電源装置、7、8…スイッチング装置、9、1
3…駆動手段、10、11…負荷回路、12…放電灯、
17…帰還手段。
1: DC power supply device, 7, 8: Switching device, 9, 1
3: driving means, 10, 11: load circuit, 12: discharge lamp,
17 Return means.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K072 AA02 AA06 BA03 BB01 BC01 BC03 DB03 DD04 GA02 GB12 GC02 GC04 HB03 5H007 AA03 AA06 AA17 BB03 CA02 CB03 CB04 CB17 CB22 CC07 DB03  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3K072 AA02 AA06 BA03 BB01 BC01 BC03 DB03 DD04 GA02 GB12 GC02 GC04 HB03 5H007 AA03 AA06 AA17 BB03 CA02 CB03 CB04 CB17 CB22 CC07 DB03

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】直流電源装置と;コンプリメンタリー形で
あるNチャンネル形電界効果トランジスタおよびPチャ
ンネル形電界効果トランジスタを含み、直流電源装置の
直流電圧を入力し、交互にオンオフされて直流電圧をス
イッチングするスイッチング装置と;Pチャンネル形電
界効果トランジスタのゲート・ソース間に印加する電圧
をNチャンネル形電界効果トランジスタのゲート・ソー
スに印加する電圧より大きくしてスイッチング装置を交
互にオンオフする駆動手段と;を具備していることを特
徴とする電源装置。
1. A DC power supply, comprising: a complementary type N-channel field-effect transistor and a P-channel field-effect transistor, receiving a DC voltage of the DC power supply, and alternately turning on and off to switch the DC voltage. Driving means for alternately turning on and off the switching device by setting a voltage applied between the gate and source of the P-channel field effect transistor higher than a voltage applied to the gate and source of the N-channel field effect transistor; A power supply device comprising:
【請求項2】直流電源装置と;コンプリメンタリー形で
あるNチャンネル形電界効果トランジスタおよびPチャ
ンネル形電界効果トランジスタを含み、直流電源装置の
直流電圧を入力し、交互にオンオフされて直流電圧をス
イッチングするスイッチング装置と;スイッチング出力
に基づき交流電圧を出力する負荷回路と;負荷回路に設
けられ、交流電圧を発生して各電界効果トランジスタに
オンオフの駆動電圧として印加する帰還手段と;帰還手
段に設けられ、Pチャンネル形電界効果トランジスタの
ゲート・ソース間電圧をNチャンネル形電界効果トラン
ジスタのゲート・ソース間電圧より大きくする非対称化
手段と;を具備していることを特徴とする電源装置。
2. A DC power supply, comprising: an N-channel type field effect transistor and a P-channel type field effect transistor of a complementary type, receiving a DC voltage of the DC power supply, and alternately turning on and off to switch the DC voltage. A load circuit that outputs an AC voltage based on a switching output; a feedback unit that is provided in the load circuit and that generates an AC voltage and applies it to each field-effect transistor as an on / off drive voltage; Means for making the gate-source voltage of the P-channel field-effect transistor greater than the gate-source voltage of the N-channel field-effect transistor.
【請求項3】Pチャンネル形電界効果トランジスタのゲ
ート・ソース間電圧をNチャンネル形電界効果トランジ
スタのゲート・ソース間電圧より大きくする程度は、P
チャンネル形電界効果トランジスタおよびNチャンネル
形電界効果トランジスタのオン抵抗が略等しくなる程度
であることを特徴とする請求項1または2記載の電源装
置。
3. The degree to which the gate-source voltage of a P-channel field-effect transistor is made higher than the gate-source voltage of an N-channel field-effect transistor is determined by P
3. The power supply device according to claim 1, wherein the on-resistances of the channel type field effect transistor and the N channel type field effect transistor are substantially equal.
【請求項4】請求項1ないし3のいずれか一記載の電源
装置と;電源装置の出力にて付勢される放電灯と;を具
備していることを特徴とする放電灯点灯装置。
4. A discharge lamp lighting device comprising: the power supply device according to claim 1; and a discharge lamp energized by an output of the power supply device.
【請求項5】照明器具本体と; 請求項4記載の放電
灯点灯装置と;を具備していることを特徴とする照明装
置。
5. A lighting device comprising: a lighting fixture body; and the discharge lamp lighting device according to claim 4.
JP11036586A 1999-02-16 1999-02-16 Power supply device, discharge lamp-lighting system, and lighting system Pending JP2000236676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11036586A JP2000236676A (en) 1999-02-16 1999-02-16 Power supply device, discharge lamp-lighting system, and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036586A JP2000236676A (en) 1999-02-16 1999-02-16 Power supply device, discharge lamp-lighting system, and lighting system

Publications (1)

Publication Number Publication Date
JP2000236676A true JP2000236676A (en) 2000-08-29

Family

ID=12473891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036586A Pending JP2000236676A (en) 1999-02-16 1999-02-16 Power supply device, discharge lamp-lighting system, and lighting system

Country Status (1)

Country Link
JP (1) JP2000236676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090023A (en) * 2002-05-20 2003-11-28 삼성전기주식회사 Back light converter for LCD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090023A (en) * 2002-05-20 2003-11-28 삼성전기주식회사 Back light converter for LCD

Similar Documents

Publication Publication Date Title
JP5759178B2 (en) Composite ballast for fluorescent lamp and light emitting diode and method for driving the same
US7187132B2 (en) Ballast with filament heating control circuit
US7586268B2 (en) Apparatus and method for controlling the filament voltage in an electronic dimming ballast
US7436124B2 (en) Voltage fed inverter for fluorescent lamps
US6815908B2 (en) Dimmable self-oscillating electronic ballast for fluorescent lamp
US7816872B2 (en) Dimmable instant start ballast
JPH0855690A (en) Illumination circuit device of one or more low-pressure discharge lamps
JP4216934B2 (en) Lamp operation circuit
JP2008282811A (en) Program-start stabilizer
JP2008282812A (en) Ballast with which controlling of filament heating and lighting is carried out
JP2000236674A (en) Power supply, lighting device for discharge lamp and lighting system
JP2000236676A (en) Power supply device, discharge lamp-lighting system, and lighting system
JP2000236675A (en) Power supply device, discharge lamp-lighting system, and lighting system
MX2010011978A (en) Voltage fed programmed start ballast.
KR100760844B1 (en) DC AC converter
KR100895022B1 (en) The dimming device
JP4362856B2 (en) Discharge lamp lighting device and lighting device
JP2000077195A (en) Compact self-ballasted fluorescent lamp and luminaire
JP2001103767A (en) Power supply unit, discharge lamp lighting device, and lighting fitting
KR101463566B1 (en) Ramp parallel driving apparatus
JP2001160496A (en) Discharge lamp lighting device
US20070029947A1 (en) Inverter driving circuit
KR100597205B1 (en) Circuit for stabilizing low-voltage lighting of invertor
KR200242727Y1 (en) Lighting equipment
WO1999014990A1 (en) Floating driver having common emitter drive stage