JP2000236358A - データ転送装置、データ転送システムおよび記録媒体 - Google Patents

データ転送装置、データ転送システムおよび記録媒体

Info

Publication number
JP2000236358A
JP2000236358A JP11170016A JP17001699A JP2000236358A JP 2000236358 A JP2000236358 A JP 2000236358A JP 11170016 A JP11170016 A JP 11170016A JP 17001699 A JP17001699 A JP 17001699A JP 2000236358 A JP2000236358 A JP 2000236358A
Authority
JP
Japan
Prior art keywords
data
transfer
input
output
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11170016A
Other languages
English (en)
Other versions
JP3581601B2 (ja
Inventor
Takafumi Ueno
孝文 上野
Junichi Komeno
潤一 米野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17001699A priority Critical patent/JP3581601B2/ja
Priority to EP99125050A priority patent/EP1011041B1/en
Priority to US09/461,299 priority patent/US6460095B1/en
Priority to DE69916760T priority patent/DE69916760T2/de
Priority to TW088122254A priority patent/TW468342B/zh
Publication of JP2000236358A publication Critical patent/JP2000236358A/ja
Application granted granted Critical
Publication of JP3581601B2 publication Critical patent/JP3581601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 従来のデータ転送装置は、バスアクセス許可
の発行時間間隔により、連続入力されるデータがバッフ
ァメモリ上でオーバライトしてしまい、データが欠落し
てしまう。 【解決手段】 ライトバッファメモリ4の容量CAPW
を、連続入力されてくる入力データの入力レートをT
1、CPU1が発するバスアクセス許可の発行時間間隔
の想定される最大値をTWとすると、CAPW ≧ T
W × T1 を満足するように設定することによりデ
ータの欠落を防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、連続に入力また出
力するデータを欠落することなく、主メモリへ、または
主メモリから転送することを目的とするデータ転送装置
およびデータ転送システムに関するものである。特にP
CIバスのような汎用バス上に連続データを転送するデ
ータ転送装置およびデータ転送システムに関するもので
ある。また、前記データ転送装置またはデータ転送シス
テムの各構成要素の機能の全部または一部をコンピュー
タに実行させるプログラムを格納する記録媒体に関する
ものである。
【0002】
【従来の技術】従来、外部から入出力されたデータをシ
ステムバスに接続された主メモリとデータの転送を行う
システムは、パーソナルコンピュータで使用されている
PCIバスが知られている(OPEN DESIGN
No.7 「PCIバスの詳細と応用へのステップ」
CQ出版社)。
【0003】図15は、PCIバスのシステム構成図を
示しており、以下図面を参照しながら、PCIバスにお
けるデータ転送の一例について説明する。
【0004】図15において、101は中央処理装置
(以下CPU)、102は主メモリ、103は主メモリ
102を制御するメモリコントローラで、これらはホス
トバス104で接続されている。105はホスト・PC
Iブリッジ、106はI/Oデバイス、107は外部か
らデータの入出力可能なデバイスを持つPCIボード、
109は拡張バスブリッジ、108はこれらを接続して
いるPCIバスである。110はPCIバスの制御を行
うPCIバスコントローラで、111は入力データを一
旦格納するバッファメモリで、112はバッファコント
ローラである。
【0005】PCIボード107の入力端子からデータ
が入力すると一旦バッファメモリ111にデータが蓄積
される。バッファメモリ111に蓄積されたデータ数は
バッファコントローラ112が管理し、所定のデータ数
に達するとPCIバスコントローラ110へ転送要求を
発する。PCIバスコントローラ110はバッファコン
トローラ112からの転送要求を受けPCIバス108
上にバスアクセス要求信号を発する。バスアクセス要求
信号はホスト・PCIブリッジ105に伝えられ他のP
CIボードからアクセス要求がなければPCIボード1
07にアクセスを許可する。アクセスを許可されるとP
CIバスコントローラ110はバッファコントローラ1
12に転送許可を出し、直ちにバッファメモリ111か
らのデータ転送を開始する。PCIボード107から転
送されたデータはホスト・PCIブリッジ105に一旦
格納後、ホストバス104、メモリコントローラ103
を介して主メモリ102へ格納される。
【0006】このようにして、上記従来例において、バ
ッファメモリ111を持つことでPCIバス108への
アクセス許可が下りるまでの間、外部から入力するデー
タを一旦格納することができ、入力されるデータを漏れ
なく主メモリ102へ転送することができる。また、主
メモリ102へ格納されたデータはCPU101により
様々な形式に加工される。
【0007】パーソナルコンピュータにおいては、アド
オンカードとマザーボード間は、ゆわゆるPCIインタ
フェース等のコンピュータバスである通信路により接続
されており、コンピュータバスの電気的特性や信号形式
は一般に公開されている場合が多いので、上記コンピュ
ータバスを介して伝送されるディジタル情報の不正コピ
ーやそれに引き続くデータの改変が大きな問題になる。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のPCIバス上で外部と主メモリ間で連続入
出力データの転送を行うには以下のような問題を有して
いる。
【0009】まず、PCIバス108には数種類のPC
Iボードが接続されており、それぞれのPCIボードが
不規則な時間間隔でPCIバス108へのアクセス要求
を出し、さらにデータ長の不特定データを転送してい
るため、PCIバス108へのアクセス許可が認められ
る間隔が不規則になる。アクセス許可の発行時間間隔が
バッファメモリ111の容量を連続入出力するデータの
転送レートで除算した値よりも長くなることが頻繁に発
生すると連続入出力するデータが、バッファメモリ11
1上でオーバライト(主メモリ102への入力の場合)
してデータが欠落する、または、バッファメモリ111
が空になって(主メモリ102からの出力の場合)、空
転送になってしまうという問題点を有している。
【0010】また、PCIバス108は汎用バスである
ため入力するデータが映像・音声データである場合、容
易に他のPCIボード、またはI/Oデバイスに入力デ
ータを取り込むことができるので、不正コピーが容易に
できるという問題点も有している。
【0011】本発明は、上述した従来のPCIバスの転
送システムが有する課題を考慮し、バスアクセス許可の
発行時間間隔が不規則になっても連続入出力するデータ
が途切れることを抑止できるデータ転送装置およびデー
タ転送システムを提供することを目的とするものであ
る。
【0012】
【課題を解決するための手段】上述した課題を解決する
ために、第1の本発明(請求項1に記載の本発明に対
応)は、連続入力されてくる入力データを、一時格納し
て、転送相手が発する入力許可信号に応じて、前記転送
相手へ第1のバスを介して送信するデータ転送装置にお
いて、前記連続入力されてくる入力データを一時格納す
る入力用バッファメモリと、前記転送相手と前記第1の
バスを介して接続されており、前記入力許可信号を前記
第1のバスを介して入手し、前記入力用バッファメモリ
から出力される前記一時格納された入力データを前記第
1のバスを介して前記転送相手へ送信する転送コントロ
ーラと、前記入力用バッファメモリと前記転送コントロ
ーラとの間のデータ転送を行う第2のバスと、前記入力
許可信号に応じて、前記入力用バッファメモリの出力を
制御するバッファコントローラとを備え、前記入力用バ
ッファメモリの容量CAPWが、前記連続入力されてく
る入力データの入力レートをT1、前記転送相手が発す
る前記入力許可信号の発信時間間隔の想定される最大値
をTWとすると、下記の数1を満足することを特徴とす
るデータ転送装置である。
【0013】
【数1】CAPW ≧ TW × T1 また、第2の本発明(請求項2に記載の本発明に対応)
は、転送相手が発する出力許可信号にしたがって、前記
転送相手から第1のバスを介して送信されてくる出力デ
ータを、一時格納して、連続出力するデータ転送装置に
おいて、前記転送相手と前記第1のバスを介して接続さ
れており、前記出力許可信号および前記送信されてくる
出力データを、前記第1のバスを介して入手する転送コ
ントローラと、前記送信されてくる出力データを一時格
納して、連続出力する出力用バッファメモリと、前記出
力用バッファメモリと前記転送コントローラとの間のデ
ータ転送を行う第2のバスと、前記出力許可信号に応じ
て、前記出力用バッファメモリへの入力を制御するバッ
ファコントローラとを備え、前記出力用バッファメモリ
の容量CAPRが、前記連続出力される出力データの出
力レートをT2、前記転送相手が発する前記出力許可信
号の発信時間間隔の想定される最大値をTRとすると、
下記の数2を満足することを特徴とするデータ転送装置
である。
【0014】
【数2】CAPR ≧ TR × T2 また、第3の本発明(請求項3に記載の本発明に対応)
は、連続入力されてくる入力データを、一時格納して、
転送相手が発する入力許可信号に応じて、前記転送相手
へ第1のバスを介して送信し、前記転送相手が発する出
力許可信号にしたがって、前記転送相手から第1のバス
を介して送信されてくる出力データを、一時格納して、
連続出力するデータ転送装置において、前記連続入力さ
れてくる入力データを一時格納する入力用バッファメモ
リと、前記送信されてくる出力データを一時格納して、
連続出力する出力用バッファメモリと、前記転送相手と
前記第1のバスを介して接続されており、前記入力許可
信号、前記出力許可信号および前記送信されてくる出力
データを前記第1のバスを介して入手し、前記入力用バ
ッファメモリから出力される前記一時格納された入力デ
ータを前記第1のバスを介して前記転送相手へ送信し、
また前記出力データを前記第1のバスを介して前記出力
用バッファメモリに送信する転送コントローラと、前記
入力用バッファメモリおよび前記出力用バッファメモリ
と前記転送コントローラとの間のデータ転送を行う第2
のバスと、前記入力許可信号に応じて、前記入力用バッ
ファメモリの出力を制御し、前記出力許可信号に応じ
て、前記出力用バッファメモリへの入力を制御するバッ
ファコントローラとを備え、前記入力用バッファメモリ
の容量CAPWが、前記連続入力されてくる入力データ
の入力レートをT1、前記転送相手が発する前記入力許
可信号の発信時間間隔の想定される最大値をTWとする
と、下記の数1を満足し、前記出力用バッファメモリの
容量CAPRが、前記連続出力される出力データの出力
レートをT2、前記転送相手が発する前記出力許可信号
の発信時間間隔の想定される最大値をTRとすると、下
記の数2を満足することを特徴とするデータ転送装置で
ある。
【0015】
【数1】CAPW ≧ TW × T1
【0016】
【数2】CAPR ≧ TR × T2 また、第4の本発明(請求項4に記載の本発明に対応)
は、第1、3の発明に加えて、前記入力データに含まれ
る保護信号を検出して前記保護信号にしたがって、前記
転送相手への送信を許可する装置側転送管理手段を備え
ることを特徴するデータ転送装置である。
【0017】また、第5の本発明(請求項5に記載の本
発明に対応)は、第1、3、4の本発明に加えて、前記
前記入力データが所定の保護信号を含んでいるかどうか
を検出して、前記所定の保護信号を含んでいる場合、前
記入力データを暗号化して、前記転送相手へ送信する暗
号化手段を備えることを特徴とするデータ転送装置であ
る。
【0018】また、第6の本発明(請求項6に記載の本
発明に対応)は、第4、5の本発明に加えて、前記デー
タ転送相手に対して認証が必要とされる場合には前記認
証を行う認証手段を有することを特徴とするデータ転送
装置である。
【0019】また、第7の本発明(請求項7に記載の本
発明に対応)は、第4〜6の本発明に加えて、前記入力
データを暗号化したデータとともに、前記保護信号に従
って設定した暗号化モード情報を暗号化することなく送
る前記転送コントローラを有するデータ転送装置であ
る。
【0020】また、第8の本発明(請求項8に記載の本
発明に対応)は、第5〜7の本発明に加えて、前記入力
データは複数プログラムをパケット多重化した多重化デ
ータであって、前記プログラム毎に選択的に暗号化して
前記転送相手へ送るデータ転送装置である。
【0021】また、第9の発明(請求項9に記載の本発
明に対応)は、第8の本発明に加えて、前記複数プログ
ラムを識別するパケット識別子を暗号化することなく前
記転送相手へ送る前記転送コントローラを備えたデータ
転送装置である。
【0022】また、第10の本発明(請求項10に記載
の本発明に対応)は、第8、9の本発明に加えて、前記
多重化パケットデータの前記プログラム毎に前記暗号化
モード情報を暗号化することなく付加して転送する前記
転送コントローラを備えたデータ転送装置である。
【0023】また、第11の本発明(請求項11に記載
の本発明に対応)は、第1〜第10の本発明のデータ転
送装置と、前記転送相手であるところの、主メモリおよ
びそれを管理する中央処理装置と、前記第1のバスであ
るところの転送用バスとを備えることを特徴とするデー
タ転送システムである。
【0024】また、第12の本発明(請求項12に記載
の本発明に対応)は、前記中央処理装置が、前記入力許
可信号に対応する転送サイズを、転送終了時に前記入力
用バッファメモリが空になるように設定する、および/
または、前記出力許可信号に対応する転送サイズを、転
送終了時に前記出力用バッファメモリが空き容量無しに
なるように設定することを特徴とする第11の本発明に
記載のデータ転送システムである。
【0025】また、第13の本発明(請求項13に記載
の発明に対応)は、前記データ転送装置が第3の本発明
のものであり、前記入力データの転送と前記出力データ
の転送とを、前記入力用バッファメモリの容量、前記入
力レート、前記出力用バッファメモリの容量および前記
出力レートの関係にしたがって、時分割で切り換える転
送制御手段を備え、前記入力許可信号および前記出力許
可信号は、前記転送制御手段が行う切換にしたがって、
発せられることを特徴とする第11または12の本発明
に記載のデータ転送システム。
【0026】また、第14の本発明(請求項14に記載
の本発明に対応)は、第2、または第3の本発明に記載
のデータ転送装置で、前記出力データが、映像/音声多
重化データを連続した映像データの集まりである連続映
像データ群と連続した音声データの集まりである連続音
声データ群とに分離したものである場合、互いに対応す
る前記連続映像データ群および前記連続音声データ群
は、相前後して発せられる2つの前記出力許可信号にそ
れぞれ対応して送信され、前記2つの出力許可信号の転
送タイミングは、前記互いに対応する連続映像データ群
および連続音声データ群が前記出力用バッファメモリか
ら連続して出力されるように、転送制御手段で、決定さ
れることを特徴とする請求項11〜13のいずれかに記
載のデータ転送システムである。
【0027】また、第15の本発明(請求項15に記載
の本発明に対応)は、第2、または第3の本発明に記載
のデータ転送装置であり、前記出力データが所定の保護
信号を含んでいるかどうかを検出して、前記保護信号に
したがって、前記データ転送装置への送信を許可する相
手側転送管理手段を備えることを特徴とする第11〜1
4の本発明のいずれかに記載のデータ転送システムであ
る。
【0028】また、第16の本発明(請求項16に記載
の本発明に対応)は、第2、第3の本発明に加えて、前
記出力データが、暗号化されたものである場合、前記出
力データが所定の暗号化モード情報を含んでいるかどう
かを検出して、前記暗号化モード情報にしたがって、前
記データ転送装置に対して認証を行い、前記データ転送
装置が認証された場合に限り、前記データ転送装置への
送信を許可する相手側転送管理手段を備えることを特徴
とするデータ転送システムである。
【0029】また、第17の本発明(請求項17に記載
の本発明に対応)は、第2の本発明に加えて、前記出力
データが暗号化され、所定の暗号化モード情報を含んだ
ものである場合、前記所定の暗号化モード情報に従って
前記転送相手に対して必要な認証を行う認証手段と、前
記暗号化された出力データを復号する暗号化復号手段を
備えたことを特徴とするデータ転送装置である。
【0030】また、第18の本発明(請求項18に記載
の本発明に対応)は、第15の本発明に加えて、前記出
力データは複数プログラムをパケット多重化した多重化
データを暗号化し所定の暗号化モード情報を含んだもの
である場合、前記所定の暗号化モード情報に従って前記
転送相手に対して必要な認証を行う認証手段と、前記プ
ログラム毎に選択的に前記暗号化された出力データを復
号する暗号化復号手段を備えたことを特徴とするデータ
転送装置である。
【0031】また、第19の本発明(請求項19に記載
の本発明に対応)は、上記いずれかの本発明のデータ転
送装置又はデータ転送システムの各手段あるいは各構成
要素が有する機能の全部または一部をコンピュータによ
って実行させるプログラムを格納することを特徴とする
プログラム記録媒体である。
【0032】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図14を用いて説明する。
【0033】(第1の実施の形態)図1は、本発明の第
1の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。
【0034】図1において、1は中央処理装置(以下C
PU)、2は主メモリ、3は転送コントローラである。
20は主メモリ2の制御を行う主メモリコントローラで
ある。CPU1、主メモリコントローラ20、転送コン
トローラ3は、マルチバス18(本発明の「第1のバ
ス」に対応)で互いに接続されている。4は先入れ先出
し可能なライトバッファメモリ(本発明の「入力用バッ
ファメモリ」に対応)であり、転送コントローラ3と入
力データバス19(本発明の「第2のバス」に対応)を
介して接続されている。5はライトバッファコントロー
ラ(本発明の「バッファコントローラ」に対応)で、ラ
イトバッファメモリ4の制御を行う。6は転送サイズレ
ジスタ、7はリードカウンタ、8はリードコンパレー
タ、9はライトカウンタでライトバッファメモリ4に入
力するデータ数を管理する。10は減算器でライトバッ
ファメモリ4に蓄積されているデータ数を計算する。1
1はAND回路、12は残量比較器である。13はリー
ドコンパレータ8の出力信号ENB_Aで、14は残量
比較器12の出力信号ENB_Bである。15はリード
イネーブル、16はリードクロック、17はライトクロ
ックでライトバッファメモリ4に接続されている。な
お、転送コントローラ3、入力データバス19、ライト
バッファメモリ4およびライトバッファコントローラ5
は、本実施の形態におけるデータ転送装置を構成するも
のである。また、CPU1、主メモリ2および主メモリ
コントローラ20は、本発明の「転送相手」に対応する
ものである。
【0035】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0036】入力データは、ライトクロック17に同期
してライトバッファメモリ4へ書き込まれる。この入力
データは、連続して入力されるのでライトバッファメモ
リ4へは連続して書き込まれている。ライトカウンタ9
は、ライトクロック17が入力される度にカウント値を
インクリメントすることでライトバッファメモリ4へ書
き込まれたデータ数を数える。ライトバッファメモリ4
に書き込まれたデータに対する主メモリ2への転送許可
(本発明の「入力許可信号」に対応)はCPU1から発
せられる。CPU1は、主メモリ2内にライトバッファ
メモリ4から転送されるデータを格納する領域を確保す
るよう主メモリコントローラ20に指令を出し、確保
後、転送許可、転送サイズおよび転送先である主メモリ
2のアドレスを転送コントローラ3へ送る。転送コント
ローラ3は、転送許可を受信後、転送サイズをライトバ
ッファコントローラ5の転送サイズレジスタ6へ設定す
る。ライトバッファコントローラ5は、転送サイズが設
定されると、残量比較器12によってライトバッファメ
モリ4に格納されているデータ量が転送サイズ値より大
きいか否かを判断する。残量比較器12は、転送サイズ
レジスタ6に設定された値と減算器10の計算値を常に
比較している。減算器10はライトカウンタ9が出力す
る値からリードカウンタ7が出力される値を減算するの
で、その計算値はライトバッファメモリ4に格納されて
いるデータ残量を示していることになる。
【0037】残量比較器12がライトバッファメモリ4
に格納されているデータ量が転送サイズ値より多いと判
断すると、ENB_Bがアクティブになり、このときE
NB_Aはアクティブであるので、AND回路11の出
力であるリードイネーブル15がアクティブになって、
ライトバッファメモリ4からデータのリードが開始さ
れ、同時にリードカウンタ7もリードデータ数のカウン
トを開始する。ライトバッファメモリ4からリードされ
たデータは、リードクロック16に同期して入力データ
バス19を介し一旦転送コントローラ3内のバッファに
格納され、格納後、転送コントローラ3はマルチバス1
8に対しアクセス要求を出す。アクセス権を得ると転送
コントローラ3は主メモリ2のアドレス、ライトコマン
ド、データをマルチバス18を介し主メモリコントロー
ラ20へ送り、データは主メモリ2へ書き込まれる。
【0038】リードカウンタ7は、ライトバッファメモ
リ4からデータが出力される度に、リードクロック16
に同期してカウンタ値をインクリメントし、このカウン
タ値をリードコンパレータ8へ伝える。リードコンパレ
ータ8は上記カウンタ値と転送サイズレジスタ6が示す
値とを比較し転送サイズ分のデータをリードしたか否か
判断する。転送サイズ分のデータが、ライトバッファメ
モリ4から転送されると、ENB_Aがノンアクティブ
になるので、リードイネーブル15がノンアクティブに
なり、データ転送が停止される。
【0039】再び、CPU1が主メモリ2内にライトバ
ッファメモリ4から転送されてくるデータを格納する領
域を確保し、転送許可、転送サイズおよび転送先である
主メモリ2のアドレスを転送コントローラ3へ送られる
と、上記動作を繰り返す。
【0040】ライトバッファメモリ4の容量は入力デー
タの転送レート(本発明の「入力レート」に対応)とC
PU1が転送許可を発行する間隔の最大時間との積算し
た値以上の値であり、下記の数1で表現できる。
【0041】
【数1】CAPW ≧ TW × T1 ここでCAPWはライトバッファメモリ4の容量で、T
Wは入力データの転送レート、T1はCPU1が転送許
可を発行する間隔の最大時間である。例えば、TWが4
Mbyte/sで、T1が10msのときライトバッフ
ァメモリ4の容量は、下記数3で示すようになる。
【0042】
【数3】CAPW ≧ 40[Kbyte] CPU1がデータ転送以外の処理や他の転送コントロー
ラから転送を許可するとき、CPU1の転送許可発行間
隔が毎回変化する場合がある。しかし、本実施の形態に
おけるデータ転送装置およびデータ転送システムでは、
ライトバッファメモリ4の容量が、入力データの転送レ
ートと、CPU1が転送許可を発行する間隔の最大時間
との積算した値以上の値であるため、CPU1の転送許
可発行間隔が毎回変化しても、連続に入力されるデータ
がライトバッファメモリ4上でオーバライトすることを
抑止できる。すなわち、上記データ転送を実施する場
合、従来に比して、入力データが欠落することを抑止し
て、主メモリ2へ転送できる。
【0043】また、本実施の形態におけるデータ転送装
置およびデータ転送システムにおいて、CPU1が転送
許可に対応する転送サイズを、転送終了時にライトバッ
ファメモリ4が空になるように、設定することにより、
CPU1の転送許可発行間隔が毎回変化しても、連続に
入力されるデータがライトバッファメモリ4上でオーバ
ライトすることをエラー等の外的要因による以外は完全
に防止することができる。すなわち、上記データ転送を
実施する場合、入力データが欠落することなく、主メモ
リ2へ転送できる。
【0044】なお、本発明のバッファコントローラは、
本実施の形態においては、残量比較器12等を有するこ
とによって、本発明の入力用バッファメモリの出力を制
御しているとして説明したが、これに限るものではな
く、少なくとも、本発明の入力許可信号に応じて、入力
用バッファメモリの出力を制御するものでありさえすれ
ばよい。
【0045】また、本発明の転送コントローラは、本実
施の形態においては、ライトバッファメモリ4からの出
力を一旦格納するバッファを有するとして説明したが、
当該バッファは、マルチバス18上にデータをのせるた
めの変換用としてのものであるので、このような変換が
不要である場合には、当該バッファを有する必要はな
い。
【0046】(第2の実施の形態)図2は、本発明の第
2の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送装置は、第1の実施の形態に
おけるデータ転送装置が転送相手へのデータ転送を行う
ものであったのに対し、転送相手からのデータ転送を行
うものである。しかし、転送相手は、第1の実施の形態
と同じものである。したがって、本実施の形態におい
て、特に説明のないものについては、第1の実施の形態
と同様とし、第1の実施の形態と同一符号を付与してい
る構成部材については、特に説明のない限り、第1の実
施の形態と同様の機能を持つものとする。
【0047】図2において、21は先入れ先出し可能な
リードバッファメモリ(本発明の「出力用バッファメモ
リ」に対応)であり、転送コントローラ3と出力データ
バス24(本発明の「第2のバス」に対応)を介して接
続されている。22はリードバッファコントローラ(本
発明の「バッファコントローラ」に対応)で、リードバ
ッファメモリ21の制御を行う。6は転送サイズレジス
タ、9はライトカウンタ、25はライトコンパレータ、
23は残量カウンタでリードバッファメモリ21から出
力するデータ数を管理する。27は減算器でリードバッ
ファメモリ21の空き容量を計算する。26は加算器で
残量カウンタ23が出力する値と転送サイズレジスタ6
の値を加算し、結果を残量カウンタ23の初期値として
設定する。11はAND回路、28は空き容量比較器で
ある。3はライトコンパレータ25の出力信号ENB_
、31は空き残量比較器28の出力信号ENB_D
でである。29はライトイネーブル、35はライトクロ
ック、36はリードクロックでリードバッファメモリ2
1に接続されている。32はリードバッファメモリ21
の容量値である。なお、転送コントローラ3、出力デー
タバス24、リードバッファメモリ21およびリードバ
ッファコントローラ22は、本実施の形態におけるデー
タ転送装置を構成するものである。また、第1の実施の
形態と同様に、CPU1、主メモリ2および主メモリコ
ントローラ20は、本発明の「転送相手」に対応するも
のである。
【0048】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0049】CPU1は、主メモリ2内のデータをリー
ドバッファメモリ21へ転送する準備終了後、転送許可
(本発明の「出力許可信号」に対応)、転送サイズおよ
び転送元である主メモリ2のアドレスを、転送コントロ
ーラ3へ送る。転送コントローラ3は、転送許可を受信
後、転送サイズをリードバッファコントローラ22の転
送サイズレジスタ6へ設定する。リードバッファコント
ローラ22は、転送サイズが設定されると、空き容量比
較器28によって、リードバッファメモリ21の空き容
量が転送サイズ値より大きいか否かを判断する。空き容
量比較器28は、転送サイズレジスタ6に設定された値
と減算器27の計算値を常に比較している。減算器27
は、リードバッファメモリ21の容量値から残量カウン
タ23が出力する値を減算しているので、その計算値は
リードバッファメモリ21の空き容量を示していること
になる。
【0050】空き容量比較器28がリードバッファメモ
リ21の空き容量が転送サイズ値より大きいと判断する
と、ENB_Dがアクティブになり、このときENB_
Cはアクティブであるので、AND回路11の出力であ
るライトイネーブル29がアクティブになり、この結果
を受けて転送コントローラ3はマルチバス18に対しア
クセス要求を出す。このアクセス要求に対応するアクセ
ス権を得ると、転送コントローラ3は、主メモリ2のア
ドレスとリードコマンドをマルチバス18を介し主メモ
リコントローラ20へ送る。主メモリコントローラ20
は、アドレスとリードコマンドを受信すると主メモリ2
から転送コントローラ3へデータを転送する。リードデ
ータは、一旦転送コントローラ3内のバッファに格納さ
れ、出力データバス24を介しライトクロック35に同
期してリードバッファメモリ21に書き込まれる。リー
ドバッファメモリ21へデータのライトを開始しすると
同時にライトカウンタ9もライトデータ数のカウントを
開始する。ライトカウンタ9はリードバッファメモリ2
1へデータが入力する間、ライトクロック35に同期し
てカウンタ値をインクリメントし、結果をライトコンパ
レータ25へ伝える。ライトコンパレータ25は転送サ
イズレジスタ6が示す値と比較し転送サイズ分リードし
たか否か判断する。転送サイズ分リードバッファメモリ
21へ転送されるとENB_Cがノンアクティブになる
ので、ライトイネーブル29がノンアクティブになり、
データ転送が停止される。データ転送を停止後、転送サ
イズと残量カウンタ23が示す値を、加算器26で加算
し、加算結果を残量カウンタ23の初期値として設定す
る。
【0051】リードバッファメモリ21からはリードク
ロック36に同期してデータが連続で出力される。残量
カウンタ23はリードクロック36が入力する度にカウ
ント値をディクリメントすることでリードバッファメモ
リ21に残っているデータ数を管理する。
【0052】再び、CPU1が主メモリ2内のデータを
リードバッファメモリ21へ転送する準備終了後、転送
許可、転送サイズおよび転送元である主メモリ2のアド
レスを転送コントローラ3へ送ると、以後は上記動作を
繰り返す。
【0053】リードバッファメモリ21の容量は出力デ
ータの転送レート(本発明の「出力レート」に対応)と
CPU1が転送許可を発行する間隔の最大時間との積算
した値以上の値であり、下記の数2で表現できる。
【0054】
【数2】CAPR ≧ TR × T2 ここでCAPRはリードバッファメモリ21の容量で、
TRは出力データの転送レート、T2はCPU1が転送
許可を発行する間隔の最大時間である。例えば、TRが
3Mbyte/sで、T2が15msのときライトバッ
ファメモリ4の容量は、下記の数4で示すようになる。
【0055】
【数4】CAPR ≧ 45 [Kbyte] CPU1がデータ転送以外の処理や他の転送コントロー
ラから転送を許可するとき、CPU1の転送許可発行間
隔が毎回変化する。しかし、本実施の形態におけるデー
タ転送装置およびデータ転送システムでは、リードバッ
ファメモリ21の容量が、出力データの転送レートと、
CPU1が転送許可を発行する間隔の最大時間との積算
した値以上の値であるため、CPU1の転送許可発行間
隔が毎回変化しても、連続に出力されるデータがリード
バッファメモリ21内で空になることを抑止できる。す
なわち、上記データ転送を実施する場合、従来に比し
て、出力データが途切れることを抑止して、外部へ転送
できる。
【0056】また、本実施の形態におけるデータ転送装
置およびデータ転送システムにおいて、CPU1が転送
許可に対応する転送サイズを、転送終了時にリードバッ
ファメモリ21が空き容量無しになるように、設定する
ことにより、CPU1の転送許可発行間隔が毎回変化し
ても、連続に出力されるデータがリードバッファメモリ
21内で空になることをエラー等の外的要因による以外
は完全に防止することができる。すなわち、上記データ
転送を実施する場合、出力データが途切れることなく、
外部へ転送できる。
【0057】なお、本発明のバッファコントローラは、
本実施の形態においては、残量比較器28等を有するこ
とによって、本発明の出力用バッファメモリへの入力を
制御しているとして説明したが、これに限るものではな
く、少なくとも、本発明の出力許可信号に応じて、出力
用バッファメモリへの入力を制御するものでありさえす
ればよい。
【0058】また、本発明の転送コントローラは、本実
施の形態においては、マルチバス18を介して送信され
てくるデータを一旦格納するバッファを有するとして説
明したが、当該バッファは、マルチバス18上にのって
きたデータを、出力データバス24上にのせるための変
換用としてのものであるので、このような変換が不要で
ある場合には、当該バッファを有する必要はない。
【0059】(第3の実施の形態)図3は、本発明の第
3の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送装置は、第1の実施の形態に
おけるデータ転送装置の機能と、第2の実施の形態にお
けるデータ転送装置の機能とを総合させたものである。
したがって、本実施の形態において、特に説明のないも
のについては、第1、第2の実施の形態と同じとし、第
1、第2の実施の形態と同一符号を付与している構成部
材については、特に説明のない限り、第1、第2の実施
の形態と同様の機能を持つものとする。また、第1、第
2の実施の形態において説明した各変形例についても、
特にことわらない限り、同様の変形を行うことによっ
て、本実施の形態に適用されるものとする。
【0060】図3において、ライトバッファメモリ4お
よびリードバッファメモリ21と、転送コントローラ3
とは、双方向データバス41を介して接続されている。
40は、バッファコントローラ(本発明の「バッファコ
ントローラ」に対応)であり、第1の実施の形態で説明
したライトバッファコントローラ5と、第2の実施の形
態で説明したリードバッファコントローラ22とを含ん
でおり、それぞれによって、ライトバッファメモリ4、
リードバッファメモリ21の制御を行う。42は、転送
許可切り替え回路(本発明の「転送制御手段」に対応)
で、主メモリ2への入力データの転送(ライト転送)と
主メモリ2からの出力データの転送(リード転送)とを
時分割で切り換えるために、CPU1へライト転送許可
要求またはリード転送許可要求を出すものである。
【0061】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、ライトバッファメモリ4へ入力されるデータを主メ
モリ2へ転送するライト動作と主メモリ2からリードバ
ッファメモリ21へデータを転送するリード動作を切り
替えて行う動作について、以下に述べる。
【0062】ライトバッファメモリ4へ入力されるデー
タを主メモリ2へ転送するライト動作と主メモリ2から
リードバッファメモリ21へデータを転送するリード動
作は、第1および第2の実施の形態で説明した動作と同
様である。
【0063】転送許可切り替え回路42は、ライト転送
の転送許可(本発明の「入力許可信号」に対応)に対す
る要求と、リード転送の転送許可(本発明の「出力許可
信号」に対応)に対する要求とを、ライトバッファメモ
リ4の容量、ライト転送の転送レート(本発明の「入力
レート」に対応)、リードバッファメモリ21の容量お
よびリード転送の転送レート(本発明の「出力レート」
に対応)にしたがって、時分割で切り換える。
【0064】例えば、ライト転送の転送レートとリード
転送の転送レートとが等しく、ライトバッファメモリ4
の容量とリードバッファメモリ21の容量が等しい場合
は、転送許可切り替え回路42は、ライト動作の完了
後、CPU1に対しリード転送許可要求を発しリード動
作の完了後はCPU1に対しライト転送許可要求を発す
る。つまり、ライト転送許可要求とリード転送許可要求
の発行タイミングを1:1にする。それぞれの転送許可
要求の切り替えを交互に行うので、ライト動作が連続で
行われたり、またはリード動作が連続で行われることが
ない。すなわち、本実施の形態においては、第1、第2
の実施の形態で得られる効果に加え、ライト転送とリー
ド転送との切り換えに起因する、連続入力されるデータ
の欠落、または、連続出力されるデータの途切れ、を防
止することができる。
【0065】また、転送許可要求の切り替えタイミング
は入出力の転送レート、ライト/リードバッファメモリ
の容量に応じて変えることにより各種ハードウェアに対
応することができる。
【0066】なお、本実施の形態においては、転送許可
切り替え回路をハードウェアで実現したが、これに限る
ものではなく、例えば、CPU1を動作させるソフトウ
ェアで実現してもよい。
【0067】(第4の実施の形態)図4は、本発明の第
4の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送システムは、本発明の入力デ
ータが映像/音声多重化データであり、本発明の出力デ
ータが前記映像/音声多重化データを分離したものであ
り、これらを扱うための映像音声分離回路43を備える
ことに関する点以外は、第3の実施の形態におけるデー
タ転送システムと同じものである。したがって、本実施
の形態において、特に説明のないものについては、第3
の実施の形態と同じとし、第3の実施の形態と同一符号
を付与している構成部材については、特に説明のない限
り、第3の実施の形態と同様の機能を持つものとする。
また、第3の実施の形態において適用される各変形例に
ついても、特にことわらない限り、同様の変形を行うこ
とによって、本実施の形態に適用されるものとする。
【0068】図4において、43は、映像音声分離回路
で映像と音声が多重化したデータを連続映像データと、
連続音声データとに分離するものである。
【0069】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、ライトバッファメモリ4へ入力される映像音声多重
化データを主メモリ2へ転送し、映像・音声分離回路が
この映像音声多重化データを映像データ、音声データに
分離後、主メモリ2からリードバッファメモリ21へ映
像データ、音声データを連続して転送する動作につい
て、以下に述べる。
【0070】ライトバッファメモリ4へ入力されるデー
タを主メモリ2へ転送する入力動作と主メモリ2からリ
ードバッファメモリ21へデータを転送する出力動作
は、第1および第2の実施の形態で説明した動作と同様
である。
【0071】映像と音声が多重化された映像音声多重化
データが、転送コントローラ3等を介して、マルチバス
18上へ入力されると、一旦主メモリ2へ蓄積される。
蓄積された映像音声多重化データには、映像データ用の
識別フラグと音声データ用の識別フラグが付与されてい
る。CPU1は、主メモリ2に蓄積された映像音声多重
化データを映像音声分離回路43へ転送し、映像音声分
離回路43は、映像データ識別フラグと音声データ識別
フラグより連続映像データ(本発明の「連続映像データ
群」に対応)と連続音声データ(本発明の「連続音声デ
ータ群」に対応)とに分離する。分離された連続映像デ
ータ及び連続音声データは、CPU1により再び主メモ
リ2へ転送されるが、各データは、主メモリ2領域内で
は別の領域に確保される。映像音声多重化データに含ま
れる連続映像データまたは連続音声データの割合はそれ
ぞれのデータの圧縮率により時系列に変化する。映像音
声分離回路43は、分離された連続映像データのデータ
長または連続音声データのデータ長より各データのリー
ドバッファメモリ21への転送タイミングを算出し、転
送許可切り替え回路42へ伝える。転送許可切り替え回
路42は、上記転送タイミングより連続映像データまた
は連続音声データの転送許可要求をCPU1へ発する。
CPU1は上記許可要求を受け、主メモリ2からリード
バッファメモリ21への連続映像データまたは連続音声
データの転送許可を転送コントローラ3へ送る。
【0072】よって、映像音声多重化データが入力さ
れ、連続映像データまたは連続音声データに分離後も、
映像音声分離回路43が転送タイミングを転送許可切り
替え回路42に伝えることにより、連続映像データのリ
ード動作が連続で行われたり、または、連続音声データ
のリード動作が連続で行われることがない。すなわち、
本実施の形態においては、第3の実施の形態で得られる
効果に加え、連続映像データの転送と連続音声データの
転送との切り換えに起因する、連続出力されるデータの
途切れを防止することができる。
【0073】また、転送許可要求の切り替えタイミング
は入出力の転送レート、ライト/リードバッファメモリ
の容量に応じて変えることにより各種ハードウェアに対
応することができる。
【0074】なお、本実施の形態においては、映像音声
分離回路および転送許可切り替え回路をハードウェアで
実現したが、これに限るものではなく、例えば、いずれ
かまたは両方共にCPU1を動作させるソフトウェアで
実現してもよい。
【0075】また、本実施の形態におけるデータ転送シ
ステムは、本発明の入力データが映像/音声多重化デー
タであり、本発明の出力データが前記映像/音声多重化
データを分離したものであり、これらを扱うための映像
音声分離回路43を備えることに関する点以外は、第3
の実施の形態におけるデータ転送システムと同じもので
あるとして説明したが、これに限るものではなく、例え
ば、本発明の出力データが映像/音声多重化データを分
離したものであり、これらを扱うための映像音声分離回
路を備えることに関する点以外は、第2の実施の形態に
おけるデータ転送システムと同じものであるとしても、
連続映像データの転送と連続音声データの転送との切り
換えに起因する、連続出力されるデータの途切れを防止
することができる。
【0076】(第5の実施の形態)図5は、本発明の第
5の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送装置は、本発明の装置側転送
管理手段に対応する保護信号検出回路44を備えること
に関する点以外は、第1の実施の形態におけるデータ転
送装置と同様なものである。したがって、本実施の形態
において、特に説明のないものについては、第1の実施
の形態と同じとし、第1の実施の形態と同一符号を付与
している構成部材については、特に説明のない限り、第
1の実施の形態と同様の機能を持つものとする。また、
第1の実施の形態において説明した各変形例について
も、特にことわらない限り、同様の変形を行うことによ
って、本実施の形態に適用されるものとする。
【0077】図5において、44は、保護信号検出回路
であり、ライトバッファメモリ4および転送コントロー
ラ3と入力データバス19を介して接続されている。
【0078】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0079】ライトバッファメモリ4からデータのリー
ドが開始されるまでの動作は、第1の実施の形態で説明
したものと同様のものである。ライトバッファメモリ4
からリードされたデータは、リードクロック16に同期
して入力データバス19を介し保護信号検出回路44へ
入力される。保護信号検出回路44では、連続入力され
るデータから保護信号の検出を行い、上記保護信号が所
定の保護信号と一致していれば、転送コントローラ3へ
の転送を許可し、マルチバス18を介し転送することが
出来る。上記保護信号と比較する所定の保護信号はCP
U1が転送コントローラ3を通じ保護信号検出回路44
に設定されている。保護信号検出回路44が検出した保
護信号が所定の保護信号と異なれば、主メモリ2への転
送は行われない。転送が許可されると、ライトバッファ
メモリ4からリードされたデータは、一旦、転送コント
ローラ3内のバッファに格納され、格納後、転送コント
ローラ3は、マルチバス18に対しアクセス要求を出
す。アクセス権を得ると転送コントローラ3は主メモリ
2のアドレス、ライトコマンド、データをマルチバス1
8を介し主メモリコントローラ20へ送り、データは主
メモリ2へ書き込まれる。
【0080】よって、本実施の形態においては、第1の
実施の形態で得られる効果に加え、保護信号検出回路4
4で転送を許可されない連続入力データは、主メモリ2
へ転送する事が出来ないため、著作権が保護される映像
データまた音声データ等のコピーを防止することができ
る。
【0081】なお、本実施の形態においては、保護信号
検出回路44を転送コントローラ3とライトバッファメ
モリ4の間に設けたが、これに限るものではなく、例え
ば、転送コントローラ3とマルチバス18の間、または
ライトバッファメモリ4の入力段に設けても良い。
【0082】また、本実施の形態におけるデータ転送装
置は、本発明の装置側転送管理手段に対応する保護信号
検出回路44を備えることに関する点以外は、第1の実
施の形態におけるデータ転送装置と同じものであるとし
て説明したが、これに限るものではなく、例えば、本発
明の装置側転送管理手段に対応する保護信号検出回路4
4を備えることに関する点以外は、第3または第4の実
施の形態におけるデータ転送装置と同じものであるとし
ても、著作権が保護される映像データまた音声データ等
のコピーを防止することができる。
【0083】また、本発明の装置側転送管理手段は、本
実施の形態においては、連続入力されるデータ中の保護
信号が所定の保護信号と一致していれば、転送コントロ
ーラ3への転送を許可するものであるとして説明した
が、これに限るものではなく、例えば、連続入力される
データ中の保護信号が所定の保護信号と一致していなけ
れば、転送コントローラ3への転送を許可するものであ
るとしてもよい。要するに、連続入力されるデータ中の
保護信号の有無もしくは前記保護信号にしたがって、転
送相手への送信を許可するものであればよい。
【0084】(第6の実施の形態)図6は、本発明の第
6の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送システムは、本発明の相手側
転送管理手段に対応する転送管理回路45を備えること
に関する点以外は、第2の実施の形態におけるデータ転
送システムと同様のものである。したがって、本実施の
形態において、特に説明のないものについては、第2の
実施の形態と同じとし、第2の実施の形態と同一符号を
付与している構成部材については、特に説明のない限
り、第2の実施の形態と同様の機能を持つものとする。
また、第2の実施の形態において説明した各変形例につ
いても、特にことわらない限り、同様の変形を行うこと
によって、本実施の形態に適用されるものとする。
【0085】図6において、45は転送管理回路で主メ
モリ2からの転送を管理するものである。
【0086】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0087】CPU1は、主メモリ2に書き込まれてい
る転送データから保護信号を抽出する。転送管理回路4
5では、CPU1が抽出した保護信号が所定の保護信号
と一致していれば、外部出力を許可し、転送コントロー
ラ3へ転送することが出来る。抽出した保護信号と比較
する所定の保護信号はCPU1により設定されている。
CPU1が抽出した保護信号が所定の保護信号と異なれ
ば、転送管理回路45は、外部、またはマルチバス18
への転送を許可しない。
【0088】転送管理回路45がデータ転送の許可を行
うとCPU1は主メモリ2内のデータをリードバッファ
メモリ21へ転送する準備終了後、転送許可、転送サイ
ズおよび転送元である主メモリ2のアドレスを転送コン
トローラ3へ送る。これ以降の動作は、第2の実施の形
態で説明したものと同じである。
【0089】よって、本実施の形態においては、第2の
実施の形態で得られる効果に加え、転送管理回路45で
転送を許可されない連続出力データは主メモリ2から転
送する事が出来ないため、著作権が保護される映像デー
タまた音声データ等のコピーを防止することができる。
【0090】なお、本実施の形態においては、転送管理
回路をハードウェアで実現したが、これに限るものでは
なく、例えば、CPU1を動作させるソフトウェアで実
現してもよい。
【0091】また、本実施の形態におけるデータ転送シ
ステムは、本発明の相手側転送管理手段に対応する転送
管理回路45を備えることに関する点以外は、第2の実
施の形態におけるデータ転送システムと同じものである
として説明したが、これに限るものではなく、例えば、
本発明の相手側転送管理手段に対応する転送管理回路4
5を備えることに関する点以外は、第3または第4の実
施の形態におけるデータ転送装置と同じものであるとし
ても、著作権が保護される映像データまた音声データ等
のコピーを防止することができる。
【0092】また、本発明の相手側転送管理手段は、本
実施の形態においては、出力データ中の保護信号が所定
の保護信号と一致していれば、マルチバス18等への転
送を許可するものであるとして説明したが、これに限る
ものではなく、例えば、出力データ中の保護信号が所定
の保護信号と一致していなければ、マルチバス18等へ
の転送を許可するものであるとしてもよい。要するに、
出力データ中の保護信号の有無もしくは前記保護信号に
したがって、データ転送装置への送信を許可するもので
あればよい。
【0093】(第7の実施の形態)図7は、本発明の第
7の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送装置は、第1の暗号化回路5
0を備えることに関する点以外は、第1の実施の形態に
おけるデータ転送装置と同じものである。したがって、
本実施の形態において、特に説明のないものについて
は、第1の実施の形態と同じとし、第1の実施の形態と
同一符号を付与している構成部材については、特に説明
のない限り、第1の実施の形態と同様の機能を持つもの
とする。また、第1の実施の形態において説明した各変
形例についても、特にことわらない限り、同様の変形を
行うことによって、本実施の形態に適用されるものとす
る。
【0094】図7において、50は、第1の暗号化回路
であり、ライトバッファメモリ4および転送コントロー
ラ3と入力データバス19を介して接続されている。
【0095】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0096】ライトバッファメモリ4からデータのリー
ドが開始されるまでの動作は、第1の実施の形態で説明
したものと同じである。ライトバッファメモリからリー
ドされたデータは、リードクロック16に同期して入力
データバス19を介し第1の暗号化回路50へ入力され
る。第1の暗号化回路50では、連続入力するデータか
ら保護信号の検出を行う。
【0097】表1に保護信号の例を示す。
【0098】
【表1】 前記の表1において、モードAでは自由にコピー可能で
あること、モードBでは所定の認証を行えばコピー可能
であること、モードCでは1世代コピー可能なデータの
コピーが既に実施されたこと、モードDでは所定の認証
を行えばデータ交換可能であるがコピーは禁止されるこ
とを示している。尚、保護信号としては、表1に示すよ
うな4モードでなく、モードAに相当するコピー可、モ
ードDに相当するコピー不可の2種類としている場合も
ある。
【0099】上記保護信号による暗号化制御の方法とし
て、例えば、上記保護信号が所定の保護信号と一致して
いれば、連続入力データを暗号化し転送コントローラ3
へ転送することが出来る。上記保護信号と比較する所定
の保護信号は、CPU1が転送コントローラ3を通じ第
1の暗号化回路50に設定されている。第1の暗号化回
路50が検出した保護信号が所定の保護信号と異なれ
ば、主メモリ2への転送は行われない。転送が許可され
ると連続入力データは暗号化され、ライトバッファメモ
リ4からリードされたデータは、一旦、転送コントロー
ラ3内のバッファに格納され、格納後、転送コントロー
ラ3は、マルチバス18に対しアクセス要求を出す。ア
クセス権を得ると転送コントローラ3は、主メモリ2の
アドレス、ライトコマンド、データをマルチバス18を
介し主メモリコントローラ20へ送り、データは主メモ
リ2へ書き込まれる。
【0100】上記保護信号による暗号化制御の別の方法
として、検出された保護信号にしたがって、例えばモー
ドB、C、Dであれば、連続入力データは暗号化され、
ライトバッファメモリ4からリードされたデータは、一
旦、転送コントローラ3内のバッファに格納され、格納
後、転送コントローラ3は、マルチバス18に対しアク
セス要求を出す。アクセス権を得ると転送コントローラ
3は、主メモリ2のアドレス、ライトコマンド、データ
をマルチバス18を介し主メモリコントローラ20へ送
り、データは主メモリ2へ書き込まれる。抽出された保
護信号にしたがって、例えばモードAであれば、連続入
力データは暗号化されることなく、ライトバッファメモ
リ4からリードされたデータは、一旦、転送コントロー
ラ3内のバッファに格納され、格納後、転送コントロー
ラ3は、マルチバス18に対しアクセス要求を出す。ア
クセス権を得ると転送コントローラ3は、主メモリ2の
アドレス、ライトコマンド、データをマルチバス18を
介し主メモリコントローラ20へ送り、データは主メモ
リ2へ書き込まれる。
【0101】よって、本実施の形態においては、第1の
実施の形態で得られる効果に加え、第1の暗号化回路5
0で転送を許可され暗号化された連続入力データが著作
権保護を必要とする映像データまた音声データ等であっ
た場合、主メモリ2へ転送されても暗号を解読しない限
り元の映像データ、または音声データに復号することが
できないのでコピー防止になる。
【0102】なお、本実施の形態においては、第1の暗
号化回路50を転送コントローラ3とライトバッファメ
モリ4の間に設けたが、これに限るものではなく、例え
ば、転送コントローラ3とマルチバス18の間、または
ライトバッファメモリ4の入力段に設けても良い。
【0103】また、本実施の形態におけるデータ転送装
置は、本発明の暗号化手段に対応する第1の暗号化回路
50を備えることに関する点以外は、第1の実施の形態
におけるデータ転送装置と同じものであるとして説明し
たが、これに限るものではなく、例えば、本発明の暗号
化手段に対応する第1の暗号化回路50を備えることに
関する点以外は、第3または第4の実施の形態における
データ転送装置と同じものであるとしても、著作権が保
護される映像データまた音声データ等のコピーを防止す
ることができる。
【0104】本発明の第1の暗号化手段は、本実施の形
態においては、連続入力されるデータが所定の保護信号
を含んでいるかどうかを検出して、前記所定の保護信号
を含んでいる場合、当該データを暗号化して、転送相手
へ送信するものであればよい。
【0105】(第8の実施の形態)図8は、本発明の第
8の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図である。本実施
の形態におけるデータ転送システムは、転送相手側にお
いて暗号のための認証を行う第1の認証手段51、転送
装置側において認証を行う第2の認証手段201を備え
ることに関する点以外は、第2の実施の形態におけるデ
ータ転送システムと同じものである。したがって、本実
施の形態において、特に説明のないものについては、第
2の実施の形態と同じとし、第2の実施の形態と同一符
号を付与している構成部材については、特に説明のない
限り、第2の実施の形態と同様の機能を持つものとす
る。また、第2の実施の形態において説明した各変形例
についても、特にことわらない限り、同様の変形を行う
ことによって、本実施の形態に適用されるものとする。
【0106】図8において、51は第1の認証回路で主
メモリ2内の暗号化されたデータを認証するものであ
る。
【0107】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0108】CPU1は、主メモリ2に書き込まれてい
る暗号化された転送データから保護信号を抽出する。第
1の暗号認証回路51では、CPU1が抽出した保護信
号が所定の保護信号と一致していれば、主メモリ2内の
暗号化された転送データの相手先である転送コントロー
ラ3に対して認証を行う。転送コントローラ3が第1の
暗号認証回路51によって認証されると、暗号化された
転送データを転送コントローラ3へ転送することが出来
る。抽出した保護信号と比較する所定の保護信号はCP
U1により設定されている。第1の暗号認証回路51
は、抽出した保護信号で認証できなければ、または、C
PU1が抽出した保護信号が所定の保護信号と異なれ
ば、CPU1に対して主メモリ2から外部またはマルチ
バス18への転送を許可しない。
【0109】第1の認証回路51と第2の認証手段20
1が暗号化された転送データの認証を行うとCPU1は
主メモリ2内のデータをリードバッファメモリ21へ転
送する準備終了後、転送許可、転送サイズおよび転送元
である主メモリ2のアドレスを転送コントローラ3へ送
る。これ以降の動作は、第2の実施の形態で説明したも
のと同じである。なお、暗号化されたデータの解読は、
最終的な出力先で行われる。
【0110】よって、本実施の形態においては、第2の
実施の形態で得られる効果に加え、第1の認証回路51
で認証されない連続出力データは主メモリ2から転送す
る事が出来ないため、著作権が保護される映像データま
た音声データ等のコピーを防止することができる。
【0111】また、本実施の形態におけるデータ転送シ
ステムは、第1の認証手段51、第2の認証手段201
を備えることに関する点以外は、第2の実施の形態にお
けるデータ転送システムと同じものであるとして説明し
たが、これに限るものではなく、例えば、本発明の第1
の認証手段51、第2の認証手段201を備えることに
関する点以外は、第3または第4の実施の形態における
データ転送装置と同じものであるとしても、著作権が保
護される映像データまた音声データ等のコピーを防止す
ることができる。
【0112】また、本実施の形態においては、出力デー
タ中の保護信号が所定の保護信号と一致しており、か
つ、転送コントローラ3が認証されれば、マルチバス1
8等への転送を許可するものであるとして説明したが、
これに限るものではなく、認証を行わずに、マルチバス
18等への転送を許可するものであるとしてもよい。要
するに、出力データ中の保護信号の有無もしくは前記保
護信号にしたがって、データ転送装置に対して認証を行
い、前記データ転送装置が認証された場合に限り、前記
データ転送装置への送信を許可するデものであればよ
い。
【0113】(第9の実施の形態)図9は、本発明の第
9の実施の形態におけるデータ転送装置およびデータ転
送システムの概略構成を示すブロック図、図10はマル
チバス18に送られるデータの構成を示す図、図11は
転送の手順を示す図である。
【0114】図9において、本実施の形態におけるデー
タ転送装置は、第2の暗号化回路501、保護信号検出
回路502、第2の認証手段201、第1の認証手段5
1を備えることに関する点以外は、第1の実施の形態に
おけるデータ転送装置と同じものである。したがって、
本実施の形態において、特に説明のないものについて
は、第1の実施の形態と同じとし、第1の実施の形態と同
一符号を付与している構成部材については、特に説明の
ない限り、第1の実施の形態と同様の機能を持つものと
する。また、第1の実施の形態において説明した各変形
例についても、特にことわらない限り、同様の変形を行
うことによって、本実施の形態に適用されるものとす
る。図10において、510はデータパケット、511
は暗号化モード情報を含むヘッダである。
【0115】図9において、501は第2の暗号化回路
である。502は保護信号検出手段であり、転送コント
ローラ3とライトバッファメモリ4とに接続され、連続
入力データから保護信号を検出し暗号化モード情報を出
力する。201は第2の認証手段であり、転送コントロ
ーラ3に接続されている。
【0116】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0117】ライトバッファメモリ4からデータのリー
ドが開始されるまでの動作は、第1の実施の形態で説明
したものと同じである。ライトバッファメモリからリー
ドされたデータは、リードクロック16に同期して入力
データバス19を介し第2の暗号化回路501と保護信
号検出回路502へ入力される。保護信号検出回路50
2では、連続入力するデータから保護信号の検出を行
い、第2の暗号化回路501に設定する。保護信号は第
7の実施の形態における表1と同様なものとする。
【0118】図11は転送手順を示す。転送装置と転送
相手とは、マルチバスの初期化520を行う。次に転送
装置は転送相手に対して保護信号を送る。転送相手は保
護情報に従って、必要な場合、認証要求522を転送装
置に対して行い、転送装置と転送相手は認証523を行
う。認証523が第1の認証手段51と第2の認証手段
201との間で成立後、転送装置は転送相手に対して暗
号化データ転送524を行う。
【0119】図9において、検出された保護信号にした
がって、例えば、表1に示したモードB、C、Dであれ
ば、連続入力データは暗号化され、ライトバッファメモ
リ4からリードされたデータは、一旦、転送コントロー
ラ3内のバッファに格納され、格納後、転送コントロー
ラ3は、マルチバス18に対しアクセス要求を出す。ア
クセス権を得ると転送コントローラ3は、主メモリ2の
アドレス、ライトコマンド、データをマルチバス18を
介し主メモリコントローラ20へ送り、データは主メモ
リ2へ書き込まれる。
【0120】抽出された保護信号にしたがって、例え
ば、表1に示すモードAであれば、連続入力データは暗
号化されることなく、ライトバッファメモリ4からリー
ドされたデータは、一旦、転送コントローラ3内のバッ
ファに格納され、格納後、転送コントローラ3は、マル
チバス18に対しアクセス要求を出す。アクセス権を得
ると転送コントローラ3は、主メモリ2のアドレス、ラ
イトコマンド、データをマルチバス18を介し主メモリ
コントローラ20へ送り、データは主メモリ2へ書き込
まれる。
【0121】また、保護信号検出回路502によって検
出された保護信号に従って設定された暗号化モード情報
が設定される。下記の表2に暗号化モード情報の例を示
す。
【0122】暗号化モード情報は暗号化されたデータに
付属して送られる。保護信号から暗号化モード情報の生
成方法は、ここでは保護信号そのままとしているが、こ
れに限定されることはない。
【0123】
【表2】 上記の表2において、モードAでは自由にコピー可能で
あること、モードBでは所定の認証を行えばコピー可能
であること、モードCでは1世代コピー可能なデータの
コピーが既に実施されたこと、モードDでは所定の認証
を行えばデータ交換可能であるがコピーは禁止されるこ
とを示している。
【0124】暗号化モード情報は、暗号化されることな
く保護信号検出手段502から転送コントローラ3に送
られる。暗号化モード情報は暗号化されていないので、
転送相手は転送データが暗号化されていても暗号化モー
ド情報を読み取ることができる。図11において、アク
セス権を得ると転送コントローラ3は、主メモリ2のア
ドレス、ライトコマンド、データをマルチバス18を介
し主メモリコントローラ20へ送り、データは主メモリ
2へ書き込まれる。
【0125】図10にマルチバス18に送られるデータ
の例を示す。暗号化モード情報はヘッダ511に含めて
送られるが暗号化されていないので、データパケットが
暗号化されていてもいなくても転送相手が利用すること
ができる。データパケット510は暗号化モード情報に
よって暗号化される場合と暗号化されない場合とがあ
る。
【0126】よって、本実施の形態においては、第1の
実施の形態で得られる効果に加え、第2の暗号化回路5
01で暗号化された連続入力データが著作権保護を必要
とする映像データまた音声データ等であった場合、主メ
モリ2へ転送されても暗号を解読しない限り元の映像デ
ータ、または音声データに復号することができないので
コピー防止になる。
【0127】また、本実施の形態におけるデータ転送装
置は、第2の暗号化回路501、保護信号検出回路50
2、第2の認証手段201、第1の認証手段51を備え
ることに関する点以外は、第1の実施の形態におけるデ
ータ転送装置と同じものであるとして説明したが、これ
に限るものではなく、例えば、第2の暗号化回路50
1、保護信号検出回路502、第2の認証手段201、
第1の認証手段51を備えることに関する点以外は、第
3〜7の実施の形態におけるデータ転送装置と同じもの
であるとしても、著作権が保護される映像データまた音
声データ等のコピーを防止することができる。
【0128】(第10の実施の形態)図12は、本発明
の第10の実施の形態におけるデータ転送装置およびデ
ータ転送システムの概略構成を示すブロック図、図13
にマルチバス18に送られるデータの構成を示す図であ
る。
【0129】図12において、本実施の形態におけるデ
ータ転送装置は、パケット識別信号(PID)を検出す
るPID検出手段530を備えることに関する点以外
は、第9の実施の形態におけるデータ転送装置と同様な
ものである。したがって、本実施の形態において、特に
説明のないものについては、第9の実施の形態と同じと
し、第9の実施の形態と同一符号を付与している構成部
材については、特に説明のない限り、第9の実施の形態
と同様の機能を持つものとする。また、第9の実施の形
態において説明した各変形例についても、特にことわら
ない限り、同様の変形を行うことによって、本実施の形
態に適用されるものとする。図13において、531は
プログラムAのパケット、532はプログラムBのパケ
ットである。
【0130】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0131】ライトバッファメモリ4からデータのリー
ドが開始されるまでの動作は、第1の実施の形態で説明
したものと同じである。ライトバッファメモリからリー
ドされたデータは、リードクロック16に同期して入力
データバス19を介し第2の暗号化回路501と保護信
号検出回路502へ入力される。保護信号検出回路50
2では、連続入力するデータから保護信号の検出を行
い、第2の暗号化手段に設定され、また暗号化モード情
報が生成される。また、PID検出手段530は、入力
データのパケットに付加されているパケット識別信号
(PID)を検出して第2の暗号化回路501に送る。
第2の暗号化回路は暗号化を行うか否かの制御を行う。
すなわち、図13において、プログラムAがコピーフリ
ーであるとすると暗号化を行わず暗号化モード情報とし
て例えばモードAとしプログラムAのパケット先頭のヘ
ッダ情報として付加し、プログラムBが1世代コピー可
であるとすると暗号化を行うとともに暗号化モード情報
として例えばモードBとしてプログラムBの先頭のヘッ
ダ情報として付加する。暗号化モード情報511は暗号
化されていないので、データパケットが暗号化されてい
てもいなくても転送相手が利用することができる。デー
タパケット510は暗号化モード情報によって暗号化さ
れる場合と暗号化されない場合とがある。
【0132】よって、本実施の形態においては、第9の
実施の形態で得られる効果に加え、プログラム毎に暗号
化を変えることができるとともに暗号化モード情報を変
えて送ることができるので、暗号化データと暗号化され
ないデータとを多重して送ることができる。
【0133】尚、認証が不要である場合には第1の認証
手段201、第2の認証手段51を使用しないのはいう
までもない。
【0134】(第11の実施の形態)図14は、本発明
の第11の実施の形態におけるデータ転送装置およびデ
ータ転送システムの概略構成を示すブロック図である。
図14にて、本実施の形態におけるデータ転送装置は、
暗号化復号回路550、PID再生手段551、保護信
号再生回路552、第2の認証手段553、第1の認証
手段51を備えることに関する点以外は、第2の実施の
形態におけるデータ転送装置と同じものである。したが
って、本実施の形態において、特に説明のないものにつ
いては、第2の実施の形態と同じとし、第2の実施の形
態と同一符号を付与している構成部材については、特に
説明のない限り、第2の実施の形態と同様の機能を持つ
ものとする。また、第2の実施の形態において説明した
各変形例についても、特にことわらない限り、同様の変
形を行うことによって、本実施の形態に適用される。
【0135】図14において、550は転送相手から受
け取った出力データが暗号化されたものである場合復号
する暗号化復号手段である。551はPID再生回路で
あり転送相手から受け取った出力データからPIDを抽
出する。552は保護信号検出手段であり、転送コント
ローラ3とリードバッファメモリ21とに接続され、転
送相手からの出力データから保護信号を検出し暗号化モ
ードを設定する。553は第2の認証手段であり、転送
コントローラに接続されている。保護信号は表1と同
じ、暗号化モード情報は表2と同じとする。
【0136】以上のように構成された本実施の形態にお
けるデータ転送装置およびデータ転送システムについ
て、以下に、その動作を述べる。
【0137】保護信号再生手段552は転送相手側から
出力されるデータから保護信号を抽出し、復号手段55
0に設定すると、復号手段は上記保護信号に従って復号
する。もし、転送相手からの出力データが複数プログラ
ムをパケット多重化しプログラム毎に暗号を施したもの
である場合、PID再生回路551がPIDを検出して
暗号化復号手段550に設定する。復号手段は設定され
たPIDを有するプログラムのみを復号する。
【0138】その他の動作は第2の実施の形態と同様で
ある。
【0139】以上のように、本発明の第11の実施の形
態によれは、転送相手からの出力データが暗号化された
ものである場合、保護信号に従って復号することがで
き、かつ複数プログラムを多重化した多重化データであ
る場合に選択的に復号することができるという利点があ
る。
【0140】なお、上述した第1〜第11の実施の形態
においては、本発明のデータ転送装置およびデータ転送
システムを中心に説明したが、本発明のプログラム記録
媒体は、以上説明した各手段、コントローラ、メモリな
どの各構成要素の機能の全部または一部をコンピュータ
によって実行させるプログラムを格納する記録媒体であ
る。
【0141】また、上記本実施の形態においては、各手
段、回路等をハード的に実現したが、これに限らず、コ
ンピュータを用いてソフトウェア的に実現してもよい。
【0142】
【発明の効果】以上説明したところから明らかなよう
に、請求項1〜請求項3の本発明は、バスアクセス許可
の発行時間間隔が不規則になっても連続入出力するデー
タが途切れることを抑止できるデータ転送装置を提供す
ることができる。
【0143】また、請求項4、請求項5の本発明は、連
続入出力データの途切れ防止という本発明の効果に加
え、著作権保護が必要な転送データの不正コピーを防止
できるデータ転送装置を提供することができる。
【0144】また、請求項6の本発明は、連続入出力デ
ータの途切れ防止という本発明の効果に加えて、認証に
よって著作権保護が必要な転送データの不正コピーをよ
り確実に防止できるデータ転送装置を提供することがで
きる。
【0145】また、請求項7の本発明は、連続入出力デ
ータの途切れ防止という本発明の効果に加えて、暗号化
モード情報を送ることができるので転送データのコピー
可否情報を転送相手に伝達することができる。
【0146】また、請求項8の本発明は、連続入出力デ
ータの途切れ防止という本発明の効果に加えて、プログ
ラム毎に暗号を施すことができるので暗号化すべきデー
タと暗号化する必要のないデータとを多重して効率的
に、転送装置から転送相手に送ることができる。
【0147】また、請求項9の発明は、PIDを暗号化
することなく送ることができるので、転送相手側は暗号
化の有無によらず所定のプログラムのパケットを抽出す
ることができる。
【0148】また、請求項10の本発明は、連続入出力
データの途切れ防止という本発明の効果に加えて、プロ
グラム毎に暗号を施すとともに暗号化モード情報もプロ
グラム毎に付加することができるので転送データのコピ
ー可否情報をプログラム毎に設定することができる。
【0149】また、請求項11の本発明は、バスアクセ
ス許可の発行時間間隔が不規則になっても連続入出力す
るデータが途切れることを抑止できるデータ転送システ
ムを提供することができる。
【0150】また、請求項12の本発明は、バスアクセ
ス許可の発行時間間隔が不規則になっても連続入出力す
るデータが途切れることを、エラー等の外的要因による
以外は完全に防止するデータ転送システムを提供するこ
とができる。
【0151】また、請求項13の本発明は、入力データ
転送と出力データ転送との切り換えに起因する、連続入
力されるデータの欠落、または、連続出力されるデータ
の途切れ、を防止するデータ転送システムを提供するこ
とができる。
【0152】また、請求項14の本発明は、連続映像デ
ータ群の転送と連続音声データ群の転送との切り換えに
起因する、連続出力されるデータの途切れを防止するデ
ータ転送システムを提供することができる。
【0153】また、請求項15〜請求項18の本発明
は、連続データの途切れ防止という本発明の効果に加
え、著作権保護が必要な転送データの不正コピーを防止
できるデータ転送システムを提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図2】本発明の第2の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図3】本発明の第3の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図4】本発明の第4の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図5】本発明の第5の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図6】本発明の第6の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図7】本発明の第7の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図8】本発明の第8の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図9】本発明の第9の実施の形態におけるデータ転送
装置およびデータ転送システムの概略構成を示すブロッ
ク図である。
【図10】本発明の第9の実施の形態におけるマルチバ
スに送られるデータの構成を示す図である。
【図11】本発明の第9の実施の形態におけるデータ転
送手順を示す図である。
【図12】本発明の第10の実施の形態におけるデータ
転送装置およびデータ転送システムの概略構成を示すブ
ロック図である。
【図13】本発明の第10の実施の形態におけるマルチ
バスに送られるデータの構成を示す図である。
【図14】本発明の第11の実施の形態におけるデータ
転送装置およびデータ転送システムの概略構成を示すブ
ロック図である。
【図15】従来のPCIバスのシステム構成図である。
【符号の説明】
1 中央処理装置(CPU) 2 主メモリ 3 転送コントローラ 4 ライトバッファメモリ 5 ライトバッファコントローラ 6 転送サイズレジスタ 7 リードカウンタ 8 リードコンパレータ 9 ライトカウンタ 10 減算器 11 AND回路 12 残量比較器 18 マルチバス 19 入力データバス 20 主メモリコントローラ 21 リードバッファメモリ 22 リードバッファコントローラ 23 残量カウンタ 24 出力データバス 25 ライトコンパレータ 26 加算器 28 残量比較器 40 バッファコントローラ 41 双方向データバス 42 転送許可切り替え回路 43 映像音声分離回路 44 保護信号検出回路 45 転送管理回路 50 第1の暗号化回路 51 第1の認証回路 201 第2の認証回路 501 第2の暗号化回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 連続入力されてくる入力データを、一時
    格納して、転送相手が発する入力許可信号に応じて、前
    記転送相手へ第1のバスを介して送信するデータ転送装
    置において、 前記連続入力されてくる入力データを一時格納する入力
    用バッファメモリと、 前記転送相手と前記第1のバスを介して接続されてお
    り、前記入力許可信号を前記第1のバスを介して入手
    し、前記入力用バッファメモリから出力される前記一時
    格納された入力データを前記第1のバスを介して前記転
    送相手へ送信する転送コントローラと、 前記入力用バッファメモリと前記転送コントローラとの
    間のデータ転送を行う第2のバスと、 前記入力許可信号に応じて、前記入力用バッファメモリ
    の出力を制御するバッファコントローラとを備え、 前記入力用バッファメモリの容量CAPWは、前記連続
    入力されてくる入力データの入力レートをT1、前記転
    送相手が発する前記入力許可信号の発信時間間隔の想定
    される最大値をTWとすると、下記の数1を満足するこ
    とを特徴とするデータ転送装置。 【数1】CAPW ≧ TW × T1
  2. 【請求項2】 転送相手が発する出力許可信号にしたが
    って、前記転送相手から第1のバスを介して送信されて
    くる出力データを、一時格納して、連続出力するデータ
    転送装置において、 前記転送相手と前記第1のバスを介して接続されてお
    り、前記出力許可信号および前記送信されてくる出力デ
    ータを、前記第1のバスを介して入手する転送コントロ
    ーラと、 前記送信されてくる出力データを一時格納して、連続出
    力する出力用バッファメモリと、 前記出力用バッファメモリと前記転送コントローラとの
    間のデータ転送を行う第2のバスと、 前記出力許可信号に応じて、前記出力用バッファメモリ
    への入力を制御するバッファコントローラとを備え、 前記出力用バッファメモリの容量CAPRは、前記連続
    出力される出力データの出力レートをT2、前記転送相
    手が発する前記出力許可信号の発信時間間隔の想定され
    る最大値をTRとすると、下記の数2を満足することを
    特徴とするデータ転送装置。 【数2】CAPR ≧ TR × T2
  3. 【請求項3】 連続入力されてくる入力データを、一時
    格納して、転送相手が発する入力許可信号に応じて、前
    記転送相手へ第1のバスを介して送信し、前記転送相手
    が発する出力許可信号にしたがって、前記転送相手から
    第1のバスを介して送信されてくる出力データを、一時
    格納して、連続出力するデータ転送装置において、 前記連続入力されてくる入力データを一時格納する入力
    用バッファメモリと、 前記送信されてくる出力データを一時格納して、連続出
    力する出力用バッファメモリと、 前記転送相手と前記第1のバスを介して接続されてお
    り、前記入力許可信号、前記出力許可信号および前記送
    信されてくる出力データを前記第1のバスを介して入手
    し、前記入力用バッファメモリから出力される前記一時
    格納された入力データを前記第1のバスを介して前記転
    送相手へ送信し、また前記出力データを前記第1のバス
    を介して前記出力用バッファメモリに送信する転送コン
    トローラと、 前記入力用バッファメモリおよび前記出力用バッファメ
    モリと前記転送コントローラとの間のデータ転送を行う
    第2のバスと、 前記入力許可信号に応じて、前記入力用バッファメモリ
    の出力を制御し、前記出力許可信号に応じて、前記出力
    用バッファメモリへの入力を制御するバッファコントロ
    ーラとを備え、 前記入力用バッファメモリの容量CAPWは、前記連続
    入力されてくる入力データの入力レートをT1、前記転
    送相手が発する前記入力許可信号の発信時間間隔の想定
    される最大値をTWとすると、下記の数1を満足し、 前記出力用バッファメモリの容量CAPRは、前記連続
    出力される出力データの出力レートをT2、前記転送相
    手が発する前記出力許可信号の発信時間間隔の想定され
    る最大値をTRとすると、下記の数2を満足することを
    特徴とするデータ転送装置。 【数1】CAPW ≧ TW × T1 【数2】CAPR ≧ TR × T2
  4. 【請求項4】 前記入力データが所定の保護信号を含ん
    でいるかどうかを検出して保護信号を抽出して、前記保
    護信号の有無もしくは前記保護信号にしたがって、前記
    転送相手への送信を許可する装置側転送管理手段を備え
    ることを特徴とする請求項1または3に記載のデータ転
    送装置。
  5. 【請求項5】 前記入力データが所定の保護信号を含ん
    でいるかどうかを検出し、前記所定の保護信号を含んで
    いる場合、前記入力データを暗号化して、前記転送相手
    へ送信する暗号化手段を備えることを特徴とする請求項
    1、3、4のいずれかに記載のデータ転送装置。
  6. 【請求項6】 前記データ転送相手に対して認証が必要
    とされる場合には、前記認証を行う認証手段を有するこ
    とを特徴とする請求項4または請求項5に記載のデータ
    転送装置。
  7. 【請求項7】 前記入力データを暗号化したデータとと
    もに、前記保護信号に従って設定した暗号化モード情報
    を暗号化することなく送る前記転送コントローラを有す
    る請求項4、または請求項5、または請求項6に記載の
    データ転送装置。
  8. 【請求項8】 前記入力データは複数プログラムをパケ
    ット多重化した多重化データであって、前記プログラム
    毎に選択的に暗号化して前記転送相手へ送る暗号化手段
    を備えた請求項5、または請求項6、または請求項7に
    記載のデータ転送装置。
  9. 【請求項9】 前記複数プログラムを識別するパケット
    識別子を暗号化することなく前記転送相手へ送る前記転
    送コントローラを備えた請求項8に記載のデータ転送装
    置。
  10. 【請求項10】 前記多重化パケットデータの前記プロ
    グラム毎に前記暗号化モード情報を暗号化することなく
    付加して転送する前記転送コントローラを備えた請求項
    8、または請求項9に記載のデータ転送装置。
  11. 【請求項11】 請求項1〜請求項10のいずれかに記
    載のデータ転送装置と、 前記転送相手であるところの、主メモリとおよびそれを
    管理する中央処理装置と、 前記第1のバスであるところの転送用バスとを備えたこ
    とを特徴とするデータ転送システム。
  12. 【請求項12】 前記中央処理装置は、前記入力許可信
    号に対応する転送サイズを、転送終了時に前記入力用バ
    ッファメモリが空になるように設定する、および/また
    は、「前記出力許可信号に対応する転送サイズを、転送
    終了時に前記出力用バッファメモリが空き容量無しにな
    るように設定することを特徴とする請求項11に記載の
    データ転送システム。
  13. 【請求項13】 前記データ転送装置は、請求項3記載
    のデータ転送装置であり、 前記入力データの転送と前記出力データの転送とを、前
    記入力用バッファメモリの容量、前記入力レート、前記
    出力用バッファメモリの容量および前記出力レートの関
    係にしたがって、時分割で切り換える転送制御手段を備
    え、 前記入力許可信号および前記出力許可信号は、前記転送
    制御手段が行う切換にしたがって、発せられることを特
    徴とする請求項11または12に記載のデータ転送シス
    テム。
  14. 【請求項14】 前記データ転送装置は、請求項2、ま
    たは請求項3に記載のデータ転送装置であって、 前記出力データが、映像/音声多重化データを連続した
    映像データの集まりである連続映像データ群と連続した
    音声データの集まりである連続音声データ群とに分離し
    たものである場合、 互いに対応する前記連続映像データ群および前記連続音
    声データ群は、相前後して発せられる2つの前記出力許
    可信号にそれぞれ対応して送信され、 前記2つの出力許可信号の転送タイミングは、前記互い
    に対応する連続映像データ群および連続音声データ群が
    前記出力用バッファメモリから連続して出力されるよう
    に、転送制御手段で、決定されることを特徴とする請求
    項11、12、13のいずれかに記載のデータ転送シス
    テム。
  15. 【請求項15】 前記データ転送装置は請求項2、また
    は請求項3に記載のデータ転送装置であって、 前記出力データが所定の保護信号を含んでいるかどうか
    を検出して、前記保護信号にしたがって、前記データ転
    送装置への送信を許可する相手側転送管理手段を備える
    ことを特徴とする請求項11〜請求項14のいずれかに
    記載のデータ転送システム。
  16. 【請求項16】 前記データ転送装置が、請求項2、ま
    たは請求項3に記載のデータ転送装置であって、 前記出力データが、暗号化されたものである場合、 前記出力データが所定の暗号化モード情報を含んでいる
    かどうかを検出して、前記暗号化モード情報にしたがっ
    て、前記データ転送装置に対して認証を行い、前記デー
    タ転送装置が認証された場合に限り、前記データ転送装
    置への送信を許可する相手側転送管理手段を備えること
    を特徴とする請求項11、12、13、14のいずれか
    に記載のデータ転送システム。
  17. 【請求項17】 前記出力データが暗号化され、所定の
    暗号化モード情報を含んだものである場合、前記所定の
    暗号化モード情報に従って前記転送相手に対して必要な
    認証を行う認証手段と、前記暗号化された出力データを
    復号する暗号化復号手段を備えたことを特徴とする請求
    項2に記載のデータ転送装置。
  18. 【請求項18】 前記出力データは複数プログラムをパ
    ケット多重化した多重化データが暗号化されかつ所定の
    暗号化モード情報を含んだものである場合、前記所定の
    暗号化モード情報に従って前記転送相手に対して必要な
    認証を行う認証手段と、前記プログラム毎に選択的に前
    記暗号化された出力データを復号する暗号化複合手段を
    備えたことを特徴とする請求項17に記載のデータ転送
    装置。
  19. 【請求項19】 請求項1〜請求項18のいずれかに記
    載のデータ転送装置またはデータ転送システムにおける
    各手段あるいは各構成要素が発揮する機能の全部または
    一部をコンピュータによって実行させるプログラムが格
    納されていることを特徴とするプログラム記録媒体。
JP17001699A 1998-12-18 1999-06-16 データ転送装置、データ転送システムおよび記録媒体 Expired - Fee Related JP3581601B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17001699A JP3581601B2 (ja) 1998-12-18 1999-06-16 データ転送装置、データ転送システムおよび記録媒体
EP99125050A EP1011041B1 (en) 1998-12-18 1999-12-15 Data transfer apparatus, data transfer system and recording medium
US09/461,299 US6460095B1 (en) 1998-12-18 1999-12-15 Data transfer apparatus, data transfer system and recording medium
DE69916760T DE69916760T2 (de) 1998-12-18 1999-12-15 Datenübertragungapparat, Datenübertragungsystem und Aufnahmemedium
TW088122254A TW468342B (en) 1998-12-18 1999-12-17 Data transfer apparatus, data transfer system and recording medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36140998 1998-12-18
JP10-361409 1998-12-18
JP17001699A JP3581601B2 (ja) 1998-12-18 1999-06-16 データ転送装置、データ転送システムおよび記録媒体

Publications (2)

Publication Number Publication Date
JP2000236358A true JP2000236358A (ja) 2000-08-29
JP3581601B2 JP3581601B2 (ja) 2004-10-27

Family

ID=26493164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17001699A Expired - Fee Related JP3581601B2 (ja) 1998-12-18 1999-06-16 データ転送装置、データ転送システムおよび記録媒体

Country Status (5)

Country Link
US (1) US6460095B1 (ja)
EP (1) EP1011041B1 (ja)
JP (1) JP3581601B2 (ja)
DE (1) DE69916760T2 (ja)
TW (1) TW468342B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532507B1 (en) * 1999-05-28 2003-03-11 National Semiconductor Corporation Digital signal processor and method for prioritized access by multiple core processors to shared device
US6972790B2 (en) * 2000-01-21 2005-12-06 Psion Teklogix Systems Inc. Host interface for imaging arrays
AU2003202493A1 (en) 2002-01-11 2003-07-30 Nikon Corporation Digital camera
WO2003065714A1 (fr) * 2002-01-31 2003-08-07 Nikon Corporation Camera numerique
US20050151858A1 (en) * 2002-02-18 2005-07-14 Nikon Corporation Digital camera
CN2546916Y (zh) 2002-06-05 2003-04-23 上海力保科技有限公司 彩扩机数码曝光装置
JP4376787B2 (ja) * 2002-11-21 2009-12-02 富士通株式会社 イベント通知方法、デバイス及びプロセッサシステム
US7783930B2 (en) * 2003-01-10 2010-08-24 Robert Bosch Gmbh Recording method for video/audio data
KR100583635B1 (ko) * 2003-01-24 2006-05-26 삼성전자주식회사 다수의 동작 모드들을 지원하는 암호화 장치
JP2005107694A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 通信インターフェース回路およびその制御方法、マイクロコンピュータ
US7363427B2 (en) * 2004-01-12 2008-04-22 Hewlett-Packard Development Company, L.P. Memory controller connection to RAM using buffer interface
US8271805B2 (en) 2005-02-04 2012-09-18 Sony Computer Entertainment Inc. Methods and apparatus for providing a secure buffer
JP4847036B2 (ja) * 2005-03-30 2011-12-28 キヤノン株式会社 バスアクセスを調停する制御装置およびデータ処理装置の制御方法
JP5693176B2 (ja) * 2010-11-26 2015-04-01 キヤノン株式会社 モニタ回路、バスブリッジ及びバスシステム
US9298521B1 (en) 2013-04-29 2016-03-29 Seagate Technology Llc Command sets and functions
US10298548B2 (en) * 2015-11-24 2019-05-21 International Business Machines Corporation Efficient data replication of an encrypted file system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123340A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd メツセ−ジ蓄積再生装置
US4528626A (en) * 1984-03-19 1985-07-09 International Business Machines Corporation Microcomputer system with bus control means for peripheral processing devices
FR2576432B1 (fr) * 1985-01-24 1989-06-02 Brion Alain Dispositif d'echange de donnees entre un calculateur et une unite peripherique
US4860193A (en) * 1986-05-22 1989-08-22 International Business Machines Corporation System for efficiently transferring data between a high speed channel and a low speed I/O device
AU652371B2 (en) * 1990-06-29 1994-08-25 Fujitsu Limited Data transfer system
JP3293838B2 (ja) * 1990-06-29 2002-06-17 富士通株式会社 データ転送方式
CA2065979C (en) * 1991-06-10 1999-01-19 Stephen Patrick Thompson Mode dependent minimum fifo fill level controls processor access to video memory
JP3546889B2 (ja) * 1993-08-24 2004-07-28 ソニー株式会社 多重化伝送方法および装置
US5387942A (en) * 1993-11-24 1995-02-07 Lemelson; Jerome H. System for controlling reception of video signals
EP1377111A1 (en) * 1993-12-24 2004-01-02 Sharp Kabushiki Kaisha Image-information storage regenerating device
DE4439126C1 (de) * 1994-11-02 1996-03-21 Siemens Ag Pufferspeichereinrichtung zur Taktanpassung zwischen einem Eingangs- und einem Ausgangsdatensignal
DE19505095C1 (de) * 1995-02-15 1996-10-17 Siemens Nixdorf Inf Syst Übergabeoptimierung von Datenwortfolgen
US5630043A (en) 1995-05-11 1997-05-13 Cirrus Logic, Inc. Animated texture map apparatus and method for 3-D image displays
US5692211A (en) 1995-09-11 1997-11-25 Advanced Micro Devices, Inc. Computer system and method having a dedicated multimedia engine and including separate command and data paths
US5784650A (en) 1995-09-11 1998-07-21 Avanced Micro Devices, Inc. System for increasing multimedia performance and other real time applications by including a local expansion bus and a multimedia bus on the computer system motherboard
US5909431A (en) 1996-06-28 1999-06-01 At&T Corp. Packet mode multimedia conferencing services over an ISDN wide area network
JP2910694B2 (ja) * 1996-09-12 1999-06-23 日本電気株式会社 I/oコントローラ
US6020910A (en) * 1996-09-20 2000-02-01 Soundview Technologies Incorporated Broadcast signal receiver retrofit apparatus and method
US5805845A (en) * 1996-10-21 1998-09-08 Advanced Micro Devices, Inc. Method for loading memory with program and data information from PC memory across a bridging bus
US5977469A (en) * 1997-01-17 1999-11-02 Seer Systems, Inc. Real-time waveform substituting sound engine
JP3760460B2 (ja) 1997-04-23 2006-03-29 ソニー株式会社 データ送信装置および方法、データ受信装置および方法、並びにデータ送受信システムおよび方法

Also Published As

Publication number Publication date
JP3581601B2 (ja) 2004-10-27
DE69916760D1 (de) 2004-06-03
EP1011041A2 (en) 2000-06-21
US6460095B1 (en) 2002-10-01
EP1011041A3 (en) 2000-10-18
EP1011041B1 (en) 2004-04-28
TW468342B (en) 2001-12-11
DE69916760T2 (de) 2004-09-23

Similar Documents

Publication Publication Date Title
JP4856400B2 (ja) 記憶装置及び情報処理端末
EP1370084B1 (en) System for protecting security registers and method thereof
EP1244247B1 (en) Key decrypting device
US9954826B2 (en) Scalable and secure key management for cryptographic data processing
US5818939A (en) Optimized security functionality in an electronic system
US7219238B2 (en) Data transfer control device, electronic instrument, and data transfer control method
JP3581601B2 (ja) データ転送装置、データ転送システムおよび記録媒体
US7568112B2 (en) Data access control method for tamper resistant microprocessor using cache memory
US20060106721A1 (en) Method for retransmitting or restoring contents key for decrypting encrypted contents data
JP2004226969A (ja) 暗号システム及び多様なモードを支援する方法
US6463151B1 (en) Data transmission method, data receiving method, data transmission system and program recording medium
US8156339B2 (en) Method for transmission/reception of contents usage right information in encrypted form, and device thereof
JPH10143439A (ja) データ処理装置
JP2004129227A (ja) 情報再生装置、セキュアモジュールおよび情報再生方法
JP4684775B2 (ja) 記憶装置
JP2004199689A (ja) 不安全なpciバスを介した安全なメディア・カードの運用
US8020214B2 (en) Transmitter, receiver, and content transmitting and receiving method
JP5175494B2 (ja) 暗号化コンテンツ編集方法およびコンテンツ管理装置
JPH11205310A (ja) データ送信方法、データ受信方法、データ伝送システム、及びプログラム記録媒体
US20230208821A1 (en) Method and device for protecting and managing keys
JP2004038476A (ja) 暗号化装置及び暗号化システム
JP2005310035A (ja) 計算機処理装置およびインタフェース機構
JP2004153840A (ja) ディジタル情報管理装置
JP2000165841A (ja) データ送受信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees