JP2000236334A

JP2000236334A - フレーム組み立て回路及びフレーム組み立て方法

Info

Publication number: JP2000236334A
Application number: JP3728799A
Authority: JP
Inventors: Akira Ogawa; 亮小川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-02-16
Filing date: 1999-02-16
Publication date: 2000-08-29
Anticipated expiration: 2019-02-16
Also published as: JP3117133B2

Abstract

(57)【要約】【課題】アドレス管理を容易かつ確実に行うことがで
き、回路規模も小さく抑えることができるフレーム組立
て装置を提供する。【解決手段】受信したＡＴＭセルのユーザ情報をラン
ダムに格納するセルバッファ部と、セルバッファ部の空
き領域のアドレスと、ユーザ情報毎に、セルバッファ部
での格納領域のアドレスと、対応するＡＴＭセルの仮想
パス毎の格納順序を管理するアドレス管理部とを有し、
アドレス管理部により管理されている空き領域のアドレ
スを参照して、受信した受信ＡＴＭセルの受信ユーザ情
報をセルバッファ部へ格納する格納手段と、アドレス管
理部により管理されている格納順序と、格納領域のアド
レスに基づいて、セルバッファ部から受信ユーザ情報を
読み出し、ＳＴＭ信号のフレームを組み立てる組み立て
手段とからなるフレーム組み立て回路を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
（Asynchronous Transfer Mode:以下、ATMという）の通
信方式において、ＳＴＭ（Synchronous Transfer Mode:
同期転送モード）信号のチャネル毎の情報をセル単位で
転送するＡＴＭセルを、元の複数のチャネルを有するＳ
ＴＭ信号に変換するフレーム組立て装置及びそのフレー
ム組立て方法に関する。

【０００２】

【従来の技術】従来、構造化データのＡＡＬ１（ATM Ad
aptation Layer Type 1）フレームの組立て装置は、異
速度の信号を多重化したＳＴＭフレームを再生し、セル
蓄積用バッファを共有バッファとすることにより、デセ
ル化に伴うバッファ量を削減する方式が提案されてい
る。

【０００３】たとえば、特許第２７７０７８６号公報に
開示されている「構造化データの多重ＡＴＭ／ＳＴＭ変
換装置」の発明では、ＡＴＭセルのペイロードを連鎖リ
ストのキューにより格納し、そのリンクリスト内のポイ
ンタも格納する共有バッファを用い、デセル化バッファ
量を削減するようにしている。

【０００４】すなわち、図６に示すように、従来のＡＡ
Ｌタイプ１フレーム組立て装置は、ＡＡＬ１処理部６
ａ、共有バッファ部６ｂ、書き込み制御部６ｃ、読み出
し制御部６ｄ、フレーム位置検索部６ｅ、空きセルアド
レスＦＩＦＯ部６ｆ、バッファ初期化制御部６ｇ及びＣ
Ｍ（Control Memory）部６ｈを備えている。

【０００５】また、共有バッファ部６ｂは、図７に示す
ように、ブロック毎にセルペイロードを格納するセルバ
ッファ７ａ、セルブロック内のバイト単位のオフセット
アドレスを格納するためのポインタバッファ７ｂを有
し、それぞれ連鎖リスト方式で次セルの格納アドレスが
管理される構造とされている。

【０００６】このような構成のＡＡＬタイプ１フレーム
組立て装置では、受信ＡＴＭセルのバッファへの蓄積に
は、空きセルアドレスＦＩＦＯ部６ｆよりセルブロック
単位のアドレスを受信する。また、共有バッファ６ｂか
らのＳＴＭ（Synchronous Transfer Mode:同期転送モー
ド）側信号のチャネル単位のデータ読み出しには、共有
バッファ６ｂのベースアドレスと、オフセットアドレス
とを連鎖リスト方式で管理する。したがって、ＶＰＩ
（仮想プロトコル識別子）毎にバッファを分ける必要が
なくなるため、共有バッファ６ｂでのセルデータの管理
が行われる。

【０００７】他に開示されている先行技術によると、特
開平１０−３２５８１号公報と、特開平１０−６５６７
４号公報と、特開平１０−８４３５１号公報に共有バッ
ファを用いたＡＴＭスイッチに関する発明が開示されて
いる。

【０００８】また、特許第２７８０６６９号公報に、Ｓ
ＴＭ信号をＡＴＭセルデータに変換する発明が開示され
ている。

【０００９】

【発明が解決しようとする課題】ところが、上述した特
許第２７７０７８６号公報に開示されている先行技術で
は、共有バッファ６ｂにおけるアドレス管理に連鎖リス
ト方式を用いているため、共有バッファ６ｂのアドレス
管理に不正が起きると、その不正は消えることなく存続
してしまう。この場合、読み出すアドレスもしくは書き
込むアドレスが間違ってしまうと、誤ったアドレスによ
り異なるＶＰＩに対する連鎖リストを指定してしまい、
以降、その連鎖リストに従って、異なるＶＰＩに対する
セルデータが指定され続けてしまうという問題があっ
た。

【００１０】また、アドレス管理に連鎖リスト方式を用
いているため、連鎖リストを用いたセルキューイング制
御においては、セル蓄積時にセル単位に共有バッファの
空きセルブロックをハントし、ハントしたセル領域にペ
イロードを書き込むとともに、ポインタによるセル領域
の接続を行う制御を必要とすることから、セルキューイ
ングの制御及び制御回路の構成が複雑化してしまうとい
う問題もあった。

【００１１】そのような問題を解決するため、本発明
は、アドレス管理を容易かつ確実に行うことができ、し
かも回路規模も小さく抑えることができるフレーム組立
て装置及びそのフレーム組立て方法を提供することを目
的としている。

【００１２】また、特開平１０−３２５８１号公報と、
特開平１０−６５６７４号公報と、特開平１０−８４３
５１号公報に開示されている発明は、共有バッファを用
いたＡＴＭスイッチに関するものであり、本発明による
ＡＴＭセルのフレーム組み立てに関するものではない。

【００１３】また、特許第２７８０６６９号公報に、開
示されている発明はＳＴＭ信号をＡＴＭセルデータに変
換するものであり、本発明によるＡＴＭセルのフレーム
組み立てに関するものではない。

【００１４】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明によると、受信したＡＴＭセルのユーザ情
報をランダムに格納するセルバッファ部と、セルバッフ
ァ部の空き領域のアドレスと、ユーザ情報毎に、セルバ
ッファ部での格納領域のアドレスと、対応するＡＴＭセ
ルの仮想パス毎の格納順序を管理するアドレス管理部
と、アドレス管理部により管理されている空き領域のア
ドレスを参照して、受信した受信ＡＴＭセルの受信ユー
ザ情報をセルバッファ部へ格納する格納手段と、アドレ
ス管理部により管理されている格納順序と、格納領域の
アドレスに基づいて、セルバッファ部から受信ユーザ情
報を読み出し、ＳＴＭ信号のフレームを組み立てる組み
立て手段とからなるフレーム組み立て回路を提供する。

【００１５】上記のフレーム組み立て回路において、セ
ルバッファ部は、ユーザ情報を個別に格納する複数のセ
ルブロックからなることが可能である。

【００１６】また、上記のフレーム組み立て回路におい
て、アドレス管理部を検索して、格納手段実行時でのセ
ルバッファ部のオーバーフロー、及び組み立て手段実行
時でのセルバッファ部のアンダーフローに対応して、セ
ルバッファ部を初期化する初期化手段とをさらに具備す
ることが可能である。

【００１７】さらに、上記のフレーム組み立て回路にお
いて、アドレス管理部は、組み立て手段によってＳＴＭ
信号のフレームに組み立てられた受信ユーザ情報の出力
バイト数を管理しており、出力バイト数が受信ユーザ情
報自身のバイト数と等しい場合、アドレス管理部で管理
されている、対応する格納領域のアドレスを空き領域に
変更し、対応する格納順序を初期化する変更手段を有す
ることが可能である。

【００１８】加えて、上記のフレーム組み立て回路にお
いて、組み立て手段は、アドレス管理部により管理され
ている格納順序の古い順に、格納領域のアドレスを参照
して、セルバッファ部から受信ユーザ情報を読み出し、
ＳＴＭ信号のフレームを組み立てる手段からなることが
可能である。

【００１９】他に、上記の課題を解決するために、セル
バッファ部を有するフレーム組み立て回路において、受
信したＡＴＭセルのユーザ情報を、セルバッファ部の空
き領域のアドレスに格納する格納ステップと、格納ステ
ップで格納されたユーザ情報の格納順序に基づいて、セ
ルバッファ部からユーザ情報を読み出してＳＴＭ信号の
フレームを組み立てる組み立てステップとからなるフレ
ーム組み立て方法を提供する。

【００２０】また、上記のフレーム組み立て方法におい
て、セルバッファ部の領域を、ユーザ情報を個別に格納
する複数のセルブロック領域に分けるブロック化ステッ
プをさらに有し、格納ステップは、受信したＡＴＭセル
のユーザ情報を、ユーザ情報が未格納であるセルブロッ
ク領域に格納するステップからなることが可能である。

【００２１】さらに、上記のフレーム組み立て方法にお
いて、格納ステップでのセルバッファ部のオーバーフロ
ー、及び組み立てステップでのセルバッファ部のアンダ
ーフローに対応して、セルバッファ部を初期化する初期
化ステップとをさらに具備することが可能である。

【００２２】さらにまた、上記のフレーム組み立て方法
において、組み立てステップによってＳＴＭ信号のフレ
ームに組み立てられたユーザ情報の出力バイト数を記録
する記録ステップと、出力バイト数がユーザ情報自身の
バイト数と等しい場合、対応するセルバッファ部の格納
領域を空き領域に変更する変更ステップとをさらに具備
することが可能である。

【００２３】さらに他に、上記のフレーム組み立て方法
において、組み立てステップは、格納ステップで格納さ
れたユーザ情報の格納順序の古い順に、セルバッファ部
から受信ユーザ情報を読み出し、ＳＴＭ信号のフレーム
を組み立てるステップからなることが可能である。

【００２４】

【発明の実施の形態】本発明のフレーム組み立て装置に
関する実施の形態を図面を参照して、以下に説明する。

【００２５】図１から図３を用いて、本発明の構成を説
明する。図１は、本発明の構造化データのフレーム組立
て装置における一実施の形態を示すブロック図を示す。
図２は、図１のセルバッファ部１ｂにおける受信セルの
登録を示す図を示す。図３は、図１のＣＡＭ（Content
Access Memory:連想記憶メモリ）１ｃのテーブル構成を
示す図を示す。

【００２６】図１を参照すると、本発明によるフレーム
組立て装置は、ＡＡＬ１処理部１ａ、セルバッファ部１
ｂ、書き込み制御部１ｃ、アドレス検索部１ｄ、ＣＡＭ
１ｅ、読み出し制御部１ｆ、フレーム位置検索部１ｇ、
バッファ初期化制御部１ｈ及びＣＭ部１ｉを備えてい
る。

【００２７】ＡＡＬ１処理部１ａは、ＩＴＵ勧告Ｉ．３
６３の構造化データ転送プロトコルにより、ＳＴＭフレ
ームがセル化されているＡＴＭセルを受信すると、その
ＡＴＭセルの有するＳＡＲ／ＣＳレイヤの処理を行う。
その結果として、ペイロード（ユーザ情報）長が４７バ
イトのＮｏｎ−Ｐ（ノーポインタ）フォーマットである
か、４６バイトのＰ（ポインタ）フォーマットであるか
を示すＰ（ポインタ）フォーマットビットを書き込み制
御部１ｃに通知する。また、受信したＡＴＭセルのＶＰ
Ｉ（仮想プロトコル識別子）値を取得し、その受信ＶＰ
Ｉ値を書き込み制御部１ｃに通知する。

【００２８】セルバッファ部１ｂは、ＡＡＬ１処理部１
ａで受信したＡＴＭセルのペイロードを一時的に蓄え、
ＳＴＭ信号のフレーム組み立て時のＣＤＶ（転送遅延ゆ
らぎ）を吸収するセルバッファであり、ＶＰＩ値に関係
なく受信したＡＴＭセルのペイロードを順次格納する。
このとき、セルバッファ部１ｂは、受信セルの格納単位
をセルブロックとして区切り、ＡＴＭセルのペイロード
のみを格納する。

【００２９】図２は、セルバッファ部１ｂの構成を詳細
に示した図である。図２を参照すると、セルバッファ部
１ｂは、セルブロック２ａ単位に区分されている。セル
ブロック２ａには、受信したＡＴＭセルのうち、ＡＡＬ
１のＳＡＲ−ＰＤＵペイロード２ｄ，２ｆのみが登録さ
れる。

【００３０】ここで、登録されるＡＡＬ１のＳＡＲ−Ｐ
ＤＵペイロード２ｄ長が４６バイトのＰ（ポインタ）フ
ォーマット２ｂの時、登録対象のセルブロック２ａの先
頭アドレス２ｇにポインタ２ｃの１バイトを登録し、残
りの４６バイトのＳＡＲ−ＰＤＵペイロード２ｄをその
ポインタに続けて登録する。また、登録されるＡＡＬ１
のＳＡＲ−ＰＤＵペイロード２ｆ長が４７バイトのＮｏ
ｎ−Ｐ（ノーポインタ）フォーマット２ｅの時、登録対
象のセルブロック２ａの先頭アドレス２ｇから４７バイ
トのＳＡＲ−ＰＤＵペイロード２ｆを登録する。

【００３１】セルブロック２ａには４７バイトのデータ
が登録されることから、セルブロック２ａのサイズは４
７バイト以上必要である。ここで、セルブロック２ａの
サイズは、セルバッファ部１ｂ内でのアドレス設定を容
易にするために２^ｎバイト（ｎは任意の自然数）単位と
することが望ましく、特に、４７バイト以上で２^ｎバイ
トを満たす最小値である６４（＝２^６）バイト単位とす
ることが望ましい。

【００３２】登録されたＳＡＲ−ＰＤＵペイロードデー
タの読み出しアドレス２ｉは、各セルブロック２ａの先
頭アドレス２ｇと、セルブロック２ａ内でのオフセット
アドレス２ｈにより１バイト単位で指定される。ここ
で、オフセットアドレス２ｈは、セルブロック２ａのデ
ータ読み出し位置を示すアドレスであって、先頭アドレ
ス２ｇからのバイト数で表わされる。

【００３３】書き込み制御部１ｃは、セルバッファ部１
ｂへの書き込みを管理する。具体的に、ＡＡＬ１処理部
１ａが受信したＡＴＭセルのペイロードをセルバッファ
部１ｂの所定の位置へ格納する。その所定の位置は、ア
ドレス検索部１ｄを介してＣＡＭ１ｅを参照して得られ
る空きアドレスに基づく。また、そのペイロードが格納
されたアドレスに対応するＣＡＭ１ｅに、格納されたＡ
ＴＭセルのペイロードが占有するバイト数と、受信ＶＰ
Ｉ値を格納する。

【００３４】さらに、書き込み制御部１ｃは、バッファ
初期化制御部１ｈからの信号を受けて、セルバッファ部
１ｂを初期化する。

【００３５】アドレス検索部１ｄは、書き込み制御部１
ｃからの空きセルブロック検索要求を受けて、ＣＡＭ１
ｅより空きセルブロック情報を取得して、書き込み制御
部１ｃへその情報を通知する。また、書き込み制御部１
ｃによるセルバッファ部１ｂへのペイロードの格納に対
応して、そのペイロードのデータが占有するバイト数
と、そのペイロードに対応するＡＴＭの受信ＶＰＩ値
を、ＣＡＭ１ｅ内のそのペイロードが格納されたセルブ
ロックに対応する格納部に格納する。

【００３６】また、アドレス検索部１ｄは、読み出し制
御部１ｆからのアドレス検索要求を受けてＣＡＭ１ｅを
検索し、得られた結果を読み出し制御部１ｆへ通知す
る。

【００３７】ＣＡＭ１ｅは、セルバッファ部１ｂの空き
アドレス及び出力ポート番号毎の読み出しアドレスを記
録したテーブルからなる。

【００３８】図３は、ＣＡＭ１ｅのテーブル構成を示し
た図である。図３を参照すると、ＣＡＭ１ｅは、アドレ
ス部３ａに対応して示されるセルブロック２ａ毎に、受
信ＡＴＭセルのＶＰＩ値３ｂ、ＶＰＩ毎のセルの順序番
号３ｃ、対応するアドレスのセルブロック２ａにおける
残留バイト数３ｄをデータとして格納している。

【００３９】ＣＡＭ１ｅの有するアドレス部３ａが物理
アドレスからなり、そのアドレス部３ａの各アドレスと
セルブロック２ａ毎の先頭アドレス２ｃとが対応してお
り、そのアドレス部３ａの各アドレスに対応して各セル
ブロック２ａが特定される構成を有する。

【００４０】また、残留バイト数３ｄは、値が“０”で
あれば、登録されているセルバッファ部１ｂのアドレス
は空き（未使用）を示す。値が“０”以外であればセル
バッファ部１ｂのアドレスにはセルデータがその値に対
応するバイト数分、書き込まれていることを示す（使用
中）。

【００４１】読み出し制御部１ｆは、セルバッファ部１
ｂからのペイロードの読み出しを管理する。具体的に、
ＣＭ部１ｉから指示されたＶＰＩに対応するセルバッフ
ァ部１ｂのペイロードをＣＡＭ１ｅを検索して取得し、
それに基づいてセルバッファ部１ｂからの多重ＳＴＭ信
号の送信を制御する。

【００４２】フレーム位置検索部１ｇは、セルバッファ
部１ｂより読み出したデータからフレーム位置指示ビッ
トを監視することにより、ＳＴＭ信号のフレーム位置を
モニターする。また、読み出し制御部１ｆに対してＳＴ
Ｍ信号のフレーム周期を与える。このフレーム位置検索
部１ｇは、従来技術で用いられているものと同じであ
る。

【００４３】バッファ初期化制御部１ｈは、セルバッフ
ァ部１ｂがオーバーフローもしくはアンダーフローした
ときにセルバッファ部１ｂを初期化する。そのオーバー
フローもしくはアンダーフローを示す情報は、ＣＡＭ１
ｅの検索結果によって、アドレス検索部１ｄから送信さ
れる。

【００４４】ＣＭ部１ｉは、ＳＴＭ信号のフレームに合
わせて、読み出されるべきＶＰＩを記憶し、ＳＴＭ信号
の送信タイミングに応答して読み出し制御部１ｆへ通知
する。この時、ＳＴＭ側チャネル配置とＡＴＭ側ＶＰを
関連付けるテーブルを有し、そのテーブルを参照して、
ＳＴＭ信号のフレームに合わせたＶＰＩを取得する。こ
のＣＭ部１ｉは、従来技術で用いられているものと同じ
である。

【００４５】次に、本発明のフレーム組立て装置の動作
を、図４及び図５を用いて説明する。

【００４６】図４は、図１のアドレス検索部１ｄにおけ
る空きセルブロックのアドレス検索を説明するフローチ
ャートを示す。図５は、図１のアドレス検索部１ｄにお
ける読み出しアドレス検索を説明するフローチャートを
示す。

【００４７】始めに、受信したＡＴＭ信号のセルデータ
をセルバッファに登録する動作について、以下に示す。

【００４８】まず、ＩＴＵ勧告Ｉ．３６３の構造化デー
タ転送によるＡＴＭセルは、図１のＡＡＬ１処理部１ａ
により、ＳＡＲ／ＣＳレイヤの処理が行われ、書き込み
制御部１ｃの指示により、順次セルバッファ部１ｂに書
き込まれる。

【００４９】セルバッファ部１ｂへの書き込み開始アド
レスは、アドレス検索部１ｄによりＣＡＭ１ｅに登録さ
れている空きセルブロックのアドレスを検索することに
より決定される。

【００５０】ここで、図４は、図１のアドレス検索部１
ｄにおける空きセルブロックのアドレス検索を説明する
フローチャートを示し、以下図４を参照して空きセルブ
ロックのアドレス検索の動作を説明する。

【００５１】アドレス検索部１ｄは、セルブロックの
「空き」情報として、登録値を“０”とした残留バイト
数３ｄを検索キーと設定し（ステップ４０１）、その検
索キーを用いて空きセルブロックの先頭アドレスをＣＡ
Ｍ１ｅから検索する（ステップ４０２）。

【００５２】次いで、アドレス検索部１ｄは、ＣＡＭ１
ｅに登録されている残留バイト数３ｄが“０”であるア
ドレスを検索する（ステップ４０３）。ステップ４０３
の検索により、空きセルブロックのアドレスが検索され
なかった場合には、セルバッファ部１ｂがオーバーフロ
ーしていると判断し（ステップ４０５）、バッファ初期
化制御部１ｈへその旨を通知する（ステップ４０７）。

【００５３】空きセルブロックのアドレスが検索された
場合には、図３のアドレス部３ａに対応するセルブロッ
ク２ａの先頭アドレスを示す書き込みアドレス情報を書
き込み制御部１ｃへ送信する（ステップ４０４）。次
に、ＣＡＭ１ｅ中の該当アドレスの残留バイト数３ｄを
設定する（ステップ４０６）。ここでステップ４０６
は、ＡＡＬ１処理部１ａから書き込み制御部１ｃに通知
されたＰフォーマットビットに対応して、受信したＡＴ
ＭセルがＮｏｎ−Ｐフォーマットを有する時に４７バイ
ト、Ｐフォーマットを有する時に４６バイトを示す残留
バイト数が設定される。

【００５４】次に、書き込み制御部１ｃより得た登録セ
ルのＶＰＩ値を設定する（ステップ４０８）。次に、Ｃ
ＡＭ１ｅを検索して得られる、ステップ４０８で設定さ
れたＶＰＩ値に対応する出力順序番号の最大値に１つ加
算した出力順序番号を設定する（ステップ４０９）。最
後に、ステップ４０６，４０８，４０９で設定したデー
タをＣＡＭ１ｅの該当アドレス位置に登録する（ステッ
プ４１０）。

【００５５】ステップ４０９で得られた出力順序番号
は、「該当ＶＰＩの現在の出力順序番号（読み出し制御
部１ｆによって指定される順序番号を示す）＋現在のセ
ルキューイング長（待ち行列の長さを示す）」を示す。
括弧内の２つの値は、いずれもアドレス検索部１ｄにお
いてＶＰＩ毎にメモリ等に保持されている。

【００５６】次に、セルバッファに登録されたＡＴＭセ
ルのセルデータから、多重化ＳＴＭ信号のフレーム周期
を構成する動作を以下に示す。ここで用いられるフレー
ム周期は一般的に用いられているものであって、固定し
た配置を有する複数のタイムスロットからなり、各タイ
ムスロットはオクテット信号（８ビット）からなり、Ａ
ＴＭセルに含まれるデータの１バイトに対応している。

【００５７】セルバッファ部１ｂからのセルデータの読
み出しは、セルバッファ部１ｂによるＣＤＶ吸収後、ア
ドレス検索部１ｄによって読み出しアドレスが検索され
る。

【００５８】ここで、図５は、図１のアドレス検索部１
ｄにおける読み出しアドレス検索を説明するフローチャ
ートを示し、以下図５を参照して読み出しアドレスの検
索動作を説明する。

【００５９】まず、読み出し制御部１ｆがフレーム位置
検索部１ｇにより検出されたフレーム周期を取得する。
次に、読み出し制御部１ｆが取得したフレーム周期に基
づいて、ＣＭ部１ｉから与えられた現時刻において出力
すべきＶＰＩ値を示す情報を取得する。次に、読み出し
制御部１ｆから送信される出力すべきＶＰＩ値と、アド
レス検索部１ｄに記録されたそのＶＰＩ値毎にカウント
された現在出力すべき出力順序番号とを検索キーと設定
する（ステップ５０１）。次に、アドレス検索部１ｄ
は、その検査キーに基づいてＣＡＭ１ｅを検索する（ス
テップ５０２）。

【００６０】ステップ５０２による検索結果、該当する
セルブロックの先頭アドレスが検索されなかった場合に
は（ステップ５０３）、検索値に対するセルバッファ部
１ｂのアンダーフローと判断し（ステップ５０５）、バ
ッファ初期化制御部１ｈへその旨を通知する（ステップ
５０７）。

【００６１】ステップ５０２による検索結果、検索キー
に対応するアドレスが検索された場合には（ステップ５
０３）、検索されたアドレスをセルブロックの読み出し
ベースアドレスとして読み出し制御部１ｆへ通知する
（ステップ５０４）。次に、“４７”よりステップ５０
２の検索によって得られた残留バイト数３ｄを引き算し
た値をセルブロック内の読み出しオフセットアドレス２
ｄとして読み出し制御部１ｆへ通知する（ステップ５０
６）。

【００６２】ステップ５０２の検索によって得られた残
留バイト数３ｄは、ステップ５０６の動作による読み出
し後、１減算される（ステップ５０８）。ステップ５０
８で減算された残留バイト値が“０”の場合には（ステ
ップ５０９）、アドレス検索部１ｄはＣＡＭ１ｅへＶＰ
Ｉ値３ｂ、出力順序番号３ｃ、残留バイト数３ｄの全て
に“０”を再度登録し、（ステップ５１０）、アドレス
検索部１ｆにて管理する該当ＶＰＩの現在の出力順序番
号を１つ加算する（ステップ５１２）。ステップ５０８
で減算された残留バイト値が“０”以外の場合には（ス
テップ５０９）、減算した残留バイト値のみをＣＡＭ１
ｅの対応する残留バイト数３ｄに再登録する（ステップ
５１１）。

【００６３】読み出されたセルデータは、ＳＴＭ側のフ
レーム周期及びＣＭ部１ｉに示されるＳＴＭチャネル配
置に従い、ＳＴＭフレームに再生され、ＳＴＭ信号とし
て出力される。

【００６４】このように、本実施の形態では、アドレス
管理において共有バッファであるセルバッファ部１ｂの
全アドレス値が常に唯一となるように、空きアドレスと
読み出しアドレスを一つのＣＡＭ１ｅで管理し、検索に
より毎回アドレスの取得を行うとともに、アドレス不正
が起きても継続することがない。従って、セルバッファ
部１ｂの管理に不正が起きた場合、そのアドレス管理の
不正から自己復旧することができる。

【００６５】また、セルバッファ部１ｂの空きアドレス
及び読み出しアドレスの検索にＣＡＭ１ｅの検索機能を
利用し、セルバッファ部１ｂのアドレス管理を容易に行
える。従って、回路構成を簡単にでき、回路規模も小さ
くすることができる。

【００６６】

【発明の効果】本発明によるフレーム組立て装置及びそ
のフレーム組立て方法は、ＡＡＬ１フレームを組立てる
時に、ＡＴＭセルのランダムに登録する記憶手段の使用
アドレス及び未使用アドレスをアドレス管理手段に登録
し、そのアドレス検索を行う。従って、記憶手段のアド
レス管理を行うことにより、アドレス管理を容易かつ確
実に行うことができ、回路規模も小さく抑えることがで
きる。

【図面の簡単な説明】

【図１】図１は、本発明の構造化データのフレーム組立
て装置の一実施の形態を示すブロック図である。

【図２】図２は、図１のセルバッファ部における受信セ
ルの登録を示す図である。

【図３】図３は、図１のＣＡＭのテーブル構成を示す図
である。

【図４】図４は、図１のアドレス検索部における空きセ
ルブロックのアドレス検索を説明するためのフローチャ
ートである。

【図５】図５は、図１のアドレス検索部における読み出
しアドレス検索を説明するためのフローチャートであ
る。

【図６】図６は、従来のＡＡＬタイプ１フレーム組立て
装置の一例を示すブロック図である。

【図７】図７は、従来の共有バッファ部を示す図であ
る。

【符号の説明】

１ａＡＡＬ１処理部１ｂセルバッファ部１ｃ書き込み制御部１ｄアドレス検索部１ｅＣＡＭ１ｆ読み出し制御部１ｇフレーム位置検索部１ｈバッファ初期化制御部１ｉＣＭ部２ａセルブロック２ｂＰフォーマット２ｃポインタ２ｄＳＡＲ−ＰＤＵペイロード２ｅＮｏｎ−Ｐフォーマット２ｆＳＡＲ−ＰＤＵペイロード２ｇ先頭アドレス２ｈオフセットアドレス２ｉ読み出しアドレス３ａアドレス部３ｂ受信ＶＰＩ値３ｃ出力順序番号３ｄ残留バイト数６ａＡＡＬ１処理部６ｂ共有バッファ部６ｃ書き込み制御部６ｄ読み出し制御部６ｅフレーム位置検索部６ｆ空きセルアドレスＦＩＦＯ部６ｇバッファ初期化制御部６ｈＣＭ部７ａセルバッファ部７ｂポインタバッファ部

【手続補正書】

【提出日】平成１２年５月２９日（２０００．５．２
９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

Claims

【特許請求の範囲】

【請求項１】受信したＡＴＭセルのユーザ情報をラン
ダムに格納するセルバッファ部と、前記セルバッファ部の空き領域のアドレスと、前記ユー
ザ情報毎に、前記セルバッファ部での格納領域のアドレ
スと、対応するＡＴＭセルの仮想パス毎の格納順序を管
理するアドレス管理部と、前記アドレス管理部により管理されている前記空き領域
のアドレスを参照して、受信した受信ＡＴＭセルの受信
ユーザ情報を前記セルバッファ部へ格納する格納手段
と、前記アドレス管理部により管理されている前記格納順序
と、前記格納領域のアドレスに基づいて、前記セルバッ
ファ部から前記受信ユーザ情報を読み出し、ＳＴＭ信号
のフレームを組み立てる組み立て手段と、からなるフレーム組み立て回路。
【請求項２】前記セルバッファ部は、前記ユーザ情報
を個別に格納する複数のセルブロックからなる、請求項１に記載のフレーム組み立て回路。
【請求項３】前記アドレス管理部を検索して、前記格
納手段実行時での前記セルバッファ部のオーバーフロ
ー、及び前記組み立て手段実行時での前記セルバッファ
部のアンダーフローに対応して、前記セルバッファ部を
初期化する初期化手段と、をさらに具備する請求項１または２に記載のフレーム組
み立て回路。
【請求項４】前記アドレス管理部は、前記組み立て手段によって前記ＳＴＭ信号のフレームに
組み立てられた前記受信ユーザ情報の出力バイト数を管
理しており、前記出力バイト数が前記受信ユーザ情報自身のバイト数
と等しい場合、前記アドレス管理部で管理されている、
対応する格納領域のアドレスを空き領域に変更し、対応
する格納順序を初期化する変更手段を有する、請求項１から３のいずれかに記載のフレーム組み立て回
路。
【請求項５】前記組み立て手段は、前記アドレス管理部により管理されている前記格納順序
の古い順に、前記格納領域のアドレスを参照して、前記
セルバッファ部から前記受信ユーザ情報を読み出し、Ｓ
ＴＭ信号のフレームを組み立てる手段からなる、請求項１から４のいずれかに記載のフレーム組み立て回
路。
【請求項６】セルバッファ部を有するフレーム組み立
て回路において、受信したＡＴＭセルのユーザ情報を、前記セルバッファ
部の空き領域のアドレスに格納する格納ステップと、前記格納ステップで格納された前記ユーザ情報の格納順
序に基づいて、前記セルバッファ部から前記ユーザ情報
を読み出してＳＴＭ信号のフレームを組み立てる組み立
てステップと、からなるフレーム組み立て方法。
【請求項７】前記セルバッファ部の領域を、前記ユー
ザ情報を個別に格納する複数のセルブロック領域に分け
るブロック化ステップと、前記格納ステップは、受信したＡＴＭセルのユーザ情報
を、前記ユーザ情報が未格納であるセルブロック領域に
格納するステップからなる、請求項６に記載のフレーム組み立て方法。
【請求項８】前記格納ステップでの前記セルバッファ
部のオーバーフロー、及び前記組み立てステップでの前
記セルバッファ部のアンダーフローに対応して、前記セ
ルバッファ部を初期化する初期化ステップと、をさらに具備する請求項６または７に記載のフレーム組
み立て方法。
【請求項９】前記組み立てステップによって前記ＳＴ
Ｍ信号のフレームに組み立てられた前記ユーザ情報の出
力バイト数を記録する記録ステップと、前記出力バイト数が前記ユーザ情報自身のバイト数と等
しい場合、対応する前記セルバッファ部の格納領域を空
き領域に変更する変更ステップと、をさらに具備する請求項６から８のいずれかに記載のフ
レーム組み立て方法。
【請求項１０】前記組み立てステップは、前記格納ステップで格納された前記ユーザ情報の格納順
序の古い順に、前記セルバッファ部から前記受信ユーザ
情報を読み出し、ＳＴＭ信号のフレームを組み立てるス
テップからなる、請求項６から９のいずれかに記載のフレーム組み立て方
法。