JP2000235590A - 論理シミュレーション方法及び装置 - Google Patents
論理シミュレーション方法及び装置Info
- Publication number
- JP2000235590A JP2000235590A JP3602899A JP3602899A JP2000235590A JP 2000235590 A JP2000235590 A JP 2000235590A JP 3602899 A JP3602899 A JP 3602899A JP 3602899 A JP3602899 A JP 3602899A JP 2000235590 A JP2000235590 A JP 2000235590A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test bench
- simulation
- information
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 614
- 238000000034 method Methods 0.000 title claims abstract description 120
- 238000012360 testing method Methods 0.000 claims description 403
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 30
- 238000000605 extraction Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000000644 propagated effect Effects 0.000 description 5
- 101100368720 Bacillus subtilis (strain 168) tagC gene Proteins 0.000 description 4
- 241001649081 Dina Species 0.000 description 3
- 101150067506 dinB gene Proteins 0.000 description 3
- 101100316571 Bacillus subtilis (strain 168) uvrB gene Proteins 0.000 description 2
- 101100117440 Escherichia coli (strain K12) polB gene Proteins 0.000 description 2
- 238000012942 design verification Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
レーションする場合、回路動作の異常箇所を特定し、回
路動作のデバッグに貢献する論理シミュレーションを可
能とする論理シミュレーション方法および装置を提供す
る。 【解決手段】ディジタルLSI回路の2値シミュレーシ
ョンを実行する場合において、回路及びテストベンチ中
に不定値に関連する情報があるかどうか検索し(ステッ
プ100)、不定値に関連する情報があればそれを出力
し(ステップ130)、不定値を「0」か「1」に置き
換えて2値シミュレーションモデルを生成し(ステップ
110)、2値シミュレーションを実行する(ステップ
120)。
Description
回路設計、特にハードウェア記述言語によって設計され
るディジタルLSI回路の論理シミュレーションを
「0」と「1」の2値で行なう論理シミュレーション方
法及び装置に関する。
計のDAシステムにおいて、VerilogHDLやV
HDLなどのハードウェア記述言語による回路設計が行
なわれている。ここで、ディジタル回路においては、信
号値を「0」、「1」、「x」、「z」で表し、「0」
は電圧ロウ状態、「1」は電圧ハイ状態、「x」は不定
状態もしくは不定値、「z」はハイインピーダンス状態
を示す。設計されたディジタルLSI回路の論理の検証
として、ソフトウエアシミュレータによる回路動作の検
証が行なわれており、「0」、「1」のみを扱う2値シ
ミュレーションや、「0」、「1」に加えて「x」や
「z」を含めた多値シミュレーションが行なわれてい
る。ソフトウエアシミュレータにより回路動作の検証を
行なうためには、設計した回路データと回路を動作させ
るテストベンチが必要であり、これによりディジタルL
SI回路の論理シミュレーションを実行する。今日、シ
ミュレーション速度向上のため、シミュレーション速度
が高速な2値シミュレーション及び一部の信号線のみ多
値として扱う2値多値混在シミュレーションが頻繁に行
なわれるようになってきている。ただし、2値シミュレ
ーションは、不定状態を扱うことができないため、不定
値に関連した回路に対しては多値シミュレーションとシ
ミュレーション結果が一致しないことがあるという問題
がある。
7に示すように、従来の論理シミュレーション方法は、
シミュレーションデータとして、回路及びテストベンチ
情報を入力とし、入力されたシミュレーションデータ中
に不定値「x」があるかどうか判定するステップ100
と、不定値「x」を「0」または「1」に置き換え、2
値シミュレーションモデルを生成するステップ110
と、2値シミュレーションを実行するステップ120か
らなっている。
ミュレーション装置は、回路情報300とテストベンチ
情報310を入力とし、シミュレーションモデル情報3
30を出力する2値シミュレーション生成手段320
と、2値シミュレーションモデル情報330を入力とし
2値シミュレーションを実行し、結果350を出力する
2値シミュレーション手段340からなっている。
るVerilogHDLにより記述された回路及びテス
トベンチの2値シミュレーションの具体例を図29に示
す。まず、不定値に関係する回路記述301とテストベ
ンチ311を読み込んで解析し、その中の不定値「x」
を「0」か「1」に置換し、2値シミュレーションモデ
ル331を作成する。
ション方法及び装置では、不定値を回路動作を考慮せず
に「x」を「0」または「1」に置き換えるために、回
路動作が設計者の意図と異なり、シミュレーション結果
が期待値と一致しない場合があるという問題があった、
また、不定値「x」に関係する記述情報が外部に出力さ
れないため、期待値と一致しない場合の回路のデバッグ
が困難という問題があった。
を扱えない2値シミュレータでシミュレーションする場
合でも、回路動作の異常箇所の特定、及び回路動作のデ
バッグに貢献する論理シミュレーションを可能とする論
理シミュレーション方法および装置を提供することであ
る。
ュレーション方法は、ディジタルLSI回路の論理シミ
ュレーションの2値シミュレーションを実行する方法で
あって、回路及びテストベンチ情報を入力とし、回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された信号線の不定状態に関する回路及びテストベン
チ情報を抽出し出力する第2のステップと、回路及びテ
ストベンチ情報より、2値シミュレーションモデルを生
成する第3のステップと、2値シミュレーションモデル
に基づき2値シミュレーションを実行する第4のステッ
プとを含むものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、検索
結果を出力する論理シミュレーション方法を提供するこ
とができ、2値シミュレーション時に問題となる多値と
2値のシミュレーションで期待値が異なる可能性のある
不定値「x」に関係する記述を自動的に把握できる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の不定状態に関する回路及びテストベンチ
情報を検索する第1のステップと、検索された信号線の
不定状態に関する回路及びテストベンチ情報を抽出し出
力する第2のステップと、回路及びテストベンチ情報
と、不定状態に関する回路及びテストベンチ情報より、
不定状態に関する回路及びテストベンチを、回路及びテ
ストベンチの記述を同じ機能で異なる記述となるよう
に、不定状態を含まない等価な回路及びテストベンチに
置換して、2値シミュレーションモデルを生成する第3
のステップと、2値シミュレーションモデルに基づき2
値シミュレーションを実行する第4のステップとを含む
ものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、不定値「x」を用いない回路記
述に置換する論理シミュレーション方法を提供すること
ができ、多値と等価な2値シミュレーションを自動的に
行うことができる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の不定状態に関する回路及びテストベンチ
情報を検索する第1のステップと、検索された信号線の
不定状態に関する回路及びテストベンチ情報を抽出し出
力する第2のステップと、回路及びテストベンチ情報
と、不定状態に関する回路及びテストベンチ情報より、
不定状態に関する回路及びテストベンチについて、不定
状態を判定する信号線を追加し、かつ不定状態を含まな
い等価な回路及びテストベンチに置換して、2値シミュ
レーションモデルを生成する第3のステップと、2値シ
ミュレーションモデルに基づき2値シミュレーションを
実行する第4のステップとを含むものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、不定か不定でないかを判定する
フラグを用いた回路記述に置換する論理シミュレーショ
ン方法を提供することができる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の未初期化及び不定値の入力に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された信号線の未初期化及び不定値の入力に関する回
路及びテストベンチ情報を抽出し出力する第2のステッ
プと、回路及びテストベンチ情報より、2値シミュレー
ションモデルを生成する第3のステップと、2値シミュ
レーションモデルに基づき2値シミュレーションを実行
する第4のステップとを含むものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、初
期化されていない入力信号線、もしくは不定値「x」が
初期値として入力される回路記述を検索し、検索結果を
出力する論理シミュレーション方法を提供することがで
きる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の未初期化及び不定値の入力に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された信号線の未初期化及び不定値の入力に関する回
路及びテストベンチ情報を抽出し出力する第2のステッ
プと、回路及びテストベンチ情報と、信号線の未初期化
及び不定値の入力に関する回路及びテストベンチ情報よ
り、未初期化及び不定値の入力がされる信号線の初期値
を、未初期化及び不定値の入力がされる信号線が回路及
びテストベンチ中に値として定義されていない値に決定
し、2値シミュレーションモデルを生成する第3のステ
ップと、2値シミュレーションモデルに基づき2値シミ
ュレーションを実行する第4のステップとを含むもので
ある。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、初
期化されていない入力信号線、もしくは不定値が入力さ
れる回路記述を検索し、該当する回路記述があれば、該
当する回路記述からその入力値(初期値)を「0」か
「1」に決定する論理シミュレーション方法を提供する
ことができる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の未初期化及び不定値の入力、及び不定状
態に関する回路及びテストベンチ情報を検索する第1の
ステップと、検索された信号線の未初期化及び不定値の
入力、及び不定状態が伝播する回路及びテストベンチ中
の信号線情報を抽出し出力する第2のステップと、回路
及びテストベンチ情報より、2値シミュレーションモデ
ルを生成する第3のステップと、2値シミュレーション
モデルに基づき2値シミュレーションを実行する第4の
ステップとを含むものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、その不定値「x」が伝搬する可
能性のある信号線を全て検索し、検索結果を出力する論
理シミュレーション方法を提供することができる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する方法であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に記憶素子に関する回路及びテストベンチ情報を検
索する第1のステップと、検索された記憶素子に関する
回路及びテストベンチ情報を抽出し出力する第2のステ
ップと、回路及びテストベンチ情報と、記憶素子に関す
る回路及びテストベンチ情報より、記憶素子の初期化が
されたかどうか判定する信号線を追加し、2値シミュレ
ーションモデルを生成する第3のステップと、2値シミ
ュレーションモデルに基づき2値シミュレーションを実
行する第4のステップとを含むものである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、記
憶素子があるかどうか検索し記憶素子があれば、記憶素
子の初期化が行なわれたかどうかを初期化フラグにより
観測する論理シミュレーション方法を提供することがで
き、レジスタ配列やメモリの初期化忘れを防止できる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する装置であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の不定状態に関する回路及びテストベンチ
情報を検索し、検索された信号線の不定状態に関する回
路及びテストベンチ情報を抽出し出力する手段と、回路
及びテストベンチ情報より、2値シミュレーションモデ
ルを生成する手段と、2値シミュレーションモデルに基
づき2値シミュレーションを実行する手段を具備したも
のである。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、検索
結果を出力する論理シミュレーション装置を提供するこ
とができる。
は、ディジタルLSI回路の論理シミュレーションの2
値シミュレーションを実行する装置であって、回路及び
テストベンチ情報を入力とし、回路及びテストベンチ情
報中に信号線の不定状態に関する回路及びテストベンチ
情報を検索し、検索された信号線の不定状態に関する回
路及びテストベンチ情報を抽出し出力する手段と、不定
状態に関する回路及びテストベンチを不定状態を含まな
い等価な回路及びテストベンチに置換するための方法お
よび置換優先度を置換規約ライブラリとして具備し、回
路及びテストベンチ情報と、不定状態に関する回路及び
テストベンチ情報より、2値シミュレーションモデルを
生成する手段と、2値シミュレーションモデルに基づき
2値シミュレーションを実行する手段を具備したもので
ある。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、不定値「x」に関係
する回路記述を不定値「x」を用いない回路記述に変換
するための情報をライブラリとして具備し、シミュレー
ションデータとして入力された回路及びテストベンチ情
報に、不定値「x」に関係する情報があるかどうか検索
し、該当する回路記述があれば、ライブラリに従い、不
定値「x」を用いない回路記述に置換する論理シミュレ
ーション装置を提供することができる。
置は、ディジタルLSI回路の論理シミュレーションの
2値シミュレーションを実行する装置であって、回路及
びテストベンチ情報を入力とし、回路及びテストベンチ
情報中に信号線の未初期化及び不定値の入力に関する回
路及びテストベンチ情報を検索し、検索された信号線の
未初期化及び不定値の入力に関する回路及びテストベン
チ情報を抽出し出力する手段と、回路及びテストベンチ
情報より、2値シミュレーションモデルを生成する手段
と、2値シミュレーションモデルに基づき2値シミュレ
ーションを実行する手段を具備したものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
初期化されていない入力信号線、もしくは不定値「x」
が初期値として入力される回路記述を検索し、検索結果
を出力する論理シミュレーション装置を提供することが
できる。
置は、ディジタルLSI回路の論理シミュレーションの
2値シミュレーションを実行する装置であって、回路及
びテストベンチ情報を入力とし、回路及びテストベンチ
情報中に信号線の未初期化及び不定値の入力に関する回
路及びテストベンチ情報を検索し、検索された信号線の
未初期化及び不定値の入力に関する回路及びテストベン
チ情報を抽出し出力する手段と、信号線の未初期化及び
不定値の入力に関する回路及びテストベンチについて未
初期化及び不定値の入力がされる信号線の初期値を決定
する方法および決定優先度を初期化規約ライブラリとし
て具備し、回路及びテストベンチ情報と、信号線の未初
期化及び不定値の入力に関する回路及びテストベンチ情
報より、2値シミュレーションモデルを生成する手段
と、2値シミュレーションモデルに基づき2値シミュレ
ーションを実行する手段を具備したものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、未初期化もしくは
不定値「x」が入力値の時、「0」か「1」に入力値を
指定する情報をライブラリとして具備し、シミュレーシ
ョンデータとして入力された回路及びテストベンチ情報
に、初期化されていない入力信号線、もしくは不定値が
入力される回路記述を検索し、該当する回路記述があれ
ば、ライブラリに従い、その初期入力値を「0」か
「1」に指定する論理シミュレーション装置を提供する
ことができる。
置は、ディジタルLSI回路の論理シミュレーションの
2値シミュレーションを実行する装置であって、回路及
びテストベンチ情報を入力とし、回路及びテストベンチ
情報中に信号線の未初期化及び不定値の入力、及び不定
状態に関する回路及びテストベンチ情報を検索し、検索
された信号線の未初期化及び不定値の入力、及び不定状
態が伝播する回路及びテストベンチ中の信号線情報を抽
出し出力する手段と、回路及びテストベンチ情報より、
2値シミュレーションモデルを生成する手段と、2値シ
ミュレーションモデルに基づき2値シミュレーションを
実行する手段を具備したものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
不定値「x」に関係する情報があるかどうか検索し、該
当する回路記述があれば、その不定値「x」が伝搬する
可能性のある信号線を全て検索し、検索結果を出力する
論理シミュレーション装置を提供することができる。
置は、ディジタルLSI回路の論理シミュレーションの
2値多値混在シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、回路及びテ
ストベンチ情報中に信号線の未初期化及び不定値の入
力、及び不定状態に関する回路及びテストベンチ情報を
検索し、検索された信号線の未初期化及び不定値の入
力、及び不定状態が伝播する回路及びテストベンチ中の
信号線情報を抽出し出力する手段と、シミュレータ毎の
2値多値混在シミュレーションを行う設定方法を多値指
定規約ライブラリとして具備し、回路及びテストベンチ
情報と、信号線の未初期化及び不定値の入力、及び不定
状態が伝播する回路及びテストベンチ中の信号線情報よ
り、2値多値混在シミュレーションモデルを生成する手
段と、2値多値混在シミュレーションモデルに基づき2
値多値混在シミュレーションを実行する手段を具備した
ものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、部分的に信号線毎
に多値のシミュレーションを実行できるシミュレータと
多値の指定方法をライブラリとして具備し、シミュレー
ションデータとして入力された回路及びテストベンチ情
報に、不定値「x」に関係する情報があるかどうか検索
し、該当する回路記述があれば、その不定値「x」が伝
搬する可能性のある信号線を全て検索し、ライブラリに
従い、不定値「x」が伝搬する信号線を多値指定とする
論理シミュレーション装置を提供することができ、不定
値入力による回路の誤動作を検証でき、回路設計効率が
向上する。
置は、ディジタルLSI回路の論理シミュレーションの
2値シミュレーションを実行する装置であって、回路及
びテストベンチ情報を入力とし、回路及びテストベンチ
情報中に記憶素子に関する回路及びテストベンチ情報を
検索し、検索された記憶素子に関する回路及びテストベ
ンチ情報を抽出し出力する手段と、回路及びテストベン
チ情報と、記憶素子に関する回路及びテストベンチ情報
より、記憶素子の初期化がされたかどうか判定する信号
線を追加し、2値シミュレーションモデルを生成する手
段と、2値シミュレーションモデルに基づき2値シミュ
レーションを実行する手段を具備したものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
記憶素子があるかどうか検索し、記憶素子があれば、記
憶素子の初期化が行なわれたかどうかを初期化フラグに
より観測する論理シミュレーション装置を提供すること
ができる。
置は、ディジタルLSI回路の論理シミュレーションの
並列2値シミュレーションを実行する装置であって、回
路及びテストベンチ情報を入力とし、回路及びテストベ
ンチ情報中に信号線の未初期化及び不定値の入力に関す
る回路及びテストベンチ情報を検索し、検索された信号
線の未初期化及び不定値の入力に関する回路及びテスト
ベンチ情報を抽出し出力する手段と、未初期化及び不定
値の入力がされる信号線に対し、全て「0」、全て
「1」、及び少なくとも一通りのランダムに「0」か
「1」に指定する少なくとも三通りの信号線の初期値を
生成する手段と、回路及びテストベンチ情報と、信号線
の未初期化及び不定値の入力に関する回路及びテストベ
ンチ情報と、少なくとも三通りの信号線の初期値より、
少なくとも三通りのシミュレーションを並列で行う、並
列2値シミュレーションモデルを生成する手段と、前並
列2値シミュレーションモデルに基づき並列2値シミュ
レーションを実行する手段と、回路及びテストベンチ情
報と、並列2値シミュレーションの結果より、各シミュ
レーションの結果の不一致箇所を解析し、解析結果とし
て出力し、また並列2値シミュレーションの実行を制御
する手段を具備したものである。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
初期化されていない入力信号線、もしくは不定値が初期
値として入力される回路記述を検索し、回路記述があれ
ば、その初期値を、全て「0」、全て「1」、少なくと
も一通りのランダムに「0」か「1」の組合せとし、少
なくとも3つの並列シミュレーション可能な論理シミュ
レータにより同時にシミュレーションを行ない、その期
待値を観測し、観測結果を出力する論理シミュレーショ
ン装置を提供することができる。
て、図1から図26を用いて説明する。
応する第1の実施の形態の論理シミュレーション方法の
フロー図を図1に、具体例を図2に示す。Verilo
gHDLで設計された回路情報及びテストベンチを入力
とし、不定値情報を出力する場合を第1の実施の形態と
する。
方法は、VerilogHDLで設計された回路情報及
びテストベンチによる2値シミュレーションを行なう前
に、回路情報及びテストベンチ中に記述されている不定
値「x」の情報を検索し、出力する。
びテストベンチの記述に不定値「x」があるかどうか検
索する。
した不定値「x」の場所とその記述を出力する。
びテストベンチの記述中に不定値「x」があれば、その
値を「0」か「1」に置き換えて2値シミュレーション
モデルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、不定値「x」を検索し、その結果を出力する具体例
を図16に示し、図1のフロー図に沿って説明する。
の記述を持ち、テストベンチ記述312は、1行目に不
定値「x」の記述を持つ。
びテストベンチ記述312中の不定値「x」を検索す
る。
索結果として、不定値記述情報371を出力する。不定
値記述情報371には、回路記述6行目とテストベンチ
記述1行目に不定値「x」の記述があることとその記述
を出力する。
ンチ中に不定値「x」がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
回路及びテストベンチの2値シミュレーション時のデバ
ッグ性が向上する。
応する第2の実施の形態の論理シミュレーション装置の
構成図を図3に示す。VerilogHDLで設計され
た回路情報及びテストベンチを入力とし、不定値情報を
出力する場合を第2の実施の形態とする。
装置は、回路及びテストベンチ中の不定値情報抽出手段
360と、2値シミュレーションモデル生成手段320
と、2値シミュレーション実行手段340から構成され
ている。
00とテストベンチ情報310を入力とし、それらの中
に不定値「x」があるかどうか検索し、検索結果を不定
値情報370として出力する。
0は、回路情報300とテストベンチ情報310を入力
とし、2値シミュレーションを行うためのシミュレーシ
ョンモデル330を生成する。回路情報300とテスト
ベンチ情報310内に不定値「x」があれば、それを
「0」か「1」に置き換えて2値シミュレーションモデ
ル330を生成する。
2値シミュレーションモデル330を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ンチ中に不定値「x」がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
回路及びテストベンチの2値シミュレーション時のデバ
ッグ性が向上する。
応する第3の実施の形態の論理シミュレーション方法の
フロー図を図4に、具体例を図5に示す。Verilo
gHDLで設計された回路情報及びテストベンチを入力
とし、2値シミュレーションモデルを生成する場合を第
3の実施の形態とする。
方法は、VerilogHDLで設計された回路情報及
びテストベンチによる2値シミュレーションを行なう前
に、回路情報及びテストベンチ中に記述されている不定
値「x」の情報を検索し、不定値「x」を用いない等価
な2値シミュレーションモデルを生成する。
びテストベンチの記述に不定値「x」があるかどうか検
索する。
した不定値「x」の場所とその記述を出力する。
びテストベンチの記述中に不定値「x」があれば、不定
値「x」が関係する記述を不定値「x」を用いない等価
な記述に置き換えて2値シミュレーションモデルを生成
する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、不定値「x」を検索し、不定値「x」を用いない等
価なシミュレーションモデルを生成する具体例を図5に
示し、図4のフロー図に沿って説明する。
の記述を持ち、テストベンチ記述313は、不定値
「x」の記述を持たない。
びテストベンチ記述313中の不定値「x」を検索す
る。
索結果として、不定値記述情報372を出力する。不定
値記述情報372には、回路記述1行目に不定値「x」
の記述があることとその記述を出力する。
びテストベンチ記述313、不定値記述情報372から
2値シミュレーションモデル332を生成する。不定値
記述情報372より、回路記述の1行目に、信号線rs
tが「x」または「1」であれば処理A、信号線rst
が「x」または「1」でなければ処理Bという記述を得
る。ここで、信号線rstが「x」または「1」でない
とは、信号線rstが「0」でないということと等価で
あるため、この部分を置き換えて2値シミュレーション
モデル332を生成する。
ンチ中に不定値「x」がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
また、不定値「x」が関係する記述を不定値「x」を用
いない等価な記述に自動的に置き換えて2値シミュレー
ションを行うため、2値シミュレーションにおいて、多
値シミュレーションと同じ結果が得られる。
応する第4の実施の形態の論理シミュレーション方法の
フロー図を図6に、具体例を図7に示す。Verilo
gHDLで設計された回路情報及びテストベンチを入力
とし、2値シミュレーションモデルを生成する場合を第
4の実施の形態とする。
方法は、VerilogHDLで設計された回路情報及
びテストベンチによる2値シミュレーションを行なう前
に、回路情報及びテストベンチ中に記述されている不定
値「x」の情報を検索し、不定状態判定フラグにより、
不定値「x」を用いない等価な2値シミュレーションモ
デルを生成する。
びテストベンチの記述に不定値「x」があるかどうか検
索する。
した不定値「x」の場所とその記述を出力する。
びテストベンチの記述中に不定値「x」があれば、該当
する信号線が不定状態かどうかを判定する信号線を不定
状態判定フラグとして追加し、不定値「x」が関係する
記述を不定値「x」を用いない等価な記述に置き換えて
2値シミュレーションモデルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、不定値「x」を検索し、不定値「x」を用いない等
価なシミュレーションモデルを生成する具体例を図7に
示し、図6のフロー図に沿って説明する。
の記述を持ち、テストベンチ記述314は、1行目に不
定値「x」の記述を持つ。
びテストベンチ記述314中の不定値「x」を検索す
る。
索結果として、不定値記述情報373を出力する。不定
値記述情報373には、回路記述1行目とテストベンチ
記述1行目とに、不定値「x」の記述があることとその
記述を出力する。
びテストベンチ記述314、不定値記述情報373から
2値シミュレーションモデル333を生成する。不定値
記述情報373より、回路記述の1行目に、信号線rs
tが「x」であれば処理A、信号線rstが「x」でな
ければ処理Bという記述と、テストベンチ記述の1行目
に、信号線rstの初期値が「x」であるという記述を
得る。ここで、信号線rstが「x」であるかどうかを
判断するため不定状態判定フラグとして信号線rst_
flgを追加する。信号線rstが「x」であるとき、
信号線rst_flgを「1」とし、信号線rstが
「x」でないとき、信号線rst_flgを「0」とす
る。信号線rstの初期値が「x」であり、信号線rs
tが「x」であれば処理A、信号線rstが「x」でな
ければ処理Bという記述は、信号線rst_flgの初
期値が「1」であり、信号線rst_flgが「1」で
あれば処理A、信号線rstが「1」でなければ処理B
ということと等価であるため、この部分を置き換えて2
値シミュレーションモデル333を生成する。
ンチ中に不定値「x」がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
また、不定状態判定フラグとして信号線を追加すること
で、不定値「x」が関係する記述を不定値「x」を用い
ない等価な記述に自動的に置き換えて2値シミュレーシ
ョンを行うため、2値シミュレーションにおいて、多値
シミュレーションと同じ結果が得られる。
応する第5の実施の形態の論理シミュレーション装置の
構成図を図8に、具体例を図9に示す。Verilog
HDLで設計された回路情報及びテストベンチを入力と
し、2値シミュレーションモデルを生成する場合を第5
の実施の形態とする。
装置は、回路及びテストベンチ中の不定値情報抽出手段
360と、2値シミュレーションモデル生成手段380
と、2値シミュレーション実行手段340から構成され
ている。
00とテストベンチ情報310を入力とし、それらの中
に不定値「x」があるかどうか検索し、検索結果を不定
値情報370として出力する。
0は、不定値記述変換規約ライブラリ390を具備し、
回路情報300とテストベンチ情報310を入力とし、
2値シミュレーションを行うためのシミュレーションモ
デル400を生成する。不定値記述変換規約ライブラリ
390は、不定値「x」を処理する記述を、2値
「0」、「1」により等価な処理をする記述に置き換え
る規約を記載する。回路情報300とテストベンチ情報
310内に不定値「x」があれば、不定値記述変換規約
ライブラリ390に従い、不定値「x」を用いない等価
な回路に置き換えて2値シミュレーションモデル400
を生成する。
2値シミュレーションモデル400を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ら、不定値「x」を検索し、不定値「x」を用いない等
価なシミュレーションモデルを生成する具体例を図9に
示し、図8の構成図に沿って説明する。
の記述を持ち、テストベンチ記述314は、1行目に不
定値「x」の記述を持つ。
述304及びテストベンチ記述314中の不定値「x」
を検索し、不定値記述情報373を出力する。不定値記
述情報373には、回路記述1行目とテストベンチ記述
1行目とに、不定値「x」の記述があることとその記述
を出力する。
0により、不定記述変換規約ライブラリ391、回路記
述304及びテストベンチ記述314、不定値記述情報
373から2値シミュレーションモデル401を生成す
る。不定記述変換規約ライブラリ391は、論理的な等
価で且つ不定値を用いない記述へ変換する手法1と、不
定状態判断フラグにより論理的に等価で且つ不定値を用
いない記述へ変換する手法2を持つ。手法1の優先度を
1、手法2の優先度を2とし、手法1の方が手法2より
優先とする。不定値記述情報373より、回路記述の1
行目に、信号線rstが「x」であれば処理A、信号線
rstが「x」でなければ処理Bという記述と、テスト
ベンチ記述の1行目に、信号線rstの初期値が「x」
であるという記述を得る。ここで、信号線rstが
「x」であるかどうかを、2値「0」、「1」では記述
できないため、手法2を採用し、信号線rstが「x」
であるかどうかを判断するため不定状態判定フラグとし
て信号線rst_flgを追加する。信号線rstが
「x」であるとき、信号線rst_flgを「1」と
し、信号線rstが「x」でないとき、信号線rst_
flgを「0」とする。信号線rstの初期値が「x」
であり、信号線rstが「x」であれば処理A、信号線
rstが「x」でなければ処理Bという記述は、信号線
rst_flgの初期値が「1」であり、信号線rst
_flgが「1」であれば処理A、信号線rstが
「1」でなければ処理Bということと等価であるため、
この部分を置き換えて2値シミュレーションモデル40
1を生成する。
ンチ中に不定値「x」がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
また、不定記述変換規約ライブラリに登録された方法に
より、不定値「x」が関係する記述を不定値「x」を用
いない等価な記述に自動的に置き換えて2値シミュレー
ションを行うため、2値シミュレーションにおいて、多
値シミュレーションと同じ結果が得られる。
応する第6の実施の形態の論理シミュレーション方法の
フロー図を図10に、具体例を図11に示す。Veri
logHDLで設計された回路情報及びテストベンチを
入力とし、入力不定情報を出力する場合を第6の実施の
形態とする。
ン方法は、VerilogHDLで設計された回路情報
及びテストベンチによる2値シミュレーションを行なう
前に、回路情報及びテストベンチ中に記述されている信
号線への入力不定情報を検索し、出力する。
びテストベンチの記述に信号線の未初期化及び不定値
「x」の入力があるかどうか検索する。
した信号線の未初期化及び不定値「x」の入力の場所と
その記述を出力する。
びテストベンチの記述中に信号線の未初期化及び不定値
「x」の入力があれば、その値を「0」か「1」とし2
値シミュレーションモデルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、信号線の未初期化及び不定値「x」の入力を検索
し、その結果を出力する具体例を図11に示し、図10
のフロー図に沿って説明する。
l、6行目に信号線rstの記述を持ち、テストベンチ
記述314は、1行目に不定値「x」の入力記述を持
つ。
びテストベンチ記述314中の信号線の未初期化及び不
定値「x」の入力を検索する。
及び不定値「x」の入力の検索結果として、入力不定記
述情報421を出力する。入力不定記述情報421に
は、回路記述6行目の信号線rstが未初期化とテスト
ベンチ記述1行目に不定値「x」の入力記述があること
とその記述を出力する。
ンチ中に信号線の未初期化及び不定値「x」の入力がど
こにどのように記述されているかを回路及びテストベン
チ設計者が知ることができ、回路及びテストベンチの2
値シミュレーション時のデバッグ性が向上する。
対応する第7の実施の形態の論理シミュレーション装置
の構成図を図12に示す。VerilogHDLで設計
された回路情報及びテストベンチを入力とし、入力不定
情報を出力する場合を第7の実施の形態とする。
ン装置は、回路及びテストベンチ中の信号線の未初期化
及び不定値「x」の入力情報抽出手段410と、2値シ
ミュレーションモデル生成手段320と、2値シミュレ
ーション実行手段340から構成されている。
力情報抽出手段410は、回路情報300とテストベン
チ情報310を入力とし、それらの中に信号線の未初期
化及び不定値「x」の入力があるかどうか検索し、検索
結果を信号線の未初期化及び不定値「x」の入力情報4
20として出力する。
0は、回路情報300とテストベンチ情報310を入力
とし、2値シミュレーションを行うためのシミュレーシ
ョンモデル330を生成する。回路情報300とテスト
ベンチ情報310内に信号線の未初期化及び不定値
「x」の入力があれば、それを「0」か「1」とし2値
シミュレーションモデル330を生成する。
2値シミュレーションモデル330を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ンチ中に信号線の未初期化及び不定値「x」の入力がど
こにどのように記述されているかを回路及びテストベン
チ設計者が知ることができ、回路及びテストベンチの2
値シミュレーション時のデバッグ性が向上する。
応する第8の実施の形態の論理シミュレーション方法の
フロー図を図13に、具体例を図14に示す。Veri
logHDLで設計された回路情報及びテストベンチを
入力とし、2値シミュレーションモデルを生成する場合
を第8の実施の形態とする。
ン方法は、VerilogHDLで設計された回路情報
及びテストベンチによる2値シミュレーションを行なう
前に、回路情報及びテストベンチ中に記述されている入
力不定情報を検索し、入力値が不定であっても不定値
「x」を用いない等価な2値シミュレーションモデルを
生成する。
びテストベンチの記述に信号線の未初期化及び不定値
「x」の入力があるかどうか検索する。
した信号線の未初期化及び不定値「x」の入力の場所と
その記述を出力する。
びテストベンチの記述中に信号線の未初期化及び不定値
「x」の入力があれば、その信号線の接続先及び記述に
より、値を「0」か「1」に決定し、2値シミュレーシ
ョンモデルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、信号線の未初期化及び不定値「x」の入力を検索
し、入力値が不定であっても不定値「x」を用いない等
価なシミュレーションモデルを生成する具体例を図14
に示し、図13のフロー図に沿って説明する。
l、6行目に信号線rstの記述を持ち、テストベンチ
記述314は、1行目に不定値「x」の入力記述を持
つ。
びテストベンチ記述314中の信号線の未初期化及び不
定値「x」の入力を検索する。
及び不定値「x」の入力の検索結果として、入力不定記
述情報422を出力する。入力不定記述情報422に
は、回路記述6行目の信号線rstが未初期化とテスト
ベンチ記述1行目に不定値「x」の入力記述があること
とその記述を出力する。
びテストベンチ記述314、入力不定記述情報422か
ら2値シミュレーションモデル334を生成する。入力
不定記述情報422から、信号線cntlの初期入力値
が不定値「x」であることと、信号線rstの初期化が
されておらず、共に不定であることを得る。回路及びテ
ストベンチ情報と、信号線の未初期化及び不定値の入力
に関する回路及びテストベンチ情報より、未初期化及び
不定値の入力がされる信号線の初期値を、未初期化及び
不定値の入力がされる信号線が回路及びテストベンチ中
に値として定義されていない値に決定する。ここで、回
路記述306の1行目より、信号線cntlが「0」で
あればという記述が得られる。初期入力が不定であると
いうことは、「0」ではないということで、この記述で
あれば2値シミュレーションでは「1」と等価となる。
よって、信号線cntlの初期入力値を「1」と決定す
る。また、回路記述306の6行目より、信号線rst
が「1」であればという記述が得られる。初期入力が不
定であるということは、「1」ではないということで、
この記述であれば2値シミュレーションでは「0」と等
価となる。よって、信号線rstの初期入力値を「0」
と決定する。信号線cntlの初期入力値を「1」、信
号線rstの初期入力値を「0」とする記述を追加し
て、2値シミュレーションモデル334を生成する。
シミュレーション対象の回路及びテストベンチ中に信号
線の未初期化及び不定値「x」の入力がどこにどのよう
に記述されているかを回路及びテストベンチ設計者が知
ることができ、また、信号線の未初期化及び不定値
「x」の入力が関係する記述を、入力値が不定であって
も不定値「x」を用いない等価な記述に自動的に置き換
えて2値シミュレーションを行うため、2値シミュレー
ションにおいて、多値シミュレーションと同じ結果が得
られる。
対応する第9の実施の形態の論理シミュレーション装置
の構成図を図15に、具体例を図16に示す。Veri
logHDLで設計された回路情報及びテストベンチを
入力とし、2値シミュレーションモデルを生成する場合
を第9の実施の形態とする。
ン装置は、回路及びテストベンチ中の信号線の未初期化
及び不定値「x」の入力情報抽出手段410と、2値シ
ミュレーションモデル生成手段430と、2値シミュレ
ーション実行手段340から構成されている。
力情報抽出手段410は、回路情報300とテストベン
チ情報310を入力とし、それらの中に信号線の未初期
化及び不定値「x」の入力があるかどうか検索し、検索
結果を信号線の未初期化及び不定値「x」の入力情報4
20として出力する。
0は、入力初期値規約ライブラリ440を具備し、回路
情報300とテストベンチ情報310を入力とし、2値
シミュレーションを行うためのシミュレーションモデル
450を生成する。入力初期値規約ライブラリ440
は、信号線の未初期化及び不定値「x」の入力につい
て、2値「0」、「1」により等価な処理となる入力信
号値を決定するための規約を記載する。回路情報300
とテストベンチ情報310内に信号線の未初期化及び不
定値「x」の入力があれば、入力初期値規約ライブラリ
440に従い、入力値が不定であっても不定値「x」を
用いない等価な回路に置き換えて2値シミュレーション
モデル450を生成する。
2値シミュレーションモデル450を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ら、信号線の未初期化及び不定値「x」の入力を検索
し、入力値が不定であっても不定値「x」を用いない等
価なシミュレーションモデルを生成する具体例を図22
に示し、図9の構成図に沿って説明する。
l、6行目に信号線rstの記述を持ち、テストベンチ
記述314は、1行目に不定値「x」の入力記述を持
つ。
力情報抽出手段410により、回路記述306及びテス
トベンチ記述314中の信号線の未初期化及び不定値
「x」の入力を検索し、入力不定記述情報422を出力
する。入力不定記述情報422には、回路記述6行目の
信号線rstが未初期化とテストベンチ記述1行目に不
定値「x」の入力記述があることとその記述を出力す
る。
0により、入力初期値規約ライブラリ441、回路記述
306及びテストベンチ記述314、入力不定記述情報
422から2値シミュレーションモデル451を生成す
る。入力初期値規約ライブラリ441は、回路記述の条
件式に明記されていない値に初期値を指定する手法1
と、無条件に「0」に指定する手法2を持つ。手法1の
優先度を1、手法2の優先度を2とし、手法1の方が手
法2より優先とする。入力不定記述情報422から、信
号線cntlの初期入力値が不定値「x」であるここ
と、信号線rstの初期化がされておらず、共に不定で
あることを得る。ここでは、初期入力値が不定な信号線
の接続先の回路記述の条件式を参照できるため、手法1
を採用する。ここで、回路記述306の1行目より、信
号線cntlが「0」であればという記述が得られる。
初期入力が不定であるということは、「0」ではないと
いうことで、この記述であれば2値シミュレーションで
は「1」と等価となる。よって、信号線cntlの初期
入力値を「1」と決定する。また、回路記述306の6
行目より、信号線rstが「1」であればという記述が
得られる。初期入力が不定であるということは、「1」
ではないということで、この記述であれば2値シミュレ
ーションでは「0」と等価となる。よって、信号線rs
tの初期入力値を「0」と決定する。信号線cntlの
初期入力値を「1」、信号線rstの初期入力値を
「0」とする記述を追加して、2値シミュレーションモ
デル451を生成する。
ンチ中に信号線の未初期化及び不定値「x」の入力がど
こにどのように記述されているかを回路及びテストベン
チ設計者が知ることができ、また、入力初期値規約ライ
ブラリに登録された方法により、信号線の未初期化及び
不定値「x」の入力が関係する記述を、入力値が不定で
あっても不定値「x」を用いない等価な記述に自動的に
置き換えて2値シミュレーションを行うため、2値シミ
ュレーションにおいて、多値シミュレーションと同じ結
果が得られる。
対応する第10の実施の形態の論理シミュレーション方
法のフロー図を図17に、具体例を図18に示す。Ve
rilogHDLで設計された回路情報及びテストベン
チを入力とし、入力不定情報を出力する場合を第10の
実施の形態とする。
ン方法は、VerilogHDLで設計された回路情報
及びテストベンチによる2値シミュレーションを行なう
前に、回路情報及びテストベンチ中に記述されている不
定値「x」が伝播する信号線を検索し、出力する。
びテストベンチの記述に未初期化の信号線及び不定値
「x」があるかどうか検索する。
した未初期化の信号線及び不定値「x」が伝播する信号
線の場所とその記述を出力する。
びテストベンチの記述中に信号線の未初期化及び不定値
「x」の入力があれば、その値を「0」か「1」とし2
値シミュレーションモデルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、不定値「x」の伝播する信号線を検索し、その結果
を出力する具体例を図23に示し、図10のフロー図に
沿って説明する。
播する信号線dataB、信号線dataBが伝播する
信号線dataCを持ち、テストベンチ記述315は、
信号線dataAへの不定値「x」の入力記述を持つ。
びテストベンチ記述314中の未初期化の信号線及び不
定値「x」の入力を検索する。
及び不定値「x」の伝播する信号線の検索結果として、
不定値伝播信号線情報471を出力する。不定値伝播信
号線情報471には、回路記述の信号線dataA、d
ataB、dataC、及びがテストベンチ記述の信号
線dataAに不定値が伝播することを出力する。
ンチ中のどの信号線に不定値「x」が伝播するかを回路
及びテストベンチ設計者が知ることができ、回路及びテ
ストベンチの2値シミュレーション時のデバッグ性が向
上する。
に対応する第11の実施の形態の論理シミュレーション
装置の構成図を図19に示す。VerilogHDLで
設計された回路情報及びテストベンチを入力とし、入力
不定情報を出力する場合を第11の実施の形態とする。
ン装置は、回路及びテストベンチ中の不定値「x」の不
定値伝播信号線情報抽出手段460と、2値シミュレー
ションモデル生成手段320と、2値シミュレーション
実行手段340から構成されている。
回路情報300とテストベンチ情報310を入力とし、
それらの中に未初期化の信号線及び不定値「x」が伝播
する信号線があるかどうか検索し、検索結果を不定値伝
播信号線情報470として出力する。
0は、回路情報300とテストベンチ情報310を入力
とし、2値シミュレーションを行うためのシミュレーシ
ョンモデル330を生成する。回路情報300とテスト
ベンチ情報310内に信号線の未初期化及び不定値
「x」の入力があれば、それを「0」か「1」とし2値
シミュレーションモデル330を生成する。
2値シミュレーションモデル330を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ンチ中のどの信号線に不定値「x」が伝播するかを回路
及びテストベンチ設計者が知ることができ、回路及びテ
ストベンチの2値シミュレーション時のデバッグ性が向
上する。
に対応する第12の実施の形態の論理シミュレーション
装置の構成図を図20に、具体例を図21に示す。Ve
rilogHDLで設計された回路情報及びテストベン
チを入力とし、2値多値混在シミュレーションモデルを
生成する場合を第12の実施の形態とする。
ン装置は、回路及びテストベンチ中の不定値「x」の不
定値伝播信号線情報抽出手段460と、2値多値混在シ
ミュレーションモデル生成手段480と、2値多値混在
シミュレーション実行手段510から構成されている。
回路情報300とテストベンチ情報310を入力とし、
それらの中に未初期化の信号線及び不定値「x」が伝播
する信号線があるかどうか検索し、検索結果を不定値伝
播信号線情報470として出力する。
手段480は、多値指定規約ライブラリ490を具備
し、回路情報300とテストベンチ情報310、不定値
伝播信号線情報470を入力とし、2値多値混在シミュ
レーションを行うためのシミュレーションモデル500
を生成する。多値指定規約ライブラリ491は、2値多
値混在シミュレーションが可能なシミュレータ毎に、そ
の多値指定の方法を記載する。回路情報300とテスト
ベンチ情報310内に不定値の伝播する信号線があれ
ば、多値指定規約ライブラリ490に従い、特定の信号
線のみ多値を扱う2値多値混在シミュレーションモデル
500を生成する。
10は、2値多値混在シミュレーションモデル500を
入力とし、2値多値混在シミュレーションを実行し、シ
ミュレーション結果350を出力する。
ら、不定値「x」が伝播する信号線を検索し、不定値が
伝播する信号線のみ多値として2値多値混在入力値シミ
ュレーションモデルを生成する具体例を図21に示し、
図20の構成図に沿って説明する。
播する信号線dataB、信号線dataBが伝播する
信号線dataCを持ち、テストベンチ記述315は、
信号線dataAへの不定値「x」の入力記述を持つ。
り、回路記述307及びテストベンチ記述315中の未
初期化の信号線及び不定値「x」の入力を検索し、未初
期化の信号線及び不定値「x」の伝播する信号線の検索
結果として、不定値伝播信号線情報471を出力する。
不定値伝播信号線情報471には、回路記述307の信
号線dataA、dataB、dataC、及びテスト
ベンチ記述315の信号線dataAに不定値が伝播す
ることを出力する。
手段480により、多値指定規約ライブラリ491、回
路記述307及びテストベンチ記述315、不定値伝播
信号線情報471から2値多値混在シミュレーションモ
デル501を生成する。
の宣言末尾に/* 4state*/を追加すること
で、多値信号線と認識するシミュレータAと、信号線の
宣言を4stateregで行うことで多値信号線と認
識するシミュレータBを持つ。ここでは、シミュレータ
Aを使用するものとする。
ら、回路記述307の信号線dataA、dataB、
dataC、及びテストベンチ記述315の信号線da
taAに不定値が伝播することを得て、多値指定規約ラ
イブラリ491に従い、信号線dataA、data
B、dataCの宣言末尾に/* 4state */
を追加し、2値多値混在シミュレーションモデル501
を生成する。
ンチ中のどの信号線に不定値「x」が伝播するかを回路
及びテストベンチ設計者が知ることができ、また、自動
的に2値多値混在シミュレーションを行うシミュレーシ
ョンモデルを生成でき、設計効率が向上する。
対応する第13の実施の形態の論理シミュレーション方
法のフロー図を図22に、具体例を図23に示す。Ve
rilogHDLで設計された回路情報及びテストベン
チを入力とし、2値シミュレーションモデルを生成する
場合を第13の実施の形態とする。
ン方法は、VerilogHDLで設計された回路情報
及びテストベンチによる2値シミュレーションを行なう
前に、回路情報及びテストベンチ中に記述されている記
憶素子の情報を検索し、記憶素子初期化フラグを用いた
等価な2値シミュレーションモデルを生成する。
びテストベンチの記述に記憶素子があるかどうか検索す
る。
した記憶素子の場所とその記述を出力する。
びテストベンチの記述中に記憶素子があれば、記憶素子
初期化フラグを用いた等価な2値シミュレーションモデ
ルを生成する。
された2値シミュレーションモデルに対し、2値シミュ
レーションを実行する。
ら、記憶素子を検索し、記憶素子初期化フラグを用いた
等価なシミュレーションモデルを生成する具体例を図2
5に示し、図22のフロー図に沿って説明する。
ず、テストベンチ記述316は、記憶素子記述としてレ
ジスタ配列の記述を持つ。
びテストベンチ記述316中の記憶素子記述を検索す
る。
索結果として、記憶素子情報531を出力する。記憶素
子情報531には、テストベンチ記述にレジスタ配列の
記述があることとその記述を出力する。
びテストベンチ記述316、記憶素子情報531から2
値シミュレーションモデル551を生成する。記憶素子
情報531より、テストベンチ記述316にレジスタ配
列memがあることを得て、レジスタ配列memと同じ
配列を持つ初期化フラグをmem_flgとして追加す
る。回路記述308及びテストベンチ記述316中にレ
ジスタ配列memの初期化記述があるかどうか検索し、
あれば初期化直後に初期化フラグmem_flgを
「1」とする記述を追加し、2値シミュレーションモデ
ル551を生成する。
ンチ中に記憶素子記述がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
また、2値シミュレーションにおいて、記憶素子の初期
化をしたかどうかを確認でき、設計検証の精度が向上す
る。
に対応する第14の実施の形態の論理シミュレーション
方法のフロー図を図24に示す。VerilogHDL
で設計された回路情報及びテストベンチを入力とし、2
値シミュレーションモデルを生成する場合を第14の実
施の形態とする。
ン方法は、VerilogHDLで設計された回路情報
及びテストベンチによる2値シミュレーションを行なう
前に、回路情報及びテストベンチ中に記述されている記
憶素子の情報を検索し、記憶素子初期化フラグを用いた
等価な2値シミュレーションモデルを生成する。
た回路情報300及びテストベンチ情報310の記述に
記憶素子があるかどうか検索し、検索した記憶素子の場
所とその記述を記憶素子情報530として出力する。
0は、入力された回路情報及びテストベンチの記述中に
記憶素子があれば、記憶素子初期化フラグを用いた等価
な2値シミュレーションモデル550を生成する。
2値シミュレーションモデル550を入力とし、2値シ
ミュレーションを実行し、シミュレーション結果350
を出力する。
ンチ中に記憶素子記述がどこにどのように記述されてい
るかを回路及びテストベンチ設計者が知ることができ、
また、2値シミュレーションにおいて、記憶素子の初期
化をしたかどうかを確認でき、設計検証の精度が向上す
る。
に対応する第15の実施の形態の論理シミュレーション
装置の構成図を図25に、具体例を図26に示す。Ve
rilogHDLで設計された回路情報及びテストベン
チを入力とし、並列2値シミュレーションが可能なシミ
ュレータにより、入力信号が不定な場合の回路動作シミ
ュレーションを行う場合を第15の実施の形態とする。
ン装置は、回路及びテストベンチ中の信号線の未初期化
及び不定値「x」の入力情報抽出手段410と、初期値
生成手段560と、並列2値シミュレーションモデル生
成手段580と、並列2値シミュレーション実行手段6
00と、シミュレーション結果解析手段620から構成
されている。
力情報抽出手段410は、回路情報300とテストベン
チ情報310を入力とし、それらの中に信号線の未初期
化及び不定値「x」の入力があるかどうか検索し、検索
結果を信号線の未初期化及び不定値「x」の入力情報4
20として出力する。
化及び不定値「x」の入力情報420を入力とし、入力
値が不定の全信号線に対し、全て「0」、全て「1」、
少なくとも一つのランダムに「0」か「1」を決定した
組み合わせの少なくとも三通りの信号線初期値情報57
0を出力する。
580は、回路情報300とテストベンチ情報310、
信号線の未初期化または不定値「x」の入力情報抽出手
段410の未初期化及び不定値入力情報420と初期値
情報570を入力とし、並列2値シミュレーションを行
うためのシミュレーションモデル590を生成する。回
路情報300とテストベンチ情報310内に信号線の未
初期化及び不定値「x」の入力があれば、それを初期値
情報570に従い指定し、並列2値シミュレーションモ
デル590を生成する。並列2値シミュレーションモデ
ル590は、少なくとも三通りの組み合わせを持つ初期
値情報570に対応した少なくとも三通りのシミュレー
ションを並列に行うモデルとする。
は、並列2値シミュレーションモデル590を入力と
し、並列2値シミュレーションを実行し、シミュレーシ
ョン結果610を出力する。
回路情報300とテストベンチ情報310、シミュレー
ション結果610を入力とし、並列2値シミュレーショ
ン間での期待値不一致箇所を解析し、不一致の状況と関
係する回路及びテストベンチ情報を解析結果情報630
として出力する。また、並列2値シミュレーション中に
信号線の期待値不一致が発生したら並列2値シミュレー
ション実行手段600を制御し、並列2値シミュレーシ
ョンを中断させる。
ら、信号線の未初期化及び不定値「x」の入力を検索
し、並列シミュレーション用の初期値情報を生成する具
体例を図26に示し、図25の構成図に沿って説明す
る。
力信号線dinA、dinB、dinCを持つ。
力情報抽出手段410により、回路記述300及びテス
トベンチ記述317中の信号線の未初期化及び不定値
「x」の入力を検索し、入力不定記述情報423を出力
する。入力不定記述情報423には、テストベンチ記述
に未初期化の入力信号線dinA、dinB、dinC
があることとその記述を出力する。
述情報423中の未初期化の入力信号線dinA、di
nB、dinCの値を全て「0」に初期化する初期値情
報572、全て「1」に初期化する初期値情報573、
ランダムに「0」か「1」と初期化し、信号線din
A、dinCを「1」に、信号線dinBを「0」とし
た初期化情報574を初期化情報571として生成す
る。
580では、三通りの初期化情報を持つ初期化情報57
1に従い、三通りの入力値の異なる並列2値シミュレー
ションモデル590を生成する。
ンチ中に信号線の未初期化及び不定値「x」の入力がど
こにどのように記述されているかを回路及びテストベン
チ設計者が知ることができる。また、不定入力信号に複
数組み合わせの2値入力信号を与えることにより、回路
の不定値入力時の動作検証を2値シミュレーションで自
動的に行うことができ、回路及びテストベンチのデバッ
グ性が向上する。
法によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
不定値「x」に関係する情報があるかどうか検索し、検
索結果を出力する論理シミュレーション方法を提供する
ことができ、2値シミュレーション時に問題となる多値
と2値のシミュレーションで期待値が異なる可能性のあ
る不定値「x」に関係する記述を自動的に把握できる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、不定値「x」を用いない回路記
述に置換する論理シミュレーション方法を提供すること
ができ、多値と等価な2値シミュレーションを自動的に
行うことができる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、不定か不定でないかを判定する
フラグを用いた回路記述に置換する論理シミュレーショ
ン方法を提供することができる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、初
期化されていない入力信号線、もしくは不定値「x」が
初期値として入力される回路記述を検索し、検索結果を
出力する論理シミュレーション方法を提供することがで
きる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、初
期化されていない入力信号線、もしくは不定値が入力さ
れる回路記述を検索し、該当する回路記述があれば、該
当する回路記述からその入力値(初期値)を「0」か
「1」に決定する論理シミュレーション方法を提供する
ことができる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、該当
する回路記述があれば、その不定値「x」が伝搬する可
能性のある信号線を全て検索し、検索結果を出力する論
理シミュレーション方法を提供することができる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、記
憶素子があるかどうか検索し記憶素子があれば、記憶素
子の初期化が行なわれたかどうかを初期化フラグにより
観測する論理シミュレーション方法を提供することがで
き、レジスタ配列やメモリの初期化忘れを防止できる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、シミュレーションデ
ータとして入力された回路及びテストベンチ情報に、不
定値「x」に関係する情報があるかどうか検索し、検索
結果を出力する論理シミュレーション装置を提供するこ
とができる。
によれば、ディジタルLSI回路の論理シミュレーショ
ンを2値で実行する場合において、不定値「x」に関係
する回路記述を不定値「x」を用いない回路記述に変換
するための情報をライブラリとして具備し、シミュレー
ションデータとして入力された回路及びテストベンチ情
報に、不定値「x」に関係する情報があるかどうか検索
し、該当する回路記述があれば、ライブラリに従い、不
定値「x」を用いない回路記述に置換する論理シミュレ
ーション装置を提供することができる。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
初期化されていない入力信号線、もしくは不定値「x」
が初期値として入力される回路記述を検索し、検索結果
を出力する論理シミュレーション装置を提供することが
できる。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、未初期化もしくは
不定値「x」が入力値の時、「0」か「1」に入力値を
指定する情報をライブラリとして具備し、シミュレーシ
ョンデータとして入力された回路及びテストベンチ情報
に、初期化されていない入力信号線、もしくは不定値が
入力される回路記述を検索し、該当する回路記述があれ
ば、ライブラリに従い、その初期入力値を「0」か
「1」に指定する論理シミュレーション装置を提供する
ことができる。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
不定値「x」に関係する情報があるかどうか検索し、該
当する回路記述があれば、その不定値「x」が伝搬する
可能性のある信号線を全て検索し、検索結果を出力する
論理シミュレーション装置を提供することができる。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、部分的に信号線毎
に多値のシミュレーションを実行できるシミュレータと
多値の指定方法をライブラリとして具備し、シミュレー
ションデータとして入力された回路及びテストベンチ情
報に、不定値「x」に関係する情報があるかどうか検索
し、該当する回路記述があれば、その不定値「x」が伝
搬する可能性のある信号線を全て検索し、ライブラリに
従い、不定値「x」が伝搬する信号線を多値指定とする
論理シミュレーション装置を提供することができ、不定
値入力による回路の誤動作を検証でき、回路設計効率が
向上する。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
記憶素子があるかどうか検索し、記憶素子があれば、記
憶素子の初期化が行なわれたかどうかを初期化フラグに
より観測する論理シミュレーション装置を提供すること
ができる。
置によれば、ディジタルLSI回路の論理シミュレーシ
ョンを2値で実行する場合において、シミュレーション
データとして入力された回路及びテストベンチ情報に、
初期化されていない入力信号線、もしくは不定値が初期
値として入力される回路記述を検索し、回路記述があれ
ば、その初期値を、全て「0」、全て「1」、少なくと
も一通りのランダムに「0」か「1」の組合せとし、少
なくとも3つの並列シミュレーション可能な論理シミュ
レータにより同時にシミュレーションを行ない、その期
待値を観測し、観測結果を出力する論理シミュレーショ
ン装置を提供することができる。
ション方法のフロー図である。
の具体例を示す図である。
の構成図である。
のフロー図である。
の具体例を示す図である。
のフロー図である。
の具体例を示す図である。
のの構成図である。
の具体例を示す図である。
法のフロー図である。
法の具体例を示す図である。
置の一実施例の構成図である。
法のフロー図である。
法の具体例を示す図である。
置の構成図である。
置の具体例を示す図である。
方法のフロー図である。
方法の具体例を示す図である。
装置の構成図である。
装置の構成図である。
装置の具体例を示す図である。
方法のフロー図である。
方法の具体例を示す図である。
装置の構成図である。
装置の構成図である。
装置の具体例を示す図である。
である。
ある。
示す図である。
か検索するステップ 110 不定値を「0」か「1」に置き換えて2値シミ
ュレーションモデルを生成するステップ 120 2値シミュレーションを実行するステップ 130 不定値情報を出力するステップ 140 不定値を含まない等価なモデルに変換するステ
ップ 141 不定状態判定フラグを用いた不定値を含まない
等価なモデルに変換し、2値シミュレーションモデルを
生成するステップ 150 回路及びテストベンチ中に未初期化及び不定入
力があるかどうか検索するステップ 160 未初期化及び不定入力情報を出力するステップ 170 未初期化及び不定入力の接続先から初期値を決
定し、2値シミュレーションモデルを生成するステップ 180 回路及びテストベンチ中に不定値、未初期化及
び不定入力があるかどうか検索するステップ 190 不定値伝播信号線を抽出するステップ 200 回路及びテストベンチ中に記憶素子記述がある
かどうか検索するステップ 210 記憶素子情報を出力するステップ 220 記憶素子初期化フラグを用いた等価なモデルに
変換し、2値シミュレーションモデルを生成するステッ
プ 300 回路情報 301 回路情報 302 回路情報 303 回路情報 304 回路情報 305 回路情報 306 回路情報 307 回路情報 308 回路情報 310 テストベンチ情報 311 テストベンチ情報 312 テストベンチ情報 313 テストベンチ情報 314 テストベンチ情報 315 テストベンチ情報 316 テストベンチ情報 317 テストベンチ情報 320 2値シミュレーションモデル生成手段 330 2値シミュレーションモデル情報 331 2値シミュレーションモデル情報 332 2値シミュレーションモデル情報 333 2値シミュレーションモデル情報 334 2値シミュレーションモデル情報 340 2値シミュレーション実行手段 350 シミュレーション結果 360 不定値情報抽出手段 370 不定値情報 371 不定値情報 372 不定値情報 373 不定値情報 380 2値シミュレーションモデル生成手段 390 不定値記述変換規約ライブラリ 391 不定値記述変換規約ライブラリ 400 2値シミュレーションモデル情報 401 2値シミュレーションモデル情報 410 未初期化及び不定値入力情報抽出手段 420 未初期化及び不定値入力情報 421 未初期化及び不定値入力情報 422 未初期化及び不定値入力情報 423 未初期化及び不定値入力情報 430 2値シミュレーションモデル生成手段 440 入力初期値規約ライブラリ 441 入力初期値規約ライブラリ 450 2値シミュレーションモデル情報 451 2値シミュレーションモデル情報 460 不定値伝播信号線情報抽出手段 470 不定値伝播信号線情報 471 不定値伝播信号線情報 480 2値多値混在シミュレーションモデル生成手段 490 多値指定規約ライブラリ 491 多値指定規約ライブラリ 500 2値多値混在シミュレーションモデル情報 501 2値多値混在シミュレーションモデル情報 510 2値多値混在シミュレーション実行手段 520 記憶素子情報抽出手段 530 記憶素子情報 531 記憶素子情報 540 2値シミュレーションモデル生成手段 550 2値シミュレーションモデル情報 551 2値シミュレーションモデル情報 560 初期値生成手段 570 初期値情報 571 初期値情報 572 初期値情報 573 初期値情報 574 初期値情報 580 並列2値シミュレーションモデル生成手段 590 並列2値シミュレーションモデル情報 600 並列2値シミュレーション実行手段 610 シミュレーション結果 620 シミュレーション結果解析手段 630 シミュレーション結果解析情報
Claims (15)
- 【請求項1】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された前記信号線の不定状態に関する回路及びテスト
ベンチ情報を抽出し出力する第2のステップと、前記回
路及びテストベンチ情報より、2値シミュレーションモ
デルを生成する第3のステップと、前記2値シミュレー
ションモデルに基づき2値シミュレーションを実行する
第4のステップとを含む論理シミュレーション方法。 - 【請求項2】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された前記信号線の不定状態に関する回路及びテスト
ベンチ情報を抽出し出力する第2のステップと、前記回
路及びテストベンチ情報と、前記不定状態に関する回路
及びテストベンチ情報より、不定状態に関する回路及び
テストベンチを、回路及びテストベンチの記述を同じ機
能で異なる記述となるように、不定状態を含まない等価
な回路及びテストベンチに置換して、2値シミュレーシ
ョンモデルを生成する第3のステップと、前記2値シミ
ュレーションモデルに基づき2値シミュレーションを実
行する第4のステップとを含む論理シミュレーション方
法。 - 【請求項3】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索する第1のステップと、検
索された前記信号線の不定状態に関する回路及びテスト
ベンチ情報を抽出し出力する第2のステップと、前記回
路及びテストベンチ情報と、前記不定状態に関する回路
及びテストベンチ情報より、不定状態に関する回路及び
テストベンチについて、不定状態を判定する信号線を追
加し、かつ不定状態を含まない等価な回路及びテストベ
ンチに置換して、2値シミュレーションモデルを生成す
る第3のステップと、前記2値シミュレーションモデル
に基づき2値シミュレーションを実行する第4のステッ
プとを含む論理シミュレーション方法。 - 【請求項4】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力に関する回路及びテストベンチ情報を検索する第1
のステップと、検索された前記信号線の未初期化及び不
定値の入力に関する回路及びテストベンチ情報を抽出し
出力する第2のステップと、前記回路及びテストベンチ
情報より、2値シミュレーションモデルを生成する第3
のステップと、前記2値シミュレーションモデルに基づ
き2値シミュレーションを実行する第4のステップとを
含む論理シミュレーション方法。 - 【請求項5】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力に関する回路及びテストベンチ情報を検索する第1
のステップと、検索された前記信号線の未初期化及び不
定値の入力に関する回路及びテストベンチ情報を抽出し
出力する第2のステップと、前記回路及びテストベンチ
情報と、前記信号線の未初期化及び不定値の入力に関す
る回路及びテストベンチ情報より、前記未初期化及び不
定値の入力がされる信号線の初期値を、前記未初期化及
び不定値の入力がされる信号線が回路及びテストベンチ
中に値として定義されていない値に決定し、2値シミュ
レーションモデルを生成する第3のステップと、前記2
値シミュレーションモデルに基づき2値シミュレーショ
ンを実行する第4のステップとを含む論理シミュレーシ
ョン方法。 - 【請求項6】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力、及び不定状態に関する回路及びテストベンチ情報
を検索する第1のステップと、検索された前記信号線の
未初期化及び不定値の入力、及び不定状態が伝播する回
路及びテストベンチ中の信号線情報を抽出し出力する第
2のステップと、前記回路及びテストベンチ情報より、
2値シミュレーションモデルを生成する第3のステップ
と、前記2値シミュレーションモデルに基づき2値シミ
ュレーションを実行する第4のステップとを含む論理シ
ミュレーション方法。 - 【請求項7】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する方法であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に記憶素子に関する回路及びテス
トベンチ情報を検索する第1のステップと、検索された
記憶素子に関する回路及びテストベンチ情報を抽出し出
力する第2のステップと、前記回路及びテストベンチ情
報と、前記記憶素子に関する回路及びテストベンチ情報
より、記憶素子の初期化がされたかどうか判定する信号
線を追加し、2値シミュレーションモデルを生成する第
3のステップと、前記2値シミュレーションモデルに基
づき2値シミュレーションを実行する第4のステップと
を含む論理シミュレーション方法。 - 【請求項8】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索し、検索された前記信号線
の不定状態に関する回路及びテストベンチ情報を抽出し
出力する手段と、前記回路及びテストベンチ情報より、
2値シミュレーションモデルを生成する手段と、前記2
値シミュレーションモデルに基づき2値シミュレーショ
ンを実行する手段を具備した論理シミュレーション装
置。 - 【請求項9】 ディジタルLSI回路の論理シミュレー
ションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の不定状態に関する回路
及びテストベンチ情報を検索し、検索された前記信号線
の不定状態に関する回路及びテストベンチ情報を抽出し
出力する手段と、不定状態に関する回路及びテストベン
チを不定状態を含まない等価な回路及びテストベンチに
置換するための方法および置換優先度を置換規約ライブ
ラリとして具備し、前記回路及びテストベンチ情報と、
前記不定状態に関する回路及びテストベンチ情報より、
2値シミュレーションモデルを生成する手段と、前記2
値シミュレーションモデルに基づき2値シミュレーショ
ンを実行する手段を具備した論理シミュレーション装
置。 - 【請求項10】 ディジタルLSI回路の論理シミュレ
ーションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力に関する回路及びテストベンチ情報を検索し、検索
された前記信号線の未初期化及び不定値の入力に関する
回路及びテストベンチ情報を抽出し出力する手段と、前
記回路及びテストベンチ情報より、2値シミュレーショ
ンモデルを生成する手段と、前記2値シミュレーション
モデルに基づき2値シミュレーションを実行する手段を
具備した論理シミュレーション装置。 - 【請求項11】 ディジタルLSI回路の論理シミュレ
ーションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力に関する回路及びテストベンチ情報を検索し、検索
された前記信号線の未初期化及び不定値の入力に関する
回路及びテストベンチ情報を抽出し出力する手段と、信
号線の未初期化及び不定値の入力に関する回路及びテス
トベンチについて未初期化及び不定値の入力がされる信
号線の初期値を決定する方法および決定優先度を初期化
規約ライブラリとして具備し、前記回路及びテストベン
チ情報と、前記信号線の未初期化及び不定値の入力に関
する回路及びテストベンチ情報より、2値シミュレーシ
ョンモデルを生成する手段と、前記2値シミュレーショ
ンモデルに基づき2値シミュレーションを実行する手段
を具備した論理シミュレーション装置。 - 【請求項12】 ディジタルLSI回路の論理シミュレ
ーションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に信号線の未初期化及び不定値の
入力、及び不定状態に関する回路及びテストベンチ情報
を検索し、検索された前記信号線の未初期化及び不定値
の入力、及び不定状態が伝播する回路及びテストベンチ
中の信号線情報を抽出し出力する手段と、前記回路及び
テストベンチ情報より、2値シミュレーションモデルを
生成する手段と、前記2値シミュレーションモデルに基
づき2値シミュレーションを実行する手段を具備した論
理シミュレーション装置。 - 【請求項13】 ディジタルLSI回路の論理シミュレ
ーションの2値多値混在シミュレーションを実行する装
置であって、回路及びテストベンチ情報を入力とし、前
記回路及びテストベンチ情報中に信号線の未初期化及び
不定値の入力、及び不定状態に関する回路及びテストベ
ンチ情報を検索し、検索された前記信号線の未初期化及
び不定値の入力、及び不定状態が伝播する回路及びテス
トベンチ中の信号線情報を抽出し出力する手段と、シミ
ュレータ毎の2値多値混在シミュレーションを行う設定
方法を多値指定規約ライブラリとして具備し、前記回路
及びテストベンチ情報と、前記信号線の未初期化及び不
定値の入力、及び不定状態が伝播する回路及びテストベ
ンチ中の信号線情報より、2値多値混在シミュレーショ
ンモデルを生成する手段と、前記2値多値混在シミュレ
ーションモデルに基づき2値多値混在シミュレーション
を実行する手段を具備した論理シミュレーション装置。 - 【請求項14】 ディジタルLSI回路の論理シミュレ
ーションの2値シミュレーションを実行する装置であっ
て、回路及びテストベンチ情報を入力とし、前記回路及
びテストベンチ情報中に記憶素子に関する回路及びテス
トベンチ情報を検索し、検索された前記記憶素子に関す
る回路及びテストベンチ情報を抽出し出力する手段と、
前記回路及びテストベンチ情報と、前記記憶素子に関す
る回路及びテストベンチ情報より、記憶素子の初期化が
されたかどうか判定する信号線を追加し、2値シミュレ
ーションモデルを生成する手段と、前記2値シミュレー
ションモデルに基づき2値シミュレーションを実行する
手段を具備した論理シミュレーション装置。 - 【請求項15】 ディジタルLSI回路の論理シミュレ
ーションの並列2値シミュレーションを実行する装置で
あって、回路及びテストベンチ情報を入力とし、前記回
路及びテストベンチ情報中に信号線の未初期化及び不定
値の入力に関する回路及びテストベンチ情報を検索し、
検索された前記信号線の未初期化及び不定値の入力に関
する回路及びテストベンチ情報を抽出し出力する手段
と、前記未初期化及び不定値の入力がされる信号線に対
し、全て「0」、全て「1」、及び少なくとも一通りの
ランダムに「0」か「1」に指定する少なくとも三通り
の前記信号線の初期値を生成する手段と、前記回路及び
テストベンチ情報と、前記信号線の未初期化及び不定値
の入力に関する回路及びテストベンチ情報と、少なくと
も三通りの前記信号線の初期値より、少なくとも三通り
のシミュレーションを並列で行う、並列2値シミュレー
ションモデルを生成する手段と、前並列2値シミュレー
ションモデルに基づき並列2値シミュレーションを実行
する手段と、前記回路及びテストベンチ情報と、前記並
列2値シミュレーションの結果より、各シミュレーショ
ンの結果の不一致箇所を解析し、解析結果として出力
し、また前記並列2値シミュレーションの実行を制御す
る手段を具備した論理シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03602899A JP4011778B2 (ja) | 1999-02-15 | 1999-02-15 | 論理シミュレーション方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03602899A JP4011778B2 (ja) | 1999-02-15 | 1999-02-15 | 論理シミュレーション方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235590A true JP2000235590A (ja) | 2000-08-29 |
JP4011778B2 JP4011778B2 (ja) | 2007-11-21 |
Family
ID=12458272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03602899A Expired - Fee Related JP4011778B2 (ja) | 1999-02-15 | 1999-02-15 | 論理シミュレーション方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011778B2 (ja) |
-
1999
- 1999-02-15 JP JP03602899A patent/JP4011778B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4011778B2 (ja) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8161439B2 (en) | Method and apparatus for processing assertions in assertion-based verification of a logic design | |
Kurup et al. | Logic synthesis using Synopsys® | |
Van Eijk | Sequential equivalence checking based on structural similarities | |
US5191541A (en) | Method and apparatus to improve static path analysis of digital circuits | |
US6745160B1 (en) | Verification of scheduling in the presence of loops using uninterpreted symbolic simulation | |
TWI424327B (zh) | 用於處理電路設計之電腦實作表示的方法、設備、資料處理系統及提供相應軟體的產品 | |
JP4806529B2 (ja) | 複製されたロジックを使用するデバッグの方法とシステム | |
US8146034B2 (en) | Efficient Redundancy Identification, Redundancy Removal, and Sequential Equivalence Checking within Designs Including Memory Arrays. | |
US20070005323A1 (en) | System and method of automating the addition of programmable breakpoint hardware to design models | |
US20070005322A1 (en) | System and method for complex programmable breakpoints using a switching network | |
Beer et al. | RuleBase: Model checking at IBM | |
US6339837B1 (en) | Hybrid method for design verification | |
JP3825572B2 (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
US6691286B1 (en) | Methods and apparatuses for checking equivalence of circuits | |
CN116663467B (zh) | 断言等效硬件库的构建方法、装置、电子设备及存储介质 | |
US9965575B2 (en) | Methods and systems for correcting X-pessimism in gate-level simulation or emulation | |
Schmidt et al. | A new formal verification approach for hardware-dependent embedded system software | |
US20030221173A1 (en) | Method and apparatus for detecting connectivity conditions in a netlist database | |
US6920583B1 (en) | System and method for compiling temporal expressions | |
US8903699B2 (en) | Determining large-scale finite state machines using constraint relaxation | |
Hoskote et al. | Automatic verification of implementations of large circuits against HDL specifications | |
Ghasempouri et al. | Engineering of an effective automatic dynamic assertion mining platform | |
US10234502B1 (en) | Circuit defect diagnosis based on sink cell fault models | |
Hung et al. | Faster FPGA debug: Efficiently coupling trace instruments with user circuitry | |
JP4011778B2 (ja) | 論理シミュレーション方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |