JP2000228493A

JP2000228493A - 温度安定化回路

Info

Publication number: JP2000228493A
Application number: JP11120739A
Authority: JP
Inventors: Kazuo Nakaizumi; 一雄中泉; Hiroyasu Suzuki; 宏靖鈴木
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1998-09-22
Filing date: 1999-04-27
Publication date: 2000-08-15

Abstract

(57)【要約】【課題】ＣＭＯＳゲート・アレイで構成されるタイ
ミング発生器のジャンクション温度を安定化させ、ジッ
タ値を減少させる。【解決手段】基準温度検出手段１１は、ＬＳＩ１のジ
ャンクション温度の最高値を基準パルス数に変換して記
憶する。動作温度検出手段１２は、動作時のＬＳＩのジ
ャンクション温度を動作パルス数に変換して記憶する。
電流制御手段１３は、上記動作パルス数と上記基準パル
ス数を比較し、基準パルス数に一致するように、ＣＭＯ
Ｓゲート・アレイＴ．Ｇ．１０への動作電流を増減して
ジャンクション温度を制御する。この結果、ＣＭＯＳ
ゲート・アレイで構成されるタイミング発生器のジッタ
値が大幅に減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩの回路に関
し、特にＬＳＩのジャンクション温度を安定化させる温
度安定化回路に関する。

【０００２】

【従来の技術】従来のＣＭＯＳゲート・アレイで構成さ
れたタイミング発生器（以下、Ｔ．Ｇ．と呼ぶ）は、Ｌ
ＳＩテスタに使用された場合、測定時に動作周波数を１
サイクル毎にユーザが任意に変化できるようになってい
る。

【０００３】以下、図面を用いて詳細に説明する。図１
８は、従来のＣＭＯＳゲートアレイで構成されたＴ．
Ｇ．を示すブロック図である。図１９は、従来のＴ．
Ｇ．におけるジャンクション温度とｔｐｄとを示す概念
図である。なお、ｔｐｄとは、図１８に示すＴ.Ｇ.６１
に入力される入力信号と、Ｔ.Ｇ.６１から出力される出
力信号との時間差である。また、パッケージの熱抵抗は
７.５℃／Ｗ、消費電力は１Ｗ、周囲温度は２５℃であ
るとする。

【０００４】まず、図１９に示す時刻ｔ６０において、
ＬＳＩの電源電圧が任意の電圧になる。次に、時刻ｔ６
２で１μｓで動作開始させると、２５℃であったジャン
クション温度は、時刻ｔ６３で３２．５℃になる。一
方、ｔｐｄは７７０ｐｓから８１０ｐｓになり、４０ｐ
ｓ増加する。次に、時刻ｔ６４で１００ｎｓで動作させ
ると、時刻ｔ６５でジャンクション温度が４７．５℃、
ｔｐｄが８５０ｐｓになる。さらに、時刻ｔ６６で１０
ｎｓで動作させると、時刻ｔ６７でジャンクション温度
が１００℃、ｔｐｄが１ｎｓになる。

【０００５】

【発明が解決しようとする課題】ところで、従来技術で
は、上述したように、ＣＭＯＳゲート・アレイで構成さ
れたＴ．Ｇ．６１は、ＬＳＩテスタに搭載され、ユーザ
が１テスト内で動作周波数を変化させると、消費電力が
変化し、ジャンクション温度が変化し、ｔｐｄが大きく
変化する。そして、ｔｐｄが時刻と共に大きく変化する
と、ジッタ値が大きくなり、ＬＳＩテスタの規格を悪く
するという問題があった。例えば、図１９において、動
作周期が１μｓと１０ｎｓとでは、２３０ｐｓのジッタ
値になる。このように、該Ｔ．Ｇ．６１の動作周波数が
変化すると、動作電流が変化し、ジャンクション温度が
変化する。そして、Ｔ．Ｇ．６１のｔｐｄが変化し、Ｌ
ＳＩテスタで重要なジッタ値が規格以上に大きくなると
いう問題があった。

【０００６】この発明は上述した事情に鑑みてなされた
もので、ＣＭＯＳゲート・アレイで構成されるタイミ
ング発生器のジャンクション温度を安定化させることが
でき、ジッタ値を減少させることができる温度安定化回
路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、ＬＳＩのジャンク
ション温度が最高値に達している状態で、前記ジャンク
ション温度に応じた基準パルス数を取得する基準温度取
得手段と、ＬＳＩの通常動作状態でのジャンクション温
度に応じた動作パルス数を取得する動作温度取得手段
と、ＬＳＩの通常動作時、前記動作温度取得手段による
動作パルス数が前記基準温度取得手段による基準パルス
数に一致するように、ＬＳＩの動作電流を制御する電流
制御手段とを具備することを特徴とする。

【０００８】また、請求項２記載の発明では、請求項１
記載の温度安定化回路において、前記基準温度取得手段
は、ジャンクション温度が最高値に達している状態で、
前記ＬＳＩに入力される一定周期のパルス信号をカウン
トする第１のカウンタからなり、前記動作温度取得手段
は、ＬＳＩの通常動作状態で、前記一定周期のパルス信
号をカウントする第２のカウンタからなり、前記温度安
定化回路は、さらに、ＬＳＩのジャンクション温度に応
じた周期の信号を生成する信号生成手段と、前記信号生
成手段により生成された信号をカウントし、所定のカウ
ント値に達すると、前記第１のカウンタおよび前記第２
のカウンタによるカウント動作を停止させる第３のカウ
ンタとを具備することを特徴とする。

【０００９】また、請求項３記載の発明では、請求項１
または２記載の温度安定化回路において、前記電流制御
手段は、前記基準温度取得手段による基準パルスと前記
動作温度取得手段による動作パルス数とを比較する比較
回路と、前記比較回路によって得られる基準パルス数と
動作パルス数との差分に応じて、ＬＳＩへの動作電流を
増減制御する電流制御回路とを具備することを特徴とす
る。

【００１０】この発明では、基準温度取得手段で、ＬＳ
Ｉのジャンクション温度が最高値に達している状態で、
前記ジャンクション温度に応じた基準パルス数を取得す
る。また、通常動作状態では、動作温度取得手段が、通
常動作時のＬＳＩのジャンクション温度に応じた動作パ
ルス数を取得する。そして、電流制御手段は、通常動作
時、前記動作温度取得手段による動作パルス数が前記基
準温度取得手段による基準パルス数に一致するように、
ＬＳＩの動作電流を制御する。すなわち、動作パルス数
が多ければ、電流制御回路の電流量を減少しジャンクシ
ョン温度を低下させる。一方、動作パルス数が少なけれ
ば、電流制御回路の電流量を増加しジャンクション温度
を増加させる。したがって、ジャンクション温度を安定
化させることが可能となり、ジッタ値を減少させること
が可能となる。

【００１１】請求項４記載の発明は、温度安定化回路に
おいて、ＬＳＩのジャンクション温度のが最高値に達し
ている状態で、該ＬＳＩの内部回路の出力信号の立ち上
がり時間を計測し、所定の周期の基準パルスの基準パル
ス数に変換し記憶する基準立ち上がり時間検出手段と、
動作状態の該回路の立ち上がり時間を動作パルス数に変
換し記憶する動作時立ち上がり時間検出手段と、前記Ｌ
ＳＩの動作時における動作パルス数と前記基準パルス数
とを比較し、基準パルス数に一致するようジャンクショ
ン温度を制御する電流制御手段とを具備することを特徴
とする。

【００１２】請求項５記載の発明は、請求項４記載の温
度安定回路において、前記基準立ち上がり時間検出手段
が、前記ＬＳＩのパワーオン検出回路と、パワーオン後
の時間を計測するタイマと、インバ−タ回路と、該イン
バ−タ回路の出力信号の所定レベルまでの立ち上がりを
検出し、検出結果として検出信号する第１のコンパレ−
タと、該ＬＳＩに入力される前記基準パルスを計数し、
前記検出信号が入力されることにより計数を停止する機
能を有する第１のカウンタとを具備することを特徴とす
る。

【００１３】請求項６記載の発明は、請求項４または請
求項５記載の温度安定回路において、前記動作時立ち上
がり時間検出手段が、前記ＬＳＩに入力される基準パル
スを計数し、前記検出信号が入力されることにより計数
を停止する機能を有する第２のカウンタを具備すること
を特徴とする。

【００１４】請求項７記載の発明は、請求項４ないし請
求項６のいずれかに記載の温度安定回路において、前記
電流制御手段が、前記第１のカウンタの計数値と前記第
２のカウンタの計数値とを比較し、比較結果として比較
信号を出力する比較器と、この比較信号に基づき前記Ｌ
ＳＩのジャンクション温度を検知し、この検知結果に応
じてＬＳＩへの動作電流の電流値を制御する電流制御回
路とを具備することを特徴とする。

【００１５】この発明では、インバ−タ回路の出力信号
の立ち上がり時間を第１のコンパレ−タが検出した時点
で、ＬＳＩに入力される基準パルスの計数を行う第１の
カウンタの計数動作を停止し、第１のカウンタで演算し
た結果を第１のカウンタ内に前記出力信号の基準立ち上
がり時間の基準パルス数として記憶し、動作時において
はジャンクション温度によるインバ−タ回路の出力信号
の立ち上がり時間の変化を第２のカウンタ内に動作温度
の動作パルス数として記憶し、比較器によって基準パル
ス数と動作パルス数とを比較し、電流制御手段が動作パ
ルス数が多いことを検出すると電流制御回路により前記
ＬＳＩへ供給する電流量を減少させ、ジャンクション温
度を低下させる。一方、比較器によって基準パルス数と
動作パルス数とを比較した場合、電流制御手段が動作パ
ルス数の方が少ないことを検出すると電流制御回路によ
り前記ＬＳＩへ供給する電流量を増加させ、ジャンクシ
ョン温度を上昇させる。

【００１６】また、請求項８記載の発明では、ＬＳＩの
ジャンクション温度が最高値に達している状態で、前記
ジャンクション温度に応じた基準Ｖｆ値を検出する基準
Ｖｆ検出手段と、ＬＳＩの通常動作状態でのジャンクシ
ョン温度に応じた動作Ｖｆ値を検出する動作Ｖｆ検出手
段と、ＬＳＩの通常動作時、前記動作Ｖｆ値が前記基準
Ｖｆ値に一致するようにＬＳＩの動作電流を制御する電
流制御手段とを具備することを特徴とする。

【００１７】さらに、請求項９記載の発明では、前記基
準Ｖｆ検出手段は、ジャンクション温度が最高値に達し
ている状態で、前記ＬＳＩに入力される定電流をジャン
クションに流したときの電圧値を検出するＶｆ検出回路
と、検出された電圧値を記憶する記憶手段とを具備し、
前記動作Ｖｆ検出手段は、前記ＬＳＩの通常動作状態
で、前記ＬＳＩに入力される定電流をジャンクションに
流したときの電圧値を検出するＶｆ検出回路を具備する
ことを特徴とする。

【００１８】また、さらに請求項１０記載の発明では、
前記電流制御手段は、前記基準Ｖｆ値と前記動作Ｖｆ値
とを比較する比較回路と、この比較回路によって得られ
る基準Ｖｆ値と動作Ｖｆ値との差分に応じて、ＬＳＩへ
の動作電流を増減制御する電流制御回路とを具備するこ
とを特徴とする。

【００１９】加えて、この発明では、基準Ｖｆ検出手段
で、ＬＳＩのジャンクション温度が最高値に達している
状態で、前記ジャンクション温度に応じた基準Ｖｆ値を
検出する。また、通常動作状態では、動作Ｖｆ検出手段
が、通常動作時のＬＳＩのジャンクション温度に応じた
動作Ｖｆ値を検出する。そして、電流制御手段は、通常
動作時、前記動作Ｖｆ値が前記基準Ｖｆ値に一致するよ
うに、ＬＳＩの動作電流を制御する。すなわち、動作Ｖ
ｆ値が小さければ（ジャンクション温度が高ければ）、
電流制御回路の電流量を減少しジャンクション温度を低
下させる。一方、動作Ｖｆ値が大きければ（ジャンクシ
ョン温度が低ければ）、電流制御回路の電流量を増加し
ジャンクション温度を増加させる。したがって、ジャン
クション温度を安定化させることが可能となり、ジッタ
値を減少させることが可能となる。

【００２０】また、請求項１１に記載の発明は、温度安
定化回路において、ＬＳＩのジャンクション温度が最高
値に達している状態で、電圧発生回路が前記ジャンクシ
ョン温度に応じて発生する電圧を測定し、デジタルデー
タに変換し、変換結果を基準電圧データとして記憶する
基準電圧検出手段と、前記ＬＳＩの通常動作状態で、前
記電圧発生回路が通常動作状態でのジャンクション温度
に応じて発生する電圧を測定し、アナログ値からデジタ
ル値へ変換し、変換結果を動作電圧データとして記憶す
る動作電圧検出手段と、前記ＬＳＩが通常動作時におい
て、前記基準電圧検出手段と前記動作電圧データとを比
較し、この動作電圧データが前記基準電圧データに一致
するジャンクション温度となるように、前記ＬＳＩへの
駆動電流を制御する電流制御手段とを具備することを特
徴とする。

【００２１】さらに、請求項１２に記載の発明は、請求
項１１記載の温度安定化回路において、前記基準電圧検
出手段が前記ＬＳＩの電源投入を検出するパワーオン検
出回路と、このパワーオン検出回路が電源投入を検出し
てからの時間を計測するタイマと、このタイマの所定時
間経過後に前記電圧発生回路の発生する電圧をサンプリ
ングしてアナログ値からデジタル値へ変換するＡ／Ｄ変
換器と、このデジタル値を前記基準電圧データとして記
憶する第一のレジスタとを具備することを特徴とする。

【００２２】また、さらに、請求項１３記載の発明は、
請求項１１または請求項１２に記載の温度安定化回路に
おいて、前記動作時電圧検出手段が、前記ＬＳＩの動作
時に前記Ａ／Ｄコンバータの出力するデジタル値を、前
記動作電圧データとして記憶する第２のレジスタを有す
ることを特徴とする。

【００２３】さらに、また、請求項１４に記載の発明
は、請求項１１ないし請求項１３のいずれかに記載の温
度安定化回路において、前記電流制御手段が前記第１の
レジスタに記憶されている基準電圧データと、前記第２
のレジスタに記憶されている動作電圧データとを比較す
るコンパレータと、このコンパレータの比較結果に基づ
き前記ＬＳＩに流す駆動電流を複数のトランジスタによ
り制御する電流制御回路とを有することを特徴とする。

【００２４】加えて、請求項１５に記載の発明は、請求
項１１ないし請求項１４のいずれかに記載の温度安定化
電源において、前記電圧発生回路がＭＯＳトランジスタ
のゲートとドレインとを電源に接続し、このＭＯＳトラ
ンジスタのソースを出力端子及び抵抗の一端へ接続し、
この抵抗の他端を接地して構成されることを特徴とす
る。

【００２５】また、請求項１６に記載の発明は、請求項
１５に記載の温度安定化電源において、前記抵抗が前記
ＬＳＩ内部に設けられていることを特徴とする。

【００２６】さらに、請求項１７に記載の発明は、請求
項１５に記載の温度安定化電源において、前記抵抗が前
記ＬＳＩ外部に設けられていることを特徴とする。

【００２７】図１９において、ジャンクション温度の最
高値における電圧発生回路２０５の出力をＡ／Ｄ変換器
２０９が検出した電圧をレジスタ２１０内に基準電圧デ
ータＶＲとして記憶する。そして、ＬＳＩ２００の通常
動作時には、ジャンクション温度に応じて電圧発生回路
２０５が発生する電圧を、Ａ／Ｄ変換器２０９により変
換したデジタル値をレジスタ２１１へ動作電圧データＶ
Ｏとして記憶する。次に、コンパレータ２１２は、前記
基準電圧データＶＲと前記動作電圧データＶＯとを比較
し、この動作電圧データＶＯが基準電圧データＶＲより
低い場合、電流制御回路２０８の電流量を減少させ、ジ
ャンクション温度を低下させる。一方、コンパレータ２
１２は、動作電圧データＶＯが基準電圧データＶＲより
高い場合、電流制御回路２１２の電流量を増加させ、ジ
ャンクション温度を上昇させる。

【００２８】

【発明の実施の形態】以下、図面を用いて本発明の第１
の実施形態を説明する。＜第１の実施形態＞Ａ．実施形態の構成図１は、本発明の実施形態によるＬＳＩの構成を示すブ
ロック図である。図において、基準温度検出手段１１
は、ＬＳＩ１のジャンクション温度の最高値を基準パル
ス数に変換して記憶する。動作温度検出手段１２は、動
作時のＬＳＩのジャンクション温度を動作パルス数に変
換して記憶する。電流制御手段１３は、上記動作パルス
数と上記基準パルス数を比較し、動作パルス数が基準パ
ルス数に一致するように、Ｔ．Ｇ．（タイミングジェネ
レータ、ＣＭＯＳゲート・アレーで構成されている）１
０への動作電流を増減してジャンクション温度を制御す
る。

【００２９】次に、図２は、図１に示すＬＳＩ１の詳細
な構成を示すブロック図である。図において、ＣＰＵ２
３は、ＬＳＩ全体を制御する。タイマ２４は、パワーオ
ン後の時間経過を計測する。パワーオン検出回路２５
は、ＬＳＩの電源投入を検出し、ＣＰＵ２３に所定の信
号を供給することにより通知する。ＲＯＳＣ２７は、所
定の周期を有するパルス信号を生成し、第２の分周回路
２９へ供給する。該ＲＯＳＣ２７は、ＬＳＩの温度依存
性があるので、そのパルス信号の周期は、ＬＳＩのジャ
ンクション温度に応じて変化する。第１の分周器２８
は、テスタのＣＯＳＣ１５の信号を２０４８倍に分周
し、第１のカウンタ３０および第２のカウンタ３１に供
給する。第２の分周器２９は、ＲＯＳＣ２７からのパル
ス信号を５１２倍に分周し、第３のカウンタ３２に供給
する。

【００３０】第１のカウンタ３０は、最高速動作におい
て、第１の分周器２８で分周された、テスタのＣＯＳＣ
１５からの信号をカウントし、基準パルス数ＣＲとして
記憶する。言い換えると、該基準パルス数ＣＲは、ＬＳ
Ｉのジャンクション温度が最高値に達した状態における
パルス数である。第２のカウンタ３１は、通常の動作状
態において、第１の分周器２８で分周された、テスタの
ＣＯＳＣ１５からの信号をカウントし、動作パルス数Ｃ
Ｏとして記憶する。言い換えると、該動作パルス数ＣＯ
は、ユーザによる動作周波数の変更に応じて変化する。
第３のカウンタ３２は、第２の分周器２９で分周され
た、ＲＯＳＣ２７からの信号をカウントし、「１２８」
に達した時点で、第１のカウンタ３０または第２のカウ
ンタ３１によるカウント動作を停止する。

【００３１】コンパレータ３３は、第１のカウンタ３０
と第２のカウンタ３１とのパルス数を比較し、比較結果
を電流制御回路２６に供給する。本実施の形態では、コ
ンパレータ３３は、１０ビットのデジタルデータで電流
制御回路２６へ供給する。電流制御回路２６は、上記比
較結果（基準パルス数と動作パルス数の差分）に応じて
Ｔ．Ｇ．１０の電流量を制御する。

【００３２】また、図３は、上述した電流制御回路の一
構成例を示す回路図である。図において、電流制御回路
２６は、電源電圧Ｖｃｃと接地間に並列接続された、Ｆ
ＥＴＱ１、Ｑ２、…、Ｑ１０から構成されており、上記
第１のカウンタ３０と第２のカウンタ３１とのパルス数
の差分に応じてＦＥＴＱ１〜Ｑ１０をオン／オフ制御す
ることで、図示しないチップ温度制御回路の電流を制御
する。この結果、ＬＳＩのジャンクション温度が変化
し、ｔｐｄが所定の範囲で変化する。

【００３３】Ｂ．第１の実施形態の動作次に、図４に示すフローチャート、および図５に示すタ
イミングチャートを参照して本実施形態の全体の動作に
ついて詳細に説明する。図５に示す時刻ｔ５０で、ＬＳ
Ｉの電源が投入されると、パワーオン検出回路２５が動
作し、ＣＰＵ２３に信号を送信する。ＣＰＵ２３は、タ
イマ２４に１０分間の計測を指示するとともに、Ｔ．
Ｇ．１０を最高速動作させる（ステップＳ１）。これよ
り、タイマ２４での計測により１０分経過した時点、す
なわち図５に示す時刻ｔ５１で、ＬＳＩのジャンクショ
ン温度が最高温度１００℃に達する。ここで、ＣＰＵ２
３で、第１のカウンタ３０と第３のカウンタ３２の動作
を開始し、第１のカウンタ３０で、第１の分周器２８で
分周された、テスタのＣＯＳＣ１５からの信号をカウン
トする（ステップＳ２）。そして、図５に示す時刻ｔ５
２、すなわち第３のカウンタ３２のカウント値が「１２
８」となった時点（これはジャンクション温度の０．１
度の変化を検出できるタイミング）で、第１のカウント
動作を停止し、基準パルス数（６．５ｎｓ×１２８／２
ｎｓ＝４１６）ＣＲとして記憶する（ステップＳ３）。

【００３４】次に、時刻ｔ５２でＴ．Ｇ．１０を通常の
動作速度で動作させる（ステップＳ４）。通常の高速動
作になると、ジャンクション温度が０．１℃低下して９
９．９℃になる。ジャンクション温度が９９．９℃まで
低下することにより、ＲＯＳＣ２８の周期は、６．４５
ｎｓになる。ここで、ＣＰＵ２３で、第２のカウンタ３
１と第３のカウンタ３２の動作を開始し、第２のカウン
タ３１で、第１の分周器２８で分周された、テスタのＣ
ＯＳＣ１５からの信号をカウントする（ステップＳ
５）。そして、図５に示す時刻ｔ５３、すなわち第３の
カウンタ３２のカウント値が「１２８」となった時点
で、第２のカウンタ３１の動作を停止し、動作パルス数
（６．４５ｎｓ×１２８／２ｎｓ＝４１３）ＣＲとして
記憶する（ステップＳ６）。また、このときのＴ．Ｇ．
１０のｔｐｄは、０．９９ｎｓになる

【００３５】コンパレータ３３では、第１のカウンタ３
０の基準パルス数「４１６」と第２のカウンタ３１の動
作パルス数「４１３」とを比較し（ステップＳ７）、そ
の差分に応じた信号を電流制御回路２６に供給する。電
流制御回路２６では、基準パルス数ＣＲと動作パルス数
ＣＯとの差分の正負を判断し（ステップＳ８）、負（≦
０）であれば、チップ温度調整回路の電流を増加し（ス
テップＳ９）、正（＞０）であれば、チップ温度調整回
路の電流を減少する（ステップＳ１０）。具体的には、
時刻ｔ５３で、基準パルス数ＣＲと動作パルス数ＣＯと
の差分に応じた信号（５１７／１０２４（１０ｂｉ
ｔ））により、チップ温度調整回路の電流を制御する。

【００３６】すなわち、１０ｂｉｔのデータは、図３に
示す電流制御回路２６の各Φ１〜Φ１０に対応してお
り、この場合、Φ１、Φ２、Φ１０の信号が供給される
ＦＥＴＱ１、Ｑ２、Ｑ１０がオン状態となり、ＬＳＩへ
の動作電流が増加する。そして、時刻ｔ５４で、ＬＳＩ
のジャンクション温度が１００℃に戻ると、第２のカウ
ンタ３１の動作パルス数ＣＯが「４１６」になって、第
１のカウンタ３０の基準パルス数ＣＲと同一になり、
Ｔ．Ｇ．１０のｔｐｄも１．０ｎｓに戻る。双方のパル
ス数が同一となると、コンパレータ３３の出力は、５１
２／１０２４となり、１０ｂｉｔのデータのうち、Φ１
０に対応したＦＥＴＱ１０のみがオン状態となり、ＬＳ
Ｉへの動作電流が減少する。

【００３７】上述したように、本実施の形態では、基準
パルス数ＣＲと動作パルス数ＣＯとを比較し、パルス数
の差に応じて電流制御回路の電流を１０ｂｉｔの分解能
を有するデータで制御するようにしたので、図１８に示
すように、従来技術のＣＭＯＳＴ．Ｇ．１０では、動
作周期によってジャンクション温度が大きく変化するこ
とによりｔｐｄが変化し、ジッタ値が２３０ｐｓも発
生したのを、図５に示すようにジャンクション温度を
０．１℃で検出して電流を制御し、ｔｐｄの変動範囲を
１０ｐｓに抑制できる。本実施の形態による結果を、図
１９に示す従来技術のジャンクション温度とｔｐｄとの
関係に照らし合わせると、ユーザが動作周波数を変化さ
せても、ジャンクション温度およびｔｐｄが大きく変化
せず、安定していることが分かる。そして、ｔｐｄが大
きく変化しないことからジッタ値が減少する。

【００３８】以上、本発明の第１の実施形態を図面を参
照して詳述してきたが、具体的な構成はこの実施形態に
限られるものではなく、本発明の要旨を逸脱しない範囲
の設計変更等があっても本発明に含まれる。

【００３９】＜第２の実施形態＞次に、本発明の第２の
実施形態について図面を参照して説明する。図６は第２
の実施形態のＬＳＩの構成を示すブロック図である。な
お、図中において、第１の実施形態と同一の構成には同
一の符号を付し、その説明を省略する。図において、Ｃ
ＰＵ１０３は、ＬＳＩ１００全体の動作の制御を行う。
基準立ち上がり時間検出手段１１２は、ＬＳＩ１００の
ジャンクション温度の最高時の回路の出力の立ち上がり
時間を基準パルス数に変換して記憶する。

【００４０】動作立ち上がり時間検出手段１１３は、動
作時の立ち上がり時間を動作パルス数に変換して記憶す
る。電流制御手段１１４は、動作パルス数と基準パルス
数とを比較し、動作パルス数が基準パルス数に一致する
ようにＣＭＯＳゲート・アレーのＴ．Ｇ．１１０への動
作電流を増減してジャンクション温度の制御を行う。

【００４１】図７は、図６に示すＬＳＩ１００の詳細な
構成を示すブロック図である。図において、ＣＰＵ１０
３は、ＬＳＩ１００全体の動作の制御を行う。タイマ１
０４は、パワーオン後の経過時間の計測を行う。パワー
オン検出回路１０５は、ＬＳＩ１００への電源投入を検
出し、ＣＰＵ１０３へ所定の信号を出力することにより
通知する。

【００４２】インバ−タ１０７は、ＣＰＵ１０３から入
力端子へ入力される入力信号を反転して出力端子から出
力信号として出力する。また、インバ−タ１０７は、立
ち上がり時間変動の検出精度を高くするため、立ち上が
り時間を約８００ｎｓに設定する容量を出力端子に付加
されている。

【００４３】第１のコンパレータ１０２Ｂは、インバ−
タ１０７の出力信号の電圧レベルと所定の電圧値Ｖohと
の比較を行う。また、第１のコンパレータ１０２Ｂ
は、例えば、インバ−タ１０７の出力信号の電圧レベル
が所定の電圧値Ｖohより高い場合、検出信号を出力す
る。つまり、第１のコンパレ−タ１０８は、インバータ
１０７に入力された入力信号が遅延されて出力される、
インバ−タ１０７の出力立ち上がりのタイミングを検出
する。

【００４４】第１のカウンタ１０９は、インバ−タ１０
７の出力信号の基準立ち上がり時間用のカウンタであ
り、ＣＰＵ１００からの起動信号の入力時点から第１の
コンパレータ１０２Ｂからの制御信号の入力時点までの
所定時間の間、テスタのＣＯＳＣ（水晶発振器）１２２
からＬＳＩ１００に入力するパルス信号をカウントす
る。また、第１のカウンタ１０９は、所定時間の間に計
数したパルス信号の数を記憶する。

【００４５】第２のカウンタ１０２Ａは、インバ−タ１
０７の出力信号の動作時立ち上がり時間用のカウンタで
あり、ＣＰＵ１００からの起動信号の入力時点から第１
のコンパレータ１０２Ｂからの制御信号の入力時点まで
の所定時間の間、テスタのＣＯＳＣ１２２からＬＳＩ１
００に入力するパルス信号をカウントする。また、第２
のカウンタ１０２Ａは、所定時間の間に計数したパルス
信号の数を記憶する。

【００４６】コンパレータ１０２Ｂは、デジタル数値の
コンパレータであり、第１カウンタ１０９に記憶されて
いるパルス信号の計数値（基準パルス数）と、第２カウ
ンタ１０２Ａに記憶されているパルス信号の計数値との
比較を行う。また、コンパレータ１０２Ｂは、前述した
比較の結果、第１カウンタ１０９に記憶されているパル
ス信号の計数値（動作パルス数）と、第２カウンタ１０
２Ａに記憶されているパルス信号の計数値との差を出力
する。

【００４７】電流制御回路１０６は、基準パルス数と動
作パルス数とのパルス数差に応じて、Ｔ．Ｇ．１１０へ
の駆動電流量の制御を行う。Ｔ．Ｇ．１１０は、ＣＭＯ
Ｓ（相補型ＭＯＳトランジスタ）で構成されたゲートア
レー回路であり、電流制御回路１０６から駆動電力の供
給を受ける。

【００４８】次に、図８及び図９を用い、図７に示すＬ
ＳＩ１００の動作を説明する。図８は、図７に示すＬＳ
Ｉ１００における立ち上がり時間検出回路の動作を示す
フローチャートである。図９は、図７に示すＬＳＩ１０
０における立ち上がり時間検出回路の動作を説明するた
めのタイミングチャートである。この図９に示すタイミ
ングチャートの時刻は、第１の実施形態で用いた図５の
タイミングチャートの時刻とは必ずしも一致していな
い。

【００４９】ステップＳ１０１において、ＬＳＩ１００
の電源が時刻t５０に投入される。そして、パワーオン
検出回路１０５は、この電源の投入を検出する。そし
て、パワーオン検出回路１０５は、ＣＰＵ１０３へ検出
信号を送る。

【００５０】次に、ステップＳ１０２において、ＣＰＵ
１０３は、例えばタイマー１０４に１０分間の計測を指
示する。同時に、ＣＰＵ１０３は、Ｔ．Ｇ．１１０を最
高速において動作させる。この結果、１０分経過する
と、ＬＳＩ１００のジャンクション温度は、最高温度１
００℃に達する。

【００５１】そして、時刻t５１において、ＣＰＵ１０
３は、インバ−タ１０７の入力端子へ「Ｌ」レベルの入
力信号を出力し、第１のカウンタ１０９へ起動信号を出
力する。これにより、第１のカウンタ１０９は、テスタ
のＣＯＳＣ１２２からのパルス信号の計数を開始する。
そして、インバ−タ１０７の出力信号の電圧レベルは、
徐々に「Ｈ」レベルへ向かい上昇していく。

【００５２】次に、ステップＳ１０３において、時刻ｔ
５２に、インバ−タ１０７の出力信号の電圧レベルが所
定の電圧値Ｖohに達すると、コンパレ−タ１０８は、例
えば検出信号を「Ｈ」レベルにより出力する。そして、
第１のカウンタ１０９は、この検出信号が入力されるこ
とにより、パルス信号の計数を停止する。

【００５３】次に、ステップＳ１０４において、第１の
カウンタ１０９は、計数が停止したときの計数値、例え
ば基準パルス数４００（８００ns／２ns）を内部に記憶
する。ここで、「２ｎｓ」は、パルス信号の周期であ
る。同時に、ＣＰＵ１０３は、インバ−タ１０７へ出力
している入力信号を「Ｈ」レベルから「Ｌ」レベルへ変
更する。

【００５４】次に、ステップＳ１０５において、時刻t
５３に、ＣＰＵ１０３は、Ｔ．Ｇ．１１０に通常の高速
動作を開始させる。これにより、ＣＰＵ１０３は、例え
ばＬＳＩ１００のジャンクション温度が０．１℃低下し
９９．９℃になると、インバ−タ１０７の入力端子へ
「Ｌ」レベルの入力信号を出力し、第２のカウンタ１０
２Ａへ起動信号を出力する。これにより、第２のカウン
タ１０２Ａは、テスタのＣＯＳＣ１２２からのパルス信
号の計数を開始する。そして、インバ−タ１０７の出力
信号の電圧レベルは、「Ｈ」レベルへ向かい徐々に上昇
していく。

【００５５】次に、ステップＳ１０６において、時刻ｔ
５４に、インバ−タ１０７の出力信号の電圧レベルが所
定の電圧値Ｖohに達すると、第１のコンパレ−タ１０８
は、例えば検出信号を「Ｈ」レベルにより出力する。そ
して、第２のカウンタ１０２Ａは、この検出信号が入力
されることにより、パルス信号の計数を停止する。

【００５６】次に、ステップＳ１０７において、第２の
カウンタ１０２Ａは、計数が停止したときの計数値、例
えば動作パルス数３９６（７９２ns／２ns）を内部に記
憶する。ここで、「２ｎｓ」は、パルス信号の周期であ
る。このとき、インバータ１０７の出力信号の立ち上が
り時間は、例えば７９２ｎｓである。また、Ｔ．Ｇ．１
１０における論理回路のゲートのｔｐｄは、０．９９ns
になる。同時に、ＣＰＵ１０３は、インバ−タ１０７へ
出力している入力信号を「Ｈ」レベルから「Ｌ」レベル
へ変更する。

【００５７】次に、ステップＳ１０８において、第２の
コンパレータ１０２Ｃは、時刻t５５に第１のカウンタ
１０９の基準温度パルス数ＣＲと第２のカウンタ１０２
Ａの動作温度パルス数ＣＯとの比較を開始する。

【００５８】次に、ステップＳ１０９において、第２の
コンパレータ１０２Ｃは、第１のカウンタ１０９の基準
温度パルス数ＣＲ「４００」と、第２のカウンタ１０２
Ａの動作温度パルス数ＣＯ「３９６」とを比較する。こ
のとき、基準温度パルス数ＣＲの方が大きいため、処理
はステップＳ１１０へ進められる。

【００５９】次に、ステップＳ１１０において、第２の
コンパレータ１０２Ｃは、電流制御回路１０６へ１０ビ
ットの電流制御信号Φ１〜電流制御信号Φ１０を出力す
る。ここで、電流制御信号Φ１、電流制御信号Φ２、電
流制御信号Φ３〜電流制御信号Φ１０は、図３に示す各
々ＭＯＳトランジスタＱ１〜ＭＯＳトランジスタＱ１０
のゲートに供給される。このＭＯＳトランジスタＱ１、
ＭＯＳトランジスタＱ２、ＭＯＳトランジスタＱ３〜Ｍ
ＯＳトランジスタＱ１０流す電流量に各々「１／１０２
４」、「２／１０２４」、「４／１０２４」、……、
「５１２／１０２４」の重み付けがなされている。

【００６０】また、第２のコンパレータ１０２Ｃは、電
流制御回路１０６に対して、この時の動作温度パルス数
ＣＯと基準温度パルス数ＣＲとの差が「−４」であるた
め、「５／１０２４」の割合の電流量を増加させる制御
を行う。すなわち、第２のコンパレータ１０２Ｃは、
「（４００／３９６）×５１２≒５１７」の演算結果か
ら、電流制御回路１０６に現在の「５１２／１０２４」
の割合の電流量に「５／１０２４」の割合の電流量を加
えた、「５１７／１０２４」の割合の電流量を流させる
制御を行う。

【００６１】このため、第２のコンパレータ１０２Ｃ
は、電流制御回路１０６内のＭＯＳトランジスタＱ１、
ＭＯＳトランジスタＱ３、及びトランジスタＱ１０をオ
ンさせるため、電流制御信号Φ１、電流制御信号Φ３、
電流制御信号Φ１０の信号をそれぞれ対応するＭＯＳト
ランジスタＱ１、ＭＯＳトランジスタＱ３、及びトラン
ジスタＱ１０へ出力する。この結果、電流制御回路１０
６は、「５１７／１０２４」の割合の電流をＴ．Ｇ．１
１０へ供給する。そして、処理は、ステップＳ１０６へ
戻る。

【００６２】そして、ステップＳ１０６〜ステップＳ１
０８が繰り返され、ステップＳ１０９において、時刻t
５７で、例えば、ＬＳＩ１００のジャンクション温度が
１００℃に戻ると、第２のカウンタ１０２Ａの動作パル
ス数ＣＯが第１のカウンタ１０９の基準パルス数ＣＲと
同一の「４００」になる。この結果、Ｔ．Ｇ．１１０の
ｔｐｄも１．０nsに戻る。

【００６３】次に、ステップＳ１１０において、第２の
コンパレータ１０２Ｃは、電流制御信号出力Φ１０のみ
出力する。これにより、電流制御回路１０６は、「５１
２／１０２４」の割合の電流をＴ．Ｇ．１１０へ供給す
る。

【００６４】また、ステップＳ１０９において、第２の
コンパレータ１０２Ｃは、第１のカウンタ１０９の基準
温度パルス数ＣＲと、第２のカウンタ１０２Ａの動作温
度パルス数ＣＯとを比較し、基準温度パルス数ＣＯの方
が大きい場合、処理はステップＳ１１１へ進められる。

【００６５】そして、ステップＳ１１１において、第２
のコンパレータ１０２Ｃは、電流制御回路１０６に対し
て、基準温度パルス数ＣＲと動作温度パルス数ＣＯとの
差に応じて、電流制御信号Φ１〜電流制御信号Φ１０を
出力する。このとき、第２のコンパレータ１０２Ｃは、
Ｔ．Ｇ．１１０へ供給する電流量を減少させる制御を行
う。

【００６６】上述したように、本発明は、第２のコンパ
レータ１０２Ｃが基準立ち上がり時間の基準温度パルス
数ＣＲと動作時立ち上がり時間の動作温度パルス数ＣＯ
とを比較し、パルス数の差に応じて電流制御回路１０６
の電流を１０bitデータの電流制御信号Φ１〜電流制御
信号Φ１０により制御する。このため、本発明は、図１
８に示すように、従来のＴ．Ｇ．６１では動作周期によ
って、ジャンクション温度が大きく変化することにより
ｔｐｄが変化し、例えばジッタ値が２３０psも発生した
のを図８に示すようにジャンクション温度０．１℃の検
出により電流を制御し、ｔｐｄを１０psの変動幅に抑制
できるという結果が得られる。

【００６７】＜第３の実施形態＞次に、図面を用いて本
発明の第３の実施形態を説明する。なお、図中におい
て、第１の実施形態と同一の構成には同一の符号を付
し、その説明を省略する。図１０は、本発明の第３実施
形態によるＬＳＩの構成を示すブロック図である。図に
おいて、基準温度検出手段１１は、ＬＳＩ１のジャンク
ション温度の最高値を基準Ｖｆ値に変換して記憶する。
動作温度検出手段１２は、動作時のＬＳＩのジャンクシ
ョン温度を動作Ｖｆ値に変換して記憶する。電流制御手
段１３は、上記動作Ｖｆ値と上記基準Ｖｆ値を比較し、
動作Ｖｆ値が基準Ｖｆ値に一致するように、Ｔ．Ｇ．１
０への動作電流を増減してジャンクション温度を制御す
る。

【００６８】図１１は、図１０に示すＬＳＩ１の詳細な
構成を示すブロック図である。Ｖｆ検出回路４７は、定
電流源１６からの定電流を基に、Ｖｆ値を出力する。こ
のＶｆ値は、Ａ／Ｄ変換器４８に入力され、ディジタル
信号に変換される。このディジタル信号は、レジスタ４
９およびコンパレータ４３に入力される。レジスタ４９
の出力もまた、コンパレータ４３に入力される。

【００６９】コンパレータ４３は、前記Ａ／Ｄ変換器４
８の出力と、前記レジスタ４９の出力とを比較し、比較
結果を電流制御回路２６に供給する。本実施形態では、
コンパレータ４３は、１０ビットのディジタルデータ
で、前記比較結果を電流制御回路２６へ供給する。電流
制御回路２６は、前記比較結果（基準Ｖｆ値と動作Ｖｆ
値の差分）に応じてＴ．Ｇ．１０の電流量を制御する。

【００７０】電流制御回路２６の詳細な構成は、第１の
実施形態の図３に示したものと同一であり、上記基準Ｖ
ｆ値と動作Ｖｆ値の差分に応じてＦＥＴＱ１〜Ｑ１０を
オン／オフ制御することで、図示しないチップ温度制御
回路の電流を制御する。この結果、ＬＳＩのジャンクシ
ョン温度が変化し、ｔｐｄが所定の範囲で変化する。

【００７１】次に、図１２に示すフローチャート、およ
び図１３に示すタイミングチャートを参照して本実施形
態の動作を説明する。この図１３に示すタイミングチャ
ートの時刻は、第１の実施形態で用いた図５のタイミン
グチャートの時刻とは必ずしも一致していない。図１３
に示す時刻ｔ５０で、ＬＳＩの電源が投入されると、パ
ワーオン検出回路２５が動作し、ＣＰＵ２３に信号を送
信する。ＣＰＵ２３は、タイマ２４に１０分間の計測を
指示するとともに、Ｔ．Ｇ．１０を最高速動作させる
（ステップＳ１１）。これより、タイマ２４での計測に
より１０分経過した時点、すなわち図１３に示す時刻ｔ
５１で、ＬＳＩのジャンクション温度が最高温度１００
℃に達する。ここで、ＣＰＵ２３は、Ｖｆ検出回路４７
の動作を開始させ、このＶｆ検出回路４７は、Ｖｆ値
（６００ｍＶ）を検出する（ステップＳ１２）。そし
て、検出されたＶｆ値は、Ａ／Ｄ変換器４８によってデ
ィジタル信号３０００／４０９６に変換され、基準Ｖｆ
値としてレジスタ４９に記憶される（ステップＳ１
３）。

【００７２】次に、時刻ｔ５２でＴ．Ｇ．１０を通常の
動作速度で動作させる（ステップＳ１４）。通常の高速
動作になると、ジャンクション温度が０．１℃低下して
９９．９℃になる。ジャンクション温度が９９．９℃ま
で低下することにより、Ｖｆ検出回路４７の出力、すな
わち動作Ｖｆ値は６００．２ｍＶになり（ステップＳ１
５）、この値はＡ／Ｄ変換器４８でディジタル値３００
１／４０９６に変換される（ステップＳ１６）。また、
このときのＴ．Ｇ．１０のｔｐｄは、０．９９ｎｓにな
る。

【００７３】そして、図１３に示す時刻ｔ５３に、コン
パレータ４３は、ディジタル信号化された基準Ｖｆ値３
０００と動作Ｖｆ値３００１とを比較し（ステップＳ１
７）、その差分に応じた信号を電流制御回路２６に供給
する。電流制御回路２６は、基準Ｖｆ値と動作Ｖｆ値と
の差分の正負を判断し（ステップＳ１８）、正（≧０）
であれば、チップ温度調整回路の電流を増加させ（ステ
ップＳ１９）、負（＜０）であれば、チップ温度調整回
路の電流を減少させる（ステップＳ２０）。さらに、基
準Ｖｆ値と動作Ｖｆ値との差分に応じた信号（５１３／
１０２４（１０ｂｉｔ））により、チップ温度調整回路
の電流を制御する。

【００７４】すなわち、１０ｂｉｔのデータは、図３に
示す電流制御回路２６の各Φ１〜Φ１０に対応してお
り、この場合、Φ１、Φ１０の信号が供給されるＦＥＴ
Ｑ１、Ｑ１０がオン状態となり、ＬＳＩへの動作電流が
増加する。そして、ＬＳＩのジャンクション温度が１０
０℃に戻ると、動作Ｖｆ値が５１２になって基準Ｖｆ値
と同一になり、Ｔ．Ｇ．１０のｔｐｄも１．０ｎｓに戻
る。双方のＶｆ値が同一となると、コンパレータ４３の
出力は、５１２／１０２４となり、１０ｂｉｔのデータ
のうち、Φ１０に対応したＦＥＴＱ１０のみがオン状態
となり、ＬＳＩへの動作電流が減少する。

【００７５】上述したように、本実施形態では、基準Ｖ
ｆ値と動作Ｖｆ値とを比較し、これらの値の差に応じて
電流制御回路２６の電流を１０ｂｉｔの分解能を有する
データで制御するようにしたので、図１９に示すよう
に、従来技術のＣＭＯＳＴ．Ｇ．では、動作周期によ
ってジャンクション温度が大きく変化することによりｔ
ｐｄが変化し、ジッタ値が２３０ｐｓも発生したのを、
図１３に示すようにジャンクション温度を０．１℃単位
で検出して電流を制御し、ｔｐｄの変動範囲を１０ｐｓ
に抑制できる。本実施形態による結果を、図１９に示す
従来技術のジャンクション温度とｔｐｄとの関係に照ら
し合わせると、ユーザが動作周波数を変化させても、ジ
ャンクション温度およびｔｐｄが大きく変化せず、安定
していることが分かる。そして、ｔｐｄが大きく変化し
ないことからジッタ値が減少する。

【００７６】＜第４の実施形態＞次に、本発明の第４の
実施形態について図面を参照して説明する。図１４は第
４の実施形態のＬＳＩの構成を示すブロック図である。
なお、図中において、第１の実施形態と同一の構成には
同一の符号を付し、その説明を省略する。図において、
ＣＰＵ２０２は、図示しないテスタのＣＰＵ２０１とデ
ータの送受信を行い、かつ、ＬＳＩ２００全体の動作の
制御を行う。基準電圧検出手段２２０は、ＬＳＩ２００
のジャンクション温度の最高時の電圧発生回路２０５
（図１５参照）の出力電圧を基準デジタル電圧に変換し
て記憶する。

【００７７】動作時電圧検出手段２２１は、動作時の電
圧発生回路２０５（図１５参照）の出力電圧を動作デジ
タル電圧に変換して記憶する。電流制御手段２２２は、
動作デジタル電圧と基準デジタル電圧とを比較し、動作
デジタル電圧が基準デジタル電圧に一致するようにＣＭ
ＯＳゲート・アレーのＴ．Ｇ．２１３への動作電流を増
減してジャンクション温度の制御を行う。

【００７８】図１５は、図１４に示すＬＳＩ２００の詳
細な構成を示すブロック図である。図において、ＣＰＵ
２０２は、ＬＳＩ２００全体の動作の制御を行う。タイ
マ２０３は、パワーオン後の経過時間の計測を行う。パ
ワーオン検出回路２０４は、ＬＳＩ２００への電源投入
を検出し、ＣＰＵ２０２へ所定の信号を出力することに
より、電源が投入されたことを通知する。

【００７９】電圧発生回路２０５は、ＮＭＯＳトランジ
スタＱ０とＬＳＩ２００の外部に設けられた外部抵抗Ｒ
とで構成されている。ＮＭＯＳトランジスタＱ０のドレ
インとＮＭＯＳトランジスタＱ０のゲートとが電源Ｖcc
へ接続されており、定電流源を構成している。また、Ｎ
ＭＯＳトランジスタＱ０のソースは、外部（または内
部）に設けられた抵抗Ｒの一端へ接続されており、この
抵抗Ｒの他端は接地されている。

【００８０】このＮＭＯＳトランジスタＱ０のソースか
ら定電流が抵抗Ｒを流れることで、ＮＭＯＳトランジス
タＱ０のソースは電流に対応した検出電圧となる。この
検出電圧は、ＬＳＩ２００のジャンクション温度の変動
に応じて、ＮＭＯＳトランジスタＱ０の電圧−電流特性
が変化することにより変動する。

【００８１】また、電圧発生回路２０５は、生成した前
記検出電圧をＡ／Ｄ変換器２０９へ出力する。Ａ／Ｄ変
換器２０９は、電圧発生回路２０５から入力されるアナ
ログ値の検出電圧を、デジタル値のデジタル検出電圧へ
変更する。また、Ａ／Ｄ変換器２０９は、アナログ値か
らデジタル値へ変換したデジタル検出電圧をレジスタ２
１０及びレジスタ２１１へ出力する。

【００８２】レジスタ２１０は、ＬＳＩ２００のジャン
クション温度が１００℃の時の電圧発生回路２０５の出
力する検出電圧を、Ａ／Ｄ変換器２０９によりデジタル
検出電圧に変更した基準電圧データＶＲが記憶される。

【００８３】レジスタ２１１は、ＣＰＵ２０２が指定す
る所定の時刻において、ＬＳＩ２００のジャンクション
温度に応じた電圧発生回路２０５の出力する検出電圧
を、Ａ／Ｄ変換器２０９によりデジタル検出電圧に変更
した動作電圧データＶＯが記憶される。

【００８４】コンパレータ２０２は、デジタル数値のコ
ンパレータであり、レジスタ２１０に記憶されている基
準電圧データＶＲと、レジスタ２１１に記憶されている
動作電圧データＶＯとの比較を行う。また、コンパレー
タ２１２は、前述した比較の結果、レジスタ２１０に記
憶されている基準電圧データＶＲと、レジスタ２１１に
記憶されている動作電圧データＶＯとの差を制御信号Φ
１〜制御信号Φ１０として出力する。

【００８５】電流制御回路２０８は、第１の実施形態の
電流制御回路２６（図３）と同様な構成であり、基準電
圧データＶＲと動作電圧データＶＯとの数値差に応じ
て、コンパレータ２１２から出力される制御信号Φ１〜
制御信号Φ１０に基づいて、Ｔ．Ｇ．２１３への駆動電
流量の制御を行う。Ｔ．Ｇ．２１３は、ＣＭＯＳ（相補
型ＭＯＳトランジスタ）で構成されたゲートアレー回路
であり、電流制御回路２０８から駆動電力の供給を受け
る。

【００８６】次に、図１６及び図１７を用い、図１５に
示すＬＳＩ１００の動作を説明する。図１６は、図１５
に示すＬＳＩ２００における立ち上がり時間検出回路の
動作を示すフローチャートである。図１７は、図１５に
示すＬＳＩ２００における立ち上がり時間検出回路の動
作を説明するためのタイミングチャートである。この図
１７に示すタイミングチャートの時刻は、第１の実施形
態〜第３の実施形態で用いた図５，図９，図１３のタイ
ミングチャートの時刻とは必ずしも一致していない。

【００８７】ステップＳ２０１において、ＬＳＩ２００
の電源が時刻t５０に投入される。そして、パワーオン
検出回路２０４は、この電源の投入を検出する。そし
て、パワーオン検出回路２０４は、ＣＰＵ２０２へ検出
信号を送る。このとき、電流制御回路２０８は、Ａ／Ｄ
変換器２０９の出力する制御データ「５１２／１０２
４」が入力され、対応する電流をＴ．Ｇ．２１３へ供給
している。

【００８８】次に、ステップＳ２０２において、ＣＰＵ
２０２は、例えばタイマー２０３に１０分間の計測を指
示する。同時に、ＣＰＵ２０２は、Ｔ．Ｇ．２１３を外
部に設けられているＣＯＳＣ２３０から供給されるの最
高速のクロックにより、動作させる。この結果、１０分
経過すると、ＬＳＩ２００のジャンクション温度は、最
高温度１００℃に達する。

【００８９】そして、時刻t５１において、ＣＰＵ２０
２は、Ａ／Ｄ変換器２０９へ制御信号を出力し、電圧発
生回路２０５の出力する検出電圧の変換処理を行う。例
えば、このとき、電圧発生回路２０５の出力する検出電
圧が「２.０Ｖ」で維持されるとする。この結果、Ａ／
Ｄ変換器２０９は、「５１２」のデジタル検出データを
出力する。

【００９０】次に、ステップＳ２０３において、レジス
タ２１０は、このデジタル検出データ「５１２」を基準
電圧データＶＲとして保持する。このとき、電流制御回
路２０８は、コンパレータ２１２の出力する制御信号に
基づき、この制御信号の数値に対応する電流をＴ．Ｇ．
２１３へ供給している。

【００９１】次に、ステップＳ２０４において、時刻t
５３で、ＣＰＵ２０２は、外部に設けられているＣＯＳ
Ｃ２３０から供給される周期「２ｎｓｅｃ」のクロック
により、Ｔ．Ｇ．２１３に通常動作を開始させる。そし
て、ＣＰＵ２０２は、Ａ／Ｄ変換器２０９へ、電圧発生
回路２０５から入力される検出電圧の変換処理を、制御
信号により指示する。

【００９２】次に、ステップＳ２０５において、例え
ば、ＬＳＩ２００のジャンクション温度が０．１℃低下
し９９．９℃であるとする。このとき、電圧発生回路２
０５の出力する検出電圧は、徐々に上昇し、時刻ｔ５４
において、「２.０００３Ｖ（ボルト）」となる。これ
により、Ａ／Ｄ変換器２０９は、例えば、電圧発生回路
２０５から入力される検出電圧を変換すると、変換結果
のデジタル検出電圧として、時刻ｔ５４において、
「２.０００３Ｖ」をデジタル検出電圧「５１７」へ変
換する。

【００９３】次に、ステップＳ２０６において、Ａ／Ｄ
変換器２０９は、レジスタ２１１へ、変換結果のデジタ
ル検出電圧を「５１７」として出力する。そして、レジ
スタ２１１は、Ａ／Ｄ変換器２０９から入力される動作
電圧データＶＯ「５１７」を動作電圧データＶＯとして
保持する。

【００９４】次に、ステップＳ２０７において、コンパ
レータ２１２は、時刻t５５に、レジスタ２１０に記憶
されている基準電圧データＶＲと、レジスタ２１１に記
憶されている動作電圧データＶＯとの比較を開始する。

【００９５】次に、ステップＳ２０８において、コンパ
レータ２１２は、レジスタ２１０に記憶されている基準
電圧データＶＲと、レジスタ２１１に記憶されている動
作電圧データＶＯとの比較結果、このとき、基準電圧デ
ータＶＲより動作電圧データＶＯの方が大きい。このた
め、処理はステップＳ２０９へ進められる。

【００９６】次に、ステップＳ２０９において、コンパ
レータ２１２は、電流制御回路２０８へ１０ビットの電
流制御信号Φ１〜電流制御信号Φ１０（図３参照）を出
力する。ここで、電流制御信号Φ１、電流制御信号Φ
２、電流制御信号Φ３〜電流制御信号Φ１０は、図３に
示す各々ＭＯＳトランジスタＱ１〜ＭＯＳトランジスタ
Ｑ１０のゲートに供給される。このＭＯＳトランジスタ
Ｑ１、ＭＯＳトランジスタＱ２、ＭＯＳトランジスタＱ
３〜ＭＯＳトランジスタＱ１０流す電流量に各々「１／
１０２４」、「２／１０２４」、「４／１０２４」、…
…、「５１２／１０２４」の重み付けがなされている。

【００９７】また、コンパレータ２１２は、電流制御回
路２０８に対して、動作電圧データＶＯと基準電圧デー
タＶＲとの数値の差が「５」であるため、「５／１０２
４」の割合の電流量を増加させる制御を行う。すなわ
ち、コンパレータ２１２は、電流制御回路２０８に現在
の「５１２／１０２４」の割合の電流量に「５／１０２
４」の割合の電流量を加えた、「５１７／１０２４」の
割合の電流量を流させる制御を行う。

【００９８】このため、コンパレータ２１２は、電流制
御回路２０８内のＭＯＳトランジスタＱ１、ＭＯＳトラ
ンジスタＱ３、及びトランジスタＱ１０をオンさせるた
め、電流制御信号Φ１、電流制御信号Φ３、電流制御信
号Φ１０の信号をそれぞれ対応するＭＯＳトランジスタ
Ｑ１、ＭＯＳトランジスタＱ３、及びＭＯＳトランジス
タＱ１０へ出力する。この結果、電流制御回路１０６
は、「５１７／１０２４」の割合の駆動電流をＴ．Ｇ．
２１３へ供給する。そして、処理は、ステップＳ２０５
へ戻る。

【００９９】そして、ステップＳ２０５〜ステップＳ２
０９が繰り返され、ステップＳ２０８において、時刻t
５７で、例えば、ＬＳＩ２００のジャンクション温度が
１００℃に戻ると、レジスタ２１１に記憶される動作電
圧データＶＯが、レジスタ２１０に記憶されている基準
電圧データＶＲと同一の「５１２」になる。これによ
り、Ｔ．Ｇ．２１３のｔｐｄも１.０nsに戻る。

【０１００】次に、ステップＳ２０９において、コンパ
レータ２１２は、電流制御回路２０８へ制御データ「５
１２／１０２４」を出力する。そして、電流制御回路２
０８は、「５１２／１０２４」の割合の電流をＴ．Ｇ．
２１３へ供給する。すなわち、コンパレータ２１２は、
制御信号として１０ビット中の電流制御信号Φ１０のみ
を電流制御回路２０８へ出力し、この電流制御信号Φ１
０によりＭＯＳトランジスタＱ１０のみオン状態とし
て、駆動電流をＴ．Ｇ．２１３へ供給する。

【０１０１】一方、ステップＳ２０８において、コンパ
レータ２１２は、レジスタ２１０に記憶されている基準
電圧データＶＲと、レジスタ２１１に記憶されている動
作電圧データＶＯとの比較を行い、基準電圧データＶＲ
のほうが動作電圧データＶＯより大きい場合、処理はス
テップＳ２１０へ進められる。

【０１０２】そして、ステップＳ２１０において、コン
パレータ２１２は、電流制御回路２０８に対して、基準
電圧データＶＲと動作電圧データＶＯとの差に応じて、
電流制御信号Φ１〜電流制御信号Φ１０を出力する。こ
のとき、コンパレータ２１２は、Ｔ．Ｇ．２１３へ供給
する電流量を減少させる制御を行う。

【０１０３】上述したように、本発明は、コンパレータ
２１２が基準電圧データＶＲと動作電圧データＶＯとを
比較し、基準電圧データＶＲと動作電圧データＶＯとの
数値の差に応じて電流制御回路２０８の電流を１０bit
データの電流制御信号Φ１〜電流制御信号Φ１０により
制御する。このため、本発明は、図１９に示すように、
従来のＴ．Ｇ．６１では動作周期によって、ジャンクシ
ョン温度が大きく変化することによりｔｐｄが変化し、
例えばジッタ値が２３０psも発生したのを図１７に示す
ようにジャンクション温度０.１℃の検出により電流を
制御し、ｔｐｄを１０psの変動幅に抑制できるという結
果が得られる。

【０１０４】

【発明の効果】以上説明したように、本発明によれば、
基準温度取得手段で、ＬＳＩのジャンクション温度が最
高値に達している状態で、前記ジャンクション温度に応
じた基準パルス数を取得し、動作温度取得手段により、
通常動作状態で、ＬＳＩのジャンクション温度に応じた
動作パルス数を取得し、電流制御手段により、通常動作
時、前記動作温度取得手段による動作パルス数が前記基
準温度取得手段による基準パルス数に一致するように、
ＬＳＩの動作電流を制御するようにしたので、ＣＭＯＳ
ゲート・アレイで構成されるタイミング発生器のジャ
ンクション温度を安定化させることができ、ジッタ値を
減少させることができるという利点が得られる。

【０１０５】また、本発明によれば、基準立ち上がり時
間検出手段が基準立ち上がり時間の基準パルス数を検出
し、動作時立ち上がり時間検出手段が動作立ち上がり時
間の動作パルス数を検出し、電流制御手段が基準立ち上
がり時間の前記基準パルス数と、動作時立ち上がり時間
の前記動作パルス数を比較し、比較結果のパルス数の差
に応じて、ＬＳＩへ供給する電流量の制御を行うため、
ＣＭＯＳゲート・アレイで構成されるタイミング発生
器のジャンクション温度を高精度に安定化させることが
でき、ジッタ値を減少させることができるという利点が
得られる。

【０１０６】さらに、本発明によれば、基準温度取得手
段または基準Ｖｆ検出手段で、ＬＳＩのジャンクション
温度が最高値に達している状態で、前記ジャンクション
温度に応じた基準パルス数または基準Ｖｆ値を取得し、
動作温度取得手段または動作Ｖｆ検出手段により、通常
動作状態で、ＬＳＩのジャンクション温度に応じた動作
パルス数または動作Ｖｆ値を取得し、電流制御手段によ
り、通常動作時、前記動作パルス数または動作Ｖｆ値
が、前記基準パルス数または基準Ｖｆ値に一致するよう
に、ＬＳＩの動作電流を制御するようにしたので、ＣＭ
ＯＳゲート・アレイで構成されるタイミング発生器の
ジャンクション温度を安定化させることができ、ジッタ
値を減少させることができるという利点が得られる。

【０１０７】加えて、本発明によれば、ＬＳＩのジャン
クション温度が最高値に達している状態で、電圧発生回
路が前記ジャンクション温度に応じて発生する電圧を測
定し、デジタルデータに変換し、変換結果を基準電圧デ
ータとして記憶する基準電圧検出手段と、前記ＬＳＩの
通常動作状態で、前記電圧発生回路が通常動作状態での
ジャンクション温度に応じて発生する電圧を測定し、ア
ナログ値からデジタル値へ変換し、変換結果を動作電圧
データとして記憶する動作電圧検出手段と、前記ＬＳＩ
が通常動作時において、前記基準電圧検出手段と前記動
作電圧データとを比較し、この動作電圧データが前記基
準電圧データに一致するジャンクション温度となるよう
に、前記ＬＳＩへの駆動電流を制御する電流制御手段と
を具備するため、前記基準電圧データと前記動作電圧デ
ータとを比較し、この動作電圧データと前記基準電圧デ
ータとの数値差に応じて前記電流制御手段の出力する駆
動電流を制御することができるので、ＣＭＯＳゲート・
アレイで構成されるタイミング発生器のジャンクション
温度を安定化させることができ、ジッタ値を減少させる
ことができるという利点が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態によるＬＳＩの構成を示
すブロック図である。

【図２】ＬＳＩの詳細な構成を示すブロック図であ
る。

【図３】電流制御回路（電流制御回路１０６）の構成
を示すブロック図である。

【図４】温度安定化回路の動作を説明するためのフロ
ーチャートである。

【図５】動作タイミングを説明するためのタイミング
チャートである。

【図６】本発明の第２の実施形態のＬＳＩ１００の構
成を示すブロック図である。

【図７】図６のＬＳＩ１００の詳細な構成を示すブロ
ック図である。

【図８】図６の基準立ち上がり時間検出回路１１２及
び動作時立ち上がり時間検出回路１１３の動作を示すフ
ローチャートである。

【図９】図６の基準立ち上がり時間検出回路１１２及
び動作時立ち上がり時間検出回路１１３の動作を示すタ
イミングチャートである。

【図１０】本発明の第３の実施形態によるＬＳＩの構
成を示すブロック図である。

【図１１】第３の実施形態によるＬＳＩの詳細な構成
を示すブロック図である。

【図１２】第３の実施形態による温度安定化回路の動
作を説明するためのフローチャートである。

【図１３】第３の実施形態による温度安定化回路の動
作タイミングを説明するためのタイミングチャートであ
る。

【図１４】本発明の第４の実施形態によるＬＳＩの構
成を示すブロック図である。

【図１５】第４の実施形態によるＬＳＩの詳細な構成
を示すブロック図である。

【図１６】第４の実施形態による温度安定化回路の動
作を説明するためのフローチャートである。

【図１７】第４の実施形態による温度安定化回路の動
作タイミングを説明するためのタイミングチャートであ
る。

【図１８】従来技術によるＬＳＩの構成を示すブロッ
ク図である。

【図１９】従来技術によるＬＳＩのジャンクション温
度とｔｐｄとの関係を説明するための概念図である。

【符号の説明】

１ＬＳＩ１０ＣＭＯＳゲート・アレイＴ．Ｇ．１１基準温度検出手段１２動作温度検出手段１３電流制御手段１４，２０１テスタのＣＰＵ１５テスタのＣＯＳＣ２３ＣＰＵ２４タイマ２５パワーオン検出回路２６電流制御回路（電流制御手段）２７ＲＯＳＣ（信号生成手段）２８第１の分周器２９第２の分周器３０第１のカウンタ（基準温度取得手段）３１第２のカウンタ（動作温度取得手段）３２第３のカウンタ３３コンパレータ（比較回路）４３コンパレータ４７Ｖｆ検出回路４８，２０９Ａ／Ｄ変換器４９レジスタ１１２基準立ち上がり検出回路１１３動作時立ち上がり検出回路１１４電流制御部１１０，２１３Ｔ．Ｇ．１００ＬＳＩ１２１，２０２ＣＰＵ１２２，２３０ＣＯＳＣ（水晶発振器）１０３ＣＰＵ１０４，２０３タイマ１０５，２０４パワーオン検出回路１０６，２０８電流制御回路１０７インバ−タ１０２Ｂ第１のコンパレ−タ１０９第１のカウンタ１０２Ａ第２のカウンタ１０２Ｃ第２のコンパレータ２１０，２１１レジスタ２１２コンパレータＱ１、Ｑ２、〜、Ｑ１０ＭＯＳトランジスタ（ＦＥ
Ｔ，電流制御手段）Ｑ０ＮＭＯＳトランジスタＲ外部抵抗Ｖｃｃ電源

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号特願平10−340820 (32)優先日平成10年11月30日(1998．11．30) (33)優先権主張国日本（ＪＰ）Ｆターム(参考） 5F038 AZ08 BB02 BB05 BH16 CA04 CA08 CD09 DF01 DF03 DF04 DF14 EZ20

Claims

【特許請求の範囲】

【請求項１】ＬＳＩのジャンクション温度が最高値に
達している状態で、前記ジャンクション温度に応じた基
準パルス数を取得する基準温度取得手段と、ＬＳＩの通常動作状態でのジャンクション温度に応じた
動作パルス数を取得する動作温度取得手段と、ＬＳＩの通常動作時、前記動作温度取得手段による動作
パルス数が前記基準温度取得手段による基準パルス数に
一致するように、ＬＳＩの動作電流を制御する電流制御
手段とを具備することを特徴とする温度安定化回路。
【請求項２】前記基準温度取得手段は、ジャンクショ
ン温度が最高値に達している状態で、前記ＬＳＩに入力
される一定周期のパルス信号をカウントする第１のカウ
ンタからなり、前記動作温度取得手段は、ＬＳＩの通常動作状態で、前
記一定周期のパルス信号をカウントする第２のカウンタ
からなり、前記温度安定化回路は、さらに、ＬＳＩのジャンクション温度に応じた周期の信号を生成
する信号生成手段と、前記信号生成手段により生成され
た信号をカウントし、所定のカウント値に達すると、前
記第１のカウンタおよび前記第２のカウンタによるカウ
ント動作を停止させる第３のカウンタとを具備すること
を特徴とする請求項１記載の温度安定化回路。
【請求項３】前記電流制御手段は、前記基準温度取得手段による基準パルスと前記動作温度
取得手段による動作パルス数とを比較する比較回路と、前記比較回路によって得られる基準パルス数と動作パル
ス数との差分に応じて、ＬＳＩへの動作電流を増減制御
する電流制御回路とを具備することを特徴とする請求項
１または２記載の温度安定化回路。
【請求項４】ＬＳＩのジャンクション温度のが最高値
に達している状態で、該ＬＳＩの内部回路の出力信号の
立ち上がり時間を計測し、所定の周期の基準パルスの基
準パルス数に変換し記憶する基準立ち上がり時間検出手
段と、動作状態の該回路の立ち上がり時間を動作パルス数に変
換し記憶する動作時立ち上がり時間検出手段と、前記ＬＳＩの動作時における動作パルス数と前記基準パ
ルス数とを比較し、基準パルス数に一致するようジャン
クション温度を制御する電流制御手段とを具備すること
を特徴とする温度安定化回路。
【請求項５】前記基準立ち上がり時間検出手段が、前記ＬＳＩのパワーオン検出回路と、パワーオン後の時間を計測するタイマと、インバ−タ回路と、該インバ−タ回路の出力信号の所定レベルまでの立ち上
がりを検出し、検出結果として検出信号する第１のコン
パレ−タと、該ＬＳＩに入力される前記基準パルスを計数し、前記検
出信号が入力されることにより計数を停止する機能を有
する第１のカウンタとを具備することを特徴とする請求
項４記載の温度安定回路。
【請求項６】前記動作時立ち上がり時間検出手段が、
前記ＬＳＩに入力される基準パルスを計数し、前記検出
信号が入力されることにより計数を停止する機能を有す
る第２のカウンタを具備することを特徴とする請求項４
または請求項５記載の温度安定回路。
【請求項７】前記電流制御手段が、前記第１のカウンタの計数値と前記第２のカウンタの計
数値とを比較し、比較結果として比較信号を出力する比
較器と、この比較信号に基づき前記ＬＳＩのジャンクション温度
を検知し、この検知結果に応じてＬＳＩへの動作電流の
電流値を制御する電流制御回路とを具備する事を特徴と
する請求項４ないし請求項６のいずれかに記載の温度安
定回路。
【請求項８】ＬＳＩのジャンクション温度が最高値に
達している状態で、前記ジャンクション温度に応じた基
準Ｖｆ値を検出する基準Ｖｆ検出手段と、ＬＳＩの通常動作状態でのジャンクション温度に応じた
動作Ｖｆ値を検出する動作Ｖｆ検出手段と、ＬＳＩの通常動作時、前記動作Ｖｆ値が前記基準Ｖｆ値
に一致するようにＬＳＩの動作電流を制御する電流制御
手段とを具備することを特徴とする温度安定化回路。
【請求項９】前記基準Ｖｆ検出手段は、ジャンクショ
ン温度が最高値に達している状態で、前記ＬＳＩに入力
される定電流をジャンクションに流したときの電圧値を
検出するＶｆ検出回路と、検出された電圧値を記憶する
記憶手段とを具備し、前記動作Ｖｆ検出手段は、前記ＬＳＩの通常動作状態
で、前記ＬＳＩに入力される定電流をジャンクションに
流したときの電圧値を検出するＶｆ検出回路を具備する
ことを特徴とする請求項８記載の温度安定化回路。
【請求項１０】前記電流制御手段は、前記基準Ｖｆ値と前記動作Ｖｆ値とを比較する比較回路
と、この比較回路によって得られる基準Ｖｆ値と動作Ｖｆ値
との差分に応じて、ＬＳＩへの動作電流を増減制御する
電流制御回路とを具備することを特徴とする請求項８ま
たは請求項９記載の温度安定化回路。
【請求項１１】ＬＳＩのジャンクション温度が最高値
に達している状態で、電圧発生回路が前記ジャンクショ
ン温度に応じて発生する電圧を測定し、デジタルデータ
に変換し、変換結果を基準電圧データとして記憶する基
準電圧検出手段と、前記ＬＳＩの通常動作状態で、前記電圧発生回路が通常
動作状態でのジャンクション温度に応じて発生する電圧
を測定し、アナログ値からデジタル値へ変換し、変換結
果を動作電圧データとして記憶する動作電圧検出手段
と、前記ＬＳＩが通常動作時において、前記基準電圧検出手
段と前記動作電圧データとを比較し、この動作電圧デー
タが前記基準電圧データに一致するジャンクション温度
となるように、前記ＬＳＩへの駆動電流を制御する電流
制御手段とを具備することを特徴とする温度安定化回
路。
【請求項１２】前記基準電圧検出手段が前記ＬＳＩの
電源投入を検出するパワーオン検出回路と、このパワー
オン検出回路が電源投入を検出してからの時間を計測す
るタイマと、このタイマの所定時間経過後に前記電圧発
生回路の発生する電圧をサンプリングしてアナログ値か
らデジタル値へ変換するＡ／Ｄ変換器と、このデジタル
値を前記基準電圧データとして記憶する第一のレジスタ
とを具備することを特徴とする請求項１１記載の温度安
定化回路。
【請求項１３】前記動作時電圧検出手段が、前記ＬＳ
Ｉの動作時に前記Ａ／Ｄコンバータの出力するデジタル
値を、前記動作電圧データとして記憶する第２のレジス
タを有することを特徴とする請求項１１または請求項１
２に記載の温度安定化回路。
【請求項１４】前記電流制御手段が前記第１のレジス
タに記憶されている基準電圧データと、前記第２のレジ
スタに記憶されている動作電圧データとを比較するコン
パレータと、このコンパレータの比較結果に基づき前記
ＬＳＩに流す駆動電流を複数のトランジスタにより制御
する電流制御回路とを有することを特徴とする請求項１
１ないし請求項１３のいずれかに記載の温度安定化回
路。
【請求項１５】前記電圧発生回路がＭＯＳトランジス
タのゲートとドレインとを電源に接続し、このＭＯＳト
ランジスタのソースを出力端子及び抵抗の一端へ接続
し、この抵抗の他端を接地して構成されることを特徴と
する請求項１１ないし請求項１４のいずれかに記載の温
度安定化電源。
【請求項１６】前記抵抗が前記ＬＳＩ内部に設けられ
ていることを特徴とする請求項１５に記載の温度安定化
電源。
【請求項１７】前記抵抗が前記ＬＳＩ外部に設けられ
ていることを特徴とする請求項１５に記載の温度安定化
電源。