JP2000228458A - Ball grid array semiconductor package, and its mounting structure - Google Patents

Ball grid array semiconductor package, and its mounting structure

Info

Publication number
JP2000228458A
JP2000228458A JP11030256A JP3025699A JP2000228458A JP 2000228458 A JP2000228458 A JP 2000228458A JP 11030256 A JP11030256 A JP 11030256A JP 3025699 A JP3025699 A JP 3025699A JP 2000228458 A JP2000228458 A JP 2000228458A
Authority
JP
Japan
Prior art keywords
semiconductor package
type semiconductor
mounting
substrate
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11030256A
Other languages
Japanese (ja)
Other versions
JP3183278B2 (en
Inventor
Hidenori Kawahara
秀徳 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03025699A priority Critical patent/JP3183278B2/en
Publication of JP2000228458A publication Critical patent/JP2000228458A/en
Application granted granted Critical
Publication of JP3183278B2 publication Critical patent/JP3183278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To raise the connection strength after mounting and the reliability, and also to dispense with the work in the process after connection. SOLUTION: This package is a BGA(ball grid array)-type semiconductor package or an LGA( land grid array)-type semiconductor package which is equipped with reinforcing leads for securing the fixation to a mounting board, at the two corners at least of a semiconductor package substrate 2. Here, the open end of the reinforcing lead installed at the corner of the substrate of the BGA-type semiconductor package 1 is inserted and soldered into the through hole being made in advance when it is mounted on the mounting board, or it is soldered in the specified section of the surface of the mounting board. Thus, this semiconductor package is reinforced to external stress.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ボールグリッドア
レイ(Ball Grid Array 、以下、BGAという)型半
導体パッケージまたはランドグリッドアレイ(Land Gr
id Array 、以下、LGAという)型半導体パッケージ
およびその実装構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array (BGA) type semiconductor package or a land grid array (LGA).
The present invention relates to an id Array (hereinafter referred to as LGA) type semiconductor package and its mounting structure.

【0002】[0002]

【従来の技術】近年、携帯可能な電子機器類、例えば携
帯電話、各種モバイルツール、ノート型パソコン等の普
及に伴い、装置の小形軽量化が求められている。このよ
うな情勢を踏まえて、LSIチップの高密度化・高集積
化が必要となり、これに応えるべくLSIチップの大形
化・多ピン化が進み、対応する実装構造への要請が強ま
っている。
2. Description of the Related Art In recent years, with the spread of portable electronic devices, such as mobile phones, various mobile tools, and notebook personal computers, there has been a demand for smaller and lighter devices. Under these circumstances, it is necessary to increase the density and integration of LSI chips. In response to this, LSI chips have become larger and have more pins, and demands for corresponding mounting structures have been increasing. .

【0003】従来、携帯機器において、CSP(チップ
サイズパッケージ)あるいはFPBGA(ファインピッ
チBGA)と呼ばれる小形のパッケージも含めてBGA
型半導体パッケージは、実装後の強度や信頼性を向上す
る目的として、実装基板とパッケージの間あるいはパッ
ケージの周囲に樹脂を塗布し、硬化するという方法が採
用されている。しかし、この従来技術には、次のような
問題点があった。
Conventionally, in portable equipment, a BGA including a small package called CSP (chip size package) or FPBGA (fine pitch BGA) has been used.
For the purpose of improving strength and reliability after mounting, a method of applying a resin between a mounting substrate and a package or around a package and curing the die semiconductor package is adopted. However, this conventional technique has the following problems.

【0004】第一の問題点は、作業工程が増え、製造リ
ードタイムおよび加工コストが増加することである。自
動搭載工程の後、BGA型半導体パッケージの周囲ある
いはBGA型半導体パッケージと実装基板との間に樹脂
を塗布する作業を行い、塗布完了後、硬化炉に入れ樹脂
を硬化し、一定時間後取り出すといった作業が必要とな
るためである。
[0004] The first problem is that the number of working steps increases, and the manufacturing lead time and processing cost increase. After the automatic mounting process, the resin is applied around the BGA-type semiconductor package or between the BGA-type semiconductor package and the mounting board. After the application is completed, the resin is put into a curing furnace, and the resin is cured. This is because work is required.

【0005】第二の問題点は、前述の通り樹脂の硬化工
程が必要であるため、実装基板および実装済み部品に、
余分な熱ストレスや機械的ストレスが加わることであ
る。通常であれば、自動搭載工程のリフローによる加熱
のみであるものが、樹脂硬化のための加熱が加わること
になり、実装基板の反りあるいは実装基板や実装済み部
品の熱ストレスによる品質劣化といった問題を引き起こ
す危険性がある。
[0005] The second problem is that, as described above, the resin curing step is required, so that the mounting substrate and the mounted components are not
Extra thermal stress or mechanical stress is applied. Normally, only heating by reflow in the automatic mounting process adds heating for resin curing, which causes problems such as warpage of the mounting board or quality deterioration due to thermal stress of the mounting board and mounted components. There is a risk of causing.

【0006】第三の問題点は、樹脂の塗布および硬化に
より、BGA型半導体パッケージの部分修理(リペア)
が不可能となることである。樹脂は一般に、エポキシ系
などの熱硬化型樹脂が用いられるため、一旦硬化してし
まうと取り除くことかできない。したがって、実装した
BGA型半導体パッケージのごく一部にでも不良が発生
すると修理不能となり、実装基板全体を廃棄しなければ
ならないことになってしまう。
The third problem is that, by applying and curing the resin, the BGA type semiconductor package is partially repaired (repaired).
Is impossible. Generally, a thermosetting resin such as an epoxy resin is used as the resin, and therefore, once cured, it cannot be removed. Therefore, if a defect occurs even in a very small part of the mounted BGA type semiconductor package, it cannot be repaired, and the entire mounting substrate must be discarded.

【0007】その他の従来技術、例えば特開平9−30
7022号公報には、BGA型半導体パッケージのマト
リクス状に配置されたはんだボールのうち、最外周に位
置する部分のはんだボールを、内側部分のはんだボール
よりも大きな径に形成することではんだ付け不良を防止
できるとある。しかし、この従来技術では、最外周のは
んだボールの径が大きいため、他のはんだボールよりも
高さが高くなる。したがって、他部分のはんだボールが
実装基板に印刷されているはんだペーストに対して均一
に接触せず、未接続による不良が発生する危険性が高い
という問題点がある。また、特開平9−162241号
公報も同様に半導体パッケージの四隅に補強用突起を設
ける従来技術を開示している。
[0007] Other conventional techniques, for example, Japanese Patent Laid-Open No. 9-30
Japanese Patent Application Publication No. 7022 discloses that, among the solder balls arranged in a matrix of a BGA type semiconductor package, a solder ball at an outermost portion is formed to have a larger diameter than a solder ball at an inner portion, thereby resulting in poor soldering. It can be prevented. However, in this conventional technique, since the diameter of the outermost solder ball is large, the height is higher than other solder balls. Therefore, there is a problem in that the solder balls in other portions do not uniformly contact the solder paste printed on the mounting board, and there is a high risk of failure due to non-connection. Japanese Patent Application Laid-Open No. 9-162241 also discloses a conventional technique in which reinforcing projections are provided at four corners of a semiconductor package.

【0008】これらの従来技術と類似の思想に基づく従
来技術として特開平9−205113号公報は、プリン
ト配線板の下面辺縁部に一体状のはんだによる補強膜を
形成しておき、実装基板との間の溶着を確実に行う構成
を開示している。この技術では、補強膜のはんだ量がは
んだバンプのそれよりも十分に多いことから疲労破壊が
防止でき、かつ溶着時の表面張力の影響により最適のフ
ィレット形状が得られるとしている。しかし、はんだバ
ンプと補強膜とのはんだ量が圧倒的に異なるため、特に
はんだボール部分において溶着時の接続ムラが生ずる事
態も否定できない。
Japanese Patent Application Laid-Open No. 9-205113 discloses a conventional technique based on a concept similar to those of the prior art. A configuration for reliably performing welding during the period is disclosed. According to this technique, since the amount of solder in the reinforcing film is sufficiently larger than that in the solder bump, fatigue fracture can be prevented, and an optimum fillet shape can be obtained due to the effect of surface tension during welding. However, since the amount of solder between the solder bumps and the reinforcing film is overwhelmingly different, it is undeniable that uneven connection may occur at the time of welding, particularly at the solder ball portion.

【0009】また、BGA型半導体パッケージの実装構
造に関する従来技術としては、はんだボールの溶着部に
含まれるボイドを防止するための構造に関する技術(特
開平10- 270856号公報)があるが、これは多層
配線基板のパッドの構造を改善したものである。BGA
型の電子部品を実装する際の位置ずれを防止するため
に、電子部品側にスルーホールを、そしてプリント配線
板側にパッドを設けて、両者の整合を図る技術も知られ
ている(特開平9−205113号公報)。しかし、こ
の場合は単なる位置合わせマークとして機能するに過ぎ
ず、電気的または物理的な接合状態には役立っていな
い。
As a prior art relating to a mounting structure of a BGA type semiconductor package, there is a technology relating to a structure for preventing a void contained in a welded portion of a solder ball (Japanese Patent Laid-Open No. 10-270856). This is an improved pad structure of a multilayer wiring board. BGA
In order to prevent positional displacement when mounting electronic components of a mold, there is also known a technology for providing a through hole on the electronic component side and providing a pad on the printed wiring board side so as to match the two (Japanese Patent Laid-Open No. HEI 9-163572). 9-205113). However, in this case, it merely functions as a positioning mark, and does not contribute to an electrical or physical bonding state.

【0010】[0010]

【発明が解決しようとする課題】本発明は、上述のよう
な従来技術の問題点を解決し、電気的または物理的な接
合状態をも改善することができるBGA型半導体パッケ
ージまたはLGA型半導体パッケージとその実装構造を
提供することを課題とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art and can improve the electrical or physical bonding state of a BGA type semiconductor package or an LGA type semiconductor package. And a mounting structure thereof.

【0011】[0011]

【課題を解決する為の手段】本発明の課題は、半導体パ
ッケージサブストレートの少なくとも二隅部に、実装基
板との間の固定を確実にするための補強リードを備える
ことにより、実装後の接合強度および信頼性を向上する
BGA型半導体パッケージあるいはLGA型半導体パッ
ケージによって解決される。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package substrate in which at least two corners are provided with reinforcing leads for ensuring fixation between the semiconductor package substrate and a mounting substrate so that bonding after mounting is achieved. The problem is solved by a BGA type semiconductor package or an LGA type semiconductor package which improves strength and reliability.

【0012】さらに、BGA型半導体パッケージあるい
はLGA型半導体パッケージのサブストレート隅部に備
える補強リードの開放端が、実装基板に搭載される際に
予め形成されたスルーホールに挿入され、あるいはスル
ーホールを用いずにその表面にはんだ接合されるBGA
型半導体パッケージあるいはLGA型半導体パッケージ
の実装構造によって解決される。
Further, an open end of a reinforcing lead provided at a corner of a substrate of a BGA type semiconductor package or an LGA type semiconductor package is inserted into a through hole formed before mounting on a mounting substrate. BGA soldered to the surface without using
The problem is solved by a mounting structure of a semiconductor package or an LGA semiconductor package.

【0013】本発明によるBGA型半導体パッケージま
たはLGA型半導体パッケージは、半導体パッケージ側
の少なくとも二隅にに実装後に補強機能を発揮する補強
リード端子を有している。そして、これらを実装基板の
スルーホールまたはその表面にはんだ接合して固定する
ことにより、外部の機械的ストレスあるいは熱的ストレ
スに対する補強として、BGA接合されている端子を保
護するものである。
The BGA type semiconductor package or the LGA type semiconductor package according to the present invention has reinforcing lead terminals which exhibit a reinforcing function after mounting at at least two corners on the semiconductor package side. Then, these are fixed to the through-holes of the mounting board or the surfaces thereof by soldering, thereby protecting the BGA-joined terminals as reinforcement against external mechanical stress or thermal stress.

【0014】[0014]

【発明の実施の形態】以下、添付図を参照しつつ本発明
の好適な実施例を開示する。しかし、この実施例によっ
て本発明を限定するものではない。図1に示す通り、本
発明のBGA型半導体パッケージ1は、サブストレート
2の少なくとも対角隅部、望ましくは四隅部に補強リー
ド取り付け穴3を有しており、この穴3には図2の側面
図に示す通り予め補強リード6が接合されている。な
お、符号4は半導体封止部、符号5ははんだボールであ
る。補強リード6の取り付け方法は、高融点はんだ、接
着などいずれの手段であってもかまわないが、補強目的
の他に、実装基板との間で電源やグランドなど電気的機
能も併せて持たせる場合は、補強リード取り付け穴3を
スルーホールにしておき、接合方法も電気的接続が取れ
る方法にすればよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be disclosed below with reference to the accompanying drawings. However, the present invention is not limited by the embodiment. As shown in FIG. 1, the BGA type semiconductor package 1 of the present invention has a reinforcing lead mounting hole 3 at at least diagonal corners, preferably at four corners of the substrate 2, and this hole 3 As shown in the side view, the reinforcing lead 6 is joined in advance. Reference numeral 4 denotes a semiconductor sealing portion, and reference numeral 5 denotes a solder ball. The reinforcing lead 6 may be attached by any means such as soldering with high melting point and bonding. However, in addition to the purpose of reinforcement, in the case where an electric function such as a power supply and a ground is provided between the mounting board and the mounting board. In this case, the reinforcing lead mounting hole 3 may be a through-hole, and the bonding method may be a method that enables electrical connection.

【0015】次に、図3は、本発明にかかるBGA型半
導体パッケージ1を実装基板7に実装する状態を示す側
断面図である。この図に示すように、実装基板7との電
気的接続は従来通りはんだボール5によってなされ、補
強リード6は実装基板7の所定の位置に設けられた貫通
スルーホール8に対してはんだ接合される。なお、補強
リード6のような挿入端子が付いていても、スルーホー
ルランド部にはんだペーストを印刷した後に、従来通り
の自動搭載は可能である。これによって、補強リード6
が実装後の外的ストレスからはんだボール接合部を保護
し、耐久性、信頼性が大幅に向上する。
FIG. 3 is a side sectional view showing a state in which the BGA type semiconductor package 1 according to the present invention is mounted on a mounting substrate 7. As shown in FIG. As shown in this figure, the electrical connection with the mounting board 7 is made by a solder ball 5 as in the conventional case, and the reinforcing lead 6 is soldered to a through through hole 8 provided at a predetermined position of the mounting board 7. . Even if an insertion terminal such as the reinforcing lead 6 is provided, the conventional automatic mounting is possible after printing the solder paste on the through-hole land portion. Thereby, the reinforcing lead 6
Protects solder ball joints from external stress after mounting, and greatly improves durability and reliability.

【0016】また、ここでは、あらかじめ補強リード6
がBGA型半導体パッケージ1に取り付けてあるものと
して説明しているが、半導体パッケージ1に予め形成さ
れたスルーホールを実装基板7側のスルーホールに合わ
せて自動搭載し、搭載完了後にパッケージと実装基板7
の双方のスルーホールに補強リード6を挿入して、両者
に対してはんだ付けを行っても同じ効果が得られる。
In this case, the reinforcing leads 6 are
Is described as being attached to the BGA type semiconductor package 1. However, the through holes formed in advance in the semiconductor package 1 are automatically mounted in accordance with the through holes on the mounting board 7, and after the mounting is completed, the package and the mounting board are mounted. 7
The same effect can be obtained by inserting the reinforcing lead 6 into both through holes and soldering them.

【0017】次に、図1、及び図2のBGA型半導体パ
ッケージの実装方法について、図を参照して説明する。
図4を参照すると、実装基板7に対して、BGAランド
部だけでなく、貫通スルーホール8に対してもスクリー
ン印刷法あるいはディスペンス法等により、はんだペー
スト9を供給する。次に、よく知られている搭載機によ
り所定の位置に合わせて本発明のBGA型半導体パッケ
ージ1を搭載する。
Next, a method of mounting the BGA type semiconductor package shown in FIGS. 1 and 2 will be described with reference to the drawings.
Referring to FIG. 4, a solder paste 9 is supplied not only to the BGA land portion but also to the through-hole 8 to the mounting substrate 7 by a screen printing method or a dispensing method. Next, the BGA type semiconductor package 1 of the present invention is mounted at a predetermined position by a well-known mounting machine.

【0018】貫通スルーホール8部に供給されたはんだ
ペースト9は、補強リード6が貫通スルーホール8に挿
入されることにより押し込まれ、実装基板7の裏側にも
回り込む。最後にリフロー加熱されることにより、図3
のように、はんだボール5および補強リード6がそれぞ
れはんだ付けがなされ実装が完了する。
The solder paste 9 supplied to the through-hole 8 is pushed in by the reinforcing lead 6 being inserted into the through-hole 8, and goes around the back side of the mounting board 7. Finally, by reflow heating, FIG.
As described above, the solder balls 5 and the reinforcing leads 6 are respectively soldered, and the mounting is completed.

【0019】これによって、補強リード6のはんだ付け
部が、BGA型半導体パッケージ1と実装基板7とを確
実に固定することになる。したがって、これら補強リー
ド6に包囲された内側部のはんだボール5のはんだ付け
部は、機械的あるいは熱的な外部ストレスから保護され
ることになり、実装後の強度、信頼性を大幅に向上せし
めることができる。
Thus, the soldering portion of the reinforcing lead 6 securely fixes the BGA type semiconductor package 1 and the mounting board 7. Therefore, the soldered portions of the solder balls 5 at the inner portions surrounded by the reinforcing leads 6 are protected from mechanical or thermal external stress, and the strength and reliability after mounting are greatly improved. be able to.

【0020】次に、本発明の他の実施例を示す図5を参
照すると、サブストレート2には補強リード取り付け穴
が無く、補強リード6はサブストレート2の表面所定位
置に接合固定されている。この実施例では、サブストレ
ート2に取り付け穴が不要であるため、図1の実施例の
場合に比べ、BGA型半導体パッケージを小型化できる
という新たな効果を有する。
Next, referring to FIG. 5 showing another embodiment of the present invention, the substrate 2 has no reinforcing lead mounting hole, and the reinforcing lead 6 is fixedly fixed at a predetermined position on the surface of the substrate 2. . In this embodiment, since there is no need for mounting holes in the substrate 2, there is a new effect that the size of the BGA type semiconductor package can be reduced as compared with the embodiment of FIG.

【0021】さらに他の実施例を示す図6を参照する
と、補強リード6下方の開放端において実装基板との接
続側も面実装型になっている。この実施例では、実装基
板に貫通スルーホールが不要となるという新たな効果を
有する。また、本実施例では、補強リード6は、主とし
てBGA型半導体パッケージに予め固定されているもの
として述べてきたが、BGA型半導体パッケージを実装
後に、同様の補強リードをはんだ付けあるいはそれに類
する方法で固定する場合でも同様の効果が得られる。
Referring to FIG. 6 showing still another embodiment, the connection side with the mounting substrate at the open end below the reinforcing lead 6 is also of a surface mounting type. This embodiment has a new effect that a through-hole is not required in the mounting substrate. Further, in this embodiment, the reinforcement lead 6 has been described as being mainly fixed to the BGA type semiconductor package in advance. However, after mounting the BGA type semiconductor package, the similar reinforcement lead is soldered or similar. The same effect can be obtained even when fixing.

【0022】さらに、これまでの実施例では全てBGA
型半導体パッケージについて言及しているが、LGA
(ランドグリッドアレイ)型半導体パッケージにおいて
も全く同様の効果が得られる。
Further, in all of the above embodiments, the BGA
Type semiconductor package, but LGA
Exactly the same effect can be obtained in a (land grid array) type semiconductor package.

【0023】[0023]

【効果】本発明にかかるボールグリッドアレイ型半導体
パッケージおよびその実装構造によれば、以下のような
効果が得られる。第一の効果は、実装後の接続強度およ
び信頼性が極めて大きく向上するということである。こ
のため、装置設計において、実装位置の制約や機構的補
強部品が不要となる。
According to the ball grid array type semiconductor package and the mounting structure thereof according to the present invention, the following effects can be obtained. The first effect is that the connection strength and reliability after mounting are greatly improved. For this reason, in the device design, restrictions on the mounting position and mechanical reinforcement components are not required.

【0024】第二の効果は、搭載後工程での作業が不要
となることである。従来、高い信頼性が求められる装置
や、外部ストレスにさらされやすい携帯機器において
は、搭載の後工程で、BGAパッケージの周囲や裏面の
隙間に樹脂を塗布、硬化することで、強度や寿命を向上
させていたが、これらの作業を削減できる。これによっ
て、製造リードタイムの短縮や加工コストの削減といっ
た効果が期待できる。さらに、樹脂硬化の際の加熱が不
要となることで、実装基板や実装済み部品の品質劣化を
防ぐ効果も期待できる。
The second effect is that the work in the post-mounting process is not required. Conventionally, in devices that require high reliability and portable devices that are easily exposed to external stress, in the post-mounting process, resin is applied to the periphery of the BGA package and the gap on the back surface and cured to increase the strength and life. Although improved, these tasks can be reduced. As a result, effects such as a reduction in manufacturing lead time and a reduction in processing cost can be expected. Further, since the heating at the time of curing the resin is not required, an effect of preventing the quality deterioration of the mounting board and the mounted components can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるBGA型半導体パッケージの平
面図である。
FIG. 1 is a plan view of a BGA type semiconductor package according to the present invention.

【図2】本発明にかかるBGA型半導体パッケージの側
断面図である。
FIG. 2 is a side sectional view of a BGA type semiconductor package according to the present invention.

【図3】本発明にかかるBGA型半導体パッケージを実
装基板に実装した状態を示す側断面図である。
FIG. 3 is a side sectional view showing a state in which the BGA type semiconductor package according to the present invention is mounted on a mounting board.

【図4】本発明にかかるBGA型半導体パッケージを実
装基板に実装する前段階の状態を示す側断面図である。
FIG. 4 is a side sectional view showing a state before a BGA type semiconductor package according to the present invention is mounted on a mounting board.

【図5】本発明にかかるBGA型半導体パッケージのそ
の他の実施例を示す側断面図である。
FIG. 5 is a side sectional view showing another embodiment of the BGA type semiconductor package according to the present invention.

【図6】本発明にかかるBGA型半導体パッケージのさ
らに他の実施例を示す側断面図である。
FIG. 6 is a side sectional view showing still another embodiment of the BGA type semiconductor package according to the present invention.

【符号の説明】[Explanation of symbols]

1:BGA型半導体パッケージ 2:サブストレート 3:補強リード取り付け穴 4:半導体封止部 5:はんだボール 6:補強リード 7:実装基板 8:貫通スルーホール 9:はんだペースト 1: BGA type semiconductor package 2: Substrate 3: Reinforcement lead mounting hole 4: Semiconductor sealing portion 5: Solder ball 6: Reinforcement lead 7: Mounting substrate 8: Through-hole 9: Solder paste

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体パッケージサブストレートの少な
くとも二隅部に、実装基板との間の固定を確実にするた
めの補強リードを備えることを特徴とするBGA型半導
体パッケージあるいはLGA型半導体パッケージ。
1. A BGA type semiconductor package or an LGA type semiconductor package comprising a reinforcing lead at at least two corners of a semiconductor package substrate for ensuring fixation between the semiconductor package substrate and a mounting substrate.
【請求項2】 前記半導体パッケージサブストレートの
全ての隅部に前記補強リードを備えることを特徴とする
請求項1に記載のBGA型半導体パッケージあるいはL
GA型半導体パッケージ。
2. The BGA type semiconductor package according to claim 1, wherein the reinforcing leads are provided at all corners of the semiconductor package substrate.
GA type semiconductor package.
【請求項3】 前記補強リードが、前記半導体パッケー
ジサブストレートに形成されたスルーホールを介して取
り付けられることを特徴とする請求項1または請求項2
のいずれかに記載のBGA型半導体パッケージあるいは
LGA型半導体パッケージ。
3. The semiconductor device according to claim 1, wherein the reinforcing lead is attached via a through hole formed in the semiconductor package substrate.
The BGA type semiconductor package or the LGA type semiconductor package according to any one of the above.
【請求項4】 前記補強リードが、前記半導体パッケー
ジサブストレートにスルーホールを形成することなしに
接合して取り付けられることを特徴とする請求項1また
は請求項2のいずれかに記載のBGA型半導体パッケー
ジあるいはLGA型半導体パッケージ。
4. The BGA type semiconductor according to claim 1, wherein the reinforcing lead is attached to the semiconductor package substrate without forming a through hole. Package or LGA type semiconductor package.
【請求項5】 BGA型半導体パッケージあるいはLG
A型半導体パッケージのサブストレート隅部に備える補
強リードの開放端が、実装基板に搭載される際に予め形
成されたスルーホールに挿入され、はんだ接合されるこ
とを特徴とするBGA型半導体パッケージあるいはLG
A型半導体パッケージの実装構造。
5. A BGA type semiconductor package or LG
A BGA type semiconductor package characterized in that an open end of a reinforcing lead provided at a corner of a substrate of an A type semiconductor package is inserted into a through hole formed in advance when mounted on a mounting substrate and soldered, or LG
Mounting structure of A-type semiconductor package.
【請求項6】 BGA型半導体パッケージあるいはLG
A型半導体パッケージのサブストレート隅部に備える補
強リードの開放端が、実装基板表面の所定部位にはんだ
接合されることを特徴とするBGA型半導体パッケージ
あるいはLGA型半導体パッケージの実装構造。
6. A BGA type semiconductor package or LG
A mounting structure of a BGA type semiconductor package or an LGA type semiconductor package, wherein an open end of a reinforcing lead provided at a corner of a substrate of an A type semiconductor package is soldered to a predetermined portion on a surface of a mounting substrate.
【請求項7】前記半導体パッケージの補強リードが、機
械的補強に加えて電気的接続部材の機能を兼ねることを
特徴とする請求項6に記載のBGA型半導体パッケージ
あるいはLGA型半導体パッケージの実装構造。
7. The mounting structure of a BGA type semiconductor package or an LGA type semiconductor package according to claim 6, wherein the reinforcing lead of the semiconductor package has a function of an electrical connection member in addition to mechanical reinforcement. .
JP03025699A 1999-02-08 1999-02-08 Ball grid array type semiconductor package and its mounting structure Expired - Fee Related JP3183278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03025699A JP3183278B2 (en) 1999-02-08 1999-02-08 Ball grid array type semiconductor package and its mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03025699A JP3183278B2 (en) 1999-02-08 1999-02-08 Ball grid array type semiconductor package and its mounting structure

Publications (2)

Publication Number Publication Date
JP2000228458A true JP2000228458A (en) 2000-08-15
JP3183278B2 JP3183278B2 (en) 2001-07-09

Family

ID=12298639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03025699A Expired - Fee Related JP3183278B2 (en) 1999-02-08 1999-02-08 Ball grid array type semiconductor package and its mounting structure

Country Status (1)

Country Link
JP (1) JP3183278B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110072335A (en) * 2019-05-30 2019-07-30 环维电子(上海)有限公司 A kind of printed circuit board, electronic equipment and manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003230B2 (en) 2003-01-23 2007-11-07 船井電機株式会社 Mounting structure of ball grid array type IC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110072335A (en) * 2019-05-30 2019-07-30 环维电子(上海)有限公司 A kind of printed circuit board, electronic equipment and manufacturing method

Also Published As

Publication number Publication date
JP3183278B2 (en) 2001-07-09

Similar Documents

Publication Publication Date Title
JP2842361B2 (en) Semiconductor device
US6084781A (en) Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US7042073B2 (en) Semiconductor device and manufacturing method thereof
US6133064A (en) Flip chip ball grid array package with laminated substrate
US6734540B2 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
US6734557B2 (en) Semiconductor device
JPH0888245A (en) Semiconductor device
US20080245554A1 (en) Fabrication method and structure of pcb assembly, and tool for assembly thereof
JP2001332644A (en) Semiconductor device and interposer, and manufacturing method thereof
US7495346B2 (en) Semiconductor package
JP3450236B2 (en) Semiconductor device and manufacturing method thereof
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
KR101521485B1 (en) Pga type wiring board and mehtod of manufacturing the same
KR20020044577A (en) Advanced flip-chip join package
US7900349B2 (en) Method of fabricating an electronic device
JPH11265967A (en) Lsi mounting board structure and its manufacture
JP3532450B2 (en) Mounting structure of BGA type semiconductor package and mounting method thereof
JP3183278B2 (en) Ball grid array type semiconductor package and its mounting structure
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2004128290A (en) Semiconductor device
JP2002329812A (en) Semiconductor package device and substrate for mounting the same
KR100665288B1 (en) Fabrication method of flip chip package
JPH1187907A (en) Soldering mounting method for mounting component
JP4178542B2 (en) Mounting structure of backside electrode type semiconductor package
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees