JP2000224067A - Composite pll tuner unit - Google Patents

Composite pll tuner unit

Info

Publication number
JP2000224067A
JP2000224067A JP11021105A JP2110599A JP2000224067A JP 2000224067 A JP2000224067 A JP 2000224067A JP 11021105 A JP11021105 A JP 11021105A JP 2110599 A JP2110599 A JP 2110599A JP 2000224067 A JP2000224067 A JP 2000224067A
Authority
JP
Japan
Prior art keywords
circuit
local oscillation
signal
pll
tuner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11021105A
Other languages
Japanese (ja)
Other versions
JP3506940B2 (en
Inventor
Takeshi Itaya
剛 板屋
Mitsutoshi Okami
光敏 岡見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP02110599A priority Critical patent/JP3506940B2/en
Publication of JP2000224067A publication Critical patent/JP2000224067A/en
Application granted granted Critical
Publication of JP3506940B2 publication Critical patent/JP3506940B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the size and cost of a composite PLL tuner, and at the same time, to constitute such a tuner unit that the influence at the time of inputting BUS data can be reduced. SOLUTION: A composite PLL tuner unit is composed of a modulator section 3, which mixes one-side high-frequency signals distributed from a signal distributing circuit 2 connected to an antenna input terminal 1 with video signals and audio signals inputted from the outside and outputs the mixed signals through a television output terminal 6, a tuner section 4 which fetches the signal of a receiving channel from the other-side high-frequency signals distributed from the distributing circuit 2, amplifies, and converts the amplified signals into intermediate-frequency signals, and one PLL circuit 8 which controls the oscillation frequencies of a local oscillation circuit 37 of each modulator section 3 and the local oscillation circuits 44 and 54 respectively of the blocks for UHF and VHF bands of the tuner section 4. The circuit sections are arranged on the same substrate, and at the same time, the antenna input terminal 1 and the television output terminal 6 are arranged in the same end section of the substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビデオテープレコ
ーダ(以下、VTRと略記する)等に使用する複合型P
LLチューナユニットに係り、より詳細には、チューナ
ユニットの小型化、低価格化を実現した複合型PLLチ
ューナユニットに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite type P used for a video tape recorder (hereinafter abbreviated as VTR) or the like.
The present invention relates to an LL tuner unit, and more particularly, to a composite type PLL tuner unit that realizes downsizing and cost reduction of a tuner unit.

【0002】[0002]

【従来の技術】VTR等に使用する従来の複合型PLL
チューナユニットは、アンテナ信号から希望する周波数
の信号を取り出すチューナ部と、VTR等より出力され
る映像信号及び音声信号に変調をかけて、後段に接続さ
れるTV受像機等にアンテナ信号と同様にして出力する
モジュレータ部とからなる。
2. Description of the Related Art A conventional composite PLL used for a VTR or the like.
The tuner unit modulates a video signal and an audio signal output from a VTR or the like from a tuner unit for extracting a signal of a desired frequency from the antenna signal, and transmits the modulated signal to a TV receiver or the like connected at a subsequent stage in the same manner as the antenna signal. And a modulator section for outputting.

【0003】図4は、このような従来の複合型PLLチ
ューナユニットの概略構成を示すブロック図である。
FIG. 4 is a block diagram showing a schematic configuration of such a conventional composite PLL tuner unit.

【0004】すなわち、この複合型PLLチューナユニ
ットは、大別すると、アンテナ入力端子1、信号分配回
路2、モジュレータ部3、チューナ部4及びテレビ出力
端子6によって構成されている。
That is, the composite PLL tuner unit is roughly divided into an antenna input terminal 1, a signal distribution circuit 2, a modulator unit 3, a tuner unit 4, and a television output terminal 6.

【0005】モジュレータ部3は、第1高周波増幅回路
31、混合回路32、バッファアンプ33、ミキサ回路
34、映像変調回路35、音声変調回路36、第1局部
発振回路37、モジュレータ用PLL回路38及び水晶
発振子39によって構成されている。
The modulator section 3 includes a first high-frequency amplifier circuit 31, a mixing circuit 32, a buffer amplifier 33, a mixer circuit 34, a video modulation circuit 35, an audio modulation circuit 36, a first local oscillation circuit 37, a modulator PLL circuit 38, It is constituted by a crystal oscillator 39.

【0006】チューナ部4は、UHFバンド用ブロック
とVHFバンド用ブロックとからなり、UHFバンド用
ブロックは、第1可変バンドパスフィルタ回路41、第
2高周波増幅回路42、第2可変バンドパスフィルタ回
路43、第2局部発振回路44、ミキサ回路45、及び
共通使用されるチューナ用PLL回路46、水晶発振子
47、中間周波増幅回路48によって構成され、VHF
バンド用ブロックは、ハイパスフィルタ回路56、第1
可変バンドパスフィルタ回路51、第2高周波増幅回路
52、第2可変バンドパスフィルタ回路53、第3局部
発振回路54、ミキサ回路55、及び共通使用されるチ
ューナ用PLL回路46、水晶発振子47、中間周波増
幅回路48によって構成されている。
The tuner unit 4 comprises a UHF band block and a VHF band block. The UHF band block includes a first variable band-pass filter circuit 41, a second high-frequency amplifier circuit 42, and a second variable band-pass filter circuit. 43, a second local oscillator circuit 44, a mixer circuit 45, a commonly used tuner PLL circuit 46, a crystal oscillator 47, and an intermediate frequency amplifier circuit 48,
The band block includes a high-pass filter circuit 56, a first
A variable band-pass filter circuit 51, a second high-frequency amplifier circuit 52, a second variable band-pass filter circuit 53, a third local oscillation circuit 54, a mixer circuit 55, a commonly used tuner PLL circuit 46, a crystal oscillator 47, An intermediate frequency amplifying circuit 48 is provided.

【0007】上記構成において、アンテナ入力端子1よ
り入力された信号は、信号分配回路2によって2つに分
配され、一方の信号がチューナ部4に、他方の信号がモ
ジュレータ部3に入力される。
In the above configuration, the signal input from the antenna input terminal 1 is divided into two by the signal distribution circuit 2, and one signal is input to the tuner unit 4 and the other signal is input to the modulator unit 3.

【0008】モジュレータ部3に入力された信号は、信
号分配回路2を通ることによって利得が下がった分だけ
第1高周波増幅回路31によって増幅され、混合回路3
2に入力される。
The signal input to the modulator section 3 is amplified by the first high-frequency amplifier circuit 31 by an amount corresponding to the decrease in gain by passing through the signal distribution circuit 2, and
2 is input.

【0009】一方、モジュレータ部3に外部から入力さ
れた映像信号は、映像変調回路35にて振幅変調(AM
変調)され、第1局部発振回路37より発振される第1
局部発振信号の映像搬送波に混合されてミキサ回路34
に入力される。また、モジュレータ部3に外部から入力
された音声信号は、音声変調回路36にて周波数変調
(FM変調)され、第1局部発振回路37より発振され
る第1局部発振信号の音声副搬送波に混合されてミキサ
回路34に入力される。この際、映像搬送波の中心周波
数は第1局部発振信号により決定され、その制御がモジ
ュレータ用PLL回路38により行われる。この映像搬
送波の中心周波数がチャンネルの周波数である。また、
モジュレータ用PLL回路38には、外部よりモジュレ
ータ用PLL回路制御用信号(モジュレータ用BUSデ
ータ)S1が入力される。
On the other hand, a video signal externally input to the modulator section 3 is subjected to amplitude modulation (AM) by a video modulation circuit 35.
Modulated) and oscillated by the first local oscillation circuit 37.
Mixing with the video carrier of the local oscillation signal
Is input to The audio signal input from the outside to the modulator section 3 is frequency-modulated (FM modulated) by the audio modulation circuit 36 and mixed with the audio subcarrier of the first local oscillation signal oscillated by the first local oscillation circuit 37. The signal is input to the mixer circuit 34. At this time, the center frequency of the video carrier is determined by the first local oscillation signal, and the control is performed by the modulator PLL circuit 38. The center frequency of this video carrier is the frequency of the channel. Also,
A modulator PLL circuit control signal (modulator BUS data) S1 is input to the modulator PLL circuit 38 from the outside.

【0010】そして、ミキサ回路34において、変調さ
れた映像信号と音声信号とがミキシングされ、バッファ
アンプ33を経て混合回路32に入力される。
[0010] The modulated video signal and audio signal are mixed in a mixer circuit 34 and input to a mixing circuit 32 via a buffer amplifier 33.

【0011】混合回路32では、第1高周波増幅回路3
1から入力されたアンテナ入力信号と、モジュレータ部
3から入力された複合映像信号とを混合して、テレビ出
力端子6に出力する。
In the mixing circuit 32, the first high-frequency amplification circuit 3
The antenna input signal input from the input unit 1 and the composite video signal input from the modulator unit 3 are mixed and output to the television output terminal 6.

【0012】一方、チューナ部4に入力された信号は、
UHFバンド用ブロックとVHFバンド用ブロックとに
分配され、UHFバンド用ブロックでは、通過周波数帯
域の中心周波数等を可変可能な可変容量ダイオード等を
含む第1可変バンドパスフィルタ回路41にて必要な信
号が取り出される。また、VHFバンド用ブロックで
は、まずハイパスフィルタ回路56にてVHFバンドの
信号が抽出され、通過周波数帯域の中心周波数等を可変
可能な可変容量ダイオード等を含む第1可変バンドパス
フィルタ回路51にて必要な信号が取り出される。この
際、UHFバンド用ブロックとVHFバンド用ブロック
とが同時に動作することはなく、バンド切り換え用のス
イッチ(図示省略)にて、どちらか一方のみが動作す
る。
On the other hand, the signal input to the tuner unit 4 is
The signal is distributed to a UHF band block and a VHF band block. In the UHF band block, a signal required by a first variable bandpass filter circuit 41 including a variable capacitance diode or the like capable of changing a center frequency of a pass frequency band and the like. Is taken out. In the VHF band block, a VHF band signal is first extracted by the high-pass filter circuit 56, and the first variable band-pass filter circuit 51 including a variable capacitance diode or the like capable of changing the center frequency of the pass frequency band. The required signal is extracted. At this time, the UHF band block and the VHF band block do not operate at the same time, and only one of them operates with a band switching switch (not shown).

【0013】各第1可変バンドパスフィルタ回路41,
51から出力された信号は、それぞれ第2高周波増幅回
路42,52に入力され、さらに第2可変バンドパスフ
ィルタ回路42,52にそれぞれ入力されて、再度必要
な信号が取り出される。
Each of the first variable bandpass filter circuits 41,
The signals output from 51 are input to the second high-frequency amplifier circuits 42 and 52, respectively, and further input to the second variable band-pass filter circuits 42 and 52, respectively, to extract necessary signals again.

【0014】そして後、第2可変バンドパスフィルタ回
路42にて取り出された信号と第2局部発振回路44よ
り発振される第2局部発振信号、又は第2可変バンドパ
スフィルタ回路52にて取り出された信号と第3局部発
振回路54より発振される第3局部発振信号とが、ミキ
サ回路45にてミキシングされ、スーパーヘテロダイン
方式によって中間周波数信号に変換され、中間周波増幅
回路48によって増幅されて外部に出力される。この
際、第2局部発振回路45より発振される第2局部発振
信号、及び第3局部発振回路54より発振される第3局
部発振信号の基準となる信号の周波数は、チューナ用P
LL回路46により制御されており、このチューナ用P
LL回路46には、外部よりチューナ用PLL回路制御
用信号(チューナ用BUSデータ)S2が入力される。
なお、上記したモジュレータ部3及びチューナ部4にお
ける信号の経路を図5に示している。ただし、図5に示
すブロック図は概略図であり、図4に示すブロックと必
ずしも1:1に対応しているわけではない。
After that, the signal extracted by the second variable band-pass filter circuit 42 and the second local oscillation signal oscillated by the second local oscillation circuit 44 or the second variable band-pass filter circuit 52 extracts the signal. The mixed signal and the third local oscillation signal oscillated by the third local oscillation circuit 54 are mixed by a mixer circuit 45, converted into an intermediate frequency signal by a superheterodyne method, amplified by an intermediate frequency amplifier circuit 48, and Is output to At this time, the frequency of the reference signal of the second local oscillation signal oscillated by the second local oscillation circuit 45 and the frequency of the third local oscillation signal oscillated by the third local oscillation circuit 54 is the P
This tuner P is controlled by the LL circuit 46.
To the LL circuit 46, a tuner PLL circuit control signal (tuner BUS data) S2 is input from outside.
FIG. 5 shows signal paths in the modulator unit 3 and the tuner unit 4 described above. However, the block diagram shown in FIG. 5 is a schematic diagram, and does not necessarily correspond to the block shown in FIG.

【0015】[0015]

【発明が解決しようとする課題】ところで、近年のTV
受像機やVTR等においては、多種多様な機能を搭載し
ているものが普及しつつあり、これらの搭載機能は、V
TR等の内部に設けられたマイクロコンピュータにより
管理され、それぞれの機能をBUSデータにより制御し
ている。上記した如く、複合型PLLチューナユニット
もBUSデータS1,S2により制御されるユニットの
1つである。
However, recent TVs
2. Description of the Related Art Receivers, VTRs, and the like, which are equipped with a variety of functions, are becoming widespread.
It is managed by a microcomputer provided inside the TR or the like, and each function is controlled by BUS data. As described above, the composite PLL tuner unit is also one of the units controlled by the BUS data S1 and S2.

【0016】このBUSデータにおいて、モジュレータ
部3とチューナ部4には、それぞれ独立したBUSデー
タS1,S2が入力されているため、このBUSデータ
を管理しているマイクロコンピュータも、それぞれのB
USデータS1,S2に合わせて2個必要になる。
In this BUS data, since the independent BUS data S1 and S2 are input to the modulator unit 3 and the tuner unit 4, respectively, the microcomputer that manages the BUS data is also connected to the respective BUS data.
Two pieces are required in accordance with the US data S1 and S2.

【0017】また、入力されるBUSデータが2種類あ
るということは、例えばモジュレータ部3に必要なBU
SデータS1を入力した際、このBUSデータS1の信
号がチューナ部4に影響を与え、不要な信号が混合され
たり出力されたりするといった問題があった。このこと
は、チューナ部4に必要なBUSデータS2を入力した
際も同様であって、このBUSデータS2の信号がモジ
ュレータ部3に影響を与え、不要な信号が混合されたり
出力されたりする。
The fact that there are two types of input BUS data means that, for example, a BU required for the modulator unit 3 is required.
When the S data S1 is input, there is a problem that the signal of the BUS data S1 affects the tuner unit 4, and unnecessary signals are mixed or output. This is the same when the necessary BUS data S2 is input to the tuner unit 4. The signal of the BUS data S2 affects the modulator unit 3, and unnecessary signals are mixed or output.

【0018】また、VTR等に付加機能が増えていく中
で、機器自体は小型化が要望されているため、複合型チ
ューナユニットの占め得る空間の割合も限られたものと
なる。また、省エネルギーについての要望もあり、さら
に複合型チューナユニットの低コスト化も要望されてい
る。
In addition, as the functions added to the VTR and the like increase, the size of the device itself is required to be reduced, so that the ratio of the space that can be occupied by the composite tuner unit is limited. In addition, there is a demand for energy saving, and further, a cost reduction of the composite tuner unit is also demanded.

【0019】本発明はこのような問題点を解決すべく創
案されたものであって、その目的は、内部のモジュレー
タ用PLL回路とチューナ用PLL回路とを1つの回路
にまとめて小型化、低コスト化を図るとともに、BUS
データ入力時の影響を減らすユニット構造とした複合型
PLLチューナユニットを提供することにある。
The present invention has been made in order to solve such a problem. It is an object of the present invention to combine a PLL circuit for an internal modulator and a PLL circuit for a tuner into one circuit to reduce the size and reduce the power consumption. While reducing costs, BUS
It is an object of the present invention to provide a composite PLL tuner unit having a unit structure that reduces the influence of data input.

【0020】[0020]

【課題を解決するための手段】上記課題を解決するた
め、本発明の複合型PLLチューナユニットは、アンテ
ナ入力端子に接続された信号分配回路と、この信号分配
回路より分配された一方の高周波信号を第1高周波増幅
回路にて増幅する一方、外部より入力された映像信号及
び音声信号をそれぞれ変調して、第1局部発振回路より
発振される第1局部発振信号の映像搬送波及び音声副搬
送波にミキシングし、このミキシング信号を前記第1高
周波増幅回路の出力信号と混合してテレビ出力端子より
出力するモジュレータ部と、前記信号分配回路より分配
された他方の高周波信号を、UHFバンド用ブロックと
VHFバンド用ブロックとに分配入力し、各ブロックが
第1可変バンドパスフィルタ回路、第2高周波増幅回
路、第2可変バンドパスフィルタ回路、局部発振回路、
第2可変バンドパスフィルタ回路の出力と局部発振回路
より発振される局部発振信号とをミキシングするミキサ
回路からなるチューナ部と、前記第1局部発振回路の発
振周波数、前記UHFバンド用ブロックの局部発振回路
の発振周波数及び前記VHFバンド用ブロックの局部発
振回路の発振周波数を制御する1個のPLL回路とを備
え、これら信号分配回路、モジュレータ部、チューナ部
及びPLL回路が同一基板上に配置されるとともに、前
記アンテナ入力端子及び前記テレビ出力端子が基板上の
同一端部に配置されたものである。すなわち、モジュレ
ータ部とチューナ部とに入力されるPLL制御用BUS
データラインを1つにすることによって、互いに影響し
ない構造とすることができる。
In order to solve the above-mentioned problems, a composite PLL tuner unit according to the present invention comprises a signal distribution circuit connected to an antenna input terminal, and one high-frequency signal distributed from the signal distribution circuit. Is amplified by the first high-frequency amplifier circuit, and the video signal and the audio signal input from the outside are respectively modulated to be converted into the video carrier and the audio sub-carrier of the first local oscillation signal oscillated by the first local oscillation circuit. Mixing, mixing the mixed signal with the output signal of the first high-frequency amplifier circuit, and outputting the mixed signal from a television output terminal; and transmitting the other high-frequency signal distributed by the signal distribution circuit to a UHF band block and VHF. And distributed input to the block for the band, and each block includes a first variable band-pass filter circuit, a second high-frequency amplifier circuit, and a second variable band-pass circuit. Filter circuit, a local oscillation circuit,
A tuner section comprising a mixer circuit for mixing an output of the second variable band-pass filter circuit and a local oscillation signal oscillated by the local oscillation circuit; an oscillation frequency of the first local oscillation circuit; a local oscillation of the UHF band block; A single PLL circuit for controlling the oscillation frequency of the circuit and the oscillation frequency of the local oscillation circuit of the VHF band block, and these signal distribution circuit, modulator section, tuner section and PLL circuit are arranged on the same substrate. In addition, the antenna input terminal and the television output terminal are arranged at the same end on the substrate. That is, the BUS for PLL control input to the modulator section and the tuner section.
By using one data line, a structure that does not affect each other can be obtained.

【0021】また、本発明の複合型PLLチューナユニ
ットは、上記構成において、前記基板上の入出力端子側
に前記モジュレータ部が配置され、入出力端子側とは反
対側に前記チューナ部が配置されるとともに、モジュレ
ータ部とチューナ部との境界部分に前記PLL回路が配
置され、かつこのPLL回路を挟んで前記第1局部発振
回路と前記UHFバンド用ブロックの局部発振回路及び
前記VHFバンド用ブロックの局部発振回路とがそれぞ
れ配置されているものである。すなわち、PLL回路を
挟んで第1局部発振回路とUHFバンド用ブロックの局
部発振回路及びVHFバンド用ブロックの局部発振回路
とを隣接配置することにより、PLL回路から第1局部
発振回路へのBUSデータの入力ライン、及びUHFバ
ンド用ブロックとVHFバンド用ブロックの各局部発振
回路へのBUSデータの入力ラインを短くすることがで
きるので、各回路ブロックへの影響をより低減すること
が可能となる。
Further, in the composite PLL tuner unit of the present invention, in the above configuration, the modulator section is disposed on the input / output terminal side on the substrate, and the tuner section is disposed on the side opposite to the input / output terminal side. The PLL circuit is arranged at a boundary between the modulator section and the tuner section, and the first local oscillation circuit, the local oscillation circuit of the UHF band block, and the VHF band block are sandwiched by the PLL circuit. And a local oscillation circuit. That is, by arranging the first local oscillation circuit, the local oscillation circuit of the UHF band block, and the local oscillation circuit of the VHF band block adjacent to each other with the PLL circuit interposed therebetween, the BUS data from the PLL circuit to the first local oscillation circuit can be obtained. And the BUS data input line to each local oscillation circuit of the UHF band block and the VHF band block can be shortened, so that the influence on each circuit block can be further reduced.

【0022】また、本発明の複合型PLLチューナユニ
ットは、上記各構成において、前記信号分配回路、モジ
ュレータ部、チューナ部及びPLL回路がそれぞれ電磁
シールド板により電磁的に遮断されるとともに、前記モ
ジュレータ部を構成する各回路及び前記チューナ部を構
成する各回路がそれぞれ電磁シールド板により電磁的に
遮断され、かつこれら電磁シールド板が前記基板を固定
するシャーシの外部側面に電気的に接続されているもの
である。すなわち、各回路ブロックを電磁シールド板で
電磁的に遮断することにより、各回路ブロック相互の影
響をさらに低減することができる。
In the composite PLL tuner unit according to the present invention, the signal distribution circuit, the modulator section, the tuner section, and the PLL circuit are each electromagnetically cut off by an electromagnetic shield plate. And the circuits constituting the tuner section are each electromagnetically shielded by an electromagnetic shield plate, and these electromagnetic shield plates are electrically connected to the outer side surface of a chassis for fixing the substrate. It is. That is, the influence of each circuit block can be further reduced by electromagnetically shielding each circuit block by the electromagnetic shield plate.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0024】図1は、本発明の複合型PLLチューナユ
ニットの概略構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of a composite type PLL tuner unit according to the present invention.

【0025】同図において、1はアンテナ入力端子、2
は信号分配回路、3はモジュレータ部、4はチューナ
部、6はテレビ出力端子であり、モジュレータ部3が、
第1高周波増幅回路31、混合回路32、バッファアン
プ33、ミキサ回路34、映像変調回路35、音声変調
回路36及び第1局部発振回路37によって構成され、
チューナ部4のUHFバンド用ブロックが、第1可変バ
ンドパスフィルタ回路41、第2高周波増幅回路42、
第2可変バンドパスフィルタ回路43、第2局部発振回
路44及びミキサ回路45によって構成され、VHFバ
ンド用ブロックが、ハイパスフィルタ回路56、第1可
変バンドパスフィルタ回路51、第2高周波増幅回路5
2、第2可変バンドパスフィルタ回路53、第3局部発
振回路54及びミキサ回路55によって構成されている
点は、図4に示した従来の複合型PLLチューナユニッ
トの構成と全く同様である。
In the figure, 1 is an antenna input terminal, 2
Is a signal distribution circuit, 3 is a modulator section, 4 is a tuner section, 6 is a television output terminal, and the modulator section 3
A first high-frequency amplifier circuit 31, a mixing circuit 32, a buffer amplifier 33, a mixer circuit 34, a video modulation circuit 35, an audio modulation circuit 36, and a first local oscillation circuit 37;
The UHF band block of the tuner unit 4 includes a first variable bandpass filter circuit 41, a second high-frequency amplifier circuit 42,
The VHF band block includes a second variable band-pass filter circuit 43, a second local oscillation circuit 44, and a mixer circuit 45. The VHF band block includes a high-pass filter circuit 56, a first variable band-pass filter circuit 51, and a second high-frequency amplifier circuit 5.
The configuration of the second complex band-pass filter circuit 53, the third local oscillation circuit 54, and the mixer circuit 55 is exactly the same as the configuration of the conventional composite PLL tuner unit shown in FIG.

【0026】本発明では、上記構成において、従来の複
合型PLLチューナユニットでは個別に設けられていた
モジュレータ用PLL回路38とチューナ用PLL回路
46とを1個のPLL回路8によって共通使用するよう
に構成して、外部からのBUSデータ入力を1本の入力
ライン81に統合したものである。このように、PLL
回路8を1個としたことにより、後述する基板A上での
PLL回路の配置スペースが従来の半分になり、またP
LL回路8に必要な水晶発振子9も1個ですむので、大
幅な省スペース化と、部品点数の削減によるコストダウ
ンとが図れるものである。また、BUSデータを管理す
るマイクロコンピュータやPLL回路の削減により、省
エネルギー化にもつながることになる。なお、図2は、
このような本発明の複合型PLLチューナユニットの信
号の経路を示している。ただし、図2に示すブロック図
は概略図であり、図1に示すブロックと必ずしも1:1
に対応しているわけではない。
According to the present invention, in the above configuration, the modulator PLL circuit 38 and the tuner PLL circuit 46 provided separately in the conventional composite type PLL tuner unit are commonly used by one PLL circuit 8. In this configuration, external BUS data input is integrated into one input line 81. Thus, the PLL
By using one circuit 8, the space for arranging the PLL circuit on the substrate A, which will be described later, is reduced to half that of the conventional circuit.
Since only one crystal oscillator 9 is required for the LL circuit 8, a significant space saving and a reduction in cost due to a reduction in the number of components can be achieved. Further, the reduction of microcomputers and PLL circuits for managing BUS data leads to energy saving. In addition, FIG.
The signal path of such a composite type PLL tuner unit of the present invention is shown. However, the block diagram shown in FIG. 2 is a schematic diagram, and is not necessarily 1: 1 with the block shown in FIG.
Is not supported.

【0027】また、図3(a)は、本発明の複合型PL
Lチューナユニットを基板上に実装した状態の概略平面
図、同図(b)はこの基板を固定するシャーシ及び電磁
シールドの構造を示す斜視図である。
FIG. 3A shows a composite PL according to the present invention.
FIG. 3B is a schematic plan view showing a state in which the L tuner unit is mounted on a board, and FIG.

【0028】すなわち、基板Aの左側端部にアンテナ入
力端子1とテレビ出力端子6とを設け、この基板A上の
各端子1,6側にモジュレータ部3を配置し、各端子
1,6とは反対側にチューナ部4を配置している。その
配置面積の割合は、モジュレータ部3とチューナ部4と
が、各端子1,6側からほぼ3:7に分割されている。
そして、モジュレータ部3とチューナ部4との境界部分
に、PLL回路(図3(a)中、破線により示す)8を
配置し、かつこのPLL回路8を挟んで左上側に第1局
部発振回路37を配置し、右下側にUHFバンド用ブロ
ックの第2局部発振回路44とVHFバンド用ブロック
の第3局部発振回路54とをそれぞれ配置している。
That is, the antenna input terminal 1 and the television output terminal 6 are provided at the left end of the board A, and the modulator section 3 is arranged on the side of the terminals 1 and 6 on the board A. Has a tuner section 4 on the opposite side. The ratio of the arrangement area is such that the modulator section 3 and the tuner section 4 are divided approximately 3: 7 from the terminals 1 and 6 side.
A PLL circuit (indicated by a dashed line in FIG. 3A) 8 is arranged at a boundary between the modulator section 3 and the tuner section 4 and a first local oscillation circuit is provided on the upper left side of the PLL circuit 8. The second local oscillation circuit 44 of the UHF band block and the third local oscillation circuit 54 of the VHF band block are arranged on the lower right side.

【0029】また、基板Aの左上に信号分配回路2を配
置し、基板Aの左側端部であってアンテナ入力端子1と
テレビ出力端子6との間に第1高周波増幅回路31を配
置し、その下側に混合回路32を配置している。一方、
基板A上において、第2局部発振回路44の上側に隣接
させて第1可変バンドパスフィルタ回路41,51を配
置し、この第1可変バンドパスフィルタ回路41,51
と第3局部発振回路54とに隣接させて第2可変バンド
パスフィルタ回路43,53を配置した構造としてい
る。
Further, the signal distribution circuit 2 is disposed at the upper left of the substrate A, and the first high frequency amplifier circuit 31 is disposed between the antenna input terminal 1 and the television output terminal 6 at the left end of the substrate A. The mixing circuit 32 is disposed below the mixing circuit 32. on the other hand,
On the substrate A, the first variable band-pass filter circuits 41 and 51 are arranged adjacent to the upper side of the second local oscillation circuit 44, and the first variable band-pass filter circuits 41 and 51 are arranged.
The second variable bandpass filter circuits 43 and 53 are arranged adjacent to the third local oscillation circuit 54 and the third local oscillation circuit 54.

【0030】すなわち、本発明の複合型PLLチューナ
ユニットでは、PLL回路8を挟んで第1局部発振回路
37と第2局部発振回路44及び第3局部発振回路54
とをそれぞれ対向配置することにより、互いに異なる周
波数を発振する発振回路間での影響を少なくしている。
また、PLL回路8を挟んで第1局部発振回路37と第
2局部発振回路44及び第3局部発振回路54とをそれ
ぞれ隣接配置することにより、PLL回路8から第1局
部発振回路37へのBUSデータの入力ライン81a
(図1参照)、及び各局部発振回路44,54へのBU
Sデータの入力ライン81b(図1参照)を短くできる
ので、他の回路ブロックへの影響をより低減することが
可能となっている。さらに、第1局部発振回路37の発
振信号がアンテナ入力端子1及びテレビ出力端子6から
外部へ漏れるのを防ぐために、第1局部発振回路37は
アンテナ入力端子1及びテレビ出力端子6から同距離の
位置に配置する。
That is, in the composite PLL tuner unit of the present invention, the first local oscillation circuit 37, the second local oscillation circuit 44, and the third local oscillation circuit 54 sandwich the PLL circuit 8 therebetween.
Are arranged opposite to each other to reduce the influence between the oscillation circuits that oscillate at different frequencies.
Further, by arranging the first local oscillation circuit 37, the second local oscillation circuit 44, and the third local oscillation circuit 54 adjacent to each other with the PLL circuit 8 interposed therebetween, a BUS from the PLL circuit 8 to the first local oscillation circuit 37 is provided. Data input line 81a
(See FIG. 1), and BU to each local oscillation circuit 44, 54
Since the S data input line 81b (see FIG. 1) can be shortened, it is possible to further reduce the influence on other circuit blocks. Further, in order to prevent the oscillation signal of the first local oscillation circuit 37 from leaking outside from the antenna input terminal 1 and the television output terminal 6, the first local oscillation circuit 37 is located at the same distance from the antenna input terminal 1 and the television output terminal 6. Place in position.

【0031】また、それぞれの局部発振回路37,4
4,54の影響は他の回路にも影響を与える。そのた
め、本発明の複合型PLLチューナユニットでは、それ
ぞれの局部発振回路37,44,54の他の回路への影
響をより少なく、かつ確実なものとするために、信号分
配回路2、モジュレータ部3及びチューナ部4をそれぞ
れ電磁シールド板により電磁的に遮断するとともに、モ
ジュレータ部3を構成する各回路及びチューナ部4を構
成する各回路についてもそれぞれ電磁シールド板により
電磁的に遮断している。電磁シールド板によって分離配
置する必要のある回路ブロックは主に高周波関係の回路
ブロックである。
The local oscillation circuits 37, 4
The effects of 4,54 also affect other circuits. Therefore, in the composite type PLL tuner unit of the present invention, the signal distribution circuit 2 and the modulator unit 3 are used in order to make the local oscillation circuits 37, 44 and 54 less and less likely to affect other circuits. The tuner unit 4 and the tuner unit 4 are each electromagnetically shielded by an electromagnetic shield plate, and the circuits constituting the modulator unit 3 and the circuits constituting the tuner unit 4 are also electromagnetically shielded by the electromagnetic shield plate. Circuit blocks that need to be separated and arranged by the electromagnetic shield plate are mainly circuit blocks related to high frequency.

【0032】すなわち、モジュレータ部3とチューナ部
4との境界部分を、基板Aを固定する外部側面シャーシ
11に電気的に接続した電磁シールド板21aによって
電磁的に遮断し、かつ図示しないシールド蓋とも電気的
に接続して、発振回路間での影響を低減するようにす
る。また、第2局部発振回路44及び第3局部発振回路
54と、第1可変バンドパスフィルタ回路41,51及
び第2可変バンドパスフィルタ回路43,53との間
を、外部シャーシ11と同電位の電磁シールド板21b
にて分離し、第2局部発振回路44と第3局部発振回路
54との間を、同じく電磁シールド板21cにて分離
し、第1可変バンドパスフィルタ回路41,51と第2
可変バンドパスフィルタ回路43,53との間を、同じ
く電磁シールド板21dにて分離する。
That is, the boundary portion between the modulator section 3 and the tuner section 4 is electromagnetically shielded by an electromagnetic shield plate 21a electrically connected to the external side chassis 11 for fixing the substrate A, and a shield cover (not shown). Electrical connection is made to reduce the influence between the oscillation circuits. Further, the second local oscillation circuit 44 and the third local oscillation circuit 54 and the first variable band-pass filter circuits 41 and 51 and the second variable band-pass filter circuits 43 and 53 have the same potential as that of the external chassis 11. Electromagnetic shield plate 21b
The second local oscillation circuit 44 and the third local oscillation circuit 54 are also separated by the electromagnetic shield plate 21c, and the first variable band-pass filter circuits 41 and 51 and the second local oscillation circuit
The variable band pass filter circuits 43 and 53 are also separated by the electromagnetic shield plate 21d.

【0033】また、信号分配回路2と第1高周波増幅回
路31及び第1局部発振回路37との間を、同じく電磁
シールド板21eにて分離し、混合回路32と第1高周
波増幅回路31及び第1局部発振回路37との間を、同
じく電磁シールド板21fにて分離し、さらに第1高周
波増幅回路31と第1局部発振回路37との間を、同じ
く電磁シールド板21gにて分離する。これらの電磁シ
ールド板21b〜21gも、基板Aを固定する外部側面
シャーシ11に電気的に接続されている。
The signal distribution circuit 2, the first high-frequency amplification circuit 31, and the first local oscillation circuit 37 are also separated by the electromagnetic shield plate 21e, and the mixing circuit 32 and the first high-frequency amplification circuit 31, The first local oscillation circuit 37 is also separated by the electromagnetic shield plate 21f, and the first high-frequency amplifier circuit 31 and the first local oscillation circuit 37 are further separated by the electromagnetic shield plate 21g. These electromagnetic shield plates 21 b to 21 g are also electrically connected to the external side chassis 11 for fixing the board A.

【0034】[0034]

【発明の効果】本発明の複合型PLLチューナユニット
は、アンテナ入力端子に接続された信号分配回路と、モ
ジュレータ部と、チューナ部と、モジュレータ部の第1
局部発振回路の発振周波数、及びチューナ部のUHFバ
ンド用ブロックの局部発振回路の発振周波数及びVHF
バンド用ブロックの局部発振回路の発振周波数を制御す
る1個のPLL回路とを備えた構成としている。すなわ
ち、従来の複合型PLLチューナユニットでは個別に設
けられていたモジュレータ用PLL回路とチューナ用P
LL回路とを1個のPLL回路によって共通使用するよ
うに構成して、外部からのBUSデータ入力を1本の入
力ラインに統合することにより、周辺回路への影響を少
なくすることができるとともに、基板上でのPLL回路
の配置スペースを半分に減らすことができる。また、P
LL回路に必要な水晶発振子も1個ですむので、大幅な
省スペース化と、部品点数の削減によるコストダウンと
が図れるものである。また、BUSデータを管理するマ
イクロコンピュータやPLL回路の削減により、電力の
削減による省エネルギー化も図ることができる。
The composite PLL tuner unit according to the present invention comprises a signal distribution circuit connected to an antenna input terminal, a modulator section, a tuner section, and a first section of the modulator section.
The oscillation frequency of the local oscillation circuit, and the oscillation frequency and VHF of the local oscillation circuit of the UHF band block of the tuner section.
One PLL circuit for controlling the oscillation frequency of the local oscillation circuit of the band block is provided. That is, the modulator PLL circuit and the tuner P
By configuring the LL circuit and the PLL circuit to be commonly used by one PLL circuit and integrating the external BUS data input into one input line, the influence on the peripheral circuits can be reduced. The arrangement space of the PLL circuit on the substrate can be reduced by half. Also, P
Since only one crystal oscillator is required for the LL circuit, significant space saving and cost reduction by reducing the number of components can be achieved. Further, by reducing the number of microcomputers and PLL circuits for managing BUS data, it is possible to save energy by reducing power.

【0035】また、本発明の複合型PLLチューナユニ
ットは、基板上の入出力端子側にモジュレータ部を配置
し、入出力端子側とは反対側にチューナ部を配置すると
ともに、モジュレータ部とチューナ部との境界部分にP
LL回路を配置し、かつこのPLL回路を挟んで第1局
部発振回路とUHFバンド用ブロックの局部発振回路及
びVHFバンド用ブロックの局部発振回路とをそれぞれ
配置した構成としている。すなわち、PLL回路を挟ん
で第1局部発振回路とUHFバンド用ブロックの局部発
振回路及びVHFバンド用ブロックの局部発振回路とを
隣接配置することにより、PLL回路から第1局部発振
回路へのBUSデータの入力ライン、及びUHFバンド
用ブロックとVHFバンド用ブロックの各局部発振回路
へのBUSデータの入力ラインを短くすることができる
ので、各回路ブロックへの影響をより低減することがで
きる。
Further, the composite type PLL tuner unit of the present invention has a modulator section disposed on the input / output terminal side on the substrate, a tuner section disposed on the side opposite to the input / output terminal side, and a modulator section and a tuner section. At the boundary with
An LL circuit is arranged, and a first local oscillation circuit, a local oscillation circuit of a UHF band block, and a local oscillation circuit of a VHF band block are arranged with the PLL circuit interposed therebetween. That is, by arranging the first local oscillation circuit, the local oscillation circuit of the UHF band block, and the local oscillation circuit of the VHF band block adjacent to each other with the PLL circuit interposed therebetween, the BUS data from the PLL circuit to the first local oscillation circuit can be obtained. And the input line of BUS data to each local oscillation circuit of the UHF band block and the VHF band block can be shortened, so that the influence on each circuit block can be further reduced.

【0036】また、本発明の複合型PLLチューナユニ
ットは、信号分配回路、モジュレータ部、チューナ部及
びPLL回路をそれぞれ電磁シールド板により電磁的に
遮断するとともに、モジュレータ部を構成する各回路及
びチューナ部を構成する各回路をそれぞれ電磁シールド
板により電磁的に遮断し、かつこれら電磁シールド板
を、基板を固定するシャーシの外部側面に電気的に接続
した構造としている。すなわち、各回路ブロックを電磁
シールド板で電磁的に遮断することにより、各回路ブロ
ック相互の影響をさらに低減することができる。
The composite PLL tuner unit of the present invention electromagnetically cuts off a signal distribution circuit, a modulator section, a tuner section, and a PLL circuit with an electromagnetic shield plate, respectively, and forms each circuit and the tuner section constituting the modulator section. Are electromagnetically shielded by an electromagnetic shield plate, and these electromagnetic shield plates are electrically connected to the outer side surface of a chassis for fixing the board. That is, the influence of each circuit block can be further reduced by electromagnetically blocking each circuit block with the electromagnetic shield plate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の複合型PLLチューナユニットの概略
構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of a composite PLL tuner unit of the present invention.

【図2】本発明の複合型PLLチューナユニットの信号
の経路を概略的に示すブロック図である。
FIG. 2 is a block diagram schematically showing a signal path of the composite PLL tuner unit of the present invention.

【図3】(a)は、本発明の複合型PLLチューナユニ
ットを基板上に実装した状態の概略平面図、(b)はこ
の基板を固定するシャーシ及び電磁シールドの構造を示
す斜視図である。
FIG. 3A is a schematic plan view showing a state in which the composite PLL tuner unit of the present invention is mounted on a substrate, and FIG. 3B is a perspective view showing the structure of a chassis and an electromagnetic shield for fixing the substrate. .

【図4】従来の複合型PLLチューナユニットの概略構
成を示すブロック図である。
FIG. 4 is a block diagram showing a schematic configuration of a conventional composite PLL tuner unit.

【図5】従来の複合型PLLチューナユニットの信号の
経路を概略的に示すブロック図である。
FIG. 5 is a block diagram schematically showing a signal path of a conventional composite PLL tuner unit.

【符号の説明】[Explanation of symbols]

1 アンテナ入力端子 2 信号分配回路 3 モジュレータ部 4 チューナ部 6 テレビ出力端子 8 PLL回路 9 水晶発振子 81,81a,81b 入力ライン 31 第1高周波増幅回路 32 混合回路 33 バッファアンプ 34 ミキサ回路 35 映像変調回路 36 音声変調回路 37 第1局部発振回路 41,51 第1可変バンドパスフィルタ回路 42,52 第2高周波増幅回路 43,53 第2可変バンドパスフィルタ回路 44 第2局部発振回路 45,55 ミキサ回路 48 中間周波増幅回路 54 第3局部発振回路 56 ハイパスフィルタ回路 11 外部側面シャーシ 21a〜21g 電磁シールド板 A 基板 Reference Signs List 1 antenna input terminal 2 signal distribution circuit 3 modulator section 4 tuner section 6 TV output terminal 8 PLL circuit 9 crystal oscillator 81, 81a, 81b input line 31 first high-frequency amplifier circuit 32 mixing circuit 33 buffer amplifier 34 mixer circuit 35 video modulation Circuit 36 Audio modulation circuit 37 First local oscillation circuit 41, 51 First variable bandpass filter circuit 42, 52 Second high-frequency amplifier circuit 43, 53 Second variable bandpass filter circuit 44 Second local oscillation circuit 45, 55 Mixer circuit 48 Intermediate frequency amplification circuit 54 Third local oscillation circuit 56 High pass filter circuit 11 External side chassis 21a to 21g Electromagnetic shield plate A Substrate

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C025 AA03 AA05 AA08 AA09 AA25 BA18 BA25 DA05 5K020 AA02 BB09 DD13 EE01 GG01 HH13 NN05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C025 AA03 AA05 AA08 AA09 AA25 BA18 BA25 DA05 5K020 AA02 BB09 DD13 EE01 GG01 HH13 NN05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 アンテナ入力端子に接続された信号分配
回路と、 この信号分配回路より分配された一方の高周波信号を第
1高周波増幅回路にて増幅する一方、外部より入力され
た映像信号及び音声信号をそれぞれ変調して、第1局部
発振回路より発振される第1局部発振信号の映像搬送波
及び音声副搬送波にミキシングし、このミキシング信号
を前記第1高周波増幅回路の出力信号と混合してテレビ
出力端子より出力するモジュレータ部と、 前記信号分配回路より分配された他方の高周波信号を、
UHFバンド用ブロックとVHFバンド用ブロックとに
分配入力し、各ブロックが第1可変バンドパスフィルタ
回路、第2高周波増幅回路、第2可変バンドパスフィル
タ回路、局部発振回路、第2可変バンドパスフィルタ回
路の出力と局部発振回路より発振される局部発振信号と
をミキシングするミキサ回路からなるチューナ部と、 前記第1局部発振回路の発振周波数、前記UHFバンド
用ブロックの局部発振回路の発振周波数及び前記VHF
バンド用ブロックの局部発振回路の発振周波数を制御す
る1個のPLL回路とを備え、 これら信号分配回路、モジュレータ部、チューナ部及び
PLL回路が同一基板上に配置されるとともに、前記ア
ンテナ入力端子及び前記テレビ出力端子が基板上の同一
端部に配置されていることを特徴とする複合型PLLチ
ューナユニット。
1. A signal distribution circuit connected to an antenna input terminal, and a first high-frequency amplifier circuit amplifies one of the high-frequency signals distributed by the signal distribution circuit, and a video signal and an audio signal input from the outside. The signals are respectively modulated and mixed with a video carrier and an audio sub-carrier of a first local oscillation signal oscillated by a first local oscillation circuit, and the mixed signal is mixed with an output signal of the first high-frequency amplification circuit to produce a television signal. A modulator section output from an output terminal, and the other high-frequency signal distributed from the signal distribution circuit,
The input is distributed to the UHF band block and the VHF band block, and each block is a first variable band-pass filter circuit, a second high-frequency amplifier circuit, a second variable band-pass filter circuit, a local oscillation circuit, and a second variable band-pass filter. A tuner section comprising a mixer circuit for mixing an output of a circuit and a local oscillation signal oscillated by a local oscillation circuit; an oscillation frequency of the first local oscillation circuit; an oscillation frequency of a local oscillation circuit of the UHF band block; VHF
A PLL circuit for controlling the oscillation frequency of the local oscillation circuit of the band block. The signal distribution circuit, the modulator section, the tuner section and the PLL circuit are arranged on the same substrate, and the antenna input terminal and A composite PLL tuner unit, wherein the television output terminals are arranged at the same end on a substrate.
【請求項2】 前記基板上の入出力端子側に前記モジュ
レータ部が配置され、入出力端子側とは反対側に前記チ
ューナ部が配置されるとともに、モジュレータ部とチュ
ーナ部との境界部分に前記PLL回路が配置され、かつ
このPLL回路を挟んで前記第1局部発振回路と前記U
HFバンド用ブロックの局部発振回路及び前記VHFバ
ンド用ブロックの局部発振回路とがそれぞれ配置されて
いることを特徴とする請求項1に記載の複合型PLLチ
ューナユニット。
2. The modulator section is disposed on an input / output terminal side of the substrate, the tuner section is disposed on a side opposite to the input / output terminal side, and the tuner section is provided at a boundary between the modulator section and the tuner section. A PLL circuit is arranged, and the first local oscillation circuit and the U
The hybrid PLL tuner unit according to claim 1, wherein a local oscillation circuit of the HF band block and a local oscillation circuit of the VHF band block are arranged.
【請求項3】 前記信号分配回路、モジュレータ部、チ
ューナ部及びPLL回路がそれぞれ電磁シールド板によ
り電磁的に遮断されるとともに、前記モジュレータ部を
構成する各回路及び前記チューナ部を構成する各回路が
それぞれ電磁シールド板により電磁的に遮断され、かつ
これら電磁シールド板が前記基板を固定するシャーシの
外部側面に電気的に接続されていることを特徴とする請
求項1又は2に記載の複合型PLLチューナユニット。
3. The signal distribution circuit, the modulator section, the tuner section, and the PLL circuit are each electromagnetically cut off by an electromagnetic shield plate, and each circuit constituting the modulator section and each circuit constituting the tuner section are provided. 3. The hybrid PLL according to claim 1, wherein each of the electromagnetic shield plates is electromagnetically shielded by the electromagnetic shield plate, and the electromagnetic shield plates are electrically connected to an outer side surface of a chassis for fixing the substrate. Tuner unit.
JP02110599A 1999-01-29 1999-01-29 Composite PLL tuner unit Expired - Fee Related JP3506940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02110599A JP3506940B2 (en) 1999-01-29 1999-01-29 Composite PLL tuner unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02110599A JP3506940B2 (en) 1999-01-29 1999-01-29 Composite PLL tuner unit

Publications (2)

Publication Number Publication Date
JP2000224067A true JP2000224067A (en) 2000-08-11
JP3506940B2 JP3506940B2 (en) 2004-03-15

Family

ID=12045609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02110599A Expired - Fee Related JP3506940B2 (en) 1999-01-29 1999-01-29 Composite PLL tuner unit

Country Status (1)

Country Link
JP (1) JP3506940B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363445A (en) * 2003-06-06 2004-12-24 Toshiba Corp Cable modem and its assembling method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363445A (en) * 2003-06-06 2004-12-24 Toshiba Corp Cable modem and its assembling method
JP4703104B2 (en) * 2003-06-06 2011-06-15 株式会社東芝 Communication terminal device

Also Published As

Publication number Publication date
JP3506940B2 (en) 2004-03-15

Similar Documents

Publication Publication Date Title
US7363648B2 (en) Cable modem tuner
JP2008295053A (en) Multi-tuner receiver
JPH0964770A (en) Tuner integrally receiving ground broadcasting and satellite broadcasting
US7268836B2 (en) Television tuner device generating intermediate-frequency signal free from harmonic interference of reference signal
JP4699336B2 (en) Wireless receiver and electronic device
JP3506940B2 (en) Composite PLL tuner unit
US7480495B2 (en) CATV tuner and one-chip IC used therein
JP3471219B2 (en) DBS tuner for satellite broadcast reception
JPH1175129A (en) Ic for tuner
EP1330030A1 (en) Integrated tuner circuit
JP3249397B2 (en) DBS tuner
JP3663047B2 (en) Low noise down converter
JP3573591B2 (en) High frequency electronic equipment
KR100631843B1 (en) Digital dual tuner
JP3599948B2 (en) TV tuner with built-in RF modulator
JPH0129888Y2 (en)
KR0121516Y1 (en) A tuner circuit of multi broadcasting form
JPH0543543Y2 (en)
JP2519672Y2 (en) Distributor
JPH0347348Y2 (en)
JP2730056B2 (en) Television tuner
JP2001053629A (en) Direct conversion type tuner for satellite broadcast reception
JPH05304488A (en) Radio trnsmitting type voice signal reproducing device
JPH09181623A (en) Electronic tuner
JPH0725661U (en) Spurious suppression device in wideband TV modulator

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees