JP2000222209A - プロセッサ、コンパイル装置及びコンパイルプログラムを記録している記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 複数の命令を１のサイクルにおいて実行する
プロセッサにおいて、並列処理を行う場合に、実行サイ
クル数を削減することができるプロセッサ及びコンパイ
ル装置を提供する。 【解決手段】 レジスタＲ０〜Ｒ３１は、それぞれ上位
３２ビットの領域と下位３２ビットの領域に分かれてい
る。レジスタ書込制御部４３１は、１のサイクルで発行
された各命令における書き込むレジスタと書き込み位置
（上位又は下位のいずれか）を示す情報をセレクタ４３
２１、４３２２へ出力する。セレクタ４３２１、４３２
２は、それぞれ、第１演算部４４、第２演算部４５又は
第３演算部４６から出力される各データのうちいずれか
１のデータを選択し、選択したデータをいずれか１のレ
ジスタの上位及び下位へそれぞれ書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサ、コン
パイル装置及びコンパイルプログラムを記録している記
録媒体に関し、特に前記プロセッサにおける並列処理に
おいて実行サイクル数の削減を図る技術に関する。

【０００２】

【従来の技術】近年、マイクロプロセッサが組み込まれ
ている製品が高機能化し、また高速化することに伴い、
さらに高い処理性能を持つマイクロプロセッサ（以下、
単に「プロセッサ」という。）が望まれている。一般
に、プロセッサ上での複数の命令のスループットを高め
るために、次に示すパイプライン方式が採用されてい
る。パイプライン方式によると、命令は、連続して実行
される複数の小さい単位命令に分割され、命令が実行さ
れる過程は、連続する複数の小さい過程（ステージと呼
ばれる）に分割され、プロセッサは、各ステージに対応
する別々の実行部（ハードウェア）を有する。各単位命
令が、各ステージにおいて各実行部により順次実行され
ることより、１命令が実行される。前記命令に続く命令
が実行される場合には、前記命令より１ステージ分だけ
遅れて、各単位命令が、各ステージにおいて各実行部に
より実行される。このようにして、複数の命令が並行し
て実行される。

【０００３】また、さらなる性能向上のために、個々の
命令レベルで並列処理を行う方式が採用されている。こ
こで、命令レベルでの並列処理とは、１マシンサイクル
において複数の命令を同時に実行することであり、ダイ
ナミックスケジューリングによるものとスタティックス
ケジューリングによるものとがある。ダイナミックスケ
ジューリングによるものの代表例としてスーパースカラ
方式がある。この方式では、プロセッサ上で複数の命令
が実行されるときに、命令コードが解読され、その後、
解読された命令コードにより、プロセッサの命令発行制
御部（ハードウェア）が複数の命令間の依存関係を解析
して並列実行可能か否かを判定し、プロセッサは、並列
実行可能な適切な組み合わせの命令を並列実行する。

【０００４】スタティックスケジューリングによるもの
の代表例としてＶＬＩＷ（ＶｅｒｙＬｏｎｇ Ｉｎｓｔ
ｒｕｃｔｉｏｎ Ｗｏｒｄ）方式がある。この方式は、
実行形式コード生成時にコンパイラ等により静的に複数
の命令間の依存関係を解析し、解析結果に基づいて命令
コードの移動を行って実行効率の良い命令ストリームを
生成する。一般のＶＬＩＷ方式では、同時実行可能な複
数の命令を一つの固定長の命令供給単位（ここでは「パ
ケット」と呼ぶ）に記述する。

【０００５】上記のいずれのスケジューリング方法にお
いても、命令並列処理に際して発生するデータの依存関
係によるハザードが回避される。具体的には、それぞれ
の命令においてデータが参照されるレジスタ名及びデー
タが格納されるレジスタ名に関する情報を基にして、あ
るレジスタに値を格納する命令とその格納値を参照する
命令とが同一サイクル内において発行されないように制
御される。上記ダイナミックスケジューリングの場合に
は、実行時に前記命令発行制御部が、上記２命令を並列
実行せず逐次実行するように制御する。上記スタティッ
クスケジューリングの場合には、コンパイル時にコンパ
イラが、同一サイクルに発行される命令グループ内にデ
ータ依存関係にある命令の組み合わせが含まれないよう
にスケジューリングする。

【０００６】近年、信号処理性能強化のため、基本命令
に加えて、基本命令よりも大きいサイズのデータを扱う
メディア処理命令を採用するプロセッサが増えてきてい
る。メディア処理命令では、基本命令で扱うレジスタよ
りも大きい幅を持つレジスタに複数のデータを格納し、
それらのデータを並列に処理することにより信号処理性
能の向上を図っている。メディア処理命令を備えるプロ
セッサの中には、メディア処理命令専用のレジスタを備
えるのではなく、レジスタを基本命令とメディア処理命
令で共用し、基本命令においてはレジスタの一部にのみ
書き込みを行うようにしているプロセッサがある。

【０００７】

【発明が解決しようとする課題】このようなプロセッサ
において、命令コード中に示されたレジスタ名を参照す
ることにより複数の命令間の依存関係を解析する前述の
命令発行制御方法を用いると、例えばあるレジスタの上
位半分のみを更新する命令と、そのレジスタの下位半分
のみを参照する命令との間には、命令コード中に示され
るレジスタ名が同一であるので、データ依存の関係が存
在するとみなされ、これらの命令は並列実行せず逐次実
行されることになるという問題点がある。ここで、デー
タ依存の関係とは、ある資源にデータを格納する命令
と、そのデータを参照する命令との間の依存関係をい
う。

【０００８】上記の問題点を解決するために、本発明
は、複数の命令を１のサイクルにおいて実行するプロセ
ッサにおいて、並列処理を行う場合に、実行サイクル数
を削減することができるプロセッサ、コンパイル装置及
びコンパイルプログラムを記録している記録媒体を提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の命令を１のサイクルにおいて実行
するプロセッサであって、レジスタと命令読出手段と解
読手段とアクセス手段とを含み、前記命令読出手段は、
外部のプログラムから少なくとも第１命令と第２命令と
を含む複数の命令を読み出し、前記第１命令は、１のレ
ジスタの全部又は部分である第１領域へのアクセス指示
を含み、前記第２命令は、前記レジスタの全部又は部分
である第２領域へのアクセス指示を含み、ここで、前記
第１領域が前記レジスタの全部の領域である場合には、
前記第２領域は前記レジスタの部分の領域であり、前記
第２領域が前記レジスタの全部の領域である場合には、
前記第１領域は前記レジスタの部分の領域であり、ま
た、前記２個のアクセス指示のうち少なくとも１個は、
前記レジスタの全部又は部分の領域へのデータの格納の
指示であり、前記解読手段は、１のサイクルにおいて、
読み出された命令毎に命令を解読し、命令に含まれる少
なくともレジスタとレジスタの領域とに関する解読情報
を出力し、前記解読情報は、少なくとも前記レジスタと
前記第１領域と前記第２領域とに関する情報を含み、前
記アクセス手段は、１のサイクルにおいて、前記解読情
報に含まれる前記レジスタの前記第１領域へのアクセス
と、前記レジスタの前記第２領域へのアクセスとを実行
する。

【００１０】ここで、前記各命令は、並列実行の可否を
示す並列実行情報を含み、前記解読手段は、前記命令に
含まれている並列実行情報を基にして、１のサイクルに
おいて実行する命令の集合を決定する命令発行制御部
と、読み出された前記複数の命令のうち、前記集合に含
まれる命令を解読し、他の命令の解読を停止する命令解
読部とを含むように構成してもよい。

【００１１】ここで、前記解読情報は、命令に含まれる
オペコードを含み、前記プロセッサは、さらに、１のサ
イクルにおいて、前記解読情報に含まれるオペコードと
レジスタとレジスタの領域とに関する情報とに基づい
て、命令毎に演算又はメモリアクセスを行い、演算情報
を生成する演算手段を含み、前記演算情報は、前記第１
命令による第１演算情報と、前記第２命令による第２演
算情報とを含み、レジスタへデータを格納する前記アク
セス手段は、前記第１演算情報と、前記第２演算情報
と、他の命令による演算情報とのうちの１の演算情報を
選択し、選択した演算情報の前記第１領域に対応する情
報を１のレジスタの前記第１領域へ書き込む第１選択部
と、前記第１演算情報と、前記第２演算情報と、他の命
令による演算情報とのうちの１の演算情報を選択し、選
択した演算情報の前記第２領域に対応する情報を１のレ
ジスタの前記第２領域へ書き込む第２選択部と、１のサ
イクルにおいて、前記解読情報に含まれる前記レジスタ
と前記第１領域とに関する情報に基づいて、前記第１選
択部に対して、前記第１演算情報を選択し、前記第１演
算情報を前記レジスタの前記第１領域へ書き込むように
制御し、前記解読情報に含まれる前記レジスタと前記第
２領域とに関する情報に基づいて、前記第２選択部に対
して、前記第２演算情報を選択し、前記第２演算情報を
前記レジスタの前記第２領域へ書き込むように制御する
レジスタ書込制御部とを含むように構成してもよい。

【００１２】ここで、前記第１命令に含まれるアクセス
の対象となる前記第１領域と、前記第２命令に含まれる
アクセスの対象となる前記第２領域とは、交わりがな
く、それぞれ部分の領域であり、前記第１命令は、前記
レジスタの第１領域へのデータの格納指示を含み、前記
第２命令は、前記レジスタの前記第２領域からのデータ
の参照指示を含み、前記アクセス手段は、１のサイクル
において、レジスタの第１領域へのデータの格納と、前
記レジスタの第２領域からのデータの参照とを実行する
ように構成してもよい。

【００１３】ここで、前記第１命令に含まれるアクセス
の対象となる前記第１領域と、前記第２命令に含まれる
アクセスの対象となる前記第２領域とは、交わりがな
く、それぞれ部分の領域であり、前記第１命令は、前記
レジスタの第１領域へのデータの格納指示を含み、前記
第２命令は、前記レジスタの前記第２領域へのデータの
格納指示を含み、前記アクセス手段は、１のサイクルに
おいて、レジスタの第１領域へのデータの格納と、前記
レジスタの第２領域へのデータの格納とを実行するよう
に構成してもよい。

【００１４】ここで、前記第１命令に含まれるアクセス
の対象となる前記第１領域と、前記第２命令に含まれる
アクセスの対象となる前記第２領域とは、第３領域にお
いて重なりを有し、前記第１命令は、前記レジスタの第
１領域へのデータの格納指示を含み、前記第２命令は、
前記レジスタの前記第２領域へのデータの格納指示を含
み、前記アクセス手段は、１のサイクルにおいて、レジ
スタの第１領域から第３領域を除く領域へのデータの格
納と、レジスタの第３領域へのデータの格納と、前記レ
ジスタの第２領域から第３領域を除く領域へのデータの
格納とを実行するように構成してもよい。

【００１５】ここで、前記アクセス手段は、前記プログ
ラム内において、第１命令及び第２命令のうち、後方に
記録されている命令により、前記レジスタの第３領域へ
のデータの格納を行うように決定するように構成しても
よい。ここで、前記アクセス手段は、あらかじめ命令の
種類毎に優先度を記憶しており、前記優先度を用いて、
第１命令及び第２命令のうち、いずれの命令により、前
記レジスタの第３領域へのデータの格納を行うかを決定
するように構成してもよい。

【００１６】ここで、前記解読手段は、命令解読部と命
令発行制御部とを含み、前記命令解読部は、１のサイク
ルにおいて、読み出される命令毎に、命令の解読又は解
読の停止の指示により、命令を解読し命令に含まれる少
なくともレジスタとレジスタの領域とに関する解読情報
を出力し、又は命令の解読を停止し、ここで、前記解読
される複数の命令には、少なくとも前記第１命令と前記
第２命令とが含まれ、前記解読情報は、少なくとも前記
レジスタと前記第１領域と前記第２領域とに関する情報
を含み、前記命令発行制御部は、１のサイクルにおい
て、読み出される命令毎に、命令を解読する指示を前記
命令解読部へ出力することにより、前記命令解読部に対
して各命令を解読するように制御し、前記命令解読部に
よる各命令の解読後に、前記レジスタと前記第１領域と
前記第２領域とに関する情報を含む解読情報を受け取
り、前記第１領域と前記第２領域とが同一領域であるか
否かを判断し、同一領域であると判断する場合に、前記
第２命令の解読を停止する指示を前記命令解読部へ出力
することにより、前記命令解読部に対して前記第２命令
の解読を停止するように制御するように構成してもよ
い。

【００１７】ここで、前記命令発行制御部は、命令の種
類と、前記命令がデータを参照し又はデータを格納する
レジスタの領域との組を複数個含む参照格納資源表を含
み、前記命令発行制御部は、前記解読情報から、前記参
照格納資源表を用いて、各命令に含まれるレジスタの領
域に関する情報を取得するように構成してもよい。ま
た、本発明は、高級言語により記述されたソースプログ
ラムからオブジェクトコードを生成するコンパイル装置
であって、高級言語により記述されたソースプログラム
を記憶している記憶手段と、前記記憶手段からソースプ
ログラムを読み出し、読み出したソースプログラムに翻
訳処理を施して、レジスタに関する情報を含む１以上の
実行形式命令から構成される実行形式プログラムを生成
する実行形式コード生成手段と、前記実行形式プログラ
ム中の１以上の実行形式命令を、各実行形式命令に含ま
れるレジスタの一部分の領域に関する情報に基づいて、
並列実行できる複数の実行形式命令が隣接するように並
べ換える命令スケジューリング手段と、並べ換えられた
各実行形式命令を基にして、オブジェクトコードを生成
するオブジェクトコード生成手段とを含む。

【００１８】ここで、前記命令スケジューリング手段
は、前記１以上の実行形式命令について、各実行形式命
令が並べられている順序と、各実行形式命令に含まれる
レジスタの一部分の領域に関する情報とに基づいて、各
実行形式命令間の依存関係を示す依存関係情報を生成す
る依存関係解析部と、生成された前記依存関係情報に基
づいて、並列実行可能な命令の集合を決定し、また、前
記実行形式命令を再配置する命令再配置部と、前記決定
された集合毎に、並列実行の可否を示す並列実行情報を
付加する実行境界付加部とを含むように構成してもよ
い。

【００１９】ここで、前記依存関係解析部は、実行形式
命令の種類と、前記実行形式命令がデータを参照し、又
はデータを格納するレジスタの一部分の領域との組を複
数個含む参照格納資源表と、各実行形式命令に含まれる
レジスタの一部分の領域に関する情報を参照格納資源表
から取得する資源取得部と、各実行形式命令が並べられ
ている順序と、前記取得したレジスタの一部分の領域に
関する情報とに基づいて、各実行形式命令間の依存関係
を示す依存関係情報を生成する依存関係生成部とを含む
ように構成してもよい。

【００２０】

【発明の実施の形態】本発明の実施の形態として、コン
パイル装置及びプロセッサが組み込まれている応用装置
から構成されるプログラム実行システムについて、図面
を用いて詳細に説明する。 Ｉ 実施の形態１ 本発明に係る１の実施の形態としてのプログラム実行シ
ステム４００について説明する。プログラム実行システ
ム４００は、図１に示すように、コンパイル装置２００
及び応用装置３００から構成される。

【００２１】コンパイル装置２００は、ソースコード記
憶部１３０、コンパイル部２１０及びオブジェクトコー
ド記憶部１４０から構成され、ソースコード記憶部１３
０に記憶されているプログラムであるソースコードをコ
ンパイルしてオブジェクトコードを生成し、生成したオ
ブジェクトコードをオブジェクトコード記憶部１４０へ
書き込む。ここで、前記コンパイルは、命令の並列スケ
ジューリングを含んでいる。ここで、ソースコードは、
高級言語で記述されている。

【００２２】応用装置３００は、プロセッサ３１０、Ｒ
ＯＭ３２０、ＲＡＭ３３０、入力部３４０、出力部３５
０から構成され、コンパイル装置２００により生成され
たオブジェクトコードがあらかじめＲＡＭ３３０に記憶
されており、プロセッサ３１０は、ＲＡＭ３３０に記憶
されているオブジェクトコードを読み出して実行する。
応用装置３００は、一例としてＭＰＥＧデコーダであ
る。

【００２３】以下において、プロセッサ３１０及びコン
パイル装置２００について説明する。なお、応用装置３
００及びその構成要素（プロセッサ３１０を除く）は、
本発明の主題ではないので、説明を省略する。 １ プロセッサ３１０ プロセッサ３１０は、コンパイル装置により静的な並列
スケジューリングが施されたオブジェクトコードを実行
することを前提としたプロセッサである。

【００２４】ここでは、プロセッサ３１０が解読実行す
る命令の構成について説明し、その後、プロセッサ３１
０の構成及び動作について説明する。 １．１ 命令のフォーマット プロセッサ３１０が解読し実行する命令の構成について
説明する。ここで、前記命令は、オブジェクトコード記
憶部１４０に記憶されているオブジェクトコード（以
下、単に、命令と呼ぶ）である。

【００２５】図２は、プロセッサ３１０が解読し実行す
る命令のフォーマットを示す図である。この図におい
て、５個の命令１５〜１９が示されている。プロセッサ
３１０が解読し実行する各命令は、１個又は２個の命令
構成要素（ここでは「ユニット」と呼ぶ。）により構成
され、各ユニットは、２１ビットからなる。つまり、１
個のユニットから構成される２１ビット命令と、２個の
ユニットから構成される４２ビット命令との２種類の命
令フォーマットが存在する。図２に示される命令１５〜
１７は、２１ビット命令であり、命令１８〜１９は、４
２ビット命令である。

【００２６】各命令は、並列実行境界情報１０とフォー
マット情報１１とオペコード部１２とオペランド部１３
とを含む。フォーマット情報１１は、１ビットからな
り、命令が２１ビット命令及び４２ビット命令のいずれ
の命令であるかを示す。フォーマット情報１１が“０”
である場合には、命令は、１個のユニットからなる２１
ビット命令である。フォーマット情報１１が“１”であ
る場合には、命令は、そのユニットとそれに後続するユ
ニットとを連結して構成される２個のユニットからなる
４２ビット命令である。

【００２７】並列実行境界情報１０は、１ビットからな
り、並列実行境界情報１０が含まれる命令とそれに後続
する命令との間に並列実行の境界が存在するか否かを示
すものである。具体的には、並列実行境界情報１０が
“１”の場合には、その命令と後続命令との間に並列実
行の境界が存在し、並列実行境界情報１０が“０”の場
合には、並列実行の境界が存在しないことを示す。な
お、この並列実行境界情報１０の利用方法の詳細につい
ては、後で述べる。

【００２８】各命令からフォーマット情報１１と並列実
行境界情報１０とを除いた残りの部分であるオペコード
部１２とオペランド部１３とにおいて、各命令のオペレ
ーションが指定される。各命令のオペレーションの指定
において、２１ビット命令では１９ビットの長さ、４２
ビット命令では４０ビットの長さが使用できる。具体的
には、命令１５〜１９において、“Ｏｐ１”、“Ｏｐ
２”、“Ｏｐ３”により示されるフィールドは、オペコ
ード部であり、オペレーションの種類を表すオペコード
が指定される。“Ｒｓ”及び“Ｒｄ”で示されるフィー
ルドは、オペランド部であり、“Ｒｓ”で示されるフィ
ールドでは、ソースオペランドとなるレジスタのレジス
タ番号が指定され、“Ｒｄ”で示されるフィールドで
は、デスティネーションオペランドとなるレジスタのレ
ジスタ番号が指定される。

【００２９】また、命令１６及び命令１８において、
“ｉｍｍ５”及び“ｉｍｍ３２”で示されるフィールド
は、オペランド部であり、それぞれ５ビットと３２ビッ
トの演算用定数オペランドが指定される。命令１７及び
命令１９において、“ｄｉｓｐ１３”及び“ｄｉｓｐ３
１”で示されるフィールドは、オペランド部であり、そ
れぞれ１３ビットと３１ビットの変位（ディスプレース
メント）が指定される。

【００３０】３２ビットの定数などの長い定数を扱う転
送命令や演算命令、大きなディスプレースメントを指定
する分岐命令は４２ビット命令で定義され、それらを除
く他の命令は２１ビット命令で定義される。なお、図２
を見てわかるように、４２ビット命令の構成要素である
２個のユニットのうち、後ろの方のユニット（２番目の
ユニット）には、長い定数やディスプレースメントの一
部のみが配置され、オペコードは配置されない。 １．２ アーキテクチャの概要 次に、プロセッサ３１０のアーキテクチャの概要につい
て説明する。

【００３１】プロセッサ３１０は、コンパイル装置によ
り静的な並列スケジューリングが施されたオブジェクト
コードを実行することを前提としている。プロセッサ３
１０へ供給される命令の単位と、プロセッサ３１０にお
いて実行される命令の単位とについて、図３を用いて説
明する。プロセッサ３１０においては、サイクル毎に６
４ビット固定長の命令が供給される。ここでは、１個の
命令供給単位を「パケット」と呼び、１個の命令供給単
位は、３個のユニットを含む。なお、３個分のユニット
の長さは６３ビットであるが、残りの１ビットについて
は使用しない。

【００３２】命令供給単位の一例を図３に示す。この図
において、符号５２１、５２２及び５２３は、それぞれ
命令供給単位を示しており、命令供給単位５２１は、ユ
ニットＡ５０１、ユニットＢ５０２及びユニットＣ５０
３を含み、命令供給単位５２２は、ユニットＤ５０４、
ユニットＥ５０５及びユニットＦ５０６を含み、命令供
給単位５２３は、ユニットＧ５０７、ユニットＨ５０８
及びユニットＩ５０９を含む。また、この図において、
符号５１１、５１２、５１３及び５１４は、並列実行の
境界を示している。

【００３３】プロセッサ３１０においては、１サイクル
で並列実行の境界までのユニットにより示される命令が
同時に実行される。ここで、同時に実行される１個以上
の命令を「実行グループ」と呼ぶ。つまり、各サイクル
において並列実行境界情報が“１”である命令までの命
令が並列実行されることになる。実行グループの一例を
図３に示す。この図において、符号５３１、５３２、５
３３及び５３４は、それぞれ実行グループを示してい
る。実行グループ５３１は、ユニットＡ５４１及びユニ
ットＢ５４２を含み、実行グループ５３２は、ユニット
Ｃ５４３、ユニットＤ５４４、ユニットＥ５４５及びユ
ニットＦ５４６を含み、実行グループ５３３は、ユニッ
トＧ５４７を含み、実行グループ５３４は、ユニットＨ
５４８及びユニットＩ５４９とを含む。

【００３４】ユニットＡ５４１及びユニットＢ５４２に
より示される命令が並列実行される。次に、ユニットＣ
５４３、ユニットＤ５４４、ユニットＥ５４５及びユニ
ットＦ５４６により示される命令が並列実行される。次
に、ユニットＧ５４７により示される命令が実行され
る。次に、ユニットＨ５４８及びユニットＩ５４９によ
り示される命令が並列実行される。

【００３５】プロセッサ３１０へ供給されながら実行さ
れずに残ったユニットは、命令バッファに蓄積され、次
のサイクル以降で実行の対象となる。つまり、プロセッ
サ３１０のアーキテクチャでは、固定長のパケット単位
で命令を供給しておき、静的に求められた並列実行の境
界を示す情報を元に、各サイクルにおいて並列度に応じ
た適切な数のユニットを実行していく、ということにな
る。この手法をとることにより、従来の固定長命令のＶ
ＬＩＷ方式のプロセッサで発生していた無動作命令（ｎ
ｏｐ命令）が全く無くなり、コードサイズを削減するこ
とができる。

【００３６】また、プロセッサ３１０は、“ａｄｄ”命
令（加算）や“ｌｄ”命令（メモリからのロード）など
の基本命令に加えて、ＳＩＭＤ（Single Instructionst
ream Multiple Data stream ）型の処理を行うＳＩＭＤ
命令を実行する。このＳＩＭＤ命令によってデータ並列
を実現し、信号処理性能の向上を図っている。基本命令
が３２ビット長のデータを扱うのに対して、ＳＩＭＤ命
令では６４ビット長のデータを扱う。ただし、ＳＩＭＤ
命令専用のレジスタファイルは用意されておらず、６４
ビット幅の汎用レジスタを基本命令とＳＩＭＤ命令とで
共用する。基本命令実行時には、汎用レジスタの下位３
２ビットしか使用されない。

【００３７】ＳＩＭＤ命令には、“ｖａｄｄｗ”命令
（３２ビットデータの加算を２個含む。）、“ｖａｄｄ
ｈ”命令（１６ビットデータの加算を４個含む。）など
のデータ並列演算命令や、“ｖｃｈｎｇ”命令（６４ビ
ットレジスタの上位３２ビットと下位３２ビットとを入
れ換える。）などのデータの転送や組み替えを行う命令
が含まれる。 １．３ プロセッサ３１０のハードウェア構成 次に、プロセッサ３１０のハードウェア構成について図
４を用いて説明する。ここで、図４は、プロセッサ３１
０のハードウェア構成を示すブロック図である。

【００３８】プロセッサ３１０は、１サイクルに最大３
個の命令を並列実行するプロセッサであり、大きく分け
て、命令供給発行部２０、解読部３０、実行部４０から
構成される。 １．３．１ 命令供給発行部２０ 命令供給発行部２０は、命令フェッチ部２１、命令バッ
ファ２２及び命令レジスタ２３から構成され、図示して
いない外部メモリ（応用装置３００においては、ＲＡＭ
３３０）から命令群を読み出し、解読部３０へ供給す
る。 （１）命令フェッチ部２１ 命令フェッチ部２１は、３２ビットのＩＡ（インストラ
クションアドレス）バス及び６４ビットのＩＤ（インス
トラクションデータ）バスを通じて、前記外部メモリと
接続されている。

【００３９】命令フェッチ部２１は、ＰＣ部４２からア
ドレスを受け取る。次に、ＩＡバス及びＩＤバスを通じ
て、前記アドレスにより示される位置に格納されている
ユニット群を前記外部メモリからフェッチする。ここ
で、前記ユニット群は、３個のユニットからなる。次
に、フェッチしたユニット群の最上位に１ビットの情報
を付加して、６４ビット長のパケットを生成し、生成し
たパケットを命令バッファ２２に供給する。なお、６４
ビットのパケットの最上位に付加された１ビットの情報
が使用されることはない。 （２）命令バッファ２２ 命令バッファ２２は、６３ビットのバッファを２個備え
ており、命令フェッチ部２１からパケットの供給を受
け、パケットの最上位の１ビットを除去した残りの６３
ビットを蓄積する。命令バッファ２２は、６３ビットの
バッファを２個備えているので、最大６個のユニットを
蓄積できる。命令バッファ２２はキュー構造をとってお
り、命令バッファ２２に蓄積されたユニットは、蓄積さ
れた順に命令レジスタ２３の適切なレジスタに出力され
る。

【００４０】また、命令バッファ２２は、制御信号線Ｋ
４１を介して、後述する解読部３０の命令発行制御部３
１に接続されており、命令発行制御部３１から発行され
ずに残ったユニットを示す情報を受け取る。前記情報を
受け取った場合には、前記情報により示される発行され
ずに残ったユニットを含めて、蓄積された順に蓄積され
たユニットを命令レジスタ２３の適切なレジスタに出力
する。 （３）命令レジスタ２３ 命令レジスタ２３は、図４に示すように、命令レジスタ
Ａ２３１、命令レジスタＢ２３２、命令レジスタＣ２３
３及び命令レジスタＤ２３４から構成される。命令レジ
スタＡ２３１〜Ｄ２３４は、それぞれ２１ビットレジス
タであり、命令バッファ２２から送られてきたユニット
をこれらの命令レジスタの順に保持する。

【００４１】図５は、命令レジスタ２３及びその周辺の
構成要素の構成を示すブロック図である。この図におい
て、符号Ｋ１２、Ｋ１３、Ｋ２１、Ｋ２２、Ｋ３１、Ｋ
３２、Ｋ３３、Ｋ４１により示される破線は、制御信号
線を表す。この図に示すように、命令レジスタＡ２３１
及び命令レジスタＢ２３２は、それぞれ、制御信号線Ｋ
２１及びＫ２２を介して、後述する命令発行制御部３１
と接続されている。 １．３．２ 解読部３０ 解読部３０は、図４に示すように、命令発行制御部３１
と命令デコーダ３２とから構成され、命令レジスタ２３
に保持されている命令を解読し、その解読結果に応じ
て、解読結果及び制御信号を実行部４０へ出力する。 （１）命令発行制御部３１ 命令発行制御部３１は、命令レジスタ２３を構成する２
個のレジスタ（命令レジスタＡ２３１〜Ｂ２３２）に保
持されている各ユニットについて、当該ユニット内の並
列実行境界情報とフォーマット情報とを参照することに
より、２個のユニットを２個の命令として扱うように制
御し、又は２個のユニットを１個の命令として扱うよう
に制御し、また、並列実行の境界を越えたユニットにつ
いては、そのユニットの発行を無効化するように制御す
る。

【００４２】具体的には、命令発行制御部３１は、図６
に示すように、ＯＲ回路Ｘ１、Ｘ２を含む。ＯＲ回路Ｘ
１は、制御信号線Ｋ２１を介して、命令レジスタＡ２３
１に接続されている。また、ＯＲ回路Ｘ２は、制御信号
線Ｋ２１を介して、命令レジスタＡ２３１に接続されて
おり、制御信号線Ｋ２２を介して、命令レジスタＢ２３
２に接続されている。

【００４３】ＯＲ回路Ｘ１は、制御信号線Ｋ２１を介し
て、命令レジスタＡ２３１に格納されているユニットに
含まれる並列実行境界情報とフォーマット情報とを取得
し、取得した並列実行境界情報とフォーマット情報とに
ＯＲ演算を施して無動作命令フラグを生成する。ここ
で、無動作命令フラグは、１ビットからなり、“０”又
は“１”の値をとる。ＯＲ回路Ｘ１は、生成した無動作
命令フラグを第２命令デコーダ３４へ出力する。

【００４４】ＯＲ回路Ｘ２は、制御信号線Ｋ２１を介し
て、命令レジスタＡ２３１に格納されているユニットに
含まれる並列実行境界情報を取得し、制御信号線Ｋ２２
を介して、命令レジスタＢ２３２に格納されているユニ
ットに含まれる並列実行境界情報とフォーマット情報と
を取得し、命令レジスタＡ２３１に格納されているユニ
ットに含まれる並列実行境界情報と、命令レジスタＢ２
３２に格納されているユニットに含まれる並列実行境界
情報と、命令レジスタＢ２３２に格納されているユニッ
トに含まれるフォーマット情報とにＯＲ演算を施して無
動作命令フラグを生成する。ここで、無動作命令フラグ
は、１ビットからなり、“０”又は“１”の値をとる。
ＯＲ回路Ｘ２は、生成した無動作命令フラグを第３命令
デコーダ３５へ出力する。

【００４５】このように、命令発行制御部３１は、並列
実行境界情報とフォーマット情報とを参照することによ
り、必要に応じて各命令デコーダへ出力される無動作フ
ラグを設定する。これにより、各命令デコーダにおい
て、命令としてのデコードが無効化される。命令発行制
御部３１は、また、各ユニットの並列実行境界情報を用
いて、命令レジスタ２３に格納されたユニットの内どこ
までを１サイクルで発行するかを決定し、発行されずに
残ったユニットを示す情報を制御信号線Ｋ４１を介して
命令バッファ２２へ伝達する。

【００４６】図５からわかるように、命令デコーダは３
個あり、命令レジスタＡ２３１、Ｂ２３２及びＣ２３３
は、それぞれ、命令デコーダ３３、命令デコーダ３４及
び命令デコーダ３５に対応しているので、命令としてデ
コードされる可能性のあるユニットは、命令レジスタＡ
２３１、命令レジスタＢ２３２及び命令レジスタＣ２３
３に格納されたユニットのみである。そこで、ユニット
内の情報を参照して、これらのユニットの中で、４２ビ
ット命令の２ユニット目にあたるものや発行されずに残
るものに関しては、命令発行制御部３１は、そのユニッ
トの命令としてのデコードを無効化する。４２ビット命
令の２ユニット目にあたるユニットは、直前のユニット
が構成する命令の定数オペランドの一部として直接出力
される。

【００４７】命令発行制御部３１の動作について、具体
例を用いて説明する。図７に示すように、命令レジスタ
Ａ２３１のユニット（ユニット１）のフォーマット情報
が“１”である場合には、ユニット１と命令レジスタＢ
２３２のユニット（ユニット２）とを連結して４２ビッ
ト命令とするので、命令発行制御部３１は、ユニット２
の命令としてのデコードを無効化するために、“１”が
セットされた無動作命令フラグを制御信号線Ｋ１２を介
して第２命令デコーダ３４へ出力する。このとき、第２
命令デコーダ３４は、ユニット２をデコードしない。ユ
ニット２は、ユニット１が構成する命令の定数オペラン
ドの一部として出力される。

【００４８】また、図８に示すように、命令レジスタＡ
２３１のユニット１のフォーマット情報が“０”、命令
レジスタＢ２３２のユニット２のフォーマット情報が
“１”である場合には、ユニット２と命令レジスタＣ２
３３のユニット（ユニット３）とを連結して４２ビット
命令とするので、命令発行制御部３１は、ユニット３の
命令としてのデコードを無効化するために、“１”がセ
ットされた無動作命令フラグを制御信号線Ｋ１３を介し
て第３命令デコーダ３５へ出力する。このとき、第３命
令デコーダ３５は、ユニット３をデコードしない。ユニ
ット３は、ユニット２が構成する命令の定数オペランド
５１の一部として出力される。

【００４９】このように、命令発行制御部３１は、フォ
ーマット情報を参照することにより、必要に応じて各命
令デコーダの無動作フラグを設定し、命令のデコードを
無効化する。次に、図９に示すように、命令レジスタＡ
２３１のユニット１の並列実行境界情報が“１”であ
り、フォーマット情報が“０”である場合には、このサ
イクルではユニット１までしか発行されないので、命令
発行制御部３１は、ユニット２とユニット３との命令と
してのデコードを無効化するために、“１”がセットさ
れた無動作命令フラグをそれぞれ制御信号線Ｋ１２、Ｋ
１３を介して第２命令デコーダ３４と第３命令デコーダ
３５とへ出力する。このとき、第２命令デコーダ３４と
第３命令デコーダ３５とは、ユニット２とユニット３と
をデコードしない。ユニット１のみが命令として出力さ
れる。

【００５０】また、図１０に示すように、命令レジスタ
Ａ２３１のユニット１の並列実行境界情報が“０”であ
り、命令レジスタＢ２３２のユニット２の並列実行境界
情報が“１”であり、ユニット１とユニット２とのフォ
ーマット情報が共に“０”である場合には、このサイク
ルではユニット１からユニット２までの命令しか発行さ
れないので、命令発行制御部３１は、ユニット３の命令
としてのデコードを無効化するために、“１”がセット
された無動作命令フラグを制御信号線Ｋ１３を介して第
３命令デコーダ３５へ出力する。このとき、第３命令デ
コーダ３５は、ユニット３をデコードしない。

【００５１】このように、命令発行制御部３１は、命令
レジスタに格納されている各ユニットの並列実行境界情
報を参照することにより、必要に応じて各命令デコーダ
の無動作命令フラグを設定し、命令のデコードを無効化
する。 （２）命令デコーダ３２ 命令デコーダ３２は、図４に示すように、第１命令デコ
ーダ３３、第２命令デコーダ３４及び第３命令デコーダ
３５から構成される。

【００５２】第１命令デコーダ３３は、図５に示すよう
に、命令レジスタＡ２３１から２１ビットのユニットを
読み出し、読み出したユニットを解読して、前記ユニッ
トが構成する命令の動作に関する制御信号を生成し、生
成した制御信号を実行部４０へ出力し、命令内に置かれ
た定数オペランドを実行部４０のデータバス４８に転送
する。ここで、第１命令デコーダ３３は、１サイクル
に、１個の命令の解読と、制御信号の出力と、定数オペ
ランドの転送とを行う。

【００５３】第２命令デコーダ３４は、命令発行制御部
３１から制御信号線Ｋ１２を介して無動作命令フラグを
受け取る。受け取った無動作命令フラグが“０”である
場合には、第２命令デコーダ３４は、第１命令デコーダ
３３と同様に、命令レジスタＢ２３２から２１ビットの
ユニットを読み出し命令を解読して制御信号を生成し、
生成した制御信号を実行部４０へ出力し、命令内に置か
れた定数オペランドを実行部４０のデータバス４８に転
送する。ここで、第２命令デコーダ３４は、１サイクル
に、１個の命令の解読と、制御信号の出力と、定数オペ
ランドの転送とを行う。受け取った無動作命令フラグが
“１”である場合には、第２命令デコーダ３４は、無動
作命令としての制御信号を実行部４０へ出力する。

【００５４】命令レジスタＡ２３１と命令レジスタＢ２
３２に格納される各ユニットが４２ビット命令を構成す
る場合において、図２の命令フォーマットに示すよう
に、４２ビット命令を構成する２つのユニットのうち、
２番目のユニットには定数オペランドの一部しか配置さ
れない。つまり、この２番目のユニットにはオペコード
が存在しないため、この２番目のユニットを第２命令デ
コーダ３４に入力する必要がない。そこで、４２ビット
命令の定数オペランド５０は、図５に示すように、第１
命令デコーダ３３が出力したユニット内の定数オペラン
ド５０ａと、命令レジスタＢ２３２から無条件に直接転
送された定数オペランド５０ｂとが連結されて構成され
るものということになる。

【００５５】第３命令デコーダ３５は、第２命令デコー
ダ３４と同様に、命令発行制御部３１から制御信号線Ｋ
１３を介して無動作命令フラグを受け取る。受け取った
無動作命令フラグが“０”である場合には、第３命令デ
コーダ３５は、第１命令デコーダ３３と同様に、命令レ
ジスタＣ２３３から２１ビットのユニットを読み出し命
令を解読して制御信号を生成し、生成した制御信号を実
行部４０へ出力し、命令内に置かれた定数オペランドを
実行部４０のデータバス４８に転送する。ここで、第３
命令デコーダ３５は、１サイクルに、１個の命令の解読
と、制御信号の出力と、定数オペランドの転送とを行
う。受け取った無動作命令フラグが“１”である場合に
は、第３命令デコーダ３５は、無動作命令としての制御
信号を実行部４０へ出力する。

【００５６】また、上記と同様に、命令レジスタＣ２３
３と命令レジスタＤ２３４に格納される各ユニットが４
２ビット命令を構成する場合において、４２ビット命令
の定数オペランド５２は、図５に示すように、第３命令
デコーダ３５が出力したユニット内の定数５２ａと、命
令レジスタＤ２３４から無条件に直接転送された定数５
２ｂとが連結されて構成されるものということになる。

【００５７】上記に説明するように、第２命令デコーダ
３４は、命令レジスタＡ２３１に格納されたユニットの
並列実行境界情報が“１”であるか、またはそのユニッ
トのフォーマット情報が“１”であるときに無効化され
る。また、第３命令デコーダ３５は、命令レジスタＡ２
３１に格納されたユニットもしくは命令レジスタＢ２３
２に格納されたユニットの並列実行境界情報が“１”で
あるか、または命令レジスタＢ２３２に格納されたユニ
ットのフォーマット情報が“１”であるときに無効化さ
れる。 １．３．３ 実行部４０ 実行部４０は、解読部３０での解読結果に基づいて、最
大３つの命令を並列実行する回路ユニットであり、実行
制御部４１、ＰＣ（プログラムカウンタ）部４２、レジ
スタファイル４３、第１演算部４４、第２演算部４５、
第３演算部４６、オペランドアクセス部４７及びデータ
バス４８、４９からなる。また、データバス４８は、Ｌ
１バス、Ｒ１バス、Ｌ２バス、Ｒ２バス、Ｌ３バス、Ｒ
３バスからなり、データバス４９は、Ｄ１バス、Ｄ２バ
ス、Ｄ３バスからからなる。 （１）実行制御部４１ 実行制御部４１は、解読部３０の第１命令デコーダ３
３、第２命令デコーダ３４又は第３命令デコーダ３５か
ら制御信号を受け取り、受け取った制御信号に基づいて
実行部４０の各構成要素４２〜４９を制御する。実行制
御部４１は、制御回路や配線から構成され、前記制御回
路は、タイミング制御、動作許可禁止制御、ステータス
管理、割り込み制御等を行う。 （２）ＰＣ部４２ ＰＣ部４２は、次に解読実行すべき命令が置かれている
外部メモリ上の位置を示すアドレスを保持している。Ｐ
Ｃ部４２は、保持している前記アドレスを命令供給発行
部２０の命令フェッチ部２１へ出力する。 （３）第１演算部４４、第２演算部４５及び第３演算部
４６ 第１演算部４４、第２演算部４５及び第３演算部４６
は、それぞれ２個のデータに対して算術論理演算を行う
ＡＬＵ及び乗算器と、シフト演算を行うバレルシフタ
と、入力データの上位３２ビットと下位３２ビットとを
入れ換えるスワッパを内部に有する。

【００５８】第１演算部４４は、Ｌ１バス及びＲ１バス
を介してレジスタＲ０〜Ｒ３１に格納されている値を取
得し、Ｒ１バスを介して第１命令デコーダ３３及び命令
レジスタＢ２３２から出力される定数オペランドを取得
し、これらの取得した値を用いて、実行制御部４１によ
る制御の下で演算を実行し、その演算結果を上位３２ビ
ットと下位３２ビットとに分け、演算結果の上位３２ビ
ットと下位３２ビットデータをＤ１バスを介してそれぞ
れセレクタ４３２１とセレクタ４３２２とへ転送する。
セレクタ４３２１とセレクタ４３２２とについては、後
述する。

【００５９】第２演算部４５は、第１演算部４４と同様
に、Ｌ２バス及びＲ２バスを介してレジスタＲ０〜Ｒ３
１に格納されている値を取得し、Ｒ２バスを介して第２
命令デコーダ３４及び命令レジスタＣ２３３から出力さ
れる定数オペランドを取得し、これらの取得した値を用
いて、実行制御部４１による制御の下で演算を実行し、
その演算結果を上位３２ビットと下位３２ビットとに分
け、演算結果の上位３２ビットと下位３２ビットのデー
タをＤ２バスを介してそれぞれセレクタ４３２１とセレ
クタ４３２２とへ転送する。

【００６０】第３演算部４６は、第１演算部４４と同様
に、Ｌ３バス及びＲ３バスを介してレジスタＲ０〜Ｒ３
１に格納されている値を取得し、Ｒ３バスを介して第３
命令デコーダ３５及び命令レジスタＤ２３４から出力さ
れる定数オペランドを取得し、これらの取得した値を用
いて、実行制御部４１による制御の下で演算を実行し、
その演算結果を上位３２ビットと下位３２ビットとに分
け、演算結果の上位３２ビットと下位３２ビットのデー
タをＤ３バスを介してそれぞれセレクタ４３２１とセレ
クタ４３２２とへ転送する。 （４）オペランドアクセス部４７ オペランドアクセス部４７は、レジスタファイル４３と
前記外部メモリとの間でオペランドの転送を行う回路で
ある。

【００６１】具体的には、例えば、命令内で、オペコー
ドとして“ｌｄ”（ロード）が置かれていた場合には、
オペランドアクセス部４７は、前記外部メモリに置かれ
ていた１ワード（３２ビット）のデータを取得し、取得
したデータをＤ１〜Ｄ３バスのいずれかを介してレジス
タファイル４３内の指定されたレジスタに書き込む。ま
た、命令内で、オペコードとして“ｓｔ”（ストア）が
置かれていた場合には、オペランドアクセス部４７は、
レジスタファイル４３の指定されたレジスタの格納値を
Ｌ１〜Ｌ３バスのいずれかを介して取得し、取得した格
納値を前記外部メモリに書き込む。 （５）レジスタファイル４３ レジスタファイル４３は、図１１に示すように、３２個
の６４ビットレジスタＲ０〜Ｒ３１と、セレクタ４３２
１、４３２２と、レジスタ書込制御部４３１とを含んで
おり、セレクタ４３２１、４３２２は、それぞれ制御信
号線Ｋ６１、Ｋ６２を介して、レジスタ書込制御部４３
１と接続されている。図１１は、レジスタファイル４３
及びその周辺の構成要素の構成を示すブロック図であ
る。このブロック図は、レジスタファイル４３中の１つ
のレジスタＲ０に着目した図になっている。

【００６２】レジスタＲ０〜Ｒ３１に格納された値は、
第１命令デコーダ３３、第２命令デコーダ３４及び第３
命令デコーダ３５での解読結果に基づいて、データバス
４８を経由して第１演算部４４、第２演算部４５、第３
演算部４６及びオペランドアクセス部４７に転送され、
第１演算部４４、第２演算部４５、第３演算部４６及び
オペランドアクセス部４７において演算又はオペランド
アクセスが施され、これらの結果がデータバス４９を経
由してレジスタファイル４３に送られ、レジスタＲ０〜
Ｒ３１に格納される。

【００６３】なお、レジスタファイル４３へ書き込まれ
るデータには、第１演算部４４〜第３演算部４６から出
力されるデータとオペランドアクセス部４７から出力さ
れるデータとがあるが、オペランドアクセス部４７から
出力されるデータのパスに関しては、図１１において、
図面を簡素化し構成を明確にするために、省略してい
る。実際には、オペランドアクセス部４７の出力は、第
１演算部４４〜第３演算部４６の出力パスのいずれか一
つを介してレジスタに転送されることになる。

【００６４】レジスタ書込制御部４３１は、当該サイク
ルで発行された最大３つの各命令の書き込みレジスタ番
号と書き込み位置を示す情報とを含むセレクタ制御情報
をセレクタ４３２１、４３２２へ出力する。ここで、書
き込み位置を示す情報とは、その命令が上位３２ビット
の領域にのみ書き込む命令であるか、下位３２ビットの
領域のみに書き込む命令であるか、もしくは６４ビット
全体の領域に書き込む命令であるかの情報である。

【００６５】また、複数の命令があるレジスタの同一の
位置（領域）に書き込む命令であった場合には、プログ
ラムにおける命令の順序の情報をもとに、順序が後方
（図３のユニット番号の順を参照）の命令の書き込みの
みを行うようにセレクタを制御し、順序が先の命令の書
込は行わないようにセレクタを制御する。実際には、プ
ログラムにおける命令の順序にしたがって、第１演算部
４４、第２演算部４５、第３演算部４６の順に命令が発
行されるので、プログラムの後方の命令により演算を実
行する第３演算部４６の演算結果の書き込みが最も優先
され、次に第２演算部４５の演算結果の書き込みが優先
されることになる。

【００６６】セレクタ４３２１は、第１演算部４４から
出力される上位３２ビットデータと、第２演算部４５か
ら出力される上位３２ビットデータと、第３演算部４６
から出力される上位３２ビットデータを受け取り、レジ
スタ書込制御部から出力されるセレクタ制御情報を制御
信号線Ｋ６１を介して受け取り、前記セレクタ制御情報
に基づいて、第１演算部４４から出力される上位３２ビ
ットデータと、第２演算部４５から出力される上位３２
ビットデータと、第３演算部４６から出力される上位３
２ビットデータとのうちから１のデータを選択し、選択
したデータをレジスタＲ０〜Ｒ３１のいずれか１のレジ
スタ（このレジスタは、セレクタ制御情報により指定さ
れる）の上位３２ビットへ書き込む。

【００６７】セレクタ４３２２は、セレクタ４３２１と
同様に、第１演算部４４から出力される下位３２ビット
データと、第２演算部４５から出力される下位３２ビッ
トデータと、第３演算部４６から出力される下位３２ビ
ットデータと受け取り、レジスタ書込制御部から出力さ
れるセレクタ制御情報を制御信号線Ｋ６２を介して受け
取り、前記セレクタ制御情報に基づいて、第１演算部４
４から出力される下位３２ビットデータと、第２演算部
４５から出力される下位３２ビットデータと、第３演算
部４６から出力される下位３２ビットデータとのうちか
ら１のデータを選択し、選択したデータをレジスタＲ０
〜Ｒ３１のいずれか１のレジスタ（このレジスタは、セ
レクタ制御情報により指定される）の下位３２ビットへ
書き込む。

【００６８】以上説明したように、レジスタファイル４
３内の６４ビットレジスタへの書き込みは、上位３２ビ
ットの領域と下位３２ビットの領域についてそれぞれ独
立に制御される。第１演算部４４〜第３演算部４６の演
算結果は、上位３２ビットと下位３２ビットに分けら
れ、それぞれセレクタ４３２１とセレクタ４３２２に転
送される。セレクタ４３２１とセレクタ４３２２とは、
レジスタ書込制御部４３１の制御に基づいてレジスタに
書き込むべき６４ビットデータの上位３２ビットデータ
と下位３２ビットデータとをそれぞれ独立に選択する。 （６）データバス４８及びデータバス４９ 上記ＰＣ部４２、レジスタファイル４３、第１演算部４
４、第２演算部４５、第３演算部４６及びオペランドア
クセス部４７は、図４に示すように、データバス４８
（Ｌ１バス、Ｒ１バス、Ｌ２バス、Ｒ２バス、Ｌ３バ
ス、Ｒ３バス）及びデータバス４９（Ｄ１バス、Ｄ２バ
ス、Ｄ３バス）を介して接続されている。なお、Ｌ１バ
ス及びＲ１バスはそれぞれ第１演算部４４の２つの入力
ポートに、Ｌ２バス及びＲ２バスはそれぞれ第２演算部
４５の２つの入力ポートに、Ｌ３バス及びＲ３バスはそ
れぞれ第３演算部４６の２つの入力ポートに、Ｄ１バ
ス、Ｄ２バス及びＤ３バスはそれぞれ第１演算部４４、
第２演算部４５及び第３演算部４６の出力ポートに接続
されている。 １．４ プロセッサ３１０の動作 次に、命令群を解読実行する場合を具体的な一例として
取り上げ、プロセッサ３１０の動作について説明する。 （１）命令群の一例 図１２は、６４ビットデータを扱う処理の一例を示すフ
ローチャートである。

【００６９】本図中、“ｕｐｐｅｒ”はレジスタの上位
３２ビットを表し、“ｌｏｗｅｒ”はレジスタの下位３
２ビットを表す。基本命令では“ｌｏｗｅｒ”のみを参
照および更新し、ＳＩＭＤ命令のみが“ｕｐｐｅｒ”も
含めて参照および更新することになる。本図に示されて
いる命令群は、レジスタＲ２の上位とレジスタＲ３の上
位とを加算して、加算結果をレジスタＲ３の上位に格納
する演算と、レジスタＲ２の下位とレジスタＲ３の下位
とを加算して、加算結果をレジスタＲ３の下位に格納す
る演算とを独立に行い（ステップＳ１００）、レジスタ
Ｒ０の下位に定数“０ｘ１２３４５６７８”（０ｘは、
以下に続く数文字列が１６進数であることを表す）を転
送し（ステップＳ１０１）、レジスタＲ０の上位と下位
とを入れ換え（ステップＳ１０２）、レジスタＲ１に格
納されている値をアドレスとして示される外部メモリ上
の位置に格納されている値をレジスタＲ０の下位に格納
し（ステップＳ１０３）、最後に、レジスタＲ３の上位
とレジスタＲ０の上位とを加算して、加算結果をレジス
タＲ０の上位に格納する演算と、レジスタＲ３の下位と
レジスタＲ０の下位とを加算して、加算結果をレジスタ
Ｒ０の下位に格納する演算とを独立に行う（ステップＳ
１０４）ことを示している。

【００７０】上記に示す命令群によると、まずステップ
Ｓ１００にてレジスタＲ２とレジスタＲ３の間でＳＩＭ
Ｄ型の処理を行ない、次にステップＳ１０１〜ステップ
Ｓ１０３にてレジスタＲ０に６４ビットデータを設定し
（上位は即値、下位は外部メモリから設定）、最後にス
テップＳ１０４にてレジスタＲ０とレジスタＲ３の間で
ＳＩＭＤ型の処理を行なっている。

【００７１】図１３は、図１２に示す処理をプロセッサ
３１０に行わせる場合において、前記処理を実行形式コ
ードにより表現する場合のプログラムＰ６０の内容とプ
ログラムＰ６０の実行の順序とを示す図である。プログ
ラムＰ６０は、５個の命令Ｐ６１〜Ｐ６５から構成され
ており、命令供給単位としては２個のパケット６０、６
１から構成されている。パケット６０は、２個の命令Ｐ
６１〜Ｐ６２を含み、パケット６１は、３個の命令Ｐ６
３〜Ｐ６６５を含んでいる。

【００７２】命令Ｐ６１は、ステップＳ１００に対応
し、命令Ｐ６２は、ステップＳ１０１に対応し、命令Ｐ
６３は、ステップＳ１０２に対応し、命令Ｐ６４は、ス
テップＳ１０３に対応し、命令Ｐ６５は、ステップＳ１
０４に対応する。プログラムＰ６０の各命令の処理内容
は、実行形式コードの各フィールドにおいてニーモニッ
クで表現されている。具体的には、命令Ｐ６１及びＰ６
５におけるニーモニック“ｖａｄｄｗ”は、２つの６４
ビットレジスタの上位と上位との３２ビット加算と、前
記２つの６４ビットレジスタの下位と下位との３２ビッ
ト加算との２つを独立にかつ並列に行なうＳＩＭＤ型の
加算を表す。命令Ｐ６２におけるニーモニック“ｍｏ
ｖ”は、定数およびレジスタの格納値を別のレジスタの
下位３２ビットへの転送を表す。命令Ｐ６３におけるニ
ーモニック“ｖｃｈｎｇ”は、１個の６４ビットレジス
タの上位３２ビットと下位３２ビットとを入れ換えを表
す。命令Ｐ６４におけるニーモニック“ｌｄ”は、外部
メモリからレジスタの下位３２ビットへの転送を表して
いる。

【００７３】ここで、“Ｒｎ”（ｎ＝０〜３１）は、レ
ジスタファイル４３の中の一つのレジスタを示す。ま
た、各命令の並列実行境界情報とフォーマット情報とに
ついても、それぞれ“０”又は“１”で示している。プ
ログラムＰ６０の各命令は、図１３に示すように、３個
の実行グループに分けられる。実行グループＧ１１に
は、命令Ｐ６１及びＰ６２が含まれ、実行グループＧ１
２には、命令Ｐ６３及びＰ６４が含まれ、実行グループ
Ｇ１３には、命令Ｐ６５が含まれ、各実行グループ毎に
実行がされる。

【００７４】すなわち、実行グループＧ１１に含まれる
命令が実行され、実行グループＧ１１に含まれる命令の
実行が完了すると、実行グループＧ１２に含まれる命令
が実行される。次に、実行グループＧ１２に含まれる命
令の実行が完了すると、実行グループＧ１３に含まれる
命令が実行される。実行グループＧ１１に含まれる命令
の実行においては、命令Ｐ６１とＰ６２とが並行して実
行される。また、実行グループＧ１２に含まれる命令の
実行においては、命令Ｐ６３とＰ６４とが並行して実行
される。 （２）命令群を実行する場合のプロセッサ３１０の動作 図１２に示す処理を実行する場合において、各実行グル
ープごとのプロセッサ３１０の動作を説明する。 （命令のフェッチ）命令フェッチ部２１は、パケット６
０を外部メモリからフェッチし、命令バッファ２２は、
パケット６０を蓄積し、次に、命令フェッチ部２１は、
パケット６１を外部メモリからフェッチし、命令バッフ
ァ２２は、パケット６１を蓄積する。命令バッファ２２
に蓄積されているパケット６０内の命令Ｐ６１が命令レ
ジスタＡ２３１へ転送され、命令Ｐ６２の上位及び下位
がそれぞれ命令レジスタＢ２３２及び命令レジスタＣ２
３３へ転送される。命令バッファ２２に蓄積されている
パケット６１内の命令Ｐ６３が命令レジスタＤ２３４へ
転送される。 （実行グループＧ１１の実行）次に、命令発行制御部３
１が各ユニットの並列実行境界情報とフォーマット情報
とを参照して発行を制御する。具体的には、２番目のユ
ニットのフォーマット情報が“１”であるので、２番目
のユニットと３番目のユニットを連結して１つの命令と
して扱う。また、１番目のユニットの並列実行境界情報
が“０”であり、２番目のユニットの並列実行境界情報
が“１”であるので、１番目から３番目のユニットまで
の２個の命令を１サイクルで並列実行すべき命令として
発行する。

【００７５】実行部４０では、レジスタＲ２とレジスタ
Ｒ３との間で、それぞれのレジスタの上位と上位、下位
と下位がそれぞれ独立に加算され、それぞれの加算結果
がレジスタＲ３の上位と下位とに格納され、レジスタＲ
０の下位３２ビットに定数“０ｘ１２３４５６７８”が
転送される。パケット６１内の命令Ｐ６３〜Ｐ６５は、
発行されずに残ったので命令バッファ２２に蓄積されて
いる。 （実行グループＧ１２の実行）命令バッファ２２に蓄積
されているパケット６１内の命令Ｐ６３が命令レジスタ
Ａ２３１へ転送され、命令Ｐ６４が命令レジスタＢ２３
２へ転送され、命令Ｐ６５が命令レジスタＣ２３３へ転
送される。

【００７６】命令発行制御部３１は、３個のユニット共
フォーマット情報が“０”であるので、いずれのユニッ
トも２１ビット命令として発行を制御する。また、１番
目のユニットの並列実行境界情報が“０”であり、２番
目のユニットの並列実行境界情報が“１”であるので、
１番目のユニットから２番目のユニットまでの２個の命
令を発行するように制御する。３番目のユニットは、発
行されずに残ったので命令バッファ２２に蓄積される。

【００７７】実行部４０では、第１演算部４４にてレジ
スタＲ０の格納値の上位３２ビットと下位３２ビットと
を入れ換えた結果が生成され、またオペランドアクセス
部４７にて外部メモリ内においてレジスタＲ１で示され
るアドレスにより示される位置から３２ビットデータを
読み込み、これらのデータが共にレジスタファイル４３
に転送される。

【００７８】次に、レジスタＲ０の上位に書き込むのは
“ｖｃｈｎｇ”命令のみであるので、レジスタ書込制御
部４３１は、この命令“ｖｃｈｎｇ”の結果、すなわち
第１演算部４４の出力が選択されるようにセレクタ４３
２１を制御し、レジスタＲ０の下位については、２つの
命令共結果を書き込もうとするが、プログラム中の順序
として“ｌｄ”命令の方が後方であるため、この“ｌ
ｄ”命令の結果、すなわちオペランドアクセス部４７の
出力が選択されるようにセレクタ４３２２を制御する。
これによって、具体的には、このサイクルが完了した時
点で、レジスタＲ０の上位３２ビットには定数“０ｘ１
２３４５６７８”が、下位３２ビットにはメモリ内にお
いてレジスタＲ１の格納値で示されるアドレスにより示
される位置の格納値が格納されていることになる。

【００７９】このようにして、同一サイクルにおいて、
あるレジスタの一部の領域を変更する命令と、そのレジ
スタの一部または全部の領域を変更する命令とを同時に
実行することが可能となる。なお、このような実行形式
コードを生成するコンパイル装置と、その命令スケジュ
ーリング方法については、後で述べる。 （実行グループＧ１３の実行）命令バッファ２２に蓄積
されていた１個のユニット（命令Ｐ６５）が命令レジス
タＡ２３１に転送される。このユニットは、フォーマッ
ト情報が“０”であるので２１ビット命令であり、並列
実行境界情報が“１”であるため、命令発行制御部３１
は、１つの２１ビット命令を発行する。これで、供給さ
れたユニットはすべて発行されたことになる。

【００８０】実行部４０は、レジスタＲ３とレジスタＲ
０との間で、上位と上位、下位と下位をそれぞれ独立に
加算し、それぞれの加算結果をレジスタＲ０の上位と下
位とに格納する。以上のようにして、プロセッサ３１０
において図１２に示す処理を行うプログラムは３つの実
行グループＧ１１〜Ｇ１３により実行される。ここで、
それぞれの実行グループは同時に実行できず、実行グル
ープ毎に順次実行される。 １．５ 従来のプロセッサとの比較 次に、図１２に示す処理を、従来のプロセッサにより実
行する場合について説明し、プロセッサ３１０の場合と
比較する。

【００８１】図１４は、図１２に示す処理を従来のプロ
セッサに行わせる場合において、前記処理を実行形式コ
ードにより表現する場合のプログラムＰ７０の内容とプ
ログラムＰ７０の実行の順序とを示す図である。このプ
ログラムＰ７０は、図１３に示すプログラムＰ６０と同
様に、２個のパケット７０、７１から構成されている。
パケット７０には、命令Ｐ７１〜７２が含まれ、パケッ
ト７１には、命令Ｐ７３〜Ｐ７５が含まれる。各命令の
処理内容は、図１３に示すコードと同様に、各フィール
ドにおいてニーモニックで表現されている。

【００８２】命令Ｐ７０〜７５は、それぞれ、命令Ｐ６
０〜Ｐ６５に対応して同様の命令である。なお、プログ
ラムＰ７０とプログラムＰ６０との相違は、命令Ｐ７３
における“ｖｃｈｎｇ”命令の並列実行境界情報が
“１”であり、命令Ｐ６３における“ｖｃｈｎｇ”命令
の並列実行境界情報が“０”である点のみである。この
相違が発生する理由は、命令Ｐ７３における“ｖｃｈｎ
ｇ”命令と命令Ｐ７４における“ｌｄ”命令のデスティ
ネーションレジスタが共にレジスタＲ０であり、従来の
コンパイル装置は、従来のプロセッサの構成では前記２
個の命令は同時実行できないと判断し、このような実行
形式コードを出力する。このため、図１４に示すよう
に、４つの実行グループＧ２１〜Ｇ２４が順に実行され
ることとなる。実行グループＧ２１には、命令Ｐ７１及
びＰ７２が含まれ、実行グループＧ２２には、命令Ｐ７
３が含まれ、実行グループＧ２３には、命令Ｐ７４が含
まれ、実行グループＧ２４には、命令Ｐ７５が含まる。

【００８３】このように、従来のプロセッサでは、レジ
スタへの書き込みを上位と下位で独立して制御していな
いため、同一のレジスタに書き込む２つの命令間にハザ
ードが生じ、同時実行することができない。したがっ
て、図１２に示す処理の例のように、レジスタＲ０をデ
スティネーションレジスタとする命令が４個含まれる場
合には、最低でも４つの実行グループに分かれる。ここ
で、それぞれの実行グループは同時に実行できず、実行
グループ毎に順次実行される。

【００８４】以上説明したように、プロセッサ３１０に
おいては、従来のプロセッサと比較すると、実行サイク
ル数が１サイクル減少する。 ２ コンパイル装置２００ コンパイル装置２００は、プロセッサ３１０により実行
されるコードを生成する。 ２．１ 用語と対象プロセッサ ここでは、用いる用語、対象プロセッサ、コンパイル装
置２００の構成及び動作について説明する。

【００８５】まず、本説明で用いる用語の説明を行な
う。「オブジェクトコード」とは、再配置可能情報を含
んだ対象プロセッサ向け機械語プログラムである。連結
編集がされ、未確定アドレスが決定されることにより実
行形式コードに変換される。「プレデセッサ」とは、あ
る命令を実行する為に、それ以前に実行しておく必要の
ある命令である。

【００８６】次に、コンパイル装置２００が対象とする
プロセッサについて、説明する。コンパイル装置２００
が対象とするプロセッサは、上記で説明したプロセッサ
３１０である。このプロセッサは、コンパイル装置２０
０により付与された並列実行境界情報を参照することに
より実行グループを生成し、プロセッサ自体では並列実
行可能か否かの判定を行なわない。したがって、並列実
行境界と並列実行境界との間、すなわち１個の実行グル
ープ内において、同時実行可能な命令が正しく配置され
ていることは、コンパイル装置２００が保証する。

【００８７】ここで、並列実行境界と並列実行境界との
間に配置できる命令に対する制限は以下の通りである。
命令は、以下に示す３条件が満たされた場合にのみ並列
実行ができる。 （条件１）１個の実行グループ中の命令の総数は３を越
えない。 （条件２）プロセッサの命令デコーダは１個の実行グル
ープ中の３ユニット目までしか、命令としてデコードす
ることができない（図５参照）。 （条件３）１個の実行グループ中の命令が使用する対象
プロセッサ内の資源の総和は、ＡＬＵユニット３個、メ
モリアクセスユニット１個及び分岐ユニット１個の和を
越えない。

【００８８】また、対象プロセッサは１個の実行グルー
プ中の命令を必ずしも同時に実行するわけではない。命
令の供給が追いつかないなどの理由で実行グループを２
回以上に分けて実行することもある。このためコンパイ
ル装置２００は、１個の実行グループが２回以上に分割
されて実行される場合であっても、プログラムの意味動
作が正しくなるように、命令群中の命令順を設定する必
要がある。 ２．２ コンパイル装置２００の構成 コンパイル装置２００の構成について、図１５を用いて
説明する。ここで、図１５は、コンパイル装置２００の
構成を示すブロック図である。

【００８９】コンパイル装置２００は、前述したよう
に、ソースコード記憶部１３０、コンパイル部２１０及
びオブジェクトコード記憶部１４０から構成され、ソー
スコード記憶部１３０に記憶されている高級言語で書か
れたソースコードからオブジェクトコードを生成してオ
ブジェクトコード記憶部１４０に書き込むプログラム処
理装置である。コンパイル部２１０は、コンパイラ上流
部１００、アセンブラコード生成部１０１、命令スケジ
ューリング部１０２、オブジェクトコード生成部１０３
を含む。

【００９０】コンパイル装置２００は、具体的には、プ
ロセッサ、ＲＯＭ、ＲＡＭ、ハードディスク装置などか
ら構成される。コンパイル装置２００の各構成要素は、
コンピュータプログラムを前記プロセッサに実行させる
ものである。 ２．２．１ コンパイラ上流部１００及びアセンブラコ
ード生成部１０１ コンパイラ上流部１００は、ソースコード記憶部１３０
からファイル形式で保存されている高級言語ソースコー
ドを読み込み、構文解析及び意味解析を行なって内部形
式コードを生成する。また、必要に応じて、最終的に生
成される実行形式コードのサイズやその実行時間が短く
なるように内部形式コードを最適化する。

【００９１】アセンブラコード生成部１０１は、コンパ
イラ上流部１００により生成され、また最適化された内
部形式コードからアセンブラコードを生成する。コンパ
イラ上流部１００及びアセンブラコード生成部１０１で
の処理は本発明の主眼ではなく、また、従来のコンパイ
ル装置で行なわれてきた処理と同等であり、公知である
ので、詳細についての説明は省略する。 ２．２．２ 命令スケジューリング部１０２ 命令スケジューリング部１０２は、アセンブラコード生
成部１０１で生成されたアセンブラコードに対し命令間
の依存関係の解析、命令スケジューリング（命令順の並
べ替え）及び並列実行境界の付加を行ない、アセンブラ
コードを対象プロセッサ向けに並列化する。命令スケジ
ューリング部１０２は、依存関係解析部１１０、命令再
配置部１１１及び実行境界付加部１１２から構成され
る。なお、ここでは簡単のため命令スケジューリング部
１０２は基本ブロック単位で動作することとする。

【００９２】ここで、基本ブロックとは、実行が先頭の
命令から始まり、必ず最後の命令まで実行される一連の
命令列のことであり、この命令列は、当該命令列の途中
から当該命令列の外へ制御を移す命令を含まない。ま
た、当該命令列の外から当該命令列の途中へ制御が移さ
れて入り込んでくることもない。 （１）依存関係解析部１１０ 依存関係解析部１１０は、アセンブラコード生成部１０
１により生成されたアセンブラコードを基にして、基本
ブロックに含まれる命令毎に、基本ブロックに含まれる
命令間の依存関係を解析し、各命令に対応するノード
（節）と、各依存関係に対応するエッジ（矢印、direct
ed edge）とから構成され命令間の依存関係を示す依存
グラフを生成する。なお、依存グラフの生成方法は公知
であり、例えば、論文 Instruction scheduling in the
TOBEY compiler (R.J.Blainey, IBMJ.RES.DEVELOP. VO
L.38 NO.5 SEPTEMBER 1994) に開示されているので、詳
細についての説明は省略する。

【００９３】命令間の依存関係には以下の３種類があ
る。 ・データ依存関係 ある資源にデータを格納する命令と、同じ資源からデー
タを参照する命令との間の依存関係。 ・逆依存関係 ある資源からデータを参照する命令と、同じ資源にデー
タを格納する命令との間の依存関係。 ・出力依存関係 ある資源にデータを格納する命令と、同じ資源にデータ
を格納する命令との間の依存関係。

【００９４】いずれの依存関係にある命令も、元の命令
順を変更するとプログラムの意味が異なってしまう為、
命令を並べ替えるときにおいても依存関係は守る必要が
ある。依存グラフを説明するためのプログラムＰ８０を
図１６に示す。プログラムＰ８０は、アセンブラコード
により表現されており、命令Ｐ８１〜Ｐ８７を含む。

【００９５】また、プログラムＰ８０に対応する依存グ
ラフＧ１００を視覚的に表現したものを図１７に示す。
依存グラフＧ１００は、ノードＮ１０１〜Ｎ１０７、エ
ッジＥ１０１〜Ｅ１０６を含む。ノードＮ１０１〜Ｎ１
０７は、それぞれ命令Ｐ８１〜Ｐ８７に対応している。
エッジＥ１０１〜Ｅ１０６は、それぞれ有向エッジであ
る。エッジＥ１０３は、逆依存関係を示すエッジであ
り、他のエッジは、データ依存関係を示すエッジであ
る。

【００９６】ノードＮ１０１とノードＮ１０２とは、ノ
ードＮ１０１からノードＮ１０２へ向かうエッジＥ１０
１を介して接続されている。ノードＮ１０２とノードＮ
１０３とは、ノードＮ１０２からノードＮ１０３へ向か
うエッジＥ１０２を介して接続されている。ノードＮ１
０３とノードＮ１０４とは、ノードＮ１０３からノード
Ｎ１０４へ向かうエッジＥ１０３を介して接続されてい
る。ノードＮ１０４とノードＮ１０６とは、ノードＮ１
０４からノードＮ１０６へ向かうエッジＥ１０４を介し
て接続されている。ノードＮ１０５とノードＮ１０６と
は、ノードＮ１０５からノードＮ１０６へ向かうエッジ
Ｅ１０５を介して接続されている。ノードＮ１０６とノ
ードＮ１０７とは、ノードＮ１０６からノードＮ１０７
へ向かうエッジＥ１０７を介して接続されている。

【００９７】なお、図１７において、依存グラフＧ１０
０を分かりやすいように視覚的に表現しているが、依存
グラフの実体は、絵ではなく、ノードとエッジとから構
成されるデータの集合であることに注意を要する。従来
の依存解析方法では、レジスタ１個を１つの資源として
扱い、アセンブラコードに記述されたオペランドである
レジスタ名を参照することによって依存関係を解析す
る。

【００９８】それに対して、コンパイル装置２００の依
存関係解析部１１０は、対象プロセッサの命令セットの
特徴、すなわち６４ビットレジスタの一部分の領域のみ
にデータを格納する命令、または前記一部分の領域から
データを参照する命令が存在することを踏まえて、レジ
スタの一部分の領域を１つの資源として扱う。具体的に
は、依存関係解析部１１０は、６４ビットレジスタの上
位３２ビットの領域と下位３２ビットの領域とを独立し
た資源として扱う。例えば、ある６４ビットレジスタの
全体を参照する命令については、そのレジスタの上位と
下位との２つの資源を共に参照する命令であると認識す
る。また、あるレジスタの下位３２ビットのみを参照す
る命令については、下位３２ビットの資源のみを参照す
る命令であると認識し、そのレジスタの下位３２ビット
の資源は、そのレジスタの上位３２ビットの資源とは全
く依存関係がないものと認識する。

【００９９】また、依存関係解析部１１０は、内部に図
１８に示すような参照格納資源テーブルＴ１００を有し
ている。参照格納資源テーブルＴ１００は、オペランド
にレジスタＲｎとレジスタＲｍとを含む命令の種類と、
前記命令のタイプとから構成される組を複数個含んでい
る。ここで、ｎ＝０〜３１、ｍ＝０〜３１である。

【０１００】命令のタイプとは、以下に示す８個のケー
スの組合せである。参照格納資源テーブルＴ１００にお
いて、○印は、対応するケースが前記組合せに含まれる
ことを示し、×印は、対応するケースが前記組合せに含
まれないことを示す。例えば、参照格納資源テーブルＴ
１００において、命令の種類「ｍｏｖ Ｒｎ、Ｒｍ」に
対応するタイプは、ケース２及びケース８に○印が付さ
れており、他のケースには、×印が付されてるので、前
記命令は、「レジスタＲｎの下位３２ビットからデータ
を参照し、レジスタＲｍの下位３２ビットにデータを格
納する」タイプの命令であることを示している。 （ケース１）命令は、レジスタＲｎの上位３２ビットか
らデータを参照する。 （ケース２）命令は、レジスタＲｎの下位３２ビットか
らデータを参照する。 （ケース３）命令は、レジスタＲｍの上位３２ビットか
らデータを参照する。 （ケース４）命令は、レジスタＲｍの下位３２ビットか
らデータを参照する。 （ケース５）命令は、レジスタＲｎの上位３２ビットに
データを格納する。 （ケース６）命令は、レジスタＲｎの下位３２ビットに
データを格納する。 （ケース７）命令は、レジスタＲｍの上位３２ビットに
データを格納する。 （ケース８）命令は、レジスタＲｍの下位３２ビットに
データを格納する。

【０１０１】依存関係解析部１１０は、参照格納資源テ
ーブルＴ１００を参照することにより、命令がどのタイ
プであるかを知り、これにより、命令がどの資源からデ
ータを参照しまた、どの資源にデータを格納するかの情
報を得て、この情報を基にしてノード（節）間のエッジ
（矢印）からなる依存関係を生成する。このように、レ
ジスタの上位３２ビットと下位３２ビットとを独立に管
理することにより、レジスタ名のみを参照する方法に比
べて、より厳密な依存関係を求めることができる。これ
によって、依存グラフ中の不要なエッジ（矢印）を削減
し、各命令間の並列実行の可能性をより高めることがで
きる。

【０１０２】例えば、あるレジスタの上位３２ビットの
みにデータを格納する命令と同じレジスタの下位３２ビ
ットのみからデータを参照する命令とからなる命令群が
ある場合、従来の依存グラフ生成方法ではレジスタ名に
て依存を認識するため、これらの２つの命令間にはデー
タ依存関係があるものと判断する。このため、これらの
２つの命令は同時実行はされない。

【０１０３】一方、依存関係解析部１１０は、これらの
２つの命令間にはデータ依存関係は存在しないと判断
し、これらの２つの命令を同時実行することが可能とな
る。なお、具体例については、コンパイル装置２００の
具体的動作と共に、後で述べる。 （２）命令再配置部１１１ 命令再配置部１１１は、依存関係解析部１１０により生
成された依存グラフを用いて、基本ブロック内の命令を
並べ替え、対象プロセッサ向けの並列化されたアセンブ
ラコードを生成する。命令再配置部１１１は、命令集合
化部１２０を含む。

【０１０４】命令再配置部１１１の処理の詳細につい
て、図１９に示すフローチャートを用いて説明する。命
令再配置部１１１は、依存関係解析部１１０が生成した
依存グラフの全てのノードについて、以下の処理（ステ
ップＳ２〜Ｓ１０）を繰り返す（ループ１：ステップＳ
１〜Ｓ１１）。

【０１０５】まず、命令再配置部１１１は、現時点で配
置候補となり得るノードを候補ノードとして依存グラフ
より抽出し、候補ノードから構成される配置候補集合を
生成する。ここで配置候補となり得るノードとは、「プ
レデセッサが全て配置完了済み」であるノードである
（ステップＳ２）。次に、命令再配置部１１１は、配置
候補集合の全ての候補ノードについて、以下の処理（ス
テップＳ４〜Ｓ８）を繰り返す（ループ２：ステップＳ
３〜Ｓ９）。

【０１０６】命令再配置部１１１は、配置候補集合から
現時点で配置することが最良と思われる候補ノード（以
下、単に「最良ノード」と呼ぶ。）を取り出す（ステッ
プＳ４）。最良ノードの決定方法については後述する。
続いて最良ノードが、実際に配置可能か否かを判断し、
可能な場合には（ステップＳ５）、仮配置ノード集合に
前記最良ノードを仮配置する（ステップＳ６）。この判
断は、最良ノードが前述の演算器の制約、命令数の制約
および命令デコーダの制約を満たすかどうかによって決
定する。

【０１０７】続いて、現時点で仮配置されている仮配置
ノード集合を調べ、更に命令を仮配置することができる
か否かを判断する。配置不可と判断された場合は（ステ
ップＳ７）、ループ２を終了し処理をステップＳ１０へ
移す。配置可能と判断された場合（ステップＳ７）、最
良ノードが配置されたことによって新たに配置候補とな
り得るノードが生じたか否かを判断し、新たな配置候補
が生じた場合はこれを配置候補集合に追加する（ステッ
プＳ８）。ステップＳ８で新たに配置候補にできるの
は、「（現在配置しようとしている）最良ノードのみを
プレデセッサとして持ち、且つ、最良ノードとの依存関
係が逆依存もしくは出力依存」のノードである。つまり
ここで新たな配置候補になることができるノードは、最
良ノードと同じサイクルで実行することはできるが、最
良ノードより前のサイクルでは実行できないノードであ
る。

【０１０８】ループ２が終了した後、仮配置ノード集合
に含まれているノードを配置ノードとして確定する（ス
テップＳ１０）。具体的には、仮配置ノード集合に含ま
れているノードに対応する命令を元の命令列から取り出
し、実行境界付加部１１２へ渡すための新たな命令列に
再配置する。この段階で配置候補集合の一部の命令が、
同時に実行する命令群としてまとめられ確定したことに
なる。ステップＳ３〜ステップＳ１０により示される一
連の処理は、命令集合化部１２０を構成する。

【０１０９】次に、ステップＳ４における最良ノードの
決定方法について述べる。最良ノードは、依存グラフ、
仮配置ノード集合を参照して、基本ブロック内の命令全
体を最も短時間で実行できるであろう命令をヒューリス
ティックに選び出す。ここでは現時点での依存グラフに
おいて依存グラフの終端までの命令の実行時間総和が最
も多いものを選ぶ。この条件に合致する命令が多数ある
場合には、元の命令順が早い命令を最良ノードとする。 （３）実行境界付加部１１２ 実行境界付加部１１２は、命令再配置部１１１のステッ
プＳ９で配置が確定した命令群の末尾の命令に並列実行
境界を付加し、並列実行境界が付加された命令群を出力
する。 ２．２．３ オブジェクトコード生成部１０３ オブジェクトコード生成部１０３は、命令スケジューリ
ング部１０２により出力された命令群（アセンブラコー
ド）をオブジェクトコードに変換し、オブジェクトコー
ドをファイルとしてオブジェクトコード記憶部１４０へ
書き込む。 ２．３ コンパイル装置２００の動作 次に、コンパイル装置２００の特徴的な構成要素の動作
について、具体的な命令群を用いて説明する。

【０１１０】コンパイル装置２００の動作を説明するた
めに一例として用いるプログラムＰ９０を図２０に示
す。プログラムＰ９０は、ソースコードからコンパイラ
上流部１００及びアセンブラコード生成部１０１を経て
生成されたアセンブラコードであり、命令Ｐ９１〜Ｐ９
７を含む。命令Ｐ９１〜Ｐ９７の意味は以下の通りであ
る。 ・命令Ｐ９１…レジスタＲ０の上位３２ビットとレジス
タＲ１の上位３２ビットとを加算して、加算結果をレジ
スタＲ１の上位３２ビットに格納し、レジスタＲ０の下
位３２ビットとレジスタＲ１の下位３２ビットとを加算
して、結果をレジスタＲ１の下位３２ビットに格納する
ＳＩＭＤ命令。 ・命令Ｐ９２…レジスタＲ２の上位３２ビットとレジス
タＲ１の上位３２ビットとを加算して、加算結果をレジ
スタＲ１の上位３２ビットに格納するＳＩＭＤ命令。 ・命令Ｐ９３…レジスタＲ１の下位３２ビットをレジス
タＲ３の下位３２ビットに転送する基本命令。 ・命令Ｐ９４…レジスタＲ１の下位３２ビットに定数０
ｘ３を加算して、加算結果をレジスタＲ１の下位３２ビ
ットに格納する基本命令。 ・命令Ｐ９５…レジスタＲ３の下位３２ビットをレジス
タＲ４の下位３２ビットをアドレスとして示されるメモ
リ上の位置に格納する基本命令。 ・命令Ｐ９６…定数０ｘ１２３４をレジスタＲ５の下位
３２ビットに転送する基本命令。 ・命令Ｐ９７…レジスタＲ５の下位３２ビットをレジス
タＲ６の下位３２ビットをアドレスとして示されるメモ
リ上の位置に格納する基本命令。

【０１１１】命令スケジューリング部１０２の動作につ
いて説明する。命令スケジューリング部１０２は、プロ
グラムＰ９０を入力として受け取る。次に、依存関係解
析部１１０が起動され、依存関係解析部１１０は、プロ
グラムＰ９０を基にして、図２１に示す依存グラフＧ１
２０を生成する。この際、前述のように、依存関係解析
部１１０は、コンパイラ内部に保有している参照格納資
源テーブルＴ１００を参照することにより、６４ビット
レジスタの上位３２ビットと下位３２ビットとを独立の
資源としてとらえて依存関係を検出する。

【０１１２】例えば、命令Ｐ９２と命令Ｐ９３との依存
関係の解析においては、依存関係解析部１１０は、命令
Ｐ９２をレジスタＲ１の上位３２ビットにデータを格納
する命令として認識し、命令Ｐ９３をレジスタＲ１の下
位３２ビットからデータを参照する命令として認識す
る。このように、命令Ｐ９２と命令Ｐ９３との間におい
て、同一の資源に関する依存関係が存在しないので、依
存関係解析部１１０は、これら２命令の間には依存関係
は無いものとみなし、依存グラフＧ１２０において、こ
の２命令間のエッジ（矢印）を生成しない。

【０１１３】依存グラフＧ１２０は、ノードＮ１２１〜
Ｎ１２７、エッジＥ１２１〜Ｅ１２６を含む。ノードＮ
１２１〜Ｎ１２７は、それぞれ命令Ｐ９１〜Ｐ９７に対
応している。エッジＥ１２１〜Ｅ１２６は、それぞれ有
向エッジである。エッジＥ１２３は、逆依存関係を示す
エッジであり、他のエッジは、データ依存関係を示すエ
ッジである。

【０１１４】ノードＮ１２１とノードＮ１２２とは、ノ
ードＮ１２１からノードＮ１２２へ向かうエッジＥ１２
１を介して接続されている。ノードＮ１２１とノードＮ
１２３とは、ノードＮ１２１からノードＮ１２３へ向か
うエッジＥ１２２を介して接続されている。ノードＮ１
２２とノードＮ１２４とは、ノードＮ１２２からノード
Ｎ１２４へ向かうエッジＥ１２４を介して接続されてい
る。ノードＮ１２３とノードＮ１２４とは、ノードＮ１
２３からノードＮ１２４へ向かうエッジＥ１２３を介し
て接続されている。ノードＮ１２３とノードＮ１２５と
は、ノードＮ１２３からノードＮ１２５へ向かうエッジ
Ｅ１２５を介して接続されている。ノードＮ１２６とノ
ードＮ１２７とは、ノードＮ１２６からノードＮ１２７
へ向かうエッジＥ１２６を介して接続されている。

【０１１５】なお、図２１において、依存グラフＧ１２
０を視覚的に表現しているが、依存グラフＧ１００と同
様に、依存グラフの実体は、絵ではなく、ノードとエッ
ジとから構成されるデータの集合であることに注意を要
する。次に、命令再配置部１１１が起動される。命令再
配置部１１１は、図１９に示すフローチャートのステッ
プＳ３〜Ｓ９で示されるループ２が終了する度に、ステ
ップＳ１０において、単数または複数の命令を含むグル
ープを配置ノードとして確定する。このグループは、同
一サイクルに並列実行可能な命令の集合であり、「実行
グループ」と呼ぶ。以下に、図１９に示すフローチャー
トのステップに沿って、各実行グループ毎に具体的に説
明する。 （実行グループ１の決定）命令再配置部１１１は、この
時点でプレデセッサの無いノードはノードＮ１２１及び
Ｎ１２６であるので、ノードＮ１２１及びＮ１２６を候
補ノードとする配置候補集合を生成する（ステップＳ
２）。次に、ノードＮ１２１を最良ノードとして選ぶ
（ステップＳ４）。続いて、ノードＮ１２１が配置可能
か否かを判定し、ここではノードＮ１２１は配置可能と
判定され（ステップＳ５）、ノードＮ１２１を仮配置す
る（ステップＳ６）。次に、命令再配置部１１１は、配
置状態判定をし、ここでは更に配置が可能と判断され
（ステップＳ７）、新たな配置候補は生じないので（ス
テップＳ８）、制御はループ２の先頭に戻る（ステップ
Ｓ９、Ｓ３）。まだ配置候補集合にノードがあるので、
命令再配置部１１１は、ループ２を繰り返す（ステップ
Ｓ３〜Ｓ９）。

【０１１６】次に、配置候補集合にはノードＮ１２６し
か残っていないので、命令再配置部１１１は、ノードＮ
１２６を最良ノードとして選ぶ（ステップＳ４）。続い
て、命令再配置部１１１は、ノードＮ１２６が配置可能
か否かを判定し、ここでは配置可能と判定し（ステップ
Ｓ５）、仮配置ノード集合にノードＮ１２６を最良ノー
ドとして仮配置する（ステップＳ６）。次に、配置状態
判定を行い、ここでは更に配置が可能と判断する（ステ
ップＳ７）。新たな配置候補は生じないので（ステップ
Ｓ８）、制御はループ２の先頭に戻る（ステップＳ９、
Ｓ３）。この時点で配置候補集合が空なのでループ２を
終了し、制御はステップＳ１０に移る。命令再配置部１
１１は、仮配置ノード集合にある命令を配置する（ステ
ップＳ１０）。

【０１１７】以上で、１番目の実行グループを求める処
理を終わる。未配置ノードが残っているので、命令再配
置部１１１は、さらにループ１を繰り返す（ステップＳ
１０、Ｓ１）。 （実行グループ２の決定）次に、命令再配置部１１１
は、この時点でプレデセッサの無いノードはノードＮ１
２２、Ｎ１２３、Ｎ１２７であるので、ノードＮ１２
２、Ｎ１２３、Ｎ１２７を候補ノードとする配置候補集
合を生成する（ステップＳ２）。次に、ノードＮ１２２
を最良ノードとして選ぶ（ステップＳ４）。続いて、ノ
ードＮ１２２が配置可能か否かを判定し、ここでは配置
可能と判定し（ステップＳ５）、ノードＮ１２２を仮配
置する（ステップＳ６）。次に、命令再配置部１１１
は、配置状態判定をし、ここでは更に配置が可能と判定
する（ステップＳ７）。次に、新たな配置候補は生じな
いので（ステップＳ８）、ループ２の先頭に戻る（ステ
ップＳ９、Ｓ３）。命令再配置部１１１は、まだ配置候
補集合にノードがあるのでループ２を繰り返す（ステッ
プＳ３〜Ｓ９）。

【０１１８】次に、命令再配置部１１１は、ノードＮ１
２３を最良ノードとして選ぶ（ステップＳ４）。続い
て、ノードＮ１２３が配置可能か否かを判定し、ここで
は配置可能と判定し（ステップＳ５）。ノードＮ１２３
を仮配置する（ステップＳ６）。次に、命令再配置部１
１１は、配置状態判定をし、ここでは更に配置が可能と
判断する。（ステップＳ７）。新たな配置候補は生じな
いので（ステップＳ８）、制御はループ２の先頭に戻る
（ステップＳ９、Ｓ３）。まだ配置候補集合にノードが
あるので、命令再配置部１１１は、ループ２を繰り返す
（ステップＳ３〜Ｓ９）。

【０１１９】次に、配置候補集合にはノードＮ１２７し
か残っていないので、命令再配置部１１１は、ノードＮ
１２７を最良ノードとして選ぶ（ステップＳ４）。続い
て、ノードＮ１２７が配置可能か否かを判定し、ここで
は配置可能と判定し（ステップＳ５）。ノードＮ１２７
を仮配置する（ステップＳ６）。次に、命令再配置部１
１１は、配置状態判定を行い、すでに対象プロセッサの
並列度の上限である３命令が仮配置されているので、こ
れ以上の配置は不可能と判定し（ステップＳ７）、ルー
プ２を中断し、制御をステップＳ１０に移す。命令再配
置部１１１は、仮配置ノード集合にある命令を配置する
（ステップＳ１０）。

【０１２０】以上により、２番目の実行グループを求め
る処理を終わる。未配置ノードが残っているので、命令
再配置部１１１は、ループ１を繰り返す（ステップＳ１
０、Ｓ１）。 （実行グループ３の決定）この時点でプレデセッサの無
いノードはノードＮ１２４、Ｎ１２５であるので命令再
配置部１１１は、ノードＮ１２４、Ｎ１２５を候補ノー
ドとする配置候補集合を生成する（ステップＳ２）。以
降の処理内容は上記の実行サイクル１の場合と同様であ
るので省略する。こうして、これら２つのノードが３番
目の実行グループの配置命令として配置される。

【０１２１】次に、実行境界付加部１１２が起動され
る。実行境界付加部１１２は、命令再配置部１１１で配
置された各実行グループの最後の命令の並列実行境界情
報を“１”にセットし、並列実行境界が付加された命令
群を出力する。続いて、オブジェクトコード生成部１０
３が起動され、オブジェクトコード生成部１０３は、実
行境界付加部１１２から出力された命令群をオブジェク
トコードに変換し、オブジェクトコードをファイルとし
てオブジェクトコード記憶部１４０へ書き込む。

【０１２２】このようにして生成された最終的な実行形
式コードであるプログラムＰ１００と実行の順序を図２
２に示す。なお、図２２においては、プログラムはニー
モニックにより表現されているが、実際には、６４ビッ
ト単位にまとめられたビット列である。プログラムＰ１
００は、７個の命令Ｐ１０１〜Ｐ１０７から構成されて
おり、命令供給単位としては３個のパケット１５０、１
５１、１５２から構成されている。パケット１５０は、
３個の命令Ｐ１０１〜Ｐ１０３を含み、パケット１５１
は、３個の命令Ｐ１０４〜Ｐ１０６を含み、パケット１
５２は、１個の命令Ｐ１０７を含んでいる。命令Ｐ１０
１〜Ｐ１０７は、それぞれ並列実行境界情報と、フォー
マット情報と、命令コードとを含んでいる。

【０１２３】命令Ｐ１０１は、命令Ｐ９１に対応し、命
令Ｐ１０２は、命令Ｐ９６に対応し、命令Ｐ１０３は、
命令Ｐ９２に対応し、命令Ｐ１０４は、命令Ｐ９３に対
応し、命令Ｐ１０５は、命令Ｐ９７に対応し、命令Ｐ１
０６は、命令Ｐ９４に対応し、命令Ｐ１０７は、命令Ｐ
９５に対応している。命令Ｐ１０２と命令Ｐ１０５と命
令Ｐ１０７とにおいて、並列実行境界情報は、それそ
れ”１”であり、並列実行境界であることを示すしてい
る。

【０１２４】上記に説明するように、３個の実行グルー
プＧ９１、Ｇ９２、Ｇ９３が生成され、実行グループＧ
９１は、命令Ｐ９１と命令Ｐ９６とを含み、実行グルー
プＧ９２は、命令Ｐ９２と命令Ｐ９３と命令Ｐ９７とを
含み、実行グループＧ９３は、命令Ｐ９４と命令Ｐ９５
とを含む。実行グループＧ９１とＧ９２とＧ９３とは、
この順に実行される。実行グループＧ９１内において
は、命令Ｐ９１と命令Ｐ９６とが同時に実行される。実
行グループＧ９２内においては、命令Ｐ９２と命令Ｐ９
３と命令Ｐ９７とが同時に実行される。実行グループＧ
９３内においては、命令Ｐ９４と命令Ｐ９５とが同時に
実行される。 ２．４ 従来のコンパイル装置との比較 次に、図２０に示すプログラムＰ９０を、従来のコンパ
イル装置により処理した場合について、本発明に係るコ
ンパイル装置２００の場合と比較する。

【０１２５】従来のコンパイル装置も、依存関係を解析
するブロックにて依存グラフを生成する。しかし、本発
明の場合と異なり、アセンブラコードに記述されたレジ
スタ名を参照し、レジスタ全体を一つの資源として扱っ
て、各命令においてデータが格納される資源又はデータ
が参照される資源に関する情報を求め、その情報を基に
して命令間の依存関係を検出する。

【０１２６】例えば、図２０に示すプログラムＰ９０に
含まれる命令Ｐ９２と命令Ｐ９３との依存関係解析にお
いて、まず命令Ｐ９２はレジスタＲ１にデータを格納す
る命令として認識され、命令Ｐ９３はレジスタＲ１から
データを参照する命令として認識される。これにより、
これら２命令の間にはレジスタＲ１に関してデータ依存
関係があるとみなされ、依存グラフにおいては、この２
命令にそれぞれ相当する２ノード（節）間において、デ
ータ依存関係に相当するエッジ（矢印）が生成される。
このようにして生成された依存グラフＧ１３０を図２３
に示す。依存グラフＧ１３０は、図２０に示すプログラ
ムＰ９０に対応している。

【０１２７】依存グラフＧ１３０は、ノードＮ１３１〜
Ｎ１３７、エッジＥ１３１〜Ｅ１３６を含む。ノードＮ
１３１〜Ｎ１３７は、それぞれ命令Ｐ９１〜Ｐ９７に対
応している。エッジＥ１３１〜Ｅ１３６は、それぞれ有
向エッジである。エッジＥ１３４は、逆依存関係を示す
エッジであり、他のエッジは、データ依存関係を示すエ
ッジである。

【０１２８】ノードＮ１３１とノードＮ１３２とは、ノ
ードＮ１３１からノードＮ１３２へ向かうエッジＥ１３
１を介して接続されている。ノードＮ１３２とノードＮ
１３３とは、ノードＮ１３２からノードＮ１３３へ向か
うエッジＥ１３２を介して接続されている。ノードＮ１
３２とノードＮ１３４とは、ノードＮ１３２からノード
Ｎ１３４へ向かうエッジＥ１３３を介して接続されてい
る。ノードＮ１３３とノードＮ１３４とは、ノードＮ１
３３からノードＮ１３４へ向かうエッジＥ１３４を介し
て接続されている。ノードＮ１３３とノードＮ１３５と
は、ノードＮ１３３からノードＮ１３５へ向かうエッジ
Ｅ１３５を介して接続されている。ノードＮ１３６とノ
ードＮ１３７とは、ノードＮ１３６からノードＮ１３７
へ向かうエッジＥ１３６を介して接続されている。

【０１２９】なお、図２３において、依存グラフＧ１３
０を視覚的に表現しているが、依存グラフＧ１００と同
様に、依存グラフの実体は、絵ではなく、ノードとエッ
ジとから構成されるデータの集合であることに注意を要
する。従来のコンパイル装置により生成された最終的な
実行形式コードであるプログラムＰ１１０と実行の順序
を図２４に示す。

【０１３０】プログラムＰ１１０は、７個の命令Ｐ１１
１〜Ｐ１１７から構成されており、命令供給単位として
は３個のパケット１６０、１６１、１６２から構成され
ている。パケット１６０は、３個の命令Ｐ１１１〜Ｐ１
１３を含み、パケット１６１は、３個の命令Ｐ１１４〜
Ｐ１１６を含み、パケット１６２は、１個の命令Ｐ１１
７を含んでいる。命令Ｐ１１１〜Ｐ１１７は、それぞれ
並列実行境界情報と、フォーマット情報と、命令コード
とを含んでいる。

【０１３１】命令Ｐ１１１は、命令Ｐ９１に対応し、命
令Ｐ１１２は、命令Ｐ９６に対応し、命令Ｐ１１３は、
命令Ｐ９２に対応し、命令Ｐ１１４は、命令Ｐ９７に対
応し、命令Ｐ１１５は、命令Ｐ９３に対応し、命令Ｐ１
１６は、命令Ｐ９４に対応し、命令Ｐ１１７は、命令Ｐ
９５に対応している。命令Ｐ１１２と命令Ｐ１１４と命
令Ｐ１１６と命令Ｐ１１７とにおいて、並列実行境界情
報は、それそれ”１”であり、並列実行境界であること
を示すしている。

【０１３２】３個の実行グループＧ１１１、Ｇ１１２、
Ｇ１１３、Ｇ１１４が生成され、実行グループＧ１１１
は、命令Ｐ９１と命令Ｐ９６とを含み、実行グループＧ
１１２は、命令Ｐ９２と命令Ｐ９７とを含み、実行グル
ープＧ１１３は、命令Ｐ９３と命令Ｐ９４とを含み、実
行グループＧ１１４は、命令Ｐ９５を含む。実行グルー
プＧ１１１とＧ１１２とＧ１１３とＧ１１４とは、この
順に実行される。実行グループＧ１１１内においては、
命令Ｐ９１と命令Ｐ９６とが同時に実行される。実行グ
ループＧ１１２内においては、命令Ｐ９２と命令Ｐ９７
とが同時に実行される。実行グループＧ１１３内におい
ては、命令Ｐ９３と命令Ｐ９４とが同時に実行される。
実行グループＧ１１４内においては、命令Ｐ９５が実行
される。

【０１３３】図２２と図２４を比較して明らかなよう
に、本発明のコンパイル装置２００においては、従来の
コンパイル装置と比べると、実行グループ数が１つ減っ
ている増えている。つまり、実行サイクル数が１サイク
ル減っていることになる。このように本発明のコンパイ
ル装置２００において、実行グループ数が減っているの
は、コンパイル装置２００の依存関係解析部１１０が、
レジスタの一部分の領域を用いて命令間の依存関係を解
析するためであり、依存グラフにおいて厳密には真のデ
ータ依存関係の無い前述の２命令間にエッジ（矢印）を
生成しないことによる。 II 実施の形態２ 上述の実施の形態１におけるプロセッサ３１０は、コン
パイル装置２００により実行形式コード生成時に静的に
複数の命令間の依存関係が解析され、解析結果に基づい
て命令コードが移動されて生成された命令ストリームを
実行する。プロセッサ３１０は、いわゆるスタティック
スケジューリングに基づくプロセッサである。

【０１３４】以下においては、並列実行の可否をハード
ウェアで動的に決定するダイナミックスケジューリング
に基づくプロセッサ５００についての実施の形態につい
て説明する。なお、プロセッサ５００は、図示されてい
ない。プロセッサ５００は、最大３命令を並列実行する
スーパースカラ方式のプロセッサである。

【０１３５】プロセッサ５００が解読し実行する命令の
フォーマットは、図２に示す命令フォーマットから、並
列実行境界情報を取り除いたものである。命令の供給と
発行とは、プロセッサ３１０と同様になされるが、命令
内に並列実行境界情報が無いので、各サイクルにおいて
どの命令まで発行可能であるかどうかの検出およびその
制御はプロセッサ５００が行なう。 １．１ プロセッサ５００の構成 プロセッサ５００のハードウェア構成については、その
大部分はプロセッサ３１０のハードウェア構成と同一で
あるが、命令の発行制御の方法のみが異なる。以下にお
いて、プロセッサ３１０との相違点を中心として説明す
る。

【０１３６】相違点は、図４に示す命令レジスタ２３、
命令デコーダ３２および命令発行制御部３１周辺の構成
である。プロセッサ３１０では、コンパイル装置により
並列実行の可否が静的に解析され、その結果として命令
のフォーマットは、並列実行境界情報を含むので、命令
発行制御部３１は、図６に示すように、命令レジスタＡ
２３１及び命令レジスタＢ２３２にそれぞれ含まれる並
列実行境界情報とフォーマット情報と（合わせて４ビッ
トの情報）を読み出し、第２命令デコーダ３４及び第３
命令デコーダ３５に対して無動作命令フラグを出力する
という、非常に単純な構成になっている。本実施の形態
のプロセッサ５００では、並列実行の可否の解析を、後
述する命令発行制御部１７１で行なう。

【０１３７】図２５は、本実施の形態のプロセッサ５０
０の命令レジスタ１７０及びその周辺の構成要素の構成
を示すブロック図である。プロセッサ５００は、プロセ
ッサ３１０の命令レジスタ２３、命令発行制御部３１、
命令デコーダ３２に代えて、命令レジスタ１７０、命令
発行制御部１７１、命令デコーダ１７５（図示していな
い）を備えている。

【０１３８】命令レジスタ１７０は、命令レジスタＡ１
７０１、命令レジスタＢ１７０２、命令レジスタＣ１７
０３及び命令レジスタＤ１７０４を含んでいる。命令デ
コーダ１７５は、第１命令デコーダ１７２、第２命令デ
コーダ１７３及び第３命令デコーダ１７４を含んでい
る。命令発行制御部１７１は、命令レジスタ１７０に含
まれる各命令レジスタに格納されているユニットのフォ
ーマット情報を読み出し、第１命令デコーダ１７２、第
２命令デコーダ１７３及び第３命令デコーダ１７４から
各解読結果を受け取る。次に、命令レジスタＡ１７０
１、命令レジスタＢ１７０２、命令レジスタＣ１７０３
及び命令レジスタＤ１７０４に格納されている各命令の
並列実行の可否を判断し、その判断結果に基づいて、第
２命令デコーダ１７３及び第３命令デコーダ１７４に対
して、“１”にセットされた無動作命令フラグを出力す
る。つまり、その命令デコーダの解読結果を無効化す
る。その後、各命令デコーダから実行制御部４１へ各命
令の制御信号が送られる。

【０１３９】具体的には、命令発行制御部１７１は、ま
ず命令レジスタＡ１７０１と命令レジスタＢ１７０２に
格納されたユニットのフォーマット情報をそれぞれ制御
信号線Ｋ２１及びＫ２２を介して読み出し、命令レジス
タＡ１７０１のユニットのフォーマット情報が“１”の
場合には、第２命令デコーダ１７３へ出力する無動作命
令フラグを“１”にセットし、無動作命令フラグを制御
信号線Ｋ１２を介して第２命令デコーダ１７３へ出力す
る。また、命令レジスタＡ１７０１のユニットのフォー
マット情報が“０”であり、かつ命令レジスタＢ１７０
２のユニットのフォーマット情報が“１”の場合には、
第３命令デコーダ１７４へ出力する無動作命令フラグを
“１”にセットし、無動作命令フラグを制御信号線Ｋ１
３を介して第３命令デコーダ１７４へ出力する。

【０１４０】これらと並行して、命令発行制御部１７１
は、各命令デコーダ１７２〜１７４の解読結果をそれぞ
れ制御信号線Ｋ５１、Ｋ５２、Ｋ５３を介して受け取
り、並列実行の可否を判断する。具体的には、命令発行
制御部１７１は、まず第１命令デコーダ１７２の解読結
果のオペコードとオペランドから、この命令（前記オペ
コードとオペランドにより示される命令、第１命令と呼
ぶ。）がどのレジスタのどの部分にデータを格納し、又
はどの部分からデータを参照する命令であるかの情報を
得る。命令発行制御部１７１は、参照格納資源テーブル
Ｔ１００と同じテーブルを有しており、このテーブルを
用いて、６４ビットレジスタの上位３２ビットと下位３
２ビットとをそれぞれ独立の資源とみなし、オペコード
に基づいて、それぞれの資源からデータを参照するか又
はそれぞれの資源にデータを格納するかを判断する。

【０１４１】続いて、次に他の各命令デコーダにより有
効に命令が解読された場合の解読結果を参照する。具体
的には、第２命令デコーダ１７３へ出力する無動作命令
フラグが“１”にセットされていない場合には、第２命
令デコーダ１７３の解読結果を参照し（ここで、解読さ
れた命令を第２命令と呼ぶ。）、１番目の命令と同様に
資源の参照及び格納に関する情報を得る。

【０１４２】また、第２命令デコーダ１７３へ出力する
無動作命令フラグが“１”にセットされており、かつ第
３命令デコーダ１７４へ出力する無動作命令フラグが
“１”にセットされていない場合には、第３命令デコー
ダ１７４の解読結果を参照し（ここで、解読された命令
を第２命令と呼ぶ。）、１番目の命令と同様に資源の参
照及び格納に関する情報を得る。

【０１４３】ここで、資源の参照及び格納に関する情報
は、実施の形態１に示すコンパイル装置２００の参照格
納資源テーブルＴ１００から得られる情報と同等であ
る。上記の第１命令及び第２命令の２命令の資源の格納
および参照に関する情報から、これらの２命令の間にデ
ータ依存の関係があるかどうかを判断し、データ依存の
関係があった場合には、第２命令は第１命令と同時に実
行することができないので、第２命令を解読する命令デ
コーダ以降の命令デコーダの無動作命令フラグを“１”
にセットし、当該命令デコーダへ出力する。

【０１４４】同様にして、第３の命令の存在を検出し、
第３の命令が存在する場合には、第１の命令と第３の命
令との間の依存関係及び第２の命令と第３の命令との間
の依存関係を解析し、データ依存関係が存在する場合に
は、第３の命令を解読する命令デコーダの無動作命令フ
ラグを“１”にセットして当該命令デコーダへ出力す
る。次に、当該サイクルで同時実行不可能な命令に関し
ては、その命令デコーダは、無動作命令を含む制御信号
を実行制御部４１へ送る。

【０１４５】最後に、命令発行制御部１７１は、このサ
イクルで発行されたユニット数の情報を制御信号線Ｋ４
１を介して命令バッファ２２に送り、命令バッファ２２
は、この情報をもとに命令バッファ中の有効なユニット
を示す状態を次の状態に遷移する。１．２ プロセッサ
５００の動作次に、プロセッサ５００の動作について、
具体的な例を示して説明する。例としては、図２０に示
すアセンブラコードによる表現されているプログラムＰ
９０を用いる。プログラムＰ９０は、アセンブラ（アセ
ンブル装置）により出力されたアセンブラコードであ
る。

【０１４６】プログラムＰ９０は、プロセッサ５００に
対応するコンパイル装置によって命令の並べ替えが施さ
れる。この命令の並べ替えは、プロセッサ５００の命令
発行制御部１７１の動作を考慮して、より高い並列度で
実行することを目的として行なわれる。前記コンパイル
装置によってプログラムＰ９０に対して命令の並べ替え
を施し、６４ビットずつのパケットにパックして生成さ
れたプログラムＰ１２０（実行形式コードにより表現さ
れてる）を図２６に示す。

【０１４７】プログラムＰ１２０は、７個の命令Ｐ１２
１〜Ｐ１２７から構成されており、命令供給単位として
は３個のパケット１８０、１８１、１８２から構成され
ている。パケット１８０は、３個の命令Ｐ１２１〜Ｐ１
２３を含み、パケット１８１は、３個の命令Ｐ１２４〜
Ｐ１２６を含み、パケット１８２は、１個の命令Ｐ１２
７を含んでいる。命令Ｐ１２１〜Ｐ１２７は、それぞれ
並列実行境界情報と、フォーマット情報と、命令コード
とを含んでいる。

【０１４８】命令Ｐ１２１は、命令Ｐ９１に対応し、命
令Ｐ１２２は、命令Ｐ９６に対応し、命令Ｐ１２３は、
命令Ｐ９２に対応し、命令Ｐ１２４は、命令Ｐ９３に対
応し、命令Ｐ１２５は、命令Ｐ９７に対応し、命令Ｐ１
２６は、命令Ｐ９４に対応し、命令Ｐ１２７は、命令Ｐ
９５に対応している。以下に、プロセッサ５００が図２
６に示すプログラムＰ１２０（実行形式コード）を実行
する際の各サイクルにおける動作について説明する。 （第１サイクルの動作）パケット１８０がメモリから供
給され、パケット１８０内の３つのユニットが順に命令
レジスタ１７０に転送される。具体的には、命令Ｐ１２
１（“ｖａｄｄｗ”命令を含む）が命令レジスタＡ１７
０１に、命令Ｐ１２２（“ｍｏｖ”命令を含む）が命令
レジスタＢ１７０２に、命令Ｐ１２３（“ｖａｄｄｈ
ｉ”命令を含む）が命令レジスタＣ１７０３に転送され
る。

【０１４９】次に、命令発行制御部１７１は、以下に示
すようにして、命令の発行を制御する。命令発行制御部
１７１は、まず、各命令レジスタに格納されているフォ
ーマット情報を参照して適切な命令デコーダの無動作命
令フラグをセットするが、上記３個の命令レジスタに格
納されているユニットのフォーマット情報は共に“０”
であるので、フォーマット情報による制御は行なわな
い。

【０１５０】次に、命令発行制御部１７１は、各命令デ
コーダの解読結果を参照して各命令の格納または参照す
る資源に関する情報を得る。具体的には、命令発行制御
部１７１は、命令Ｐ１２１に含まれる“ｖａｄｄｗ”命
令が、レジスタＲ０及びレジスタＲ１の上位３２ビット
及び下位３２ビットを共に参照してレジスタＲ１の上位
３２ビット及び下位３２ビットにデータを格納する命令
であると判断し、命令Ｐ１２２に含まれる“ｍｏｖ”命
令が、レジスタＲ５の下位３２ビットにデータを格納す
る命令であると判断し、命令Ｐ１２３に含まれる“ｖａ
ｄｄｈｉ”命令が、レジスタＲ２及びレジスタＲ１の上
位３２ビットを参照し、レジスタＲ１の上位３２ビット
にデータを格納する命令であると判断する。

【０１５１】次に、命令発行制御部１７１は、各命令間
にデータ依存関係が存在するかどうかを判定する。具体
的には、まず、命令発行制御部１７１は、命令Ｐ１２１
に含まれる“ｖａｄｄｗ”命令と命令Ｐ１２２に含まれ
る“ｍｏｖ”命令との間にはデータ依存関係が存在しな
いので、命令Ｐ１２１と命令Ｐ１２２とは同時実行可能
と判断する。次に、命令Ｐ１２１に含まれる“ｖａｄｄ
ｗ”命令と命令Ｐ１２３に含まれる“ｖａｄｄｈｉ”命
令との間にはレジスタＲ１の上位３２ビットに関してデ
ータ依存が存在すると判定するので、このサイクルで
“ｖａｄｄｈｉ”命令の発行は不可能であると判断し、
第３命令デコーダ１７４へ出力する無動作命令フラグを
“１”にセットし、無動作命令フラグを第３命令デコー
ダ１７４へ出力する。

【０１５２】以上の命令発行制御部１７１による制御に
より、このサイクルでは命令Ｐ１２１に含まれる“ｖａ
ｄｄｗ”命令と命令Ｐ１２２に含まれる“ｍｏｖ”命令
の２命令が発行されることになる。次に、命令発行制御
部１７１は、２個のユニットを発行したという情報を命
令バッファ２２へ送る。残った命令Ｐ１２３に含まれる
“ｖａｄｄｈｉ”命令は、命令バッファ２２に蓄積され
る。

【０１５３】実行部４０は、レジスタＲ０及びレジスタ
Ｒ１について、上位及び下位それぞれ独立に加算を行
い、これらの加算結果をレジスタＲ１の上位及び下位に
格納し、レジスタＲ５の下位３２ビットに定数０ｘ１２
３４を転送する。 （第２サイクルの動作）パケット１８１がメモリから供
給され、命令バッファ２２に蓄積されている“ｖａｄｄ
ｈｉ”命令と、パケット１８１内の各ユニットが順に命
令レジスタ１７０に転送される。具体的には、命令Ｐ１
２３に含まれる“ｖａｄｄｈｉ”命令が命令レジスタＡ
１７０１に、命令Ｐ１２４に含まれる“ｍｏｖ”命令以
降のパケット１８１内の各ユニットが命令レジスタＢ１
７０２からＤ１７０４へ順に格納されていく。

【０１５４】次に、命令発行制御部１７１は命令の発行
を制御する。具体的には、第１サイクルの場合と同様に
命令レジスタ内の全てのユニットのフォーマット情報が
“０”であるので、命令発行制御部１７１はフォーマッ
ト情報による制御は行なわない。次に、命令発行制御部
１７１は、各命令デコーダの解読結果を参照して各命令
が格納または参照する資源に関する情報を得る。そし
て、第１サイクルの場合と同様に各命令間の依存関係を
解析する。

【０１５５】この場合、命令Ｐ１２３に含まれる“ｖａ
ｄｄｈｉ”命令のデスティネーションレジスタがレジス
タＲ１であり、命令Ｐ１２４に含まれる“ｍｏｖ”命令
のソースレジスタもレジスタＲ１であるが、“ｖａｄｄ
ｈｉ”命令はレジスタＲ１の上位３２ビットのみに格納
する命令であり、“ｍｏｖ”命令はレジスタＲ１の下位
３２ビットのみを参照する命令であるので、命令発行制
御部１７１は、これらの命令の間にはデータ依存関係は
存在しないと判定する。同様に、命令Ｐ１２５に含まれ
る“ｓｔ”命令についても上記２つの命令との間にデー
タ依存関係が存在しないと判定し、このサイクルでは３
つの命令デコーダ全ての解読結果が有効となり、３個の
命令を発行する。次に、命令発行制御部１７１は、３個
のユニットを発行したという情報を命令バッファ２２に
送る。残った命令Ｐ１２６に含まれる“ａｄｄ”命令は
命令バッファ２２に蓄積される。

【０１５６】実行部４０は、レジスタＲ２とレジスタＲ
１とのそれぞれ上位３２ビットを加算し、その加算結果
をレジスタＲ１の上位３２ビットに格納し、レジスタＲ
１の下位３２ビットをレジスタＲ３の下位３２ビットに
転送し、レジスタＲ５の下位３２ビットをレジスタＲ６
の下位３２ビットをアドレスとして示されるメモリ内の
位置に転送する。

【０１５７】（第３サイクルの動作）パケット１８２が
メモリから供給され、命令バッファ２２に蓄積されてい
る“ａｄｄ”命令（命令Ｐ１２６に含まれる）と、パケ
ット１８２内のユニットである“ｓｔ”命令（命令Ｐ１
２７に含まれる）が順に命令レジスタ１７０（命令レジ
スタＡ１７０１及び命令レジスタＢ１７０２）に転送さ
れる。

【０１５８】そして、上記に説明した各サイクルと同様
にして、命令発行制御部１７１は制御を行い、このサイ
クルでは、命令レジスタ１７０に転送された２つの命令
を同時に発行する。これにより、供給されたユニットは
全て発行されたことになる。実行部４０は、レジスタＲ
１の下位３２ビットに定数０ｘ３を加算し、その加算結
果をレジスタＲ１の下位３２ビットに格納し、レジスタ
Ｒ３の下位３２ビットをレジスタＲ４の下位３２ビット
をアドレスとして示されるメモリ内の位置に転送する。

【０１５９】プロセッサ５００が実際に実行するサイク
ルＧ１２１、Ｇ１２２、Ｇ１３３を図２６に示す。サイ
クルＧ１２１は、命令Ｐ１２１と命令Ｐ１２２とを含
む。サイクルＧ１２２は、命令Ｐ１２３と命令Ｐ１２４
と命令Ｐ１２５とを含む。サイクルＧ１２３は、命令Ｐ
１２６と命令Ｐ１２７とを含む。以上のようにして、プ
ロセッサ５００は、図２６に示すプログラムＰ１２０
（実行形式コード）を３サイクルで実行する。

【０１６０】ここで、プロセッサ５００と従来のプロセ
ッサとにおいて、プログラムＰ１２０を実行させた場合
について比較する。従来のプロセッサの場合、第１サイ
クルにおいては、プロセッサ５００と同様に動作する。
第２サイクルにおいて、従来のプロセッサは、命令レジ
スタＡに格納されている命令Ｐ１２３に含まれる“ｖａ
ｄｄｈｉ”命令と命令レジスタＢに格納されている命令
Ｐ１２３に含まれる“ｍｏｖ”命令との間の依存関係を
判定する際に、命令コード内のレジスタ番号を参照し
て、レジスタ全体を１つの資源として扱い、各命令が格
納または参照する資源に関する情報を得る。具体的に
は、“ｖａｄｄｈｉ”命令はレジスタＲ２とレジスタＲ
１を参照してレジスタＲ１に格納する命令であると判断
し、“ｍｏｖ”命令はレジスタＲ１を参照してレジスタ
Ｒ３に格納する命令であると判断する。このため、これ
ら２つの命令間にはレジスタＲ１に関してデータ依存が
存在すると判断し、これら２つの命令は、同時実行され
ない。つまり、このサイクルでは“ｖａｄｄｈｉ”命令
のみが発行されることになる。

【０１６１】これにより、図２６に示すプログラムＰ１
２０（実行形式コード）を従来のプロセッサにて実行す
ると、図２７に示すように、サイクルＧ１３１〜Ｇ１３
４の４サイクルを要することになる。サイクルＧ１３１
は、命令Ｐ１２１及びＰ１２２を含み、サイクルＧ１３
２は、命令Ｐ１２３を含み、サイクルＧ１３３は、命令
Ｐ１２４、Ｐ１２５及びＰ１２６を含み、サイクルＧ１
３４は、命令Ｐ１２７を含む。

【０１６２】以上説明したように、従来のプロセッサに
よると、本発明のプロセッサ５００の場合に比べて１サ
イクル増えていることが分かる。図２６に示すプログラ
ムＰ１２０（実行形式コード）内の命令をコンパイル装
置によってどのように並べ替えても、従来のプロセッサ
においてこのコードの実行を４サイクルより縮めること
はできない。 III その他の変形例 以上、本発明に係るプロセッサおよびコンパイル装置に
ついて、実施の形態に基づいて説明したが、本発明はこ
れらの実施の形態に限られないことは勿論である。次の
ように構成してもよい。 （１）上記実施の形態のコンパイル装置では、依存関係
解析部１１０は、参照格納資源テーブルＴ１００を参照
して、命令と命令との間におけるレジスタの一部分の領
域に関する依存関係を解析するとしているが、この構成
に限らない。

【０１６３】命令再配置部１１１が、図１９に示すフロ
ーチャートのステップＳ２において、配置候補集合を生
成する際に、参照格納資源テーブルＴ１００を参照し
て、真に他の命令に依存していない命令の集合を求め
る、という構成にしてもよい。このように構成する場合
においても、レジスタの一部分の領域を資源とした依存
関係の検出ができるので、従来の方法に比べてより厳密
な候補ノードの抽出が可能となり、並列実行の可能性が
向上する。こうして、対象プロセッサでの実行サイクル
数を削減するという上記実施の形態と同様の有意な効果
が得られる。 （２）上記実施の形態のプロセッサおよびコンパイル装
置では、レジスタを上位と下位の２つの部分に分割し、
それぞれを１つの資源として扱っていたが、本発明はこ
の分割方法に限定されるものではない。レジスタを３つ
以上の部分に分割してもよい。また、それぞれの資源を
分割するビット幅を同一としなくてもよい。これを実現
するためには、プロセッサでは、図１１に示すレジスタ
ファイル及びその周辺の構成を前記分割に合致するよう
に変更すればよい。また、コンパイル装置の命令スケジ
ューリング部及びスーパースカラプロセッサの命令発行
制御部では、図１８に示す参照格納資源テーブルＴ１０
０を前記分割に合致するように変更すればよい。 （３）上記実施の形態のプロセッサでは、同一サイクル
において、複数の命令が１個のレジスタの同一の部分の
領域にデータを書き込もうとする場合には、レジスタ書
込制御部４３１は、プログラムにおける順番が後方の命
令の実行結果の書き込みを優先するように制御している
が、本発明は、この優先順位付けの方法に限定されるも
のではない。例えば、命令で指定されたオペレーション
の種類によって、どちらの命令の実行結果の書き込みを
優先するかを選択する構成にしてもよい。具体的には、
レジスタ書込制御部４３１は、命令の種類毎に優先度を
あらかじめ記憶しており、前記複数の命令の優先度を読
み出し、読み出した優先度の最も高い命令について、前
記レジスタの同一の部分へのデータの格納を行うように
決定する。 （４）上記実施の形態のプロセッサでは、３個の命令を
同時実行するように構成していたが、本発明はこの同時
実行命令数に限定されるものではない。例えば、２個の
命令を同時発行する構成にしてもよい。さらに多くの命
令を同時発行する構成にしてもよい。 （５）上記実施の形態のプロセッサでは、可変長の命令
を実行するとしているが、本発明はこの命令フォーマッ
トに限定されるものではない。固定長の命令フォーマッ
トを採用してもよく、この場合においても、同様の効果
を奏する。 （６）本発明は、本実施の形態に示し上記に説明する手
順を含むコンパイル方法であるとしてもよい。また、前
記コンパイル方法をコンピュータにより実現するコンパ
イルプログラムであるしてもよいし、前記コンパイルプ
ログラムからなるデジタル信号であるとしてもよい。ま
た、本発明は、前記コンパイルプログラムをコンピュー
タ読み取り可能な記録媒体、例えば、フロッピーディス
ク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶＤなど
の記録媒体、に記録したものとしてもよいし、これらの
記録媒体としてもよい。また、本発明は、前記コンパイ
ルプログラムを、インターネットを代表とするネットワ
ークを経由して伝送するものとしてもよい。 （７）本発明は、本実施の形態に示すコンパイル装置に
より生成された実行形式コードをコンピュータ読み取り
可能な記録媒体、例えば、フロッピーディスク、ハード
ディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶＤ、半導体メモリ
などに記録したものとしてもよいし、これらの記録媒体
としてもよい。 （８）本発明は、上記に示す複数の実施の形態、これら
の複数の変形例、又は複数の実施の形態及びこれらの複
数の変形例の一部を組み合わるとしてもよい。

【０１６４】

【発明の効果】上記に説明するように、本発明は、複数
の命令を１のサイクルにおいて実行するプロセッサであ
って、レジスタと命令読出手段と解読手段とアクセス手
段とを含み、前記命令読出手段は、外部のプログラムか
ら少なくとも第１命令と第２命令とを含む複数の命令を
読み出し、前記第１命令は、１のレジスタの全部又は部
分である第１領域へのアクセス指示を含み、前記第２命
令は、前記レジスタの全部又は部分である第２領域への
アクセス指示を含み、ここで、前記第１領域が前記レジ
スタの全部の領域である場合には、前記第２領域は前記
レジスタの部分の領域であり、前記第２領域が前記レジ
スタの全部の領域である場合には、前記第１領域は前記
レジスタの部分の領域であり、また、前記２個のアクセ
ス指示のうち少なくとも１個は、前記レジスタの全部又
は部分の領域へのデータの格納の指示であり、前記解読
手段は、１のサイクルにおいて、読み出された命令毎に
命令を解読し、命令に含まれる少なくともレジスタとレ
ジスタの領域とに関する解読情報を出力し、前記解読情
報は、少なくとも前記レジスタと前記第１領域と前記第
２領域とに関する情報を含み、前記アクセス手段は、１
のサイクルにおいて、前記解読情報に含まれる前記レジ
スタの前記第１領域へのアクセスと、前記レジスタの前
記第２領域へのアクセスとを実行する。

【０１６５】この構成によると、プログラム中におい
て、１のレジスタの前記第１部分をアクセスする命令と
同じレジスタの前記第２部分をアクセスする別の命令が
ある場合に、前記２個の命令を１のサイクルにおいて実
行することができるので、従来のプロセッサと比較する
と、実行サイクル数を削減することができる。ここで、
前記各命令は、並列実行の可否を示す並列実行情報を含
み、前記解読手段は、前記命令に含まれている並列実行
情報を基にして、１のサイクルにおいて実行する命令の
集合を決定する命令発行制御部と、読み出された前記複
数の命令のうち、前記集合に含まれる命令を解読し、他
の命令の解読を停止する命令解読部とを含むように構成
してもよい。

【０１６６】この構成によると、命令に含まれる並列実
行情報を基にして、１のサイクルに含まれない命令の解
読を停止して、１のサイクルに含まれる命令のみを実行
することができる。ここで、前記解読情報は、命令に含
まれるオペコードを含み、前記プロセッサは、さらに、
１のサイクルにおいて、前記解読情報に含まれるオペコ
ードとレジスタとレジスタの領域とに関する情報とに基
づいて、命令毎に演算又はメモリアクセスを行い、演算
情報を生成する演算手段を含み、前記演算情報は、前記
第１命令による第１演算情報と、前記第２命令による第
２演算情報とを含み、レジスタへデータを格納する前記
アクセス手段は、前記第１演算情報と、前記第２演算情
報と、他の命令による演算情報とのうちの１の演算情報
を選択し、選択した演算情報の前記第１領域に対応する
情報を１のレジスタの前記第１領域へ書き込む第１選択
部と、前記第１演算情報と、前記第２演算情報と、他の
命令による演算情報とのうちの１の演算情報を選択し、
選択した演算情報の前記第２領域に対応する情報を１の
レジスタの前記第２領域へ書き込む第２選択部と、１の
サイクルにおいて、前記解読情報に含まれる前記レジス
タと前記第１領域とに関する情報に基づいて、前記第１
選択部に対して、前記第１演算情報を選択し、前記第１
演算情報を前記レジスタの前記第１領域へ書き込むよう
に制御し、前記解読情報に含まれる前記レジスタと前記
第２領域とに関する情報に基づいて、前記第２選択部に
対して、前記第２演算情報を選択し、前記第２演算情報
を前記レジスタの前記第２領域へ書き込むように制御す
るレジスタ書込制御部とを含むように構成してもよい。

【０１６７】この構成によると、１のサイクルにおい
て、別々の命令による別々の演算情報を、それぞれ１の
レジスタの第１領域と第２領域とに書き込むことができ
るので、前記２個の命令を１のサイクルにおいて実行す
ることができる。ここで、前記第１命令に含まれるアク
セスの対象となる前記第１領域と、前記第２命令に含ま
れるアクセスの対象となる前記第２領域とは、交わりが
なく、それぞれ部分の領域であり、前記第１命令は、前
記レジスタの第１領域へのデータの格納指示を含み、前
記第２命令は、前記レジスタの前記第２領域からのデー
タの参照指示を含み、前記アクセス手段は、１のサイク
ルにおいて、レジスタの第１領域へのデータの格納と、
前記レジスタの第２領域からのデータの参照とを実行す
るように構成してもよい。

【０１６８】この構成によると、１のレジスタの前記第
１部分へデータを格納する命令と同じレジスタの前記第
２部分からデータを参照する別の命令がある場合に、前
記２個の命令を１のサイクルにおいて実行することがで
きるので、従来のプロセッサと比較すると、実行サイク
ル数を削減することができる。ここで、前記第１命令に
含まれるアクセスの対象となる前記第１領域と、前記第
２命令に含まれるアクセスの対象となる前記第２領域と
は、交わりがなく、それぞれ部分の領域であり、前記第
１命令は、前記レジスタの第１領域へのデータの格納指
示を含み、前記第２命令は、前記レジスタの前記第２領
域へのデータの格納指示を含み、前記アクセス手段は、
１のサイクルにおいて、レジスタの第１領域へのデータ
の格納と、前記レジスタの第２領域へのデータの格納と
を実行するように構成してもよい。

【０１６９】この構成によると、１のレジスタの前記第
１部分へデータを格納する命令と同じレジスタの前記第
２部分へデータを格納する別の命令がある場合に、前記
２個の命令を１のサイクルにおいて実行することができ
るので、従来のプロセッサと比較すると、実行サイクル
数を削減することができる。ここで、前記第１命令に含
まれるアクセスの対象となる前記第１領域と、前記第２
命令に含まれるアクセスの対象となる前記第２領域と
は、第３領域において重なりを有し、前記第１命令は、
前記レジスタの第１領域へのデータの格納指示を含み、
前記第２命令は、前記レジスタの前記第２領域へのデー
タの格納指示を含み、前記アクセス手段は、１のサイク
ルにおいて、レジスタの第１領域から第３領域を除く領
域へのデータの格納と、レジスタの第３領域へのデータ
の格納と、前記レジスタの第２領域から第３領域を除く
領域へのデータの格納とを実行するように構成してもよ
い。

【０１７０】この構成によると、１のレジスタの一部に
データを格納する命令と、同じレジスタの一部または全
部にデータを格納する命令とを、同一サイクルにおい
て、実行することができるので、同一サイクルにおいて
１のレジスタに対して、１の命令でしか書き込むことの
できない従来のプロセッサと比較すると、実行サイクル
数を削減することができる。

【０１７１】ここで、前記アクセス手段は、前記プログ
ラム内において、第１命令及び第２命令のうち、後方に
記録されている命令により、前記レジスタの第３領域へ
のデータの格納を行うように決定するように構成しても
よい。この構成によると、後方に記録されている有効な
命令のみによりデータを格納することができる。

【０１７２】ここで、前記アクセス手段は、あらかじめ
命令の種類毎に優先度を記憶しており、前記優先度を用
いて、第１命令及び第２命令のうち、いずれの命令によ
り、前記レジスタの第３領域へのデータの格納を行うか
を決定するように構成してもよい。この構成によると、
優先度の高い命令のみによりデータを格納することがで
きる。

【０１７３】ここで、前記解読手段は、命令解読部と命
令発行制御部とを含み、前記命令解読部は、１のサイク
ルにおいて、読み出される命令毎に、命令の解読又は解
読の停止の指示により、命令を解読し命令に含まれる少
なくともレジスタとレジスタの領域とに関する解読情報
を出力し、又は命令の解読を停止し、ここで、前記解読
される複数の命令には、少なくとも前記第１命令と前記
第２命令とが含まれ、前記解読情報は、少なくとも前記
レジスタと前記第１領域と前記第２領域とに関する情報
を含み、前記命令発行制御部は、１のサイクルにおい
て、読み出される命令毎に、命令を解読する指示を前記
命令解読部へ出力することにより、前記命令解読部に対
して各命令を解読するように制御し、前記命令解読部に
よる各命令の解読後に、前記レジスタと前記第１領域と
前記第２領域とに関する情報を含む解読情報を受け取
り、前記第１領域と前記第２領域とが同一領域であるか
否かを判断し、同一領域であると判断する場合に、前記
第２命令の解読を停止する指示を前記命令解読部へ出力
することにより、前記命令解読部に対して前記第２命令
の解読を停止するように制御するように構成してもよ
い。

【０１７４】この構成によると、２個の命令においてア
クセスされるレジスタの各部分が同一である場合に、前
記２個の命令間に依存関係がないとみなして、２個の命
令のうちの１個の命令の解読を停止するので、２個の命
令においてアクセスされるレジスタの各部分が異なる場
合には、前記２個の命令を１のサイクルにおいて実行で
きる。その結果、２個の命令を並列実行できる場合が増
え、従来のプロセッサと比較すると、実行サイクル数を
削減することができる。

【０１７５】ここで、前記命令発行制御部は、命令の種
類と、前記命令がデータを参照し又はデータを格納する
レジスタの領域との組を複数個含む参照格納資源表を含
み、前記命令発行制御部は、前記解読情報から、前記参
照格納資源表を用いて、各命令に含まれるレジスタの領
域に関する情報を取得するように構成してもよい。この
構成によると、参照格納資源表から、各命令に含まれる
レジスタの領域に関する情報を取得することができる。

【０１７６】また、本発明は、高級言語により記述され
たソースプログラムからオブジェクトコードを生成する
コンパイル装置であって、高級言語により記述されたソ
ースプログラムを記憶している記憶手段と、前記記憶手
段からソースプログラムを読み出し、読み出したソース
プログラムに翻訳処理を施して、レジスタに関する情報
を含む１以上の実行形式命令から構成される実行形式プ
ログラムを生成する実行形式コード生成手段と、前記実
行形式プログラム中の１以上の実行形式命令を、各実行
形式命令に含まれるレジスタの一部分の領域に関する情
報に基づいて、並列実行できる複数の実行形式命令が隣
接するように並べ換える命令スケジューリング手段と、
並べ換えられた各実行形式命令を基にして、オブジェク
トコードを生成するオブジェクトコード生成手段とを含
む。

【０１７７】この構成によると、各実行形式命令におい
てアクセスされるレジスタの部分を単位として、複数の
実行形式命令を並べ換えるので、このコンパイル装置に
より出力されたオブジェクトコードを、対象プロセッサ
において実行する場合に、複数の実行形式命令において
並列実行できる場合が増え、実行サイクル数を削減する
ことができる。このように、このコンパイル装置は、よ
り実行サイクル数の少ない実行コードを生成することが
できる。

【０１７８】ここで、前記命令スケジューリング手段
は、前記１以上の実行形式命令について、各実行形式命
令が並べられている順序と、各実行形式命令に含まれる
レジスタの一部分の領域に関する情報とに基づいて、各
実行形式命令間の依存関係を示す依存関係情報を生成す
る依存関係解析部と、生成された前記依存関係情報に基
づいて、並列実行可能な命令の集合を決定し、また、前
記実行形式命令を再配置する命令再配置部と、前記決定
された集合毎に、並列実行の可否を示す並列実行情報を
付加する実行境界付加部とを含むように構成してもよ
い。

【０１７９】この構成によると、各実行形式命令におい
てアクセスされるレジスタの部分を単位として、複数の
実行形式命令間の依存関係を解析して、並列実行可能な
命令の集合毎に並行実行情報を付加し、複数の実行形式
命令を並べ換えて前記実行形式命令を再配置するので、
このコンパイル装置により出力されたオブジェクトコー
ドを、対象プロセッサにおいて実行することにより、プ
ロセッサは、前記並行実行情報により容易に並行実行で
きる命令の集合を検出でき、また複数の実行形式命令に
おいて並列実行できる場合が増え、実行サイクル数を削
減することができる。このように、このコンパイル装置
は、より実行サイクル数の少ない実行コードを生成する
ことができる。

【０１８０】ここで、前記依存関係解析部は、実行形式
命令の種類と、前記実行形式命令がデータを参照し、又
はデータを格納するレジスタの一部分の領域との組を複
数個含む参照格納資源表と、各実行形式命令に含まれる
レジスタの一部分の領域に関する情報を参照格納資源表
から取得する資源取得部と、各実行形式命令が並べられ
ている順序と、前記取得したレジスタの一部分の領域に
関する情報とに基づいて、各実行形式命令間の依存関係
を示す依存関係情報を生成する依存関係生成部とを含む
ように構成してもよい。

【０１８１】この構成によると、参照格納資源表を用い
て各実行形式命令間の依存関係を生成することができ
る。また、高級言語により記述されたソースプログラム
を記憶している記憶手段を備えるコンパイル装置により
用いられ、前記ソースプログラムからオブジェクトコー
ドを生成するコンパイルプログラムを記録しているコン
ピュータ読み取り可能な記録媒体であって、前記コンパ
イルプログラムは、前記記憶手段からソースプログラム
を読み出し、読み出したソースプログラムに翻訳処理を
施して、レジスタに関する情報を含む１以上の実行形式
命令から構成される実行形式プログラムを生成する実行
形式コード生成ステップと、前記実行形式プログラム中
の１以上の実行形式命令を、各実行形式命令に含まれる
レジスタの一部分の領域に関する情報に基づいて、並列
実行できる複数の実行形式命令が隣接するように並べ換
える命令スケジューリングステップと、並べ換えられた
各実行形式命令を基にして、オブジェクトコードを生成
するオブジェクトコード生成ステップとを含む。

【０１８２】ここで、前記命令スケジューリングステッ
プは、前記１以上の実行形式命令について、各実行形式
命令が並べられている順序と、各実行形式命令に含まれ
るレジスタの一部分の領域に関する情報とに基づいて、
各実行形式命令間の依存関係を示す依存関係情報を生成
する依存関係解析サブステップと、生成された前記依存
関係情報に基づいて、並列実行可能な命令の集合を決定
し、また、前記実行形式命令を再配置する命令再配置サ
ブステップと、前記決定された集合毎に、並列実行の可
否を示す並列実行情報を付加する実行境界付加サブステ
ップとを含むように構成してもよい。

【０１８３】ここで、前記コンパイル装置は、実行形式
命令の種類と、前記実行形式命令がデータを参照し、又
はデータを格納するレジスタの一部分の領域との組を複
数個含む参照格納資源表を有し、前記依存関係解析サブ
ステップは、各実行形式命令に含まれるレジスタの一部
分の領域に関する情報を参照格納資源表から取得する資
源取得サブステップと、各実行形式命令が並べられてい
る順序と、前記取得したレジスタの一部分の領域に関す
る情報とに基づいて、各実行形式命令間の依存関係を示
す依存関係情報を生成する依存関係生成サブステップと
を含むように構成してもよい。

【０１８４】この記録媒体に記録されているコンパイル
プログラムをコンピュータにより実行することにより、
前記コンパイル装置と同様の効果を奏することは明らか
である。

【図面の簡単な説明】

【図１】本発明に係る１の実施の形態としてのプログラ
ム実行システム４００の構成を示すブロック図である。

【図２】図１に示すプログラム実行システム４００を構
成する応用装置３００に組み込まれているプロセッサ３
１０が実行する命令のデータ構造を示す。

【図３】プロセッサ３１０における命令供給単位と、実
行グループの一例を示す。

【図４】プロセッサ３１０のハードウェア構成を示すブ
ロック図である。

【図５】プロセッサ３１０の命令レジスタ２３及びその
周辺の構成要素の構成を示すブロック図である。

【図６】プロセッサ３１０の命令発行制御部３１及びそ
の周辺の構成要素の構成を示すブロック図である。

【図７】命令レジスタＡ２３１のユニット（ユニット
１）のフォーマット情報が“１”である場合における、
プロセッサ３１０の命令発行制御部３１及びその周辺の
構成要素の動作を示す。

【図８】命令レジスタＡ２３１のユニット１のフォーマ
ット情報が“０”、命令レジスタＢ２３２のユニット２
のフォーマット情報が“１”である場合におけるプロセ
ッサ３１０の命令発行制御部３１及びその周辺の構成要
素の動作を示す。

【図９】命令レジスタＡ２３１のユニット１の並列実行
境界情報が“１”であり、フォーマット情報が“０”で
ある場合におけるプロセッサ３１０の命令発行制御部３
１及びその周辺の構成要素の動作を示す。

【図１０】命令レジスタＡ２３１のユニット１の並列実
行境界情報が“０”であり、命令レジスタＢ２３２のユ
ニット２の並列実行境界情報が“１”であり、ユニット
１とユニット２とのフォーマット情報が共に“０”であ
る場合おけるプロセッサ３１０の命令発行制御部３１及
びその周辺の構成要素の動作を示す。

【図１１】プロセッサ３１０のレジスタファイル４３及
びその周辺の構成要素の構成を示すブロック図である。

【図１２】プロセッサ３１０の動作について説明するた
めの、６４ビットデータを扱う処理の一例を示すフロー
チャートである。

【図１３】図１２に示す処理をプロセッサ３１０に行わ
せる場合のプログラムの実行形式コードの例と実行順序
とを示す。

【図１４】図１２に示す処理を従来のプロセッサに行わ
せる場合のプログラムの実行形式コードの例と実行順序
とを示す。

【図１５】コンパイル装置２００の構成を示すブロック
図である。

【図１６】依存グラフを説明するためのプログラムＰ８
０を示す。

【図１７】プログラムＰ８０に対応する依存グラフＧ１
００を視覚的に表現したものである。

【図１８】参照格納資源テーブルの一例を示す。

【図１９】命令再配置部１１１の処理の詳細を示すフロ
ーチャートである。

【図２０】コンパイル装置２００の動作を説明するため
に一例として用いるプログラムＰ９０を示す。

【図２１】プログラムＰ９０を基にして、依存関係解析
部１１０により生成された依存グラフＧ１２０を視覚的
に表現したものである。

【図２２】プログラムＰ９０に対応し、コンパイル装置
２００により生成された実行形式コードとその実行グル
ープとを示す。

【図２３】従来のコンパイル装置により生成された依存
グラフＧ１３０を視覚的に表現したものである。プログ
ラムＰ９０に対応している。

【図２４】従来のコンパイル装置により生成された最終
的な実行形式コードであるプログラムＰ１１０と実行の
順序とを示す。

【図２５】本発明に係る別の１の実施の形態としてのプ
ロセッサ５００の命令レジスタ１７０及びその周辺の構
成要素の構成を示すブロック図である。

【図２６】プロセッサ５００に対応するコンパイル装置
によって命令の並べ替えが施されて生成されたプログラ
ムＰ１２０と各サイクルで実行される命令を示す。

【図２７】プログラムＰ１２０を従来のプロセッサにて
実行する場合におけるサイクルを示す。

【符号の説明】

２０ 命令供給発行部 ２１ 命令フェッチ部 ２２ 命令バッファ ２３ 命令レジスタ ３０ 解読部 ３１ 命令発行制御部 ３２ 命令デコーダ ３３ 第１命令デコーダ ３４ 第２命令デコーダ ３５ 第３命令デコーダ ４０ 実行部 ４１ 実行制御部 ４２ ＰＣ部 ４３ レジスタファイル ４４ 第１演算部 ４５ 第２演算部 ４６ 第３演算部 ４７ オペランドアクセス部 ４８ データバス ４９ データバス １００ コンパイラ上流部 １０１ アセンブラコード生成部 １０２ 命令スケジューリング部 １０３ オブジェクトコード生成部 １１０ 依存関係解析部 １１１ 命令再配置部 １１２ 実行境界付加部 １２０ 命令集合化部 １３０ ソースコード記憶部 １４０ オブジェクトコード記憶部 １７０ 命令レジスタ １７１ 命令発行制御部 １７２ 命令デコーダ １７３ 第１命令デコーダ １７４ 第２命令デコーダ １７５ 第３命令デコーダ ２００ コンパイル装置 ２１０ コンパイル部 ２３１ 命令レジスタＡ ２３２ 命令レジスタＢ ２３３ 命令レジスタＣ ２３４ 命令レジスタＤ ３００ 応用装置 ３１０ プロセッサ ４００ プログラム実行システム ５００ プロセッサ １７０１ 命令レジスタＡ １７０２ 命令レジスタＢ １７０３ 命令レジスタＣ １７０４ 命令レジスタＤ

Claims (20)

【特許請求の範囲】
1. 【請求項１】 複数の命令を１のサイクルにおいて実行
   するプロセッサであって、 レジスタと命令読出手段と解読手段とアクセス手段とを
   含み、 前記命令読出手段は、外部のプログラムから少なくとも
   第１命令と第２命令とを含む複数の命令を読み出し、 前記第１命令は、１のレジスタの全部又は部分である第
   １領域へのアクセス指示を含み、前記第２命令は、前記
   レジスタの全部又は部分である第２領域へのアクセス指
   示を含み、ここで、前記第１領域が前記レジスタの全部
   の領域である場合には、前記第２領域は前記レジスタの
   部分の領域であり、前記第２領域が前記レジスタの全部
   の領域である場合には、前記第１領域は前記レジスタの
   部分の領域であり、また、前記２個のアクセス指示のう
   ち少なくとも１個は、前記レジスタの全部又は部分の領
   域へのデータの格納の指示であり、 前記解読手段は、１のサイクルにおいて、読み出された
   命令毎に命令を解読し、命令に含まれる少なくともレジ
   スタとレジスタの領域とに関する解読情報を出力し、 前記解読情報は、少なくとも前記レジスタと前記第１領
   域と前記第２領域とに関する情報を含み、 前記アクセス手段は、１のサイクルにおいて、前記解読
   情報に含まれる前記レジスタの前記第１領域へのアクセ
   スと、前記レジスタの前記第２領域へのアクセスとを実
   行することを特徴とするプロセッサ。
2. 【請求項２】 前記各命令は、並列実行の可否を示す並
   列実行情報を含み、 前記解読手段は、 前記命令に含まれている並列実行情報を基にして、１の
   サイクルにおいて実行する命令の集合を決定する命令発
   行制御部と、 読み出された前記複数の命令のうち、前記集合に含まれ
   る命令を解読し、他の命令の解読を停止する命令解読部
   とを含むことを特徴とする請求項１に記載のプロセッ
   サ。
3. 【請求項３】 前記解読情報は、命令に含まれるオペコ
   ードを含み、 前記プロセッサは、さらに、 １のサイクルにおいて、前記解読情報に含まれるオペコ
   ードとレジスタとレジスタの領域とに関する情報とに基
   づいて、命令毎に演算又はメモリアクセスを行い、演算
   情報を生成する演算手段を含み、 前記演算情報は、前記第１命令による第１演算情報と、
   前記第２命令による第２演算情報とを含み、 レジスタへデータを格納する前記アクセス手段は、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第１領域に対応する情報を１のレジス
   タの前記第１領域へ書き込む第１選択部と、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第２領域に対応する情報を１のレジス
   タの前記第２領域へ書き込む第２選択部と、 １のサイクルにおいて、前記解読情報に含まれる前記レ
   ジスタと前記第１領域とに関する情報に基づいて、前記
   第１選択部に対して、前記第１演算情報を選択し、前記
   第１演算情報を前記レジスタの前記第１領域へ書き込む
   ように制御し、前記解読情報に含まれる前記レジスタと
   前記第２領域とに関する情報に基づいて、前記第２選択
   部に対して、前記第２演算情報を選択し、前記第２演算
   情報を前記レジスタの前記第２領域へ書き込むように制
   御するレジスタ書込制御部とを含むことを特徴とする請
   求項２に記載のプロセッサ。
4. 【請求項４】 前記第１命令に含まれるアクセスの対象
   となる前記第１領域と、前記第２命令に含まれるアクセ
   スの対象となる前記第２領域とは、交わりがなく、それ
   ぞれ部分の領域であり、 前記第１命令は、前記レジスタの第１領域へのデータの
   格納指示を含み、前記第２命令は、前記レジスタの前記
   第２領域からのデータの参照指示を含み、 前記アクセス手段は、１のサイクルにおいて、レジスタ
   の第１領域へのデータの格納と、前記レジスタの第２領
   域からのデータの参照とを実行することを特徴とする請
   求項２に記載のプロセッサ。
5. 【請求項５】 前記解読情報は、命令に含まれるオペコ
   ードを含み、 前記プロセッサは、さらに、 １のサイクルにおいて、前記解読情報に含まれるオペコ
   ードとレジスタとレジスタの領域とに関する情報とに基
   づいて、命令毎に演算又はメモリアクセスを行い、演算
   情報を生成する演算手段を含み、 前記演算情報は、前記第１命令による第１演算情報と、
   前記第２命令による第２演算情報とを含み、 レジスタへデータを格納する前記アクセス手段は、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第１領域に対応する情報を１のレジス
   タの前記第１領域へ書き込む第１選択部と、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第２領域に対応する情報を１のレジス
   タの前記第２領域へ書き込む第２選択部と、 １のサイクルにおいて、前記解読情報に含まれる前記レ
   ジスタと前記第１領域とに関する情報に基づいて、前記
   第１選択部に対して、前記第１演算情報を選択し、前記
   第１演算情報を前記レジスタの前記第１領域へ書き込む
   ように制御し、前記解読情報に含まれる前記レジスタと
   前記第２領域とに関する情報に基づいて、前記第２選択
   部に対して、前記第２演算情報を選択し、前記第２演算
   情報を前記レジスタの前記第２領域へ書き込むように制
   御するレジスタ書込制御部とを含むことを特徴とする請
   求項４に記載のプロセッサ。
6. 【請求項６】 前記第１命令に含まれるアクセスの対象
   となる前記第１領域と、前記第２命令に含まれるアクセ
   スの対象となる前記第２領域とは、交わりがなく、それ
   ぞれ部分の領域であり、 前記第１命令は、前記レジスタの第１領域へのデータの
   格納指示を含み、前記第２命令は、前記レジスタの前記
   第２領域へのデータの格納指示を含み、 前記アクセス手段は、１のサイクルにおいて、レジスタ
   の第１領域へのデータの格納と、前記レジスタの第２領
   域へのデータの格納とを実行することを特徴とする請求
   項２に記載のプロセッサ。
7. 【請求項７】 前記解読情報は、命令に含まれるオペコ
   ードを含み、 前記プロセッサは、さらに、 １のサイクルにおいて、前記解読情報に含まれるオペコ
   ードとレジスタとレジスタの領域とに関する情報とに基
   づいて、命令毎に演算又はメモリアクセスを行い、演算
   情報を生成する演算手段を含み、 前記演算情報は、前記第１命令による第１演算情報と、
   前記第２命令による第２演算情報とを含み、 レジスタへデータを格納する前記アクセス手段は、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第１領域に対応する情報を１のレジス
   タの前記第１領域へ書き込む第１選択部と、 前記第１演算情報と、前記第２演算情報と、他の命令に
   よる演算情報とのうちの１の演算情報を選択し、選択し
   た演算情報の前記第２領域に対応する情報を１のレジス
   タの前記第２領域へ書き込む第２選択部と、 １のサイクルにおいて、前記解読情報に含まれる前記レ
   ジスタと前記第１領域とに関する情報に基づいて、前記
   第１選択部に対して、前記第１演算情報を選択し、前記
   第１演算情報を前記レジスタの前記第１領域へ書き込む
   ように制御し、前記解読情報に含まれる前記レジスタと
   前記第２領域とに関する情報に基づいて、前記第２選択
   部に対して、前記第２演算情報を選択し、前記第２演算
   情報を前記レジスタの前記第２領域へ書き込むように制
   御するレジスタ書込制御部とを含むことを特徴とする請
   求項６に記載のプロセッサ。
8. 【請求項８】 前記第１命令に含まれるアクセスの対象
   となる前記第１領域と、前記第２命令に含まれるアクセ
   スの対象となる前記第２領域とは、第３領域において重
   なりを有し、 前記第１命令は、前記レジスタの第１領域へのデータの
   格納指示を含み、前記第２命令は、前記レジスタの前記
   第２領域へのデータの格納指示を含み、 前記アクセス手段は、１のサイクルにおいて、レジスタ
   の第１領域から第３領域を除く領域へのデータの格納
   と、レジスタの第３領域へのデータの格納と、前記レジ
   スタの第２領域から第３領域を除く領域へのデータの格
   納とを実行することを特徴とする請求項２に記載のプロ
   セッサ。
9. 【請求項９】 前記アクセス手段は、前記プログラム内
   において、第１命令及び第２命令のうち、後方に記録さ
   れている命令により、前記レジスタの第３領域へのデー
   タの格納を行うように決定することを特徴とする請求項
   ８に記載のプロセッサ。
10. 【請求項１０】 前記アクセス手段は、あらかじめ命令
    の種類毎に優先度を記憶しており、前記優先度を用い
    て、第１命令及び第２命令のうち、いずれの命令によ
    り、前記レジスタの第３領域へのデータの格納を行うか
    を決定することを特徴とする請求項８に記載のプロセッ
    サ。
11. 【請求項１１】 前記解読情報は、命令に含まれるオペ
    コードを含み、 前記プロセッサは、さらに、 １のサイクルにおいて、前記解読情報に含まれるオペコ
    ードとレジスタとレジスタの領域とに関する情報とに基
    づいて、命令毎に演算又はメモリアクセスを行い、演算
    情報を生成する演算手段を含み、 前記演算情報は、前記第１命令による第１演算情報と、
    前記第２命令による第２演算情報とを含み、 レジスタへデータを格納する前記アクセス手段は、 前記第１演算情報と、前記第２演算情報と、他の命令に
    よる演算情報とのうちの１の演算情報を選択し、選択し
    た演算情報の前記第１領域に対応する情報を１のレジス
    タの前記第１領域へ書き込む第１選択部と、 前記第１演算情報と、前記第２演算情報と、他の命令に
    よる演算情報とのうちの１の演算情報を選択し、選択し
    た演算情報の前記第２領域に対応する情報を１のレジス
    タの前記第２領域へ書き込む第２選択部と、 １のサイクルにおいて、前記解読情報に含まれる前記レ
    ジスタと前記第１領域とに関する情報に基づいて、前記
    第１選択部に対して、前記第１演算情報を選択し、前記
    第１演算情報を前記レジスタの前記第１領域へ書き込む
    ように制御し、前記解読情報に含まれる前記レジスタと
    前記第２領域とに関する情報に基づいて、前記第２選択
    部に対して、前記第２演算情報を選択し、前記第２演算
    情報を前記レジスタの前記第２領域へ書き込むように制
    御するレジスタ書込制御部とを含むことを特徴とする請
    求項８に記載のプロセッサ。
12. 【請求項１２】 前記解読手段は、命令解読部と命令発
    行制御部とを含み、 前記命令解読部は、１のサイクルにおいて、読み出され
    る命令毎に、命令の解読又は解読の停止の指示により、
    命令を解読し命令に含まれる少なくともレジスタとレジ
    スタの領域とに関する解読情報を出力し、又は命令の解
    読を停止し、 ここで、前記解読される複数の命令には、少なくとも前
    記第１命令と前記第２命令とが含まれ、前記解読情報
    は、少なくとも前記レジスタと前記第１領域と前記第２
    領域とに関する情報を含み、 前記命令発行制御部は、 １のサイクルにおいて、読み出される命令毎に、命令を
    解読する指示を前記命令解読部へ出力することにより、
    前記命令解読部に対して各命令を解読するように制御
    し、 前記命令解読部による各命令の解読後に、前記レジスタ
    と前記第１領域と前記第２領域とに関する情報を含む解
    読情報を受け取り、前記第１領域と前記第２領域とが同
    一領域であるか否かを判断し、同一領域であると判断す
    る場合に、前記第２命令の解読を停止する指示を前記命
    令解読部へ出力することにより、前記命令解読部に対し
    て前記第２命令の解読を停止するように制御することを
    特徴とする請求項１に記載のプロセッサ。
13. 【請求項１３】 前記命令発行制御部は、 命令の種類と、前記命令がデータを参照し又はデータを
    格納するレジスタの領域との組を複数個含む参照格納資
    源表を含み、 前記命令発行制御部は、前記解読情報から、前記参照格
    納資源表を用いて、各命令に含まれるレジスタの領域に
    関する情報を取得することを特徴とする請求項１２に記
    載のプロセッサ。
14. 【請求項１４】 前記解読情報は、命令に含まれるオペ
    コードを含み、 前記プロセッサは、さらに、 １のサイクルにおいて、前記解読情報に含まれるオペコ
    ードとレジスタとレジスタの領域とに関する情報とに基
    づいて、命令毎に演算又はメモリアクセスを行い、演算
    情報を生成する演算手段を含み、 前記演算情報は、前記第１命令による第１演算情報と、
    前記第２命令による第２演算情報とを含み、 レジスタへデータを格納する前記アクセス手段は、 前記第１演算情報と、前記第２演算情報と、他の命令に
    よる演算情報とのうちの１の演算情報を選択し、選択し
    た演算情報の前記第１領域に対応する情報を１のレジス
    タの前記第１領域へ書き込む第１選択部と、 前記第１演算情報と、前記第２演算情報と、他の命令に
    よる演算情報とのうちの１の演算情報を選択し、選択し
    た演算情報の前記第２領域に対応する情報を１のレジス
    タの前記第２領域へ書き込む第２選択部と、 １のサイクルにおいて、前記解読情報に含まれる前記レ
    ジスタと前記第１領域とに関する情報に基づいて、前記
    第１選択部に対して、前記第１演算情報を選択し、前記
    第１演算情報を前記レジスタの前記第１領域へ書き込む
    ように制御し、前記解読情報に含まれる前記レジスタと
    前記第２領域とに関する情報に基づいて、前記第２選択
    部に対して、前記第２演算情報を選択し、前記第２演算
    情報を前記レジスタの前記第２領域へ書き込むように制
    御するレジスタ書込制御部とを含むことを特徴とする請
    求項１３に記載のプロセッサ。
15. 【請求項１５】 高級言語により記述されたソースプロ
    グラムからオブジェクトコードを生成するコンパイル装
    置であって、 高級言語により記述されたソースプログラムを記憶して
    いる記憶手段と、 前記記憶手段からソースプログラムを読み出し、読み出
    したソースプログラムに翻訳処理を施して、レジスタに
    関する情報を含む１以上の実行形式命令から構成される
    実行形式プログラムを生成する実行形式コード生成手段
    と、 前記実行形式プログラム中の１以上の実行形式命令を、
    各実行形式命令に含まれるレジスタの一部分の領域に関
    する情報に基づいて、並列実行できる複数の実行形式命
    令が隣接するように並べ換える命令スケジューリング手
    段と、 並べ換えられた各実行形式命令を基にして、オブジェク
    トコードを生成するオブジェクトコード生成手段とを含
    むことを特徴とするコンパイル装置。
16. 【請求項１６】 前記命令スケジューリング手段は、 前記１以上の実行形式命令について、各実行形式命令が
    並べられている順序と、各実行形式命令に含まれるレジ
    スタの一部分の領域に関する情報とに基づいて、各実行
    形式命令間の依存関係を示す依存関係情報を生成する依
    存関係解析部と、 生成された前記依存関係情報に基づいて、並列実行可能
    な命令の集合を決定し、また、前記実行形式命令を再配
    置する命令再配置部と、 前記決定された集合毎に、並列実行の可否を示す並列実
    行情報を付加する実行境界付加部とを含むことを特徴と
    する請求項１５に記載のコンパイル装置。
17. 【請求項１７】 前記依存関係解析部は、 実行形式命令の種類と、前記実行形式命令がデータを参
    照し、又はデータを格納するレジスタの一部分の領域と
    の組を複数個含む参照格納資源表と、 各実行形式命令に含まれるレジスタの一部分の領域に関
    する情報を参照格納資源表から取得する資源取得部と、 各実行形式命令が並べられている順序と、前記取得した
    レジスタの一部分の領域に関する情報とに基づいて、各
    実行形式命令間の依存関係を示す依存関係情報を生成す
    る依存関係生成部とを含むことを特徴とする請求項１６
    に記載のコンパイル装置。
18. 【請求項１８】 高級言語により記述されたソースプロ
    グラムを記憶している記憶手段を備えるコンパイル装置
    により用いられ、前記ソースプログラムからオブジェク
    トコードを生成するコンパイルプログラムを記録してい
    るコンピュータ読み取り可能な記録媒体であって、 前記コンパイルプログラムは、 前記記憶手段からソースプログラムを読み出し、読み出
    したソースプログラムに翻訳処理を施して、レジスタに
    関する情報を含む１以上の実行形式命令から構成される
    実行形式プログラムを生成する実行形式コード生成ステ
    ップと、 前記実行形式プログラム中の１以上の実行形式命令を、
    各実行形式命令に含まれるレジスタの一部分の領域に関
    する情報に基づいて、並列実行できる複数の実行形式命
    令が隣接するように並べ換える命令スケジューリングス
    テップと、 並べ換えられた各実行形式命令を基にして、オブジェク
    トコードを生成するオブジェクトコード生成ステップと
    を含むことを特徴とする記録媒体。
19. 【請求項１９】 前記命令スケジューリングステップ
    は、 前記１以上の実行形式命令について、各実行形式命令が
    並べられている順序と、各実行形式命令に含まれるレジ
    スタの一部分の領域に関する情報とに基づいて、各実行
    形式命令間の依存関係を示す依存関係情報を生成する依
    存関係解析サブステップと、 生成された前記依存関係情報に基づいて、並列実行可能
    な命令の集合を決定し、また、前記実行形式命令を再配
    置する命令再配置サブステップと、 前記決定された集合毎に、並列実行の可否を示す並列実
    行情報を付加する実行境界付加サブステップとを含むこ
    とを特徴とする請求項１８に記載の記録媒体。
20. 【請求項２０】 前記コンパイル装置は、 実行形式命令の種類と、前記実行形式命令がデータを参
    照し、又はデータを格納するレジスタの一部分の領域と
    の組を複数個含む参照格納資源表を有し、 前記依存関係解析サブステップは、 各実行形式命令に含まれるレジスタの一部分の領域に関
    する情報を参照格納資源表から取得する資源取得サブス
    テップと、 各実行形式命令が並べられている順序と、前記取得した
    レジスタの一部分の領域に関する情報とに基づいて、各
    実行形式命令間の依存関係を示す依存関係情報を生成す
    る依存関係生成サブステップとを含むことを特徴とする
    請求項１９に記載の記録媒体。