JP2000214190A - Amplification circuit with input capacitance adjustment circuit - Google Patents

Amplification circuit with input capacitance adjustment circuit

Info

Publication number
JP2000214190A
JP2000214190A JP11013782A JP1378299A JP2000214190A JP 2000214190 A JP2000214190 A JP 2000214190A JP 11013782 A JP11013782 A JP 11013782A JP 1378299 A JP1378299 A JP 1378299A JP 2000214190 A JP2000214190 A JP 2000214190A
Authority
JP
Japan
Prior art keywords
circuit
voltage dividing
input
input capacitance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013782A
Other languages
Japanese (ja)
Inventor
Ryuichi Jinbo
隆一 神保
Daisuke Tanimura
大輔 谷村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP11013782A priority Critical patent/JP2000214190A/en
Publication of JP2000214190A publication Critical patent/JP2000214190A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectuate precise adjustment with good temperature characteristic and linearity and with high resolution by changing the voltage ratio of a voltage divider circuit, thereby increasing/decreasing charges stored in a capacitor and adjusting the input capacitance of an amplifier circuit. SOLUTION: An input capacitance C6 of an operational amplifier 1 is adjusted with utilization of a capacitor C7 and a voltage divider circuit 10. An input capacitance adjusting circuit is set which includes the voltage divider circuit 10, whose voltage dividing ratio set between an output terminal 52 and a ground potential point can be changed digitally and the capacitor set between a voltage dividing point of the voltage divider circuit and an input terminal of the operational amplifier 1. The input capacitance adjusting circuit adjusts the input capacitance C6 by changing the voltage dividing ratio of the voltage divider circuit 10. Accordingly, the input capacitance can be adjusted digitally. The circuit is adaptable to an automatically calibrating measuring apparatus by controlling the voltage divider circuit 10 with using a CPU.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、演算増幅器を用い
て構成された増幅回路に関し、特に演算増幅器の入力容
量調整回路の改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit using an operational amplifier, and more particularly to an improvement in an input capacitance adjusting circuit of the operational amplifier.

【0002】[0002]

【従来の技術】従来の入力容量調整回路付き増幅回路の
構成を図3を用いて説明する。同図において、入力端子
51は、抵抗R3の一端に接続され、抵抗R3の他の一
端は抵抗R4の一端と、可変容量コンデンサC5の一端
と、演算増幅器1の入力端子に接続されている。前記演
算増幅器1の出力は出力端子52に接続されると共に、
帰還路を介して演算増幅器1の反転入力に接続されてい
る。
2. Description of the Related Art The configuration of a conventional amplifier circuit with an input capacitance adjusting circuit will be described with reference to FIG. In the figure, an input terminal 51 is connected to one end of a resistor R3, and the other end of the resistor R3 is connected to one end of a resistor R4, one end of a variable capacitor C5, and an input terminal of the operational amplifier 1. The output of the operational amplifier 1 is connected to an output terminal 52,
It is connected to the inverting input of the operational amplifier 1 via a feedback path.

【0003】また、前記抵抗R4の他の一端と、可変容
量コンデンサC5の他の一端は接地電位点に接続されて
いる。更に、高域補正用コンデンサC2は、前記抵抗R
3に並列に接続されている。
The other end of the resistor R4 and the other end of the variable capacitor C5 are connected to a ground potential point. Further, the high-frequency correction capacitor C2 is connected to the resistor R
3 are connected in parallel.

【0004】このような構成の増幅回路において、入力
電圧einは、抵抗R3と抵抗R4によって構成された
抵抗分圧回路31によって分圧され、この分圧された電
圧が演算増幅器1の入力端子に入力される。この信号
は、演算増幅器1によって増幅され、出力電圧eout
として、出力端子52に出力される。
In the amplifier circuit having such a configuration, an input voltage ein is divided by a resistor voltage dividing circuit 31 composed of a resistor R3 and a resistor R4, and the divided voltage is supplied to an input terminal of the operational amplifier 1. Will be entered. This signal is amplified by the operational amplifier 1 and the output voltage eout
Is output to the output terminal 52.

【0005】前記抵抗分圧回路の分圧比Aは、 A=R4/(R3+R4) (1) で、表すことができる。但し、上記の記号は各素子の抵
抗値及び静電容量値である。また、以後、各式に用いる
記号は、各素子の抵抗値及び静電容量値とする。
[0005] The voltage dividing ratio A of the resistor voltage dividing circuit can be expressed by the following equation: A = R4 / (R3 + R4) (1) However, the above symbols are the resistance value and the capacitance value of each element. Hereinafter, symbols used in each equation are the resistance value and the capacitance value of each element.

【0006】また、入力電圧einと出力電圧eout
の関係は、演算増幅器1の増幅率をGとすると、 eout=A×G×ein (2) で、表すことができる。
Also, the input voltage ein and the output voltage eout
Can be expressed by eout = A × G × ein (2), where G is the amplification factor of the operational amplifier 1.

【0007】ところが、一般的に演算増幅器には数pF
程度の入力容量C6が存在し、その値は同じ品種の部品
でも製造プロセスに起因する要因等により、ばらつきが
あるため、f点から演算増幅器1側の回路32の静電容
量を一定値にして使用したい場合、不都合が生じる。
However, generally, an operational amplifier has several pF.
Input capacitance C6, and the value of the same type of parts varies due to factors caused by the manufacturing process, etc., so that the capacitance of the circuit 32 on the operational amplifier 1 side from the point f is set to a constant value. If you want to use it, inconvenience arises.

【0008】そこで、前記f点から演算増幅器1側の回
路32の静電容量を調整するため、可変容量コンデンサ
C5を演算増幅器1の入力端子と、接地電位点の間に接
続する。このような接続を行うことにより、可変容量コ
ンデンサC5と前記入力容量C6とは並列に接続された
ことと等価になるため、前記可変容量コンデンサC5を
調整することにより、入力容量C6との合計静電容量を
所望の一定値に合わせることができる。
Therefore, in order to adjust the capacitance of the circuit 32 on the operational amplifier 1 side from the point f, a variable capacitor C5 is connected between the input terminal of the operational amplifier 1 and the ground potential point. By making such a connection, the variable capacitor C5 and the input capacitor C6 are equivalent to being connected in parallel. Therefore, by adjusting the variable capacitor C5, the total capacitance of the input capacitor C6 and the variable capacitor C5 is adjusted. The capacitance can be adjusted to a desired constant value.

【0009】つまり、可変容量コンデンサC5は、演算
増幅器1の入力容量調整回路として機能し、これを調整
することによって演算増幅器1の入力容量C6を調整す
ることが可能である。
That is, the variable capacitor C5 functions as an input capacitance adjusting circuit of the operational amplifier 1, and by adjusting this, the input capacitance C6 of the operational amplifier 1 can be adjusted.

【0010】また、上記のような構成によって演算増幅
器1の入力容量を調整する回路における他の利点を以下
に説明する。
Another advantage of the circuit for adjusting the input capacitance of the operational amplifier 1 with the above configuration will be described below.

【0011】上記に説明した構成の増幅回路では、前記
入力容量C6と、演算増幅器1の入力端子から抵抗分圧
回路31側を見込んだ抵抗値(入力電圧einの信号源
抵抗を0とした場合、R3とR4の並列抵抗値であ
る。)とで低域濾波器が形成されてしまうため、入力信
号einに対する周波数特性は、前記低域濾波器の帯域
によって制限された応答特性となる。
In the amplifier circuit having the above-described configuration, the input capacitance C6 and the resistance value from the input terminal of the operational amplifier 1 to the resistance voltage dividing circuit 31 side (when the signal source resistance of the input voltage ein is 0). , R3 and R4), a low-pass filter is formed, and the frequency characteristic of the input signal ein is a response characteristic limited by the band of the low-pass filter.

【0012】そこで、上記の狭帯域化を改善するため
に、高域補正用コンデンサC2を抵抗R3に並列に接続
し、前記可変容量コンデンサC5を、 R3:R4=(C5+C6):C2 (3) が成立するように調整すれば、同図の増幅回路の周波数
特性は平坦となり、周波数によらず一定の分圧比を保つ
ことが可能となる。またここで用いられる演算増幅器1
は、乗算や減算等の演算目的に用いる場合であっても緩
衝器として用いられる場合であっても同様の効果を得る
ことが可能である。
Therefore, in order to improve the above-mentioned narrowing of the band, a high-frequency correcting capacitor C2 is connected in parallel with a resistor R3, and the variable capacitor C5 is connected as follows: R3: R4 = (C5 + C6): C2 (3) Is established, the frequency characteristics of the amplifier circuit shown in FIG. 11 become flat, and a constant voltage division ratio can be maintained regardless of the frequency. The operational amplifier 1 used here
Can obtain the same effect regardless of whether it is used for calculation purposes such as multiplication or subtraction or when it is used as a shock absorber.

【0013】[0013]

【発明が解決しようとする課題】ところが、上記に説明
した従来の入力容量調整回路付き増幅回路では、可変容
量コンデンサC5として一般的に回転機構を有するトリ
マコンデンサが用いられるが、このコンデンサには、温
度特性が固定容量のコンデンサに比べ著しく悪いため温
度変動によって調整後も周波数特性が変化してしまうこ
とや、容量調整を手動で行う必要があるため効率が悪い
こと、及び高い周波数での特性劣化を防止するために構
造上大きくできず、そのため調整分解能が比較的粗いこ
と等の問題点がある。
However, in the conventional amplifier circuit with an input capacitance adjusting circuit described above, a trimmer capacitor having a rotating mechanism is generally used as the variable capacitance capacitor C5. Temperature characteristics are significantly worse than fixed-capacitance capacitors, causing frequency characteristics to change even after adjustment due to temperature fluctuations; manual adjustment of capacitance requires poor efficiency; and characteristic deterioration at high frequencies Therefore, there is a problem that the adjustment resolution is relatively coarse.

【0014】また、上記手動調整を行うことに起因する
問題と、調整精度の欠点を補う提案が、特開平7−11
3857号で成されている。これは、前記可変容量コン
デンサC5の代わりに可変容量ダイオードを用い、その
端子間容量を決定する逆方向印加電圧をD/A変換器に
より印加している。これにより、D/A変換器をCPU
からシステム的に制御することにより自動調整を実現す
ると共に、前記D/A変換器を用いることにより高分解
能で精細な調整分解能を実現している。
Japanese Patent Laid-Open No. 7-11 / 1999 proposes a proposal for compensating for the problem caused by the manual adjustment and the disadvantage of the adjustment accuracy.
No. 3857. In this method, a variable capacitance diode is used in place of the variable capacitance capacitor C5, and a reverse applied voltage for determining the inter-terminal capacitance is applied by a D / A converter. As a result, the D / A converter is connected to the CPU.
The automatic adjustment is realized by controlling the system in a manner similar to that described above, and a high-resolution and fine adjustment resolution is realized by using the D / A converter.

【0015】しかしながら、この場合でも可変容量ダイ
オードの温度特性が、固定容量のコンデンサに比べ悪い
ため温度変動によって調整後も周波数特性が変化してし
まうことや、入力信号の大きさにより前記可変容量ダイ
オードの端子間容量が変化してしまい、結果的に分圧回
路の高周波での直線性が劣化すること等の問題があっ
た。
However, even in this case, the temperature characteristic of the variable capacitance diode is worse than that of the fixed capacitance capacitor, so that the frequency characteristic changes even after adjustment due to temperature fluctuation, and the variable capacitance diode varies depending on the magnitude of the input signal. In this case, there is a problem that the inter-terminal capacitance changes, and as a result, the linearity of the voltage dividing circuit at high frequencies deteriorates.

【0016】本発明は、上記問題を解決するもので、温
度特性や直線性が良く高分解能で精細な調整が可能で、
且つ、自動校正を行う測定装置にも対応が可能な入力容
量調整回路付き増幅回路を提供することを目的とする。
The present invention solves the above-mentioned problems, and has good temperature characteristics and linearity, and can perform fine adjustment with high resolution.
It is another object of the present invention to provide an amplifier circuit with an input capacitance adjusting circuit that can be used for a measuring device that performs automatic calibration.

【0017】[0017]

【課題を解決するための手段】このような目的を達成す
るために請求項1に記載の発明では、出力端子と接地電
位点との間に設けられる分圧比をデジタル値によって変
化させることが可能な電圧分圧回路と、前記電圧分圧回
路の電圧分圧点と前記演算増幅器の入力端子の間に設け
られるコンデンサを備え、前記電圧分圧回路の分圧比を
変化させることによって前記コンデンサに蓄えられる電
荷を加減し、入力容量を調整する入力容量調整回路を備
えたことを特徴とするものである。
According to the first aspect of the present invention, a voltage dividing ratio provided between an output terminal and a ground potential point can be changed by a digital value. A voltage dividing circuit, and a capacitor provided between a voltage dividing point of the voltage dividing circuit and an input terminal of the operational amplifier, and storing the voltage in the capacitor by changing a dividing ratio of the voltage dividing circuit. And an input capacitance adjusting circuit for adjusting the input capacitance by adjusting the input electric charge.

【0018】このことにより、デジタル値による入力容
量調整が可能となる。
As a result, the input capacitance can be adjusted based on the digital value.

【0019】請求項2に記載の発明では、請求項1に記
載の発明において、前記電圧分圧回路は、固定抵抗とF
ETを直列に接続し、前記FETのゲートにゲート電流
を供給するD/A変換器を備えたことを特徴とするもの
である。
According to a second aspect of the present invention, in the first aspect of the present invention, the voltage dividing circuit includes a fixed resistor and an F
An ET is connected in series, and a D / A converter for supplying a gate current to the gate of the FET is provided.

【0020】このことによって、可変容量コンデンサを
用いない入力容量調整回路を実現できる。
Thus, an input capacitance adjusting circuit that does not use a variable capacitor can be realized.

【0021】請求項3に記載の発明では、請求項1に記
載の発明において、前記電圧分圧回路は、前記D/A変
換器に設定されたデジタル値によって前記FETのゲー
ト電流を制御しドレイン−ソース間に流れる電流を変化
させることによって分圧比を調整するように構成された
ことを特徴とするものである。
According to a third aspect of the present invention, in the first aspect of the invention, the voltage dividing circuit controls a gate current of the FET by controlling a gate current of the FET by a digital value set in the D / A converter. The voltage dividing ratio is adjusted by changing the current flowing between the sources.

【0022】このことによって、前記電圧分圧回路の分
圧比をD/A変換器がもつ高分解能で精細な調整分解能
で調整することが可能となる。
This makes it possible to adjust the voltage dividing ratio of the voltage dividing circuit with the high resolution and fine adjustment resolution of the D / A converter.

【0023】請求項4に記載の発明では、請求項1に記
載の発明において、抵抗R3と他端が接地電位点に接続
された抵抗R4とを直列接続すると共に、前記抵抗R3
にコンデンサC2を並列接続し入力信号が抵抗R3に印
加され、抵抗R3と抵抗R4の共通接続点の出力が前記
増幅回路に与えられるように構成された入力分圧回路
と、前記R4と並列に接続されたコンデンサC8を備
え、 R3:R4=(C8+α):C2 が成立するようにαの値を電圧分圧回路により調整する
ことにより増幅回路の周波数特性を調整可能にしたこと
を特徴とするものである。
According to a fourth aspect of the present invention, in the first aspect of the present invention, a resistor R3 and a resistor R4 having the other end connected to a ground potential point are connected in series, and the resistor R3
And an input voltage dividing circuit configured so that an input signal is applied to a resistor R3 and an output of a common connection point between the resistors R3 and R4 is supplied to the amplifier circuit. A capacitor C8 connected thereto, wherein the frequency characteristic of the amplifier circuit can be adjusted by adjusting the value of α by a voltage divider circuit so that R3: R4 = (C8 + α): C2 holds. Things.

【0024】このことにより、増幅器の周波数特性を改
善することが可能である。
This makes it possible to improve the frequency characteristics of the amplifier.

【0025】[0025]

【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明に係る入力容量調整回路付き増
幅回路の構成図である。尚、同図において従来例で説明
した図3と同様の動作を行うものは、同一の符号を付し
その説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram of an amplifier circuit with an input capacitance adjusting circuit according to the present invention. In the same figure, those performing the same operations as in FIG. 3 described in the conventional example are denoted by the same reference numerals, and description thereof will be omitted.

【0026】図1において、従来例である図3と異なる
点は、可変容量コンデンサC5を固定容量のコンデンサ
C8に変更した点と、演算増幅器1の出力と接地電位点
との間に電圧分圧回路10を接続し、前記電圧分圧回路
10の電圧分圧点aと前記演算増幅器1の入力端子の間
にコンデンサC7を接続した点である。
FIG. 1 differs from FIG. 3 which is a conventional example in that the variable capacitor C5 is changed to a fixed-capacitance capacitor C8, and a voltage divider is provided between the output of the operational amplifier 1 and the ground potential point. The circuit 10 is connected, and a capacitor C7 is connected between the voltage dividing point a of the voltage dividing circuit 10 and the input terminal of the operational amplifier 1.

【0027】電圧分圧回路10は、固定抵抗11とFE
T12を直列に接続し、FET12のゲートにD/A変
換器13を接続して構成されたものである。これは、D
/A変換器13に設定されたデジタル値によって、FE
T12のドレイン−ソース間の電流を調整して、出力信
号eoutを分圧する回路である。
The voltage dividing circuit 10 includes a fixed resistor 11 and an FE
T12 is connected in series, and D / A converter 13 is connected to the gate of FET12. This is D
FE is determined by the digital value set in the A / A converter 13.
This circuit adjusts the current between the drain and source of T12 to divide the output signal eout.

【0028】ここで、本発明の増幅回路における演算増
幅器の入力容量調整の動作について説明する。
Here, the operation of adjusting the input capacitance of the operational amplifier in the amplifier circuit of the present invention will be described.

【0029】従来技術では、可変容量コンデンサC5の
静電容量を調整することによって、演算増幅器1の入力
容量C6を調整していたが、本発明の回路ではコンデン
サC7と電圧分割回路10を利用して調整する。
In the prior art, the input capacitance C6 of the operational amplifier 1 is adjusted by adjusting the capacitance of the variable capacitor C5. However, the circuit of the present invention utilizes the capacitor C7 and the voltage dividing circuit 10. Adjust.

【0030】演算増幅器1の入力端子と電圧分圧回路1
0の分圧点aの間に接続されたコンデンサC7の両端に
は、前記電圧分圧回路10の分圧比をBとすると、 A×ein―B×eout=A×ein−B×(A×B×ein) =(1−B×G)×A×ein (4) の電位差が生じる。
Input terminal of operational amplifier 1 and voltage dividing circuit 1
Assuming that the voltage dividing ratio of the voltage dividing circuit 10 is B, A × ein−B × eout = A × ein−B × (A × B × ein) = (1−B × G) × A × ein (4)

【0031】ここで、コンデンサC7に蓄積される電荷
Q7は、Q=C×Vより、 Q7=C7×(A×ein×(1−B×G)) =(1−B×G)×C7×(A×ein) (5) となり、上記(5)式の(A×ein)は、前記(2)
式から明らかなように、演算増幅器1の入力信号である
ことから、電圧分圧回路10から見たコンデンサC7は
(1−B×G)倍されていることと等価となることが分
かる。
Here, the charge Q7 stored in the capacitor C7 is given by Q7 = C7 × (A × ein × (1-B × G)) = (1-B × G) × C7 × (A × ein) (5), and (A × ein) in the above equation (5) is the above (2)
As is clear from the equation, since the input signal is the input signal of the operational amplifier 1, it is understood that the capacitor C7 viewed from the voltage dividing circuit 10 is equivalent to being multiplied by (1−B × G).

【0032】従って、電圧分圧回路10の分圧比を調整
することにより、演算増幅器1の入力容量C6と並列接
続されたことと等価のコンデンサC7に蓄えられる電荷
を調整することが可能となるため、f点から演算増幅器
1側を見た回路の入力容量を調整することが可能であ
る。
Therefore, by adjusting the voltage dividing ratio of the voltage dividing circuit 10, it is possible to adjust the charge stored in the capacitor C7 equivalent to being connected in parallel with the input capacitor C6 of the operational amplifier 1. , F, it is possible to adjust the input capacitance of the circuit as viewed from the operational amplifier 1 side.

【0033】また、本発明の増幅回路においても従来例
と同様に、前記入力容量C6と、演算増幅器1の入力端
子から抵抗分圧回路31側を見込んだ抵抗値とで低域濾
波器が形成されてしまうため、入力信号einに対する
周波数特性は、前記低域濾波器の帯域によって制限され
た応答特性となる。
Also, in the amplifier circuit of the present invention, similarly to the conventional example, a low-pass filter is formed by the input capacitor C6 and the resistance value from the input terminal of the operational amplifier 1 to the resistance voltage dividing circuit 31 side. Therefore, the frequency characteristic of the input signal ein is a response characteristic limited by the band of the low-pass filter.

【0034】そこで、上記の狭帯域化を改善するため
に、高域補正用コンデンサC2を抵抗R3に並列に接続
すると共に、前記電圧分圧回路10の分圧比を変化さ
せ、前記コンデンサC7に蓄えられる電荷調整し、その
静電容量を、 R3:R4=(C8+α):C2 (6) が成立するようなαの値に調整すれば、同図の増幅回路
の周波数特性は平坦となり、周波数によらず一定の分圧
比を保つことが可能となる。
Therefore, in order to improve the above-mentioned narrowing of the band, a high-frequency correcting capacitor C2 is connected in parallel with the resistor R3, and the voltage dividing ratio of the voltage dividing circuit 10 is changed to store the voltage in the capacitor C7. If the charge is adjusted and the capacitance is adjusted to the value of α such that R3: R4 = (C8 + α): C2 (6), the frequency characteristic of the amplifier circuit in FIG. Regardless, a constant partial pressure ratio can be maintained.

【0035】更に、以上説明した本発明に係わる入力容
量調整回路付き増幅回路を、図2に示した構成の測定器
に搭載することにより、入力容量の自動調整が可能な測
定器を実現することが可能となる。
Further, by mounting the above-described amplifier circuit with an input capacitance adjusting circuit according to the present invention on the measuring device having the configuration shown in FIG. 2, a measuring device capable of automatically adjusting the input capacitance is realized. Becomes possible.

【0036】図2において、入力端子51と抵抗R3の
間に信号切換えスイッチ61を接続し、その切換接点m
に調整信号発生器62を接続する。
In FIG. 2, a signal changeover switch 61 is connected between an input terminal 51 and a resistor R3.
Is connected to the adjustment signal generator 62.

【0037】前記信号切換えスイッチ61と調整信号発
生器62及びD/A変換器13はCPU63に接続さ
れ、その動作はCPU63から制御される。また、CP
U63には、出力端子52から出力される出力信号eo
utが入力されている。
The signal changeover switch 61, the adjustment signal generator 62 and the D / A converter 13 are connected to a CPU 63, the operation of which is controlled by the CPU 63. Also, CP
U63 has an output signal eo output from the output terminal 52.
ut has been entered.

【0038】このような構成の測定器において、通常測
定時は信号切換えスイッチ61の固定接点pを切換接点
n側に接続し、入力信号einを抵抗R3に入力する
が、自動容量調整時は、信号切換えスイッチ61の固定
接点pが切換接点m側に切換えられ、CPU63からの
命令によって、調整信号発生器62から出力される調整
用信号が抵抗R3に入力される。
In the measuring instrument having such a configuration, the fixed contact p of the signal changeover switch 61 is connected to the changeover contact n during normal measurement, and the input signal ein is inputted to the resistor R3. The fixed contact p of the signal changeover switch 61 is switched to the changeover contact m side, and the adjustment signal output from the adjustment signal generator 62 is input to the resistor R3 according to a command from the CPU 63.

【0039】CPU63は、前記調整用信号に対する出
力信号eoutから、最適な電圧分圧回路の分圧比を演
算し、D/A変換器13に前記分圧比に対応する設定値
を設定する。CPU63はこの動作を繰り返し、D/A
変換器13に設定する設定値が決定すると、信号切換え
スイッチ61を切換接点n側に切換え、自動容量調整を
終了する。
The CPU 63 calculates an optimum voltage dividing ratio of the voltage dividing circuit from the output signal eout corresponding to the adjusting signal, and sets a set value corresponding to the voltage dividing ratio in the D / A converter 13. The CPU 63 repeats this operation, and executes D / A
When the set value to be set in the converter 13 is determined, the signal changeover switch 61 is switched to the changeover contact n side, and the automatic capacity adjustment ends.

【0040】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
It should be noted that the foregoing description has been directed to specific preferred embodiments for the purpose of illustration and illustration of the invention. Therefore, the present invention is not limited to the above-described embodiments, and includes many more modifications without departing from the spirit thereof.
This includes deformation.

【0041】従って、前記電圧分圧回路10は上述した
D/A変換器13とFET12を組み合わせて構成した
ものに限らず、同様の動作を行うことが可能な回路であ
れば図1で説明した回路と同様の効果を得ることが可能
である。例えば、前記FET12の位置に直接D/A変
換器を挿入して前記分圧比を調整する構造のものであっ
ても図1で説明した回路と同様の効果を得ることが可能
である。
Therefore, the voltage dividing circuit 10 is not limited to the one configured by combining the D / A converter 13 and the FET 12 described above, but any circuit capable of performing the same operation is described with reference to FIG. An effect similar to that of the circuit can be obtained. For example, even with a structure in which a D / A converter is directly inserted at the position of the FET 12 to adjust the voltage division ratio, the same effect as the circuit described with reference to FIG. 1 can be obtained.

【0042】[0042]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項1に記載
の発明では、出力端子と接地電位点との間に設けられる
分圧比をデジタル値によって変化させることが可能な電
圧分圧回路と、前記電圧分圧回路の電圧分圧点と前記演
算増幅器の入力端子の間に設けられるコンデンサを備
え、前記電圧分圧回路の分圧比を変化させることによっ
て、入力容量を調整する入力容量調整回路を備えたこと
によって、デジタル値による入力容量調整が可能となる
ため、前記電圧分圧回路をCPUを用いて制御すること
により自動校正を行う測定装置にも対応が可能な入力容
量調整回路付き増幅回路を提供することが可能となる。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. According to the first aspect of the present invention, a voltage dividing circuit provided between an output terminal and a ground potential point is capable of changing a voltage dividing ratio by a digital value, and a voltage dividing point of the voltage dividing circuit. A capacitor provided between the input terminals of the operational amplifier, and an input capacitance adjusting circuit for adjusting an input capacitance by changing a voltage dividing ratio of the voltage dividing circuit, thereby adjusting an input capacitance by a digital value. Therefore, it is possible to provide an amplifier circuit with an input capacitance adjustment circuit that can also be used for a measurement device that performs automatic calibration by controlling the voltage division circuit using a CPU.

【0043】請求項2及び3に記載の発明では、請求項
1に記載された発明において、入力容量の調整回路が可
変容量コンデンサを用いずに抵抗とFETとD/A変換
器を用いて構成されたため、温度特性や直線性が良く高
分解能で精細な調整が可能な入力容量調整回路を実現す
ることが可能となる。
According to the second and third aspects of the present invention, in the first aspect of the present invention, the input capacitance adjusting circuit is configured using a resistor, a FET, and a D / A converter without using a variable capacitor. As a result, it is possible to realize an input capacitance adjustment circuit that has good temperature characteristics and linearity, and that can perform fine adjustment with high resolution.

【0044】請求項4に記載の発明では、請求項1に記
載された発明において、入力信号を分圧する抵抗分圧回
路と演算増幅器の入力容量によって発生する周波数特性
の劣化を防止することができる。
According to a fourth aspect of the present invention, in the first aspect of the present invention, it is possible to prevent deterioration in frequency characteristics caused by a resistance voltage dividing circuit for dividing an input signal and an input capacitance of an operational amplifier. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る入力容量調整回路付き増幅回路の
一実施例を示す構成図である。
FIG. 1 is a configuration diagram showing an embodiment of an amplifier circuit with an input capacitance adjustment circuit according to the present invention.

【図2】本発明に係る入力容量調整回路付き増幅回路の
応用例を説明する図である。
FIG. 2 is a diagram illustrating an application example of an amplifier circuit with an input capacitance adjusting circuit according to the present invention.

【図3】従来の入力容量調整回路付き増幅回路の一例を
示す構成図である。
FIG. 3 is a configuration diagram illustrating an example of a conventional amplifier circuit with an input capacitance adjustment circuit.

【符号の説明】[Explanation of symbols]

1 演算増幅器 10 電圧分圧回路 11 固定抵抗 12 FET 13 D/A変換器 31 抵抗分圧回路 51 入力端子 52 出力端子 61 入力信号切換スイッチ 62 調整信号発生器 63 CPU C2、C7、C8 固定容量コンデンサ C5 可変容量コンデンサ C6 入力容量 R3、R4 固定抵抗 DESCRIPTION OF SYMBOLS 1 Operational amplifier 10 Voltage divider 11 Fixed resistor 12 FET 13 D / A converter 31 Resistor divider 51 Input terminal 52 Output terminal 61 Input signal changeover switch 62 Adjustment signal generator 63 CPU C2, C7, C8 Fixed capacitor C5 Variable capacitance capacitor C6 Input capacitance R3, R4 Fixed resistance

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】演算増幅器を用いて構成された増幅回路に
おいて、出力端子と接地電位点との間に設けられる分圧
比をデジタル値によって変化させることが可能な電圧分
圧回路と、前記電圧分圧回路の電圧分圧点と前記演算増
幅器の入力端子の間に設けられるコンデンサを備え、前
記電圧分圧回路の分圧比を変化させることによって前記
コンデンサに蓄えられる電荷を加減し、増幅回路の入力
容量を調整する入力容量調整回路を備えたことを特徴と
する入力容量調整回路付き増幅回路。
A voltage divider provided between an output terminal and a ground potential point and capable of changing a voltage division ratio according to a digital value; A capacitor provided between a voltage dividing point of a voltage dividing circuit and an input terminal of the operational amplifier, and by changing a voltage dividing ratio of the voltage dividing circuit, a charge stored in the capacitor is adjusted to increase or decrease an input of the amplifier circuit. An amplifier circuit with an input capacitance adjusting circuit, comprising an input capacitance adjusting circuit for adjusting a capacitance.
【請求項2】前記電圧分圧回路は、固定抵抗とFETを
直列に接続し、前記FETのゲートにゲート電流を供給
するD/A変換器を備えたことを特徴とする請求項1に
記載の入力容量調整回路付き増幅回路。
2. The voltage dividing circuit according to claim 1, further comprising a D / A converter that connects a fixed resistor and an FET in series and supplies a gate current to a gate of the FET. Amplifier circuit with input capacitance adjustment circuit.
【請求項3】前記電圧分圧回路は、前記D/A変換器に
設定されたデジタル値によって前記FETのゲート電流
を制御しドレイン−ソース間に流れる電流を変化させる
ことによって分圧比を調整するように構成されたことを
特徴とする請求項1に記載の入力容量調整回路付き増幅
回路。
3. The voltage dividing circuit controls a gate current of the FET according to a digital value set in the D / A converter, and adjusts a voltage dividing ratio by changing a current flowing between a drain and a source. 2. The amplifying circuit with an input capacitance adjusting circuit according to claim 1, wherein the amplifying circuit is configured as follows.
【請求項4】前記増幅回路の前段に、抵抗R3と他端が
接地電位点に接続された抵抗R4とを直列接続すると共
に、前記抵抗R3にコンデンサC2を並列接続し入力信
号が抵抗R3に印加され、抵抗R3と抵抗R4の共通接
続点の出力が前記増幅回路に与えられるように構成され
た入力分圧回路と、前記R4と並列に接続されたコンデ
ンサC8を備え、 R3:R4=(C8+α):C2 (但し、上記の記号は各素子の抵抗値及び静電容量値で
ある)が成立するようにαの値を電圧分圧回路により調
整することにより増幅回路の周波数特性を調整可能にし
たことを特徴とする請求項1に記載の入力容量調整回路
付き増幅回路。
4. A resistor R3 and a resistor R4 having the other end connected to a ground potential point are connected in series with a preceding stage of the amplifier circuit, and a capacitor C2 is connected in parallel to the resistor R3 and an input signal is connected to the resistor R3. An input voltage dividing circuit configured to apply an output of a common connection point of the resistors R3 and R4 to the amplifier circuit; and a capacitor C8 connected in parallel with the R4, wherein R3: R4 = ( C8 + α): C2 (however, the above symbols are the resistance value and the capacitance value of each element), and the frequency characteristic of the amplifier circuit can be adjusted by adjusting the value of α by using a voltage divider circuit. 2. The amplifying circuit with an input capacitance adjusting circuit according to claim 1, wherein:
JP11013782A 1999-01-22 1999-01-22 Amplification circuit with input capacitance adjustment circuit Pending JP2000214190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11013782A JP2000214190A (en) 1999-01-22 1999-01-22 Amplification circuit with input capacitance adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013782A JP2000214190A (en) 1999-01-22 1999-01-22 Amplification circuit with input capacitance adjustment circuit

Publications (1)

Publication Number Publication Date
JP2000214190A true JP2000214190A (en) 2000-08-04

Family

ID=11842830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013782A Pending JP2000214190A (en) 1999-01-22 1999-01-22 Amplification circuit with input capacitance adjustment circuit

Country Status (1)

Country Link
JP (1) JP2000214190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741114B2 (en) 2001-05-10 2004-05-25 Hynix Semiconductor Inc. Apparatus for adjusting input capacitance of semiconductor device and fabricating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741114B2 (en) 2001-05-10 2004-05-25 Hynix Semiconductor Inc. Apparatus for adjusting input capacitance of semiconductor device and fabricating method
US6908821B2 (en) 2001-05-10 2005-06-21 Hynix Semiconductor Inc. Apparatus for adjusting input capacitance of semiconductor device and fabricating method

Similar Documents

Publication Publication Date Title
US8037755B2 (en) Physical quantity sensor
JP3350040B2 (en) Temperature compensated oscillator
US8127603B2 (en) Physical quantity sensor
US7245169B2 (en) Offset correcting method, offset correcting circuit, and electronic volume
US20040085135A1 (en) Circuit and a method for controlling the bias current in a switched capacitor circuit
JPH11220327A (en) Temperature compensation circuit for oscillator
US4760535A (en) Control circuit for tuning a high-frequency input circuit
US7671683B2 (en) Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor
JPH01108801A (en) Temperature compensation type pizo- electric oscillator
US6838929B2 (en) Integrated circuit arrangement comprising an active filter and a method for tuning an active filter
JP3095137B2 (en) Cut-off frequency stabilizer using transconductance
WO2007001907A1 (en) Wide dynamic range switching variable gain amplifier and control
JP2000214190A (en) Amplification circuit with input capacitance adjustment circuit
JP2001196899A (en) High frequency variable attenuation circuit
JP4237637B2 (en) Control of radio frequency output power
US12074577B2 (en) Active filter
US20230421133A1 (en) Active filter
JP2850987B2 (en) Frequency characteristic calibration device
JPH1047993A (en) Variable capacitance sensor system
US7057452B2 (en) Method and circuit for correcting the offset of an amplification chain
WO2008010331A1 (en) Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
JP2808195B2 (en) Time constant automatic adjustment circuit
JPH0535921B2 (en)
JP2605188Y2 (en) Voltage controlled crystal oscillator
US5290991A (en) Adjustment process of an electronic trip device