JP2000194604A - 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム - Google Patents
不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システムInfo
- Publication number
- JP2000194604A JP2000194604A JP10371266A JP37126698A JP2000194604A JP 2000194604 A JP2000194604 A JP 2000194604A JP 10371266 A JP10371266 A JP 10371266A JP 37126698 A JP37126698 A JP 37126698A JP 2000194604 A JP2000194604 A JP 2000194604A
- Authority
- JP
- Japan
- Prior art keywords
- key code
- data
- storage device
- card
- prevention function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】データアクセス許可用鍵コードを不正に入手し
てもデータアクセスができないようにする。 【解決手段】利用者データ及び鍵コードが格納されるデ
ータメモリ２２と、この鍵コードが読み出されて保持さ
れるレジスタ２８と、外部から供給される鍵コードが保
持されるレジスタ２４と、両レジスタの内容を比較する
比較回路２９と、該データが所定量アクセスされる毎
に、比較回路２９が一致を検出した場合に該データに対
するアクセスを行うメモリアクセス制御回路２６と、該
データが所定量アクセスされる毎にレジスタ２８内の鍵
コードを更新する鍵コード変更回路２０とを備えてい
る。
てもデータアクセスができないようにする。 【解決手段】利用者データ及び鍵コードが格納されるデ
ータメモリ２２と、この鍵コードが読み出されて保持さ
れるレジスタ２８と、外部から供給される鍵コードが保
持されるレジスタ２４と、両レジスタの内容を比較する
比較回路２９と、該データが所定量アクセスされる毎
に、比較回路２９が一致を検出した場合に該データに対
するアクセスを行うメモリアクセス制御回路２６と、該
データが所定量アクセスされる毎にレジスタ２８内の鍵
コードを更新する鍵コード変更回路２０とを備えてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、鍵コードにより不
正アクセスを防止する不正アクセス防止機能付記憶装
置、この不正アクセス防止機能付記憶装置との間でデー
タアクセスが行われるデータ処理装置、及び、両装置を
含むデータ処理システムに関する。
正アクセスを防止する不正アクセス防止機能付記憶装
置、この不正アクセス防止機能付記憶装置との間でデー
タアクセスが行われるデータ処理装置、及び、両装置を
含むデータ処理システムに関する。
【０００２】
【従来の技術】半導体チップを内蔵したＩＣカードは、
金融や医療などの分野で用いられ、その利用増大に伴
い、不正使用を困難にしてセキュリティを高めることが
要求されている。
金融や医療などの分野で用いられ、その利用増大に伴
い、不正使用を困難にしてセキュリティを高めることが
要求されている。
【０００３】図８は、ＩＣカード１０とホストコンピュ
ータ１１の間で端末装置１２を介してデータをアクセス
するシステムを示す概略ブロック図である。
ータ１１の間で端末装置１２を介してデータをアクセス
するシステムを示す概略ブロック図である。
【０００４】ＩＣカード１０に内蔵されたメモリには、
利用者データのみならず、ＩＣカード１０の製造番号等
のＩＣカード識別コード（ＩＤコード）、ホストコンピ
ュータ１１に対する利用者の暗唱番号、他の不正装置で
ＩＣカード１０の記憶内容が不正アクセスされるのを防
止するための鍵コードが格納されている。
利用者データのみならず、ＩＣカード１０の製造番号等
のＩＣカード識別コード（ＩＤコード）、ホストコンピ
ュータ１１に対する利用者の暗唱番号、他の不正装置で
ＩＣカード１０の記憶内容が不正アクセスされるのを防
止するための鍵コードが格納されている。
【０００５】これに対し、ホストコンピュータ１１の記
憶装置には、ＩＣカード識別コードと鍵コードとの対応
表が登録されている。ホストコンピュータ１１と端末装
置１２との間は回線で接続されている。端末装置１２
は、キーボード１３と、無線通信回路とを備えている。
ＩＣカード１０は、端末装置１２と通信するための無線
通信回路を備えている。
憶装置には、ＩＣカード識別コードと鍵コードとの対応
表が登録されている。ホストコンピュータ１１と端末装
置１２との間は回線で接続されている。端末装置１２
は、キーボード１３と、無線通信回路とを備えている。
ＩＣカード１０は、端末装置１２と通信するための無線
通信回路を備えている。
【０００６】図９は、図８のシステムのデータアクセス
動作を示すフローチャートである。以下、括弧内は図中
のステップ識別符号であり、Ｓはステップを示してい
る。
動作を示すフローチャートである。以下、括弧内は図中
のステップ識別符号であり、Ｓはステップを示してい
る。
【０００７】（Ｓ１，Ｓ２）ＩＣカード１０を携帯した
利用者が端末装置１２に接近すると、ＩＣカード１０と
端末装置１２との間で通信が開始され、ＩＣカード１０
から端末装置１２へ暗唱番号が送信される。
利用者が端末装置１２に接近すると、ＩＣカード１０と
端末装置１２との間で通信が開始され、ＩＣカード１０
から端末装置１２へ暗唱番号が送信される。
【０００８】（Ｓ３）この利用者は、端末装置１２のキ
ーボード１３を操作して暗唱番号を入力する。
ーボード１３を操作して暗唱番号を入力する。
【０００９】（Ｓ４）端末装置１２は、両暗唱番号が不
一致であると判定すると、ＩＣカード１０との間の通信
を終了する。
一致であると判定すると、ＩＣカード１０との間の通信
を終了する。
【００１０】（Ｓ５，Ｓ６）端末装置１２は、両暗唱番
号が一致していると判定すると、ＩＣカード１０から電
波を介してＩＣカード識別コードを受信し、これをホス
トコンピュータ１１へ送信する。
号が一致していると判定すると、ＩＣカード１０から電
波を介してＩＣカード識別コードを受信し、これをホス
トコンピュータ１１へ送信する。
【００１１】（Ｓ７，Ｓ８）ホストコンピュータ１１
は、上記対応表を参照して、このＩＣカード識別コード
に対応した鍵コードを検索し、見つけた鍵コードを端末
装置１２に送信する。
は、上記対応表を参照して、このＩＣカード識別コード
に対応した鍵コードを検索し、見つけた鍵コードを端末
装置１２に送信する。
【００１２】（Ｓ９）端末装置１２は、この鍵コードを
ＩＣカード１０へ電波で送信する。
ＩＣカード１０へ電波で送信する。
【００１３】（Ｓ１０、Ｓ１１）ＩＣカード１０は、こ
の鍵コードを受信し、そのメモリ内の鍵コードと一致し
ているかどうかを判定する。ＩＣカード１０は、両鍵コ
ードが不一致であれば該メモリへのアクセスを許可せ
ず、端末装置１２との間の通信を終了する。
の鍵コードを受信し、そのメモリ内の鍵コードと一致し
ているかどうかを判定する。ＩＣカード１０は、両鍵コ
ードが不一致であれば該メモリへのアクセスを許可せ
ず、端末装置１２との間の通信を終了する。
【００１４】（Ｓ１２，Ｓ１３）両鍵コードが一致して
おれば該メモリへのアクセスが許可され、電波を用い
て、端末装置１２を介しホストコンピュータ１１との間
でデータアクセスが行われる。
おれば該メモリへのアクセスが許可され、電波を用い
て、端末装置１２を介しホストコンピュータ１１との間
でデータアクセスが行われる。
【００１５】ホストコンピュータ１１は、多数の利用者
との間で時分割によるリアルタイム処理を行っているの
で、所定時間後、ＩＣカード１０と端末装置１２との間
の通信が中断される。通信再開後も上記Ｓ８〜Ｓ１１の
処理により鍵コードの確認が行われ、その後にＳ１２で
データアクセスが行われる。
との間で時分割によるリアルタイム処理を行っているの
で、所定時間後、ＩＣカード１０と端末装置１２との間
の通信が中断される。通信再開後も上記Ｓ８〜Ｓ１１の
処理により鍵コードの確認が行われ、その後にＳ１２で
データアクセスが行われる。
【００１６】このように、暗唱番号によりホストコンピ
ュータ１１は利用者が正しいことを確認することがで
き、鍵コードによりＩＣカード１０はホストコンピュー
タ１１が正しい装置であることを確認することができ
る。
ュータ１１は利用者が正しいことを確認することがで
き、鍵コードによりＩＣカード１０はホストコンピュー
タ１１が正しい装置であることを確認することができ
る。
【００１７】
【発明が解決しようとする課題】しかしながら、第３者
が通信電波を傍受することにより鍵コードを不正に入手
し、この第３者が他の装置を使用してＩＣカード１０に
鍵コードを供給することにより、ＩＣカード１０の利用
者データが書き換えられたり、読み出されたりするとい
うことが考えられる。
が通信電波を傍受することにより鍵コードを不正に入手
し、この第３者が他の装置を使用してＩＣカード１０に
鍵コードを供給することにより、ＩＣカード１０の利用
者データが書き換えられたり、読み出されたりするとい
うことが考えられる。
【００１８】本発明の目的は、このような問題点に鑑
み、第３者がデータアクセス許可用鍵コードを不正に入
手してもデータアクセスができないようにした不正アク
セス防止機能付記憶装置、この不正アクセス防止機能付
記憶装置との間でデータアクセスが行われるデータ処理
装置、及び、両装置を含むデータ処理システムを提供す
ることにある。
み、第３者がデータアクセス許可用鍵コードを不正に入
手してもデータアクセスができないようにした不正アク
セス防止機能付記憶装置、この不正アクセス防止機能付
記憶装置との間でデータアクセスが行われるデータ処理
装置、及び、両装置を含むデータ処理システムを提供す
ることにある。
【００１９】
【課題を解決するための手段及びその作用効果】請求項
１の不正アクセス防止機能付記憶装置では、データ及び
第１鍵コードが格納される記憶部と、外部から供給され
る第２鍵コードが該第１鍵コードと対応しているかどう
かを判定するアクセス許可判定部と、該アクセス許可判
定部が肯定判定した場合に、該メモリ装置の該データに
対するアクセスを行うメモリアクセス制御部と、該デー
タが第１所定量アクセスされる毎に該第１鍵コードを更
新する第１鍵コード変更部とを有する。
１の不正アクセス防止機能付記憶装置では、データ及び
第１鍵コードが格納される記憶部と、外部から供給され
る第２鍵コードが該第１鍵コードと対応しているかどう
かを判定するアクセス許可判定部と、該アクセス許可判
定部が肯定判定した場合に、該メモリ装置の該データに
対するアクセスを行うメモリアクセス制御部と、該デー
タが第１所定量アクセスされる毎に該第１鍵コードを更
新する第１鍵コード変更部とを有する。
【００２０】この不正アクセス防止機能付記憶装置によ
れば、記憶部内のデータが第１所定量アクセスされる毎
に第１鍵コードが第１鍵コード変更部で更新されるの
で、第３者がある時点で第２鍵コードを不正に入手し、
正しい装置で不正アクセス防止機能付記憶装置がアクセ
スされた後に、この入手した第２鍵コードを用いて該第
３者が不正装置で不正アクセス防止機能付記憶装置内の
データを書き換えたり読み出したりしようとしても、ア
クセスが拒絶される。
れば、記憶部内のデータが第１所定量アクセスされる毎
に第１鍵コードが第１鍵コード変更部で更新されるの
で、第３者がある時点で第２鍵コードを不正に入手し、
正しい装置で不正アクセス防止機能付記憶装置がアクセ
スされた後に、この入手した第２鍵コードを用いて該第
３者が不正装置で不正アクセス防止機能付記憶装置内の
データを書き換えたり読み出したりしようとしても、ア
クセスが拒絶される。
【００２１】請求項２の不正アクセス防止機能付記憶装
置では、請求項１において、上記アクセス許可判定部
は、該データが第２所定量又は所定時間アクセスされる
毎に上記判定を行う。
置では、請求項１において、上記アクセス許可判定部
は、該データが第２所定量又は所定時間アクセスされる
毎に上記判定を行う。
【００２２】この不正アクセス防止機能付記憶装置によ
れば、第２鍵コードの不正入手時点と、この入手した第
２鍵コードを用いる時点との間で、正しい装置で不正ア
クセス防止機能付記憶装置がアクセスされなかった場合
に、最初の第１所定量、例えば１バイトのデータしか不
正アクセスすることができないので、セキュリティがさ
らに高くなる。
れば、第２鍵コードの不正入手時点と、この入手した第
２鍵コードを用いる時点との間で、正しい装置で不正ア
クセス防止機能付記憶装置がアクセスされなかった場合
に、最初の第１所定量、例えば１バイトのデータしか不
正アクセスすることができないので、セキュリティがさ
らに高くなる。
【００２３】請求項３の不正アクセス防止機能付記憶装
置では、請求項１又は２において、上記第１鍵コード変
更部はさらに、上記データがアクセスされる前において
も上記第１鍵コードを更新する。
置では、請求項１又は２において、上記第１鍵コード変
更部はさらに、上記データがアクセスされる前において
も上記第１鍵コードを更新する。
【００２４】この不正アクセス防止機能付記憶装置によ
れば、上記最初の第１所定量のデータも不正アクセスす
ることができなくなるので、セキュリティがさらに高く
なる。
れば、上記最初の第１所定量のデータも不正アクセスす
ることができなくなるので、セキュリティがさらに高く
なる。
【００２５】請求項４の不正アクセス防止機能付記憶装
置では、請求項１乃至３のいずれか１つにおいて、上記
アクセス許可判定は、プログラムに従ってＭＰＵにより
行われる。
置では、請求項１乃至３のいずれか１つにおいて、上記
アクセス許可判定は、プログラムに従ってＭＰＵにより
行われる。
【００２６】この不正アクセス防止機能付記憶装置によ
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
【００２７】請求項５の不正アクセス防止機能付記憶装
置では、請求項１乃至３のいずれか１つにおいて、上記
第１鍵コード更新は、プログラムに従ってＭＰＵにより
行われる。
置では、請求項１乃至３のいずれか１つにおいて、上記
第１鍵コード更新は、プログラムに従ってＭＰＵにより
行われる。
【００２８】この不正アクセス防止機能付記憶装置によ
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
【００２９】請求項６の不正アクセス防止機能付記憶装
置では、請求項１乃至３のいずれか１つにおいて、上記
記憶部は、第１鍵コードが格納されるＥＰＲＯＭを有す
る。
置では、請求項１乃至３のいずれか１つにおいて、上記
記憶部は、第１鍵コードが格納されるＥＰＲＯＭを有す
る。
【００３０】請求項７の不正アクセス防止機能付記憶装
置は、請求項１乃至６のいずれか１つにおいて、ＩＣカ
ードに備えられた半導体集積回路である。
置は、請求項１乃至６のいずれか１つにおいて、ＩＣカ
ードに備えられた半導体集積回路である。
【００３１】請求項８では、データ及びアクセス許可判
定用第１鍵コード及びが格納される記憶部を備えた不正
アクセス防止機能付記憶装置に対し、第２鍵コードを供
給してアクセスが許可された場合に該データをアクセス
するデータ処理装置において、該データを所定量アクセ
スする毎に該第２鍵コードを更新する第２鍵コード変更
部を有する。
定用第１鍵コード及びが格納される記憶部を備えた不正
アクセス防止機能付記憶装置に対し、第２鍵コードを供
給してアクセスが許可された場合に該データをアクセス
するデータ処理装置において、該データを所定量アクセ
スする毎に該第２鍵コードを更新する第２鍵コード変更
部を有する。
【００３２】このデータ処理装置を上記不正アクセス防
止機能付記憶装置と共に用いれば、上記不正アクセス防
止機能付記憶装置の効果が得られる。
止機能付記憶装置と共に用いれば、上記不正アクセス防
止機能付記憶装置の効果が得られる。
【００３３】請求項９のデータ処理装置では、請求項８
において、上記第２鍵コード変更部を有するホストコン
ピュータと、該ホストコンピュータと回線で接続され、
上記不正アクセス防止機能付記憶装置の記憶部に対しア
クセスを行う端末装置とを有する。
において、上記第２鍵コード変更部を有するホストコン
ピュータと、該ホストコンピュータと回線で接続され、
上記不正アクセス防止機能付記憶装置の記憶部に対しア
クセスを行う端末装置とを有する。
【００３４】請求項１０のデータ処理システムでは、請
求項１乃至７のいずれか１つに記載の不正アクセス防止
機能付記憶装置と、請求項８又は９記載のデータ処理装
置とを有し、上記第１及び第２鍵コード変更部はそれぞ
れ、上記第１及び第２鍵コードが互いに対応するように
上記更新を行う。
求項１乃至７のいずれか１つに記載の不正アクセス防止
機能付記憶装置と、請求項８又は９記載のデータ処理装
置とを有し、上記第１及び第２鍵コード変更部はそれぞ
れ、上記第１及び第２鍵コードが互いに対応するように
上記更新を行う。
【００３５】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。
施形態を説明する。
【００３６】［第１実施形態］図１は、ＩＣカード１０
Ａを用いた本発明の第１実施形態のデータ処理システム
の概略構成を示すブロック図である。
Ａを用いた本発明の第１実施形態のデータ処理システム
の概略構成を示すブロック図である。
【００３７】ＩＣカード１０Ａは鍵コード変更回路２０
を備え、これに対応してホストコンピュータ１１Ａも鍵
コード変更部２１を備えている。鍵コード変更部２１は
ハードウェア構成であってもソフトウエア構成であって
もよい。
を備え、これに対応してホストコンピュータ１１Ａも鍵
コード変更部２１を備えている。鍵コード変更部２１は
ハードウェア構成であってもソフトウエア構成であって
もよい。
【００３８】暗唱番号及び鍵コードの確認については、
図８の場合と同一である。
図８の場合と同一である。
【００３９】このシステムではさらに、ＩＣカード１０
Ａに対し不正アクセスできないようにするために、ＩＣ
カード１０Ａとホストコンピュータ１１Ａとの間で端末
装置１２を介し所定量、例えば１バイトのデータをアク
セスする毎に、鍵コード変更回路２０と鍵コード変更部
２１とで同じ方法により鍵コードを更新している。
Ａに対し不正アクセスできないようにするために、ＩＣ
カード１０Ａとホストコンピュータ１１Ａとの間で端末
装置１２を介し所定量、例えば１バイトのデータをアク
セスする毎に、鍵コード変更回路２０と鍵コード変更部
２１とで同じ方法により鍵コードを更新している。
【００４０】この更新方法がＩＣカード１０Ａとホスト
コンピュータ１１Ａとで同一であることから、鍵コード
を変更する毎にＩＣカード１０Ａと端末装置１２との間
で電波により鍵コードを送受する必要がない。これによ
り、第３者が鍵コードを電波で傍受したとしても、その
後、電波を介さずに鍵コードが自動変更されるので、入
手した鍵コードを使用してＩＣカード１０Ａの内容を書
き換えたり読み出したりすることができなくなる。
コンピュータ１１Ａとで同一であることから、鍵コード
を変更する毎にＩＣカード１０Ａと端末装置１２との間
で電波により鍵コードを送受する必要がない。これによ
り、第３者が鍵コードを電波で傍受したとしても、その
後、電波を介さずに鍵コードが自動変更されるので、入
手した鍵コードを使用してＩＣカード１０Ａの内容を書
き換えたり読み出したりすることができなくなる。
【００４１】図２は、ＩＣカード１０Ａ内の回路を示す
ブロック図である。
ブロック図である。
【００４２】データメモリ２２は、例えばフラッシュメ
モリや強誘電体メモリなどのＥＰＲＯＭである。データ
メモリ２２には、上述のＩＣカード識別コード（ＩＤコ
ード）、ホストコンピュータ１１に対する利用者の暗唱
番号、データメモリ２２に対するアクセス許可を判定す
るための鍵コード、及び、利用者データが格納されてい
る。
モリや強誘電体メモリなどのＥＰＲＯＭである。データ
メモリ２２には、上述のＩＣカード識別コード（ＩＤコ
ード）、ホストコンピュータ１１に対する利用者の暗唱
番号、データメモリ２２に対するアクセス許可を判定す
るための鍵コード、及び、利用者データが格納されてい
る。
【００４３】通信回路２３は、受信電波を復調してデー
タを再生し、例えばそのデータの一部であるヘッダの内
容から鍵コードを識別してこれを分離し、鍵コードレジ
スタ２４に保持させる。通信回路２３は、鍵コード以外
のデータをバッファレジスタ２５に保持させる。
タを再生し、例えばそのデータの一部であるヘッダの内
容から鍵コードを識別してこれを分離し、鍵コードレジ
スタ２４に保持させる。通信回路２３は、鍵コード以外
のデータをバッファレジスタ２５に保持させる。
【００４４】メモリアクセス制御回路２６は、ＭＰＵ及
びプログラムメモリを備え全体制御を行うＣＰＵ２６か
らの指令に応答して、バッファレジスタ２５の内容をデ
ータメモリ２２に書き込み、また、データメモリ２２か
ら鍵コードを読み出して鍵コードレジスタ２８に保持さ
せる。鍵コードレジスタ２４と２８の内容は、アクセス
許可判定部としての比較回路２９に供給され、比較回路
２９は比較結果をメモリアクセス制御回路２６に供給す
る。
びプログラムメモリを備え全体制御を行うＣＰＵ２６か
らの指令に応答して、バッファレジスタ２５の内容をデ
ータメモリ２２に書き込み、また、データメモリ２２か
ら鍵コードを読み出して鍵コードレジスタ２８に保持さ
せる。鍵コードレジスタ２４と２８の内容は、アクセス
許可判定部としての比較回路２９に供給され、比較回路
２９は比較結果をメモリアクセス制御回路２６に供給す
る。
【００４５】メモリアクセス制御回路２６は、一致判定
時にこの比較結果が不一致を示している場合にはアクセ
ス制御を終了し、一致している場合にはアクセス制御を
続行する。メモリアクセス制御回路２６は、予め決めら
れた量のデータをデータメモリ２２に対しアクセスする
毎に、鍵コード変更回路２０に対し更新指令を供給す
る。鍵コード変更回路２０はこれに応答して、予め決め
られた方法、例えば鍵コードレジスタ２８の内容を３倍
することにより、鍵コードレジスタ２８の内容を変更す
る。
時にこの比較結果が不一致を示している場合にはアクセ
ス制御を終了し、一致している場合にはアクセス制御を
続行する。メモリアクセス制御回路２６は、予め決めら
れた量のデータをデータメモリ２２に対しアクセスする
毎に、鍵コード変更回路２０に対し更新指令を供給す
る。鍵コード変更回路２０はこれに応答して、予め決め
られた方法、例えば鍵コードレジスタ２８の内容を３倍
することにより、鍵コードレジスタ２８の内容を変更す
る。
【００４６】図３は、図１のＩＣカード１０Ａとホスト
コンピュータ１１Ａとの間で端末装置１２を介し行われ
るデータアクセスのフローチャートである。
コンピュータ１１Ａとの間で端末装置１２を介し行われ
るデータアクセスのフローチャートである。
【００４７】Ｓ１〜Ｓ１２での処理は、図９の場合と同
一であり、その説明を省略する。
一であり、その説明を省略する。
【００４８】（Ｓ１２Ａ）ＩＣカード１０Ａとホストコ
ンピュータ１１Ａとの間で端末装置１２を介してデータ
アクセスが行われ、所定量、例えば１バイトのデータア
クセスが終了する毎に、ＩＣカード１０ＡではＳ１４へ
進み、ホストコンピュータ１１ＡではＳ１６へ進む。
ンピュータ１１Ａとの間で端末装置１２を介してデータ
アクセスが行われ、所定量、例えば１バイトのデータア
クセスが終了する毎に、ＩＣカード１０ＡではＳ１４へ
進み、ホストコンピュータ１１ＡではＳ１６へ進む。
【００４９】（Ｓ１４）鍵コード変更回路２０は、メモ
リアクセス制御回路２６からの更新指令に応答して、上
述のように鍵コードレジスタ２８の内容を更新する。
リアクセス制御回路２６からの更新指令に応答して、上
述のように鍵コードレジスタ２８の内容を更新する。
【００５０】（Ｓ１５）メモリアクセス制御回路２６
は、鍵コードレジスタ２８の内容で、データメモリ２２
の所定番地に格納されている鍵コードを更新する。
は、鍵コードレジスタ２８の内容で、データメモリ２２
の所定番地に格納されている鍵コードを更新する。
【００５１】次にＳ８へ戻り、上述のように鍵コードが
確認され、鍵コードが一致していると判定されると所定
量のデータアクセスが再度行われる。
確認され、鍵コードが一致していると判定されると所定
量のデータアクセスが再度行われる。
【００５２】図４は、ＩＣカード１０Ａとその内容を不
正に書き換えようとする装置との間のアクセスを示すフ
ローチャートである。
正に書き換えようとする装置との間のアクセスを示すフ
ローチャートである。
【００５３】この不正書換装置は、データ書き換えに関
して図３のホストコンピュータと端末装置の処理を真似
たものである。ＩＣカード１０Ａについては、図３の処
理と同一である。
して図３のホストコンピュータと端末装置の処理を真似
たものである。ＩＣカード１０Ａについては、図３の処
理と同一である。
【００５４】図１において、ＩＣカード１０Ａが動作中
に第３者が電波を傍受して鍵コードを不正に入手し、さ
らにＩＣカード１０Ａを不正に取得したとする。
に第３者が電波を傍受して鍵コードを不正に入手し、さ
らにＩＣカード１０Ａを不正に取得したとする。
【００５５】この第３者が鍵コードを不正装置でＩＣカ
ード１０Ａに供給しても、上述のように鍵コードがその
後、更新されているので、通常はＳ１１において不一致
と判定され、ＩＣカード１０Ａに対するアクセスが拒絶
される。
ード１０Ａに供給しても、上述のように鍵コードがその
後、更新されているので、通常はＳ１１において不一致
と判定され、ＩＣカード１０Ａに対するアクセスが拒絶
される。
【００５６】万一、両鍵コードが一致してＳ１２Ａで所
定量、例えば１バイトのデータをアクセスすることがで
きたとしても、不正装置では鍵コードの更新方法が判ら
ないので、次のアクセス前に、図３のＳ８に対応した図
４のＳ１８において、前回と同じ鍵コードをＩＣカード
１０Ａに供給する。これに対しＩＣカード１０Ａでは、
鍵コードがＳ１４及びＳ１５で書き換えられるので、Ｓ
１１において不一致と判定され、データアクセスが終了
する。
定量、例えば１バイトのデータをアクセスすることがで
きたとしても、不正装置では鍵コードの更新方法が判ら
ないので、次のアクセス前に、図３のＳ８に対応した図
４のＳ１８において、前回と同じ鍵コードをＩＣカード
１０Ａに供給する。これに対しＩＣカード１０Ａでは、
鍵コードがＳ１４及びＳ１５で書き換えられるので、Ｓ
１１において不一致と判定され、データアクセスが終了
する。
【００５７】したがって、第３者が例え電波を傍受して
鍵コードを入手しかつＩＣカード１０Ａを取得したとし
ても、ＩＣカード１０Ａに対するアクセスが拒絶され
て、その内容を第３者の思うように書き換えたり読み出
したりすることができず、不正使用が防止される。
鍵コードを入手しかつＩＣカード１０Ａを取得したとし
ても、ＩＣカード１０Ａに対するアクセスが拒絶され
て、その内容を第３者の思うように書き換えたり読み出
したりすることができず、不正使用が防止される。
【００５８】［第２実施形態］図５は、本発明の第２実
施形態の、図３に対応したフローチャートである。
施形態の、図３に対応したフローチャートである。
【００５９】このフローチャートでは、Ｓ１０からＳ１
４へ進み、Ｓ７からＳ１６へ進んでいる点で、図３と異
なる。
４へ進み、Ｓ７からＳ１６へ進んでいる点で、図３と異
なる。
【００６０】これにより、鍵コードの不正入手時点と、
この入手した鍵コードを用いる時点との間で、正しい装
置でＩＣカード１０Ａがアクセスされなくても、最初の
不正アクセスが拒絶される。すなわち、不正装置でＩＣ
カード１０Ａ内のデータを書き換えたり読み出したりし
ようとすると、１０Ａ内では最初の利用者データアクセ
ス前にＳ１４及びＳ１５の処理が行われ、これに対し不
正装置ではＳ１６及びＳ１７の処理が行われないので、
最初の不正アクセスが拒絶される。
この入手した鍵コードを用いる時点との間で、正しい装
置でＩＣカード１０Ａがアクセスされなくても、最初の
不正アクセスが拒絶される。すなわち、不正装置でＩＣ
カード１０Ａ内のデータを書き換えたり読み出したりし
ようとすると、１０Ａ内では最初の利用者データアクセ
ス前にＳ１４及びＳ１５の処理が行われ、これに対し不
正装置ではＳ１６及びＳ１７の処理が行われないので、
最初の不正アクセスが拒絶される。
【００６１】他の点は、上記第１実施形態と同一であ
る。
る。
【００６２】［第３実施形態］図６は、ＩＣカード１０
Ｂを用いた本発明の第３実施形態のデータ処理システム
の概略構成を示すブロック図である。
Ｂを用いた本発明の第３実施形態のデータ処理システム
の概略構成を示すブロック図である。
【００６３】このシステムでは、コンピュータコンピュ
ータ１１ＢとＩＣカードリーダ・ライタ１２Ｂとが配線
で接続され、ＩＣカード１０ＢをＩＣカードリーダ・ラ
イタ１２Ｂに装着することにより、コンピュータ１１Ｂ
とＩＣカード１０Ｂとの間でＩＣカードリーダ・ライタ
１２Ｂを介しデータアクセスが行われる。
ータ１１ＢとＩＣカードリーダ・ライタ１２Ｂとが配線
で接続され、ＩＣカード１０ＢをＩＣカードリーダ・ラ
イタ１２Ｂに装着することにより、コンピュータ１１Ｂ
とＩＣカード１０Ｂとの間でＩＣカードリーダ・ライタ
１２Ｂを介しデータアクセスが行われる。
【００６４】図７は、図６のＩＣカード１０Ｂ内の回路
を示すブロック図である。
を示すブロック図である。
【００６５】ＩＣカード１０Ｂでは、図２の無線通信回
路２３及びバッファレジスタ２５の替わりにバッファレ
ジスタ２５を備えたＩ／Ｏインタフェース３０が用いら
れ、図２の鍵コード変更回路２０、メモリアクセス制御
回路２６、ＣＰＵ２７、鍵コードレジスタ２８及び比較
回路２９の替わりにＭＰＵ３１及びプログラムメモリ３
２が用いられている。データメモリ２２、Ｉ／Ｏインタ
フェース３０、ＭＰＵ３１及びプログラムメモリ３２は
バス３３で互いに接続されている。
路２３及びバッファレジスタ２５の替わりにバッファレ
ジスタ２５を備えたＩ／Ｏインタフェース３０が用いら
れ、図２の鍵コード変更回路２０、メモリアクセス制御
回路２６、ＣＰＵ２７、鍵コードレジスタ２８及び比較
回路２９の替わりにＭＰＵ３１及びプログラムメモリ３
２が用いられている。データメモリ２２、Ｉ／Ｏインタ
フェース３０、ＭＰＵ３１及びプログラムメモリ３２は
バス３３で互いに接続されている。
【００６６】ＭＰＵ３１は、プログラムメモリ３２に格
納されたプログラムに従って、次のような基本的な処理
を行い、これらの処理を組み合わせることにより、図３
と同様な処理を行う。
納されたプログラムに従って、次のような基本的な処理
を行い、これらの処理を組み合わせることにより、図３
と同様な処理を行う。
【００６７】（１）コンピュータ１１ＢからＩＣカード
リーダ・ライタ１２Ｂを介し供給されるデータが鍵コー
ドであるかどうかを判別し、鍵コードであれば内部レジ
スタＲ１に保持する。
リーダ・ライタ１２Ｂを介し供給されるデータが鍵コー
ドであるかどうかを判別し、鍵コードであれば内部レジ
スタＲ１に保持する。
【００６８】（２）データメモリ２２内の鍵コードを内
部レジスタＲ２に保持し、これが内部レジスタＲ１内の
鍵コードと対応しているかどうかを判定する。この対応
は、一致でなくてもよく、例えば、内部レジスタＲ１と
Ｒ２の所定関数Ｆが、Ｆ（Ｒ１，Ｒ２）＝所定値となる
場合に両鍵コードが対応していると判定する。
部レジスタＲ２に保持し、これが内部レジスタＲ１内の
鍵コードと対応しているかどうかを判定する。この対応
は、一致でなくてもよく、例えば、内部レジスタＲ１と
Ｒ２の所定関数Ｆが、Ｆ（Ｒ１，Ｒ２）＝所定値となる
場合に両鍵コードが対応していると判定する。
【００６９】（３）データメモリ２２に対し利用者デー
タを所定量アクセスする毎に、内部レジスタＲ２内の鍵
コードを変更する。内部レジスタＲ１とＲ２とをそれぞ
れ所定の方法で更新した場合に、上式を満たすように更
新する。
タを所定量アクセスする毎に、内部レジスタＲ２内の鍵
コードを変更する。内部レジスタＲ１とＲ２とをそれぞ
れ所定の方法で更新した場合に、上式を満たすように更
新する。
【００７０】内部レジスタＲ２の更新方法は、内部レジ
スタＲ１のそれと異なるものであってもよい。
スタＲ１のそれと異なるものであってもよい。
【００７１】なお、本発明には外にも種々の変形例が含
まれる。
まれる。
【００７２】例えば、図２の鍵コード変更回路２０は、
レジスタ２８内の鍵コードを初期値とし、予め定められ
た乱数発生関数を用いて乱数を発生させることにより鍵
コードを更新してもよい。
レジスタ２８内の鍵コードを初期値とし、予め定められ
た乱数発生関数を用いて乱数を発生させることにより鍵
コードを更新してもよい。
【００７３】ＩＣカード内の記憶部は、鍵コード格納用
ＥＰＲＯＭと利用者データメモリとが異なるものであっ
てもよい。
ＥＰＲＯＭと利用者データメモリとが異なるものであっ
てもよい。
【００７４】また、不正アクセス防止機能付記憶装置は
ＩＣカードに限定されないず、記憶内容に対するアクセ
スを保護するものであればよい。
ＩＣカードに限定されないず、記憶内容に対するアクセ
スを保護するものであればよい。
【図１】本発明の第１実施形態の、ＩＣカードを用いた
データ処理システム概略構成を示すブロック図である。
データ処理システム概略構成を示すブロック図である。
【図２】図１のＩＣカード内の回路を示すブロック図で
ある。
ある。
【図３】図１のＩＣカードとホストコンピュータとの間
で端末装置を介し行われるデータアクセスのフローチャ
ートである。
で端末装置を介し行われるデータアクセスのフローチャ
ートである。
【図４】ＩＣカードとその内容を不正に書き換えようと
する装置との間のアクセスを示すフローチャートであ
る。
する装置との間のアクセスを示すフローチャートであ
る。
【図５】本発明の第２実施形態の、図３に対応したフロ
ーチャートである。
ーチャートである。
【図６】本発明の第３実施形態の、ＩＣカードを用いた
データ処理システム概略構成を示すブロック図である。
データ処理システム概略構成を示すブロック図である。
【図７】図６のＩＣカード内の回路を示すブロック図で
ある。
ある。
【図８】従来の、ＩＣカードを用いたデータ処理システ
ム概略構成を示すブロック図である。
ム概略構成を示すブロック図である。
【図９】図８のシステムのデータアクセス動作を示すフ
ローチャートである。
ローチャートである。
１０、１０Ａ、１０Ｂ ＩＣカード １１、１１Ａ ホストコンピュータ １１Ｂ コンピュータ １２ 端末装置 １２Ｂ ＩＣカードリーダ・ライタ １３ キーボード ２０ 鍵コード変更回路 ２１ 鍵コード変更部 ２２ データメモリ ２３ 通信回路 ２４、２８ 鍵コードレジスタ ２５ バッファレジスタ ２６ メモリアクセス制御回路 ２７ ＣＰＵ ２９ 比較回路 ３０ Ｉ／Ｏインタフェース ３１ ＭＰＵ ３２ プログラムメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｋ 19/10 Ｇ０６Ｋ 19/00 Ｒ
Claims (10)
- 【請求項１】 データ及び第１鍵コードが格納される記
憶部と、 外部から供給される第２鍵コードが該第１鍵コードと対
応しているかどうかを判定するアクセス許可判定部と、 該アクセス許可判定部が肯定判定した場合に、該メモリ
装置の該データに対するアクセスを行うメモリアクセス
制御部と、 該データが第１所定量アクセスされる毎に該第１鍵コー
ドを更新する第１鍵コード変更部と、 を有することを特徴とする不正アクセス防止機能付記憶
装置。 - 【請求項２】 上記アクセス許可判定部は、該データが
第２所定量又は所定時間アクセスされる毎に上記判定を
行うことを特徴とする請求項１記載の不正アクセス防止
機能付記憶装置。 - 【請求項３】 上記第１鍵コード変更部はさらに、上記
データがアクセスされる前においても上記第１鍵コード
を更新することを特徴とする請求項１乃至３のいずれか
１つに記載の不正アクセス防止機能付記憶装置。 - 【請求項４】 上記アクセス許可判定は、プログラムに
従ってＭＰＵにより行われることを特徴とする請求項１
乃至３のいずれか１つに記載の不正アクセス防止機能付
記憶装置。 - 【請求項５】 上記第１鍵コード更新は、プログラムに
従ってＭＰＵにより行われることを特徴とする請求項１
乃至３のいずれか１つに記載の不正アクセス防止機能付
記憶装置。 - 【請求項６】 上記記憶部は、第１鍵コードが格納され
るＥＰＲＯＭを有することを特徴とする請求項１乃至３
のいずれか１つに記載の不正アクセス防止機能付記憶装
置。 - 【請求項７】 ＩＣカードに備えられた半導体集積回路
であることを特徴とする請求項１乃至６のいずれか１つ
に記載の不正アクセス防止機能付記憶装置。 - 【請求項８】 データ及びアクセス許可判定用第１鍵コ
ード及びが格納される記憶部を備えた不正アクセス防止
機能付記憶装置に対し、第２鍵コードを供給してアクセ
スが許可された場合に該データをアクセスするデータ処
理装置において、 該データを所定量アクセスする毎に該第２鍵コードを更
新する第２鍵コード変更部を有することを特徴とするデ
ータ処理装置。 - 【請求項９】 上記第２鍵コード変更部を有するホスト
コンピュータと、 該ホストコンピュータと回線で接続され、上記不正アク
セス防止機能付記憶装置の記憶部に対しアクセスを行う
端末装置と、 を有することを特徴とする請求項８記載のデータ処理装
置。 - 【請求項１０】 請求項１乃至７のいずれか１つに記載
の不正アクセス防止機能付記憶装置と、 請求項８又は９記載のデータ処理装置と、 を有し、上記第１及び第２鍵コード変更部はそれぞれ、
上記第１及び第２鍵コードが互いに対応するように上記
更新を行うことを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371266A JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371266A JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194604A true JP2000194604A (ja) | 2000-07-14 |
Family
ID=18498414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10371266A Withdrawn JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194604A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490667B1 (en) | 2000-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Portable electronic medium |
| WO2005106680A1 (ja) * | 2004-04-28 | 2005-11-10 | Hitachi, Ltd. | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
| WO2006080052A1 (ja) * | 2005-01-26 | 2006-08-03 | Hitachi Ulsi Systems Co., Ltd. | Ｒｆｉｄ装置 |
| CN100375521C (zh) * | 2001-07-04 | 2008-03-12 | 天地数码网络有限公司 | 用于加密信号传输过程的安全单元 |
-
1998
- 1998-12-25 JP JP10371266A patent/JP2000194604A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490667B1 (en) | 2000-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Portable electronic medium |
| CN100375521C (zh) * | 2001-07-04 | 2008-03-12 | 天地数码网络有限公司 | 用于加密信号传输过程的安全单元 |
| WO2005106680A1 (ja) * | 2004-04-28 | 2005-11-10 | Hitachi, Ltd. | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
| JPWO2005106680A1 (ja) * | 2004-04-28 | 2008-03-21 | 株式会社日立製作所 | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
| JP4545743B2 (ja) * | 2004-04-28 | 2010-09-15 | 株式会社日立製作所 | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
| WO2006080052A1 (ja) * | 2005-01-26 | 2006-08-03 | Hitachi Ulsi Systems Co., Ltd. | Ｒｆｉｄ装置 |
| JPWO2006080052A1 (ja) * | 2005-01-26 | 2008-08-07 | 株式会社日立超エル・エス・アイ・システムズ | Ｒｆｉｄ装置 |
| JP4519168B2 (ja) * | 2005-01-26 | 2010-08-04 | 株式会社日立超エル・エス・アイ・システムズ | Ｒｆｉｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6223284B1 (en) | Method and apparatus for remote ROM flashing and security management for a computer system | |
| EP0588083B1 (en) | Portable computer system | |
| US6510522B1 (en) | Apparatus and method for providing access security to a device coupled upon a two-wire bidirectional bus | |
| US7010684B2 (en) | Method and apparatus for authenticating an open system application to a portable IC device | |
| US6598165B1 (en) | Secure memory | |
| US7139915B2 (en) | Method and apparatus for authenticating an open system application to a portable IC device | |
| US7065654B1 (en) | Secure execution box | |
| US20030200445A1 (en) | Secure computer system using SIM card and control method thereof | |
| US20030041248A1 (en) | External locking mechanism for personal computer memory locations | |
| US20050138354A1 (en) | Framework for providing a security context and configurable firewall for computing systems | |
| US7003676B1 (en) | Locking mechanism override and disable for personal computer ROM access protection | |
| CN1350670A (zh) | 公共密钥控制单元及其系统 | |
| JP2007527579A (ja) | セキュリティで保護されたコンパクト・フラッシュ | |
| US7610488B2 (en) | Data processing device and method and program of same | |
| WO2003009115A1 (en) | Computer with a modified north bridge, security engine and smart card for secure boot | |
| US6862641B1 (en) | Interruptable and re-enterable system management mode programming code | |
| US20030028781A1 (en) | Mechanism for closing back door access mechanisms in personal computer systems | |
| US8738924B2 (en) | Electronic system and digital right management methods thereof | |
| US7007300B1 (en) | Secure booting of a personal computer system | |
| JP2005515542A (ja) | 対応するコンピュータプログラム及び対応するコンピュータにより読み出し可能な記憶媒体と共にコントローラアーキテクチャにおけるｎｖメモリに書き込むための装置及び方法 | |
| US7216362B1 (en) | Enhanced security and manageability using secure storage in a personal computer system | |
| WO2010130171A1 (zh) | 一种移动终端及保护其系统数据的方法 | |
| JP2004005679A (ja) | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 | |
| US7836219B1 (en) | System and method for authentication of embedded RAID on a host RAID card | |
| JP2000194604A (ja) | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |