JP2000183280A - Semiconductor element, semiconductor device and power conversion device - Google Patents

Semiconductor element, semiconductor device and power conversion device

Info

Publication number
JP2000183280A
JP2000183280A JP35952198A JP35952198A JP2000183280A JP 2000183280 A JP2000183280 A JP 2000183280A JP 35952198 A JP35952198 A JP 35952198A JP 35952198 A JP35952198 A JP 35952198A JP 2000183280 A JP2000183280 A JP 2000183280A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
contact
temperature
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35952198A
Other languages
Japanese (ja)
Inventor
Isao Okutomi
功 奥富
Takashi Kusano
貴史 草野
Atsushi Yamamoto
敦史 山本
Takanobu Nishimura
隆宣 西村
Kenji Kijima
研二 木島
Yutaka Ishiwatari
裕 石渡
Akira Tanaka
明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibafu Engineering Corp
Original Assignee
Toshiba Corp
Shibafu Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibafu Engineering Corp filed Critical Toshiba Corp
Priority to JP35952198A priority Critical patent/JP2000183280A/en
Publication of JP2000183280A publication Critical patent/JP2000183280A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To improve the stability of the contact resistance characteristics and temperature rise characteristics of a semiconductor element by a method, wherein a Cu base material used as a Cu layer is left at a temperature higher than its melting point in a specified low pressure to refine the element. SOLUTION: A discal semiconductor substrate 2 within an insulating container 10 is arranged between a pressure-weldable discal cathode contact 4 and a disal anode contact 5, while both surfaces of the substrate 2 are held between discal Mo heat buffer plates 3a and 3b and is brought into contact with a gate contact 7 on the side of the contact 4. The contact 4 is coupled with one end of the container 10 via a first cover 11a, and the contact 5 is coupled with the other end of the container 10 via a second cover 11b to form a semiconductor element into a structure sealed to the outside. A gate current is given to the contact 7 via a gate conductor wire connected with the outside. When a Cu base material, which is left at a temperature higher than its melting point for at least one minute in a low pressure of 10-2 Torr or lower and is controlled in the amount of oxygen and the amount of hydrogen therein, is used as a Cu layer, and pores in the Cu layer can be lessened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、圧接平型半導体素
子、モジュール構造半導体素子などの半導体素子、前記
半導体素子を用いた半導体装置及び前記半導体素子を用
いた電力変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element such as a pressure contact type semiconductor element, a semiconductor element having a module structure, a semiconductor device using the semiconductor element, and a power converter using the semiconductor element.

【0002】[0002]

【従来の技術】従来より圧接平型半導体素子やモジュー
ル構造半導体素子は、それを構成するべ一ス、ヒートシ
ンク、ポスト、インサート材、熱衝撃板、絶縁基板など
の構成部材のいずれかひとつ以上と接触するCu層(C
u箔、Cu膜、Cu薄板、Cuメッキ層のいずれか1つ
以上)が配置されて成る構造を有している。
2. Description of the Related Art Conventionally, a press-fit flat type semiconductor element and a module-structured semiconductor element are formed with at least one of constituent members such as a base, a heat sink, a post, an insert material, a thermal shock plate and an insulating substrate. Cu layer (C
u foil, a Cu film, a Cu thin plate, or a Cu plating layer).

【0003】[0003]

【発明が解決しようとする課題】上記のような圧接平型
半導体素子やモジュール構造半導体素子は半導体素子全
体としての電流遮断性能の向上と安定化が要求されてい
る。この要求を満たすキー技術として、前記各構成部材
とCu層との間の接触抵抗特性と温度上昇特性を安定化
させることが要請されている。
The above-mentioned flattened-type semiconductor device and module-structured semiconductor device are required to have improved and stable current interrupting performance as a whole semiconductor device. As a key technology that satisfies this requirement, it is required to stabilize the contact resistance characteristic and the temperature rise characteristic between each of the constituent members and the Cu layer.

【0004】しかし、圧接平型半導体素子やモジュール
構造半導体素子を構成する前記Cu層の材料特性のばら
つきは、半導体素子としての接触抵抗特性と温度上昇特
性にばらつきを与え、これら特性を不安定なものとして
いる。例えば、Cu層を形成するCu素材中の含有酸素
量が高いと、Cu素材中に空孔や気孔を生じる原因と成
り、これが上記した半導体素子の接触抵抗特性や温度上
昇特性をばらつかせる一因となる。
However, variations in the material characteristics of the Cu layer constituting the flattened-type semiconductor device and the module-structured semiconductor device give rise to variations in the contact resistance characteristics and the temperature rise characteristics of the semiconductor device, and these characteristics become unstable. It is assumed. For example, a high oxygen content in the Cu material forming the Cu layer causes voids and pores in the Cu material, which may cause variations in the contact resistance characteristics and temperature rise characteristics of the semiconductor element. Cause.

【0005】また、前記Cu層を介して前記各構成部材
を接合した後、前記Cu層中に残存する歪みが大きいた
め、前記各構成部材に「反り」の発生も見られ、これも
半導体素子の接触抵抗特性や温度上昇特性をばらつかせ
る一因となるという問題があった。
[0005] Further, after joining each of the constituent members via the Cu layer, since the strain remaining in the Cu layer is large, "warp" is also generated in each of the constituent members, which is also a semiconductor element. This causes a problem that the contact resistance characteristics and the temperature rise characteristics of the above-mentioned devices vary.

【0006】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、安定した接触抵
抗特性と温度上昇特性を有する半導体素子、この半導体
素子を用いた半導体装置及び同半導体素子を用いた電力
変換装置を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device having stable contact resistance characteristics and temperature rising characteristics, a semiconductor device using this semiconductor device, and An object of the present invention is to provide a power conversion device using the semiconductor element.

【0007】[0007]

【課題を解決するための手段】本発明の第1の側面に従
う複数の構成部材の少なくともひとつ以上に接触するC
u層を配して成る半導体素子において、前記Cu層とし
て使用するCu素材を10-2Torr以下の低圧力中で
その融点以上の温度に放置して製造することを特徴とす
る。
According to a first aspect of the present invention, a C contacting at least one of a plurality of components.
In a semiconductor device having a u-layer, a Cu material used as the Cu layer is manufactured by being left at a temperature not lower than its melting point at a low pressure of 10 -2 Torr or lower.

【0008】本発明の他の好ましい実施の態様は、前記
Cu素材を10-2Torr以下の低圧力中で少なくとも
1分間以上その融点以上の温度に放置することによっ
て、前記Cu素材中の酸素量を1〜20ppm、水素量
を0.1〜5ppmの範囲に制御すると共に、Bi、P
b、Te、Se、Sb、Asよりなる成分のひとつを1
〜30ppmの範囲に抑制し、且つこれらの総量を2〜
50ppmに制御することを特徴とする。
In another preferred embodiment of the present invention, the Cu material is allowed to stand at a temperature not lower than its melting point for at least one minute at a low pressure of 10 -2 Torr or less, so that the oxygen content in the Cu material is reduced. In the range of 1 to 20 ppm and the amount of hydrogen in the range of 0.1 to 5 ppm, and Bi, P
One of the components consisting of b, Te, Se, Sb, As
~ 30 ppm, and the total amount of these is 2 ~
It is controlled to 50 ppm.

【0009】本発明の他の好ましい実施の態様は、前記
各構成部材とCu層との間に、200〜550℃の接続
一体化作業温度を選択するに十分な融点を有する金属又
は合金組成より成る接合材料を配置し、この接合材料に
より前記各構成部材とCu層を接続一体化することを特
徴とする。
According to another preferred embodiment of the present invention, a metal or alloy composition having a melting point sufficient to select a connection and integration operation temperature of 200 to 550 ° C. between each of the constituent members and the Cu layer is provided. And a Cu layer is connected and integrated by the bonding material.

【0010】本発明の他の好ましい実施の態様は、前記
接合材料を少なくとも5分間以上前記一体化作業温度に
加熱保持して、前記各構成部材とCu層とを接続一体化
したことを特徴とする。
Another preferred embodiment of the present invention is characterized in that the joining material is heated and held for at least 5 minutes or more at the unifying operation temperature to connect and integrate the constituent members and the Cu layer. I do.

【0011】本発明の他の好ましい実施の態様は、前記
加熱保持温度から0.16〜10℃/分の平均冷却速度
で冷却しながら、前記各構成部材とCu層とを接続一体
化したことを特徴とする。
According to another preferred embodiment of the present invention, each of the constituent members and the Cu layer are connected and integrated while cooling at an average cooling rate of 0.16 to 10 ° C./min from the heating and holding temperature. It is characterized by.

【0012】本発明の他の好ましい実施の態様は、前記
各構成部材とCu層との間に、0.1〜1000g/m
2 の荷重を与えながら、前記一体化作業温度を少なく
とも5分間以上保持した後、該保持温度から0.16〜
10℃/分の平均冷却速度で冷却しながら前記各構成部
材とCu層を接続一体化したことを特徴とする。
According to another preferred embodiment of the present invention, the distance between each of the constituent members and the Cu layer is 0.1 to 1000 g / m 2.
After applying the load of m 2 and holding the integration work temperature for at least 5 minutes or more, 0.16 to
The above components are connected and integrated with a Cu layer while cooling at an average cooling rate of 10 ° C./min.

【0013】本発明の他の好ましい実施の態様は、前記
接合材料は、50Sn−In又は、65Sn−Pb又
は、97SnーAg又は、18Au−Bi又は、98P
b−1、5Ag−Sn又は、85Au−Ga又は、94
AU−Si又は、73Au−Inのいずれかであること
を特徴とする。
In another preferred embodiment of the present invention, the bonding material is 50Sn-In or 65Sn-Pb or 97Sn-Ag or 18Au-Bi or 98P.
b-1, 5Ag-Sn or 85Au-Ga or 94
AU-Si or 73Au-In.

【0014】本発明の他の好ましい実施の態様は、前記
Cu層をAg層(Ag箔、Ag膜、Ag薄板、Agメッ
キ層のいずれか1つ以上)としたことを特徴とする。
In another preferred embodiment of the present invention, the Cu layer is an Ag layer (any one or more of an Ag foil, an Ag film, an Ag thin plate, and an Ag plating layer).

【0015】本発明の他の好ましい実施の態様は、前記
複数の構成部材の一部であるベース用Cu部材、ヒート
シンク用Cu部材、ポスト用Cu部材のいずれか又は全
てに、前記Cu素材を使用したことを特徴とする。
In another preferred embodiment of the present invention, the Cu material is used for any or all of a base Cu member, a heat sink Cu member, and a post Cu member which are part of the plurality of constituent members. It is characterized by having done.

【0016】上記発明は、接触抵抗特性と温度上昇特性
を安定化させる為に、Cu層の材質条件の最適化、各構
成部材とCu層との接合により生ずる「反り」を抑制す
る条件の最適化を得る技術とによって構成される。
According to the above-mentioned invention, in order to stabilize the contact resistance characteristics and the temperature rise characteristics, the material conditions of the Cu layer are optimized, and the conditions for suppressing the "warpage" caused by the joining of each constituent member and the Cu layer are optimized. And the technology to obtain it.

【0017】それ故、前記各構成部材と接触配置するC
u層の材料特性を最適化し、Cu層を形成するCu素材
中の含有酸素量を低い値に抑制する必要がある。その理
由は、所定量以上の含有酸素量が存在する場合には、C
u素材中に空孔や気孔を生成させる−因となる。Cu素
材中にこの様な空孔や気孔が残存していると、半導体素
子としての温度特性の安定化に対して不利益となると共
に、接触抵抗特性に対しても好ましくない影響を与える
為である。
Therefore, C which is arranged in contact with each of the above-mentioned constituent members is provided.
It is necessary to optimize the material properties of the u layer and to suppress the oxygen content in the Cu material forming the Cu layer to a low value. The reason is that if the oxygen content exceeds a predetermined amount,
Vacancies and pores are formed in the u-material. If such voids and pores remain in the Cu material, it is disadvantageous for stabilizing the temperature characteristics as a semiconductor element and has an unfavorable effect on the contact resistance characteristics. is there.

【0018】即ち、Cu素材中の酸素量、水素量を所定
の範囲以内に抑制し、且つ抵抗特性の安定化に対して不
利益となるCu以外の成分の総量を、所定の範囲以内に
制御する様にして製造したCuを、Cu層用のCu素材
として使用する。これらの相乗的効果によって、半導体
素子としての接触抵抗特性と温度上昇特性を向上させ
た。
That is, the amount of oxygen and the amount of hydrogen in the Cu material are suppressed within a predetermined range, and the total amount of components other than Cu which is disadvantageous for stabilization of the resistance characteristics is controlled within a predetermined range. The Cu thus manufactured is used as a Cu material for the Cu layer. Due to these synergistic effects, the contact resistance characteristics and the temperature rise characteristics of the semiconductor element are improved.

【0019】更に、圧接平型半導体素子やモジュール構
造半導体素子の製造組み立てにおいて、各構成部材と接
触配置する前記Cu層とを接続一体化させる工程で、C
u素材内容として上記Cu素材中の酸素量、水素量を好
適化したCu素材を選択した上で、接合強さと残留歪み
の大きさとのバランスを保つのに重要な接合温度の選
択、それを達成する為の所定の有効温度範囲(200〜
550℃の融点を持つ例えば500℃の融点を発揮する
67%Au−In合金)接合材料の選択、Cu層などに
残存する応力の低減化を可能とする接合加熱後の冷却過
程中の好ましい冷却速度(0.16〜10℃/分)の選
択などによって、Cu層中に残存する歪みを低減化し、
その結果「反り」のない半導体素子を得て、半導体素子
としての接触抵抗特性と温度上昇特性を向上させた。
Further, in the process of manufacturing and assembling the flattened semiconductor device and the module-structured semiconductor device, a step of connecting and integrating each of the constituent members with the Cu layer to be arranged in contact therewith is carried out.
After selecting a Cu material in which the amount of oxygen and the amount of hydrogen in the Cu material are optimized as the u material content, selecting a bonding temperature that is important for maintaining a balance between the bonding strength and the magnitude of the residual strain, and achieving it. Predetermined effective temperature range (200 ~
For example, 67% Au-In alloy having a melting point of 550 ° C. and exhibiting a melting point of 500 ° C.) Selection of joining material, preferable cooling during the cooling process after joining heating, which enables reduction of stress remaining in the Cu layer and the like. By selecting a rate (0.16 to 10 ° C./min) or the like, the strain remaining in the Cu layer is reduced,
As a result, a semiconductor device without "warpage" was obtained, and the contact resistance characteristics and the temperature rise characteristics of the semiconductor device were improved.

【0020】ー方、接合加熱過程中及び冷却過程中のC
u層付き各構成部材に、0.1〜1000g/mm2
荷重を与える様にして半導体素子を製造組み立てること
によって、各構成部材とCu層との界面の確実な接触を
得て、一層の信頼度の高い素子とすることが出来る。
On the other hand, C during the bonding heating process and the cooling process
A semiconductor element is manufactured and assembled by applying a load of 0.1 to 1000 g / mm 2 to each of the u-layer-attached components, thereby obtaining reliable contact at the interface between each component and the Cu layer. An element with high reliability can be obtained.

【0021】更に冷却過程でのこの様な過度の加圧は、
治具とCu層付き構成部材との間で焼き付き現象も見ら
れ、Cu層付き構成部材の表面を損傷させることとなっ
て好ましくなかった。これらの結果から明らかな様に、
与える加重を0.1g/mm2〜1000g/mm2
範囲として冷却した時には、接触面全面での接触が得ら
れ、好ましい温度特性を示した上に「反り」の発生もな
かった。
Further, such excessive pressurization in the cooling process is as follows.
A seizure phenomenon was also observed between the jig and the component with the Cu layer, which was not preferable because the surface of the component with the Cu layer was damaged. As is clear from these results,
Weighted upon cooling as a range of 0.1g / mm2~1000g / mm 2 is to provide a contact at the contact surfaces entirely is obtained, there was no occurrence of the "warp" upward shown a preferred temperature characteristics.

【0022】これらの結果から明らかな様に、与える加
重を0.1g/mm2 〜1000g/mm2 の範囲とし
て冷却した時には、接触面全面での接触が得られ、好ま
しい温度特性を示した上に「反り」の発生もない。
[0022] As apparent from these results, weighted upon cooling as a range of 0.1g / mm 2 ~1000g / mm 2 is to give, to obtain contact at the contact surfaces entirely, on showing preferred temperature characteristic No "warping" occurs.

【0023】本発明の他の好ましい実施の態様は、前記
各構成部材と接触配置した前記Cu層と接続一体化した
圧接平型半導体素子、又は前記Cu層と接続一体化した
モジュール構造半導体素子において、200〜550℃
の接続一体化作業温度を選択するに十分の融点を有する
金属、合金組成より成る接合材料を、各構成部材とCu
層との間に配置して接続一体化したことを特徴とする。
According to another preferred embodiment of the present invention, there is provided a flat contact type semiconductor device integrated with the Cu layer in contact with each of the constituent members, or a module structure semiconductor device integrated with the Cu layer. , 200-550 ° C
A joining material composed of a metal and an alloy composition having a melting point sufficient to select the connection and integration work temperature of
It is characterized in that it is arranged between the layers and connected and integrated.

【0024】前記200〜550℃の按続→化作業温度
を選択するに十分の融点を有する合金の代表例は、例え
ば50Sn−In(融点116〜127℃)、18Au
−Bi(融点241℃)、80Au−Sn(融点280
℃)、84.6Au−Ga(融点341℃)、88Au
−Ge(融点356℃)、75Au−Sb(融点360
℃)、94Au−Si(融点370℃)、73.3Au
−In(融点451℃)などが好ましい。
Representative examples of alloys having a melting point sufficient to select the temperature of 200 to 550 ° C. → 50Sn-In (melting point: 116 to 127 ° C.), 18Au
-Bi (melting point 241 ° C), 80Au-Sn (melting point 280)
° C), 84.6 Au-Ga (melting point 341 ° C), 88 Au
-Ge (melting point: 356 ° C.), 75 Au-Sb (melting point: 360 °)
C), 94Au-Si (melting point 370C), 73.3 Au
—In (melting point: 451 ° C.) is preferred.

【0025】また、100Sn、96.5Sn−Ag
(融点221℃)、95Sn−Sb(融点235〜24
0℃)、97.5Pb−Ag(融点304℃)、97.
5Pb−1.5Ag−Sn(融点309℃)、10Sn
−Pb(融点268〜301℃)、5Sn−Pb(融点
300〜314℃)、2Sn−Pb(融点316〜32
2℃)なども好ましい。
Also, 100Sn, 96.5Sn-Ag
(Melting point 221 ° C.), 95Sn—Sb (melting point 235 to 24)
0 ° C), 97.5Pb-Ag (melting point 304 ° C),
5Pb-1.5Ag-Sn (melting point 309 ° C), 10Sn
-Pb (melting point 268-301 ° C), 5Sn-Pb (melting point 300-314 ° C), 2Sn-Pb (melting point 316-32)
2 ° C.) is also preferred.

【0026】更に、95Zn−Al(融点382℃)な
ども好ましい。
Further, 95Zn-Al (melting point: 382 ° C.) is also preferable.

【0027】本発明の好ましい実施の態様は、圧接平型
半導体素子やモジュール構造半導体素子の一部分を形成
している各構成郎材(ベース、ヒートシンク、ポスト、
ィンサート材、熱街撃板、絶緑基板)のひとつ又はひと
つ以上と接触しながら配置したCu層(Cu箔、Cu
膜、Cu薄板、Cuメッキ層のいずれかひとつ以上)に
おいて、前記各Cu層として使用するCu素材は、10
-2Torr以下の低圧力中で少なくとも1分間その融点
以上の温度に放置することによって、前記Cu素材中の
酸素量を、1〜20ppm、水素量を0.1〜5ppm
の範囲に制御すると共に、Bi、Pb、Te、Se、S
b、Asよりなる成分のひとつを1〜30ppmの範囲
に抑制し、且つこれらの総量を2〜50ppmに制御す
る様にして製造したCu素材を、前記Cu層として使用
したことを特徴とする。
In a preferred embodiment of the present invention, each of the constituent materials (base, heat sink, post,
Cu layer (Cu foil, Cu) placed in contact with one or more of the insert material, hot street hitting board, and green board
Film, a Cu thin plate, or a Cu plating layer), the Cu material used for each of the Cu layers is 10
-2 Torr at a low pressure of not more than 1 minute at a temperature not lower than its melting point, so that the oxygen content in the Cu material is 1-20 ppm and the hydrogen content is 0.1-5 ppm.
And Bi, Pb, Te, Se, S
A Cu material produced by controlling one of the components consisting of b and As to a range of 1 to 30 ppm and controlling the total amount thereof to 2 to 50 ppm is used as the Cu layer.

【0028】本発明の他の好ましい実施の態様は、上記
半導体素子複数個を同一のパッケージ内に収納して成る
ことを特徴とする。
Another preferred embodiment of the present invention is characterized in that the plurality of semiconductor elements are housed in the same package.

【0029】本発明の他の好ましい実施の態様は、上記
半導体素子を用いて電力変換を行うことを特徴とする。
Another preferred embodiment of the present invention is characterized in that power conversion is performed using the above-mentioned semiconductor device.

【0030】[0030]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明の半導体素子の一
実施の形態を示した断面図である。半導体素子1は、リ
ング状の絶縁容器内10内で、圧接可能な円板状積層体
で構成され、中心部に半導体基板2を有している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an embodiment of the semiconductor device of the present invention. The semiconductor element 1 is formed of a disc-shaped laminate that can be pressed into the inside of a ring-shaped insulating container 10, and has a semiconductor substrate 2 at the center.

【0031】絶縁容器内10の円板状の半導体基板2
は、その両面を円板状の例えば、Mo製熱緩衝板3a、
3bに挟まれながら、圧接可能な円板状陰極接点4と圧
接可能な円板状陽極接点5との間に配置され、前記陰極
接点側でゲート接点7と接続している。前記陰極接点4
は第1カバー11aを介して、前記絶縁容器10の一端
と連結され、前記陽極接点5が、第2カバー11bを介
して、前記絶縁容器10の他端と連結されて外部に対し
て密閉された構造を成している。前記ゲート接点7には
外部に接続されたゲート導線8を経てゲート電流が与え
られる。
Disc-shaped semiconductor substrate 2 in insulating container 10
Has a disk shape on both sides, for example, a heat buffer plate 3a made of Mo,
While being sandwiched by 3b, it is arranged between a press-contactable disc-shaped cathode contact 4 and a press-contactable disc-shaped anode contact 5, and is connected to the gate contact 7 on the cathode contact side. The cathode contact 4
Is connected to one end of the insulating container 10 via a first cover 11a, and the anode contact 5 is connected to the other end of the insulating container 10 via a second cover 11b to be sealed from the outside. It has a structured structure. A gate current is applied to the gate contact 7 via a gate conductor 8 connected to the outside.

【0032】尚、半導体基板2内に蓄積された熱は、M
o製熱緩衝板3a、3bを通して、又は陰極接点4、陽
極接点5を通して外部に排出される。個別に冷却フィン
などの冷却手段を追加しても良い。
The heat accumulated in the semiconductor substrate 2 is M
o It is discharged to the outside through the thermal buffer plates 3a and 3b, or through the cathode contact 4 and the anode contact 5. Cooling means such as cooling fins may be individually added.

【0033】上記のような圧接平型半導体素子1は、ス
ナバダイオタード及びスナバコンデンサなどから成るス
ナバ回路と、これら相互間を接続する導体などで構成さ
れ、例えば電力変換装置などに用いられる。
The flattened semiconductor device 1 as described above is composed of a snubber circuit composed of a snubber diode and a snubber capacitor, and a conductor connecting these components to each other, and is used, for example, in a power converter.

【0034】尚、健全なCu層の使用による本発明の効
果は、圧接平型半導体素子、モジュール構造半導体素子
を問わず発揮されるので、ここでは圧接平型半導体素子
を代表例として説明する。
Since the effect of the present invention due to the use of a sound Cu layer is exhibited irrespective of a flat-plate type semiconductor device and a module-structured semiconductor device, a flat-plate type semiconductor device will be described here as a representative example.

【0035】ここで、本実施の形態を説明する上の基本
的考え方について説明しておく。一般に2つの固体を接
触させた時は、接触面積全面で接触が行わてれるのでな
く、実際には微小接触点が累積された真実接触面積で行
われている。通常、真実接触面積の方が小さい。基本と
なるのは対向面間の真実接触面積の値が重要となる。所
定の半導体基板では、許容できる電力と温度(上昇)に
は限度があることから、半導体素子としての接触性の向
上の施策の1つとして、均一な電流分布と良好な熱放散
を実現することが主要課題である。
Here, the basic concept of the present embodiment will be described. Generally, when two solids are brought into contact, the contact is not made over the entire contact area, but is actually made at the true contact area in which minute contact points are accumulated. Usually, the true contact area is smaller. The basis is the value of the true contact area between the opposing surfaces. With a given semiconductor substrate, there is a limit to the power and temperature (rise) that can be tolerated. One of the measures to improve the contact properties of a semiconductor element is to realize a uniform current distribution and good heat dissipation. Is a major issue.

【0036】発明者らの解析によれば、特に、Cu層中
のガス量や特定成分を抑制してCu層を最適化した。そ
の結果空孔などCu層自体中の欠陥を抑刷して材質の健
全化をすることなどによって、Cu層と構成部材との問
の接触熱抵抗を低く抑制することが可能となる。
According to the analysis by the inventors, the amount of gas and specific components in the Cu layer were particularly suppressed to optimize the Cu layer. As a result, it is possible to suppress the contact thermal resistance between the Cu layer and the constituent members by suppressing defects such as vacancies in the Cu layer itself to make the material sounder.

【0037】更に、各構成部材と前記Cu層との接続一
体化時の接続作業温度の選択、それに対応する接合材料
の選択、冷却過程時の冷却速度の制御など付帯技術の追
加によって、Cu層付き構成部材に発生する「反り」を
抑制することによっても、半導体素子としての接触抵抗
特性と温度上昇特性との向上に寄与する。
Further, by adding auxiliary technologies such as selection of a connection work temperature at the time of connection integration of each constituent member and the Cu layer, selection of a corresponding bonding material, and control of a cooling rate in a cooling process, a Cu layer is formed. Suppressing the "warpage" generated in the attached component also contributes to the improvement of the contact resistance characteristic and the temperature rise characteristic of the semiconductor element.

【0038】各Cu層として使用するCu素材中の特に
接合機能を阻害させる可能性の高いBi、Pb、Te、
Se、Sb、Asよりなる成分の1つを1〜30ppm
の範囲に抑制し、且つこれらの総量を2〜50ppmに
制御する様にして製造したCu素材を前記Cu層として
使用したので、Cu層中の空孔の生成を少なくする作用
を呈すると共に、構成部材とCu層との界面は、完全な
接触状態を得る。その結果優れた接触抵抗特性と温度特
性を得ることができる。
Bi, Pb, Te, and the like in the Cu material used for each Cu layer, which are particularly likely to inhibit the joining function,
1 to 30 ppm of one of the components consisting of Se, Sb and As
And the Cu material manufactured by controlling the total amount thereof to 2 to 50 ppm was used as the Cu layer, so that it has an effect of reducing the generation of vacancies in the Cu layer and has a structure. The interface between the member and the Cu layer obtains a perfect contact state. As a result, excellent contact resistance characteristics and temperature characteristics can be obtained.

【0039】更に、10-2Torr以下の低圧力中で少
なくとも1分間その融点以上の温度に放置することによ
って、Cu素材中の酸素量を、1〜20ppm、水素量
を0.1〜5ppmの範囲に制御する様にして製造した
Cu素材を、前記Cu層として使用したので、同様にC
u層中の空孔の生成を少なくし得る。その結果、優れた
接触抵抗特性と温度特性を得ることができる。
Further, by leaving the material at a temperature not lower than its melting point for at least 1 minute at a low pressure of 10 -2 Torr or less, the oxygen content in the Cu material can be reduced to 1-20 ppm and the hydrogen content can be reduced to 0.1-5 ppm. Since the Cu material manufactured so as to be controlled in the range was used as the Cu layer, similarly,
The generation of vacancies in the u layer can be reduced. As a result, excellent contact resistance characteristics and temperature characteristics can be obtained.

【0040】次に図1に示した半導体素子を構成するC
u層の材質条件の最適化、各構成部材とCu層との接合
による反りを抑制する条件を最適化した際の評価装置の
概要について説明する。
Next, C constituting the semiconductor device shown in FIG.
An outline of an evaluation apparatus when optimizing the material condition of the u layer and optimizing the condition for suppressing the warpage due to the joining between each constituent member and the Cu layer will be described.

【0041】直径が150mm(半径75mm)のシリ
コンウエハーを具備した半導体基板2の一方の面を厚さ
が0.7mmの熱緩衝板3a、他方の面を厚さが0.7
mmの熱緩衝板3bで挟む様に、Mo製熱緩衝板3a、
半導体基板2、Mo製熱緩衝板3bの順番で各構成部材
を配置した評価装置を用意した。
One surface of a semiconductor substrate 2 provided with a silicon wafer having a diameter of 150 mm (radius of 75 mm) has a heat buffer plate 3a having a thickness of 0.7 mm, and the other surface has a thickness of 0.7 mm.
mm heat buffer plate 3a,
An evaluation device was prepared in which the respective components were arranged in the order of the semiconductor substrate 2 and the Mo thermal buffer plate 3b.

【0042】次いで、この評価装置に厚さが10mm、
外径が170mm(半径85mm)で、その表面粗さを
例えば2μmに仕上げたCu製ポスト(陰極接点4、陽
極接点5)を設置し、一方のポスト(陰極接点4)が前
記熱緩衝板3aに接触する様に、他方のポスト(陽極接
点5)が前記熱緩衝板3bに接触する様に、陰極接点
4、熱緩衝板3a、半導体基板2、熱緩衝板3b、陽極
接点5の順番で各部材を配置した。
Next, a thickness of 10 mm
A Cu post (cathode contact 4, anode contact 5) having an outer diameter of 170 mm (radius 85 mm) and a surface roughness of, for example, 2 μm is installed, and one post (cathode contact 4) is connected to the heat buffer plate 3a. So that the other post (anode contact 5) contacts the thermal buffer plate 3b in the order of the cathode contact 4, the thermal buffer plate 3a, the semiconductor substrate 2, the thermal buffer plate 3b, and the anode contact 5. Each member was arranged.

【0043】以降説明する一部の実施例では、一方のヒ
ートシンクが前記熱緩衝板3aに接触する様に、他方の
ヒートシンクが前記熱緩衝板3bに接触する様にするた
め、一方のヒートシンク、前記熱緩衝板3a、半導体基
板2、前記熱緩衝板3b、他方のヒートシンクの順番で
各部材を配置した。
In some embodiments described below, one of the heat sinks and the other heat sink is in contact with the heat buffer plate 3b so that one heat sink contacts the heat buffer plate 3a. Each member was arranged in the order of the heat buffer plate 3a, the semiconductor substrate 2, the heat buffer plate 3b, and the other heat sink.

【0044】特性の評価条件 温度特性の評価は、これらを支柱(図示しない)で支え
た後、実験容器内に設置し、全体に60kg/cm2
荷重を与え、且つ6kV、6kAの電力を遮断した後、
荷重を取り除いた状態即ち、[荷重印加→電力遮断→荷
重取り除き]サイクルの繰り返しを1回及び5回行い、
周囲温度を含んだ値を温度特性とした。
Conditions for evaluating the characteristics In order to evaluate the temperature characteristics, these were supported in a column (not shown), then placed in an experimental vessel, a load of 60 kg / cm 2 was applied to the whole, and a power of 6 kV and 6 kA was applied. After shutting off,
In a state where the load is removed, that is, a cycle of [load application → power cutoff → load removal] is repeated once and five times,
Values including the ambient temperature were used as temperature characteristics.

【0045】この際、6kV、6kAの電力を遮断する
前の実施例3の温度値を1.0とした時、1乃至5回遮
断した後の温度値とを相対比較した。測温位置は、各構
成部材表面の中心部1点及び外周部とした。この温度特
性は、接触抵抗特性や接触熱抵抗特性を反映しているの
で、本例では温度特性を評価することによって、素子全
体の基本特性を総合判断することが出来る。
At this time, when the temperature value of the third embodiment before the power of 6 kV and 6 kA was cut off was set to 1.0, the temperature value after the cutoff of 1 to 5 times was relatively compared. The temperature measurement position was one point at the center and the outer periphery of each component member surface. Since the temperature characteristics reflect the contact resistance characteristics and the contact heat resistance characteristics, in this example, the basic characteristics of the entire device can be comprehensively determined by evaluating the temperature characteristics.

【0046】接触抵抗特性の評価は、上記評価装置に所
定の各構成部材を配置した後、上記温度特性を評価し
た。6kV、6kAの電力を遮断する前の、実施例3の
接触抵抗値を1.0とし、1乃至5回遮断した後の接触
抵抗値とを相対比較した。測定は直流24V、100m
Aを与えて測定した。尚、各構成部材とCu層との一体
化には所定の融点を持つ接合材料を両者問に配置して接
合した。
For the evaluation of the contact resistance characteristics, the above-mentioned temperature characteristics were evaluated after arranging predetermined components in the above-described evaluation device. The contact resistance value of Example 3 was set at 1.0 before the power of 6 kV and 6 kA was cut off, and the contact resistance values after the cutoff of 1 to 5 times were relatively compared. Measurement is DC 24V, 100m
A was given and measured. In addition, for integration of each constituent member and the Cu layer, a joining material having a predetermined melting point was arranged and joined between them.

【0047】以下、図1で示した半導体素子のCu層の
Cu素材の評価条件を一覧とした図2の表図及び前記各
評価条件毎のCu素材を用いた半導体素子の温度特性と
接触特性を一覧とした図3の表図を用いて説明する。
The table of FIG. 2 listing the evaluation conditions of the Cu material of the Cu layer of the semiconductor device shown in FIG. 1 and the temperature characteristics and contact characteristics of the semiconductor device using the Cu material for each of the above evaluation conditions Will be described with reference to the table of FIG.

【0048】実施例1〜3、(比較例1) 比較例1の条件(a):真空度6×10-1Torr、実
施例1の条件(b):1×10-2Torr、実施例2の
条件(c):5×10-3Torr、実施例3の条件
(d):2×10-4Torrの雰囲気中で、少なくとも
1分間以上その融点以上に加熱保持して、4種のCu素
材を製造した。
Examples 1-3, (Comparative Example 1) Condition (a) of Comparative Example 1: vacuum degree 6 × 10 −1 Torr, condition (b) of Example 1: 1 × 10 −2 Torr, Example Condition 2 (c): 5 × 10 −3 Torr; Condition (d) of Example 3: 2 × 10 −4 Torr in an atmosphere of at least one minute while heating and holding at or above its melting point. A Cu material was manufactured.

【0049】こうして製造したCu素材中のガス含有量
を調査した結果、条件(a)では酸素は75ppm、水
素が12ppmであったが、条件(b)、(c)、
(d)では、各々15〜20ppm、1〜5ppmであ
った。
As a result of examining the gas content in the Cu material thus manufactured, oxygen was 75 ppm and hydrogen was 12 ppm under the condition (a), but the conditions (b), (c) and
In (d), they were 15 to 20 ppm and 1 to 5 ppm, respectively.

【0050】同様にCu素材中の特定元素Bi、Pb、
Te、Se、Sb、Asの総量を調査した結果、条件
(a)では125ppm、条件(b)、(c)、(d)
では、30〜50ppmであった。
Similarly, specific elements Bi, Pb,
As a result of investigating the total amount of Te, Se, Sb, and As, 125 ppm was obtained under the condition (a), and the conditions (b), (c), and (d) were obtained.
Was 30 to 50 ppm.

【0051】条件(a)の場合、低い真空度の為、これ
ら製造中の特定元素の蒸発損失量が少なかったことによ
る。これらを特定元素とした理由は、Cu層中のBi、
Pb、Te、Se、Sb、Asは、Cu層と構成部材と
を接続一体化するにおいて、その量が所定量(50pp
m)より多いと、接合強さを著しく低下させる。更に、
これらの元素が所定量以上存在すると、Cu層中の空
孔、気孔残存量が多くなる。従って、Cu素材中のガス
含有量の総量として2〜50ppm、特定元素量を2〜
50ppmとする。
In the case of the condition (a), the evaporation loss of these specific elements during the production was small due to the low degree of vacuum. The reason for making these specific elements is that Bi in the Cu layer,
Pb, Te, Se, Sb, and As are connected to the Cu layer and the constituent members by a predetermined amount (50 pp) in connecting and integrating the constituent members.
If it is larger than m), the bonding strength is significantly reduced. Furthermore,
When these elements are present in a predetermined amount or more, the amount of vacancies and pores in the Cu layer increases. Accordingly, the total gas content in the Cu material is 2 to 50 ppm, and the specific element amount is 2 to 50 ppm.
50 ppm.

【0052】Cu素材としての品質評価の一環として実
施した金属組織調査では、条件(a)の素材の内部には
空孔が存在していたが、条件(b)、(c)、(d)に
は認められなかった。更に水素中での800℃加熱で素
材ふくれ現象が発生するなど、素子用素材として好まし
くなかったが、条件(b)、(c)、(d)には素材ふ
くれ現象は発生しなかった。
In the metallographic examination conducted as part of the quality evaluation of the Cu material, pores were present inside the material under condition (a), but the conditions (b), (c) and (d) Was not recognized. Further, the material was not preferable as an element material, for example, a material blistering phenomenon occurred when heated at 800 ° C. in hydrogen. However, the material blistering phenomenon did not occur under the conditions (b), (c) and (d).

【0053】ガス含有量を調査した結果、条件(a)で
は、酸素は75ppm、水素が12ppmであったが、
条件(b)、(c)、(d)では、各々20〜15pp
m、5〜1ppmであった。これら条件(a)、
(b)、(c)、(d)で製造したCu素材を原材料と
して素子用Cu層に用いた。
As a result of examining the gas content, under the condition (a), oxygen was 75 ppm and hydrogen was 12 ppm.
In the conditions (b), (c) and (d), each is 20 to 15 pp
m, 5 to 1 ppm. These conditions (a),
The Cu material manufactured in (b), (c), and (d) was used as a raw material for the elemental Cu layer.

【0054】これらのCu層をMo製の熱緩衝板(構成
部材)の一面に配置し、熱緩衝板とCu層との間に30
g/mm2 の荷重を与え、接合材料として80重量%A
u−Snを使用して300℃の温度で10分間の加熱保
持の後、1.66℃/分の冷却速度で一体化して半導体
素子を製造した(実施例1〜3、比較例1)。
These Cu layers are arranged on one surface of a heat buffer plate (constituent member) made of Mo, and 30 mm is provided between the heat buffer plate and the Cu layer.
g / mm 2 , and 80% by weight A
After heating and holding at a temperature of 300 ° C. for 10 minutes using u-Sn, a semiconductor device was manufactured by integrating at a cooling rate of 1.66 ° C./min (Examples 1 to 3 and Comparative Example 1).

【0055】その結果、6kV、6kAの電力を遮断す
る前の実施例3の温度特性を1.0として、6kV、6
kAの電力を遮断した後、荷重を取り除いた状態即ち、
[荷重印加→電力遮断→荷重取り除き]サイクルを1回
行った後の温度特性を対比させると、条件(b)、
(c)、(d)では、1.0〜1.1の範囲であり、上
記評価サィクルを5回繰り返した後の温度特性も、1.
02〜1.13の範囲であり、いずれも低いレベルにあ
って、その変動幅も少なく許容の範囲にあった。
As a result, assuming that the temperature characteristic of the third embodiment before the power of 6 kV and 6 kA was cut off was 1.0, the temperature characteristics of 6 kV and 6 kA were not changed.
After the power of kA is cut off, the load is removed, that is,
When comparing the temperature characteristics after one cycle of [load application → power cutoff → load removal], the condition (b),
(C) and (d) are in the range of 1.0 to 1.1, and the temperature characteristics after repeating the above evaluation cycle five times are also 1.
The range was from 02 to 1.13, all of which were at a low level, and the range of fluctuation was small and within an allowable range.

【0056】これに対して、同じく6kV、6kAの電
力を遮断する前の、実施例3の温度特性を1.0とし
て、6kV、6kAの電力を遮断した後、条件(a)で
は、荷重を取り除いた状態即ち、[荷重印加→電力遮断
→荷重取り除き]サイクルを1回行った後の温度特性を
対比させると、1.08〜1.30を示し、5回行った
後の温度特性も1.11〜1.37を示し、その値のレ
ベルと共にその変動幅も増大して、許容の範囲外となっ
た。
On the other hand, before the power of 6 kV and 6 kA was cut off, the temperature characteristic of the third embodiment was set to 1.0, and the power of 6 kV and 6 kA was cut off under the condition (a). When the temperature characteristics after one cycle of the removed state, ie, [load application → power cutoff → load removal] cycle, are 1.08 to 1.30, the temperature characteristic after five cycles is also 1 .11 to 1.37, and the fluctuation range increased with the level of the value, which was out of the allowable range.

【0057】評価終了後の断面組織を観察すると、条件
(a)で製造したCu素材によるCu層の場合では、構
成部材とCu層との界面の一部分には完全な密着が得ら
れてない部分が存在していると共に、微小の空孔も認め
られた。密着不良はガスにより接触面に被膜が生成した
為の濡れ性不良によるものと考えられ、微小空孔はCu
層部分からのガスの放出による気孔によるものと考えら
れる。条件(b)、(c)、(d)ではこの様な現象は
見られていない。
Observation of the cross-sectional structure after completion of the evaluation shows that, in the case of the Cu layer made of the Cu material manufactured under the condition (a), a portion where the interface between the constituent member and the Cu layer is not completely adhered is obtained. , And minute voids were also observed. The poor adhesion is considered to be due to poor wettability due to the formation of a film on the contact surface by the gas.
This is considered to be due to pores due to the release of gas from the layer portion. Under the conditions (b), (c) and (d), such a phenomenon is not observed.

【0058】一方接触抵抗特性においても効果が認めら
れた。即ち、6kV、6kAの電力を遮断する前の、実
施例3の温度特性を100として、6kV、6kAの電
力を遮断した後、条件(b)、(c)、(d)では、荷
重を取り除いた状態即ち、[荷重印加→電力遮断→荷重
取り除き]サイクルを1回行った後の接触抵抗値を対比
させると、108〜127の範囲であり、上記評価サイ
クルを5回繰り返した後の接触抵抗値も、110〜13
6の範囲であり、いずれも低いレベルにあり、その変動
幅も少なく許容の範囲にあった。
On the other hand, an effect was also observed in the contact resistance characteristics. That is, before the power of 6 kV and 6 kA is cut off, assuming that the temperature characteristic of the third embodiment is 100 and the power of 6 kV and 6 kA is cut off, the load is removed under the conditions (b), (c) and (d). The contact resistance after performing one cycle of [load application → power interruption → removal of load] is in the range of 108 to 127, and the contact resistance after repeating the above evaluation cycle 5 times is compared. The values are also 110-13
6, all of which were at a low level, and the fluctuation range was small and within an acceptable range.

【0059】これに対して、同じく6kV、6kAの電
力を遮断する前の、実施例3の温度特性を100とし
て、6kV、6kAの電力を遮断した後、荷重を取り除
いた状態即ち、[荷重印加→電力遮断→荷重取り除き]
サイクルを1回行った後の温度特性を対比させると、条
件(a)では、126〜188を示し、5回行った後の
温度特性も131〜263を示し、その値のレベルと共
にその変動幅も増大して、許容の範囲外となった。
On the other hand, assuming that the temperature characteristic of the third embodiment is 100 before the power of 6 kV and 6 kA is cut off, the power of 6 kV and 6 kA is cut off and the load is removed, that is, [load application]. → Electric power cut → Remove load]
Comparing the temperature characteristics after one cycle, the conditions (a) indicate 126 to 188, and the temperature characteristics after five cycles also indicate 131 to 263. Have also increased and are out of tolerance.

【0060】評価終了後の断面組織を観察すると、条件
(a)で製造したCu素材によるCu層の場合では、構
成部材とCu層との界面の一部分には完全な密着が得ら
れてない部分が存在していると共に、微小の空孔も認め
られた。密着不良はガスにより接触面に被膜が生成した
為の濡れ性不良によるものと考えられ、微小空孔はCu
層部分からのガスの放出による気孔によるものと考えら
れる。条件(b)、(c)、(d)では、この様な現象
は見られていない。
Observation of the cross-sectional structure after completion of the evaluation shows that, in the case of the Cu layer made of the Cu material manufactured under the condition (a), a portion where complete adhesion was not obtained at a part of the interface between the constituent member and the Cu layer. , And minute voids were also observed. The poor adhesion is considered to be due to poor wettability due to the formation of a film on the contact surface by the gas.
This is considered to be due to pores due to the release of gas from the layer portion. Under the conditions (b), (c) and (d), such a phenomenon is not observed.

【0061】評価終了後のCu層の表面状態を観察する
と、条件(a)で製造したCu素材によるCu層の表面
では、その一部に薄い変色が見られると共に、微小の凹
凸も認められた。薄い変色は構成部材とCu層との接触
一体化の加熱工程でのCu層自体から放出された主とし
て、酸素ガスによる酸化によるものと考えられ、微小凹
凸はガス放出跡や測定サイクル時の荷重による内部微小
空孔のつぶれによるものと考えられる。
Observation of the surface state of the Cu layer after completion of the evaluation revealed that the surface of the Cu layer made of the Cu material manufactured under the condition (a) showed a slight discoloration on a part of the surface and fine irregularities. . Light discoloration is considered to be mainly due to oxidation by oxygen gas released from the Cu layer itself in the heating process of contact integration of the component and Cu layer, and minute irregularities are due to gas release traces and loads during measurement cycle. It is thought to be due to the collapse of the internal micropores.

【0062】実施例4〜11(比較例2〜4) 前記実施例1〜3、比較例1では、構成部材とCu層と
の接触一体化時の構成部材とCu層との一体化には、接
合材料として280℃の融点を有する80%Au−Sn
合金を使用し、接合作業温度を300℃として、半導体
素子を組み立てたが、本例は前記80%Au−Sn合金
に限ることなく、接触抵抗特性と温度特性の向上に対す
るCu層の持つ発明効果を発揮する。
Examples 4 to 11 (Comparative Examples 2 to 4) In Examples 1 to 3 and Comparative Example 1, the integration of the component and the Cu layer during the contact integration of the component and the Cu layer was performed. 80% Au—Sn having a melting point of 280 ° C. as a joining material
The semiconductor element was assembled using an alloy at a joining operation temperature of 300 ° C., but the present embodiment is not limited to the 80% Au—Sn alloy, but the invention effect of the Cu layer on the improvement of the contact resistance characteristics and the temperature characteristics. Demonstrate.

【0063】比較例2の接合材料の組成は、50Bi−
31Pb−Sn(融点95℃、接合作業温度115℃)
である。
The composition of the bonding material of Comparative Example 2 was 50 Bi-
31Pb-Sn (melting point 95 ° C, joining work temperature 115 ° C)
It is.

【0064】実施例4〜11の接合材料の組成は、それ
ぞれ50Sn−In(融点116〜127℃、接合作業
温度150℃)、65Sn−Pb(融点183〜185
℃、接合作業温度200℃)、97SnーAg(融点2
21℃、接合作業温度240℃)、18Au−Bi(融
点241℃、接合作業温度260℃)、98Pb−1、
5Ag−Sn(融点309℃、接合作業温度330
℃)、85Au−Ga(融点341℃、接合作業温度3
60℃)、94AU−Si(融点370℃、接合作業温
度390℃)、73Au−In(融点451℃、接合作
業温度550℃)である。
The compositions of the joining materials of Examples 4 to 11 are 50 Sn-In (melting point: 116 to 127 ° C., joining temperature: 150 ° C.) and 65 Sn-Pb (melting point: 183 to 185, respectively).
° C, joining operation temperature 200 ° C), 97Sn-Ag (melting point 2
21C, bonding work temperature 240C), 18Au-Bi (melting point 241C, bonding work temperature 260C), 98Pb-1,
5Ag-Sn (melting point 309 ° C, joining temperature 330
° C), 85 Au-Ga (melting point 341 ° C, joining work temperature 3
60 AU), 94 AU-Si (melting point 370 ° C, joining temperature 390 ° C), and 73 Au-In (melting point 451 ° C, joining temperature 550 ° C).

【0065】又、比較例3、4の接合材料の組成は、そ
れぞれ45Ag−35Cu−In(融点600℃、接合
作業温度650℃)、78Cu−5と7Ni−7P−S
n(融点700℃、接合作業温度750℃)である。上
記組成の接合材料を使用して半導体素子を組み立てた。
The compositions of the bonding materials of Comparative Examples 3 and 4 were 45 Ag-35Cu-In (melting point: 600 ° C., bonding temperature: 650 ° C.), 78Cu-5 and 7Ni-7P-S, respectively.
n (melting point 700 ° C., joining temperature 750 ° C.). A semiconductor device was assembled using the bonding material having the above composition.

【0066】本例でも、前記実施例1〜3、比較例1と
同様方法の評価を実施したところ、いずれも許容範囲の
温度特性、接触抵抗特性を示した。しかし、比較例2の
50Bi−31Pb−Snでは、接合工程後の構成部材
とCu層との接触一体化の状態が十分でなく、接触低抗
特性にばらつきが見られると共に、十分な接合強さが得
られず、低い引っ張り力の作用や僅かな振動によって、
接触界面から簡単に剥離した状態、脱落などの現象が生
じて、好ましい半導体素子とはならなかった。
Also in this example, the same methods as in Examples 1 to 3 and Comparative Example 1 were evaluated, and all showed acceptable temperature characteristics and contact resistance characteristics. However, in the case of 50 Bi-31Pb-Sn of Comparative Example 2, the state of contact integration between the constituent member and the Cu layer after the joining step is not sufficient, and the contact resistance characteristics vary, and the joint strength is sufficient. Is not obtained, due to the action of low pulling force and slight vibration,
Phenomena such as a state of easily peeling off from the contact interface and falling off occurred, and thus, it was not a preferable semiconductor element.

【0067】一方、比較例3〜4に示した45Ag−3
5Cu−In、78Cu−5と7Ni−7P−Snで
は、接合工程後の構成部材とCu層との接触一体化の状
態は十分となり、十分な引張り強さを得たが、冷却後の
接触抵抗、素材の全体抵抗にばらつきが認められると共
に抵抗レベルも増加している現象が見られた。残存する
熱ストレスの増加などにより接合部全体に「反り」発生
が確認された。
On the other hand, 45Ag-3 shown in Comparative Examples 3 and 4
In the case of 5Cu-In, 78Cu-5 and 7Ni-7P-Sn, the state of contact and integration between the component and the Cu layer after the bonding step was sufficient, and sufficient tensile strength was obtained, but the contact resistance after cooling was low. A phenomenon was observed in which the overall resistance of the material varied and the resistance level also increased. The occurrence of “warpage” was confirmed in the entire joint due to an increase in residual thermal stress and the like.

【0068】Cu層の材質的条件を適切に選出したとし
ても、接触一体化の作業温度が好ましくないと、半導体
素子全体としての特性に好ましくない影響を与えた例で
ある。
This is an example in which even if the material conditions of the Cu layer are properly selected, if the working temperature of the contact integration is not favorable, the characteristics of the whole semiconductor element are adversely affected.

【0069】従って、適切なCu素材によって製造した
Cu層の選択と共に、構成部材とCu層との接触一体化
の作業温度を200℃〜550℃の範囲に選択すること
を可能とする接合材料の選択との組み合わせが必要とな
り、実施例4〜11では接触抵抗特性と温度特性共に良
好な結果を得ることができた。
Accordingly, the selection of a Cu layer made of an appropriate Cu material and the selection of a bonding material capable of selecting the working temperature for contact integration of the constituent member and the Cu layer in the range of 200 ° C. to 550 ° C. A combination with selection was required, and in Examples 4 to 11, good results were obtained in both contact resistance characteristics and temperature characteristics.

【0070】なお、上記した接合材料以外にも例えば1
00Sn、95Sn−Sb(融点235℃〜240
℃)、97.5Pb−Ag(融点304℃)、97.5
Pb一1と5Ag−Sn(融点309℃)、10Sn−
Pb(融点268〜301℃)、5Sn−Pb(融点3
00〜314℃)、2Sn−Pb(融点316〜322
℃)、95Zn−Al(融点382℃)なども好適であ
る。
In addition to the above-mentioned bonding materials, for example,
00Sn, 95Sn-Sb (melting point 235 ° C to 240
C), 97.5 Pb-Ag (melting point 304 C), 97.5
Pb-11 and 5Ag-Sn (melting point 309 ° C), 10Sn-
Pb (melting point 268-301 ° C), 5Sn-Pb (melting point 3
00-314 ° C), 2Sn-Pb (melting point 316-322)
° C), 95Zn-Al (melting point: 382 ° C) and the like are also suitable.

【0071】ここで、550℃以上の接合温度を選択し
た場合では、各構成部材、Cu層などの内部に残留応力
が存在し、冷却後に半導体素子に「反り」が発生する。
例えば約700℃の融点を持つ77.6%Cu−5.7
%Ni−7P−Snを使用して、750℃で接合加熱処
理を行ったが、「反り」の発生などで安定した接触抵抗
特性と温度上昇特性が得られず、好ましい半導体素子と
はならなかった。同様に約600℃の融点を持つ45%
Ag−35%Cu−Inを使用して、650℃で接合加
熱処理を行ったが、安定した接触抵抗特性と温度上昇特
性が得られず好ましい半導体素子とはならなかった。
Here, when a bonding temperature of 550 ° C. or more is selected, residual stress exists inside each constituent member, the Cu layer, and the like, and “warping” occurs in the semiconductor element after cooling.
For example, 77.6% Cu-5.7 having a melting point of about 700 ° C.
% Ni-7P-Sn was used to perform the bonding heat treatment at 750 ° C., but stable contact resistance characteristics and temperature rise characteristics were not obtained due to the occurrence of “warpage”, and the semiconductor device was not a preferable semiconductor device. Was. 45% with a melting point of about 600 ° C
Bonding heat treatment was performed at 650 ° C. using Ag-35% Cu—In, but stable contact resistance characteristics and temperature rise characteristics could not be obtained, so that a preferable semiconductor element was not obtained.

【0072】以上により、前記各構成部材と接触配置し
た前記Cu層と接続一体化した圧接平型半導体素子、又
は前記Cu層と接続一体化したモジュール構造半導体素
子において、前記本例の所定条件のCu層を選択した上
で、200〜550℃の接続一体化作業温度を選択する
に十分の融点を有する金属、合金組成より成る接合材料
を、各構成部材とCu層との間に配置し、接続一体化す
ることが安定した接触抵抗特性と温度上昇特性を有する
半導体素子の製造に有益となることが判明した。
As described above, in the press-fit flat semiconductor device connected and integrated with the Cu layer in contact with each of the constituent members, or in the module-structured semiconductor device connected and integrated with the Cu layer, the predetermined condition of the present example is satisfied. After selecting the Cu layer, a metal having a melting point sufficient to select a connection and integration operation temperature of 200 to 550 ° C., and a bonding material made of an alloy composition are arranged between each constituent member and the Cu layer, It has been found that the integration of the connection is beneficial for the production of a semiconductor device having stable contact resistance characteristics and temperature rising characteristics.

【0073】実施例12〜14 前記実施例4〜11では、構成部材とCu層との接触一
体化時の接合作業温度での保持時間を10分間として半
導体素子を組み立てたが、本発明は10分に限ることな
く、接触抵抗特性と温度特性の向上に対するCu層の持
つ発明効果を発揮する。
Embodiments 12 to 14 In the above embodiments 4 to 11, the semiconductor device was assembled with the holding time at the joining operation temperature at the time of contact and integration of the constituent member and the Cu layer being 10 minutes. The invention effect of the Cu layer on the improvement of the contact resistance characteristics and the temperature characteristics is exhibited without limitation.

【0074】本実施例(実施例12〜14)について
も、前記実施例及び比較例と同様方法の評価を実施した
ところ、1〜30分のいずれもが許容範囲の温度特性、
接触抵抗特性を示した。
The evaluation of this example (Examples 12 to 14) was carried out in the same manner as in the above Examples and Comparative Examples.
The contact resistance characteristics were shown.

【0075】実施例15〜16(比較例5、6) 前記実施例1〜14では、構成部材とCu層との接触一
体化時の接合作業温度を10分間保持した後の冷却速度
を1.66℃/分として半導体素子を組み立てたが、本
発明の冷却速度は、1.66℃/分に限ることなく、接
触抵抗特性と温度特性の向上に対するCu層の持つ発明
効果を発揮する。
Examples 15 to 16 (Comparative Examples 5 and 6) In Examples 1 to 14, the cooling rate after maintaining the joining temperature at the time of contact integration of the constituent member and the Cu layer for 10 minutes was 1. Although the semiconductor element was assembled at 66 ° C./min, the cooling rate of the present invention is not limited to 1.66 ° C./min, and the effect of the Cu layer on the improvement of contact resistance characteristics and temperature characteristics is exhibited.

【0076】本実施例(実施例15〜16)について
も、前記実施例、比較例と同様方法の評価を実施したと
ころ、好ましいCu層の選択と冷却速度0.16〜10
℃/分の選択との相乗的作用によって、Cu層中に残存
する歪みを低減化し、その結果「反り」のない半導体素
子を得て、半導体素子としての接触抵抗特性と温度上昇
特性を向上させることができた。
In the present embodiment (Examples 15 and 16), evaluation was performed in the same manner as in the above Examples and Comparative Examples.
By the synergistic action with the selection of ° C./min, the strain remaining in the Cu layer is reduced, and as a result, a semiconductor device without “warpage” is obtained, and the contact resistance characteristics and the temperature rise characteristics of the semiconductor device are improved. I was able to.

【0077】しかし、この冷却速度が過度に遅い比較例
5(0.05〜0.1℃/分以下)では、半導体素子と
しての接触抵抗特性と温度上昇特性は問題なかったが、
生産性に対して好ましくない。また、この冷却速度が過
度に早い比較例6(2000℃/分)では、「反り」の
発生や接触抵抗特性と温度上昇特性の低下と共に、設備
能力的にまた熱容量的な追随性など実施上に問題があ
り、本発明から除外される。
However, in Comparative Example 5 (0.05 to 0.1 ° C./min or less) in which the cooling rate was excessively slow, there was no problem with the contact resistance characteristics and the temperature rise characteristics of the semiconductor element.
Unfavorable for productivity. In Comparative Example 6 (2000 ° C./min) in which the cooling rate was excessively high, “warpage” occurred, the contact resistance characteristics and the temperature rise characteristics deteriorated, and the following problems were observed: Are excluded from the present invention.

【0078】実施例17〜19(比較例7、8) 前記実施例1〜16、比較例1〜6では、構成部材とC
u層との接触一体化時に与える荷重の大きさを30g/
mm2 として半導体素子を組み立てたが、本例の冷却速
度は、30g/mm2 に限ることなく、接触抵抗特性と
温度特性の向上に対するCu層の持つ発明効果を発揮す
る。
Examples 17 to 19 (Comparative Examples 7 and 8) In Examples 1 to 16 and Comparative Examples 1 to 6, the components and C
The magnitude of the load applied at the time of contact integration with the u layer is 30 g /
Although the semiconductor element was assembled in mm 2 , the cooling rate of this example is not limited to 30 g / mm 2 , and the invention effect of the Cu layer on the improvement of the contact resistance characteristics and the temperature characteristics is exhibited.

【0079】本実施例についても、前記実施例、比較例
と同様方法の評価を実施したところ、0.1〜1000
℃/分(実施例17〜19)のいずれもが許容範囲の温
度特性、接触抵抗特性を示した。
This example was evaluated in the same manner as in the above examples and comparative examples.
All of ° C./min (Examples 17 to 19) showed acceptable temperature characteristics and contact resistance characteristics.

【0080】しかし、比較例7の冷却速度が0.1g/
mm2 以下では、「反り」の発生があり、比較例8の2
000g/mm2 では、焼き付けによる表面荒れの発生
から、いずれも半導体素子としての接触抵抗特性と温度
特性に好ましくない影響を与えているので本発明から除
外される。
However, the cooling rate of Comparative Example 7 was 0.1 g /
If it is less than 2 mm 2 , “warpage” occurs, and
If the surface roughness is 000 g / mm 2 , the surface roughness due to baking has an unfavorable effect on the contact resistance characteristics and the temperature characteristics of the semiconductor element, and is excluded from the present invention.

【0081】即ち、接合加熱過程中及び冷却過程中のC
u層付き各構成部材に与える荷重を、0.1g/mm2
以下として構成部材とCu層とを一体化させて素子を製
造した場合では、Cu層付き構成部材には著しい「反
り」の発生が認められた。
That is, C during the bonding heating process and the cooling process
The load applied to each of the constituent members with the u layer is 0.1 g / mm 2
In the case where the element was manufactured by integrating the component and the Cu layer as described below, occurrence of remarkable “warpage” was observed in the component with the Cu layer.

【0082】また「反り」の発生によって、半導体素子
して組立てた時、ミクロ的に非接触の部分が見られ、接
触特性、温度特性に不安定さが発生している。
Also, due to the occurrence of "warpage", when the semiconductor element is assembled and assembled, a non-contact portion is observed microscopically, and the contact characteristics and the temperature characteristics are unstable.

【0083】その点0.1g/mm2 〜1000g/m
2 として、構成部材材を製造した場合の半導体素子
は、各構成部材とCu層との界面の確実な接触を得て、
「反り」の発生もなく、一層の信頼度の高い素子とする
ことが出来る。この条件で製造した後、分解して加圧面
を顕微鏡的観察をすると、適切な冷却速度の選択によっ
て、ミクロ的な接触点がほぼ全面に分布していることが
認められている。
That point: 0.1 g / mm 2 to 1000 g / m
As m 2 , the semiconductor element in the case of manufacturing the component members obtains reliable contact at the interface between each component and the Cu layer,
An element with higher reliability can be obtained without occurrence of “warpage”. After manufacturing under these conditions, when disassembling and pressing the surface under a microscope, it is recognized that microscopic contact points are distributed over almost the entire surface by selecting an appropriate cooling rate.

【0084】冷却過程でのこの様な過度の加圧(比較例
8の2000g/mm2 )では、最初に接触点を形成し
た微少部分では、接触点での接触が局所的に優先的に進
展し過ぎ、その接触点周辺に接触していない微少領域が
生成されることが見られる。
With such excessive pressurization during the cooling process (2000 g / mm 2 in Comparative Example 8), contact at the contact point locally preferentially progresses in the microscopic portion where the contact point was first formed. It can be seen that a small area that is not touching around the contact point is generated.

【0085】その結果、過度の荷重を与えたCu層付き
構成部材の表面には、ミクロ的に均一な残留歪みの存在
すること、微小の表面荒れが生成されることにより、特
に前記評価サイクルの回数を重ねて行くと、抵抗特性の
ばらつき発生が顕著となる傾向を示して好ましくなかっ
た。
As a result, the presence of microscopically uniform residual strain and the generation of minute surface roughness on the surface of the component with a Cu layer to which an excessive load has been applied, particularly in the evaluation cycle described above. As the number of times increases, the occurrence of variation in resistance characteristics tends to become remarkable, which is not preferable.

【0086】これらの結果から明らかな様に、前記本実
施例(実施例17〜19)の所定条件のCu層を選択し
た上で、与える荷重を0.1g/mm2 〜1000g/
mm2 の範囲として冷却して接続一体化することで接触
面全面での接触が得られ、好ましい温度特性を示した上
に「反り」の発生もなく、安定した接触抵抗特性と温度
上昇特性を有する半導体素子の製造に有益となることが
分かった。
As is apparent from these results, after selecting the Cu layer under the predetermined conditions of the present embodiment (Examples 17 to 19), the applied load was 0.1 g / mm 2 to 1000 g /
By contacting the entire surface of the contact surface by cooling and connecting and integrating it within the range of mm 2 , it shows favorable temperature characteristics, no warpage, stable contact resistance characteristics and stable temperature rise characteristics. It has been found that the method is useful for manufacturing a semiconductor device having the same.

【0087】実施例20〜25 前記実施例1〜19、比較例1〜8では、構成部材とし
て熱衝撃板を選択し、Cu層の形態として板状を選択
し、その板厚を30〜200μmに選択し、半導体素子
を組み立てたが、本実施例ではこれに限ることなく適応
が可能である。他の構成部材、他のCu層形態や層厚さ
であっても、所定のCu素材から得たCu層は有効に効
果を発揮し、安定した接触抵抗特性と温度上昇特性を有
する半導体素子を製造することができる。
Examples 20 to 25 In Examples 1 to 19 and Comparative Examples 1 to 8, a thermal shock plate was selected as a constituent member, a plate shape was selected as a form of a Cu layer, and the plate thickness was 30 to 200 μm. And the semiconductor element is assembled, but the present embodiment is not limited to this and can be applied. Even with other constituent members, other Cu layer forms and layer thicknesses, a Cu layer obtained from a predetermined Cu material effectively exerts an effect, and a semiconductor element having stable contact resistance characteristics and temperature rising characteristics. Can be manufactured.

【0088】実施例20〜24では、ベースの一面にE
B法によって厚さ3〜30μmのCu膜、ヒートシンク
の一面に、薄板状で厚さ0.1〜1mmのCu薄板、ポ
ストの一面にメッキ法によって厚さ3〜30μmのCu
層、絶縁基板(AlN)の一面にアルゴン中でスパッタ
法によって厚さ3〜30μmのCu膜、インサート材用
として厚さ0.2〜3mmのCu箔を有する半導体素子
を準備した。
In Examples 20 to 24, E was applied to one side of the base.
A Cu film having a thickness of 3 to 30 μm by the B method, a thin Cu plate having a thickness of 0.1 to 1 mm on one surface of the heat sink, and a Cu film having a thickness of 3 to 30 μm by a plating method on one surface of the post
A semiconductor element having a Cu film having a thickness of 3 to 30 μm and a Cu foil having a thickness of 0.2 to 3 mm for an insert material was prepared on one surface of the layer and the insulating substrate (AlN) by a sputtering method in argon.

【0089】Cu層、CuCu膜、Cu箔は有効にその
効果を発揮し、安定した接触抵抗特性と温度上昇特性を
有する半導体素子を製造することができた。又、実施例
25のようにCu層中のCuに代わってAgとしても上
記と同等の効果を得ることができる。
The Cu layer, the CuCu film, and the Cu foil effectively exerted their effects, and a semiconductor device having stable contact resistance characteristics and temperature rising characteristics could be manufactured. Also, as in the twenty-fifth embodiment, the same effect as described above can be obtained by using Ag instead of Cu in the Cu layer.

【0090】尚、表2の評価結果は前記実施例1〜19
では、実施例3の値を1.0とした相対値で示したが、
実施例20〜25については、各構成部材を評価用半導
体装置として組み立てた直後(電流遮断を実施する前)
に測定した値を1.0とした。
The evaluation results in Table 2 show the results of Examples 1 to 19 described above.
In the above, the values are shown as relative values with the value of Example 3 being 1.0.
In Examples 20 to 25, immediately after assembling each component as a semiconductor device for evaluation (before current interruption).
Was set to 1.0.

【0091】その他の実施例 前記実施例1〜25、比較例1〜8では構成部材とCu
層(Ag層)との接続一体化において、所定条件のCu
素材(Ag素材)を用いて製造したCu層(Ag層)の
効果について示したが、構成部材との接続一体化用Cu
層、板、箔用としてのみでなく、構成部材そのものの用
途としても効果を発揮することができる。
Other Examples In Examples 1 to 25 and Comparative Examples 1 to 8, the constituent members and Cu were used.
In the connection integration with the layer (Ag layer), Cu
The effect of the Cu layer (Ag layer) manufactured using the material (Ag material) has been described.
The present invention is effective not only for layers, plates, and foils, but also for uses of constituent members themselves.

【0092】例えば、前記評価装置と評価方法によって
ベース、ヒートシンク、ポスト、インサート材用Cuに
対して、条件(a):真空度6×10-1Torrと、条
件(d):真空度2×10-4Torrの雰囲気中で製造
した前記Cu素材を使用して半導体素子を組み立てて、
発明効果について比較した。
For example, the condition (a): degree of vacuum 6 × 10 -1 Torr and the condition (d): degree of vacuum 2 × Assembling a semiconductor device using the Cu material manufactured in an atmosphere of 10 -4 Torr,
The invention effect was compared.

【0093】これによると、前者条件(a)のCu素材
を使用した構成部材の方が、温度上昇特性は1.15〜
1.3倍の高い(劣る)値を示すと共に、接触抵抗特性
も、1.2〜3.9倍の高い(劣る)値を示した。
According to this, the component using the Cu material under the former condition (a) has a temperature rise characteristic of 1.15 to 1.15.
In addition to showing a 1.3 times higher (poor) value, the contact resistance characteristics also showed a 1.2-3.9 times high (poor) value.

【0094】従ってCu素材は、前記した構成部材と一
体化させて使用するCu層以外にも、発明効果が認めら
れている。
[0094] Therefore, the Cu material has been confirmed to have the effect of the invention in addition to the Cu layer used integrally with the constituent members described above.

【0095】以上より圧接平型半導体素子、モジュール
構造半導体素子を形成するベース用Cu部材、ヒートシ
ンク用Cu部材、ポスト用Cu部材のいずれか、又は総
てを、前記Cu素材を用いて半導体素子を製造すること
により、半導体素子の接触抵抗特性と温度上昇特性の安
定度を向上させることができる。
As described above, any one or all of the Cu member for the base, the Cu member for the heat sink, and the Cu member for the post forming the press-fit flat type semiconductor element, the module structure semiconductor element, and the semiconductor element using the Cu material are manufactured. By manufacturing, the stability of the contact resistance characteristic and the temperature rise characteristic of the semiconductor element can be improved.

【0096】[0096]

【発明の効果】以上詳細に説明したように、本発明の半
導体素子によれば、Cu層の材質条件の最適化及び各構
成部材とCu層の接合により生じる反りを抑制する条件
の最適化により、部材接触抵抗特性と温度上昇特性の安
定度を向上させることができる。
As described above in detail, according to the semiconductor device of the present invention, the optimization of the material conditions of the Cu layer and the optimization of the conditions for suppressing the warpage caused by the joining of the respective constituent members and the Cu layer are achieved. In addition, the stability of the member contact resistance characteristic and the temperature rise characteristic can be improved.

【0097】本発明の半導体装置によれば、部材接触抵
抗特性と温度上昇特性の安定度を向上させることができ
る。
According to the semiconductor device of the present invention, it is possible to improve the stability of the member contact resistance characteristic and the temperature rise characteristic.

【0098】本発明の電力変換装置によれば、部材接触
抵抗特性と温度上昇特性の安定度を向上させ、その信頼
性を向上させることができる。
According to the power converter of the present invention, it is possible to improve the stability of the contact resistance characteristic and the temperature rise characteristic of the member, and to improve the reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体素子の一実施の形態を示した断
面図である。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】本発明の実施例及び比較例の評価条件を一覧と
した表図である。
FIG. 2 is a table listing evaluation conditions of Examples and Comparative Examples of the present invention.

【図3】図2の評価条件のCu素材を用いて製造した半
導体素子の特性を一覧とした表図である。
FIG. 3 is a table listing characteristics of a semiconductor element manufactured using a Cu material under the evaluation conditions of FIG. 2;

【符号の説明】[Explanation of symbols]

1 半導体素子 2 半導体基板 3a、3b Mo製円板 4 陰極接点 5 陽極接点 6 絶縁受動部分 7 ゲート接点 8 ゲート導線 10 絶縁容器 11a 第1カバー 11b 第2カバー DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Semiconductor substrate 3a, 3b Mo disk 4 Cathode contact 5 Anode contact 6 Insulated passive part 7 Gate contact 8 Gate conductor 10 Insulated container 11a First cover 11b Second cover

───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 貴史 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 山本 敦史 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 西村 隆宣 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 木島 研二 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 石渡 裕 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内 (72)発明者 田中 明 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内 Fターム(参考) 5F036 AA01 BB01 BC08 BD01 BE06 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Kusano 1 Toshiba-cho, Fuchu-shi, Tokyo Inside the Toshiba Fuchu Plant, Inc. (72) Inventor Atsushi Yamamoto 1-Toshiba-cho, Fuchu-shi, Tokyo Inside the Fuchu Plant, Toshiba ( 72) Inventor Takanori Nishimura 1 Toshiba-cho, Fuchu-shi, Tokyo, Japan Inside the Fuchu Plant, Toshiba Corporation (72) Inventor Kenji 1 Toshiba-cho, Fuchu-shi, Tokyo, Japan Inside the Fuchu Plant, Toshiba Corporation (72) Inventor Yutaka Ishiwatari Kanagawa 2-4-4 Suehirocho, Tsurumi-ku, Yokohama-shi In the Toshiba Keihin Works Co., Ltd. (72) Inventor Akira Tanaka 2-4, Suehirocho, Tsurumi-ku, Yokohama-shi, Kanagawa Prefecture F-term in the Toshiba Keihin Works 5F036 AA01 BB01 BC08 BD01 BE06

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 複数の構成部材の少なくともひとつ以上
に接触するCu層を配して成る半導体素子において、 前記Cu層として使用するCu素材を10-2Torr以
下の低圧力中でその融点以上の温度に放置して製造する
ことを特徴とする半導体素子。
1. A semiconductor device comprising a Cu layer in contact with at least one of a plurality of constituent members, wherein a Cu material used as the Cu layer has a melting point or higher at a low pressure of 10 −2 Torr or lower. A semiconductor device characterized by being manufactured by being left at a temperature.
【請求項2】 前記Cu素材を10-2Torr以下の低
圧力中で少なくとも1分間以上その融点以上の温度に放
置することによって、前記Cu素材中の酸素量を1〜2
0ppm、水素量を0.1〜5ppmの範囲に制御する
と共に、Bi、Pb、Te、Se、Sb、Asよりなる
成分のひとつを1〜30ppmの範囲に抑制し、且つこ
れらの総量を2〜50ppmに制御することを特徴とす
る請求項1記載の半導体素子。
2. The oxygen content in the Cu material is reduced to 1 to 2 by leaving the Cu material at a temperature equal to or higher than its melting point for at least 1 minute at a low pressure of 10 −2 Torr or less.
0 ppm and the amount of hydrogen are controlled in the range of 0.1 to 5 ppm, and one of the components consisting of Bi, Pb, Te, Se, Sb and As is suppressed in the range of 1 to 30 ppm, and the total amount of these components is 2 to 30 ppm. 2. The semiconductor device according to claim 1, wherein the semiconductor device is controlled to 50 ppm.
【請求項3】 前記各構成部材とCu層との間に、20
0〜550℃の接続一体化作業温度を選択するに十分な
融点を有する金属又は合金組成より成る接合材料を配置
し、 この接合材料により前記各構成部材とCu層を接続一体
化することを特徴とする請求項1又は2記載の半導体素
子。
3. Between each of the constituent members and the Cu layer, 20
A joining material made of a metal or alloy composition having a melting point sufficient to select a connection / integration operation temperature of 0 to 550 ° C. is arranged, and the constituent members and the Cu layer are connected and integrated with the joining material. 3. The semiconductor device according to claim 1, wherein:
【請求項4】 前記接合材料を少なくとも5分間以上前
記一体化作業温度に加熱保持して、前記各構成部材とC
u層とを接続一体化したことを特徴とする請求項3記載
の半導体素子。
4. Heating and holding the bonding material at the integration work temperature for at least 5 minutes or more, and
4. The semiconductor device according to claim 3, wherein the semiconductor device is integrated with a u layer.
【請求項5】 前記加熱保持温度から0.16〜10℃
/分の平均冷却速度で冷却しながら、前記各構成部材と
Cu層とを接続一体化したことを特徴とする請求項3又
は4記載の半導体素子。
5. The heating and holding temperature is 0.16 to 10 ° C.
The semiconductor device according to claim 3, wherein each of the constituent members and the Cu layer are connected and integrated while cooling at an average cooling rate of / min.
【請求項6】 前記各構成部材とCu層との間に、0.
1〜1000g/mm2 の荷重を与えながら、前記一体
化作業温度を少なくとも5分間以上保持した後、該保持
温度から0.16〜10℃/分の平均冷却速度で冷却し
ながら前記各構成部材とCu層を接続一体化したことを
特徴とする請求項3又は4記載の半導体素子。
6. A 0.1 mm gap between each of the constituent members and the Cu layer.
After applying the load of 1 to 1000 g / mm 2 and maintaining the integration work temperature for at least 5 minutes or more, the above-mentioned constituent members are cooled at an average cooling rate of 0.16 to 10 ° C./minute from the holding temperature. 5. The semiconductor device according to claim 3, wherein a Cu layer and a Cu layer are connected and integrated.
【請求項7】 前記接合材料は、50Sn−In又は、
65Sn−Pb又は、97SnーAg又は、18Au−
Bi又は、98Pb−1、5Ag−Sn又は、85Au
−Ga又は、94AU−Si又は、73Au−Inのい
ずれかであることを特徴とする請求項3乃至6いずれか
に記載の半導体素子。
7. The bonding material is 50Sn-In or
65Sn-Pb or 97Sn-Ag or 18Au-
Bi or 98Pb-1, 5Ag-Sn or 85Au
7. The semiconductor device according to claim 3, wherein the semiconductor device is any one of -Ga, 94AU-Si, and 73Au-In.
【請求項8】 前記Cu層をAg層としたことを特徴と
する請求項1乃至7いずれかに記載の半導体素子。
8. The semiconductor device according to claim 1, wherein said Cu layer is an Ag layer.
【請求項9】 前記複数の構成部材の一部であるベース
用Cu部材、ヒートシンク用Cu部材、ポスト用Cu部
材のいずれか又は全てに、前記Cu素材を使用したこと
を特徴とする請求項1乃至7いずれかに記載の半導体素
子。
9. The Cu material is used for any or all of a Cu member for a base, a Cu member for a heat sink, and a Cu member for a post, which are a part of the plurality of constituent members. 8. The semiconductor device according to any one of claims 7 to 7.
【請求項10】 請求項1乃至8いずれかに記載の半導
体素子複数個を同一のパッケージ内に収納して成ること
を特徴とする半導体装置。
10. A semiconductor device comprising a plurality of semiconductor elements according to claim 1 housed in the same package.
【請求項11】 請求項1乃至8いずれかに記載の半導
体素子を用いて電力変換を行うことを特徴とする電力変
換装置。
11. A power converter using the semiconductor device according to claim 1 for power conversion.
JP35952198A 1998-12-17 1998-12-17 Semiconductor element, semiconductor device and power conversion device Pending JP2000183280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35952198A JP2000183280A (en) 1998-12-17 1998-12-17 Semiconductor element, semiconductor device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35952198A JP2000183280A (en) 1998-12-17 1998-12-17 Semiconductor element, semiconductor device and power conversion device

Publications (1)

Publication Number Publication Date
JP2000183280A true JP2000183280A (en) 2000-06-30

Family

ID=18464935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35952198A Pending JP2000183280A (en) 1998-12-17 1998-12-17 Semiconductor element, semiconductor device and power conversion device

Country Status (1)

Country Link
JP (1) JP2000183280A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010021267A1 (en) * 2008-08-21 2012-01-26 株式会社村田製作所 Electronic component device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010021267A1 (en) * 2008-08-21 2012-01-26 株式会社村田製作所 Electronic component device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8581106B2 (en) Submount
EP0661748A1 (en) Semiconductor device
JPH07202063A (en) Ceramic circuit board
US11894284B2 (en) Semiconductor structure having silver-indium transient liquid phase bonding joint
KR102133765B1 (en) Solder joint and method of forming solder joint
US20230039027A1 (en) Layered bonding material, semiconductor package, and power module
JP2006278463A (en) Sub-mount
JP2000183280A (en) Semiconductor element, semiconductor device and power conversion device
JP2004253736A (en) Heat spreader module
JP4917375B2 (en) Power semiconductor module manufacturing method
JP4592486B2 (en) Semiconductor module
JPH11354687A (en) Semiconductor device
JPH08102570A (en) Ceramic circuit board
JPS639665B2 (en)
JP3313649B2 (en) Semiconductor element manufacturing method, and power converter incorporating semiconductor element manufactured by the manufacturing method
JP2020155761A (en) Bonding structure and liquid phase diffusion bonding method
WO2016171122A1 (en) Semiconductor device and method for manufacturing same
JP4954575B2 (en) Heat sink made of copper or copper-containing alloy and joining method thereof
JP5023633B2 (en) Optical communication apparatus and manufacturing method thereof
JP2007141901A (en) Semiconductor device and its manufacturing method
JPS58102532A (en) Semiconductor device
JP2021193720A (en) Semiconductor device and method for manufacturing semiconductor device
JPS5811097B2 (en) Hand tie souchi
JPH05267491A (en) Pressure contact type semiconductor device and power conversion device using same
JPH0751886A (en) Solder material for a assembling semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511