JP2000174833A - Carrier suppression feedback circuit - Google Patents

Carrier suppression feedback circuit

Info

Publication number
JP2000174833A
JP2000174833A JP10341538A JP34153898A JP2000174833A JP 2000174833 A JP2000174833 A JP 2000174833A JP 10341538 A JP10341538 A JP 10341538A JP 34153898 A JP34153898 A JP 34153898A JP 2000174833 A JP2000174833 A JP 2000174833A
Authority
JP
Japan
Prior art keywords
output
level
carrier
switch
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10341538A
Other languages
Japanese (ja)
Inventor
Toshiaki Funakubo
利昭 舟久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10341538A priority Critical patent/JP2000174833A/en
Publication of JP2000174833A publication Critical patent/JP2000174833A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance detection accuracy of magnitude of a carrier leakage by controlling the phase and the amplitude of a 2nd carrier output, so as to maximize the output of a difference between detection levels of output levels of an orthogonal modulation means detected respectively by 1st and 2nd detection means. SOLUTION: An adder 7 combines a carrier cancel signal received from a level adjustment device 4 and an output of an orthogonal modulator 1 and transmits a combined output. A level detector 5 detects the output level of the orthogonal modulator 1, and a level detector 5 detects a level of the synthesized output. A subtractor 8 calculates the difference between the detected outputs by the level detectors 5, 6. The subtractor 8 gives an output including a modulation signal component that is zero and the difference between carrier leakage signals required for control to a gain setting section 9 and a phase setting section 10. The gain setting section 9 and the phase setting section 10 adjust a 180-degree phase shifter 3 and the level adjustment device 4 so as to maximize the output level of the subtractor 8. Thus, the adder 7 can transmit the modulation signal where the carrier leakage components are cancelled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル通信に
おいて温度変動等の外乱や送信電力制御、または振幅変
調等により変調信号が変動するシステムにおける変調装
置に使用される、直交変調回路のキャリアリーク抑圧フ
ィードバック回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to suppression of carrier leak of a quadrature modulation circuit used in a modulation device in a system in which a modulation signal fluctuates due to disturbance such as temperature fluctuation and transmission power control or amplitude modulation in digital communication. It relates to a feedback circuit.

【0002】[0002]

【従来の技術】図11は従来例の要部構成図を示す。2. Description of the Related Art FIG. 11 is a block diagram of a main part of a conventional example.

【0003】なお、図中、1は直交変調器、2はローカ
ル発振器、3は180度移相器、4はレベル調整器、7
は加算器、100は90度移相器、101、102は乗
算器、103は加算器をそれぞれ示す。
In the figure, 1 is a quadrature modulator, 2 is a local oscillator, 3 is a 180-degree phase shifter, 4 is a level adjuster, 7
Denotes an adder, 100 denotes a 90-degree phase shifter, 101 and 102 denote multipliers, and 103 denotes an adder.

【0004】また、図中のA は I−Q 間のDCオフセット
差、B はI, Q振幅比、C は可変減衰器減衰比、φは I−
Q 間位相誤差、ψは移相器誤差をそれぞれ示す。
In the figure, A is a DC offset difference between I and Q, B is an I / Q amplitude ratio, C is a variable attenuator attenuation ratio, and φ is I−
The phase error between Q and ψ indicate the phase shifter error, respectively.

【0005】以下、図11の動作を説明するが、この図
は直交変調器の出力にキャリアと逆相・同振幅の波を加
えることにより、直交変調器によって生ずるキャリアリ
ークを抑制しようとする回路である。
The operation of FIG. 11 will be described below. This figure shows a circuit for suppressing carrier leakage caused by a quadrature modulator by adding a wave having the same phase and the same amplitude as that of the carrier to the output of the quadrature modulator. It is.

【0006】さて、入力端子I に A+ B cos( ωt +
φ) が、入力端子Q にcos(ωt +π/2) が、90度移相
器100と180度移相器3に、ローカル発振器2から
のキャリアcos ωc t がそれそれ加えられるとする。
Now, A + B cos (ωt +
phi) is, cos input terminal Q (ωt + π / 2) is, in 90-degree phase shifter 100 and 180 degree phase shifter 3, the carrier cos omega c t from the local oscillator 2 and it it added.

【0007】この時の直交変調器1の出力x(t)は x(t)=Acosωc t-(1/2)[B2-2Bcosφ+1]1/2 ×sin {( ω+ωc )t+θ1 } -(1/2)[B2+2B cosφ+1]1/2 ×sin {( ω- ωc )t+θ2 }・・(1) =A cos ωc t +Z(t) ・・ (1)´ ここで、 θ1=-tan-1{(B cosφ-1)/(B sinφ) } θ2=-tan-1{(B cosφ+1)/(B sin φ) } Z(t): 変調波及びイメージリーク項 となり、(1)´に示す様に、I −Q 信号間のDCオフセッ
ト差A に比例して、キャリアの漏れが生じる。
[0007] The output x of the quadrature modulator 1 at this time (t) is x (t) = Acosω c t- (1/2) [B 2 -2Bcosφ + 1] 1/2 × sin {(ω + ω c) t + θ 1} - (1/2) [B 2 + 2B cosφ + 1] 1/2 × sin {(ω- ω c) t + θ 2} ·· (1) = A cos ω c t + Z (t) ·· (1) ' , where , Θ 1 = -tan -1 {(B cosφ-1) / (B sinφ)} θ 2 = -tan -1 {(B cosφ + 1) / (B sin φ)} Z (t): modulated wave and image leak As shown in (1) ′, carrier leakage occurs in proportion to the DC offset difference A between the IQ signals.

【0008】このキャリアリークは、上記のA = 0とす
ることで消滅させることは可能である。しかし、実際の
回路では低減することは可能であるが、消滅させること
は極めて困難である。
This carrier leak can be eliminated by setting A = 0. However, although it is possible to reduce it in an actual circuit, it is extremely difficult to eliminate it.

【0009】そこで、直交変調器に供給するキャリアの
一部を分波し、キャリアリークと逆位相、同振幅となる
様に制御して、直交変調器出力に結合させることによっ
て、キャリアリークを更に低減させる。
[0009] Therefore, a part of the carrier supplied to the quadrature modulator is demultiplexed, controlled so as to have the same phase and the same amplitude as the carrier leak, and coupled to the output of the quadrature modulator to further reduce the carrier leak. Reduce.

【0010】この方法で得られる出力は、 y(t) =A cos(ωc t)+ Z(t) +Ccos( ωc t +π+ψ) =Csinψ×sin(ωc t)+(A- Ccosψ) ×cos(ωc t)+Z(t) =[ A2+ C2- 2A Ccosψ]1/2×sin(ωc t +θ) +Z(t)・・・(2) なお、θ=-tan-1{(A- Ccosψ)/(C sinψ) }となる。[0010] The output obtained in this way, y (t) = A cos (ω c t) + Z (t) + Ccos (ω c t + π + ψ) = Csinψ × sin (ω c t) + (A- Ccosψ) × cos (ω c t) + Z (t) = [A 2 + C 2 - 2A Ccosψ] 1/2 × sin (ω c t + θ) + Z (t) ··· (2) In addition, theta = -tan - 1 {(A- Ccosψ) / (C sinψ)}.

【0011】ここで、キャリアリークと合成する逆相キ
ャリアとの比をD 、即ち、D=C/A とおくと y(t)=A [ D2-2Dcosψ+1 ]1/2×sin(ωc t +θ) +Z(t) ・・・(3) となる。
Here, assuming that the ratio of the carrier leak and the opposite-phase carrier to be synthesized is D, that is, D = C / A, y (t) = A [D 2 -2Dcosψ + 1] 1/2 × sin (ω c t + θ) + Z (t) (3)

【0012】[0012]

【発明が解決しようとする課題】従来の技術では、C (
可変減衰器減衰比) 及びψ( 移相器誤差) の決定を、直
交変調器1の出力振幅x(t)、または振幅x(t)からキャリ
アリークを更に低減させた出力振幅y(t)を監視し、出力
振幅が最小となる様に行っている( 図11参照) 。
In the prior art, C (
Variable attenuator attenuation ratio) and ψ (phase shifter error) are determined by the output amplitude x (t) of the quadrature modulator 1 or the output amplitude y (t) obtained by further reducing the carrier leak from the amplitude x (t). Is monitored and the output amplitude is minimized (see FIG. 11).

【0013】ここで、出力振幅x(t)を監視する場合、x
(t)はC 及びψによって変化しない為、x(t)の振幅は一
定であると云う仮定が必要である。
Here, when monitoring the output amplitude x (t), x
Since (t) does not change with C and ψ, it is necessary to assume that the amplitude of x (t) is constant.

【0014】一方、出力振幅y(t)を監視する場合、キャ
リアリーク成分のみを検出する為、中心角周波数ωc
狭帯域フィルタを用い、y(t)のうち、角周波数ωc の成
分のみを検出する。
[0014] On the other hand, to monitor the output amplitude y (t), for detecting only the carrier leak component, using a narrow-band filter center angular frequency omega c, of y (t), the component of the angular frequency omega c Only detect.

【0015】しかし、フィルタの帯域が極めて狭い時、
フィルタの中心周波数とローカル発振器の周波数の誤差
が小さい時でも、検出値はキャリアリーク成分の大きさ
と大きく異なる。
However, when the filter band is extremely narrow,
Even when the error between the center frequency of the filter and the frequency of the local oscillator is small, the detected value greatly differs from the magnitude of the carrier leak component.

【0016】これを防ぐ為、フィルタの帯域をある程度
広くすると、その帯域に含まれる信号成分もキャリアリ
ークであると見なしてしまい、打ち消してしまう。
To prevent this, if the band of the filter is widened to some extent, the signal components included in the band are also regarded as carrier leaks and are canceled out.

【0017】つまり、信号成分もキャリア成分と見な
し、本来のキャリアリークの大きさではないものを検出
する。この為、キャリアリークが残ってしまう。
That is, the signal component is also regarded as a carrier component, and a signal having a magnitude other than the original carrier leak is detected. For this reason, a carrier leak remains.

【0018】この様な理由により、従来の技術はシステ
ムの立上げ時や出荷時の調整としては有効であるが、信
号の振幅が変化する様なシステムや温度変動などの外乱
に対しては適用できない。
For the above reasons, the conventional technology is effective at the time of system startup or adjustment at the time of shipment, but is applicable to a system in which the amplitude of a signal changes or a disturbance such as a temperature fluctuation. Can not.

【0019】[0019]

【課題を解決するための手段】図1はキャンセル信号の
レベルと位相誤差に対するキャリアリークのキャンセル
量を登高線で示した図、図2はキャンセル信号のレベル
と位相誤差に対するキャリアリークのキャンセル量を3
次元的に示した図である。
FIG. 1 is a diagram showing a carrier leakage cancellation amount with respect to a cancel signal level and a phase error by a rising line, and FIG. 2 is a diagram showing a carrier leak cancellation amount with respect to the cancellation signal level and a phase error. 3
It is the figure shown dimensionally.

【0020】また、図3はキャンセル信号のレベルと位
相誤差に対するキャリアリークのキャンセル量の対数値
を登高線で示した図、図4はキャンセル信号のレベルと
位相誤差に対するキャリアリークのキャンセル量の対数
値を3次元的に示した図である。
FIG. 3 is a graph showing the logarithmic value of the amount of carrier leak cancellation with respect to the level of the cancel signal and the phase error by a rising line. FIG. It is the figure which showed numerical value in three dimensions.

【0021】ここで、第1の本発明は、発生したキャリ
ア出力を2分配して出力するローカル発振手段と、第1
のキャリア出力を用いて、入力したベースバンド信号を
直交変調する直交変調手段と、第2のキャリア出力の位
相と振幅を制御する位相・振幅制御手段と、該直交変調
手段の出力と該位相・振幅制御手段の出力を加算する加
算手段とを有するキャリアリーク抑圧フィードバック回
路において、該加算手段の入力側と出力側に現れる直交
変調手段の出力レベルを、それぞれ検出する第1、第2
のレベル検出手段と、該第1、第2のレベル検出手段
が、それぞれ検出した検出レベルの差分を求める減算手
段とを設ける。
Here, the first aspect of the present invention provides a local oscillation means for dividing the generated carrier output into two and outputting the divided carrier output.
Quadrature modulating means for quadrature modulating the input baseband signal using the carrier output of the above, a phase / amplitude controlling means for controlling the phase and amplitude of the second carrier output, an output of the quadrature modulating means, In a carrier leak suppression feedback circuit having an adding means for adding an output of an amplitude control means, first and second detecting means for detecting output levels of quadrature modulation means appearing on an input side and an output side of the adding means, respectively.
And a subtraction means for obtaining a difference between the detection levels detected by the first and second level detection means.

【0022】そして、該減算手段の出力が最大となる様
に、該第2のキャリア出力の位相と振幅とを制御する構
成にした。
The phase and the amplitude of the second carrier output are controlled so that the output of the subtracting means is maximized.

【0023】第2の本発明は、上記キャリアリーク抑圧
フィードバック回路において、上記加算手段の入力側と
出力側に現れる直交変調手段の出力レベルを、交互に切
り替えて検出する切替・レベル検出手段と、上記減算手
段と、該切替・レベル検出手段が検出した入力側直交変
調手段の出力レベルが、出力側直交変調手段の出力レベ
ルと同じタイミングで該減算手段に印加する様に、該入
力側直交変調手段の出力を遅延する遅延手段とを、設け
る構成にした。
According to a second aspect of the present invention, in the carrier leak suppression feedback circuit, switching / level detecting means for alternately detecting the output level of the quadrature modulating means appearing on the input side and the output side of the adding means, The input quadrature modulation is performed so that the output level of the input quadrature modulation means detected by the subtraction means and the switching / level detection means is applied to the subtraction means at the same timing as the output level of the output quadrature modulation means. And delay means for delaying the output of the means.

【0024】第3の本発明は、上記第1のレベル検出手
段及び第2のレベル検出手段と減算手段との間に、それ
ぞれアナログ/ディジタル変換手段を設ける。
According to a third aspect of the present invention, an analog / digital conversion means is provided between the first and second level detection means and the subtraction means.

【0025】そして、第1、第2のレベル検出手段の出
力をディジタルデータで減算する構成にした。
The output of the first and second level detecting means is subtracted by digital data.

【0026】第4の本発明は、上記加算手段と位相・振
幅制御手段の間に第1のスイッチを設けると共に、上記
第2のレベル検出手段にオフセット設定部を接続する。
According to a fourth aspect of the present invention, a first switch is provided between the adding means and the phase / amplitude controlling means, and an offset setting section is connected to the second level detecting means.

【0027】そして、該第1のスイッチを開放状態にし
た時、第1、第2のレベル検出手段が同一出力を示さな
い場合、該オフセット設定部により、第1、第2のレベ
ル検出手段の出力が相互に等しくなる様に、第2のレベ
ル検出手段を調整できる構成にした。
If the first and second level detecting means do not show the same output when the first switch is opened, the offset setting unit sets the first and second level detecting means to the same level. The second level detecting means can be adjusted so that the outputs are equal to each other.

【0028】第5の本発明は、請求項4のキャリアリー
ク抑圧フィードバック回路において、上記第1のレベル
検出手段の出力を基準電圧と比較する比較手段と、上記
減算手段とオフセット設定部の間に第2のスイッチをそ
れぞれ設ける。そして、比較手段は、直交変調手段の出
力が基準電圧よりも大きいこと検出した時、該第1のス
イッチをオフ状態、該第2のスイッチをオン状態にし、
オフセット設定部は、オン状態になった第2のスイッチ
を介して該減算手段の出力を保持するが、第2のスイッ
チがオフ状態になった時、保持した該減算手段の出力を
第2のレベル検出手段のオフセット値として印加する構
成にした。
According to a fifth aspect of the present invention, in the carrier leak suppressing feedback circuit according to the fourth aspect, a comparing means for comparing the output of the first level detecting means with a reference voltage, and a circuit between the subtracting means and the offset setting section. A second switch is provided for each. When the comparator detects that the output of the quadrature modulator is larger than the reference voltage, the comparator turns off the first switch and turns on the second switch;
The offset setting unit holds the output of the subtraction means via the second switch which has been turned on, but when the second switch has been turned off, outputs the held output of the subtraction means to the second switch. The voltage is applied as an offset value of the level detection means.

【0029】さて、キャリアリークを最小にする為に
は、可変減衰器減衰比C 及び移相器誤差ψを変化させて
(3) 式の右辺第1項を最小にすればよい。
Now, in order to minimize the carrier leak, the variable attenuator attenuation ratio C and the phase shifter error ψ are changed.
What is necessary is to minimize the first term on the right side of the equation (3).

【0030】即ち、抑圧されるキャリアリークの大きさ
は、直交変調器単体時の振幅を1とすると E(D,ψ)=(D2− 2Dcosψ+1)1/2 ・・・・(4) が最小となるようにする。
That is, the magnitude of the suppressed carrier leak is given by E (D, ψ) = (D 2 −2Dcosψ + 1) 1/2 (4) where the amplitude of the quadrature modulator alone is 1. Try to minimize it.

【0031】ここで、E(D,ψ) <1 となるのは、 D2− 2Dcosψ+1 <1 なお、D ≧0, −1 ≦ cosψ≦1 より cosψ> D/2 これから、 ∴ cosψ≧0, 0≦D ≦ 2 ∴ -π≦ cosψ≦π, 0 ≦D ≦2 ・・・(5) 即ち、(5) 式の両方を満足する必要がある。[0031] Here, E (D, ψ) < 1 and will the, D 2 - 2Dcosψ + 1 < 1 Note, D ≧ 0, from -1 ≦ cosψ ≦ 1 cosψ> D / 2 Now, ∴ cosψ ≧ 0, 0 ≦ D ≦ 2∴−π ≦ cosψ ≦ π, 0 ≦ D ≦ 2 (5) That is, it is necessary to satisfy both of the expressions (5).

【0032】ここで、図1中の2つのb矢印の間にある
山形の領域(除く、中央の白い部分)は(5)式を満足す
る領域、即ち、キャリアリークを打ち消す領域であり、
D =(0.5 〜1.5)の領域( 中央の白い部分) に近づく程、
急速にキャリアリークが打ち消されることを示してい
る。
Here, a mountain-shaped region (excluding the white portion at the center) between the two b-arrows in FIG. 1 is a region satisfying the expression (5), that is, a region for canceling carrier leak.
As we approach the area of D = (0.5 to 1.5) (the white part in the center),
This indicates that the carrier leak is quickly canceled.

【0033】また、図2は図1に示す等高線を3次元グ
ラフで表したもの、図3、図4の中で真黒な領域はキャ
リアリークが増加する領域で、この領域以外の領域が
(5) 式を満足する領域を示している。
FIG. 2 shows the contour lines shown in FIG. 1 in a three-dimensional graph. In FIGS. 3 and 4, the black region is a region where carrier leakage increases, and the region other than this region is a black region.
The region satisfying the expression (5) is shown.

【0034】さて、E(D,ψ)=0を目標値に(5) 式の範
囲でC 及びψを制御すれば、キャリアリークは低減もし
くは消去できるが、E(D,ψ)の大きさを直接、検出する
ことはω=0のとき不可能となる。
If C and ψ are controlled within the range of equation (5) with E (D, ψ) = 0 as the target value, the carrier leak can be reduced or eliminated, but the magnitude of E (D, ψ) can be reduced. Directly becomes impossible when ω = 0.

【0035】そこで、x(t)と y(t) の振幅の差 |x(t)|−|y(t)|=A[1-(D2-2Dcos ψ+1)1/2] ・・・・(6) を検出し、検出値がA, 即ち、最大となるようにすれ
ば、必然的に(4) 式は最小となる。
Therefore, the difference between the amplitudes of x (t) and y (t) | x (t) | − | y (t) | = A [1- (D 2 −2Dcoss + 1) 1/2 ] If (6) is detected and the detected value is set to A, that is, the maximum value, equation (4) necessarily becomes minimum.

【0036】以上のように本発明はC 及びψの決定を、
x(t)とy(t)の振幅を減算し、その結果を監視して最大と
なるようにしている。
As described above, the present invention makes it possible to determine C and ψ
The amplitude of x (t) is subtracted from the amplitude of y (t), and the result is monitored to maximize it.

【0037】つまり、本発明では直交変調器出力x(t)と
キャリアキャンセル信号合成後の出力y(t)の差分を監視
し、フイードバックを行う。
That is, in the present invention, the difference between the output x (t) of the quadrature modulator and the output y (t) after the synthesis of the carrier cancel signal is monitored and feedback is performed.

【0038】この差分を監視することは、キャリアリー
クを直接、監視していることと等価であるので、温度変
動等の外乱や、ベースバンド信号が変化する様なシステ
ムに対しても直交変調出力に含まれるキャリアリークは
減少、もしくは相殺することができる。
Monitoring this difference is equivalent to directly monitoring the carrier leak. Therefore, the quadrature modulation output can be obtained even for disturbances such as temperature fluctuations and a system in which the baseband signal changes. Can be reduced or offset.

【0039】[0039]

【発明の実施の形態】図5は第1の本発明の実施例の要
部構成図、図6は第1の本発明の別の実施例の要部構成
図、図7は第2の本発明の実施例の要部構成図、図8は
第3の本発明の実施例の要部構成図、図9は第4の本発
明の実施例の要部構成図、図10は第5の本発明の実施
例の要部構成図である。
FIG. 5 is a block diagram of a main part of a first embodiment of the present invention, FIG. 6 is a block diagram of a main part of another embodiment of the first invention, and FIG. FIG. 8 is a main part configuration diagram of a third embodiment of the present invention, FIG. 9 is a main part configuration diagram of a fourth embodiment of the present invention, and FIG. FIG. 3 is a configuration diagram of a main part of an embodiment of the present invention.

【0040】ここで、図中の1は直交変調器、2はロー
カル発振器、3は180度移相器、4はレベル調整器、
5、6はレベル検出器、7は加算器、8は減算器、9は
ゲイン設定部、10は位相設定部、12は差動増幅器で
ある。
Here, 1 is a quadrature modulator, 2 is a local oscillator, 3 is a 180-degree phase shifter, 4 is a level adjuster,
Reference numerals 5 and 6 are level detectors, 7 is an adder, 8 is a subtractor, 9 is a gain setting unit, 10 is a phase setting unit, and 12 is a differential amplifier.

【0041】また、201はスイッチ、202はレベル
検出器、203は遅延器、301、302はアナログ/
ディジタル変換器、401はオフセット設定部、402
はスイッチ、403は電圧計、501は比較器、50
2、503はスイッチである。
Further, 201 is a switch, 202 is a level detector, 203 is a delay unit, and 301 and 302 are analog / digital converters.
Digital converter 401, offset setting unit 402
Is a switch, 403 is a voltmeter, 501 is a comparator, 50
Reference numerals 2 and 503 indicate switches.

【0042】更に、請求項1中の位相・振幅制御手段
は、移相器3、レベル調整器4、ゲイン設定部9、位相
設定部10で構成され、請求項3中の切替・レベル検出
手段は、スイッチ201、レベル検出器202で構成さ
れ、請求項4中のアナログ/デイジタル変換手段は、A
/D301、302で構成されているものとする。
Further, the phase / amplitude control means in claim 1 comprises a phase shifter 3, a level adjuster 4, a gain setting section 9, and a phase setting section 10, and the switching / level detection means in claim 3 Is composed of a switch 201 and a level detector 202. The analog / digital conversion means in claim 4
/ D301, / 302.

【0043】以下、図5〜図11の動作を説明する。The operation of FIGS. 5 to 11 will be described below.

【0044】図5において、ローカル発振器2のキャリ
ア出力を分配し、一方は直交変調器1に、他方は180
度移相器3にそれぞれ加える。
In FIG. 5, the carrier output of the local oscillator 2 is distributed.
To the phase shifter 3.

【0045】そこで、直交変調器1は入力したIチャネ
ル,Qチャネルのベースバンド信号を直交変調し、直交
変調器の出力として加算器7に送出する。
Then, the quadrature modulator 1 quadrature-modulates the input I-channel and Q-channel baseband signals, and sends the resultant to the adder 7 as the output of the quadrature modulator.

【0046】また、180度移相器3は加えられたキャ
リア出力(以下、キャリアキャンセル信号と云う)の位
相を180度だけシフトしてレベル調整器4に送出し、
レベル調整器4はレベルを調整して、レベル調整器の出
力として同じく加算器7に送出する。
The 180-degree phase shifter 3 shifts the phase of the added carrier output (hereinafter, referred to as a carrier cancel signal) by 180 degrees and sends it to the level adjuster 4.
The level adjuster 4 adjusts the level and sends it to the adder 7 as an output of the level adjuster.

【0047】そこで、加算器7はレベル調整器4が送出
したキャリアキャンセル信号と直交変調器の出力を合成
し、合成出力として送出する。
Therefore, the adder 7 combines the carrier cancel signal sent from the level adjuster 4 with the output of the quadrature modulator, and sends it as a combined output.

【0048】ここで、レベル検出器5は直交変調器の出
力のレベルを、レベル検出器6は合成出力のレベルを、
それぞれ検出しているが、これらの出力には同じレベル
の変調信号成分とレベルの異なるキャリアリークを含ん
でいる。
Here, the level detector 5 indicates the level of the output of the quadrature modulator, the level detector 6 indicates the level of the combined output,
Although each of them is detected, these outputs contain modulated signal components of the same level and carrier leaks of different levels.

【0049】減算器8はレベル検出器5,6の検出出力
を引算すると、変調信号成分は0となり、制御に必要な
キリャリアリークの差分のみが減算器出力としてゲイン
設定部9、位相設定部10に加える。
The subtractor 8 subtracts the detection outputs of the level detectors 5 and 6 so that the modulation signal component becomes 0, and only the difference of the carrier leak necessary for the control is used as the subtractor output as the gain setting section 9 and the phase setting section 10. Add to

【0050】そこで、ゲイン設定部と位相設定部は減算
器出力が最大レベルとなる様に180度移相器3とレベ
ル調整器4を調整する。これにより、キャリアリークが
相殺された変調信号が送出される。
Therefore, the gain setting unit and the phase setting unit adjust the 180-degree phase shifter 3 and the level adjuster 4 so that the output of the subtractor becomes the maximum level. As a result, the modulated signal from which the carrier leak has been canceled is transmitted.

【0051】図6において、Iチャネルの信号、Qチャ
ネルの信号及びローカル発振器2のキャリア出力がそれ
ぞれ所定のレベルで直交変調器1に入力され、直交変調
出力となる。
In FIG. 6, the I-channel signal, the Q-channel signal, and the carrier output of the local oscillator 2 are input to the quadrature modulator 1 at predetermined levels, respectively, and become quadrature-modulated outputs.

【0052】一方、180度移相器3は、分配されたキ
ャリアキャンセル信号の位相を180度シフトする。
On the other hand, the 180-degree phase shifter 3 shifts the phase of the distributed carrier cancel signal by 180 degrees.

【0053】更に、レベル調整器4は、180度移相器
3の出力であるキャリアキャンセル信号のレベルを、キ
ャリアリークを相殺(または大幅減少)できる様な信号
レベルに調整する。
Further, the level adjuster 4 adjusts the level of the carrier cancel signal output from the 180-degree phase shifter 3 to a signal level that can cancel (or greatly reduce) carrier leak.

【0054】加算器7は、直交変調器1の出力にレベル
調整器4の出力を加算することで、キャリアリークの相
殺を行う。
The adder 7 cancels the carrier leak by adding the output of the level adjuster 4 to the output of the quadrature modulator 1.

【0055】レベル検出器5は、直交変調器1の出力で
ある直交変調出力のレベルを検出する。
The level detector 5 detects the level of the quadrature modulation output which is the output of the quadrature modulator 1.

【0056】レベル検出器6は、加算器7の出力である
キャリアリークが相殺された直交変調出力のレベルを検
出する。
The level detector 6 detects the level of the quadrature modulation output from which the carrier leak output from the adder 7 has been canceled.

【0057】差動増幅器12は、レベル検出器5、6の
出力の差分を増幅するが、レベル検出器5の出力の方が
大きい時は正、逆の時は負の値を出力する。
The differential amplifier 12 amplifies the difference between the outputs of the level detectors 5 and 6, and outputs a positive value when the output of the level detector 5 is larger and a negative value when the output is opposite.

【0058】ゲイン設定部9は、差動増幅器の出力を監
視し、この出力が増加している間は前の時刻と同じ方向
へ、減少した際は前の時刻と逆の方向へゲインを変化さ
せるようにレベル調整器4を制御する。
The gain setting section 9 monitors the output of the differential amplifier, and changes the gain in the same direction as the previous time while the output is increasing, and in the opposite direction to the previous time when the output decreases. The level adjuster 4 is controlled so as to perform the adjustment.

【0059】この時、差動増幅器12の出力の増減が連
続して変化した場合、収束したものと見なす。
At this time, if the increase or decrease of the output of the differential amplifier 12 continuously changes, it is considered that the output has converged.

【0060】位相設定部10は、差動増幅器12の出力
を監視し、この出力が増加している間は前の時刻と同じ
方向へ、減少した際は前の時刻と逆の方向へ位相を変化
させるように180度移相器3を制御する。
The phase setting unit 10 monitors the output of the differential amplifier 12, and when the output is increasing, the phase is set in the same direction as the previous time, and when the output is reduced, the phase is set in the direction opposite to the previous time. The 180-degree phase shifter 3 is controlled to change.

【0061】この時、差動増幅器12の出力の増減が連
続して変化した場合、収束したと見なす。
At this time, if the increase or decrease of the output of the differential amplifier 12 continuously changes, it is considered that the output has converged.

【0062】ゲイン設定部9と位相設定部10は、一方
が動作している時は他方の動作は停止し、動作が収束す
る毎に動作する設定部が切り替わる。
When one of the gain setting unit 9 and the phase setting unit 10 is operating, the other operation stops, and the setting unit that operates is switched every time the operation converges.

【0063】図7において、単一のレベル検出器202
は、直交変調器1の出力と加算器7の出力をスイッチ2
01により交互に検出し、検出結果を遅延器203で遅
延させたものと、遅延させないものを減算器8に入力す
る。
In FIG. 7, a single level detector 202
Switches the output of the quadrature modulator 1 and the output of the adder 7 with a switch 2
01, the detection result is delayed by the delay unit 203 and the detection result is input to the subtracter 8 without delay.

【0064】なお、遅延器203は、直交変調器1の出
力に対して、加算器7の出力と同時に減算器8に印加す
る様な遅延量を与える。
The delay unit 203 gives the output of the quadrature modulator 1 a delay amount to be applied to the subtractor 8 simultaneously with the output of the adder 7.

【0065】ゲイン設定部9及び位相設定部10は、ス
イッチ201が直交変調器1側、若しくは加算器7側に
接続した時のみ動作する。
The gain setting section 9 and the phase setting section 10 operate only when the switch 201 is connected to the quadrature modulator 1 side or the adder 7 side.

【0066】この様に、単一のレベル検出器を用いるこ
とにより、図6におけるレベル検出器5,6の検出値の
誤差を吸収する様にしたものである。
As described above, by using a single level detector, errors in the detection values of the level detectors 5 and 6 in FIG. 6 are absorbed.

【0067】その他の動作は第1の本発明の実施例の回
路動作と同様である。
Other operations are the same as the circuit operation of the first embodiment of the present invention.

【0068】図8において、レベル検出器5、6の出力
を対応するA/D変換器301、302でそれぞれディ
ジタルデータに変換した後、両者の出力を減算器8で減
算する。
In FIG. 8, after the outputs of the level detectors 5 and 6 are converted into digital data by the corresponding A / D converters 301 and 302, the outputs of both are subtracted by the subtractor 8.

【0069】この様な構成にすることにより、図6にお
ける差動増幅器12のドリフト電流等による減算値の誤
差を吸収できる様にしたものである。
With such a configuration, an error in the subtraction value due to the drift current or the like of the differential amplifier 12 in FIG. 6 can be absorbed.

【0070】その他の動作は第1の本発明の実施例の回
路動作と同様である。
The other operation is the same as the circuit operation of the first embodiment of the present invention.

【0071】図9において、スイッチ402により加算
器7への入力が遮断された状態において、レベル検出器
5、6の出力を電圧計403により監視し、レベル検出
器5、6の出力が等しくなる様にオフセット設定部40
1を調整する。
In FIG. 9, while the input to the adder 7 is cut off by the switch 402, the outputs of the level detectors 5 and 6 are monitored by the voltmeter 403, and the outputs of the level detectors 5 and 6 become equal. Offset setting section 40
Adjust 1

【0072】この初期調整により、加算器7が損失を持
っていた場合にこれを補正する様にしたものである。
By this initial adjustment, if the adder 7 has a loss, this is corrected.

【0073】なお、システムが通常動作を行う際には、
スイッチ402をオン状態にしておく。その他の動作は
第1の本発明の実施例の回路動作と同様である。
When the system performs a normal operation,
The switch 402 is turned on. Other operations are the same as the circuit operation of the first embodiment of the present invention.

【0074】図10において、比較器501により、レ
ベル検出器5の検出出力と基準電圧V0 とを比較し、比
較結果によりスイッチ502及び503をオン/オフす
る。
In FIG. 10, the comparator 501 compares the output of the level detector 5 with the reference voltage V 0, and switches 502 and 503 are turned on / off according to the comparison result.

【0075】スイッチの動作は、直交変調器1の出力が
基準値より大きくなった時、スイッチ502をオフにす
るが、逆に小さい時はオンに、スイッチ503はその逆
となる。
The operation of the switch is such that the switch 502 is turned off when the output of the quadrature modulator 1 becomes larger than the reference value.

【0076】比較器501によって比較する基準値V0
は、キャリアリークを無視できる程度に直交変調器1の
出力が大きいときのレベル検出器5の値にあらかじめ調
整しておく。
Reference value V 0 to be compared by comparator 501
Is previously adjusted to the value of the level detector 5 when the output of the quadrature modulator 1 is large enough to ignore the carrier leak.

【0077】オフセット設定部401は、スイッチ50
3が閉じた時の減算器8の出力を保持し、これをスイッ
チ503がオフのときのオフセット値とする。
The offset setting unit 401 includes a switch 50
The output of the subtractor 8 when the switch 3 is closed is held, and this is used as the offset value when the switch 503 is off.

【0078】この動作により、加算器7が損失を持って
いた場合、またその損失が変動した際にこれを補正する
様にしたものである。
By this operation, when the adder 7 has a loss, and when the loss fluctuates, this is corrected.

【0079】その他の動作は第1の本発明の実施例の回
路動作と同様である。
The other operations are the same as the circuit operation of the first embodiment of the present invention.

【0080】[0080]

【発明の効果】本発明によれば、キャリアキャンセル信
号をキャリア信号から取り出して、そのレベルまたは利
得をキャリアリークが相殺又は減少するように自動で調
整する為の、キャリアリークの大きさの検出を精度良く
行うことができる。
According to the present invention, the magnitude of the carrier leak is detected for extracting the carrier cancel signal from the carrier signal and automatically adjusting the level or the gain so that the carrier leak is canceled or reduced. It can be performed with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】キャンセル信号のレベルと位相誤差に対するキ
ャリアリークのキャンセル量を登高線で示した図であ
る。
FIG. 1 is a diagram showing the amount of cancellation of a carrier leak with respect to the level of a cancellation signal and a phase error by a rising line.

【図2】キャンセル信号のレベルと位相誤差に対するキ
ャリアリークのキャンセル量を3次元的に示した図であ
る。
FIG. 2 is a diagram three-dimensionally illustrating a carrier signal cancellation amount with respect to a cancellation signal level and a phase error.

【図3】キャンセル信号のレベルと位相誤差に対するキ
ャリアリークのキャンセル量の対数値を登高線で示した
図である。
FIG. 3 is a diagram illustrating logarithmic values of the amount of cancellation of carrier leak with respect to the level and phase error of a cancel signal by a rising line.

【図4】キャンセル信号のレベルと位相誤差に対するキ
ャリアリークのキャンセル量の対数値を3次元的に示し
た図である。
FIG. 4 is a diagram three-dimensionally showing a logarithmic value of a cancel amount of a carrier leak with respect to a level and a phase error of a cancel signal.

【図5】第1の本発明の実施例の要部構成図である。FIG. 5 is a configuration diagram of a main part of the first embodiment of the present invention.

【図6】第1の本発明の別の実施例の要部構成図であ
る。
FIG. 6 is a configuration diagram of a main part of another embodiment of the first invention.

【図7】第2の本発明の実施例の要部構成図である。FIG. 7 is a configuration diagram of a main part of a second embodiment of the present invention.

【図8】第3の本発明の実施例の要部構成図である。FIG. 8 is a configuration diagram of a main part of a third embodiment of the present invention.

【図9】第4の本発明の実施例の要部構成図である。FIG. 9 is a configuration diagram of a main part of a fourth embodiment of the present invention.

【図10】第5の本発明の実施例の要部構成図である。FIG. 10 is a configuration diagram of a main part of a fifth embodiment of the present invention.

【図11】従来例の要部構成図の一例を示す。FIG. 11 shows an example of a configuration diagram of a main part of a conventional example.

【符号の説明】[Explanation of symbols]

1 直交変調器 2 ローカル発振器 3 180度移相器 4 レベル調整器 5、6 レベル検出器 7 加算器 8 減算器 9 ゲイン設定部 10 位相設定部 12 差動増幅器 100 90度移相器 101、102 乗算器 103 加算器 201 スイッチ 202 レベル検出器 203 遅延器 301、302 アナログ/ディジタル変換器 401 オフセット設定部 402 スイッチ 403 電圧計 501 比較器 502、503 スイッチ DESCRIPTION OF SYMBOLS 1 Quadrature modulator 2 Local oscillator 3 180-degree phase shifter 4 Level adjuster 5, 6 Level detector 7 Adder 8 Subtractor 9 Gain setting unit 10 Phase setting unit 12 Differential amplifier 100 90-degree phase shifter 101, 102 Multiplier 103 Adder 201 Switch 202 Level detector 203 Delayer 301, 302 Analog / Digital converter 401 Offset setting unit 402 Switch 403 Voltmeter 501 Comparator 502, 503 Switch

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 発生したキャリア出力を2分配して出力
するローカル発振手段と、第1のキャリア出力を用い
て、入力したベースバンド信号を直交変調する直交変調
手段と、第2のキャリア出力の位相と振幅を制御する位
相・振幅制御手段と、該直交変調手段の出力と該位相・
振幅制御手段の出力を加算する加算手段とを有するキャ
リアリーク抑圧フィードバック回路において、 該加算手段の入力側と出力側に現れる直交変調手段の出
力レベルを、それぞれ検出する第1、第2のレベル検出
手段と、該第1、第2のレベル検出手段が、それぞれ検
出した検出レベルの差分を求める減算手段とを設け、 該減算手段の出力が最大となる様に、該第2のキャリア
出力の位相と振幅とを制御する構成にしたことを特徴と
するキャリアリーク抑圧フィードバック回路。
1. A local oscillator for dividing a generated carrier output into two, outputting the divided carrier output, an orthogonal modulator for orthogonally modulating an input baseband signal using the first carrier output, and a second carrier output. Phase / amplitude control means for controlling the phase and amplitude, the output of the quadrature modulation means and the phase / amplitude control means,
In a carrier leak suppression feedback circuit having an adding means for adding an output of an amplitude control means, a first and a second level detecting means for detecting output levels of a quadrature modulation means appearing on an input side and an output side of the adding means, respectively. Means, and first and second level detection means, respectively provided with subtraction means for obtaining a difference between the detected detection levels, and the phase of the second carrier output is set so that the output of the subtraction means becomes maximum. A carrier leak suppression feedback circuit having a configuration for controlling the amplitude and the amplitude.
【請求項2】 上記キャリアリーク抑圧フィードバック
回路において、 上記加算手段の入力側と出力側に現れる直交変調手段の
出力レベルを、交互に切り替えて検出する切替・レベル
検出手段と、上記減算手段と、該切替・レベル検出手段
が検出した入力側直交変調手段の出力レベルが、出力側
直交変調手段の出力レベルと同じタイミングで該減算手
段に印加する様に、該入力側直交変調手段の出力を遅延
する遅延手段とを、設ける構成にしたことを特徴とする
請求項1のキャリアリーク抑圧フィードバック回路。
2. The carrier leak suppression feedback circuit, wherein: a switching / level detecting means for alternately switching and detecting an output level of a quadrature modulating means appearing on an input side and an output side of the adding means; The output of the input quadrature modulator is delayed so that the output level of the input quadrature modulator detected by the switching / level detector is applied to the subtractor at the same timing as the output level of the output quadrature modulator. 2. The carrier leak suppression feedback circuit according to claim 1, wherein a delay means for performing the delay is provided.
【請求項3】 上記第1のレベル検出手段及び第2のレ
ベル検出手段と減算手段との間に、それぞれアナログ/
ディジタル変換手段を設け、 第1、第2のレベル検出手段の出力をディジタルデータ
で減算する構成にしたことを特徴とする請求項1のキャ
リアリーク抑圧フィードバック回路。
3. An analog / digital converter between said first and second level detecting means and said subtracting means.
2. The carrier leak suppression feedback circuit according to claim 1, further comprising a digital conversion unit, wherein an output of the first and second level detection units is subtracted by digital data.
【請求項4】 上記加算手段と位相・振幅制御手段の間
に第1のスイッチを設けると共に、上記第2のレベル検
出手段にオフセット設定部を接続し、 該第1のスイッチを開放状態にした時、第1、第2のレ
ベル検出手段が同一出力を示さない場合、 該オフセット設定部により、第1、第2のレベル検出手
段の出力が相互に等しくなる様に、第2のレベル検出手
段を調整できる構成にしたことを特徴とする請求項1の
キャリアリーク抑圧フィードバック回路。
4. A first switch is provided between the adding means and the phase / amplitude control means, an offset setting section is connected to the second level detecting means, and the first switch is opened. When the first and second level detecting means do not show the same output, the second level detecting means is controlled by the offset setting unit so that the outputs of the first and second level detecting means are equal to each other. The carrier leak suppression feedback circuit according to claim 1, characterized in that the carrier leakage suppression circuit is configured to be able to adjust.
【請求項5】 請求項4のキャリアリーク抑圧フィード
バック回路において、 上記第1のレベル検出手段の出
力を基準電圧と比較する比較手段と、上記減算手段とオ
フセット設定部の間に第2のスイッチをそれぞれ設け、 該比較手段は、直交変調手段の出力が基準電圧よりも大
きいこと検出した時、該第1のスイッチをオフ状態、該
第2のスイッチをオン状態にし、 該オフセット設定部は、オン状態になった第2のスイッ
チを介して該減算手段の出力を保持するが、該第2のス
イッチがオフ状態になった時、保持した該減算手段の出
力を第2のレベル検出手段のオフセット値として印加で
きる構成にしたことを特徴とするキャリアリーク抑圧フ
ィードバック回路。
5. The carrier leak suppression feedback circuit according to claim 4, wherein: a comparing means for comparing an output of said first level detecting means with a reference voltage; and a second switch between said subtracting means and an offset setting section. The comparing means, when detecting that the output of the quadrature modulating means is larger than the reference voltage, turns off the first switch, turns on the second switch, and turns off the offset setting section. The output of the subtraction means is held via the second switch in the state, but when the second switch is turned off, the held output of the subtraction means is offset by the second level detection means. A carrier leak suppression feedback circuit characterized in that it can be applied as a value.
JP10341538A 1998-12-01 1998-12-01 Carrier suppression feedback circuit Withdrawn JP2000174833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10341538A JP2000174833A (en) 1998-12-01 1998-12-01 Carrier suppression feedback circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10341538A JP2000174833A (en) 1998-12-01 1998-12-01 Carrier suppression feedback circuit

Publications (1)

Publication Number Publication Date
JP2000174833A true JP2000174833A (en) 2000-06-23

Family

ID=18346853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10341538A Withdrawn JP2000174833A (en) 1998-12-01 1998-12-01 Carrier suppression feedback circuit

Country Status (1)

Country Link
JP (1) JP2000174833A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011083852A1 (en) * 2010-01-08 2011-07-14 株式会社 エヌ・ティ・ティ・ドコモ Wireless communication apparatus and wireless communication method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011083852A1 (en) * 2010-01-08 2011-07-14 株式会社 エヌ・ティ・ティ・ドコモ Wireless communication apparatus and wireless communication method
JP2011142569A (en) * 2010-01-08 2011-07-21 Ntt Docomo Inc Radio communication device and radio communication method
CN102714509A (en) * 2010-01-08 2012-10-03 株式会社Ntt都科摩 Wireless communication apparatus and wireless communication method
US8861641B2 (en) 2010-01-08 2014-10-14 Ntt Docomo, Inc. Wireless communication device and wireless communication method

Similar Documents

Publication Publication Date Title
KR100438445B1 (en) Compensating method and circuit of non-linear distortion
JP2000049631A (en) Local oscillator leakage cancellation circuit
JPH08307465A (en) Compensation method for reception equipment, reception equipment, and transmission/reception equipment
WO2006051776A1 (en) Amplifying circuit, radio communication circuit, radio base station device and radio terminal device
JP2005101940A (en) Amplifier circuit
JP2000151295A (en) Distortion compensating circuit
US6618096B1 (en) System and method for adaptively balancing quadrature modulators for vestigial-sideband generation
JPH10271175A (en) Phase modulator
US5787124A (en) Quadrature detector and amplitude error correction method for quadrature detector
US5883551A (en) Quadrature modulator malfunction estimator and modulator stage using it
JP2000174833A (en) Carrier suppression feedback circuit
JP2005295376A (en) Error compensation circuit for orthogonal modulator
JP3221326B2 (en) Transmission device
JP2885713B2 (en) Transmitter
JPH08204774A (en) Negative feedback amplifier
JP2000349849A (en) Frequency error detector and automatic frequency controller
JPH04291829A (en) Distortion compensation circuit
JPH0690264A (en) Automatic carrier adjustment circuit
JP2003125014A (en) Modulator
JP2000201091A (en) Frequency converting part and radio transmitter
JP4703874B2 (en) Nonlinear distortion compensation method and nonlinear distortion compensation circuit
JPH0774684A (en) Radio communication system and equipment
JPH0514429A (en) Orthogonal modulator carrier leak adjusting circuit
JPH10336261A (en) Modulator
JP6053126B2 (en) Frequency deviation suppression support device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207