JP2000174234A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000174234A JP2000174234A JP11117556A JP11755699A JP2000174234A JP 2000174234 A JP2000174234 A JP 2000174234A JP 11117556 A JP11117556 A JP 11117556A JP 11755699 A JP11755699 A JP 11755699A JP 2000174234 A JP2000174234 A JP 2000174234A
- Authority
- JP
- Japan
- Prior art keywords
- storage node
- node electrode
- insulating film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にセル容量部におけるストレージ
ノード電極の表面モホロジーおよびステップカバレッジ
性の改良に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to an improvement in surface morphology and step coverage of a storage node electrode in a cell capacitor.
【０００２】[0002]
【従来の技術】ＤＲＡＭなどのメモリ製品において、そ
の高集積化に伴い、内部に形成される容量部も必要な容
量を確保しつつ、小型化する必要がある。このような要
求から、容量部の絶縁膜としては、薄膜化され、従来の
酸化シリコン膜や窒化シリコン膜に代わり、高誘電率の
絶縁膜を用いた容量部が提案されており、酸化タンタル
やペロブスカイト型チタン酸塩であるチタン酸バリウム
あるいはチタン酸ストロンチウムなどが注目されてい
る。2. Description of the Related Art In a memory product such as a DRAM, as the degree of integration increases, it is necessary to reduce the size of a capacitor formed therein while securing a required capacity. From such demands, as the insulating film of the capacitor portion, a capacitor portion using a high-dielectric-constant insulating film instead of a conventional silicon oxide film or silicon nitride film has been proposed. Attention has been paid to perovskite-type titanates such as barium titanate and strontium titanate.
【０００３】一方、容量部のストレージノード電極とし
て、容量の電圧依存性の観点から従来のポリシリコンか
ら、タングステンなどの高融点金属材料を用い、酸化膜
換算膜厚を薄くして適用することが提案されている。さ
らに、超微細容量部のストレージノード電極として高融
点金属材料を適用する場合、化学気相成長法などステッ
プカバレッジ性の優れた形成技術が必須とされる。On the other hand, from the viewpoint of voltage dependence of capacitance, a high melting point metal material such as tungsten may be used as the storage node electrode of the capacitance portion, and the equivalent oxide film thickness may be reduced. Proposed. Furthermore, when a high melting point metal material is used as the storage node electrode of the ultrafine capacitance portion, a formation technique having excellent step coverage such as a chemical vapor deposition method is required.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、ＷＦ6
ガスを用いたタングステン膜を化学気相成長法により形
成した場合、タングステン膜自身が持つ結晶性さらには
ＷＦ6ガスの反応性が激しいため、膜表面モホロジーを
抑制することが難しくなり、凹凸の非常に大きな表面モ
ホロジーとなるため、結果として容量部のリーク電流特
性が悪くなるという問題がある。However, WF 6
When a tungsten film using a gas is formed by a chemical vapor deposition method, the crystallinity of the tungsten film itself and the reactivity of the WF 6 gas are so strong that it is difficult to suppress the film surface morphology, and the unevenness of the film is extremely high. Therefore, there is a problem that the leakage current characteristic of the capacitance part is deteriorated.
【０００５】本発明は以上のような状況に鑑み成された
もので、非常に良好な表面モホロジーおよびステップカ
バレッジ性を有したストレージノード電極材料を提供す
ることを目的とする。[0005] The present invention has been made in view of the above situation, and has as its object to provide a storage node electrode material having very good surface morphology and step coverage.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決する本発
明は、少なくとも容量絶縁膜と、該容量絶縁膜に接する
ストレージノード電極とを有する容量部を備えた半導体
装置の製造方法において、ストレージノード電極である
窒化高融点金属膜を形成し、所望のストレージノード電
極形状に成形する工程、該ストレージノード電極をアン
モニアガスなど窒化ガスを用いてランプアニール処理を
行う工程、該ストレージノード電極上に容量絶縁膜を形
成する工程、および容量絶縁膜の緻密化熱処理をする工
程、を含むことを特徴とする。According to the present invention, there is provided a method of manufacturing a semiconductor device having a capacitance portion having at least a capacitance insulating film and a storage node electrode in contact with the capacitance insulating film. Forming a nitrided high melting point metal film as an electrode and forming it into a desired storage node electrode shape, performing a lamp annealing process on the storage node electrode using a nitride gas such as ammonia gas, and forming a capacitor on the storage node electrode. A step of forming an insulating film and a step of performing heat treatment for densification of the capacitor insulating film.
【０００７】本発明の好ましい態様において、容量絶縁
膜は酸化タンタル膜であり、該酸化タンタル膜に接する
ストレージノード電極である窒化高融点金属膜をハロゲ
ン系高融点金属ガスとアンモニアガスを用い、アンモニ
アに対して１／５００以上１／１００以下になるように
ハロゲン系高融点金属ガスとアンモニアガスを反応容器
内に導入し、成長温度を室温〜６５０℃、反応圧力を
０．０１〜５．０Ｔｏｒｒで行い、非常に良好な表面モ
ホロジーおよびステップカバレッジ性を有したストレー
ジノード電極材料を形成する。In a preferred embodiment of the present invention, the capacitance insulating film is a tantalum oxide film, and a high melting point metal nitride film, which is a storage node electrode in contact with the tantalum oxide film, is formed using a halogen-based high melting point metal gas and ammonia gas. A halogen-based high melting point metal gas and an ammonia gas are introduced into the reaction vessel so as to be 1/500 or more and 1/100 or less, the growth temperature is from room temperature to 650 ° C., and the reaction pressure is from 0.01 to 5.0 Torr. To form a storage node electrode material having very good surface morphology and step coverage.
【０００８】[0008]
【発明の実施の形態】図面を参照して本発明の詳細を説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the drawings.
【０００９】図１は、本発明の半導体装置の製造方法に
より製造された半導体装置（ＤＲＡＭセル）一例を示す
模式的断面図である。ｐ型シリコン基板７の表面領域に
ｎウエル８が形成され、ｎウエル８内に第一のｐウエル
９が形成され、またｐ型シリコン基板７の他の表面領域
内には第二のｐウエル１０が形成され、第一のｐウエル
９と第二のｐウエル１０とは、ｎウエル８内に形成され
たｎ+型分離領域１１により分離されており、これら各
領域によりシリコン基板が構成されている。FIG. 1 is a schematic sectional view showing an example of a semiconductor device (DRAM cell) manufactured by the method of manufacturing a semiconductor device according to the present invention. An n-well 8 is formed in a surface region of the p-type silicon substrate 7, a first p-well 9 is formed in the n-well 8, and a second p-well is formed in another surface region of the p-type silicon substrate 7. The first p-well 9 and the second p-well 10 are separated by an n + -type separation region 11 formed in the n-well 8, and these regions form a silicon substrate. ing.
【００１０】このシリコン基板の主面のＳＴＩ（Shallo
w Trench Isolation）１２で絶縁分離された活性化領域
１７内に各素子が形成されている。第一のｐウエル９に
は多数のメモリセルにそれぞれのトランジスタが形成さ
れており、これらトランジスタの全体は第一の層間絶縁
膜１３で被覆されており、この第一の層間絶縁膜１３上
には、この第一の層間絶縁膜１３に設けられたコンタク
ト孔１８を通して一対のメモリセルにそれぞれのトラン
ジスタに共通なソース・ドレイン領域となるｎ型領域に
接続されたビット線２１が形成されている。このビット
線を被覆して第二の層間絶縁膜１４が形成されており、
その上に容量素子部が形成されている。[0010] STI of the main surface of the silicon substrate (Sh allo
w T rench I solation) each element 12 with an insulating isolated activated region 17 is formed. Transistors are formed in a large number of memory cells in the first p-well 9, and all of these transistors are covered with a first interlayer insulating film 13. In a pair of memory cells, a bit line 21 connected to an n-type region serving as a source / drain region common to each transistor is formed through a contact hole 18 provided in the first interlayer insulating film 13. . A second interlayer insulating film 14 is formed to cover this bit line,
A capacitance element portion is formed thereon.
【００１１】すなわち、この円筒型スタックの容量素子
は、ストレージノード電極１、容量絶縁膜２およびプレ
ート電極３から構成され、一対のストレージノード電極
１は第一および第二の層間絶縁膜１３、１４に設けられ
たコンタクト孔１８を通してそれぞれのトランジスタに
対してもう一方のソース・ドレイン領域となるｎ型領域
に接続されている。また、プレート電極３は一対のメモ
リセルにそれぞれの容量素子が共通で連続的に形成さ
れ、その延長部は第二の層間絶縁膜１４によって覆われ
ており、プレート電極の取り出し部は、第三の層間絶縁
膜１５に設けられたスルーホールを通して接地電位など
の固定電位に保持されたＡｌ配線２３と電気的に接続さ
れている。なお、このＡｌ配線２３の下部、スルーホー
ル２２内にはタングステンプラグ６が形成されている。That is, the capacitance element of this cylindrical stack is composed of a storage node electrode 1, a capacitance insulation film 2 and a plate electrode 3, and the pair of storage node electrodes 1 is composed of first and second interlayer insulation films 13, 14. The transistor is connected to another n-type region serving as another source / drain region for each transistor through a contact hole 18 provided in the transistor. The plate electrode 3 has a pair of memory cells, each of which has a common capacitance element and is continuously formed. The extension of the plate electrode 3 is covered with a second interlayer insulating film 14. Is electrically connected to an Al wiring 23 held at a fixed potential such as a ground potential through through holes provided in the interlayer insulating film 15. The tungsten plug 6 is formed below the Al wiring 23 and in the through hole 22.
【００１２】図２は、本発明の第一の実施の形態の製造
方法を示す工程断面図であり、これは図１に示した片側
の円筒型ストレージノード電極を用いた容量素子部の部
分に対応するものである。FIG. 2 is a process sectional view showing a manufacturing method according to the first embodiment of the present invention. The manufacturing method shown in FIG. 2 is applied to a portion of a capacitor element portion using a cylindrical storage node electrode on one side shown in FIG. Corresponding.
【００１３】まず、円筒型ストレージノード電極１を形
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図２（ａ））。First, in order to form a cylindrical storage node electrode 1, a third interlayer insulating film 1 is formed on a contact hole buried with titanium / titanium nitride 4 and tungsten 5.
Then, a cylindrical hole is formed by PR / dry etching (FIG. 2A).
【００１４】次に、ストレージノード電極として、ハロ
ゲン系高融点金属ガスである六フッ化タングステンガス
（ＷＦ6）とアンモニアガスを用いた化学気相成長法に
より窒化タングステン膜を５０ｎｍ以下と薄く形成す
る。ここで、窒化タングステン膜の形成条件として、ア
ンモニアに対して１／５００以上１／１００以下になる
ように六フッ化タングステンガスとアンモニアガスを反
応容器内に導入し、成長温度を室温〜６５０℃、反応圧
力を０．０１〜５．０Ｔｏｒｒで行い、良好な表面モホ
ロジーおよびステップカバレッジ性を有したストレージ
ノード電極材料が形成できる。さらに、保護ＰＲ／ドラ
イエッチングにより第三の層間絶縁膜１５上に形成した
窒化高融点金属膜を除去する（図２（ｂ））。Next, as a storage node electrode, a tungsten nitride film is formed as thin as 50 nm or less by a chemical vapor deposition method using tungsten hexafluoride gas (WF 6 ), which is a halogen-based high melting point metal gas, and ammonia gas. . Here, as a condition for forming the tungsten nitride film, a tungsten hexafluoride gas and an ammonia gas are introduced into the reaction vessel so as to be 1/500 or more and 1/100 or less with respect to ammonia, and the growth temperature is from room temperature to 650 ° C. The reaction is performed at a reaction pressure of 0.01 to 5.0 Torr to form a storage node electrode material having good surface morphology and step coverage. Further, the high melting point metal nitride film formed on the third interlayer insulating film 15 is removed by protection PR / dry etching (FIG. 2B).
【００１５】次に、円筒型ホール内の保護ＰＲを除去
し、さらに第三の層間絶縁膜１５を除去し、円筒型スト
レージノード電極１を形成し、アンモニアガスなどを用
いた窒化ガスを用いてランプアニール処理を行う（図２
（ｃ））。Next, the protection PR in the cylindrical hole is removed, the third interlayer insulating film 15 is further removed, the cylindrical storage node electrode 1 is formed, and a nitriding gas using ammonia gas or the like is used. Perform lamp annealing treatment (Fig. 2
(C)).
【００１６】次に、円筒型ストレージノード電極１上へ
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図２
（ｄ））。Next, onto the cylindrical storage node electrode 1
A tantalum oxide film is formed as the capacitance insulating film 2. Oxidation
Ethoxy tantalum (Ta (OC
TwoHFive)Five) And chemical vapor deposition using oxygen as a raw material,
A tantalum oxide film with a thickness of about 10 nm is formed,
UV-O as a densification treatment to improve flow characteristics Three
Annealing is performed. Then, reactive as plate electrode 3
Form desired layers such as sputtered TiN and interlayer insulating film
To form the semiconductor device of the present invention (FIG. 2)
(D)).
【００１７】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図３に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図３から、本発明による窒化タング
ステン膜を用いた場合、従来のタングステン膜の場合と
比較して同スタック高さに対するセル容量値が約１．５
倍程度増加する結果が得られることが分かった。これ
は、プレート電極として良好なリーク電流特性の得られ
る反応性スパッタＴｉＮ膜を用いているため、ストレー
ジノード電極として表面モホロジーが良好でステップカ
バレッジ性の優れた窒化タングステン膜を用いた場合、
この反応性スパッタＴｉＮ膜・プレート電極が容量部全
体を覆い、計算によるセル容量値とほぼ同等の結果が得
られたと考えられる。一方、ストレージノード電極とし
て従来のタングステン膜を用いた場合、表面モホロジー
が凹凸であるため、反応性スパッタＴｉＮ膜・プレート
電極は容量部全体を覆うことができず、セル容量値が減
少したと考えられる。この結果により、ストレージノー
ド電極として表面モホロジーが良好でステップカバレッ
ジ性の優れた窒化タングステン膜を用いることは十分な
セル容量値を確保する上で重要であることが分かった。FIG. 3 shows the cell capacitance value dependency of the stack height in the semiconductor device formed as described above. Here, a circle indicates a case where a tungsten nitride film formed by a chemical vapor deposition method is applied as a storage node electrode.
The mark ● indicates the result when a tungsten film formed by the chemical vapor deposition method is applied. FIG. 3 shows that when the tungsten nitride film according to the present invention is used, the cell capacitance value with respect to the same stack height is about 1.5 compared to the case of the conventional tungsten film.
It was found that the result was increased by about twice. This is because a reactive sputtered TiN film having good leakage current characteristics is used as a plate electrode, and a tungsten nitride film having a good surface morphology and excellent step coverage is used as a storage node electrode.
It is considered that the reactive sputtered TiN film / plate electrode covered the entire capacitance portion, and a result substantially equivalent to the calculated cell capacitance value was obtained. On the other hand, when the conventional tungsten film was used as the storage node electrode, the surface morphology was uneven, so the reactive sputtered TiN film / plate electrode could not cover the entire capacitance portion, and the cell capacitance value was thought to be reduced. Can be From these results, it was found that it is important to use a tungsten nitride film having good surface morphology and excellent step coverage as a storage node electrode in order to secure a sufficient cell capacitance value.
【００１８】ストレージノード電極として本発明による
窒化タングステン膜および従来技術であるタングステン
膜を用いた場合のリーク電流特性を図４に示す。ここ
で、○印はストレージノード電極として化学気相成長法
による窒化タングステン膜を適用した場合、●印は化学
気相成長法によるタングステン膜を適用した場合の結果
を示す。図４から、本発明による窒化タングステン膜を
用いた場合、従来のタングステン膜の場合と比較して良
好なリーク電流特性が得られることが分かった。これ
は、表面モホロジーが良好でステップカバレッジ性が優
れたストレージノード電極を用いた場合、バルクの場合
とほぼ同等のリーク電流特性が得られるのに対し、表面
モホロジーの非常に大きな凹凸であり、さらに不十分な
プレート電極の被覆性により電界集中の大きな箇所が存
在し、そこの部分で過度のリーク電流が流れるため特性
が劣化することが考えられる。FIG. 4 shows the leakage current characteristics when the tungsten nitride film according to the present invention and the conventional tungsten film are used as the storage node electrodes. Here, ○ indicates the result when a tungsten nitride film formed by a chemical vapor deposition method is used as a storage node electrode, and ● indicates the result when a tungsten film formed by a chemical vapor deposition method is used. From FIG. 4, it was found that when the tungsten nitride film according to the present invention was used, better leakage current characteristics were obtained as compared with the case of the conventional tungsten film. This is because, when a storage node electrode with good surface morphology and excellent step coverage is used, a leakage current characteristic almost equivalent to that of the bulk is obtained, but the surface morphology is very uneven. It is conceivable that there is a portion where the electric field concentration is large due to insufficient coverage of the plate electrode, and excessive leakage current flows in that portion, so that the characteristics are deteriorated.
【００１９】なお、本発明においては、ストレージノー
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第一の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第一の実施の形態とほぼ同等の効果が得られた。In the present invention, only the tungsten nitride film has been described as the storage node electrode. However, the present invention can be applied to the case where other high melting point metal materials such as molybdenum nitride, tantalum nitride or titanium nitride are used. An effect almost equivalent to that of the first embodiment was obtained. Further, in the present invention, as the capacitance insulating film,
Although only the tantalum oxide film has been described, even when barium titanate or strontium titanate, which is a perovskite titanate, is used, almost the same effect as in the first embodiment of the present invention is obtained. .
【００２０】図５は、本発明の第二の実施の形態の製造
方法を示す工程断面図である。FIG. 5 is a process sectional view showing a manufacturing method according to the second embodiment of the present invention.
【００２１】まず、内壁型ストレージノード電極１を形
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図５（ａ））。First, in order to form the inner wall type storage node electrode 1, a third interlayer insulating film 1 is formed on the contact hole buried with titanium / titanium nitride 4 and tungsten 5.
Then, a cylindrical hole is formed by PR / dry etching (FIG. 5A).
【００２２】次に、ストレージノード電極として、まず
バリア性の優れた窒化チタン膜を化学気相成長法により
５〜１０ｎｍ程度の極薄膜で形成し、さらにハロゲン系
高融点金属ガスである六フッ化タングステンガス（ＷＦ
6）とアンモニアガスを用いた化学気相成長法により窒
化タングステン膜を５〜５０ｎｍ以下と極薄膜で形成す
る。ここで、窒化チタン膜および窒化タングステン膜の
形成条件として、アンモニアに対して１／５００以上１
／１００以下になるように六フッ化タングステンガスと
アンモニアガスを反応容器内に導入し、成長温度を室温
〜６５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒで行
い、良好な表面モホロジーおよびステップカバレッジ性
を有したストレージノード電極材料が形成できる。さら
に、保護ＰＲを堆積する（図５（ｂ））。Next, as a storage node electrode, first, a titanium nitride film having excellent barrier properties is formed as an extremely thin film of about 5 to 10 nm by a chemical vapor deposition method, and hexafluoride, which is a halogen-based high melting point metal gas, is used. Tungsten gas (WF
6 ) and a chemical vapor deposition method using ammonia gas to form an ultra-thin tungsten nitride film having a thickness of 5 to 50 nm or less. Here, the conditions for forming the titanium nitride film and the tungsten nitride film are 1/500 to 1 for ammonia.
Tungsten hexafluoride gas and ammonia gas are introduced into the reaction vessel so as to be at most / 100, the growth temperature is from room temperature to 650 ° C., the reaction pressure is from 0.01 to 5.0 Torr, and good surface morphology and step A storage node electrode material having coverage can be formed. Further, a protection PR is deposited (FIG. 5B).
【００２３】次に、保護ＰＲ／ドライエッチングにより
第三の層間絶縁膜１５上に形成した窒化高融点金属膜を
除去し、さらに内壁型ホール内の保護ＰＲを除去し、内
壁型ストレージノード電極１を形成し、アンモニアガス
などを用いた窒化ガスを用いてランプアニール処理を行
う（図５（ｃ））。Next, the protective PR / dry etching is used to remove the nitrided refractory metal film formed on the third interlayer insulating film 15, further remove the protective PR in the inner wall type hole, and remove the inner wall type storage node electrode 1. Is formed, and a lamp annealing process is performed using a nitriding gas using an ammonia gas or the like (FIG. 5C).
【００２４】次に、内壁型ストレージノード電極１上へ
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図５
（ｄ））。Next, onto the inner wall type storage node electrode 1
A tantalum oxide film is formed as the capacitance insulating film 2. Oxidation
Ethoxy tantalum (Ta (OC
TwoHFive)Five) And chemical vapor deposition using oxygen as a raw material,
A tantalum oxide film with a thickness of about 10 nm is formed,
UV-O as a densification treatment to improve flow characteristics Three
Annealing is performed. Then, reactive as plate electrode 3
Form desired layers such as sputtered TiN and interlayer insulating film
To form the semiconductor device of the present invention (FIG. 5).
(D)).
【００２５】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図６に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図５から、第一の実施の形態を用い
て形成された場合同様、本発明による窒化タングステン
膜を用いた場合、従来のタングステン膜の場合と比較し
て同スタック高さに対するセル容量値が約１．５倍程度
増加する結果が得られた。FIG. 6 shows the dependence of the cell height on the stack height in the semiconductor device formed as described above. Here, a circle indicates a case where a tungsten nitride film formed by a chemical vapor deposition method is applied as a storage node electrode.
The mark ● indicates the result when a tungsten film formed by the chemical vapor deposition method is applied. FIG. 5 shows that, similarly to the case formed using the first embodiment, when the tungsten nitride film according to the present invention is used, the cell capacitance value with respect to the same stack height is smaller than that of the conventional tungsten film. A result of increasing about 1.5 times was obtained.
【００２６】この第二の実施の形態は、半導体装置のセ
ル容量部を形成することにおいて、図５（第一の実施の
形態）を用いるよりも比較的安定した製造方法である。
しかしながら、第二の実施の形態を用いて形成したセル
容量値は内壁部のみしか容量部を用いていないため、第
一の実施の形態を用いた場合と比較すると小さくなる
が、本発明を用いた窒化タングステンを用いることによ
りスタック高さ１．０μmで３０ｆＦのセル容量値が得
られた。The second embodiment is a relatively stable manufacturing method for forming a cell capacitor portion of a semiconductor device as compared with the method shown in FIG. 5 (first embodiment).
However, the cell capacitance value formed by using the second embodiment is smaller than that of the first embodiment because only the inner wall portion uses the capacitance portion. A cell capacitance value of 30 fF was obtained at a stack height of 1.0 μm by using the tungsten nitride thus obtained.
【００２７】また、第二の実施の形態を用いた場合のリ
ーク電流特性は、先に述べた図４とほぼ同等の結果が得
られた。In the case of using the second embodiment, the same result as that of FIG. 4 was obtained.
【００２８】なお、本発明においては、ストレージノー
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第二の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第二の実施の形態とほぼ同等の効果が得られた。In the present invention, only the tungsten nitride film has been described as the storage node electrode. However, the present invention can be applied to the case where other high melting point metal materials such as molybdenum nitride, tantalum nitride or titanium nitride are used. An effect almost equivalent to that of the second embodiment was obtained. Further, in the present invention, as the capacitance insulating film,
Although only the tantalum oxide film has been described, even when a perovskite titanate such as barium titanate or strontium titanate is used, almost the same effect as in the second embodiment of the present invention is obtained. .
【００２９】[0029]
【発明の効果】以上説明したように、本発明によれば、
セル容量部のストレージノード電極として窒化高融点金
属材料を用いることにより、従来技術と比較してセル容
量値が増加し、且つ良好なリーク電流特性の得られる容
量部が形成できる。As described above, according to the present invention,
By using a high-melting-point metal nitride material as the storage node electrode of the cell capacitor portion, it is possible to form a capacitor portion having an increased cell capacitance value and excellent leak current characteristics as compared with the prior art.
【図１】本発明の第一の実施の形態を適用するＤＲＡＭ
素子構造を示す模式的断面図である。FIG. 1 shows a DRAM to which a first embodiment of the present invention is applied.
FIG. 2 is a schematic cross-sectional view showing an element structure.
【図２】本発明の第一の実施の形態になる半導体装置の
製造工程手順を示す模式的断面図である。FIG. 2 is a schematic cross-sectional view showing a manufacturing process procedure of the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第一の実施の形態に基づき形成した容
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。FIG. 3 is a graph showing a cell capacitance value dependency on a stack height of a capacitance element portion formed based on the first embodiment of the present invention.
【図４】本発明の第一の実施形の態に基づき形成した容
量素子部のリーク電流特性を示すグラフである。FIG. 4 is a graph showing leakage current characteristics of a capacitor element formed based on the first embodiment of the present invention.
【図５】本発明の第二の実施の形態になる半導体装置の
製造工程手順を示した模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a manufacturing process procedure of the semiconductor device according to the second embodiment of the present invention.
【図６】本発明の第二の実施の形態に基づき形成した容
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。FIG. 6 is a graph showing a cell capacitance value dependency of a stack height of a capacitor element formed based on a second embodiment of the present invention.
１ ストレージノード電極 ２ 容量絶縁膜 ３ プレート電極 ４ チタン／窒化チタン ５ タングステン ６ タングステンプラグ ７ ｐ型シリコン基板 ８ ｎウエル ９ ｐウエル １０ 第二のｐウエル １１ ｎ+型分離領域 １２ ＳＴＩ １３ 第一の層間絶縁膜 １４ 第二の層間絶縁膜 １５ 第三の層間絶縁膜 １６ 保護膜 １７ 活性化領域 １８ コンタクト孔 ２１ ビット線 ２２ スルーホール ２３ Ａｌ配線Reference Signs List 1 storage node electrode 2 capacitor insulating film 3 plate electrode 4 titanium / titanium nitride 5 tungsten 6 tungsten plug 7 p-type silicon substrate 8 n-well 9 p-well 10 second p-well 11 n + -type isolation region 12 STI 13 first Interlayer insulating film 14 Second interlayer insulating film 15 Third interlayer insulating film 16 Protective film 17 Active region 18 Contact hole 21 Bit line 22 Through hole 23 Al wiring
Claims (9)
に接するストレージノード電極とを有する容量部を備え
た半導体装置の製造方法において、 ストレージノード電極である窒化高融点金属膜を形成
し、所望のストレージノード電極形状に成形する工程、 該ストレージノード電極を窒化ガスを用いてランプアニ
ール処理を行う工程、 該ストレージノード電極上に容量絶縁膜を形成する工
程、および容量絶縁膜の緻密化熱処理をする工程、を含
むことを特徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device having a capacitor having at least a capacitor insulating film and a storage node electrode in contact with the capacitor insulating film, wherein a nitrided high melting point metal film as a storage node electrode is formed. Forming the storage node electrode into a shape of a storage node electrode, performing a lamp annealing process on the storage node electrode using a nitriding gas, forming a capacitor insulating film on the storage node electrode, and performing heat treatment for densifying the capacitor insulating film. A method of manufacturing a semiconductor device.
膜であることを特徴とする請求項１に記載の半導体装置
の製造方法。2. The method according to claim 1, wherein the capacitor insulating film is an insulating film having a high dielectric constant.
ることを特徴とする請求項２記載の半導体装置の製造方
法。3. The method according to claim 2, wherein the capacitance insulating film is formed by a chemical vapor deposition method.
とを特徴とする請求項２または３に記載の半導体装置の
製造方法。4. The method for manufacturing a semiconductor device according to claim 2, wherein the capacitance insulating film is made of tantalum oxide.
酸塩からなることを特徴とする請求項２または３に記載
の半導体装置の製造方法。5. The method according to claim 2, wherein the capacitance insulating film is made of perovskite titanate.
バリウムまたはチタン酸ストロンチウムである請求項５
に記載の半導体装置の製造方法。6. The perovskite titanate is barium titanate or strontium titanate.
13. The method for manufacturing a semiconductor device according to item 5.
金属膜が窒化タングステン、窒化モリブデン、窒化タン
タル、窒化チタンの中から少なくとも１つ使用されてい
ることを特徴とする請求項１に記載の半導体装置の製造
方法7. The semiconductor device according to claim 1, wherein the refractory metal nitride film serving as a storage node electrode is made of at least one of tungsten nitride, molybdenum nitride, tantalum nitride, and titanium nitride. Manufacturing method
金属膜が化学気相成長法で形成されることを特徴とする
請求項７に記載の半導体装置の製造方法。8. The method according to claim 7, wherein the refractory metal nitride film serving as the storage node electrode is formed by a chemical vapor deposition method.
金属膜を化学気相成長法で形成する工程において、ハロ
ゲン系高融点金属ガス（ＷＦ6、ＭｏＣｌ5、ＴａＣ
ｌ5、ＴｉＣｌ4など）とアンモニアガスを用い、アンモ
ニアに対して１／５００以上１／１００以下になるよう
にハロゲン系高融点金属ガスとアンモニアガスを反応容
器内に導入し、成長温度を室温〜６５０℃、反応圧力を
０．０１〜５．０Ｔｏｒｒで形成することを特徴とする
請求項８に記載の半導体装置の製造方法。9. In a step of forming a nitrided refractory metal film as a storage node electrode by chemical vapor deposition, a halogen-based refractory metal gas (WF 6 , MoCl 5 , TaC
l 5 , TiCl 4, etc.) and ammonia gas, a halogen-based high melting point metal gas and ammonia gas are introduced into the reaction vessel so as to be 1/500 to 1/100 with respect to ammonia, and the growth temperature is set to room temperature. 9. The method according to claim 8, wherein the semiconductor device is formed at a temperature of about 650 [deg.] C. and a reaction pressure of about 0.01 to 5.0 Torr.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11755699A JP3415476B2 (en) | 1998-09-30 | 1999-04-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-278367 | 1998-09-30 | ||
| JP27836798 | 1998-09-30 | ||
| JP11755699A JP3415476B2 (en) | 1998-09-30 | 1999-04-26 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174234A true JP2000174234A (en) | 2000-06-23 |
| JP3415476B2 JP3415476B2 (en) | 2003-06-09 |
Family
ID=26455651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11755699A Expired - Fee Related JP3415476B2 (en) | 1998-09-30 | 1999-04-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415476B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422063B1 (en) * | 2001-05-02 | 2004-03-10 | 삼성전자주식회사 | Capacitor in semiconductor device and method for manufacturing the same |
| KR100475899B1 (en) * | 2002-03-08 | 2005-03-10 | 주식회사 선익시스템 | Method for evaporating capacitor electrode of semiconductor |
-
1999
- 1999-04-26 JP JP11755699A patent/JP3415476B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422063B1 (en) * | 2001-05-02 | 2004-03-10 | 삼성전자주식회사 | Capacitor in semiconductor device and method for manufacturing the same |
| KR100475899B1 (en) * | 2002-03-08 | 2005-03-10 | 주식회사 선익시스템 | Method for evaporating capacitor electrode of semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3415476B2 (en) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| JP4314413B2 (en) | Ta ▲ Lower2 ▼ O ▲ Lower5 Dielectric layer manufacturing method | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| US7382014B2 (en) | Semiconductor device with capacitor suppressing leak current | |
| US20010023955A1 (en) | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device | |
| JPH06244364A (en) | Manufacture of semiconductor device | |
| JPH0685173A (en) | Capacitor for semiconductor integrated circuit | |
| JP2004134579A (en) | Capacitor and its manufacturing method | |
| JP2006161163A (en) | Method for forming titanium nitride layer and method for forming lower electrode of metal-insulator-metal capacitor using titanium nitride layer | |
| US20060154436A1 (en) | Metal-insulator-metal capacitor and a fabricating method thereof | |
| US6482694B2 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| JP2008288408A (en) | Semiconductor device and its manufacturing method | |
| JP2002343888A (en) | Capacitor for semiconductor element and its manufacturing method | |
| KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
| JP3943033B2 (en) | Capacitor and manufacturing method thereof | |
| US20020125524A1 (en) | Semiconductor device and method of manufacturing same | |
| US20030059959A1 (en) | Method for fabricating capacitor | |
| KR20010102091A (en) | Capacitor for analog circuit, and manufacturing method thereof | |
| JP2000022105A (en) | Manufacture of semiconductor device | |
| US20030094644A1 (en) | Method for manufacturing semiconductor device and capacitor | |
| JP3415476B2 (en) | Method for manufacturing semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| US6706627B2 (en) | Method of manufacturing capacitor with a diffusion barrier containing ruthenium, titanium and nitrogen | |
| KR100414868B1 (en) | Method for fabricating capacitor | |
| KR20050019304A (en) | Semiconductor capacitor and manufacutring method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |