JP2000163006A - Digital address specification of plane display screen - Google Patents

Digital address specification of plane display screen

Info

Publication number
JP2000163006A
JP2000163006A JP11328027A JP32802799A JP2000163006A JP 2000163006 A JP2000163006 A JP 2000163006A JP 11328027 A JP11328027 A JP 11328027A JP 32802799 A JP32802799 A JP 32802799A JP 2000163006 A JP2000163006 A JP 2000163006A
Authority
JP
Japan
Prior art keywords
electrode
addressing
time
line
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11328027A
Other languages
Japanese (ja)
Inventor
Bernard Bancal
バンカル ベルナール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixtech SA
Original Assignee
Pixtech SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtech SA filed Critical Pixtech SA
Publication of JP2000163006A publication Critical patent/JP2000163006A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Abstract

PROBLEM TO BE SOLVED: To improve a sense of an illumination level by a human as to a dark level by receiving a digital illumination instruction while a 1st electrode addresses a 2nd orthogonal electrode and making light emission intensity not constant while the 2nd electrode is addressed. SOLUTION: For the time t1 when the 1st electrode of the plane display screen addresses the 2nd orthogonal electrode, the digital illumination signal which is applied and sets pulse width is received and for the time when the 2nd electrode is addressed, the light emission intensity is made not constant. The illuminance of emitted light is not constant while the screen electrode which is scanned, line by line, is addressed. Namely, a discharging current is not constant for a line time, which therefore corresponds to variation in the intensity of the current for the address specification time of, for example, a grid line in case of a microchip screen, so that the light emission intensity can be varied.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は平面マイクロチップ
表示スクリーンに関する。より明確に言えば、異なる素
子に対するそれぞれの点灯命令が、デジタル的にスクリ
ーン電極に印加される平面スクリーンに関する。
The present invention relates to a flat microchip display screen. More specifically, it relates to a flat screen where the respective lighting commands for the different elements are digitally applied to the screen electrodes.

【0002】[0002]

【従来の技術】本発明がより明細に適用される表示スク
リーンの一例は、例えばマイクロチップタイプの平面フ
ィールド効果スクリーンである。図1は平面マイクロチ
ップスクリーンの構造を非常に概要的かつ部分的に示す
図である。このスクリーンは、空間3によって陰極から
離される陽極電極2に向かって電子を放出するように、
陰極電極とマイクロチップ1を含む。グリッド電極4は
電子放出アレーネットワークを形成するために、一般的
に垂直方向に陰極1と組み合わせられる。
2. Description of the Related Art An example of a display screen to which the present invention is more specifically applied is, for example, a microchip type flat field effect screen. FIG. 1 shows a very schematic and partial view of the structure of a planar microtip screen. This screen emits electrons towards the anode electrode 2 which is separated from the cathode by the space 3,
Including the cathode electrode and the microchip 1. Grid electrodes 4 are generally combined with cathodes 1 in a vertical direction to form an electron emission array network.

【0003】本発明が適用するマイクロチップスクリー
ンの一例とその実施原理がCommissariat
a l´Energie AtomiqueのUSP
4,940,916に説明されている。
An example of a microchip screen to which the present invention is applied and the principle of its implementation are described in Commisariat
USP for a l'Energy Atomicue
4,940,916.

【0004】図1の表示が非常に簡素化されていること
に留意しなければならない。特にこの表示はマイクロチ
ップスクリーンの構造の詳述を目的とするのではなく、
異なる電極アドレス指定電位の区別を目的としている。
実際マイクロチップはスクリーン素子ごとに数千個存在
するが、図1では素子ごとに単一のマイクロチップが示
されている。
It should be noted that the representation of FIG. 1 has been greatly simplified. In particular, this display is not intended to elaborate the structure of the microchip screen,
It is intended to distinguish between different electrode addressing potentials.
In practice, there are thousands of microchips per screen element, but FIG. 1 shows a single microchip for each element.

【0005】陽極2は、マイクロチップによって放出さ
れる電子を引き付けるために、陰極電位よりも実質的に
高い電位(例えば数百ボルトの電位)Vに運ばれる。
モノクロスクリーンでは陽極は永続的にアドレス指定電
位が印加される。カラースクリーンでは、三つの異なる
色素(青、緑、赤)の各色のフレームごとに順々にアド
レス指定される三つの異なる色素の陽極が一般的に使用
されている。
[0005] The anode 2 is brought to a potential VA which is substantially higher than the cathode potential (eg a potential of several hundred volts) to attract electrons emitted by the microtip.
In a monochrome screen, the anode is permanently applied with an addressing potential. Color screens commonly use three different dye anodes that are addressed sequentially for each color frame of three different dyes (blue, green, red).

【0006】グリッド電極4は、第一の方向の行方向に
配列され、ラインスキャニングにおいてアドレス指定電
位、一般的に陰極電極1に対してプラスの電位Vに順
々にバイアスされる。陰極電極1は第一の方向に垂直の
第二の方向の列方向に配列され、グリッドラインのアド
レス指定の間それぞれ信号V及びV´によってグリ
ッド電極4と同時にアドレス指定される。電子放出電流
はそれぞれグリッド行において、陰極列とグリッド行の
交点によって確定される素子の輝度を表している。
[0006] The grid electrode 4 is arranged in the row direction of the first direction, the addressing potential in line scanning, are generally biased to turn on the positive potential V G with respect to the cathode electrode 1. The cathode electrodes 1 are arranged in a column direction in a second direction perpendicular to the first direction and are simultaneously addressed by the signals V K and V K ′ with the grid electrodes 4 during addressing of the grid lines, respectively. The electron emission current represents the brightness of the element determined in each grid row by the intersection of the cathode column and the grid row.

【0007】上記にて説明した表示スクリーンタイプの
二つのアドレス指定方法は本質的に区別することができ
る。
The two addressing methods of the display screen type described above can be essentially distinguished.

【0008】第一のスクリーン体系では、陰極電子アド
レス指定電位は陰極列とグリッド行の交点によって確定
される素子の輝度を表している。陰極列はこのように、
最大放出電位と無放出電位間(例えば、約80ボルトの
アドレス指定電位を有するグリッドに対してそれぞれ0
ボルトと30ボルトの電位)に含まれる、それぞれの電
位にされる。
[0008] In the first screen scheme, the cathode electronic addressing potential represents the brightness of the element as determined by the intersection of the cathode columns and grid rows. The cathode row is like this
Between the maximum emission potential and no emission potential (e.g., 0 for each grid having an addressing potential of about 80 volts).
Volts and 30 volts).

【0009】本発明がより明細に適用される第二のスク
リーン体系では、グリッドアドレス指定時間(ライン時
間)の間の、問題の列のアドレス時間(パルス幅アドレ
ス指定)によって輝度が決定される。
In a second screen scheme to which the present invention is more particularly applied, the brightness is determined by the address time (pulse width addressing) of the column in question during the grid addressing time (line time).

【0010】図2はパルス幅変調による陰極アドレス指
定の一例を、時間図表の形式で非常に概略的に説明する
図である。このようなアドレス指定形態において、それ
ぞれグリッドライン4のアドレス指定時間t1の間、全
ての陰極列はそれぞれ信号V 及びV´によってアド
レス指定される。それぞれ信号V及びV´はパルス
に対応し、パルスの幅は、問題のラインと列の交点によ
って確定される素子の要求される輝度に依存する。図2
により説明される例において、グリッド電極と陰極電極
間の電位差が高い(例えば50ボルトの電子放出しきい
値よりも大きい)期間が長いので、信号V´によって
アドレス指定される列は、信号Vによってアドレス指
定される列よりも大きい点灯命令を持つ。このように、
本発明が適用される表示スクリーンタイプの列をアドレ
ス指定するため実施されるパルス幅変調において、点灯
が最大の時、一般的にパルス幅は最小になる。しかしな
がら、パルス幅による異なる点灯規則を得るためにはパ
ルスを反転することで十分であり、このとき、放出され
る電子量を決定するためのパルス幅変調の原理は同じで
ある。
FIG. 2 shows a cathode address finger by pulse width modulation.
One example is described very schematically in the form of a time chart
FIG. In such an addressing form,
During the addressing time t1 of the grid line 4,
All the cathode rows are signal V KAnd VKAdd by ´
Is specified. Each signal VKAnd VK´ is a pulse
And the pulse width depends on the intersection of the line and column in question.
Depends on the required brightness of the device. FIG.
In the example described by the grid electrode and the cathode electrode
High potential difference between them (for example, a 50 volt electron emission threshold)
The signal VKBy ´
The column addressed is the signal VKBy address finger
It has a lighting instruction larger than the specified column. in this way,
Address the display screen type column to which the present invention applies.
Lights in pulse width modulation performed to specify
Is generally the minimum pulse width. But
In order to obtain different lighting rules depending on the pulse width,
It is enough to invert the loose, at which time it is released
The principle of pulse width modulation to determine the amount of electrons
is there.

【0011】陰極電極アドレス指定パルスの幅の変調は
多くの場合デジタル的に実施される。図3(A)及び
(B)にそれぞれ説明されるように、素子の輝度I´
及びI はそれぞれバイナリ語W´及びWによって
決定される。図3(A)及び(B)に示される例におい
て、要求される輝度が高くなるほど、バイナリ語によっ
て表される数値も高くなる。(例えば列´に対して1
01、列に対して011)
The modulation of the width of the cathode electrode addressing pulse is
It is often implemented digitally. FIG. 3 (A) and
As described respectively in FIG.K´
And I KIs the binary word WK'And WKBy
It is determined. In the example shown in FIGS. 3 (A) and (B)
Therefore, the higher the required brightness, the more binary words
The numerical value represented by is also higher. (Eg columnsK1 for '
01, columnK011)

【0012】デジタルアドレス指定は、電極の一つがパ
ルス信号によってアドレス指定されるアレースクリーン
に特に適切に適用され、パルス信号のパルス幅は輝度命
令を決定する。実際、通例このパルス幅変調は、クロッ
ク(図2の点線)に基づき、多くの場合クロックサイク
ルの整数をスライスすることによって実施される。この
クロックはラインスキャニング周波数に対応するパルス
列周波数よりも高い周波数を有する。
Digital addressing is particularly suitably applied to array screens where one of the electrodes is addressed by a pulse signal, the pulse width of the pulse signal determining the luminance command. In fact, this pulse-width modulation is usually performed by slicing an integer number of clock cycles, often based on a clock (dotted line in FIG. 2). This clock has a higher frequency than the pulse train frequency corresponding to the line scanning frequency.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、特に従
来のスクリーンには、低点灯のスクリーン部分にある二
つの隣り合った輝度レベル間の影を感知できる、鮮明度
の低い点灯の再生が、乏しいという不都合がある。
However, the screens of the prior art, in particular, lack the reproduction of low-definition lighting that can detect the shadow between two adjacent brightness levels in the low-lighting screen part. There are inconveniences.

【0014】本発明の目的は、暗レベルにおける人によ
る点灯レベルの感知を改善することにある。
It is an object of the present invention to improve the perception of the lighting level by a person at a dark level.

【0015】本発明はまた、このような改善を実施する
表示スクリーンをデジタル的にアドレス指定する新しい
方法を提供する目的がある。
It is also an object of the present invention to provide a new method of digitally addressing a display screen that implements such an improvement.

【0016】本発明はまた、実施するための単純な方法
を提供し、このようなスクリーンの従来のデジタルアド
レス指定となる変形形態を最小に抑える方法を提供する
目的がある。
The present invention also aims to provide a simple way to implement and to provide a way to minimize the traditional digital addressing variants of such screens.

【0017】[0017]

【課題を解決するための手段】これらの目的を達成する
ために、本発明はアレーに構成される平面表示スクリー
ンをデジタル的にアドレス指定する方法であって、平面
表示スクリーンの第一の電極が、第二の直交電極をアド
レス指定する時間の間印加されパルス幅を設定するデジ
タル点灯命令を受信し、光放出強度が第二の電極をアド
レス指定する時間の間一定でないようにする。
SUMMARY OF THE INVENTION To achieve these objects, the present invention is a method for digitally addressing a flat display screen configured in an array, wherein the first electrode of the flat display screen is provided. Receiving a digital lighting command applied during the time to address the second orthogonal electrode and setting the pulse width such that the light emission intensity is not constant during the time to address the second electrode.

【0018】本発明の実施の形態によると、一定でない
変化は視覚感度の関係に基づく法則に従う。
According to an embodiment of the present invention, the non-constant change obeys a law based on the relationship of visual sensitivity.

【0019】本発明の実施の形態によると、第一の電極
がフィールド放出陰極で形成され、第二の電極が陰極と
関連するグリッドで形成される平面表示スクリーンに適
用される。
According to an embodiment of the present invention, the invention is applied to a flat display screen in which a first electrode is formed by a field emission cathode and a second electrode is formed by a grid associated with the cathode.

【0020】本発明の実施の形態によると、アドレス指
定時間の間第二の電極のアドレス指定電位を変える。
According to an embodiment of the present invention, the addressing potential of the second electrode is changed during the addressing time.

【0021】本発明の実施の形態によると、ライン時間
の間、グリッドラインのアドレス指定電位が非直線的に
増大する。
According to an embodiment of the present invention, the addressing potential of a grid line increases non-linearly during a line time.

【0022】本発明の実施の形態によると、第一の電極
のアドレス指定のパルス幅変調クロックの周波数を変化
させる。
According to the embodiment of the present invention, the frequency of the pulse width modulation clock for addressing the first electrode is changed.

【0023】本発明の実施の形態によると、第二の電極
のアドレス指定時間をモジュロとして、クロック周波数
の変化が実施される。
According to an embodiment of the present invention, the clock frequency is changed with the addressing time of the second electrode being modulo.

【0024】本発明の実施の形態によると、第二の電極
をアドレス指定する時間に沿って、第三の電極のアドレ
ス指定電位を変化させる。
According to an embodiment of the present invention, the addressing potential of the third electrode is changed along with the time for addressing the second electrode.

【0025】本発明の実施の形態によると、第三の電極
がカソードルミネッセンスで形成される。
According to an embodiment of the present invention, the third electrode is formed by cathodoluminescence.

【0026】本発明の実施の形態によると、第二の電極
をアドレス指定する時間に沿って、第一の電極のアドレ
ス指定電圧を変化させる。
According to an embodiment of the present invention, the addressing voltage of the first electrode is changed along with the time for addressing the second electrode.

【0027】前述した本発明の目的、特徴、及び利点は
添付の図面と共に次の詳細な実施形態の、制限のない説
明において詳細に論じられる。
[0027] The foregoing objects, features and advantages of the present invention will be discussed in detail in the following non-limiting description of the detailed embodiments in conjunction with the accompanying drawings.

【0028】[0028]

【発明の実施の形態】異なる図面において同じ要素は同
じ符号で表されている。明快にするため、本発明の理解
に必要な要素のみ図面で示され、さらに、時間図表は目
盛りを付けない。
BRIEF DESCRIPTION OF THE DRAWINGS The same elements are denoted by the same reference symbols in different drawings. For clarity, only those elements that are necessary to the understanding of the present invention are shown in the drawings and, moreover, the time chart is not scaled.

【0029】本発明は点灯による視覚感度の観測より考
案されている。この感度は1次数ではなくほぼ対数で表
される、すなわち、二つの隣り合った灰色のレベルは、
明るいときよりも暗いときの方が、互いからうまく識別
できる。
The present invention has been devised from observation of visual sensitivity by lighting. This sensitivity is expressed almost logarithmically, not first order, ie, two adjacent gray levels are:
When it is dark, it is better distinguished from each other than when it is bright.

【0030】図4は表示スクリーンのデジタルアドレス
指定における視覚感度対数の影響を説明している図であ
る。この図面は輝度Iに応じた視覚Eの反応を示してい
る。
FIG. 4 illustrates the effect of the logarithm of visual sensitivity on digital addressing of the display screen. This figure shows the response of the sight E according to the luminance I.

【0031】デジタル的にアドレス指定されるスクリー
ンにおいて、輝度軸Iはスライスされ(サンプリングさ
れ)、この輝度をバイナリ形式にコード化する。例の中
では、3ビット(8ステート)以上で示されている。輝
度に対する非直線的視覚感度は、強い輝度の二つの隣り
合った点灯命令(101と110)を、接近している視
覚反応として解釈する一方、二つの隣り合った低点灯命
令(000と001)を、視覚の強く異なる反応として
解釈する。
In a digitally addressed screen, the luminance axis I is sliced (sampled) and encodes this luminance in binary form. In the example, it is indicated by 3 bits (8 states) or more. The non-linear visual sensitivity to brightness is such that two adjacent lighting commands (101 and 110) of high brightness are interpreted as an approaching visual response, while two adjacent low lighting commands (000 and 001). Is interpreted as a strongly different response of vision.

【0032】さらに、非直線的視覚反応が視覚の高い感
度(暗レベル)を解釈するとき、点灯命令をサンプリン
グすると、発光レベル(例えば灰色のレベル)の点から
見て、互いに強く異なる二つの隣り合ったレベルを有す
る結果になる。結果として、低輝度レベルの範囲におい
て視覚によって感知されるレベル差の方が蓄積されるレ
ベル差より大きくなる。
Further, when the non-linear visual response interprets the high sensitivity (dark level) of the vision, sampling the lighting command will result in two neighboring areas that are strongly different from each other in terms of light emission level (eg, gray level). The result is to have a matching level. As a result, the visually perceived level difference in the range of low brightness levels is larger than the accumulated level difference.

【0033】発光命令の分配と視覚感度の間が不一致で
あるという問題は、本来発光コントロールがデジタル的
であるスクリーンにおいて起こることに留意しなければ
ならない。実際、全ての他のタイプのスクリーン、例え
ばCRTにおいて、灰色の全ての要求されるレベルは発
光コントロールのアナログ的特徴によって表示すること
ができる。同じことがアナログ的に発光コントロールさ
れる液晶スクリーンについても起こる。
It should be noted that the problem of inconsistency between the distribution of lighting commands and the visual sensitivity occurs on screens where the lighting controls are digital in nature. In fact, on all other types of screens, such as CRTs, all required levels of gray can be displayed by analog features of the lighting control. The same applies to liquid crystal screens whose emission is controlled in an analog manner.

【0034】本発明の特徴は、スキャンラインのアドレ
ス指定時間の間、光放出強度を変えることである。従っ
て、本発明によると、ラインスキャニングされるスクリ
ーン電極のアドレス指定の間放出される光の輝度は、一
定ではなくなる、すなわち、放出電流はライン時間の間
一定ではなくなる。マイクロチップスクリーンの場合、
例えば、グリッドラインのアドレス指定時間の間、電流
の強度を変えることに相当する。
A feature of the present invention is to vary the light emission intensity during the scan line addressing time. Thus, according to the present invention, the brightness of the light emitted during the addressing of the line-scanned screen electrode is not constant, ie the emission current is not constant during the line time. For a microtip screen,
For example, this corresponds to changing the current intensity during the grid line addressing time.

【0035】本発明によると、フィールド効果スクリー
ンの場合、光強度振幅の差、つまり放出電子量の差は、
二つの隣り合った強点灯バイナリ命令を受信する場合よ
りも、二つの隣り合った低点灯バイナリ命令を受信する
場合の方が小さい。
According to the present invention, in the case of a field effect screen, the difference in light intensity amplitude, that is, the difference in the amount of emitted electrons,
Receiving two adjacent low lighting binary commands is smaller than receiving two adjacent high lighting binary commands.

【0036】図5は時間図表の形式で本発明の第一の実
施形態を説明する図である。図5の時間図表は、ライン
時間t1の間のグリッドラインをアドレス指定する信号
と、このライン時間の間の陰極列アドレス指定信号
及びV´の一例を示している。図5の表示は図2
の表示と比較するためである。
FIG. 5 is a diagram for explaining the first embodiment of the present invention in the form of a time chart. Time table of FIG. 5 shows a signal V G addressing grid lines between the line time t1, an example of a cathode column addressing signals V K and V K 'during this line time. The display of FIG. 5 is shown in FIG.
This is for comparison with the display.

【0037】本発明の第一の実施形態によると、グリッ
ドラインアドレス指定電位Vは、グリッドラインの選
択時間t1の間、アナログ的に変調される。従って、そ
れぞれのライン時間において、アドレス指定されるライ
ンの電位は第一の数値V0(例えば約75ボルト)にさ
れ、この数値は増加してライン時間の終わりに電位V1
(例えばおよそ80ボルト)に達する。
[0037] According to a first embodiment of the present invention, the grid line addressing potential V G during the selection time t1 of grid lines are analog modulated. Thus, at each line time, the potential of the addressed line is brought to a first value V0 (eg, about 75 volts), which increases to a potential V1 at the end of the line time.
(Eg, about 80 volts).

【0038】第一の実施形態では陰極列アドレス指定信
号V及びV´は従来の場合(図2)に関して変化し
ない。
In the first embodiment, the cathode column addressing signals V K and V K ′ do not change with respect to the conventional case (FIG. 2).

【0039】前述のように、陰極が電子を放出する期間
は、グリッドが高アドレス指定電位にされ、陰極が低電
位にされる期間である。
As described above, the period during which the cathode emits electrons is the period during which the grid is at a high addressing potential and the cathode is at a low potential.

【0040】図6(A)及び(B)は、二つのバイナリ
語の実例W´及びWに対する輝度、I´及びI
における本発明の効果を説明する図である。図6(A)
及び(B)は、上述した図3(A)及び(B)と比較す
るためにある。
[0040] FIG. 6 (A) and (B) is, 'brightness against and W K, I K' examples W K of the two binary words and I K
FIG. 4 is a diagram for explaining the effect of the present invention in FIG. FIG. 6 (A)
3B and 3B are for comparison with FIGS. 3A and 3B described above.

【0041】図6(A)及び(B)に説明されるよう
に、グリッド電圧Vのアナログ変調は輝度とバイナリ
命令間の非直線的関係をもたらす。図6(A)及び
(B)において、バイナリ命令による輝度の平均値の
(増加傾斜の)補間は点線pnlによって表される。補
間pnlの非直線的形状は、図3(A)及び(B)の点
線plと比較するためであり、点線plもまた輝度平均
値の補間を表すが、直線的である。
[0041] As described in FIGS. 6 (A) and (B), analog modulation of the grid voltage V G results in a non-linear relationship between brightness and binary instructions. In FIGS. 6A and 6B, the interpolation of the average value of luminance (increasing slope) by the binary command is represented by a dotted line pnl. The non-linear shape of the interpolation pnl is for comparison with the dotted line pl in FIGS. 3A and 3B, which also represents the interpolation of the average luminance value, but is linear.

【0042】本発明により提示される、輝度とバイナリ
命令(点線pnl)間の関係における非直線は、視覚感
度によって実施が要求される修正に依存する。この修正
は、ライン時間t1において、グリッドライン電位のア
ナログ変調に与えられる形状によって調整され、応用毎
に調整される。この形状の決定は、上述の機能表示によ
り、この分野に熟達した者の技術能力範囲内である。
The non-linearity in the relationship between luminance and the binary command (dashed line pnl) presented by the present invention depends on the correction required to be implemented by visual sensitivity. This correction is adjusted by the shape given to the analog modulation of the grid line potential at the line time t1, and is adjusted for each application. Determination of this shape is within the skill of one skilled in the art due to the functional indications described above.

【0043】特定の実施形態において、ライン時間の範
囲は従来のマイクロチップスクリーンでは約20μsか
ら40μsである。この範囲は本発明によって実施され
る変調と完全に互換性がある。
In certain embodiments, the range of line time is about 20 μs to 40 μs for a conventional microtip screen. This range is completely compatible with the modulation performed by the present invention.

【0044】図7は本発明による第二の実施の形態を説
明している図である。この図面は時間図表の形をとり、
グリッドラインが信号Vによってアドレス指定される
ライン時間t1の間の、二つの陰極信号V及びV´
のそれぞれの形を示している。
FIG. 7 is a diagram illustrating a second embodiment according to the present invention. This drawing takes the form of a time chart,
During line time t1 grid line is addressed by the signal V G, two cathode signal V K and V K '
Shows the shape of each.

【0045】第二の実施形態の特徴は、ライン時間の
間、陰極コントロールパルス幅の変調クロックCLKの
周波数を変えることである。図7に説明されるように、
クロック信号CLKはライン時間に沿って同じ周波数を
表さない。示される実施形態において、この周波数はラ
イン時間に沿って増加する。
A feature of the second embodiment is that the frequency of the modulation clock CLK having the cathode control pulse width is changed during the line time. As illustrated in FIG.
Clock signal CLK does not represent the same frequency along the line time. In the embodiment shown, this frequency increases along the line time.

【0046】図2と関連して、図7に示される例におい
て、ライン時間に与えられるクロックサイクルの数は、
陰極列に印加される点灯命令がコード化されるステート
の数に対応する、ということが仮定される。
In connection with FIG. 2, in the example shown in FIG. 7, the number of clock cycles provided in the line time is:
It is assumed that the lighting command applied to the cathode column corresponds to the number of states to be coded.

【0047】図7に説明されるように、クロック信号C
LKに関連して、信号V及びV´のパルス幅変調を
行うと、点灯命令ビットの同じ数値の間隔に対し、パル
ス幅を非直線にするという結果をもたらす。
As illustrated in FIG. 7, the clock signal C
Pulse width modulation of the signals V K and V K ′ with respect to LK results in a non-linear pulse width for the same numerical interval of lighting command bits.

【0048】ライン時間をモジュロとして、クロック信
号周波数CLKの変更を実現するために、例えばより高
速なクロックを使用することができ、このクロックのパ
ケットはライン時間の終わりよりも始めにおいて、より
多くサンプリングされる、つまり、このクロックはアナ
ログ的に変調することができる。
To achieve a change in the clock signal frequency CLK with the line time modulo, for example, a faster clock can be used, and packets of this clock are sampled more at the beginning than at the end of the line time. This means that this clock can be modulated analogously.

【0049】本発明の一つの利点は、二つの連続した点
灯レベル間の間隔を減少することによって、画像の暗領
域での点灯レベル差の知覚を改善し、それによって、視
覚画像の品質を向上することにある。
One advantage of the present invention is that by reducing the spacing between two consecutive lighting levels, the perception of lighting level differences in dark areas of the image is improved, thereby improving the quality of the visual image. Is to do.

【0050】本発明のもう一つの利点は、回路のアドレ
ス指定をする従来の表示スクリーンを少し改良するだけ
で、特に簡単に実施できることにある。
Another advantage of the present invention is that it is particularly simple to implement with only minor modifications to conventional display screens for addressing circuits.

【0051】上記に説明された一つの又は別の実施形態
は、用途や使用される回路のタイプによって選択でき
る。特に陰極列アドレス指定を変更しないことが望まし
い場合は、第一の実施形態を利用することが好ましい。
逆に、従来のグリッドラインアドレス指定を維持するこ
とが望ましい場合、第二の実施形態が選択される。
One or another embodiment described above can be selected depending on the application and the type of circuit used. Particularly when it is desirable not to change the cathode column addressing, it is preferable to use the first embodiment.
Conversely, if it is desired to maintain conventional grid line addressing, the second embodiment is selected.

【0052】もちろん本発明は、この技術分野に熟達す
る者が容易に考案し得る、様々な変更、修正、改善を備
えることが見込まれる。特に、上述の機能性が尊重され
るという条件で、ライン時間の間、輝度を変えるための
上述の手段とは別の手段を使用することができる。例え
ば、ライン時間をモジュロとして陽極アドレス指定電位
の変更が可能である。陽極−陰極変更として解釈するこ
のような変更は、放出電流の変更、そしてライン時間の
間の輝度変更を引き起こす。例えば、また、グリッドラ
イン時間をモジュロとして陰極アドレス指定電圧を変え
ることも提供でき、同様にライン時間をモジュロとして
放出電流を一定でなくすることができる。
Of course, it is expected that the present invention will have various alterations, modifications, and improvements which will readily occur to those skilled in the art. In particular, other means for changing the luminance during the line time can be used, provided that the above-mentioned functionality is respected. For example, the anode addressing potential can be changed with the line time being modulo. Such a change, interpreted as an anode-cathode change, causes a change in emission current and a change in brightness during the line time. For example, it may also provide for changing the cathode addressing voltage with grid line time modulo, as well as with non-constant emission current with line time modulo.

【0053】さらに本発明は、発光命令が陰極によって
調整されるスクリーンに関して説明されているが、本発
明を、ラインスキャニングが陰極側で実施されるスクリ
ーンに置き換えることは、この分野に熟達する技術者の
能力範囲内である。
Further, while the present invention has been described in terms of a screen in which the lighting commands are adjusted by the cathode, replacing the present invention with a screen in which line scanning is performed on the cathode side is a matter of skill in the art. Within the capability range of

【0054】さらに明確にするため、本発明は3ビット
の発光命令のコード化に関連して論じられているが、ビ
ット数は通例これよりも大きいことを留意すべきであ
る。
For further clarity, it should be noted that the present invention has been discussed in connection with the encoding of a 3-bit lighting instruction, but the number of bits is typically larger.

【0055】さらに、第二の実施形態において、パルス
列が可変周波数信号CLKの最低周波数に少なくとも等
しい周波数を有し、幅が変更可能なアドレス指定パルス
が、そのパルス列からそれぞれ形成することができる。
Further, in the second embodiment, the pulse train has a frequency at least equal to the lowest frequency of the variable frequency signal CLK, and the addressing pulse whose width can be changed can be formed from the respective pulse trains.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の技術と解決すべき課題を説明する図であ
る。
FIG. 1 is a diagram illustrating a conventional technique and a problem to be solved.

【図2】従来の技術と解決すべき課題を説明する図であ
る。
FIG. 2 is a diagram illustrating a conventional technique and a problem to be solved.

【図3】従来の技術と解決すべき課題を説明する図であ
る。
FIG. 3 is a diagram illustrating a conventional technique and a problem to be solved.

【図4】輝度による人間の視覚感度を概略的に説明する
図である。
FIG. 4 is a diagram schematically illustrating human visual sensitivity based on luminance.

【図5】本発明の第一の実施形態を時間図表の形式で説
明する図である。
FIG. 5 is a diagram illustrating a first embodiment of the present invention in the form of a time chart.

【図6】二つの命令による、バイナリアドレス指定命令
の関数としての輝度を示す図である。
FIG. 6 is a diagram showing luminance as a function of a binary addressing instruction according to two instructions.

【図7】本発明の第二の実施形態を時間図表の形式で説
明する図である。
FIG. 7 is a diagram illustrating a second embodiment of the present invention in the form of a time chart.

【符号の説明】[Explanation of symbols]

1 マイクロチップ 2 陰極電極 3 空間 4 グリッド電極 V、V、V1 電位 V、V´ 信号 t1 アドレス指定時間 I、I´、I 輝度 W、W´ バイナリ語 pl、pnl 輝度平均値の補間 E 視覚反応 V0 第一の数値 CLK クロック信号1 microchip 2 electrode 3 space 4 grid electrode V A, V G, V1 potential V K, V K 'signal t1 addressing time I K, I K', I luminance W K, W K 'binary word pl, pnl Interpolation of average luminance value E Visual response V0 First numerical value CLK Clock signal

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 アレーに構成される平面表示スクリーン
をデジタル的にアドレス指定する方法であって、平面表
示スクリーンの第一の電極(1)が、第二の直交電極
(4)をアドレス指定する時間(t1)の間印加されパ
ルス幅を設定するデジタル点灯命令を受信し、光放出強
度が第二の電極をアドレス指定する時間の間一定でない
ようにすることを特徴とする、平面表示スクリーンのデ
ジタルアドレス指定方法。
1. A method for digitally addressing a flat display screen configured in an array, wherein a first electrode (1) of the flat display screen addresses a second orthogonal electrode (4). Receiving a digital lighting command applied for a time (t1) to set a pulse width, wherein the light emission intensity is not constant during a time for addressing the second electrode. Digital addressing method.
【請求項2】 一定でない変化は視覚感度の関係に基づ
く法則に従うことを特徴とする、請求項1に記載の平面
表示スクリーンのデジタルアドレス指定方法。
2. The digital addressing method of a flat display screen according to claim 1, wherein the non-constant change obeys a law based on a relationship of visual sensitivity.
【請求項3】 第一の電極がフィールド放出陰極(1)
で形成され、第二の電極が陰極と関連するグリッド
(4)で形成される平面表示スクリーンに適用されるこ
とを特徴とする、請求項1に記載の平面表示スクリーン
のデジタルアドレス指定方法。
3. The field emission cathode according to claim 1, wherein the first electrode is a field emission cathode.
2. The method of claim 1, wherein the second electrode is applied to a flat display screen formed by a grid associated with the cathode.
【請求項4】 アドレス指定時間(t1)の間第二の電
極(4)のアドレス指定電位(V)を変えることを特
徴とする、請求項1に記載の平面表示スクリーンのデジ
タルアドレス指定方法。
4. The method of claim 1, wherein the addressing potential (V G ) of the second electrode (4) is changed during an addressing time (t1). .
【請求項5】 ライン時間(t1)の間、グリッドライ
ン(4)のアドレス指定電位(V)が非直線的に増大
することを特徴とする、請求項3に記載の平面表示スク
リーンのデジタルアドレス指定方法。
5. The digital display of claim 3, wherein during a line time (t1), the addressing potential (V G ) of the grid line (4) increases non-linearly. Addressing method.
【請求項6】 第一の電極(1)のアドレス指定のパル
ス幅変調クロック(CLK)の周波数を変化させること
を特徴とする、請求項1に記載の平面表示スクリーンの
デジタルアドレス指定方法。
6. The method according to claim 1, wherein the frequency of a pulse width modulation clock (CLK) for addressing the first electrode (1) is varied.
【請求項7】 第二の電極(4)のアドレス指定時間
(t1)をモジュロとして、クロック周波数(CLK)
の変化が実施されることを特徴とする、請求項6に記載
の平面表示スクリーンのデジタルアドレス指定方法。
7. The clock frequency (CLK) with the addressing time (t1) of the second electrode (4) being modulo.
7. The method according to claim 6, wherein a change of the number is performed.
【請求項8】 第二の電極(4)をアドレス指定する時
間(t1)に沿って、第三の電極(2)のアドレス指定
電位を変化させることを特徴とする、請求項1に記載の
平面表示スクリーンのデジタルアドレス指定方法。
8. The method according to claim 1, characterized in that the addressing potential of the third electrode (2) is varied along a time (t1) for addressing the second electrode (4). Digital addressing method for flat display screens.
【請求項9】 第三の電極がカソードルミネッセンス
(2)で形成されることを特徴とする、請求項3又は請
求項8に記載の平面表示スクリーンのデジタルアドレス
指定方法。
9. The method according to claim 3, wherein the third electrode is formed of cathodoluminescence.
【請求項10】 第二の電極(4)をアドレス指定する
時間(t1)に沿って、第一の電極(1)のアドレス指
定電圧を変化させることを特徴とする、請求項1に記載
の平面表示スクリーンのデジタルアドレス指定方法。
10. The method according to claim 1, characterized in that the addressing voltage of the first electrode (1) is varied along a time (t1) for addressing the second electrode (4). Digital addressing method for flat display screens.
JP11328027A 1998-11-27 1999-11-18 Digital address specification of plane display screen Pending JP2000163006A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9815148 1998-11-27
FR9815148A FR2786597B1 (en) 1998-11-27 1998-11-27 DIGITAL ADDRESSING OF A FLAT VISUALIZATION SCREEN

Publications (1)

Publication Number Publication Date
JP2000163006A true JP2000163006A (en) 2000-06-16

Family

ID=9533433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11328027A Pending JP2000163006A (en) 1998-11-27 1999-11-18 Digital address specification of plane display screen

Country Status (4)

Country Link
EP (1) EP1005012B1 (en)
JP (1) JP2000163006A (en)
DE (1) DE69929583T2 (en)
FR (1) FR2786597B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189841A (en) * 2004-12-28 2006-07-20 Commiss Energ Atom Control method for matrix display screen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2821694B1 (en) * 2001-03-01 2003-06-27 Boris Givone METHOD AND DEVICE FOR PROVIDING A PARABOLIC LIGHT ENERGY CURVE FOR ELECTROLUMINESCENT LIGHT SOURCES DISPLAYING IMAGES ON GIANT SCREENS
AU2003285654A1 (en) * 2002-12-30 2004-07-22 Koninklijke Philips Electronics N.V. Line-at-a-time addressed display and drive method
JP4012118B2 (en) 2003-05-19 2007-11-21 キヤノン株式会社 Image display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148918A (en) * 1977-06-01 1978-12-26 Hitachi Ltd Matrix display unit
JPS57204591A (en) * 1981-06-12 1982-12-15 Hitachi Ltd Pulse train generation circuit and pulse width varying signal generation circuit and matrix display unit using them
JPH0261946A (en) * 1988-06-29 1990-03-01 Commiss Energ Atom Microdot three primary color fluorescent screen, its manufacture and its addressing method
JPH05249920A (en) * 1992-02-04 1993-09-28 Nec Corp Driving circuit for liquid crystal display
JPH06208340A (en) * 1992-11-13 1994-07-26 Commiss Energ Atom Multiplex matrix display screen and its control method
JPH07181916A (en) * 1993-12-22 1995-07-21 Futaba Corp Driving circuit of display device
JPH07181917A (en) * 1993-07-22 1995-07-21 Commiss Energ Atom Method and apparatus for control of microchip fluorescebt display
JPH10142581A (en) * 1996-11-14 1998-05-29 Sanyo Electric Co Ltd Method of driving plane display device
WO1998031000A1 (en) * 1997-01-07 1998-07-16 Micron Display Technology, Inc. Matrix addressable display having pulsed current control
JPH11329721A (en) * 1998-05-12 1999-11-30 Tdk Corp Method and equipment for driving light-emitting element in multi-gradation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633764B1 (en) * 1988-06-29 1991-02-15 Commissariat Energie Atomique METHOD AND DEVICE FOR CONTROLLING A MATRIX SCREEN DISPLAYING GRAY LEVELS
KR100230076B1 (en) * 1995-11-30 1999-11-15 김영남 Cell driving circuit of field emission display device
FR2749431B1 (en) * 1996-05-31 1998-08-14 Pixtech Sa ADJUSTING THE BRIGHTNESS OF A FIELD EMISSION MATRIX SCREEN

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148918A (en) * 1977-06-01 1978-12-26 Hitachi Ltd Matrix display unit
JPS57204591A (en) * 1981-06-12 1982-12-15 Hitachi Ltd Pulse train generation circuit and pulse width varying signal generation circuit and matrix display unit using them
JPH0261946A (en) * 1988-06-29 1990-03-01 Commiss Energ Atom Microdot three primary color fluorescent screen, its manufacture and its addressing method
JPH05249920A (en) * 1992-02-04 1993-09-28 Nec Corp Driving circuit for liquid crystal display
JPH06208340A (en) * 1992-11-13 1994-07-26 Commiss Energ Atom Multiplex matrix display screen and its control method
JPH07181917A (en) * 1993-07-22 1995-07-21 Commiss Energ Atom Method and apparatus for control of microchip fluorescebt display
JPH07181916A (en) * 1993-12-22 1995-07-21 Futaba Corp Driving circuit of display device
JPH10142581A (en) * 1996-11-14 1998-05-29 Sanyo Electric Co Ltd Method of driving plane display device
WO1998031000A1 (en) * 1997-01-07 1998-07-16 Micron Display Technology, Inc. Matrix addressable display having pulsed current control
JPH11329721A (en) * 1998-05-12 1999-11-30 Tdk Corp Method and equipment for driving light-emitting element in multi-gradation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189841A (en) * 2004-12-28 2006-07-20 Commiss Energ Atom Control method for matrix display screen

Also Published As

Publication number Publication date
EP1005012A1 (en) 2000-05-31
EP1005012B1 (en) 2006-01-25
FR2786597A1 (en) 2000-06-02
FR2786597B1 (en) 2001-02-09
DE69929583T2 (en) 2006-09-28
DE69929583D1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
US6288695B1 (en) Method for driving an addressable matrix display with luminescent pixels, and display apparatus using the method
US5103144A (en) Brightness control for flat panel display
US7023406B1 (en) Method and apparatus for enhancing peak luminance on plasma display panel
US6377232B1 (en) Method of compensating for the differences in persistence of the phosphors in an image display screen
JP2000221945A (en) Matrix type display device
US5600343A (en) Multiplexed matrix display screen and its control process
JP2001209352A (en) Electrostatic electron emission type display device and its driving method
US20010043172A1 (en) Field emission display
US6429836B1 (en) Circuit and method for display of interlaced and non-interlaced video information on a flat panel display apparatus
US6147665A (en) Column driver output amplifier with low quiescent power consumption for field emission display devices
US20030132897A1 (en) Method of driving a plasma display panel
US5898415A (en) Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution
US6166490A (en) Field emission display of uniform brightness independent of column trace-induced signal deterioration
US6133893A (en) System and method for improving emitter life in flat panel field emission displays
JP2004133400A (en) Plasma display panel (pdp) improving dithering noise by displaying image level lower than required
JP2000163006A (en) Digital address specification of plane display screen
WO2000072297A9 (en) An electronic system associated with display systems
US8576263B2 (en) Method and apparatus for processing video pictures
KR100480148B1 (en) Method and apparatus of driving plasma display panel
KR100292535B1 (en) Driving method and apparatus of plasma display device
JPH0654963B2 (en) Flat matrix CRT brightness adjustment method
JP3121308B2 (en) Display device and gradation display method
WO2002031803A1 (en) Field emission display for interlaced and sequential video signals and related driving method
JPH0257076A (en) Picture display device
JP2001092406A (en) Display driving device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713