JP2000151696A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 テーブル更新操作によるテーブル検索操作の
中断時間を短縮する。 【解決手段】 プロセッサインタフェース部１３とメモ
リインタフェース部３との間に介在し、テーブル検索部
５と排他的に動作するテーブル操作部６内にエントリバ
ッファ、リードアドレスレジスタ、ライトアドレスレジ
スタ、制御部、ステータスレジスタを設け、プロセッサ
１０からエントリバッファへ予めデータを書込んでお
き、書き込み先のエントリのアドレスをライトアドレス
レジスタに設定することを契機に制御部がエントリバッ
ファからメモリインタフェース部３の側に自動的にメモ
リライト転送を行うテーブル操作を開始し、テーブル検
索部５は１回の検索処理が終了するまでは検索処理を続
け、１回の検索処理が終了したところでテーブル操作が
入り、テーブル操作が終了した後、自動的にテーブル検
索を再開することにより、テーブル操作によるテーブル
検索処理の中断を短くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理技術に関
し、特に、テーブルデータの作成をソフトウエアで行
い、テーブルデータの検索処理をハードウエアで行わせ
る、テーブル検索処理技術、より詳しくは、高速なテー
ブル検索を必要とするルータ等のネットワーク中継装置
等に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、情報処理の分野では、データ
ベースアクセス等に代表されるように、メモリ上に構築
されたテーブルデータを高速に検索する処理が必要とさ
れる場合が多々知られている。

【０００３】たとえば、ネットワーク中継技術の分野で
は、中継データから読み取られた宛て先情報にて半導体
メモリ上のルーティングテーブルを検索し、送り先を決
定する処理を行うルータ等においても、ルーティングテ
ーブルの検索性能はルータの処理能力を左右する重要な
要素となるが、ルーティングテーブルの内容は、ネット
ワークの構成状態の経時的な変動に呼応して所定のプロ
トコル等にて実時間で更新する必要があり、取り分け、
このような更新処理が随時発生する状況下での検索処理
の効率化が必須となる。

【０００４】検索テーブルの作成をソフトウエアで行
い、検索テーブルの検索処理をハードウエアで行わせる
方式の検索処理機構の参考技術のシステム構成図を図１
４に示す。１０は中央演算処理装置（以下プロセッサと
呼ぶ）を、１１は検索テーブルが格納されているメモリ
を、１２はプロセッサ１０とメモリ１１間のデータの受
け渡し、および、検索テーブルの検索を行う集積回路を
示し、プロセッサ１０は、集積回路１２を介してメモリ
１１内に検索テーブルデータを作成した後、集積回路１
２の検索動作を起動することにより検索を行わせる。

【０００５】集積回路１２において、１３はプロセッサ
１０との情報の授受を行うプロセッサインタフェース部
を、４はメモリ１１とのインタフェース制御を行うメモ
リインタフェース部を、５はプロセッサ１０の制御によ
り、検索動作の起動、および停止が行われるテーブル検
索部を示す。

【０００６】参考技術の検索処理機構の集積回路１２内
のメモリインタフェース部４の内部を図１５に示す。３
０はテーブル検索部５からのテーブル検索要求、３１は
テーブル検索要求３０に対応するテーブル検索部５から
のテーブル検索用アドレスを示し、３２はテーブル検索
要求３０に対応してメモリ１１からテーブル検索部５へ
渡されるテーブル検索用データを示す。３３、３４はそ
れぞれプロセッサ１０からプロセッサインタフェース部
１３を介して要求されるテーブル操作リード要求、テー
ブル操作ライト要求であり、３５はテーブル操作リード
要求３３およびテーブル操作ライト要求３４に対応する
操作用アドレスであり、４０はテーブル操作リード要求
３３に対応してメモリ１１からプロセッサインタフェー
ス部１３を介してプロセッサ１０へ渡されるテーブル操
作用リードデータ、および、テーブル操作ライト要求３
４に対応してプロセッサ１０からプロセッサインタフェ
ース部１３を介してメモリ１１に渡されるテーブル操作
ライトデータ（ワード単位）である。

【０００７】また、プロセッサ１０からの起動停止指示
により、メモリ１１内に構築された検索テーブルの検索
動作を行うテーブル検索部５の内部ブロック図を図１６
に示す。図１６で５０はプロセッサ１０からこのレジス
タにデータを書き込むことによりテーブル検索部５のテ
ーブル検索動作の起動、および、停止を指示する検索起
動停止レジスタ、５１は検索起動停止レジスタ５０にプ
ロセッサから書き込まれた検索起動停止指示により検索
動作を行う検索制御部であり、検索制御部５１は、検索
起動停止レジスタ５０により、検索の停止が指示された
場合、１回の検索動作が終了するまでは、検索動作を続
ける。５２は現在、検索制御部５１が検索を行っている
か止まっているかの状態を示すステータスレジスタであ
り、プロセッサ１０は、ステータスレジスタ５２を読む
ことにより、現在、テーブル検索部５が動作中か停止中
かを知ることができる。

【０００８】プロセッサ１０からテーブルデータの更新
を行う場合のテーブル操作ライトデータ、およびテーブ
ル操作リードデータ４０は、通常、テーブルの１エント
リよりも小さい単位（以下ワードと呼ぶ）であり、テー
ブルの１エントリの内容を更新するためには、通常、複
数回のテーブル操作ライトデータ４０の書き込みが必要
となり、一般にテーブルの１エントリのデータが部分的
に書き換えられた状態で、検索動作を行うと、検索結果
は、テーブル更新前のものでもテーブル更新後のもので
もない、誤った検索結果となることから、テーブルの１
エントリのデータの更新の途中では、検索動作を行って
はいけない。

【０００９】テーブル更新途中で検索動作を行わせない
ようにするための参考技術のシステム構成での１エント
リの更新方法について、図１７を参照して説明する。

【００１０】プロセッサ１０からプロセッサインタフェ
ース部１３を介してテーブル検索停止信号を検索起動停
止レジスタ５０に書込む。プロセッサインタフェース部
１３はテーブル検索部５のステータスレジスタ５２が停
止中になるまでポーリングし、検索が停止されたらプロ
セッサ１０からプロセッサインタフェース部１３とメモ
リインタフェース部３を介してメモリ１１へ単発的にラ
イトアクセスを行う。ライトアクセスが終了したら、プ
ロセッサ１０からプロセッサインタフェース部１３を介
してテーブル検索起動信号を検索起動停止レジスタ５０
に書込み、検索を再開する。

【００１１】

【発明が解決しようとする課題】上述の参考技術では、
更新動作中にハードウェア検索動作が割り込まない様
に、図１７に示すように検索を中断して、エントリ
を更新して、検索を再開する、と言う段階を踏まなけ
ればならない。従って、このテーブル更新操作に起因す
る、テーブル検索時のメモリアクセスの中断を最小限に
することが、テーブル検索の高速化を実現する上で必須
となる。

【００１２】本発明の目的は、テーブル更新操作に起因
する、テーブル検索時のメモリアクセスの中断を最小限
にして、テーブル検索の高速化を実現することが可能な
情報処理技術を提供することにある。

【００１３】本発明の他の目的は、テーブル検索にてル
ーティングを行う情報中継装置の性能を向上させること
にある。

【００１４】

【課題を解決するための手段】本発明は、テーブルが格
納されるメモリと、前記テーブル内のデータの検索動作
を行うテーブル検索手段と、前記テーブル内のデータの
更新動作を行うテーブル操作手段と、プロセッサ等を含
み、テーブルの検索動作と更新操作を排他的に行う情報
処理システムにおいて、更新エントリのライトデータを
あらかじめレジスタバッファ等のバッファ領域に書込ん
でおき、ライトアドレスの指定を契機としてレジスタバ
ッファからメモリにバーストライトアクセスを行う。エ
ントリリード時は、リードアドレスを指定を契機にメモ
リにバーストリードアクセスを行いレジスタバッファに
リードデータを格納する。

【００１５】これにより、プロセッサの介入によるメモ
リの更新操作の所要時間、すなわちテーブル操作のため
のメモリアクセス時間が削減され、この更新操作と排他
的に行われるメモリ内のデータ検索操作の中断時間が最
小化されるので、テーブル検索を高速化することが可能
になる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】（実施の形態１）図１は本発明の一実施の
形態である情報処理システムの構成の一例を示す概念図
であり、図２、図３および図４は、本実施の形態の情報
処理システムの構成要素をさらに詳細に例示した概念図
である。

【００１８】本実施の形態の情報処理システムは、プロ
セッサ１０と、このプロセッサ１０にてアクセスされる
情報が格納されるメモリ１１と、プロセッサ１０による
メモリ１１のアクセスを制御する集積回路１２とを含ん
でいる。

【００１９】集積回路１２は、プロセッサインタフェー
ス部１３、メモリインタフェース部１２、メモリ１１内
に構築されているテーブルのデータを検索する動作を行
うテーブル検索部５、メモリ１１内に構築されているテ
ーブルのデータ更新操作等を行うテーブル操作部６、で
構成されている。

【００２０】図２は、図１のテーブル操作部６の内部構
成の一例を示している。この図２において、６０はプロ
セッサ１０がメモリ１１とリード／ライトアクセスする
為のエントリデータバッファレジスタ（以下、エントリ
バッファ６０と呼ぶ）を、６１と６２はメモリ１１にア
クセスする為のリード／ライトアドレスレジスタを、６
３はエントリバッファのリード／ライトアクセス要求信
号を出力する操作制御部を、６４はエントリバッファの
リード／ライトアクセス中であることを示すビット情報
等が操作制御部６３から設定されるステータスレジスタ
である。

【００２１】図３は、図１に例示されたメモリインタフ
ェース部３の内部構成の一例を示している。この図３に
おいて、３０はテーブル検索部５からのテーブル検索要
求、３０ａは、このテーブル検索要求に対して応答され
る検索許可信号、３１はテーブル検索要求３０に対応す
るテーブル検索部５からのテーブル検索用アドレスを示
し、３２はテーブル検索要求３０に対応してメモリ１１
からテーブル検索部５へ渡されるテーブル検索用データ
を示す。３３、３４はそれぞれプロセッサ１０からプロ
セッサインタフェース部１３を介して要求されるテーブ
ル操作リード要求、テーブル操作ライト要求であり、３
５はテーブル操作リード要求３３およびテーブル操作ラ
イト要求３４に対応するテーブル操作用アドレスであ
り、４０はテーブル操作リード要求３３に対応してメモ
リ１１からプロセッサインタフェース部１３を介してプ
ロセッサ１０へ渡されるテーブル操作用リードデータ、
および、テーブル操作ライト要求３４に対応してプロセ
ッサ１０からプロセッサインタフェース部１３を介して
メモリ１１に渡されるテーブル操作ライトデータであ
る。

【００２２】３７はアービタ部、３７ａおよび３７ｂは
セレクタであり、アービタ部３７は、テーブル検索部５
からのテーブル検索要求３０、プロセッサ１０からプロ
セッサインタフェース部１３を介して要求されるテーブ
ル操作リード要求３３およびテーブル操作ライト要求３
４のアービトレーションを行い、セレクタ３７ａおよび
セレクタ３７ｂを操作して、検索用アドレス３１および
操作用アドレス３５のいずれをメモリアクセスアドレス
３１０とするか、またメモリアクセスデータ３１１を、
検索用データ３２および操作用データ３６の何れとして
出力するかを切り替えることで、テーブル検索部５およ
びテーブル操作部６のメモリ１１に対する排他制御を行
う。

【００２３】本実施の形態の場合、テーブル操作部６か
らメモリインタフェース部３を経由してメモリ１１に渡
される操作用データ３６は、メモリ１１内に構築される
テーブルを構成するエントリ単位である。

【００２４】次に、このメモリ１１に対してエントリバ
ッファリード／ライトアクセスを行うと同時に、テーブ
ル検索が行われている場合のメモリインタフェース部３
の内部のアービタ部の動作を説明する。図３の３３と３
４の両エントリバッファアクセス要求信号が先にアービ
タ部３７に入力されていると、後から来るテーブル検索
要求３０は待たされ、エントリバッファアクセスが優先
して実行される。アービタ部３７はエントリバッファア
クセスを起動すると選択信号３９を出力し、エントリバ
ッファアクセス用アドレス（操作用アドレス３５）とエ
ントリバッファアクセスデータ（操作用データ３６）を
選択し、それぞれメモリアクセスアドレス３１０とメモ
リアクセスデータ３１１として出力する。

【００２５】エントリバッファライトアクセスの場合
は、アービタ部３７はエントリバッファアクセス用アド
レス（操作用アドレス３５）とエントリバッファアクセ
スデータ（操作用データ３６）を選択し、メモリアクセ
スアドレス３１０とライト用のメモリアクセスデータ３
１１として、メモリ制御信号３８とともに出力し、バー
ストメモリライトアクセスを行う。エントリバッファリ
ードアクセスの時は、アービタ部３７はエントリバッフ
ァアクセス用アドレス（操作用アドレス３５）を選択
し、メモリアクセスアドレス３１０としてメモリ制御信
号３８とともに出力し、バーストメモリリードアクセス
を行う。リードデータであるメモリアクセスデータ３１
１は３６を通ってエントリバッファ６０にバーストライ
トされる。

【００２６】図４は、図１に例示したテーブル検索部５
の内部構成の一例を示す概念図である。本実施の形態の
テーブル検索部５は、全体の制御を行う検索制御部５
１、プロセッサインタフェース部１３等の外部から渡さ
れる検索用のキーデータ、および検索範囲アドレスがそ
れぞれ格納されるキーデータレジスタ５１ａ、検索範囲
アドレスレジスタ５１ｂ、ヒット／ミス判定や、検索が
ヒットしたデータを外部に送出するための検索データバ
ッファ５１ｃ、等を備えている。キーデータレジスタ５
１ａ、検索範囲アドレスレジスタ５１ｂは複数個あり、
複数種のキーデータに関する逐次的な検索操作を連続し
て実行することが可能である。

【００２７】すなわち、プロセッサインタフェース部１
３の側から設定されたキーデータレジスタ５１ａが空か
否かを検索制御部５１は常時監視し、キーデータが存在
する場合には、メモリインタフェース部３の側にテーブ
ル検索要求３０を出力して検索許可３０ａが応答される
のを待ち、検索許可３０ａが応答されたことを契機に、
当該キーデータに対応した検索範囲アドレスレジスタ５
１ｂ内のアドレスを検索用アドレス３１としてメモリイ
ンタフェース部３に出力して検索用データ３２を検索デ
ータバッファ５１ｃに読出し、検索用データ３２の所定
の部位とキーデータとの一致／不一致の判定（ヒット／
ミス判定）を行い、一致した場合には、ヒット信号と検
索データバッファ５１ｃ内の検索用データ３２を検索要
求元に送出するとともに、次にの検索に備えてキーデー
タレジスタ５１ａを空にし、不一致の場合には、当該ア
ドレス範囲の次の検索用データ３２を読み出すという操
作を最後の検索用データ３２まで反復し、最後までヒッ
トしなかった場合には、キーデータレジスタ５１ａを空
にしてミス信号を検索要求元に送出する。

【００２８】この検索動作は、複数のキーデータレジス
タ５１ａの全部が空でない限り、テーブル検索要求３０
を出力して検索許可３０ａが応答されるのを待ち続ける
ことで、ハードウェア的に自動的に実行される。

【００２９】図８〜図１３は、テーブル操作部６におけ
るエントリバッファ６０を使用した各種動作を実現する
ためのソフトウェア制御の一例を示すフローチャートで
ある。以下、この図８〜図１３のフローチャートに基づ
きエントリバッファ６０を使用した動作の一例を示す。

【００３０】図８に示す１エントリデータライトを行う
場合は、図７にタイムチャートで示すように、プロセッ
サ１０から登録したいエントリテーブルデータをプロセ
ッサインタフェース部１３を介してエントリバッファ６
０へ書込み（ステップ８０１）、メモリ１１へのライト
アドレスをライトアドレスレジスタ６２に書き込む（ス
テップ８０２）。

【００３１】テーブル操作部６の操作制御部６３はライ
トアドレスレジスタ６２にライトアドレスが書き込まれ
たという事象により、エントリバッファ６０からメモリ
１１へのライト動作を起動し、メモリインタフェース部
３にテーブル操作ライト要求３４の信号を出力すると同
時にステータスレジスタ６４のライトビットを立て、エ
ントリバッファ６０からメモリ１１へのデータ転送が終
了したら、ステータスレジスタ６４のライトビットを落
とす。

【００３２】従って、ステータスレジスタ６４のライト
ビットが立っている間は、以前に起動したエントリバッ
ファ６０からメモリ１１へのライト動作が、まだ終了し
ていないことを示し、プロセッサ１０はステータスレジ
スタ６４を読み、ライトビットが立っている間は、エン
トリバッファ６０とライトアドレスレジスタ６２には書
込まないように制御しなければならない。ライトビット
が立っている間、新たにエントリバッファ６０とライト
アドレスレジスタ６２へのライトを行わないようにする
ためにプロセッサ１０はステータスレジスタ６４のライ
トビットが落ちるまでステータスレジスタ６４を読み続
けるようにする（ステップ８０３）。

【００３３】メモリインタフェース部３がエントリバッ
ファライトアクセスを実行開始すると、ライトデータを
エントリバッファ６０からメモリ１１へ連続して転送を
行う。メモリ１１への連続ライトは、一般にダイナミッ
クＲＡＭやシンクロナススタティックＲＡＭでサポート
されているバーストライトサイクルを使用することがで
き、１ワードづつのライトサイクルを繰り返すよりも高
速に行うことができる。ライトアクセスが終了すると、
操作制御部６３はステータスレジスタ６４のライトビッ
トをクリアしてアクセス終了する。

【００３４】テーブル検索部５は、テーブル操作部６に
よるエントリバッファ６０からメモリ１１へのバースト
ライトが終了すると、メモリインタフェース部３のアー
ビタ部３７から検索許可３０ａをもらうことで、自動的
に検索動作を再開し、図７にタイムチャートで示す通
り、検索動作の中断はメモリ１１のバーストライトの間
だけとなり、図１７に示す参考技術の例で、プロセッサ
１０からのレジスタライトで検索動作を停止した後、エ
ントリの内容を書き換え、レジスタライトで検索動作を
再開する場合に比べ、検索動作の中断時間（図７の検
索中断、更新期間、検索再開）を大幅に削減するこ
とができる。

【００３５】図９に示す１エントリデータリードを行う
場合は、プロセッサ１０からリードしたいテーブルのア
ドレスをリードアドレスレジスタ６１に書き込む（ステ
ップ９０１）。

【００３６】テーブル操作部６の操作制御部６３はリー
ドアドレスが書き込まれたという事象により、メモリ１
１からエントリバッファ６０へのリード動作を起動し、
メモリインタフェース部３にリードアクセス要求信号
（テーブル操作リード要求３３）を出力すると同時にス
テータスレジスタ６４のリードビットを立て、メモリ１
１からエントリバッファ６０へのデータ転送が終了した
ら、ステータスレジスタ６４のリードビットを落とす。

【００３７】従って、ステータスレジスタ６４のリード
ビットが立っている間は、以前に起動したメモリ１１か
らエントリバッファ６０へのリード動作が、まだ終了し
ていないことを示し、プロセッサ１０はステータスレジ
スタ６４を読み、リードビットが立っている間は、リー
ドアドレスレジスタ６１には書き込まないように制御し
なければならず、また、エントリバッファ６０を読まな
いように制御しなければならない。リードビットが立っ
ている間、新たにリードアドレスレジスタ６２へのライ
トとエントリバッファ６０のリードを行わないようにす
るためにプロセッサ１０はステータスレジスタ６４のリ
ードビットが落ちるまで、ステータスレジスタ６４を読
み続けるようにする（ステップ９０２）。

【００３８】メモリインタフェース部３がエントリバッ
ファリードアクセスの実行を開始すると、リードデータ
をメモリ１１からエントリバッファ６０へ連続して転送
を行う。メモリ１１からの連続リードも、連続ライトと
同様に、一般にダイナミックＲＡＭやシンクロナススタ
ティックＲＡＭでサポートされているバーストリードサ
イクルを使用することができ、１ワードづつのリードサ
イクルを繰り返すよりも高速に行うことができる。リー
ドアクセスが終了すると操作制御部６３はステータスレ
ジスタ６４のリードビットをクリアする。

【００３９】プロセッサ１０はプロセッサインタフェー
ス部１３を介してエントリバッファ６０からデータをリ
ードしてアクセスを終了する（ステップ９０３）。

【００４０】テーブル検索部５は、テーブル操作部６に
よるメモリ１１からエントリバッファ６０へのバースト
リードが終了すると、メモリインタフェース部３のアー
ビタ部３７から検索許可３０ａをもらうことで、自動的
に検索動作を再開し、検索動作の中断はメモリ１１のバ
ーストリードの間だけとなる。プロセッサ１０からのエ
ントリバッファ６０のリードは検索動作が再開した後に
並行して行うことができる。

【００４１】図１０に示す１エントリ内データ部分書換
えを行う場合は、図９に示すフローのステップ９０１〜
ステップ９０２と同様のフローで１エントリのデータを
エントリバッファ６０に読み込んだ後（ステップ１００
１〜ステップ１００２）、エントリバッファ６０にエン
トリ内容が格納されているので更新したい箇所をプロセ
ッサ１０からエントリバッファ６０へのデータライトに
より更新し（ステップ１００３）、ライトアドレスレジ
スタ６２にリード時と同じエントリのアドレスを書込む
（ステップ１００４、ステップ１００５）。後は図８の
１エントリデータライトと同じフローで１エントリのデ
ータをエントリバッファ６０からメモリ１１に転送す
る。

【００４２】次に、図１１にて、同じ内容を複数エント
リにフィルする場合のフローの例について説明する。同
じ内容を複数エントリにフィルするという処理は、例え
ばテーブルの初期化時に必要であり、システムを立ち上
げてからテーブルの検索が開始できるまでの時間を短縮
するために、フィルの高速化は重要である。

【００４３】まず、図８に示す１エントリデータライト
と同じフロー（ステップ８０１〜８０３）でエントリバ
ッファ６０にフィルするデータを書き込む（ステップ１
１０１）。その後、ライトアドレスレジスタ６２にライ
トエントリアドレスを書き込んだ後（ステップ１１０
３）、ステータスレジスタ６４のライトビットが落ちる
まで、ステータスレジスタ６４を読み続ける（ステップ
１１０４）、という処理を書き込む全エントリ分、繰り
返す（ステップ１１０２）。

【００４４】次に、図１２にて、１エントリ内に全エン
トリ共通フィールドとエントリ毎に異なるフィールドと
が混在する場合のフィルのフローの例について説明す
る。

【００４５】まず、エントリバッファ６０に、全エント
リで共通なフィールドにフィルするデータを書き込む
（ステップ１２０１）。その後、エントリバッファ６０
に、各エントリ毎に異なるフィールドのデータを書き込
み（ステップ１２０３）、ライトアドレスレジスタ６２
にライトエントリアドレスを書き込んだ後（ステップ１
２０４）、ステータスレジスタ６４のライトビットが落
ちるまでステータスレジスタ６４を読み続ける（ステッ
プ１２０５）、という処理を書き込む全エントリ分繰り
返す（ステップ１２０２）。

【００４６】次に、図１３にて、テーブル内でのデータ
移動処理のフローの例について説明する。転送元のエン
トリに対し、図９に示す１エントリデータリードと同様
のフローでメモリ１１からエントリバッファ６０へのデ
ータ転送を行った後（ステップ１３０１、ステップ１３
０２）、図８に示す１エントリデータライトと同様のフ
ローでエントリバッファ６０からメモリ１１へのデータ
転送を行う（ステップ１３０３、ステップ１３０４）。
図１３に示す通り、テーブル内でのデータの移動処理で
は、プロセッサ１０とエントリバッファ６０の間でのデ
ータライトおよびデータリードを行わずに、データ転送
が行え、高速にデータの移動ができるという特徴があ
る。

【００４７】以上のように、本実施の形態によれば、集
積回路１２内のテーブル操作部６に設けられたエントリ
バッファ６０に１エントリのデータを、プロセッサ１０
から複数回の書き込みにより格納した後、メモリ１１へ
データを転送することにより、メモリ１１へのバースト
アクセスが可能となり、メモリ１１上に構築されたテー
ブル更新のためのメモリアクセス時間を削減できる、と
いう効果がある。

【００４８】エントリバッファ６０からメモリ１１への
データ転送が終了後、テーブル検索部５が自動的に検索
動作を再開することにより、テーブル更新による検索動
作の中断時間を削減できる、という効果がある。

【００４９】エントリバッファ６０にエントリデータを
格納しておき、エントリバッファ６０の内容を書き換え
ずに、複数のエントリにエントリバッファ６０のデータ
を書き込むことにより、同じエントリデータの複数エン
トリへのフィルが高速化される。これは、同じエントリ
データの複数エントリへのフィルは、例えばテーブルの
初期化時に必要であり、システムを立ち上げてからテー
ブルの検索が開始できるまでの時間を短縮できる、とい
う効果がある。

【００５０】メモリ１１からエントリバッファ６０へデ
ータを転送後、プロセッサ１０からエントリバッファ６
０のデータを複数回の読み込みにより読み出すことによ
り、メモリ１１へのバーストアクセスが可能となり、テ
ーブル読み込みのためのメモリアクセス時間を削減でき
る、という効果がある。

【００５１】メモリ１１からエントリバッファ６０への
データ転送が終了後、自動的に検索動作を再開させるこ
とにより、テーブル読み込みによる検索動作の中断時間
を削減できる、という効果がある。

【００５２】テーブル操作部６のライトアドレスレジス
タ６２およびリードアドレスレジスタ６１にライト／リ
ードするエントリのアドレスを書き込むことでライト／
リードアクセスが起動されるようにすることにより、起
動レジスタを省略でき、レジスタアクセスを１回分減ら
すことで高速な処理が可能になる。

【００５３】（実施の形態２）次に、図５にて、本実施
の形態の情報処理システムを、情報ネットワークにおけ
る通信データの中継動作を行うルータ等の情報中継装置
に適用した例を説明する。

【００５４】本実施の形態のルータでは、図１の例示し
た構成に加えて、ＴＣＰ／ＩＰパケットのバッファリン
グおよびフォワーディグを行うパケットフォワーディグ
エンジン７０およびパケットバッファ７１と、パケット
フォワーディグエンジン７０のＩ／Ｏポート７０ａに接
続される複数のネットワークインタフェース７２、等が
追加されている。

【００５５】メモリ１１には、ＴＣＰ／ＩＰパケット等
の通信データの中継／廃棄等の判定を行うためのルーテ
ィングテーブル８０が設けられている。

【００５６】このルーティングテーブル８０は、たとえ
ば図６に例示されるように、キーデータとそれに対応し
た検索結果とからなる複数のエントリを含んでいる。

【００５７】各エントリは、たとえば、サブネットＩ／
Ｐアドレス８１、サブネットマスク８２、これらに対応
した出力ポート番号８３、ネクストホップＩＰアドレス
８４、等の情報を含んでいる。

【００５８】また、テーブルルックアップエンジン１２
Ａは、上述のメモリインタフェース部１２の機能の他
に、さらにパケットフォワーディグエンジン７０から与
えられるＩＰヘッダ／ＴＣＰヘッダ等の情報をキーデー
タとして、メモリ１１内に構築されているルーティング
テーブル８０のサブネットＩ／Ｐアドレス８１、サブネ
ットマスク８２を用いたヒット／ミス判定等の検索動作
を行い、この検索結果に基づいて当該ヘッダ情報を持つ
パケットの中継／廃棄の判断を行い、パケットフォワー
ディグエンジン７０に指示する機能を有する。

【００５９】プロセッサ１０Ａは、マイクロプロセッサ
１０−１、マイクロプロセッサ１０−１の制御プログラ
ム等が格納される主記憶１０−２、キャッシュメモリ１
０−３、ブート用の情報等が格納される不揮発性半導体
メモリ１０−４、ＰＣＩバス等の汎用バスとの情報の授
受を制御するバスインタフェース１０−５、等で構成さ
れ、ルータの全体の制御を行う。

【００６０】上述のテーブルルックアップエンジン１２
Ａやパケットフォワーディグエンジン７０は、ＰＣＩバ
ス等の汎用バスを介してプロセッサ１０Ａに接続され
る。

【００６１】ルータが接続される情報ネットワークの構
成の変化等により、他のルータから所定のプロトコルに
て伝達されるネットワーク経路情報等にて、随時、ルー
ティングテーブル８０を更新する必要があり、このよう
な更新操作と、検索操作が競合して発生するシステムで
は、テーブルルックアップエンジン１２Ａに設けられた
上述のような機能を有するテーブル検索部５およびテー
ブル操作部６の機能により、テーブル検索部５によるル
ーティングテーブル８０の検索動作の中断時間を最小限
にした高速な検索動作が可能になる。

【００６２】従って、図５に例示された構成のルータに
よれば、テーブル検索部５およびテーブル操作部６を含
むテーブルルックアップエンジン１２Ａにより、情報ネ
ットワークの構成の変化等に伴うルーティングテーブル
８０の更新と、ＩＰヘッダ／ＴＣＰヘッダ等の情報をキ
ーデータとするメモリ１１内のルーティングテーブル８
０の高速な検索によるパケットの中継先の決定や廃棄等
の判定結果に基づくパケットフォワーディグエンジン７
０によるパケットの中継動作を高速に行うことが可能と
なり、ルータの性能が向上する。

【００６３】以下、具体的な数値にて、本発明の効果を
説明する。なお、以下の説明では一例として、メモリ１
１（ルーティングテーブル８０）の容量を１６Ｍバイ
ト、エントリバッファ６０の容量を１２８バイト、プロ
セッサインタフェース部１３からテーブル操作部６に対
するデータ転送経路の幅を４バイト、一回の所要時間を
４００ｎｓ、とするが、本発明はこれらの数値に限定さ
れるものではない。

【００６４】＜メモリ１１におけるルーティングテーブ
ル８０の初期化＞ 図１７の参考技術の場合、 ルーティングテーブル８０へのライト ４００ｎｓ×４Ｍ回（１６Ｍバイト／４バイト）＝１．
６秒 図８の本発明の場合、 テーブルライト ステータスリード （４００ｎｓ ＋ ６００ｎｓ）×１２８ｋ回（１６Ｍ
バイト／１２８バイト） ＝ ０．１２８秒 テーブルライト時間＝１０ｎｓ×３２回（１２８バイト
／４）バースト＋α≒４００ｎｓ ルータ間では、ルーティングプロトコルを使用し、たと
えば３０秒に１回の頻度で経路情報のやりとりをしてお
り、ルータの再起動等の動作中断により経路情報の配布
に参加できない回数が２回連続すると、当該ルータは故
障と見なされ他のルータの経路情報から外されてしま
う。従って、３０秒間隔の経路情報の配布が２回連続し
て欠落しないためには、ルータの再起動を３０秒以内に
行う必要がある。従って、上述のようなルーティングテ
ーブル８０の初期化時間の短縮により、再起動時の全体
の所要時間を短縮でき、再起動の遅延によって他のルー
タの経路情報から外されてしまう、という懸念を解消で
きる。

【００６５】＜経路追加時間＞ 図１７の参考技術の場合、 ＣＰＵ時間 停止ライト＋ステータスリード＋（テーブ
ルライト×３２回）＋起動ライト＝４００ｎｓ＋６００
ｎｓ＋（４００ｎｓ×３２回）＋４００ｎｓ＝１４．２
μ秒 検索停止時間 検索状態レジスタリード＋テーブルライ
ト＋検索状態レジスタライト＝４００ｎｓ＋（４００ｎ
ｓ×３２回）＋４００ｎｓ＝１３．６μ秒 図７の本発明の場合、 ＣＰＵ時間 （エントリバッファ１〜ｎライト）＋ライ
トアドレスライト＋エントリバッファステータスリード
＝（４００ｎｓ×３２回）＋４００ｎｓ＋６００ｎｓ＝
１３．８μ秒 検索停止時間＝テーブルライト時間＝１０ｎｓ×３２回
（１２８バイト／４）バースト＋α≒４００ｎｓ ＜パケットバッファ７１の容量＞検索が停止している間
は、ルータに到来するパケットをパケットバッファ７１
に蓄積する必要がある。回線速度を一例として１Ｇｂｐ
ｓとして、上述の検索停止時間を考慮してバッファ容量
を決めると、 参考技術の場合、回線速度１Ｇｂｐｓ×１４．２μ秒＝
１４．２ＫＢバイト 本発明の場合 回線速度１Ｇｂｐｓ×０．４μ秒 ＝
４００バイト となり、パケットバッファ７１の容量を大幅に削減でき
る。

【００６６】＜パケット転送時間のゆらぎ＞さらにパケ
ット受信側では検索停止時間がそのままデータ転送速度
のばらつき（ゆらぎ）に見える。このゆらぎは、インタ
ーネット電話、インターネット放送、等のように実時間
データを中継するときに映像や音声等の品質低下として
問題になる。

【００６７】 ゆらぎの目安＝１パケット転送時間 ＝６４バイト／パケット÷回線速度１００Ｍｂｐｓ≒５μ秒 参考技術の場合には、上述のように検索停止時間が１
３．６μ秒でありゆらぎの目安を超過しているため、映
像や音声等の品質低下が懸念される場合があるが、本発
明の場合には、高々４００ｎｓであり、ゆらぎの目安よ
りもはるかに小さく、映像や音声等の品質低下は発生し
ない。

【００６８】＜１回の経路更新による検索停止時間＞３
０秒に１回の割合でルータ間で経路情報をやりとりし、
１回のやりとりで、経路情報総数の５０ｋ経路中の１％
の経路が更新されると仮定すると、 参考技術の場合には、５０ｋ×１％×１４．２μ秒＝
７．２ｍ秒 本発明の場合には、 ５０ｋ×１％×０．４μ秒 ＝
０．２ｍ秒 となり、経路更新に起因する検索停止時間、すなわち、
ルータのパケット処理性能の劣化を小さくすることが可
能になる。

【００６９】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００７０】

【発明の効果】本発明の情報処理システムによれば、テ
ーブル更新操作に起因する、テーブル検索時のメモリア
クセスの中断を最小限にして、テーブル検索の高速化を
実現することができる、という効果が得られる。

【００７１】また、本発明の情報処理システムを、テー
ブル検索にてルーティングを行う情報中継装置として利
用する場合における性能向上を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である情報処理システム
の構成の一例を示す概念図である。

【図２】本発明の一実施の形態である情報処理システム
の構成要素をさらに詳細に例示した概念図である。

【図３】本発明の一実施の形態である情報処理システム
の構成要素をさらに詳細に例示した概念図である。

【図４】本発明の一実施の形態である情報処理システム
の構成要素をさらに詳細に例示した概念図である。

【図５】本発明の情報処理システムを、情報ネットワー
クにおける通信データの中継動作を行うルータ等の情報
中継装置に適用した例を示す概念図である。

【図６】本発明の情報処理システムおいてメモリ上に設
定されるルーティングテーブルの一例を示す概念図であ
る。

【図７】本発明の一実施の形態である情報処理システム
の作用の一例を示すタイムチャートである。

【図８】本発明の一実施の形態である情報処理システム
の作用の一例を示すフローチャートである。

【図９】本発明の一実施の形態である情報処理システム
の作用の一例を示すフローチャートである。

【図１０】本発明の一実施の形態である情報処理システ
ムの作用の一例を示すフローチャートである。

【図１１】本発明の一実施の形態である情報処理システ
ムの作用の一例を示すフローチャートである。

【図１２】本発明の一実施の形態である情報処理システ
ムの作用の一例を示すフローチャートである。

【図１３】本発明の一実施の形態である情報処理システ
ムの作用の一例を示すフローチャートである。

【図１４】本発明の参考技術である、検索テーブルの検
索処理をハードウエアで行う検索処理機構のシステム構
成図である。

【図１５】本発明の参考技術である、検索テーブルの検
索処理をハードウエアで行う検索処理機構の内部構成を
示す概念図である。

【図１６】本発明の参考技術である、検索テーブルの検
索処理をハードウエアで行う検索処理機構の内部構成を
示す概念図である。

【図１７】本発明の参考技術である、検索テーブルの検
索処理をハードウエアで行う検索処理機構の作用を示す
タイムチャートである。

【符号の説明】

３…メモリインタフェース部、４…メモリインタフェー
ス部、５…テーブル検索部、６…テーブル操作部、１０
…プロセッサ、１０Ａ…プロセッサ、１０−１…マイク
ロプロセッサ、１０−２…主記憶、１０−３…キャッシ
ュメモリ、１０−４…不揮発性半導体メモリ、１０−５
…バスインタフェース、１１…メモリ、１２…メモリイ
ンタフェース部、１２…集積回路、１２Ａ…テーブルル
ックアップエンジン、１３…プロセッサインタフェース
部、３０…テーブル検索要求、３０ａ…検索許可、３１
…検索用アドレス、３２…検索用データ、３３…テーブ
ル操作リード要求、３４…テーブル操作ライト要求、３
５…操作用アドレス、３６…操作用データ、３７…アー
ビタ部（排他制御部）、３７ａ，３７ｂ…セレクタ、３
８…メモリ制御信号、３９…選択信号、４０…操作用デ
ータ、５０…検索起動停止レジスタ、５１…検索制御
部、５１ａ…キーデータレジスタ、５１ｂ…検索範囲ア
ドレスレジスタ、５１ｃ…検索データバッファ、５２…
ステータスレジスタ、６０…エントリバッファ（バッフ
ァ領域）、６１…リードアドレスレジスタ（アドレスレ
ジスタ）、６２…ライトアドレスレジスタ（アドレスレ
ジスタ）、６３…操作制御部、６４…ステータスレジス
タ、７０…パケットフォワーディグエンジン、７０ａ…
Ｉ／Ｏポート、７１…パケットバッファ、７２…ネット
ワークインタフェース、８０…ルーティングテーブル、
８１…サブネットＩ／Ｐアドレス、８２…サブネットマ
スク、８３…出力ポート番号、８４…ネクストホップＩ
Ｐアドレス、３１０…メモリアクセスアドレス、３１１
…メモリアクセスデータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪田 善彦 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 Ｆターム(参考） 5K030 GA01 KA01 KA02 LB05 LD17 LE09 5K033 AA02 CB08 DA05 DB12 DB14 EC04 9A001 CC03 JJ14 JJ18 KK56

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データを含むテーブルが格納されるメモ
   リと、前記テーブル内の前記データの検索動作を行うテ
   ーブル検索部、前記データの更新動作を行うテーブル操
   作部、前記テーブル検索部および前記データ操作部によ
   る前記メモリへのアクセスを排他的に行わせる排他制御
   部、を含むテーブル検索操作処理機構と、前記テーブル
   検索操作処理機構を制御するプロセッサと、を有する情
   報処理システムであって、 前記テーブル操作部は、 少なくとも前記テーブル内の前記データの１回の検索単
   位である１エントリ分の記憶容量を有するバッファ領域
   と、 前記バッファ領域から前記メモリへ前記データを書き込
   む際のライトアドレスおよび前記メモリから前記バッフ
   ァ領域へ前記データを読み出すためのリードアドレスの
   少なくとも一方が格納される少なくとも一つのアドレス
   レジスタと、 前記アドレスレジスタに対する前記ライトアドレスまた
   は前記リードアドレスの設定を契機に自発的に前記バッ
   ファ領域と前記メモリとの間における前記データの転送
   操作を実行する操作制御部と、 を含むことを特徴とする情報処理システム。
2. 【請求項２】 請求項１記載の情報処理システムにおい
   て、 前記テーブル検索部が複数の検索処理を連続して実行す
   るとき、前記プロセッサから前記テーブル操作部内の前
   記アドレスレジスタへの設定動作によりテーブル操作が
   起動されると、前記テーブル検索部は、１回の前記検索
   処理が終了するまでは検索処理を続け、当該検索処理が
   終了したところで、前記テーブル操作を行い、当該テー
   ブル操作が終了した後、自動的に前記検索処理を再開す
   ることを特徴とする情報処理システム。
3. 【請求項３】 請求項１記載の情報処理システムにおい
   て、 前記プロセッサから前記テーブル操作部内の前記バッフ
   ァ領域に特定データを書き込んだ後、前記メモリ内の書
   き込み対象の各エントリに対応したライトアドレスを前
   記アドレスレジスタに設定する動作を反復することで、
   前記テーブル内の複数の前記エントリを同一の前記特定
   データで埋める操作、 前記プロセッサから、前記アドレスレジスタに前記メモ
   リ内の目的のエントリのリードアドレスを設定すること
   により、前記テーブル内の前記アドレスレジスタで指示
   された位置から前記バッファ領域へのデータ転送を連続
   したメモリアクセスで行った後、前記プロセッサが前記
   バッファ領域から１エントリのデータを複数回のレジス
   タリードで読み込む操作、 前記プロセッサが前記アドレスレジスタに前記メモリ内
   の目的のエントリデータのリードアドレスを設定して前
   記バッファ領域に前記エントリデータを読み出すステッ
   プと、前記プロセッサが前記バッファ領域内に読出され
   た前記エントリデータを部分的に書き換えるステップ
   と、前記プロセッサが前記アドレスレジスタに前記リー
   ドアドレスと同じライトアドレスを設定して、前記バッ
   ファ領域内の部分的に書き換えられた前記エントリデー
   タを前記メモリ内の元の格納位置に書き戻すステップ
   と、を反復することで複数のエントリデータの部分更新
   を実行する操作、 前記プロセッサから第１の前記アドレスレジスタに転送
   元エントリのアドレスを書き込んだ後、前記プロセッサ
   から第２の前記アドレスレジスタに転送先エントリのア
   ドレスを書き込むことにより、前記メモリに格納された
   前記テーブル内のデータを前記バッファ領域を経由して
   移動させる操作、 の少なくとも一つの操作を行うことを特徴とする情報処
   理システム。