JP2000151577A - Ciphering and deciphering device - Google Patents

Ciphering and deciphering device

Info

Publication number
JP2000151577A
JP2000151577A JP10314706A JP31470698A JP2000151577A JP 2000151577 A JP2000151577 A JP 2000151577A JP 10314706 A JP10314706 A JP 10314706A JP 31470698 A JP31470698 A JP 31470698A JP 2000151577 A JP2000151577 A JP 2000151577A
Authority
JP
Japan
Prior art keywords
circuit
encryption
data
key
decryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10314706A
Other languages
Japanese (ja)
Inventor
Yasuhisa Harada
泰久 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP10314706A priority Critical patent/JP2000151577A/en
Publication of JP2000151577A publication Critical patent/JP2000151577A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable ciphering/deciphering superior in an intensity of a code by a circuit relatively in small scale by allowing a key enciphering circuit for key input conversion and a ciphering circuit which enciphers data or a deciphering circuit which deciphers the data to use information for circuit overwriting in accordance with a code decided at random to overwrite the circuit. SOLUTION: An enciphering/deciphering 100 enciphers input data 171 at an enciphering circuit 111 and makes these output data 177, or deciphers the one enciphered at the enciphering circuit 111 at a deciphering circuit 121, further inputs decoded data to the enciphering circuit 112, enciphers them and makes them output data 176. Key input conversion key enciphering circuits 115, 115A, 116 and 116A for key input conversion convert a key input 181 and generate enciphering and decoding key data. In addition, this device is equipped with a random number generator 14 and a ROM 150 storing circuit overwriting data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、暗号化、復号化装
置に関し、特に、暗号化、復号化のアルゴリズムをラン
ダムに適宜変えることができる暗号化、復号化装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an encryption / decryption device, and more particularly to an encryption / decryption device capable of appropriately changing an encryption / decryption algorithm at random.

【0002】[0002]

【従来の技術】近年、コンピュータが毎日の業務や生活
に深く関わるようになってきた為、情報の安全性を守る
ことがこれまで以上に重要になってきている。企業、政
府、及び個人等を含めて多くの情報に、機密の必要性が
ある。このため、情報を暗号化して、これを復号化して
得る暗号化、復号化方法が採られるようになってきた。
例えば、DES(Data Encrption St
andard)は、米国を中心として採用されている代
表的な機密鍵暗号化アルゴリズムの規格として知られて
いる。DESの暗号化アルゴリズムでは、数値化された
平文(plaintext)データを例えば64ビット
の固定長ブロックに分割し、そのブロック単位で機密鍵
を用いたさまざまな演算を行うことで、平文データの暗
号化を行う。DESの復号化アルゴリズムは、暗号化ア
ルゴリズムと基本的には同じである。また、公開鍵を用
いて暗号化を行うRSA(Rivest−Shamir
−Adleman)も知られている。RSAの暗号化ア
ルゴリズムは、非常に強力な公開鍵暗号化アルゴリズム
で、データの暗号化だけでなく、メッセージやユーザの
認証も行うことができる。このアルゴリズムでは、公開
鍵と機密鍵の二つの暗号化鍵を使用する。公開鍵は、文
書やネットワーク上のデータの形で公開され、誰でもア
クセス可能な状態に置かれるが、機密鍵は、使用者が厳
密に保管する必要がある。
2. Description of the Related Art In recent years, since computers have become deeply involved in daily work and daily life, it is more important than ever to protect information security. Many information, including businesses, governments, and individuals, have a need for confidentiality. For this reason, an encryption / decryption method which encrypts information and obtains it by decrypting the information has been adopted.
For example, DES (Data Encryption St)
Andard) is known as a standard of a typical secret key encryption algorithm adopted mainly in the United States. In the DES encryption algorithm, plaintext data that has been digitized is divided into fixed-length blocks of, for example, 64 bits, and various operations using a secret key are performed in block units to encrypt the plaintext data. I do. The DES decryption algorithm is basically the same as the encryption algorithm. Also, RSA (Rivest-Shamir) that performs encryption using a public key is used.
-Adleman) is also known. The RSA encryption algorithm is a very strong public key encryption algorithm that can not only encrypt data but also authenticate messages and users. This algorithm uses two encryption keys, a public key and a secret key. Public keys are published in the form of documents and data on a network and are accessible to anyone, but private keys must be kept strictly by users.

【0003】このような、暗号化、復号化の処理を行う
回路としては、基本的に暗号回路、復号回路、鍵入力部
を備えているが、暗号の強度としては、その暗号が持つ
アルゴリズム、回路規模に影響されることが多く、規模
の小さい回路で暗号強度の優れたものを実現することが
困難であった。
A circuit for performing such encryption / decryption processing basically includes an encryption circuit, a decryption circuit, and a key input unit. It is often affected by the circuit scale, and it has been difficult to realize a small-sized circuit with excellent encryption strength.

【0004】[0004]

【発明が解決しようとする課題】このような状況のも
と、規模の小さい回路で、且つ、暗号の強度が優れた暗
号化、復号化装置の実現が求められていた。本発明は、
これに対応するもので、特に、比較的規模の小さい回路
で、且つ、暗号の強度が優れた暗号化、復号化装置を提
供しようとするものである。
Under such circumstances, there has been a demand for an encryption / decryption device which is a small-scale circuit and has excellent encryption strength. The present invention
It is an object of the present invention to provide an encryption / decryption device which is a circuit corresponding to this and has a relatively small scale and excellent encryption strength.

【0005】[0005]

【課題を解決するための手段】本発明の暗号化、復号化
装置は、データを暗号化する暗号回路と、データを復号
化する復号回路と、前記暗号回路、復号回路とは別の、
鍵入力を変換して暗号化用および復号化用の鍵データを
生成する鍵入力変換用の鍵用暗号回路と、乱数発生器
と、回路書き換え用データを格納したROMとを備えた
暗号化、復号化装置であって、鍵入力変換用の鍵用暗号
回路およびまたは前記暗号回路、復号回路は、乱数発生
器からの出力によりランダムに決められるコードに従
い、回路書き換え用データを格納したROMの情報を用
いて、回路を書き換えられるものであることを特徴とす
るものである。そして、上記の回路の一部ないし全部
が、FPGA(Field Programmable
Gate Arrayの略)等の書き換え可能なデバ
イス(これをPLD(Programmable Lo
gic Deviceの略)と呼ぶこともある)により
形成されていることを特徴とするものである そしてまた、暗号化処理を必要とする電子商取引(E
C:Electronic Commerceの略、と
も言う)に用いられるものであることを特徴とするもの
である。尚、ここで言う、乱数発生器からの出力により
ランダムに決められるコードとは、回路書き換え用デー
タを格納したROMのアドレスに対応したコードのこと
であり、乱数発生器から出力される数がコード変換ユニ
ットにてコード化されて得られるもので、ランダムに決
まる。また、ランダムに決められるコードに従い、回路
書き換え用データを格納したROMの情報を用いて、回
路を書き換えるとは、コードに対応した前記ROMのア
ドレスの回路書き換え用データを用いて、回路の書換え
が行われるということである。
According to the present invention, there is provided an encryption / decryption device comprising: an encryption circuit for encrypting data; a decryption circuit for decrypting data;
Encryption including a key encryption circuit for key input conversion for converting key input to generate key data for encryption and decryption, a random number generator, and a ROM storing circuit rewrite data; A decryption device, wherein a key encryption circuit for key input conversion and / or the encryption circuit and the decryption circuit store information of a ROM storing circuit rewrite data in accordance with a code randomly determined by an output from a random number generator. , The circuit can be rewritten. A part or all of the above circuit is implemented by an FPGA (Field Programmable).
A rewritable device such as a Gate Array (which is referred to as a PLD (Programmable Lo)
gic device), and electronic commerce (E) that requires encryption processing.
C: an abbreviation for Electronic Commercial). Here, the code randomly determined by the output from the random number generator is a code corresponding to the address of the ROM storing the circuit rewrite data, and the number output from the random number generator is a code. It is obtained by coding in the conversion unit, and is determined at random. Also, rewriting a circuit by using information of a ROM storing circuit rewriting data in accordance with a code determined at random means rewriting a circuit by using circuit rewriting data of the ROM address corresponding to the code. It is done.

【0006】[0006]

【作用】本発明の暗号化、復号化装置は、上記のような
構成することにより、比較的規模の小さい回路で、且
つ、暗号の強度が優れた暗号化、復号化装置の提供を可
能としている。具体的には、データを暗号化する暗号回
路と、データを復号化する復号回路と、前記暗号回路、
復号回路とは別の、鍵入力を変換して暗号化用および復
号化用の鍵データを生成する鍵入力変換用の鍵用暗号回
路と、乱数発生器と、回路書き換え用データを格納した
ROMとを備えた暗号化、復号化装置であって、鍵入力
変換用の鍵用暗号回路およびまたは前記暗号回路、復号
回路は、乱数発生器からの出力によりランダムに決めら
れるコードに従い、回路書き換え用データを格納したR
OMの情報を用いて、回路を書き換えられるものである
ことにより、これを達成している。詳しくは、データを
暗号化、復号化する暗号回路、復号回路、およびまたは
前記暗号回路、復号回路とは別の鍵入力変換用の暗号回
路は、乱数発生器からの出力によりランダムに決められ
るコードに従い、回路書き換え用データ格納用のROM
の情報を用い、回路を書き換えられるものであることに
より、暗号化のアルゴリズム、復号化のアルゴリズムを
一意的に決めず、変化させることを可能としている。即
ち、乱数発生器からの出力によりランダムに決められる
コードにより、ランダムに(順不同に)暗号化、復号化
のアルゴリズムを変えることを可能としている。更に具
体的には、回路の一部ないし全部が、FPGA(Fie
ld Programmable Gate Arra
yの略)等の書換え可能なデバイス(これをPLD(P
rogrammable Logic Deviceの
略)と呼ぶこともある)により形成されているものであ
ることより、反復して、それらの回路を容易に変えるこ
とを可能としている。特に、暗号化処理を必要とするE
C(電子商取引)に用いられた場合、即ち、EC(電子
商取引)などで使用される端末装置あるいはシステムと
して用いられた場合に、有効である。
According to the encryption / decryption device of the present invention, it is possible to provide an encryption / decryption device having a relatively small circuit and excellent encryption strength by employing the above-described configuration. I have. Specifically, an encryption circuit for encrypting data, a decryption circuit for decrypting data, the encryption circuit,
A key encryption circuit for key input conversion for converting key input to generate key data for encryption and decryption, which is different from the decryption circuit, a random number generator, and a ROM storing circuit rewrite data An encryption / decryption device comprising: a key encryption circuit for key input conversion and / or the encryption circuit and the decryption circuit are configured to rewrite a circuit according to a code determined at random by an output from a random number generator. R storing data
This is achieved because the circuit can be rewritten using the OM information. Specifically, an encryption circuit for encrypting and decrypting data, a decryption circuit, and / or an encryption circuit for key input conversion different from the encryption circuit and the decryption circuit are codes determined at random by an output from a random number generator. ROM for storing circuit rewrite data
The information can be used to rewrite the circuit, so that the encryption algorithm and the decryption algorithm can be changed without being uniquely determined. That is, it is possible to change the encryption and decryption algorithms randomly (in any order) by a code randomly determined by the output from the random number generator. More specifically, part or all of the circuit is implemented by an FPGA (Fie
ld Programmable Gate Arra
rewritable device such as PLD (P
(which may be referred to as a programmable logic device), which makes it possible to easily change those circuits repeatedly. In particular, E which requires encryption processing
It is effective when used in C (electronic commerce), that is, when used as a terminal device or system used in EC (electronic commerce) or the like.

【0007】[0007]

【発明の実施の形態】本発明の暗号化、復号化装置の実
施の形態の例を挙げて、図に基づいて説明する。図1は
実施の形態の第1の例の回路構成図で、図2は実施の形
態の第2の例の回路構成図で、図3は第1の動作フロー
図である。尚、図1中、図を分かり易くするため、矢印
でデータ(信号)の流れを示し、鍵入力配線は太点線
で、鍵用暗号回路からの暗号回路や復号回路への入力配
線は点線で、ROMからの出力配線は細線で示してあ
る。また、配線の接続部は黒丸点で示している。また、
図1、図2には、乱数発生器からの数をコード化するコ
ード変換ユニットは省略して示してある。図1、図2
中、100は暗号化、復号化装置、111、112は暗
号回路、115、115A、116、116Aは鍵用暗
号回路、121、121A、122、122Aは復号回
路、140は乱数発生器、150はROM、171は入
力データ、175、178は確認用出力データ、17
6、177は出力データ、181は鍵入力、185、1
85A、186、186A、187、188は鍵デー
タ、191、192は入力データ確認用データ、200
は暗号化、複号化装置、211、212は暗号回路、2
15、216は鍵用暗号回路、221A、222Aは復
号回路、240は乱数発生器、250はROM、271
は入力データ、275、276は出力データ、277は
確認用出力データ、281は鍵入力、285〜288は
鍵データ、291、292は入力データ確認用データで
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An encryption / decryption device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit configuration diagram of a first example of the embodiment, FIG. 2 is a circuit configuration diagram of a second example of the embodiment, and FIG. 3 is a first operation flowchart. In FIG. 1, for the sake of simplicity, the flow of data (signal) is indicated by arrows, the key input wiring is indicated by a thick dotted line, and the input wiring from the key encryption circuit to the encryption circuit and the decryption circuit is indicated by a dotted line. , And the output wiring from the ROM is shown by thin lines. The connection portions of the wires are indicated by black circles. Also,
1 and 2, the code conversion unit for coding the number from the random number generator is omitted. 1 and 2
Among them, 100 is an encryption / decryption device, 111 and 112 are encryption circuits, 115, 115A, 116 and 116A are key encryption circuits, 121, 121A, 122 and 122A are decryption circuits, 140 is a random number generator, and 150 is ROM, 171 is input data, 175 and 178 are confirmation output data, 17
6, 177 are output data, 181 is key input, 185, 1
85A, 186, 186A, 187, 188 are key data, 191 and 192 are input data confirmation data, 200
Is an encryption / decryption device, 211 and 212 are encryption circuits, 2
15 and 216 are key encryption circuits, 221A and 222A are decryption circuits, 240 is a random number generator, 250 is a ROM, 271
Is input data, 275 and 276 are output data, 277 is output data for confirmation, 281 is key input, 285 to 288 is key data, and 291 and 292 are input data confirmation data.

【0008】先ず、本発明の暗号化、復号化装置の実施
の形態の第1の例を、図1に基づいて説明する。図1に
示す本例の暗号化、復号化装置100は、複数の暗号回
路111、112、復号回路121、121A、12
2、122Aと、鍵入力181を変換して暗号化用およ
び復号化用の鍵データを生成する鍵入力変換用の鍵用暗
号回路115、115A、116、116Aと、乱数発
生器140と、回路書き換え用データを格納したROM
150とを備えた暗号化、復号化装置で、簡単には、入
力データ171を暗号回路111で暗号化し、これを出
力データ177とするか、あるいは、暗号回路111で
暗号化されたもの(出力データ177に相当)を復号回
路121で復号化し、さらに復号化されたデータを暗号
回路112に入力して、暗号化し、これを出力データ1
76とするものである。暗号回路111と復号回路12
1との間、もしくは、暗号回路112と復号回路122
の間の暗号化データを自由に利用できるものである。本
例では、回路全部が、FPGA(Field Prog
rammableGate Arrayの略)に書き込
まれて形成されており、鍵入力変換用の鍵用暗号回路1
15、115A、116、116Aおよび暗号回路11
1、112、復号回路121、121A、122、12
2Aは、乱数発生器140からの出力によりランダムに
決められるコードに従い、回路書き換え用データを格納
したROM150の情報を用いて、回路を適宜書き換え
られる。換言すると、本例の暗号化、復号化装置100
は、暗号、復号のアルゴリズムを適宜変えることがで
き、該アルゴリズムを適宜変えることによって、暗号の
強度が優れた暗号化、復号化装置となる。尚、鍵用暗号
回路115、115A、116、116Aは、それぞ
れ、その出力を入力する暗号回路、復号回路とは独立し
てに書き換えて使用することができるが、暗号回路11
1と復号回路121、121Aとは対応して、また暗号
回路112と復号回路122、122Aとは対応して書
き換える。
First, a first embodiment of an encryption / decryption device according to the present invention will be described with reference to FIG. The encryption / decryption device 100 of this example shown in FIG. 1 includes a plurality of encryption circuits 111 and 112, and decryption circuits 121, 121A and 12
2, 122A; a key encryption circuit 115, 115A, 116, 116A for key input conversion for converting a key input 181 to generate key data for encryption and decryption; a random number generator 140; ROM storing data for rewriting
150, the input data 171 can be simply encrypted by the encryption circuit 111 and used as output data 177, or the data encrypted by the encryption circuit 111 (output The data 177) is decrypted by the decryption circuit 121, and the decrypted data is input to the encryption circuit 112 and encrypted, and this is output data 1
76. Encryption circuit 111 and decryption circuit 12
1 or the encryption circuit 112 and the decryption circuit 122
The encrypted data between the two can be used freely. In this example, the entire circuit is implemented by an FPGA (Field Program).
key encryption circuit for key input conversion.
15, 115A, 116, 116A and encryption circuit 11
1, 112, decoding circuits 121, 121A, 122, 12
The circuit 2A can appropriately rewrite the circuit according to the code determined at random by the output from the random number generator 140, using the information in the ROM 150 storing the data for circuit rewriting. In other words, the encryption / decryption device 100 of this example
The encryption / decryption algorithm can be changed as appropriate, and an encryption / decryption device with excellent encryption strength can be obtained by appropriately changing the algorithm. The key encryption circuits 115, 115A, 116, and 116A can be rewritten and used independently of the encryption circuit and the decryption circuit to which the output is input.
1 and the decryption circuits 121 and 121A correspond to each other, and the encryption circuit 112 and the decryption circuits 122 and 122A correspond to each other.

【0009】図1において、暗号回路111、復号回路
121の暗号化、復号化に際しては、鍵用暗号回路11
5からの鍵データ185、185Aが暗号回路111、
復号回路121へ、それぞれ、入力されて用られる。
尚、鍵データ185、185Aは、鍵入力181を鍵用
暗号回路115に入れた場合の出力である。同様に、暗
号回路112、復号回路122の暗号化、復号化に際し
ては、鍵用暗号回路116からの鍵データ186、18
6Aが暗号回路112、復号回路122へ、それぞれ、
入力されて用られる。尚、鍵データ186、186A
は、鍵入力181を鍵用暗号回路116に入れた場合の
出力である。
In FIG. 1, when encrypting and decrypting the encryption circuit 111 and the decryption circuit 121, the key encryption circuit 11 is used.
5, the key data 185 and 185A from the encryption circuit 111,
Each is input to the decoding circuit 121 and used.
Note that the key data 185 and 185A are outputs when the key input 181 is input to the key encryption circuit 115. Similarly, when encrypting and decrypting the encryption circuit 112 and the decryption circuit 122, the key data 186, 18 from the key encryption circuit 116 is used.
6A to the encryption circuit 112 and the decryption circuit 122, respectively.
Entered and used. The key data 186, 186A
Is an output when the key input 181 is inserted into the key encryption circuit 116.

【0010】入力データ確認用データ192は、暗号回
路112から出力を、復号回路122Aに入力して、復
号化して得られる。復号回路122Aは、復号回路12
2と同じ構成の回路で、鍵用暗号回路116と同じ構成
の鍵用暗号回路116Aからの鍵データ187を復号化
の際に用いる。尚、鍵データ187は、鍵入力181を
鍵用暗号回路116Aに入れた場合の出力である。
[0010] The input data confirmation data 192 is obtained by inputting the output from the encryption circuit 112 to the decryption circuit 122A and decrypting it. The decoding circuit 122A is
The key data 187 from the key encryption circuit 116A having the same configuration as that of the key encryption circuit 116 is used for decryption. The key data 187 is an output when the key input 181 is input to the key encryption circuit 116A.

【0011】入力データ確認用データ191は、暗号回
路111から出力を、復号回路121Aに入力して、復
号化して得られる。復号回路121Aは、復号回路12
1と同じ構成の回路で、鍵用暗号回路115と同じ構成
の鍵用暗号回路115Aからの鍵データ188を復号化
の際に用いる。尚、鍵データ188は、鍵入力181を
鍵用暗号回路115Aに入れた場合の出力である。
The input data confirmation data 191 is obtained by inputting the output from the encryption circuit 111 to the decryption circuit 121A and decrypting the output. The decoding circuit 121A is
The key data 188 from the key encryption circuit 115A having the same configuration as that of the key encryption circuit 115 and having the same configuration as that of the key encryption circuit 115 is used for decryption. The key data 188 is an output when the key input 181 is input to the key encryption circuit 115A.

【0012】確認用出力データ178は入力データ17
1をそのまま出力するもので、確認用出力データ175
は、暗号化されたデータ(出力データ176に相当)を
更に復号回路122で復号化したデータを出力するもの
であり、これらは、通常は、システム(デバイス)の管
理者の確認用のものである。セキュリティーが問題とな
る環境であれば、確認用出力データ178は必ずしも出
力データとして構成する必要ない。
The output data for confirmation 178 is the input data 17
1 is output as it is, and the output data for confirmation 175
Is for outputting encrypted data (corresponding to the output data 176), which is further decrypted by the decryption circuit 122. These are usually for confirmation of the system (device) administrator. is there. In an environment where security is an issue, the confirmation output data 178 does not necessarily need to be configured as output data.

【0013】以下、図3に基づいて、本例の暗号化、復
号化装置の回路書き換えの動作の1例を簡単に説明して
おく。S310〜S380は各ステップを示している。
先ず、FPGAに暗号回路111、112、復号回路1
21、121A、122、122A、鍵用回路115、
115A、116、116Aの回路の書き込みをしてお
く。(S320) 次いで、回路の使用を開始し(S330)、暗号化すべ
き情報を入力データ171として入力し、且つ鍵入力1
81を入力し、対応した出力データ176、177、お
よび確認用出力データ175を得る処理を行い、回路の
使用を終了する。(S340) この後、必要に応じ、回路の書き換えを行う。(S36
0) 回路の書き換えは、乱数発生器140の出力によりラン
ダムに決められるコードにしたがい、ROM150の所
定の書き込み用データを用い、鍵用暗号回路115、1
15A、116、116A、暗号回路111、112、
復号回路121、121A、122、122Aに書き込
んで行う。次いで、各回路部の書き換えが行われた後、
所定の情報を入力データ171として入力し、鍵入力1
81を行い、確認用出力データ175と入力データ確認
用データ191、192を得て、各データの比較によ
り、動作の確認を行っておく。(S370) このようにして、次の暗号化すべき情報の入力を待つ。
(S380) また、回路の書き換えを行う必要ない場合は、そのまま
次の暗号化すべき情報の入力を待つ。(S380) このようにして、システム(デバイス)の管理者は、必
要に応じ、ランダムに(順不同に)暗号化、復号化のア
ルゴリズムを変えることができる。
Hereinafter, an example of the circuit rewriting operation of the encryption / decryption device of this embodiment will be briefly described with reference to FIG. S310 to S380 indicate each step.
First, the encryption circuits 111 and 112 and the decryption circuit 1
21, 121A, 122, 122A, a key circuit 115,
The circuits 115A, 116, and 116A are written. (S320) Next, use of the circuit is started (S330), information to be encrypted is input as input data 171, and key input 1 is performed.
81, the corresponding output data 176, 177 and the output data for confirmation 175 are obtained, and the use of the circuit is terminated. (S340) Thereafter, the circuit is rewritten as necessary. (S36
0) Rewriting of the circuit is performed in accordance with a code determined at random by the output of the random number generator 140, using predetermined write data in the ROM 150, and using the key encryption circuit 115, 1
15A, 116, 116A, encryption circuits 111, 112,
This is performed by writing to the decoding circuits 121, 121A, 122, and 122A. Next, after each circuit section is rewritten,
Predetermined information is input as input data 171 and key input 1
81, the output data 175 for confirmation and the data 191 and 192 for input data confirmation are obtained, and the operation is confirmed by comparing the respective data. (S370) In this way, input of the next information to be encrypted is awaited.
(S380) If it is not necessary to rewrite the circuit, the process waits for input of the next information to be encrypted. (S380) In this way, the administrator of the system (device) can randomly (in any order) change the encryption and decryption algorithms as needed.

【0014】次に、本発明の暗号化、復号化装置の実施
の形態の第2の例を、図2に基づいて説明する。第2の
例も、第1の例と同様、暗号化したデータをそのまま出
力データとするものである。本例の場合も、第1の例と
同様、回路全体がFPGAに書き込まれて形成されてお
り、鍵入力変換用の鍵用暗号回路215、215A、2
16、216A、および暗号回路211、212、復号
回路221A、222Aは、乱数発生器240からの出
力よりランダムに決められるコードに従い、回路書き換
え用データを格納したROM250の情報を用いて、回
路を書き換えられることができ、第1の例と同様、暗
号、復号のアルゴリズムを適宜変えることができる。そ
して、アルゴリズムを適宜変えることによって、暗号の
強度が優れた暗号化、復号化装置となる。図2に示す本
例の暗号化、復号化装置200は、複数の暗号回路21
1、212、復号回路221、221A、222、22
2Aと、鍵入力281を変換して暗号化用および復号化
用の鍵データを生成する鍵入力変換用の鍵用暗号回路2
15、215A、216、216Aと、乱数発生器24
0と、回路書き換え用データを格納したROM250と
を備えた暗号化、復号化装置で、簡単には、入力データ
271を暗号回路211で暗号化したデータをそのまま
出力データ276とするか、あるいは、暗号回路211
で暗号化したデータ(出力データ276に相当)を暗号
回路212で更に暗号化して出力データ275とするも
のである。
Next, a second embodiment of the encryption / decryption device according to the present invention will be described with reference to FIG. In the second example, similarly to the first example, the encrypted data is used as output data as it is. Also in the case of this example, as in the first example, the entire circuit is formed by being written into the FPGA, and the key encryption circuits 215, 215A,
16 and 216A, and the encryption circuits 211 and 212 and the decryption circuits 221A and 222A rewrite the circuit using the information of the ROM 250 storing the circuit rewrite data according to a code determined at random from the output from the random number generator 240. As in the first example, the encryption and decryption algorithms can be appropriately changed. Then, by appropriately changing the algorithm, an encryption / decryption device having excellent encryption strength can be obtained. The encryption / decryption device 200 of the present example shown in FIG.
1, 212, decoding circuits 221, 221A, 222, 22
2A and a key encryption circuit 2 for key input conversion for converting key input 281 to generate key data for encryption and decryption
15, 215A, 216, 216A and a random number generator 24
0, and a ROM 250 storing data for circuit rewriting, the encryption / decryption device simply converts the input data 271 into the output data 276 by directly encrypting the input data 271 with the encryption circuit 211, or Encryption circuit 211
(Corresponding to the output data 276) is further encrypted by the encryption circuit 212 to produce output data 275.

【0015】暗号回路211の暗号化に際しては、鍵用
暗号回路215からの鍵データ285が暗号回路211
へ入力されて用られる。尚、鍵データ285は、鍵入力
281を鍵用暗号回路215に入れた場合の出力であ
る。同様に、暗号回路212の暗号化に際しては、鍵用
暗号回路216からの鍵データ286が暗号回路212
へ入力されて用られる。尚、鍵データ286は、鍵入力
281を鍵用暗号回路216に入れた場合の出力であ
る。
When encrypting the encryption circuit 211, the key data 285 from the key encryption circuit 215 is encrypted.
Is used as input to The key data 285 is an output when the key input 281 is input to the key encryption circuit 215. Similarly, when encrypting the encryption circuit 212, the key data 286 from the key encryption circuit 216 is
Is used as input to The key data 286 is an output when the key input 281 is input to the key encryption circuit 216.

【0016】入力データ確認用データ292は、暗号回
路212から出力を、復号回路222Aに入力して、復
号化して得られる。復号回路222Aは、鍵用暗号回路
216と同じ構成の鍵用暗号回路216Aからの鍵デー
タ287を復号化の際に用いる。尚、鍵データ287
は、鍵入力281を鍵用暗号回路216Aに入れた場合
の出力である。
The input data confirmation data 292 is obtained by inputting the output from the encryption circuit 212 to the decryption circuit 222A and decrypting it. The decryption circuit 222A uses the key data 287 from the key encryption circuit 216A having the same configuration as the key encryption circuit 216 at the time of decryption. The key data 287
Is an output when the key input 281 is put into the key encryption circuit 216A.

【0017】入力データ確認用データ291は、暗号回
路211から出力を、復号回路221Aに入力して、復
号化して得られる。復号回路221Aは、鍵用暗号回路
215と同じ構成の鍵用暗号回路215Aからの鍵デー
タ288を復号化の際に用いる。尚、鍵データ288
は、鍵入力281を鍵用暗号回路215Aに入れた場合
の出力である。
The input data confirmation data 291 is obtained by inputting the output from the encryption circuit 211 to the decryption circuit 221A and decrypting the same. The decryption circuit 221A uses the key data 288 from the key encryption circuit 215A having the same configuration as the key encryption circuit 215 at the time of decryption. The key data 288
Is an output when the key input 281 is inserted into the key encryption circuit 215A.

【0018】確認用出力データ277は、入力データ2
71をそのまま出力とするものであり、通常は、システ
ム(デバイス)の管理者の確認用のものであり、セキュ
リティ上問題があると考えられる場合は、確認用出力デ
ータ277は構成されなくても良い。
The output data for confirmation 277 is the input data 2
71 is output as it is, and is normally used for confirmation by a system (device) administrator. If it is considered that there is a security problem, the confirmation output data 277 is not required. good.

【0019】本例の回路書き換えの動作は、基本的に第
1の例と同じであり、ここでは説明を省略する。
The operation of the circuit rewriting of this embodiment is basically the same as that of the first embodiment, and the description is omitted here.

【0020】[0020]

【発明の効果】本発明によれば、上記のように、回路規
模を大きくすることなく、一定の暗号強度をもたせた暗
号化、復号化装置の提供を可能とした。詳しくは、FP
GAのような書き換え可能なデバイスを用い、各回路部
を書き換えすることにより、暗号回路のアルゴリズムを
容易に変更でき、これにより暗号強度を確保できるもの
としている。結果、複雑な暗号化、復号化のアルゴリズ
ムを構築する必要はなく、回路規模を大きくせず、暗号
の強度をEC(電子商取引)等の実用レベルで確保でき
るものとしている。
According to the present invention, as described above, it is possible to provide an encryption / decryption device having a predetermined encryption strength without increasing the circuit scale. See FP
By rewriting each circuit using a rewritable device such as a GA, the algorithm of the encryption circuit can be easily changed, and thereby the encryption strength can be ensured. As a result, there is no need to construct a complicated encryption / decryption algorithm, the circuit scale is not increased, and the encryption strength can be secured at a practical level such as EC (electronic commerce).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の暗号化、復号化装置の実施の形態の1
例の構成図
FIG. 1 shows an embodiment of an encryption / decryption device according to the present invention.
Example configuration diagram

【図2】本発明の暗号化、復号化装置の実施の形態の2
例の構成図
FIG. 2 shows an encryption / decryption device according to a second embodiment of the present invention.
Example configuration diagram

【図3】本発明の暗号化、復号化装置の実施の形態の1
例の各回路部の書き換え動作を説明するためのフロー図
FIG. 3 shows an embodiment of an encryption / decryption device according to the present invention;
Flow chart for explaining the rewriting operation of each circuit section of the example

【符号の説明】[Explanation of symbols]

100 暗号化、復号化装置 111、112 暗号回路 115、116 鍵用暗号回路 121、122 復号回路 140 乱数発生器 150 ROM 171 入力データ 175、178 確認用出力データ 176、177 出力データ 181 鍵入力 185、185A、186、186A、187、188
鍵データ 191、192 入力データ確認用データ 200 暗号化、復号化装置 211、212 暗号回路 215、216 鍵用暗号回路 221A、222A 復号回路 240 乱数発生器 250 ROM 271 入力データ 275、276 出力データ 277 確認用出力データ 281 鍵入力 285〜288 鍵データ 291、292 入力データ確認用データ
Reference Signs List 100 encryption / decryption device 111, 112 encryption circuit 115, 116 key encryption circuit 121, 122 decryption circuit 140 random number generator 150 ROM 171 input data 175, 178 confirmation output data 176, 177 output data 181 key input 185, 185A, 186, 186A, 187, 188
Key data 191, 192 Input data confirmation data 200 Encryption / decryption device 211, 212 Encryption circuit 215, 216 Key encryption circuit 221A, 222A Decryption circuit 240 Random number generator 250 ROM 271 Input data 275, 276 Output data 277 Confirmation Output data 281 key input 285-288 key data 291, 292 input data confirmation data

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 データを暗号化する暗号回路と、データ
を復号化する復号回路と、前記暗号回路、復号回路とは
別の、鍵入力を変換して暗号化用および復号化用の鍵デ
ータを生成する鍵入力変換用の鍵用暗号回路と、乱数発
生器と、回路書き換え用データを格納したROMとを備
えた暗号化、復号化装置であって、鍵入力変換用の鍵用
暗号回路およびまたは前記暗号回路、復号回路は、乱数
発生器からの出力によりランダムに決められるコードに
従い、回路書き換え用データを格納したROMの情報を
用いて、回路を書き換えられるものであることを特徴と
する暗号化、復号化装置。
1. An encryption circuit for encrypting data, a decryption circuit for decrypting data, and key data for encryption and decryption by converting a key input, which is different from the encryption circuit and the decryption circuit. An encryption / decryption device including a key encryption circuit for key input conversion for generating a key, a random number generator, and a ROM storing circuit rewrite data, wherein the key encryption circuit for key input conversion is provided. And / or the encryption circuit and the decryption circuit are capable of rewriting the circuit by using information of a ROM storing circuit rewriting data in accordance with a code determined at random by an output from a random number generator. Encryption and decryption device.
【請求項2】 請求項1に記載の回路の一部ないし全部
が、FPGA(Field Programmable
Gate Arrayの略)等の書き換え可能なデバ
イスにより形成されていることを特徴とする暗号化、復
号化装置。
2. A circuit according to claim 1, wherein a part or the whole of the circuit is a FPGA (Field Programmable).
An encryption / decryption device characterized by being formed by a rewritable device such as Gate Array).
【請求項3】 暗号化処理を必要とする電子商取引に用
いられるものであることを特徴とする請求項1ないし2
記載の暗号化、復号化装置。
3. An electronic commerce requiring encryption processing, which is used for electronic commerce.
An encryption / decryption device as described.
JP10314706A 1998-11-05 1998-11-05 Ciphering and deciphering device Withdrawn JP2000151577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10314706A JP2000151577A (en) 1998-11-05 1998-11-05 Ciphering and deciphering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10314706A JP2000151577A (en) 1998-11-05 1998-11-05 Ciphering and deciphering device

Publications (1)

Publication Number Publication Date
JP2000151577A true JP2000151577A (en) 2000-05-30

Family

ID=18056585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10314706A Withdrawn JP2000151577A (en) 1998-11-05 1998-11-05 Ciphering and deciphering device

Country Status (1)

Country Link
JP (1) JP2000151577A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7284134B2 (en) 2001-05-10 2007-10-16 Matsushita Electric Industrial Co., Ltd. ID installable LSI, secret key installation method, LSI test method, and LSI development method
US7739520B2 (en) 2001-02-09 2010-06-15 Infineon Technologies Ag Data processing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739520B2 (en) 2001-02-09 2010-06-15 Infineon Technologies Ag Data processing device
US7284134B2 (en) 2001-05-10 2007-10-16 Matsushita Electric Industrial Co., Ltd. ID installable LSI, secret key installation method, LSI test method, and LSI development method

Similar Documents

Publication Publication Date Title
CA2441392A1 (en) Encrypting apparatus
US8892881B2 (en) Split key secure access system
US20080165965A1 (en) Method of two strings private key (symmetric) encryption and decryption algorithm
US7894608B2 (en) Secure approach to send data from one system to another
JP2001251287A (en) Confidential transmitting method using hardware protection inside secret key and variable pass code
KR20040096778A (en) Method and apparatus for the generation of public key based on a user-defined id in a cryptosystem
Assiri et al. Key exchange using ternary system to enhance security
US20230386541A1 (en) Puf applications in memories
JP2000115162A (en) Secure communication equipment and storage device
US20100124328A1 (en) Extensive ciphertext feedback
KR100456599B1 (en) Cryptographic apparatus with parallel des structure
KR101602803B1 (en) The encryption and decryption Method of using to polarization
JPH0946332A (en) Communication system for communication statement enciphered by rsa procedure
Kadry et al. An improvement of RC4 cipher using vigenère cipher
JP2000151577A (en) Ciphering and deciphering device
Landge et al. VHDL based Blowfish implementation for secured embedded system design
JP2001194991A (en) Ciphering method and cipher communication method
JPH04335730A (en) Random ciphering communication system
JP2015050708A (en) Dynamic encryption key generation system
Ashok et al. An Approach of Cryptosystem using Polynomials and Lucas Numbers
Kodwani et al. Secure and transparent file encryption system
JPH0744375A (en) Ciphered data processor
JP3164347B2 (en) IC tag
KR100295106B1 (en) Authorization and data protection method for mobile telecommunication
KR100266629B1 (en) Stream encipher and decipher apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110