JP2000148444A - 複数論理ｆｉｆｏシステム - Google Patents

複数論理ｆｉｆｏシステム

Info

Publication number
JP2000148444A
JP2000148444A JP30700799A JP30700799A JP2000148444A JP 2000148444 A JP2000148444 A JP 2000148444A JP 30700799 A JP30700799 A JP 30700799A JP 30700799 A JP30700799 A JP 30700799A JP 2000148444 A JP2000148444 A JP 2000148444A
Authority
JP
Japan
Prior art keywords
register
read
fifo
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30700799A
Other languages
English (en)
Inventor
A Sherlock Derrick
デェリック・エー・シャーロック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2000148444A publication Critical patent/JP2000148444A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/064—Linked list, i.e. structure using pointers, e.g. allowing non-contiguous address segments in one logical buffer or dynamic buffer space allocation

Abstract

(57)【要約】 【課題】単一メモリ構造を複数の独立したＦＩＦＯ間に
動的に割り振って記憶容量の無駄を回避する。 【解決手段】複数論理ＦＩＦＯシステムは、単一メイン
レジスタファイルを使用して、各論理ＦＩＦＯについて
連結リストデータ構造を形成する。書込みデータ語が論
理ＦＩＦＯシステムの待ち行列に入れられる時、アクテ
ィブ書き込みポインタレジスタが選択され、該ポインタ
に応答してメインレジスタファイルで宛先レジスタが選
択され、データ語は宛先レジスタのペイロードフィール
ドにロードされる。空きレジスタアドレスは、アクティ
ブ書き込みポインタレジスタおよび宛先レジスタのリン
クフィールドにロードされる。論理ＦＩＦＯからデータ
語を読み出す時、アクティブ読み出しポインタが選択さ
れ、該ポインタに応答してメインレジスタファイルで発
信元レジスタが選択される。ソースレジスタのペイロー
ドデータが出力され、リンクデータはアクティブ読み出
しポインタにロードされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＦＩＦＯバッフ
ァに関する。より具体的には、この発明は、複数の独立
した論理ＦＩＦＯが単一メモリ構造を共用し、動作中に
必要に応じて単一メモリ構造の記憶容量が論理ＦＩＦＯ
のそれぞれの間に動的に割り振られることを特徴とする
バッファシステムに関する。
【０００２】
【従来の技術】先入れ先出し、即ち「ＦＩＦＯ」バッフ
ァは、ソースシステムからの出力レートが宛先システム
への入力レートと必ずしも同じでないソースシステム−
宛先システム間データ転送においてよく使用される周知
の記憶手段である。
【０００３】
【発明が解決しようとする課題】あるアプリケーション
においては、多数の独立したＦＩＦＯバッファを同時に
実現するのが望ましい。例えば、複数のデータストリー
ムを１つ以上のソースシステムから１つ以上の宛先シス
テムへと結合するとき、それぞれのデータストリームに
１つづつ、複数のＦＩＦＯバッファが必要である。しか
しながら、複数の独立したＦＩＦＯバッファを実現する
には冗長なハードウエアを必要とし、回路スペースはも
ちろんのこと、システムコストが増大することになるの
は明らかである。更に、すべての独立ＦＩＦＯが同時に
一杯になる可能性は無いが、いずれかの瞬間にどのＦＩ
ＦＯが最大記憶容量を必要とするかを予測することが不
可能なアプリケーションにおいては、このような冗長な
ハードウエアによるソリューションは無駄となってしま
う。
【０００４】従って、この発明の目的は、単一メモリ構
造を共用する複数の独立したＦＩＦＯバッファを提供
し、これによりハードウエアの冗長を回避することにあ
る。
【０００５】この発明の更なる目的は、バッファリング
される独立したデータストリームの必要に従って、単一
メモリ構造の最大記憶容量を、システム稼働中に複数の
独立したＦＩＦＯ間に動的に割り振ることができるよう
にすることにより、記憶容量の無駄を回避することにあ
る。
【０００６】
【課題を解決するための手段】この発明は複数の側面を
有し、それぞれの側面は、上記の目的の達成に寄与する
ものである。
【０００７】側面の１つにおいては、複数論理ＦＩＦＯ
システムは、単一のメインレジスタファイルを使用し
て、リンクデータに関連してペイロードデータを記憶
し、システムにおけるそれぞれの論理ＦＩＦＯについて
１つの連結リスト・データ構造を形成する。書き込みポ
インタ・レジスタファイルは、それぞれの論理ＦＩＦＯ
について１つの書き込みポインタを記憶する。読み出し
ポインタ・レジスタファイルは、それぞれの論理ＦＩＦ
Ｏについて１つの読み出しポインタを記憶する。空きレ
ジスタ識別部は、システム全体が一杯になっていない限
り、常に空きレジスタのアドレスを示す。空きレジスタ
アドレスは、メインレジスタファイル内の１つの空きレ
ジスタに対応する。
【０００８】書き込みデータ語が論理ＦＩＦＯの待ち行
列に入れられるとき、以下の動作が発生する。すなわ
ち、書き込みＦＩＦＯ番号入力に応答して、書き込みポ
インタ・レジスタファイル内でアクティブ書き込みポイ
ンタ・レジスタが選択される。アクティブ書き込みポイ
ンタ・レジスタの内容に応答して、メインレジスタファ
イル内で宛先レジスタが選択される。書き込みデータ語
が、宛先レジスタのペイロード・データフィールドにロ
ードされる。空きレジスタアドレスが、アクティブポイ
ンタ・レジスタおよび宛先レジスタのリンク・データフ
ィールドの両方にロードされる。こうして、書き込みデ
ータ語が論理ＦＩＦＯの待ち行列に入れられた後、それ
は、メインレジスタファイルの新たなレジスタに対する
ポインタに関連して、メインレジスタに記憶される。そ
の新たなレジスタは、その論理ＦＩＦＯについて次のデ
ータ語を記憶するのに使用される。これを確実に行なう
ため、新たなレジスタのアドレスは、その論理ＦＩＦＯ
に対応する書き込みポインタ・レジスタにロードされて
いる。
【０００９】読み出しデータ語が論理ＦＩＦＯの待ち行
列から取り出されるとき、以下の動作が発生する。すな
わち、読み出しＦＩＦＯ番号入力に応答して、読み出し
ポインタ・レジスタファイル内でアクティブ読み出しポ
インタ・レジスタが選択される。アクティブ読み出しポ
インタ・レジスタの内容に応答して、メインレジスタフ
ァイル内でソースレジスタが選択される。読み出しデー
タ語は、ソースレジスタのペイロード・データフィール
ドから読み出しデータ出力に転送される。ソースレジス
タのリンク・データフィールドの内容が、アクティブ読
み出しポインタ・レジスタにロードされる。こうして、
語が待ち行列から取り出された後、その論理ＦＩＦＯに
対する読み出しポインタは、その論理ＦＩＦＯの次のエ
ントリを指すよう更新されている。
【００１０】他の側面においては、空きレジスタ識別部
は記憶セルアレイを含むことができ、その場合、アレイ
におけるそれぞれの記憶セルは、メインレジスタファイ
ル内のうちの１つのレジスタに対応する。それぞれの記
憶セルの状態は、メインレジスタファイルの対応するレ
ジスタが空いているかどうかを示すよう保持される。こ
こで、空きレジスタは、論理ＦＩＦＯの１つについてペ
イロードデータを現在格納していない、および論理ＦＩ
ＦＯの１つの待ち行列に入れられる次のエントリを記憶
するための予約もされていないレジスタを意味する。記
憶セルの状態を、入力語としてまとめて優先順位エンコ
ーダに提供することができる。優先順位エンコーダの出
力を、空きレジスタアドレスを示すのに使用することが
できる。
【００１１】他の側面において、空きレジスタ識別部
を、従来型（通常）のＦＩＦＯバッファとして実現する
ことができる。このような実施例においては、従来型Ｆ
ＩＦＯバッファは、論理ＦＩＦＯの待ち行列から読み出
しデータ語が取り出される度に、その内容の新たな要素
としてソースレジスタのアドレスを待ち行列に入れるよ
う動作する。また、従来型ＦＩＦＯバッファは、書き込
みデータ語が論理ＦＩＦＯの待ち行列に入れられる度
に、その内容の１要素を取り出すように動作する。この
ように、従来型ＦＩＦＯバッファは、メインレジスタフ
ァイル内の空きレジスタのアドレスを記憶するのに使用
することができる。空きレジスタアドレスを、従来型Ｆ
ＩＦＯバッファの出力から得ることができる。
【００１２】更に他の側面においては、空きレジスタ識
別部を、複数論理ＦＩＦＯシステム内の追加論理ＦＩＦ
Ｏバッファとして実現することもできる。このような実
施例においては、追加論理ＦＩＦＯバッファは、読み出
しデータ語が論理ＦＩＦＯから取り出される度に、その
内容の新たな要素としてソースレジスタのアドレスを待
ち行列に入れるよう動作する。また、追加論理ＦＩＦＯ
バッファは、書き込みデータ語が論理ＦＩＦＯの待ち行
列に入れられる度に、その内容の１つの要素を取り出す
ように動作する。空きレジスタアドレスを、追加論理Ｆ
ＩＦＯバッファの出力から得ることができる。
【００１３】この発明の複数論理ＦＩＦＯバッファシス
テムの最大の利点は、メインレジスタファイルの総ペイ
ロード容量を、システム動作中に動的に論理ＦＩＦＯ間
で必要に応じて割り振る点にある。従って、メモリ空間
の無駄やハードウエアの重複も回避される。
【００１４】
【発明の実施の形態】１．機能の概要 この発明に従う複数論理ＦＩＦＯシステムは、様々な異
なる実施形態に適用可能である。しかし、ある機能の共
通性がそれぞれの実施形態に存在する。例えば、実施形
態のそれぞれにおいて、単一の書き込みデータポートお
よび単一の読み出しデータポートがあること、またペイ
ロードデータ語が、書き込みＦＩＦＯ番号入力および読
み出しＦＩＦＯ番号入力にそれぞれ印加されるＦＩＦＯ
選択番号に従って、複数論理ＦＩＦＯシステム内の特定
の論理ＦＩＦＯ待ち行列に入れられたり（エンキュ
ー）、そこから取り出されたり（デキュー）することで
ある。従って、この詳細な説明は、図１に示す複数論理
ＦＩＦＯシステム１００の書き込みおよび読み出しタイ
ミングの機能説明から始める。複数論理ＦＩＦＯシステ
ム１００の書き込みおよび読み出しタイミングは、以下
に詳細に説明する特定の実施形態のそれぞれについて包
括的なものである。しかし、複数論理ＦＩＦＯシステム
１００が、書き込みおよび読み出し処理の両方に使用さ
れる単一クロック入力で示される点に留意されたい。こ
の単一クロック入力の実施形態は、最初の説明を簡略化
する目的でこの部分で記述される。この発明に従う複数
論理ＦＩＦＯシステムは、後に詳細に説明するように、
読み出しおよび書き込み処理用に別個のクロックを用い
ることもできる。
【００１５】図２は、図１の複数論理ＦＩＦＯシステム
の好ましい書き込みタイミングを示すタイミング図であ
る。データ語は、 １）データ語を書き込みデータバス１０４に呈示する、 ２）書き込みＦＩＦＯ番号バス１０６上に、そのデータ
語が書込まれるべき論理ＦＩＦＯを識別する番号を呈示
する、 ３）書き込みデータおよび書き込みＦＩＦＯ番号が有効
である場合、書き込み許可信号１０８にパルスを印加す
る、を実行することにより、クロック１０２に同期し
て、バッファシステム１００における複数論理ＦＩＦＯ
のうちの１つの待ち行列に入れられる。データ語は、図
２の２００に示されるように、書き込みクロック１０２
の次の立ち上がりエッジで、選択された論理ＦＩＦＯに
ロードされる。ロードされたばかりのデータ語が複数論
理ＦＩＦＯシステム１００の残りのペイロード容量を満
杯にしてしまう場合、データ語がロードされた直後に空
き無し（full）インジケータ（図１には図示せず）がア
サートされる（用語「ペイロード容量」の意味の詳細は
後述する）。
【００１６】図３は、図１の複数論理ＦＩＦＯシステム
の好ましい読み出しタイミングを示すタイミング図であ
る。データ語は、 １）読み出しＦＩＦＯ番号バス１１２上に、そこからデ
ータ語が読み取られるべき論理ＦＩＦＯを識別する番号
を示す、 ２）読み出し許可信号１１６にパルスを印加する、を実
行することにより、クロック１０２に同期して、バッフ
ァシステム１００における複数論理ＦＩＦＯの１つの待
ち行列から取り出される。読み出し要求に応答したデー
タが、読み出しデータバス１１４上に現れる。図３の３
００に示されるように、読み出しデータ１１４は、立ち
上がりエッジ３０１が発生する前であっても有効にな
る。しかし、後に詳細を説明するが、立ち上がりエッジ
３０１の間の読み出し許可信号１１６のパルスは、読み
出されている特定の論理ＦＩＦＯに対応する読み出しポ
インタを更新するのに必要である。読み出しポインタ
は、図３の３０２に示すように立ち上がりエッジで更新
される。その後すぐに、読み出しデータ１１４は、３０
４に示すように無効となる。従って、読み出しデータ１
１４は、立ち上がりエッジ３０１で消費されなければな
らない。読み出されたばかりのそのデータ語が、特定の
論理ＦＩＦＯに残っていた唯一のデータ語であった場
合、読み出されたばかりのその特定の論理ＦＩＦＯに対
応する空き有り（empty）インジケータ１１８（図１に
は図示せず）が、３０６の時点でアサートされる。
【００１７】２．第１の実施例 図４は、この発明の第１の実施例に従う複数論理ＦＩＦ
Ｏシステム４００の詳細を示す。複数論理ＦＩＦＯシス
テム４００は、共通の読み出しおよび書き込みクロック
４０１（たとえば、ホストシステムの読み出しおよび書
き込み側が、同じクロック領域にあるアプリケーショ
ン）で動作する。複数論理ＦＩＦＯシステム４００にお
いては、読み出しおよび書き込みは同じクロックエッジ
で発生することができる。
【００１８】構造 従来型ＦＩＦＯバッファシステムでは、読み出しおよび
書き込みポインタはカウンタにより保持されていたが、
バッファシステム４００では、読み出しおよび書き込み
ポインタはレジスタファイルに保持される。具体的に
は、読み出しポインタは、次の読み出しレジスタファイ
ル４１４に格納され、書き込みポインタは、次の書き込
みレジスタファイル４１６に格納される。第３のレジス
タファイルであるメインレジスタファイル４１８は、バ
ッファシステム４００におけるすべての論理ＦＩＦＯに
より共用される。さらに、レジスタファイル４１８内で
は、１つの論理ＦＩＦＯに対応するデータを含むレジス
タを、他の論理ＦＩＦＯに対応するデータを含むレジス
タから区別する必要が無い。かわりに、異なる論理ＦＩ
ＦＯに対応するデータを、レジスタサイズの粒状度（gr
anularity）でファイル４１８に自由に交互配置するこ
とができる。これは、連結リスト記憶技術の手段により
達成することができ、これについては以下により詳細に
説明する。空きレジスタ識別部４２０は、レジスタファ
イル４１８内でどのレジスタが空いているかを把握する
のに使用される（空きレジスタ（free register）と
は、論理ＦＩＦＯに対応するペイロードデータを現在含
んでおらず、また、論理ＦＩＦＯへの次の書き込みの間
に使用するための予約もされていないレジスタであ
る）。
【００１９】レジスタファイル４１８におけるそれぞれ
のレジスタは、図５に示されるように２つのフィールド
に情報を格納することができる。一例であるレジスタ５
００は、ペイロード・フィールド５０２およびリンク・
フィールド５０４を含む。ペイロード・フィールド５０
２は、所与の論理ＦＩＦＯの待ち行列に入れられたデー
タ語を格納する。リンク・フィールド５０４は、同じ論
理ＦＩＦＯにおける次のデータ語の、レジスタファイル
４１８における位置のポインタを格納する。ペイロード
・フィールド５０２は、論理ＦＩＦＯの待ち行列に入れ
られる個々のデータ語のサイズにより決定される、都合
の良い任意の幅であることができる。リンク・フィール
ド５０４の好ましい幅を説明するため、一時本題から離
れる。
【００２０】本願において「ペイロード容量」は、レジ
スタファイル４１８に残っている、いずれかの瞬間に任
意の論理ＦＩＦＯに新たなデータ語を格納するのに使用
することのできるレジスタ数と定義される。「次の書き
込み」レジスタファイル４１６に格納された書き込みポ
インタのそれぞれが、次に起こる書き込み処理につい
て、ファイル４１８の１つのレジスタを実際上予約する
ので、ファイル４１８には、常に未使用レジスタがそれ
ぞれの論理ＦＩＦＯにつき１つ存在する。従って、最大
ペイロード容量は、レジスタファイル４１８の総記憶容
量からこのオーバーヘッドを引いたものに等しい。ある
実施形態においては、ｍ個の論理ＦＩＦＯを、ｎ個のレ
ジスタの最大ペイロード容量でサポートするのが望まれ
る場合、レジスタファイル４１８は、（ｎ＋ｍ）個のレ
ジスタを含む必要がある。よって、リンク・フィールド
５０４は、少なくともlog２(ｎ＋ｍ)のビット幅である
必要が生じる。リンク・フィールド５０４の適切な幅を
決定するため、量log２(ｎ＋ｍ)が整数では無ければこ
れを切り上げる必要がある。
【００２１】本願において「デコード／ゲートブロッ
ク」および「レジスタファイル」という語は、実施形態
の様々な側面を説明するのに使用されるので、それらの
語を例をあげる形で説明するために図６および図７を示
す。図６を参照すると、一例であるデコード／ゲートブ
ロック６００は、「log２ｎ：ｎ」デコーダ６０２およ
び一連の２入力ＡＮＤゲート６０４を備える。ＡＮＤゲ
ート６０４のそれぞれの一方の入力は、デコーダ６０２
の出力の１つに結合される。ＡＮＤゲート６０４のそれ
ぞれの他方の入力は、ゲート制御される信号６０６に結
合される。この回路配列の結果、選択入力６１０により
決定される任意の所与の時に、デコード／ゲートブロッ
ク６００の出力６０８のうちの１つのみがアクティブ状
態になる。出力６０８のどれがアクティブ状態にあるか
は、ゲート制御される信号６０６の状態に従う。
【００２２】次に図７を参照すると、例としてあげたレ
ジスタファイル７００は、ｎ個のｍビットのレジスタ配
列を備えており、それぞれのレジスタは、図に示される
ように、共通クロック信号７０１に接続されるクロック
入力を持つ。入力データバス７０４はｍビット幅であ
り、アレイ７０２におけるのｎ個のレジスタのそれぞれ
のデータ入力に結合される。アレイ７０２におけるレジ
スタのｍビットのデータ出力は、ｍビット幅ｎ：１マル
チプレクサ７０６に結合される。出力データバス７０８
はｍビット幅であり、出力選択バス７１０の状態による
決定に準じて、アレイ７０２におけるｎ個のレジスタの
うちの１つからの出力を反映する。新たなデータを入力
データバス７０４に印加し、目的レジスタの番号を入力
選択バス７１２に印加し、書き込み信号７１４にパルス
を印加することにより、その新たなデータをアレイ７０
２におけるレジスタの任意の１つに、クロック７０１に
同期してロードすることができる。レジスタファイル４
１４、４１６および４１８のそれぞれは、例としてあげ
たレジスタファイル７００の設計に従って構成すること
もできる。
【００２３】図８は、図４の空きレジスタ識別部４２０
の好ましい設計を示す。空きレジスタ識別部４２０は、
レジスタファイル４１８に含まれるｎ個のレジスタのそ
れぞれについて１つの記憶セルを含み、これは図中「空
きレジスタフラグ」とラベル付けされた記憶セルアレイ
８０２により表わされる。第１のデコード／ゲートブロ
ック８０４は、優先順位エンコーダ８０８の出力による
決定に準じて、アレイ８０２における記憶セルのうちの
１つのＲ入力に書き込み許可信号４０６をゲート制御す
る。第２のデコード／ゲートブロック８０６は、次の読
み出しレジスタファイル４１４の出力に結合されるバス
４２４の状態による決定に準じて、アレイ８０２におけ
る記憶セルのうちの１つのＳ入力に読み出し許可信号４
１０をゲート制御する。アレイ８０２における任意の１
つの記憶セルのＱ出力がアサートされたならば、レジス
タファイル４１８において対応するレジスタが空いてい
ると結論づけることができる。アレイ８０２におけるす
べての記憶セルからのＱ出力は、従来型の優先順位エン
コーダ８０８に入力として送られる。優先順位エンコー
ダ８０８の出力は、ファイル４１８に少なくとも１つで
も空きレジスタが存在するときはいつでも、レジスタフ
ァイル４１８における１つの空きレジスタのアドレスを
示す（記憶セル８０２の状態による決定に準じて、ま
た、優先順位エンコーダ８０８についていかなる符号化
体系が選択されていようとも）。図４に示される空きレ
ジスタ識別部４２０の設計は、単一クロックで読み出し
および書き込みクロック処理を行なうアプリケーション
に適している。
【００２４】動作 複数論理ＦＩＦＯシステム４００に対する理解をより深
める為に、次に動作上の例を説明する。８個の独立した
論理ＦＩＦＯバッファ０〜７を単一レジスタファイル４
１８を使用してサポートすることが望ましい場合を想定
する。読み出しポインタおよび書き込みポインタは、所
望の論理ＦＩＦＯのそれぞれについて必要である。従っ
て、レジスタファイル４１４、４１６は、それぞれ８個
のレジスタを含まなければならない。
【００２５】ポインタの初期化：初期化において、所与
の論理ＦＩＦＯの読み出しおよび書き込みポインタは同
じ値を含む。従って、初期化の際、レジスタファイル４
１６における８個のレジスタは、例えばそれぞれ値０〜
７でロードすることができる。レジスタファイル４１４
の対応する８個のレジスタは、同じ値０〜７でロードさ
れるべきである。これが行われると、論理ＦＩＦＯ
「０」に対応する読み出しおよび書き込みポインタは、
共にレジスタファイル４１８におけるレジスタ「０」を
指し示し、論理ＦＩＦＯ「１」に対応する読み出しおよ
び書き込みポインタは、共にレジスタファイル４１８に
おけるレジスタ「１」を指し示し、他も同様である。
【００２６】空きレジスタ識別部の初期化：初期化にお
いて、レジスタファイル４１６に記憶されたばかりの初
期値に起因して、レジスタファイル４１８におけるレジ
スタ０〜７は、論理ＦＩＦＯ０〜７への最初の書き込み
が発生したときに使用するために「予約」されることに
なる。従って、初期化における他の必要条件は、記憶セ
ルアレイ８０２におけるの記憶セル０〜７を「リセッ
ト」することである。アレイ８０２における他の記憶セ
ルのすべては、レジスタファイル４１８におけるレジス
タ８〜（ｎ−１）が空いていることを示すよう最初に
「セット」される。
【００２７】待ち行列に入れる（ＥＮＱ）処理例：次
に、バッファシステム４００が最初に行なう実際の処理
が、データ語を論理ＦＩＦＯ「０」の待ち行列に入れる
ことであると仮定する。これを達成するために、待ち行
列に入れられるべきデータ語が書き込みデータバス４０
２に与えられ、番号「０」が書き込みＦＩＦＯ番号バス
４０４に与えられ、書き込み許可信号４０６にパルスが
印加される。この結果、ファイル４１６の入力選択ポー
トおよび出力選択ポートは、いずれも書き込みＦＩＦＯ
番号バス４０４に結合されているので、ファイル４１６
におけるレジスタ「０」が、入力および出力の両方につ
いて選択される。したがって、ファイル４１６における
レジスタ「０」の内容がレジスタファイル４１８の入力
選択ポートに与えられる。ファイル４１６におけるレジ
スタ「０」が「０」を含んでいたので、ファイル４１８
におけるレジスタ「０」が入力について選択される。一
方、優先順位エンコーダ８０８は、ファイル４１８にお
いて最も低い番号のついた空きレジスタを任意に選択す
る。従って空きレジスタ識別部４２０は、バス４２６上
に番号「８」（ファイル４１８における空きレジスタ
「８」のアドレスに対応する）を示す。
【００２８】書き込み許可信号４０６にパルスが印加さ
れると、ファイル４１６および４１８の両方において動
きが起きる。すなわち、ファイル４１６においては、バ
ス４２６の内容がレジスタ「０」にロードされる。ファ
イル４１８においては、バス４０２および４２６の内容
がレジスタ「０」にロードされる。具体的には、バス４
０２の内容が、ファイル４１８におけるレジスタ「０」
のペイロード・フィールドにロードされ、バス４２６の
内容が、ファイル４１８におけるレジスタ「０」のリン
ク・フィールドにロードされる。留意すべきは、バス４
２６の内容が、ファイル４１６のレジスタ「０」および
ファイル４１８におけるレジスタ「０」のリンク・フィ
ールドの両方にロードされるということである。ファイ
ル４１６のレジスタ「０」に記憶された情報は、論理Ｆ
ＩＦＯ「０」に関わる次のＥＮＱ処理のための書き込み
ポインタの役割を果たす。ファイル４１８におけるレジ
スタ「０」のリンクフィールドに記憶された情報は、後
にも詳細を説明する通り、論理ＦＩＦＯ「０」に関わる
次に起こるＤＥＱ処理（待ち行列からの取り出し処理）
中に次の読み出しレジスタファイル４１４により使用さ
れる。
【００２９】上述のパルスが書き込み許可信号４０６に
印加されると、空きレジスタ識別部４２０内でも動きが
起きる。すなわち、パルスが印加されるときに番号
「８」が優先順位エンコーダ８０８の出力に存在するの
で、デコード／ゲート８０４は、書き込みパルスをアレ
イ８０２における記憶セル「８」のＲ入力へと転送す
る。こうして、記憶セル「８」は、クロック４０１に同
期してリセットされる。この結果、ファイル４１８にお
けるレジスタ「８」がたった今予約されてもはや空きで
はないという事実が考慮され、優先順位エンコーダ８０
８の出力には新たな出力が表れる。この事例における新
たな出力とは、「９」である。すると、バッファシステ
ム４００に関わる次のＥＮＱ処理中に、新たなアドレス
を使用することができる。
【００３０】さて、多くのＥＮＱおよびＤＥＱ処理がバ
ッファシステム４００における８個の論理ＦＩＦＯのそ
れぞれについて達成されていると想定する。これらの事
象が発生したので、初期化条件はもはや存在しない。か
わりに、レジスタファイル４１８に存在するのは、８個
の連結リストから成るセットである。それぞれの連結リ
ストは、ファイル４１８内の関連する（しかし必ずしも
連続しているとは限らない）位置に格納された一連のデ
ータ語から構成される。それぞれの連結リストは１論理
ＦＩＦＯバッファを表わし、リストにおけるそれぞれの
データ語は、そのリスト即ちその論理ＦＩＦＯバッファ
の次のデータ語の位置のポインタを含むリンク・フィー
ルドに関連する。一番最近に所与の論理ＦＩＦＯの待ち
行列に入れられたデータ語の場合、その論理ＦＩＦＯへ
の次の書き込みで使用することのできる、ファイル４１
８内の未使用であるが「予約された」レジスタへのポイ
ンタをリンク・フィールドが含む点に留意されたい。
【００３１】更に説明を進める為に、ここで、例えば論
理ＦＩＦＯ番号「３」が関わるＤＥＱ処理を上記に示し
た条件下で行なうと想定する。ファイル４１４における
レジスタのそれぞれは、対応する論理ＦＩＦＯの次の取
り出しデータへのポインタを含む。論理ＦＩＦＯ「３」
のＤＥＱ処理を始めるため、読み出しＦＩＦＯ番号バス
４０８上に番号「３」が示される。これにより、レジス
タファイル４１４におけるレジスタ「３」が入出力の両
方について選択される。ファイル４１４におけるレジス
タ「３」が出力について選択されているので、その内容
はバス４２４を介してファイル４１８の出力選択ポート
に与えられる。この結果、ファイル４１８におけるレジ
スタが出力のために選択される（この場合、論理ＦＩＦ
Ｏ「３」について次の取り出しデータを含むレジス
タ）。すなわち、その内容がファイル４１８の出力デー
タポートに現れる。従って、論理ＦＩＦＯ「３」上の読
み出し要求に応答するデータが、読み出しデータバス４
１２に与えられる（図３の説明で、この読み出しデータ
は、読み出し許可信号４１０のパルスの間に発生するク
ロック４０１の立ち上がりエッジで消費されなければな
らなかったことに留意）。同時に、このペイロードデー
タが読み出しデータバス４１２上に現れると、それに関
連するリンク・フィールドのデータが、バス４２８を介
してファイル４１４の入力データポートに与えられる。
このリンク・フィールドのデータは、論理ＦＩＦＯ
「３」の次の位置（論理ＦＩＦＯにおける次の取り出し
データ）へのポインタである。読み取り許可信号４１０
にパルスが印加されると、このリンク・フィールドの内
容が、ファイル４１４におけるレジスタ「３」にロード
される。こうして、次に番号「３」が読み出しＦＩＦＯ
番号バス４０８に与えられる時に、この新しいポインタ
値が選択され、これにより論理ＦＩＦＯ「３」における
適切な次の取り出しデータが、ファイル４１８の出力デ
ータポートに現れる。
【００３２】上述した初期化手順が、処理が開始する前
に実施される限りに、ＦＩＦＯバッファシステム４００
をこのように無限大に使用することができる。このよう
なシステムに見られる唯一の制約は、空の論理ＦＩＦＯ
について決して読み出しを実行しないこと、および構造
全体が一杯で空きがなければ、どの論理ＦＩＦＯについ
ても決して書き込みを実行しないことである（空きの有
無を示すインジケータを実現する機構については後述す
る）。
【００３３】３．第２の実施例 図９は、この発明の第２の実施例に従う複数論理ＦＩＦ
Ｏシステム９００の詳細を示す。複数論理ＦＩＦＯシス
テム９００において、書き込みクロック９０１は読み出
しクロック９０３と別個のものである（例えば、ホスト
システムの読み出しおよび書き込み側が異なるクロック
領域にあるアプリケーション）。複数論理ＦＩＦＯシス
テム９００と複数論理ＦＩＦＯシステム４００の間の唯
一の他の違いは、空きレジスタ識別部４２０が優先順位
エンコーダにより実現されていたのに対し、空きレジス
タ識別部９２０は、従来型のＦＩＦＯバッファとして実
現されている点である。ＦＩＦＯ９２０の出力は、バス
９２６に「次の書き込みアドレス」を供給する。ＦＩＦ
Ｏ９２０の入力は、バス９２４を介してレジスタファイ
ル９１４の出力に結合される。ＦＩＦＯ９２０の許可入
力およびクロック入力は、以下の意味で入れ替わる。す
なわち、複数論理ＦＩＦＯシステム９００への書き込み
は、ＦＩＦＯ９２０からの読み出しとなる（これは、シ
ステム９００への書き込み中にＦＩＦＯ９２０の出力に
与えられたレジスタアドレスが、ファイル９１６におけ
る書き込みポインタ・レジスタの１つにロードされると
いう事実を反映したものである。このように、空きレジ
スタ識別部９２０が、以降そのアドレスを「空き」とし
て示すのはもはや適切でない）。複数論理ＦＩＦＯシス
テム９００から読み出すと、ＦＩＦＯ９２０への書き込
みが行われる（これは、ＦＩＦＯシステム９００から読
み出しが発生すると、その読み出しに関わったファイル
９１８におけるレジスタが、今度は「空き」となり、従
ってこのアドレスは以降、空きレジスタ識別部９２０に
よってバス９２６上に提示できるようになるという事実
を反映したものである）。ＦＩＦＯ９２０における記憶
場所は、ファイル４１８におけるレジスタのアドレスを
格納するのに充分な大きさのフィールド幅を持っていな
ければならず、ＦＩＦＯ９２０における記憶場所の数
は、少なくともファイル４１８の最大ペイロード容量に
対応するレジスタ数はなければならない。留意すべき
は、実現においては初期化時にファイル４１８における
レジスタが、それぞれの論理ＦＩＦＯに対して１つ予約
されるので、この数はファイル４１８における総レジス
タ数よりも小さくなるという点である。ＦＩＦＯ９２０
は、初期化中に予約されるレジスタを除いた、ファイル
４１８におけるすべてのレジスタのアドレスを含むよう
初期化されなければならない。
【００３４】４．第３の実施例 図１０は、この発明の第３の実施例に従う複数論理ＦＩ
ＦＯシステム１０００の詳細を示す。複数論理ＦＩＦＯ
システム４００と同様、複数論理ＦＩＦＯシステム１０
００は、共通の読み出し書き込みクロック１００１で動
作する（例えば、ホストシステムの読み取りおよび書き
込み側が同じクロック領域にあるアプリケーション）。
しかし、複数論理ＦＩＦＯシステム１０００において
は、空きレジスタ識別部は、メインレジスタファイル１
０１８に格納される論理ＦＩＦＯののうちの１つとして
実現される。従って、通常の（ペイロード）論理ＦＩＦ
Ｏに対する読み出しおよび書き込みは、同じクロック上
で発生してはならない。空きレジスタ識別部を論理ＦＩ
ＦＯとして達成するためには、図に示すようにマルチプ
レクサ１０３０、１０３２、１０３４およびＯＲゲート
１０４０が必要である。
【００３５】複数論理ＦＩＦＯシステム１０００への書
き込みが発生すると、書き込み許可信号１００６に印加
されるパルスによって、マルチプレクサ１０３０〜１０
３４のそれぞれは、「Ｈｉｇｈ」入力を選択する。こう
して、書き込みＦＩＦＯ番号バス１００４は、ファイル
１０１６の選択入力へと結合される。すなわち、書き込
みデータバス１００２は、ファイル１０１８の入力デー
タポートのペイロード・フィールドに結合され、ハード
ウェアに組み込まれた（またはプログラム可能な）番号
が、ファイル１０１４の選択入力に与えられる。この後
者の番号が、ファイル１０１４において、空きレジスタ
識別部ＦＩＦＯに対応する読み出しポインタを選択す
る。こうして、論理ＦＩＦＯシステム１０００への書き
込みと同時に、空きレジスタ識別論理ＦＩＦＯについて
読み出しが発生する（複数論理ＦＩＦＯシステム９００
の処理に類似する）。
【００３６】複数論理ＦＩＦＯシステム１０００からの
読み出しが発生すると、読み出し許可信号１０１０に印
加されたパルスによって、マルチプレクサ１０３０〜１
０３４のそれぞれは、「Ｌｏｗ」入力を選択する。こう
して、読み出しＦＩＦＯ番号バス１００８は、ファイル
１０１４の選択入力に結合される。一方、ファイル１０
１８の入力データポートのペイロード・フィールドが、
今度はファイル１０１４の出力データポートに結合さ
れ、ファイル１０１６の選択入力が、今度は空きレジス
タ識別論理ＦＩＦＯに対応するハードウェアに組み込ま
れた番号に結合される。こうして、論理ＦＩＦＯシステ
ム１０００から読み出しが発生すると、空きレジスタ識
別論理ＦＩＦＯへの書き込みが発生する（これもまた、
複数論理ＦＩＦＯシステム９００の処理に類似する）。
【００３７】５．空き有り／無しインジケータ 上記に説明した３つの実施例のうちのどれを実現化にお
いて選択するかにより、適正な空き有り／無しインジケ
ータの設計が若干異なる。例えば、読み出しおよび書き
込みが共通クロックに同期するアプリケーション（例え
ば、複数論理ＦＩＦＯシステム４００および１０００）
については、その複数論理ＦＩＦＯシステムの空き有り
／無しインジケータの設計は、読み出しおよび書き込み
が、異なるクロックに同期するアプリケーション（例え
ば、複数論理ＦＩＦＯシステム９００）のものよりも単
純にすることができる。後者のアプリケーションの方が
一般的であるので、そちらを詳細に説明する。
【００３８】図１１および図１２は、読み出しおよび書
き込みが、異なるクロックに同期する複数論理ＦＩＦＯ
システム（例えば、複数論理ＦＩＦＯシステム９００）
において、空き有り／無しインジケータをそれぞれ実現
するのに好ましい回路を示す。例えば、ｎ個の論理ＦＩ
ＦＯが、複数論理ＦＩＦＯシステム９００によってサポ
ートされる場合、２＊（ｎ＋１）個のカウンタが必要と
なる。２ｎ個のカウンタが、空き有りインジケータ（そ
れぞれの論理ＦＩＦＯに１つの空き有りインジケータ）
を実現するのに必要であり、更に２つの追加カウンタ
が、空き無しインジケータ（複数論理ＦＩＦＯシステム
全体に１つの空き無しインジケータ）を実現するのに必
要である。
【００３９】図１１の構成においては、書き込みカウン
タ０〜（ｎ−１）のすべておよび読み出しカウンタ０〜
（ｎ−１）のすべてが、同じ値に初期化される。その
後、バッファシステム９００に関わるそれぞれの書き込
み処理が、デコード／ゲートブロック１１０２に、パル
スが書き込み許可信号９０６に印加される時の書き込み
ＦＩＦＯ番号バス９０４上の値による決定に準じて、書
き込みカウンタ０〜（ｎ−１）のうちの１つをインクリ
メントさせる。同様に、バッファシステム９００に関わ
るそれぞれの読み出し処理は、デコード／ゲートブロッ
ク１１０４に、読み出し許可信号９１０にパルスを印加
する時の読み出しＦＩＦＯ番号バス９０８上の値による
決定に準じて、読み出しカウンタ０〜（ｎ−１）のうち
の１つをインクリメントさせる。
【００４０】空き有りインジケータは、読み出しクロッ
ク領域において可視でなければならない。従って、書き
込みカウンタ０〜（ｎ−１）は、グレイコード（交番２
進コードともいう）カウンタのような単位距離コード
（Unit Distance Code）カウンタである。それらの出力
は、同期フリップフロップ０〜（ｎ−１）に与えられな
ければならない。同期フリップフロップの出力は、図に
示すように「Ｇ−Ｂ変換器」０〜（ｎ−１）により、グ
レイコードから２進（バイナリ）コードに変換されなけ
ればならない。これが終了すると、減算器０〜（ｎ−
１）により、読み出しカウンタの出力を、書き込みカウ
ンタの同期され変換された出力から減算することができ
る。減算器は、カウンタの幅を法としたＡ−Ｂ減算を実
行する（A-Bsubtraction modulo the width of the cou
nters）。
【００４１】１１０６〜１１０９のような比較器は、対
応する減算器の出力を適切なしきい値（定数）と比較
し、それぞれの論理ＦＩＦＯについて１つの空きフラグ
を生成し、オプションとしてそれぞれの論理ＦＩＦＯに
ついて１つの「ほぼ空き」フラグを生成する。
【００４２】図１２は、読み出しおよび書き込みが、異
なるクロックに同期する複数論理ＦＩＦＯシステム（例
えば、複数論理ＦＩＦＯシステム９００）用の空き無し
インジケータを実現するのに好ましい回路を示す。書き
込みカウンタ１２００および読み出しカウンタ１２０２
を１つづつしか必要としないものであるが、これは「空
きの有無」を個々の論理ＦＩＦＯについてではなく、論
理ＦＩＦＯシステム全体の状態について参照している為
である。システム９００のいずれの論理ＦＩＦＯへの書
き込みであっても、システム書き込みカウンタ１２００
はインクリメントし、いずれの論理ＦＩＦＯ９００から
の読み出しであっても、システム読み出しカウンタ１２
０２はインクリメントする。空き無しインジケータは、
書き込みクロックの領域において可視でなければならな
い。従って、読み出しカウンタ１２０２はグレイコード
カウンタである。その出力は、フリップフロップ１２０
４よって書き込みクロックに同期される。フリップフロ
ップ１２０４からの同期した出力は、その後変換器１２
０６により２進コードに変換される。最後に、減算器１
２０８が、書き込みカウンタ１２００の値および読み出
しカウンタ１２０２の同期され変換された値との間の差
を判断する。差の値は、その後比較器１２１０〜１２１
４によりしきい定数と比較され、図に示すように様々な
異なるレベルの空き無しレベルの印を生成する。例え
ば、カウンタ１２００、１２０２が同じ値を含むよう初
期化された場合、図１２におけるしきい値「１」に適正
な値は、メインレジスタファイルの最高ペイロード容量
に対応する数である。しきい値「２」、「３」に適切な
値は、それぞれその数の３／４および１／２となる。そ
の他の適正な数を、アプリケーションに応じ、およびア
プリケーションにおいて関心の対象となる空き無しレベ
ルに応じ、しきい値について選択することができる。
【００４３】図１１および図１２に示す構成はまた、読
み出しおよび書き込みが共通クロックに同期するシステ
ム（例えば、複数論理ＦＩＦＯシステム４００、１００
０）においても変更することなく機能する。しかし、複
数論理ＦＩＦＯシステム４００や１０００のように読み
出しおよび書き込みが共通クロックに同期する場合、空
き有りおよび空き無しインジケータをより簡略化するこ
とができる。空き有りインジケータを作るのに、それぞ
れの論理ＦＩＦＯに単一のアップ／ダウン・カウンタを
使用することができる。同期技術は全く必要無い。
【００４４】この発明を実施例に関連させて詳細にわた
って説明してきたが、記述した実施例はあくまで例とし
て提示したものであり、限定的なものでは無い。当該技
術分野の当業者には明らかであるが、特許請求の範囲に
規定される本発明の精神および範囲から離れること無
く、説明した実施例の形態および詳細に対して様々な変
更が可能である。
【００４５】この発明は、以下の実施態様を含む。 （１）論理ＦＩＦＯの待ち行列に入れる書き込みデータ
を受け取る書き込みデータ入力（１０４）と、どの論理
ＦＩＦＯの待ち行列に書き込みデータを入れるべきかを
示す書き込みＦＩＦＯ番号入力（１０６）と、論理ＦＩ
ＦＯの待ち行列から取り出した読み出しデータを出力す
る読み出しデータ出力（１１４）と、どの論理ＦＩＦＯ
の待ち行列から読み出しデータを取り出すべきかを示す
読み出しＦＩＦＯ番号入力（１１２）と、それぞれの論
理ＦＩＦＯについて１つの連結リスト・データ構造を形
成するよう、リンクデータ（５０４）に関連してペイロ
ードデータ（５０２）を格納するメインレジスタファイ
ル（４１８）と、それぞれの論理ＦＩＦＯについて１つ
の書き込みポインタを格納する書き込みポインタ・レジ
スタファイル（４１６）と、それぞれの論理ＦＩＦＯに
ついて１つの読み出しポインタを格納する読み出しポイ
ンタ・レジスタファイル（４１４）と、前記メインレジ
スタファイル（４１８）におけるレジスタに対応する空
きレジスタアドレスを示す空きレジスタ識別部（４２
０）と、データ経路および制御回路とを備えた複数論理
ＦＩＦＯシステムであって、該データ経路および制御回
路が、書き込みデータの語が論理ＦＩＦＯの待ち行列に
入れられるとき、前記書き込みＦＩＦＯ番号入力に応答
して、アクティブ書き込みポインタ・レジスタが前記書
き込みポインタ・レジスタファイル内で選択され、該ア
クティブ書き込みポインタ・レジスタの内容に応答し
て、宛先レジスタが前記メインレジスタファイル内で選
択され、前記書き込みデータ入力に示された書き込みデ
ータの語が、前記宛先レジスタのペイロード・データフ
ィールドにロードされ、前記空きレジスタアドレスが、
前記アクティブ書き込みポインタ・レジスタおよび前記
宛先レジスタのリンク・データフィールドの両方にロー
ドされ、読み出しデータの語が、論理ＦＩＦＯの待ち行
列から取り出されるとき、前記読み出しＦＩＦＯ番号入
力に応答して、アクティブ読み出しポインタ・レジスタ
が前記読み出しポインタ・レジスタファイル内で選択さ
れ、該アクティブ読み出しポインタ・レジスタの内容に
応答して、ソースレジスタが前記メインレジスタファイ
ル内で選択され、前記読み出しデータの語が、前記ソー
スレジスタのペイロード・データフィールドから前記読
み出しデータ出力へと転送され、前記ソースレジスタの
リンクデータ・フィールドの内容が、前記アクティブ読
み出しポインタ・レジスタにロードされるよう構成され
た複数論理ＦＩＦＯシステム（１００）。
【００４６】（２）空きレジスタ識別部（４２０）が、
アレイにおけるそれぞれの記憶セルが前記メインレジス
タファイルにおける１つのレジスタに対応する記憶セル
アレイ（８０２）と、前記メインレジスタファイル内の
対応するレジスタに関わる待ち行列に入れる処理および
待ち行列から取り出す処理にそれぞれ応答して、前記記
憶セルを個々にセット（８０６）およびリセット（８０
４）する回路と、前記記憶セルの集まった状態に応答し
て、空きレジスタアドレスを生成する優先順位エンコー
ダ（８０８）と、を備える請求項１に記載の複数論理Ｆ
ＩＦＯシステム（１００）。
【００４７】（３）空きレジスタ識別部（４２０）が従
来型ＦＩＦＯバッファ（９２０）を備え、該従来型ＦＩ
ＦＯバッファ（９２０）が、論理ＦＩＦＯの待ち行列か
ら読み出しデータの語が取り出される度に、前記ソース
レジスタのアドレスを、その内容の新たな要素として待
ち行列に入れるよう動作することができ、該従来型ＦＩ
ＦＯバッファ（９２０）が、書き込みデータの語が論理
ＦＩＦＯの待ち行列に入れられる度に、その内容の１要
素を待ち行列から取り出すよう動作することができ、前
記空きレジスタアドレスが、該従来型ＦＩＦＯバッファ
（９２０）の出力から得られるようにした請求項１に記
載の複数論理ＦＩＦＯシステム。
【００４８】（４）空きレジスタ識別部（４２０）が、
複数論理ＦＩＦＯシステム（１０１８）内に追加論理Ｆ
ＩＦＯバッファを備え、該追加論理ＦＩＦＯバッファ
が、論理ＦＩＦＯの待ち行列から読み出しデータの語が
取り出される度に、前記ソースレジスタのアドレスを、
その内容の新たな要素として待ち行列に入れるよう動作
することができ、該追加論理ＦＩＦＯバッファが、書き
込みデータの語が論理ＦＩＦＯの待ち行列に入れられる
度に、その内容の１要素を待ち行列から取り出すように
動作することができ、前記空きレジスタアドレスが、追
加論理ＦＩＦＯバッファの出力から得られるようにした
請求項１に記載の複数論理ＦＩＦＯシステム。
【００４９】（５）メインレジスタファイル（４１８）
内の空きレジスタに対応する空きレジスタアドレス（４
２６）を決定するステップと、書き込みＦＩＦＯ番号
（４０４）に応答して書き込みポインタ・レジスタファ
イル（４１６）内でアクティブ書き込みポインタ・レジ
スタを選択するステップと、前記アクティブ書き込みポ
インタ・レジスタの内容に応答して前記メインレジスタ
ファイル（４１８）内で宛先レジスタを選択する（４２
２）ステップと、書き込みデータの語（４０２）を前記
宛先レジスタのペイロード・データフィールド（５０
２）にロードするステップと、前記空きレジスタアドレ
ス（４２６）を、前記宛先レジスタのリンク・データフ
ィールド（５０４）および前記アクティブ書き込みポイ
ンタ・レジスタにロードするステップと、を含む書き込
みデータの語（４０２）を論理ＦＩＦＯの待ち行列に入
れる方法。
【００５０】（６）前記空きレジスタアドレス（４２
６）を決定するステップが、記憶セルアレイ（８０２）
を維持するステップであって、該アレイにおけるそれぞ
れの記憶セルが、前記メインレジスタファイル（４１
８）の異なるレジスタに対応し、前記メインレジスタフ
ァイル（４１８）の対応するレジスタが空いているかど
うかを示すステップと、前記記憶セルアレイの出力を、
入力として優先順位エンコーダ（８０８）に与えるステ
ップとを含む請求項５に記載の方法。
【００５１】（７）前記空きレジスタアドレス（４２
６）を決定するステップが、従来型ＦＩＦＯバッファ
（９２０）の待ち行列から１つの要素を取り出すステッ
プを含み、該従来型ＦＩＦＯバッファが、前記メインレ
ジスタファイル（４１８）における空きレジスタのアド
レスを含むようにした請求項５に記載の方法。
【００５２】（８）前記空きレジスタアドレス（４２
６）を決定するステップが、前記メインレジスタファイ
ル（１０１８）内の追加論理ＦＩＦＯバッファの待ち行
列から１つの要素を取り出すステップと含み、該追加論
理ＦＩＦＯバッファが、前記メインレジスタファイル
（１０１８）内の空きレジスタのアドレスを含むように
した請求項５に記載の方法。
【００５３】（９）読み出しＦＩＦＯ番号（４０８）に
応答してアクティブ読み出しポインタ・レジスタを読み
出しポインタ・レジスタファイル内で選択するステップ
と、該アクティブ読み出しポインタ・レジスタの内容に
応答してソースレジスタをメインレジスタファイル（４
１８）内で選択するステップと、読み出しデータ語を前
記ソースレジスタのペイロード・データフィールド（５
０２）から得るステップと、前記ソースレジスタのリン
ク・データフィールド（５０４）の内容を前記アクティ
ブ読み出しポインタ・レジスタにロードするステップ
と、を含む論理ＦＩＦＯの待ち行列からから読み出しデ
ータの語を取り出す方法。
【００５４】
【発明の効果】単一メモリ構造の最大記憶容量を、シス
テム稼働中に複数の独立したＦＩＦＯ間に動的に割り振
ることにより、記憶容量の無駄を回避することができ
る。
【図面の簡単な説明】
【図１】この発明の１実施例に基づく複数論理ＦＩＦＯ
システムの好ましい入力および出力を示す概略図。
【図２】図１の複数論理ＦＩＦＯシステムの好ましい書
き込みタイミングを示すタイミング図。
【図３】図１の複数論理ＦＩＦＯシステムの好ましい読
み出しタイミングを示すタイミング図。
【図４】この発明の第１の実施例に従う複数論理ＦＩＦ
Ｏシステムの概略を示すブロック図。
【図５】図４のメインレジスタファイルのそれぞれのレ
ジスタに含まれる好ましいビットフィールドを示すブロ
ック図。
【図６】デコード／ゲート機能ブロックの一例の概略を
示すブロック図。
【図７】レジスタファイルの一例の概略を示すブロック
図。
【図８】図４の空きレジスタ識別部の好ましい設計を示
すブロック図。
【図９】この発明の第２の実施例に従う複数論理ＦＩＦ
Ｏシステムの概略を示すブロック図。
【図１０】この発明の第３の実施例に従う複数論理ＦＩ
ＦＯシステムの概略を示すブロック図。
【図１１】複数論理ＦＩＦＯシステムにおける論理ＦＩ
ＦＯに空き有りインジケータを実現するのに好ましい回
路を概略的に示すブロック図。
【図１２】複数論理ＦＩＦＯシステムに空き無しインジ
ケータを実現するのに好ましい回路を概略的に示すブロ
ック図。
【符号の説明】
１００ 複数論理ＦＩＦＯシステム １０４ 書き込みデータ入力 １０６ 書き込みＦＩＦＯ番号入力 １１２ 読み出しＦＩＦＯ番号入力 １１４ 読み出しデータ出力 ４１４ 読み出しポインタ・レジスタファイル ４１６ 書き込みポインタ・レジスタファイル ４１８ メインレジスタファイル ４２０：空きレジスタ識別部 ５０２：ペイロードデータ ５０４：リンクデータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】論理ＦＩＦＯの待ち行列に入れる書き込み
    データを受け取る書き込みデータ入力と、 どの論理ＦＩＦＯの待ち行列に書き込みデータを入れる
    べきかを示す書き込みＦＩＦＯ番号入力と、 論理ＦＩＦＯの待ち行列から取り出した読み出しデータ
    を出力する読み出しデータ出力と、 どの論理ＦＩＦＯの待ち行列から読み出しデータを取り
    出すべきかを示す読み出しＦＩＦＯ番号入力と、 それぞれの論理ＦＩＦＯについて１つの連結リスト・デ
    ータ構造を形成するよう、リンクデータに関連してペイ
    ロードデータを格納するメインレジスタファイルと、 それぞれの論理ＦＩＦＯについて１つの書き込みポイン
    タを格納する書き込みポインタ・レジスタファイルと、 それぞれの論理ＦＩＦＯについて１つの読み出しポイン
    タを格納する読み出しポインタ・レジスタファイルと、 前記メインレジスタファイル内のレジスタに対応する空
    きレジスタアドレスを示す空きレジスタ識別部と、 データ経路および制御回路とを備えた複数論理ＦＩＦＯ
    システムであって、該データ経路および制御回路が、書
    き込みデータ語が論理ＦＩＦＯの待ち行列に入れられる
    とき、前記書き込みＦＩＦＯ番号入力に応答して、アク
    ティブ書き込みポインタ・レジスタが前記書き込みポイ
    ンタ・レジスタファイル内で選択され、該アクティブ書
    き込みポインタ・レジスタの内容に応答して、宛先レジ
    スタが前記メインレジスタファイル内で選択され、前記
    書き込みデータ入力に呈示された書き込みデータ語が、
    前記宛先レジスタのペイロード・データフィールドにロ
    ードされ、前記空きレジスタアドレスが、前記アクティ
    ブ書き込みポインタ・レジスタおよび前記宛先レジスタ
    のリンク・データフィールドの両方にロードされ、 読み出しデータ語が論理ＦＩＦＯの待ち行列から取り出
    されるとき、前記読み出しＦＩＦＯ番号入力に応答し
    て、アクティブ読み出しポインタ・レジスタが前記読み
    出しポインタ・レジスタファイル内で選択され、該アク
    ティブ読み出しポインタ・レジスタの内容に応答して、
    ソースレジスタが前記メインレジスタファイル内で選択
    され、読み出しデータ語が、前記ソースレジスタのペイ
    ロード・データフィールドから前記読み出しデータ出力
    へと転送され、前記ソースレジスタのリンクデータ・フ
    ィールドの内容が、前記アクティブ読み出しポインタ・
    レジスタにロードされるよう構成された複数論理ＦＩＦ
    Ｏシステム。
JP30700799A 1998-10-30 1999-10-28 複数論理ｆｉｆｏシステム Pending JP2000148444A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US183705 1980-09-03
US09/183,705 US6269413B1 (en) 1998-10-30 1998-10-30 System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections

Publications (1)

Publication Number Publication Date
JP2000148444A true JP2000148444A (ja) 2000-05-30

Family

ID=22673985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30700799A Pending JP2000148444A (ja) 1998-10-30 1999-10-28 複数論理ｆｉｆｏシステム

Country Status (2)

Country Link
US (1) US6269413B1 (ja)
JP (1) JP2000148444A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397502B1 (ko) * 2001-07-10 2003-09-13 엘지전자 주식회사 다중처리시스템의 프로세서 유닛간 동적 인터페이스 방법
CN113272796A (zh) * 2018-11-21 2021-08-17 圣巴诺瓦系统公司 可重配置的数据处理器的配置卸载

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6996820B1 (en) * 1999-04-05 2006-02-07 Cisco Technology, Inc. Efficient multiple priority list memory system
US20060034275A1 (en) 2000-05-03 2006-02-16 At&T Laboratories-Cambridge Ltd. Data transfer, synchronising applications, and low latency networks
US6370600B1 (en) * 1999-05-25 2002-04-09 Advanced Micro Devices, Inc. Staging buffer for translating clock domains when source clock frequency exceeds target clock frequency
US6434640B1 (en) 1999-05-25 2002-08-13 Advanced Micro Devices, Inc. Unload counter adjust logic for a receiver buffer
US6564271B2 (en) 1999-06-09 2003-05-13 Qlogic Corporation Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
US6546451B1 (en) * 1999-09-30 2003-04-08 Silicon Graphics, Inc. Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller
US6622198B2 (en) * 2000-08-31 2003-09-16 United Memories, Inc. Look-ahead, wrap-around first-in, first-out integrated (FIFO) circuit device architecture
US6658525B1 (en) * 2000-09-28 2003-12-02 International Business Machines Corporation Concurrent access of an unsegmented buffer by writers and readers of the buffer
US6925506B1 (en) * 2000-09-29 2005-08-02 Cypress Semiconductor Corp. Architecture for implementing virtual multiqueue fifos
US6851000B2 (en) * 2000-10-03 2005-02-01 Broadcom Corporation Switch having flow control management
US6546461B1 (en) 2000-11-22 2003-04-08 Integrated Device Technology, Inc. Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein
US6492881B2 (en) * 2001-01-31 2002-12-10 Compaq Information Technologies Group, L.P. Single to differential logic level interface for computer systems
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US6795360B2 (en) 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US6952791B2 (en) * 2001-12-03 2005-10-04 Broadcom Corporation Method and circuit for initializing a de-skewing buffer in a clock forwarded system
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US7319669B1 (en) 2002-11-22 2008-01-15 Qlogic, Corporation Method and system for controlling packet flow in networks
US7738496B1 (en) 2002-12-31 2010-06-15 Cypress Semiconductor Corporation Device that provides the functionality of dual-ported memory using single-ported memory for multiple clock domains
US7330927B1 (en) * 2003-05-07 2008-02-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus and methodology for a pointer manager
US8447900B1 (en) 2003-06-12 2013-05-21 Marvell International Ltd. Adaptive multiple FIFO scheme
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7234101B1 (en) 2003-08-27 2007-06-19 Qlogic, Corporation Method and system for providing data integrity in storage systems
US7219263B1 (en) 2003-10-29 2007-05-15 Qlogic, Corporation Method and system for minimizing memory corruption
JP2005157444A (ja) * 2003-11-20 2005-06-16 Toshiba Corp Ｆｉｆｏ制御回路
US7934057B1 (en) 2003-12-24 2011-04-26 Cypress Semiconductor Corporation Logic for implementing a dual clock domain read access with predictable timing for bi-directional inputs/outputs
US7042792B2 (en) * 2004-01-14 2006-05-09 Integrated Device Technology, Inc. Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7200693B2 (en) * 2004-08-27 2007-04-03 Micron Technology, Inc. Memory system and method having unidirectional data buses
US7577772B2 (en) * 2004-09-08 2009-08-18 Qlogic, Corporation Method and system for optimizing DMA channel selection
US20060064531A1 (en) * 2004-09-23 2006-03-23 Alston Jerald K Method and system for optimizing data transfer in networks
US7676611B2 (en) * 2004-10-01 2010-03-09 Qlogic, Corporation Method and system for processing out of orders frames
US7380030B2 (en) 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US7398335B2 (en) * 2004-11-22 2008-07-08 Qlogic, Corporation Method and system for DMA optimization in host bus adapters
US7164425B2 (en) * 2004-12-21 2007-01-16 Qlogic Corporation Method and system for high speed network application
US7392437B2 (en) 2005-01-20 2008-06-24 Qlogic, Corporation Method and system for testing host bus adapters
US7209405B2 (en) * 2005-02-23 2007-04-24 Micron Technology, Inc. Memory device and method having multiple internal data buses and memory bank interleaving
US7231480B2 (en) * 2005-04-06 2007-06-12 Qlogic, Corporation Method and system for receiver detection in PCI-Express devices
US7281077B2 (en) * 2005-04-06 2007-10-09 Qlogic, Corporation Elastic buffer module for PCI express devices
US20060230052A1 (en) * 2005-04-12 2006-10-12 Parama Networks, Inc. Compact and hitlessly-resizable multi-channel queue
US7555577B2 (en) * 2005-05-13 2009-06-30 Texas Instruments Incorporated Data transfer apparatus with channel controller and transfer controller capable of slave and standalone operation
US20070028027A1 (en) * 2005-07-26 2007-02-01 Micron Technology, Inc. Memory device and method having separate write data and read data buses
US7797467B2 (en) 2005-11-01 2010-09-14 Lsi Corporation Systems for implementing SDRAM controllers, and buses adapted to include advanced high performance bus features
US7461195B1 (en) 2006-03-17 2008-12-02 Qlogic, Corporation Method and system for dynamically adjusting data transfer rates in PCI-express devices
US8145809B1 (en) 2007-03-09 2012-03-27 Cypress Semiconductor Corporation Busy detection logic for asynchronous communication port
JP2008293484A (ja) * 2007-04-27 2008-12-04 Panasonic Corp バッファメモリ共有装置
US20090086750A1 (en) * 2007-09-27 2009-04-02 Integrated Device Technology, Inc. Non-Random Access Rapid I/O Endpoint In A Multi-Processor System
US7945716B2 (en) * 2007-09-27 2011-05-17 Integrated Device Technology, Inc. Serial buffer supporting virtual queue to physical memory mapping
US8681526B2 (en) * 2008-07-02 2014-03-25 Cradle Ip, Llc Size and retry programmable multi-synchronous FIFO
US8832393B2 (en) 2012-04-18 2014-09-09 Lsi Corporation Alignment for multiple FIFO pointers
US9395924B2 (en) * 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
JP6056576B2 (ja) * 2013-03-18 2017-01-11 富士通株式会社 割り込み要因を特定する方法及び装置
US10346381B2 (en) * 2013-11-14 2019-07-09 Facebook, Inc. Atomic update operations in a data storage system
US20150324136A1 (en) * 2014-05-07 2015-11-12 Lsi Corporation Storage system having fifo storage and reserved storage
CN104636087B (zh) * 2015-02-09 2018-06-26 华为技术有限公司 读取数据的控制方法和装置
KR102624808B1 (ko) 2016-07-13 2024-01-17 삼성전자주식회사 멀티 랭크로 구성된 메모리와 인터페이싱을 수행하는 인터페이스 회로

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757440A (en) * 1984-04-02 1988-07-12 Unisys Corporation Pipelined data stack with access through-checking
US5133062A (en) * 1986-03-06 1992-07-21 Advanced Micro Devices, Inc. RAM buffer controller for providing simulated first-in-first-out (FIFO) buffers in a random access memory
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
US5163046A (en) 1989-11-30 1992-11-10 At&T Bell Laboratories Dynamic window sizing in a data network
US5014265A (en) 1989-11-30 1991-05-07 At&T Bell Laboratories Method and apparatus for congestion control in a data network
US5247626A (en) * 1990-05-29 1993-09-21 Advanced Micro Devices, Inc. Fddi controller having flexible buffer management
US5210749A (en) * 1990-05-29 1993-05-11 Advanced Micro Devices, Inc. Configuration of srams as logical fifos for transmit and receive of packet data
US5136582A (en) * 1990-05-29 1992-08-04 Advanced Micro Devices, Inc. Memory management system and method for network controller
US5043981A (en) * 1990-05-29 1991-08-27 Advanced Micro Devices, Inc. Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO
US5325487A (en) * 1990-08-14 1994-06-28 Integrated Device Technology, Inc. Shadow pipeline architecture in FIFO buffer
US5426639A (en) * 1991-11-29 1995-06-20 At&T Corp. Multiple virtual FIFO arrangement
US5444853A (en) * 1992-03-31 1995-08-22 Seiko Epson Corporation System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US5442390A (en) 1993-07-07 1995-08-15 Digital Equipment Corporation Video on demand with memory accessing and or like functions
US5414455A (en) 1993-07-07 1995-05-09 Digital Equipment Corporation Segmented video on demand system
CA2130064C (en) * 1993-10-27 1999-05-18 Cory A. Cherichetti Method and apparatus for transferring data between a host processor and a subsystem processor in a data processing system
US6049802A (en) * 1994-06-27 2000-04-11 Lockheed Martin Corporation System and method for generating a linked list in a computer memory
US5553061A (en) * 1994-06-27 1996-09-03 Loral Fairchild Corporation Packet processor having service priority and loss priority features
US5487061A (en) * 1994-06-27 1996-01-23 Loral Fairchild Corporation System and method for providing multiple loss and service priorities
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
US5521916A (en) * 1994-12-02 1996-05-28 At&T Corp. Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
US5519701A (en) * 1995-03-29 1996-05-21 International Business Machines Corporation Architecture for high performance management of multiple circular FIFO storage means
US5604742A (en) * 1995-05-31 1997-02-18 International Business Machines Corporation Communications system and method for efficient management of bandwidth in a FDDI station
US5625625A (en) 1995-07-07 1997-04-29 Sun Microsystems, Inc. Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system
US5937205A (en) * 1995-12-06 1999-08-10 International Business Machines Corporation Dynamic queue prioritization by modifying priority value based on queue's level and serving less than a maximum number of requests per queue
US5850568A (en) * 1995-12-22 1998-12-15 Cypress Semiconductor Corporation Circuit having plurality of carry/sum adders having read count, write count, and offset inputs to generate an output flag in response to FIFO fullness
US6044225A (en) * 1996-03-13 2000-03-28 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller
US5797043A (en) * 1996-03-13 1998-08-18 Diamond Multimedia Systems, Inc. System for managing the transfer of data between FIFOs within pool memory and peripherals being programmable with identifications of the FIFOs
US5987590A (en) * 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
US6081852A (en) * 1996-04-26 2000-06-27 Texas Instruments Incorporated Packet data transferring system for autonomously operating a DMA by autonomous boot mode select signal wherein the DMA is enabled to at least one program control list
US6006286A (en) * 1996-04-26 1999-12-21 Texas Instruments Incorporated System for controlling data packet transfers by associating plurality of data packet transfer control instructions in packet control list including plurality of related logical functions
SG77135A1 (en) * 1996-04-26 2000-12-19 Texas Instruments Inc Method and system for assigning a channel number to a received data packet
US5996032A (en) * 1996-04-30 1999-11-30 Texas Instruments Incorporated System for writing a plurality of data bits less than from the total number of bits in a data register using a single register write operation
JPH1040211A (ja) * 1996-04-30 1998-02-13 Texas Instr Inc <Ti> パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路
US5974516A (en) * 1996-10-18 1999-10-26 Samsung Electronics Co., Ltd. Byte-writable two-dimensional FIFO buffer having storage locations with fields indicating storage location availability and data ordering
US6141744A (en) * 1997-03-24 2000-10-31 Texas Instruments Incorporated PC circuits, systems and methods
US5974483A (en) * 1997-05-21 1999-10-26 Microsoft Corporation Multiple transparent access to in put peripherals
US6137807A (en) * 1997-12-05 2000-10-24 Whittaker Corporation Dual bank queue memory and queue control system
US6188699B1 (en) * 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6134625A (en) * 1998-02-18 2000-10-17 Intel Corporation Method and apparatus for providing arbitration between multiple data streams
US6151644A (en) * 1998-04-17 2000-11-21 I-Cube, Inc. Dynamically configurable buffer for a computer network
US6178473B1 (en) * 1998-10-15 2001-01-23 Compaq Computer Corporation System for selectively incrementing a count number of an associated node only when the node is put in use in conjunction with a successful compare and swap operation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397502B1 (ko) * 2001-07-10 2003-09-13 엘지전자 주식회사 다중처리시스템의 프로세서 유닛간 동적 인터페이스 방법
CN113272796A (zh) * 2018-11-21 2021-08-17 圣巴诺瓦系统公司 可重配置的数据处理器的配置卸载
CN113272796B (zh) * 2018-11-21 2023-03-24 圣巴诺瓦系统公司 可重配置的数据处理器

Also Published As

Publication number Publication date
US6269413B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
JP2000148444A (ja) 複数論理ｆｉｆｏシステム
US6304936B1 (en) One-to-many bus bridge using independently and simultaneously selectable logical FIFOS
US4888741A (en) Memory with cache register interface structure
US5596540A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US8861515B2 (en) Method and apparatus for shared multi-bank memory in a packet switching system
US5587953A (en) First-in-first-out buffer memory
US7925804B2 (en) FIFO device and method of storing data in FIFO buffer
US6430666B1 (en) Linked list memory and method therefor
US7327674B2 (en) Prefetching techniques for network interfaces
JPH037300B2 (ja)
US7870310B2 (en) Multiple counters to relieve flag restriction in a multi-queue first-in first-out memory system
EP1402340B1 (en) First-in, first-out memory system and method thereof
US7257687B2 (en) Synchronization of active flag and status bus flags in a multi-queue first-in first-out memory system
US20030056073A1 (en) Queue management method and system for a shared memory switch
US6640267B1 (en) Architecture for multi-queue storage element
US20050091465A1 (en) FIFO memory with single port memory modules for allowing simultaneous read and write operations
US7523232B2 (en) Mark/re-read and mark/re-write operations in a multi-queue first-in first-out memory system
EP1811370A2 (en) A first-in first-out (FIFO) memory architecture providing multiport functionality
WO2001042926A1 (en) Interface for a memory unit
KR20010089024A (ko) 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법
US8094819B1 (en) Method and apparatus for high agility cryptographic key manager
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
EP0789303A1 (en) Memory system and a data communication system
KR100358178B1 (ko) 공유메모리 스위치에서의 멀티캐스팅 장치 및 그 방법
JP2006510083A (ja) ハードウエアにおける構成可能なメモリ分割