JP2000122989A - ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体 - Google Patents
ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体Info
- Publication number
- JP2000122989A JP2000122989A JP10315445A JP31544598A JP2000122989A JP 2000122989 A JP2000122989 A JP 2000122989A JP 10315445 A JP10315445 A JP 10315445A JP 31544598 A JP31544598 A JP 31544598A JP 2000122989 A JP2000122989 A JP 2000122989A
- Authority
- JP
- Japan
- Prior art keywords
- input
- log
- output
- neural network
- similarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＭを対象として過学習の検出や修正を行
うニューラルネット学習制御装置及び学習制御方法並び
に学習制御プログラムを格納した記憶媒体を提供する。 【解決手段】 ＳＯＭ１０の入力パタンを蓄積した入力
ログ２０と、ＳＯＭ１０の出力を入力ログ２０の入力パ
タンに対応させて蓄積した出力ログ３０とを入力するロ
グ入力部４１と、ログ入力部４１により入力した入力ロ
グ２０及び出力ログ３０に対して、値が同一である出力
ごとに、対応する全ての入力パタンを比較して類似非類
似を判断する類似チェック部４２と、類似チェック部４
２による判断結果に応じてＳＯＭ１０の学習制御を行う
制御信号出力部４３とを備える。
うニューラルネット学習制御装置及び学習制御方法並び
に学習制御プログラムを格納した記憶媒体を提供する。 【解決手段】 ＳＯＭ１０の入力パタンを蓄積した入力
ログ２０と、ＳＯＭ１０の出力を入力ログ２０の入力パ
タンに対応させて蓄積した出力ログ３０とを入力するロ
グ入力部４１と、ログ入力部４１により入力した入力ロ
グ２０及び出力ログ３０に対して、値が同一である出力
ごとに、対応する全ての入力パタンを比較して類似非類
似を判断する類似チェック部４２と、類似チェック部４
２による判断結果に応じてＳＯＭ１０の学習制御を行う
制御信号出力部４３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、相互結合型ニュー
ラルネット（ＳＯＭ：Ｓｅｌｆ Ｏｒｇａｎｉｚａｔｉ
ｏｎ Ｍａｐ）を対象として過学習の検出及び修正を行
うニューラルネット学習制御装置及び学習制御方法並び
に学習制御プログラムを格納した記憶媒体に関する。
ラルネット（ＳＯＭ：Ｓｅｌｆ Ｏｒｇａｎｉｚａｔｉ
ｏｎ Ｍａｐ）を対象として過学習の検出及び修正を行
うニューラルネット学習制御装置及び学習制御方法並び
に学習制御プログラムを格納した記憶媒体に関する。
【０００２】
【従来の技術】従来、ニューラルネットの過学習検出方
法及び修正方法として、パーセプトロン型ニューラルネ
ットに関するものは多数提案されている。パーセプトロ
ン型ニューラルネットでは、入力とそれに対する正しい
出力（解答）を予めユーザが設定しておく。ニューラル
ネットはその入力に対する出力と解答を比較し、その誤
差を最小にするように内部状態を変更する。この場合、
過学習の検出は誤差の異常を判断し、修正は誤差が小さ
くなるように状態を変更することによって行われる。こ
の種の従来のニューラルネットの過学習の検出及び修正
を行う技術としては、例えば、特開平８−２４９３０３
号公報や特開平８−３１４８７９号公報に開示された技
術がある。
法及び修正方法として、パーセプトロン型ニューラルネ
ットに関するものは多数提案されている。パーセプトロ
ン型ニューラルネットでは、入力とそれに対する正しい
出力（解答）を予めユーザが設定しておく。ニューラル
ネットはその入力に対する出力と解答を比較し、その誤
差を最小にするように内部状態を変更する。この場合、
過学習の検出は誤差の異常を判断し、修正は誤差が小さ
くなるように状態を変更することによって行われる。こ
の種の従来のニューラルネットの過学習の検出及び修正
を行う技術としては、例えば、特開平８−２４９３０３
号公報や特開平８−３１４８７９号公報に開示された技
術がある。
【０００３】しかし、相互結合型ニューラルネット（Ｓ
ＯＭ）に対する過学習の検出及び修正を行う技術に関し
ては、主だった提案がされていなかった。
ＯＭ）に対する過学習の検出及び修正を行う技術に関し
ては、主だった提案がされていなかった。
【０００４】ＳＯＭにおいては正しい出力（解答）は存
在せず、入力列をその類似度に応じて出力マップ上に振
り分けるという出力方法をとる。すなわち、類似してい
る入力同士は出力位置が近く、そうでない入力同士は出
力位置が遠くなる。ＳＯＭは、限られた出力マップ上に
最適に配置を行えるように自己組織的に状態を変える
（自己組織化）ニューラルネットといえる。そのため、
何をもって過学習と判断するかが不明確であり、また異
常があってもどのように修正すればよいか明確なアルゴ
リズムが存在しなかった。
在せず、入力列をその類似度に応じて出力マップ上に振
り分けるという出力方法をとる。すなわち、類似してい
る入力同士は出力位置が近く、そうでない入力同士は出
力位置が遠くなる。ＳＯＭは、限られた出力マップ上に
最適に配置を行えるように自己組織的に状態を変える
（自己組織化）ニューラルネットといえる。そのため、
何をもって過学習と判断するかが不明確であり、また異
常があってもどのように修正すればよいか明確なアルゴ
リズムが存在しなかった。
【０００５】なお、自己組織化の概念に関しては、例え
ば、文献「自己組織化マップ」（Ｔ．コホネン著、徳高
平蔵訳、シュプリンガー・フェアラーク東京）に詳細に
説明されている。
ば、文献「自己組織化マップ」（Ｔ．コホネン著、徳高
平蔵訳、シュプリンガー・フェアラーク東京）に詳細に
説明されている。
【０００６】
【発明が解決しようとする課題】上述したように、従
来、ＳＯＭにおいては、過学習の検出方法及び修正方法
が確立していないため、ＳＯＭを対象として過学習の検
出や修正を行う学習制御手段が存在しないという欠点が
あった。
来、ＳＯＭにおいては、過学習の検出方法及び修正方法
が確立していないため、ＳＯＭを対象として過学習の検
出や修正を行う学習制御手段が存在しないという欠点が
あった。
【０００７】本発明は、上記従来の欠点を解決し、ＳＯ
Ｍを対象として過学習の検出や修正を行うニューラルネ
ット学習制御装置及び学習制御方法並びに学習制御プロ
グラムを格納した記憶媒体を提供することを目的とす
る。
Ｍを対象として過学習の検出や修正を行うニューラルネ
ット学習制御装置及び学習制御方法並びに学習制御プロ
グラムを格納した記憶媒体を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記の目的を達成する本
発明のニューラルネット学習制御装置は、相互型ニュー
ラルネットの入力パタンを蓄積した入力ログと、前記相
互型ニューラルネットの出力を前記入力ログの前記入力
パタンに対応させて蓄積した出力ログとを入力するログ
入力手段と、前記ログ入力手段により入力した前記入力
ログ及び前記出力ログに対して、値が同一である前記出
力ごとに、対応する全ての前記入力パタンを比較して類
似非類似を判断する類似チェック手段と、前記類似チェ
ック手段による判断結果に応じて前記相互型ニューラル
ネットの学習制御を行う制御手段とを備えることを特徴
とする。
発明のニューラルネット学習制御装置は、相互型ニュー
ラルネットの入力パタンを蓄積した入力ログと、前記相
互型ニューラルネットの出力を前記入力ログの前記入力
パタンに対応させて蓄積した出力ログとを入力するログ
入力手段と、前記ログ入力手段により入力した前記入力
ログ及び前記出力ログに対して、値が同一である前記出
力ごとに、対応する全ての前記入力パタンを比較して類
似非類似を判断する類似チェック手段と、前記類似チェ
ック手段による判断結果に応じて前記相互型ニューラル
ネットの学習制御を行う制御手段とを備えることを特徴
とする。
【０００９】請求項２の本発明のニューラルネット学習
制御装置は、前記類似チェック手段が、前記入力パタン
を複数の領域に分割し、該領域ごとに入力パタン間にお
ける類似非類似の判断を行うことを特徴とする。
制御装置は、前記類似チェック手段が、前記入力パタン
を複数の領域に分割し、該領域ごとに入力パタン間にお
ける類似非類似の判断を行うことを特徴とする。
【００１０】上記の目的を達成する他の本発明のニュー
ラルネットの学習制御方法は、相互型ニューラルネット
の入力パタンを入力ログに蓄積する工程と、前記相互型
ニューラルネットの出力を前記入力ログの前記入力パタ
ンに対応させて出力ログに蓄積する工程と、蓄積された
前記入力ログ及び前記出力ログに対して、値が同一であ
る前記出力ごとに、対応する全ての前記入力パタンを比
較して、類似非類似を判断する工程と、前記類似判断工
程による判断結果に応じて前記相互型ニューラルネット
の学習制御を行う工程とを含むことを特徴とする。
ラルネットの学習制御方法は、相互型ニューラルネット
の入力パタンを入力ログに蓄積する工程と、前記相互型
ニューラルネットの出力を前記入力ログの前記入力パタ
ンに対応させて出力ログに蓄積する工程と、蓄積された
前記入力ログ及び前記出力ログに対して、値が同一であ
る前記出力ごとに、対応する全ての前記入力パタンを比
較して、類似非類似を判断する工程と、前記類似判断工
程による判断結果に応じて前記相互型ニューラルネット
の学習制御を行う工程とを含むことを特徴とする。
【００１１】請求項４の本発明のニューラルネットの学
習制御方法は、前記類似判断工程において、前記入力パ
タンを複数の領域に分割し、該領域ごとに入力パタン間
における類似非類似の判断を行うことを特徴とする。
習制御方法は、前記類似判断工程において、前記入力パ
タンを複数の領域に分割し、該領域ごとに入力パタン間
における類似非類似の判断を行うことを特徴とする。
【００１２】請求項５の本発明のニューラルネットの学
習制御方法は、前記学習制御工程が、前記相互型ニュー
ラルネットが前記入力ログに蓄積されている全ての前記
入力パタンを最入力して処理し、出力を前記出力ログに
蓄積する工程と、前記入力ログの前記入力パタンと前記
出力ログに新たに蓄積された前記出力とを対にして、前
記類似判断工程による判断結果にしたがって、通常の学
習よりも泡の大きさを大きくとって、自己組織化を行う
工程とを含むことを特徴とする。
習制御方法は、前記学習制御工程が、前記相互型ニュー
ラルネットが前記入力ログに蓄積されている全ての前記
入力パタンを最入力して処理し、出力を前記出力ログに
蓄積する工程と、前記入力ログの前記入力パタンと前記
出力ログに新たに蓄積された前記出力とを対にして、前
記類似判断工程による判断結果にしたがって、通常の学
習よりも泡の大きさを大きくとって、自己組織化を行う
工程とを含むことを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図２は、本発明の一実施形態によるニュー
ラルネット学習制御装置（以下、単に学習制御装置と称
す）の構成を示すブロック図である。また、図１は、相
互結合型ニューラルネット（ＳＯＭ）に本実施形態の学
習制御装置を備えたシステムの構成を示すブロック図で
ある。
ラルネット学習制御装置（以下、単に学習制御装置と称
す）の構成を示すブロック図である。また、図１は、相
互結合型ニューラルネット（ＳＯＭ）に本実施形態の学
習制御装置を備えたシステムの構成を示すブロック図で
ある。
【００１５】図１を参照すると、ＳＯＭ１０は、入力パ
タンを受け取り、当該入力パタンをマップ上の適当な位
置に変換し出力する。また、入力パタン、出力位置を対
にして自己組織的に学習する。入力ログ２０は、一定数
の入力パタンを記憶する記憶装置である。出力ログ３０
は、入力ログ２０に保存した入力パタンの数と同数の出
力を、対応する入力パタンに関連付けて記憶する記憶装
置である。学習制御装置４０は、入力ログ２０と出力ロ
グ３０の記憶内容を用いてＳＯＭ１０の学習制御を行
う。
タンを受け取り、当該入力パタンをマップ上の適当な位
置に変換し出力する。また、入力パタン、出力位置を対
にして自己組織的に学習する。入力ログ２０は、一定数
の入力パタンを記憶する記憶装置である。出力ログ３０
は、入力ログ２０に保存した入力パタンの数と同数の出
力を、対応する入力パタンに関連付けて記憶する記憶装
置である。学習制御装置４０は、入力ログ２０と出力ロ
グ３０の記憶内容を用いてＳＯＭ１０の学習制御を行
う。
【００１６】上記構成において、ＳＯＭ１０と学習制御
装置４０とは、例えばプログラム制御されたマイクロプ
ロセッサとＲＡＭその他の主記憶装置とで実現され、入
力ログ２０と出力ログ３０とは、例えばＲＡＭその他の
主記憶装置や磁気ディスク装置その他の外部記憶装置に
格納される。マイクロプロセッサを制御するコンピュー
タプログラムは、磁気ディスクや光ディスク、半導体メ
モリ、その他の一般的な記憶媒体に格納して提供され
る。そして、主記憶装置にロードされてマイクロプロセ
ッサを制御し、ＳＯＭ１０及び学習制御装置４０の機能
を実現する。
装置４０とは、例えばプログラム制御されたマイクロプ
ロセッサとＲＡＭその他の主記憶装置とで実現され、入
力ログ２０と出力ログ３０とは、例えばＲＡＭその他の
主記憶装置や磁気ディスク装置その他の外部記憶装置に
格納される。マイクロプロセッサを制御するコンピュー
タプログラムは、磁気ディスクや光ディスク、半導体メ
モリ、その他の一般的な記憶媒体に格納して提供され
る。そして、主記憶装置にロードされてマイクロプロセ
ッサを制御し、ＳＯＭ１０及び学習制御装置４０の機能
を実現する。
【００１７】図３は、ＳＯＭ１０の概念を示す概念図で
ある。図３を参照すると、ＳＯＭ１０は、入力層１１と
出力層１２の２層を備える。入力層１１及び出力層１２
は、それぞれ複数のセル１１ａ、１２ａに分割され、入
力層１１の各セル１１ａが、それぞれ出力層１２の全て
のセル１２ａと結合する相互結合型の構造を有してい
る。そして、入力層１１のセル１１ａに入力パタンのデ
ータを与えると、出力層１２のいずれかのセル１２ａが
発火する。発火とは出力層１２のセル１２ａが選択され
ることをいい、発火したセル１２ａを発火点という、Ｓ
ＯＭ１０に対する入力パタンの例を図４に示す。ここ
で、図４は入力をユーザが行う場合などを考慮したグラ
フィカルなパタンであるが、実際は図５に示すような数
値化したパタンをＳＯＭ１０に入力する。この入力に対
して、ＳＯＭ１０は、出力層１２のセルの中から１つの
セルを選択する。図４と同様にグラフィカルに表現する
と図６のようになるが、実際は位置（４，５）のように
数値情報として表現する。
ある。図３を参照すると、ＳＯＭ１０は、入力層１１と
出力層１２の２層を備える。入力層１１及び出力層１２
は、それぞれ複数のセル１１ａ、１２ａに分割され、入
力層１１の各セル１１ａが、それぞれ出力層１２の全て
のセル１２ａと結合する相互結合型の構造を有してい
る。そして、入力層１１のセル１１ａに入力パタンのデ
ータを与えると、出力層１２のいずれかのセル１２ａが
発火する。発火とは出力層１２のセル１２ａが選択され
ることをいい、発火したセル１２ａを発火点という、Ｓ
ＯＭ１０に対する入力パタンの例を図４に示す。ここ
で、図４は入力をユーザが行う場合などを考慮したグラ
フィカルなパタンであるが、実際は図５に示すような数
値化したパタンをＳＯＭ１０に入力する。この入力に対
して、ＳＯＭ１０は、出力層１２のセルの中から１つの
セルを選択する。図４と同様にグラフィカルに表現する
と図６のようになるが、実際は位置（４，５）のように
数値情報として表現する。
【００１８】また、ＳＯＭ１０は、入力パタンを分類す
る機能を有し、２つの入力パタンが互いに類似していれ
ば、出力層１２において選択されるセル１２ａ（発火
点）は、距離的に近いもしくは同一のセル１２ａであ
る。また入力パターンが互いに類似しない（全く異な
る）場合は、出力層１２において選択されるセル１２ａ
（発火点）は、距離的に遠いセル１２ａである。
る機能を有し、２つの入力パタンが互いに類似していれ
ば、出力層１２において選択されるセル１２ａ（発火
点）は、距離的に近いもしくは同一のセル１２ａであ
る。また入力パターンが互いに類似しない（全く異な
る）場合は、出力層１２において選択されるセル１２ａ
（発火点）は、距離的に遠いセル１２ａである。
【００１９】このようなニューラルネットワークにおい
ては、ユーザは分類しようとするパタンを入力パタンと
して与えるだけで良いので、一般的に、当該ニューラル
ネットワークのこのような特性を「自己組織過学習」ま
たは「教師（教示）なし学習」という。
ては、ユーザは分類しようとするパタンを入力パタンと
して与えるだけで良いので、一般的に、当該ニューラル
ネットワークのこのような特性を「自己組織過学習」ま
たは「教師（教示）なし学習」という。
【００２０】学習制御装置４０によるＳＯＭ１０の学習
制御には、後述のように、入力パタンのログとそれに対
するＳＯＭ１０の出力が必要となる。そのため、随時、
入力ログ２０に入力パタンを保存し、出力ログ３０に出
力位置を保存していく。入力ログ２０の例を図７に、図
７の入力ログ２０に対応する出力ログ３０の例を図８に
示す。図７は図５の数値化したパタンを左上から右下に
向かって順に並べたものである。図８は図６に示したよ
うな出力位置（４，５）を“４ ５”のように数値を並
べて表現したものである。
制御には、後述のように、入力パタンのログとそれに対
するＳＯＭ１０の出力が必要となる。そのため、随時、
入力ログ２０に入力パタンを保存し、出力ログ３０に出
力位置を保存していく。入力ログ２０の例を図７に、図
７の入力ログ２０に対応する出力ログ３０の例を図８に
示す。図７は図５の数値化したパタンを左上から右下に
向かって順に並べたものである。図８は図６に示したよ
うな出力位置（４，５）を“４ ５”のように数値を並
べて表現したものである。
【００２１】図２を参照すると、本実施形態の学習制御
装置４０は、入力ログ２０及び出力ログ３０を入力する
ログ入力部４１と、入力した入力ログ２０と出力ログ３
０とに基づいてＳＯＭ１０の入力パタンに対する類似非
類似をチェックする類似チェック部４２と、類似チェッ
ク部４２のチェック結果に基づいてＳＯＭ１０による入
力パタンの分類に矛盾があると判断した場合に制御信号
を出力してＳＯＭ１０の修正学習を開始させる制御信号
出力部４３とを備える。
装置４０は、入力ログ２０及び出力ログ３０を入力する
ログ入力部４１と、入力した入力ログ２０と出力ログ３
０とに基づいてＳＯＭ１０の入力パタンに対する類似非
類似をチェックする類似チェック部４２と、類似チェッ
ク部４２のチェック結果に基づいてＳＯＭ１０による入
力パタンの分類に矛盾があると判断した場合に制御信号
を出力してＳＯＭ１０の修正学習を開始させる制御信号
出力部４３とを備える。
【００２２】類似チェック部４２は、まず、ログ入力部
４１に入力された出力ログ３０を、値（位置）が同一の
出力どうしで１つのグループとなるようにまとめる。そ
して、得られたグループごとに、当該グループに属する
各出力に対応する入力パタンを比較し、類似しているか
どうかをチェックする。
４１に入力された出力ログ３０を、値（位置）が同一の
出力どうしで１つのグループとなるようにまとめる。そ
して、得られたグループごとに、当該グループに属する
各出力に対応する入力パタンを比較し、類似しているか
どうかをチェックする。
【００２３】パタンが類似しているかどうかの判断基準
としては、様々な基準が考えられ、任意に採用すること
ができる。例えば、入力パタン中にいくつ“１”がある
かを数え“１”の数が近ければ似ていると判断すること
ができる。この判断基準によれば、完璧な類似判断はで
きないが、明らかに違う入力パタンが同じ出力を持って
いた場合に、高速に検出することができる。また、入力
パタン全体ではなく、例えば図１０のように入力パタン
を複数の領域に分割し、各分割領域ごとに“１”の数を
比較する方法がある。この場合、各分割領域ごとに処理
を行うため処理工程が増大するが、詳細な類似度判定を
行うことができる。したがって、学習制御装置４０の処
理速度が高速である場合には適した方法である。
としては、様々な基準が考えられ、任意に採用すること
ができる。例えば、入力パタン中にいくつ“１”がある
かを数え“１”の数が近ければ似ていると判断すること
ができる。この判断基準によれば、完璧な類似判断はで
きないが、明らかに違う入力パタンが同じ出力を持って
いた場合に、高速に検出することができる。また、入力
パタン全体ではなく、例えば図１０のように入力パタン
を複数の領域に分割し、各分割領域ごとに“１”の数を
比較する方法がある。この場合、各分割領域ごとに処理
を行うため処理工程が増大するが、詳細な類似度判定を
行うことができる。したがって、学習制御装置４０の処
理速度が高速である場合には適した方法である。
【００２４】制御信号出力部４３は、類似チェック部４
２のチェック結果に基づいて、ＳＯＭ１０による入力パ
タンの分類に矛盾がある、すなわち、類似していない入
力パタンに対して同一の値（位置）を出力したと判断し
た場合、ＳＯＭ１０に修正学習を開始させる制御信号を
出力する。ＳＯＭ１０は、当該制御信号にしたがって、
必要な修正学習を行う。修正学習の方法については後述
する。
２のチェック結果に基づいて、ＳＯＭ１０による入力パ
タンの分類に矛盾がある、すなわち、類似していない入
力パタンに対して同一の値（位置）を出力したと判断し
た場合、ＳＯＭ１０に修正学習を開始させる制御信号を
出力する。ＳＯＭ１０は、当該制御信号にしたがって、
必要な修正学習を行う。修正学習の方法については後述
する。
【００２５】次に、上記のように構成された学習制御装
置を用いた過学習の検出及び修正の動作について説明す
る。図９は、本実施形態による過学習の検出及び修正の
動作を示すフローチャートである。
置を用いた過学習の検出及び修正の動作について説明す
る。図９は、本実施形態による過学習の検出及び修正の
動作を示すフローチャートである。
【００２６】図９を参照すると、まず、学習制御装置４
０のログ入力部４１が、図７、図８に示すような入力ロ
グ２０及び出力ログ３０を入力する（ステップ９０
１）。次に、類似チェック部４２が、出力ログ３０を値
が同一である出力ごとにグループ化し（ステップ９０
２）、対応する入力パタンの類似非類似をチェックする
（ステップ９０３）。そして、制御信号出力部４３が、
類似チェック部４２によるチェック結果に基づいて、Ｓ
ＯＭ１０による入力パタンの分類に矛盾が有ることを発
見した場合、制御信号をＳＯＭ１０に送り（ステップ９
０４、９０５）、修正学習を行う。
０のログ入力部４１が、図７、図８に示すような入力ロ
グ２０及び出力ログ３０を入力する（ステップ９０
１）。次に、類似チェック部４２が、出力ログ３０を値
が同一である出力ごとにグループ化し（ステップ９０
２）、対応する入力パタンの類似非類似をチェックする
（ステップ９０３）。そして、制御信号出力部４３が、
類似チェック部４２によるチェック結果に基づいて、Ｓ
ＯＭ１０による入力パタンの分類に矛盾が有ることを発
見した場合、制御信号をＳＯＭ１０に送り（ステップ９
０４、９０５）、修正学習を行う。
【００２７】ＳＯＭ１０は、学習制御装置４０から制御
信号を受け取ると、まず、入力ログ２０に保存されてい
る全ての入力パタンを、改めて順次ＳＯＭ１０に入力す
る（ステップ９０６）。そして、再度出力を求め、出力
ログ３０に保存する（ステップ９０７）。
信号を受け取ると、まず、入力ログ２０に保存されてい
る全ての入力パタンを、改めて順次ＳＯＭ１０に入力す
る（ステップ９０６）。そして、再度出力を求め、出力
ログ３０に保存する（ステップ９０７）。
【００２８】次に、ＳＯＭ１０は、入力ログ２０の入力
パタンと出力ログ３０新たに求めた出力とを対にして、
自己組織化を行う（ステップ９０８）。この際、学習制
御装置４０から制御信号にしたがって、通常の学習より
も「泡の大きさ」を大きくとる。「泡の大きさ」とは、
ＳＯＭ１０の学習範囲である。この値が小さすぎるとＳ
ＯＭ１０が過学習を起こし易く、大きすぎると顕著な学
習効果が現れないことが知られている。一般的に、ＳＯ
Ｍの泡の大きさは、はじめは大きめにとり、徐々に小さ
くしていく。通常よりも泡を大きくすることにより、非
類似のパタンに対するＳＯＭ１０の出力が同じ値（位
置）になる不具合を解消できる。
パタンと出力ログ３０新たに求めた出力とを対にして、
自己組織化を行う（ステップ９０８）。この際、学習制
御装置４０から制御信号にしたがって、通常の学習より
も「泡の大きさ」を大きくとる。「泡の大きさ」とは、
ＳＯＭ１０の学習範囲である。この値が小さすぎるとＳ
ＯＭ１０が過学習を起こし易く、大きすぎると顕著な学
習効果が現れないことが知られている。一般的に、ＳＯ
Ｍの泡の大きさは、はじめは大きめにとり、徐々に小さ
くしていく。通常よりも泡を大きくすることにより、非
類似のパタンに対するＳＯＭ１０の出力が同じ値（位
置）になる不具合を解消できる。
【００２９】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【００３０】
【発明の効果】以上説明したように、本発明のニューラ
ルネット学習制御装置及び学習制御方法並びに学習制御
プログラムを格納した記憶媒体によれば、相互結合型ニ
ューラルネット（ＳＯＭ）の入力パタンと出力とを参照
し、同一の値の出力に対応する入力パタンを比較するこ
とにより、ＳＯＭによる入力パタンの分類に矛盾がある
かどうかを判断し、その判断結果に基づいてＳＯＭに自
己組織化による修正学習を行わせることとしたため、Ｓ
ＯＭを対象として過学習の検出や修正を行うことができ
るという効果がある。
ルネット学習制御装置及び学習制御方法並びに学習制御
プログラムを格納した記憶媒体によれば、相互結合型ニ
ューラルネット（ＳＯＭ）の入力パタンと出力とを参照
し、同一の値の出力に対応する入力パタンを比較するこ
とにより、ＳＯＭによる入力パタンの分類に矛盾がある
かどうかを判断し、その判断結果に基づいてＳＯＭに自
己組織化による修正学習を行わせることとしたため、Ｓ
ＯＭを対象として過学習の検出や修正を行うことができ
るという効果がある。
【図１】 ＳＯＭに本発明の一実施形態による学習制御
装置を備えたシステムの構成を示すブロック図である。
装置を備えたシステムの構成を示すブロック図である。
【図２】 本発明の一実施形態による学習制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】 ＳＯＭの概念を示す概念図。
【図４】 グラフィカルに表示された入力パタンの例を
示す図である。
示す図である。
【図５】 図４の入力パタンを数値化した図である。
【図６】 グラフィカルに表示されたＳＯＭの出力の例
を示す図である。
を示す図である。
【図７】 入力ログの例を示す図である。
【図８】 出力ログの例を示す図である。
【図９】 本実施形態による過学習の検出及び修正の動
作を示すフローチャートである。
作を示すフローチャートである。
【図１０】 入力パタンの類似判断の方法を説明する図
である。
である。
１０ ＳＯＭ １１ 入力層 １１ａ、１２ａ セル １２ 出力層 ２０ 入力ログ ３０ 出力ログ ４０ 学習制御装置 ４１ ログ入力部 ４２ 類似チェック部 ４３ 制御信号出力部
Claims (8)
- 【請求項１】 相互型ニューラルネットの入力パタンを
蓄積した入力ログと、前記相互型ニューラルネットの出
力を前記入力ログの前記入力パタンに対応させて蓄積し
た出力ログとを入力するログ入力手段と、 前記ログ入力手段により入力した前記入力ログ及び前記
出力ログに対して、値が同一である前記出力ごとに、対
応する全ての前記入力パタンを比較して類似非類似を判
断する類似チェック手段と、 前記類似チェック手段による判断結果に応じて前記相互
型ニューラルネットの学習制御を行う制御手段とを備え
ることを特徴とするニューラルネット学習制御装置。 - 【請求項２】 前記類似チェック手段が、前記入力パタ
ンを複数の領域に分割し、該領域ごとに入力パタン間に
おける類似非類似の判断を行うことを特徴とする請求項
１に記載のニューラルネット学習制御装置。 - 【請求項３】 相互型ニューラルネットの入力パタンを
入力ログに蓄積する工程と、 前記相互型ニューラルネットの出力を前記入力ログの前
記入力パタンに対応させて出力ログに蓄積する工程と、 蓄積された前記入力ログ及び前記出力ログに対して、値
が同一である前記出力ごとに、対応する全ての前記入力
パタンを比較して、類似非類似を判断する工程と、 前記類似判断工程による判断結果に応じて前記相互型ニ
ューラルネットの学習制御を行う工程とを含むことを特
徴とするニューラルネットの学習制御方法。 - 【請求項４】 前記類似判断工程において、前記入力パ
タンを複数の領域に分割し、該領域ごとに入力パタン間
における類似非類似の判断を行うことを特徴とする請求
項３に記載のニューラルネットの学習制御方法。 - 【請求項５】 前記学習制御工程が、 前記相互型ニューラルネットが前記入力ログに蓄積され
ている全ての前記入力パタンを最入力して処理し、出力
を前記出力ログに蓄積する工程と、 前記入力ログの前記入力パタンと前記出力ログに新たに
蓄積された前記出力とを対にして、前記類似判断工程に
よる判断結果にしたがって、通常の学習よりも泡の大き
さを大きくとって、自己組織化を行う工程とを含むこと
を特徴とする請求項３または請求項４に記載のニューラ
ルネットの学習制御方法。 - 【請求項６】 相互型ニューラルネットの入力パタンを
入力ログに蓄積する工程と、 前記相互型ニューラルネットの出力を前記入力ログの前
記入力パタンに対応させて出力ログに蓄積する工程と、 蓄積された前記入力ログ及び前記出力ログに対して、値
が同一である前記出力ごとに、対応する全ての前記入力
パタンを比較して、類似非類似を判断する工程と、 前記類似判断工程による判断結果に応じて前記相互型ニ
ューラルネットの学習制御を行う工程とを含むことを特
徴とするニューラルネットの学習制御プログラムを格納
した記憶媒体。 - 【請求項７】 前記類似判断工程において、前記入力パ
タンを複数の領域に分割し、該領域ごとに入力パタン間
における類似非類似の判断を行うことを特徴とする請求
項６に記載のニューラルネットの学習制御プログラムを
格納した記憶媒体。 - 【請求項８】 前記学習制御工程が、 前記相互型ニューラルネットが前記入力ログに蓄積され
ている全ての前記入力パタンを最入力して処理し、出力
を前記出力ログに蓄積する工程と、 前記入力ログの前記入力パタンと前記出力ログに新たに
蓄積された前記出力とを対にして、前記類似判断工程に
よる判断結果にしたがって、通常の学習よりも泡の大き
さを大きくとって、自己組織化を行う工程とを含むこと
を特徴とする請求項６または請求項７に記載のニューラ
ルネットの学習制御プログラムを格納した記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315445A JP2000122989A (ja) | 1998-10-19 | 1998-10-19 | ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315445A JP2000122989A (ja) | 1998-10-19 | 1998-10-19 | ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000122989A true JP2000122989A (ja) | 2000-04-28 |
Family
ID=18065463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10315445A Pending JP2000122989A (ja) | 1998-10-19 | 1998-10-19 | ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000122989A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026643A1 (ja) * | 2018-08-03 | 2020-02-06 | ソニー株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
-
1998
- 1998-10-19 JP JP10315445A patent/JP2000122989A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026643A1 (ja) * | 2018-08-03 | 2020-02-06 | ソニー株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
| JPWO2020026643A1 (ja) * | 2018-08-03 | 2021-11-04 | ソニーグループ株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
| JP7380567B2 (ja) | 2018-08-03 | 2023-11-15 | ソニーグループ株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10846524B2 (en) | Table layout determination using a machine learning system | |
| CN111582021B (zh) | 场景图像中的文本检测方法、装置及计算机设备 | |
| US5375197A (en) | System and method for automatically distinguishing between graphic information and text information of image data | |
| JP2940933B2 (ja) | パターン認識方式 | |
| JP6889279B2 (ja) | デジタル画像内の物体を検出するためのシステムおよび方法、ならびに物体検出を再スコアリングするためのシステムおよび方法 | |
| CN108335313A (zh) | 图像分割方法及装置 | |
| US6128410A (en) | Pattern matching apparatus and method that considers distance and direction | |
| WO2005083632A1 (ja) | 参照データ最適化学習方法とパターン認識システム | |
| US10819301B2 (en) | Audio loudness control method and system based on signal analysis and deep learning | |
| US20200250529A1 (en) | Arithmetic device | |
| CN113850238B (zh) | 文档检测方法、装置、电子设备及存储介质 | |
| US5317675A (en) | Neural network pattern recognition learning method | |
| JP2000122989A (ja) | ニューラルネット学習制御装置及び学習制御方法並びに学習制御プログラムを格納した記憶媒体 | |
| JPH03188586A (ja) | パターン認識検定処理方式 | |
| JP3303032B2 (ja) | ニューラルネット学習装置 | |
| JPH05225163A (ja) | ニューラルネットシステムおよびニューラルネットの学習方法 | |
| CN115272166A (zh) | 模型训练方法、缺陷目标检测方法、装置及存储介质 | |
| KR20210057847A (ko) | 다차원 신경망 및 의사결정 신경망의 딥러닝 학습을 통한 영상 인식 방법 및 시스템 | |
| JP2847395B2 (ja) | 学習制御装置 | |
| JP2680419B2 (ja) | 文字認識装置 | |
| US20230401836A1 (en) | Method and Device for Training a Neural Network | |
| CN115601550B (zh) | 模型确定方法、装置、计算机设备及计算机可读存储介质 | |
| US20230004863A1 (en) | Learning apparatus, method, computer readable medium and inference apparatus | |
| KR102407263B1 (ko) | 뉴로모픽 메모리 관리 시스템 및 이를 통한 가중치 연산 방법 | |
| JP3052520B2 (ja) | パターン分類装置 |