JP2000115123A - Ofdm用歪補償回路 - Google Patents

Ofdm用歪補償回路

Info

Publication number
JP2000115123A
JP2000115123A JP10331781A JP33178198A JP2000115123A JP 2000115123 A JP2000115123 A JP 2000115123A JP 10331781 A JP10331781 A JP 10331781A JP 33178198 A JP33178198 A JP 33178198A JP 2000115123 A JP2000115123 A JP 2000115123A
Authority
JP
Japan
Prior art keywords
circuit
ofdm
signal
predistorter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10331781A
Other languages
English (en)
Inventor
Shiyuuta Ueno
衆太 上野
Yoichi Matsumoto
洋一 松本
Masahiro Umehira
正弘 梅比良
Masato Mizoguchi
匡人 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10331781A priority Critical patent/JP2000115123A/ja
Publication of JP2000115123A publication Critical patent/JP2000115123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2614Peak power aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Transmitters (AREA)

Abstract

(57)【要約】 【課題】 OFDM送信部の後段において発生する非線
型歪を高精度に補償することのできるOFDM用歪補償
回路を提供する。 【解決手段】 OFDM用歪補償回路は、コンスタント
ピーク回路16、プリディストータ17から構成され
る。そして、コンスタントピーク回路16は、OFDM
送信部において逆フーリエ変換された信号を入力し、プ
リディストータ17の入力レンジ内となるように入力さ
れた信号のピーク値を補正して出力する。また、プリデ
ィストータ17は、コンスタントピーク回路16より後
段に接続され、OFDM送信部の後段部において発生す
る非線型歪特性の逆特性を入力信号に付加して出力す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、OFDM(Orthog
onal Frequency Division Multiplexing;以下「OFD
M」と略記)装置の送信部で問題となる非線形歪を取り
除くOFDM用歪補償回路に関するものである。
【0002】
【従来の技術】始めに、OFDM装置の送信部(以下、
「OFDM送信部」と呼ぶ)の構成例およびその動作に
ついて図7を用いて説明する。なお、図7において、太
線で示す信号は同相信号Iと直交信号Qの2成分からな
る複素信号を表し、細線で示す信号は1成分の実数信号
を表している。QPSK(Quadrature Phase Shift Key
ing)−OFDM送信部の場合、送信するデータ系列
は、直列/並列変換器1によりサブキャリア数分(n)
の低速シンボル列に変換されn個からなるマッピング回
路2にそれぞれ入力される。各マッピング回路2では1
つのサブキャリアで伝送する1低速シンボル当たりの2
ビットをI、Qデータとして割り当てられる。ここで、
I、Qデータは周波数軸上の複素数の実部、虚部に相当
する。各マッピング回路2から出力されたI、Qデータ
は、逆FFT回路3により、サブキャリア数分のn列を
シンボル期間毎に1回、時間軸上に変換され、並列/直
列変換器4により時系列データの複素数に変換される。
この逆FFT回路3のFFTサイズはm(>n)であ
り、一般には処理の高速化のため2の冪乗となってい
る。この時系列データは、シンボル整形回路5によりガ
ードインターバルが付加され、ランプ処理が行われる。
このデジタル信号波形は、D/A変換器8によりD/A
変換されアナログ信号となる。アナログ信号となった
後、このアナログ信号は、所定の低域通過フィルタ7に
より高周波が取り除かれ、直交変調器8によりベースバ
ンド帯から中間周波数帯に変換され、さらに周波数変換
器9により無線周波数帯に移され、最後に高出力な増幅
器10により所望出力レベルにして出力される。
【0003】ところでOFDM送信部では、周波数変換
器9及び増幅器10において複数のサブキャリアを共通
増幅するため非線形歪の影響を受けやすい。従来、この
OFDM送信部の後段部の非線形歪の補償回路としてプ
リディストータが用いられている。図8は、一般的なプ
リディストータの構成例を示す図である。図8に示すプ
リディストータは、増幅器10に入力する前の無線周波
数帯あるいは中間周波数帯に配置されるが、ここでは、
図7における周波数変換器9と増幅器10との間に設け
られているものとする。まず、周波数変換器9からの信
号がこのプリディストータへ入力される。この入力信号
はプリディストータ内で2分岐され、一方の信号は歪発
生器11により歪成分が意図的に作られ、可変移相器1
2と可変減衰器13によりこの歪成分の位相と振幅が増
幅器10で生じる歪成分と等振幅・逆位相となるように
調整される。もう一方の信号は遅延回路14で、歪発生
器11、可変移相器12、可変減衰器13における遅延
時間分だけ遅延調整される。そして、可変減衰器13と
遅延回路14からの信号が合成回路15により合成され
た後、増幅器10に入力される。これにより、増幅器1
0からの出力において歪が相殺される。なお、上述した
プリディストータの詳細については、例えば、野島、岡
本、“マイクロ波SSB−AM方式用プリディストーシ
ョン非線形歪補償回路、”電子情報通信学会論文誌
(B)。vol.j67-B.no.l pp.78-85(昭59-1)を参照さ
れたい。
【0004】
【発明が解決しようとする課題】図8に示すようなプリ
ディストータは、増幅器10に入力する前の無線周波数
帯あるいは中間周波数帯に配置され、アナログ信号に対
して実現されている。よって、プリディストータはアナ
ログ回路により構成される。ところで、前述したように
OFDM送信部では、複数のサブキャリアを伝送するた
め、非常に大きなピーク電力を有する。そのため非線形
歪の補償を行うプリディストータは広い入力ダイナミッ
クレンジを持つ必要がある。しかし、アナログ回路で構
成されたプリディストータでは、そのような広い入力ダ
イナミックレンジを持つものを実現することが困難であ
る。そのため、一般的なプリディストータをOFDM送
信部の非線形歪の補償に用いたのみでは、十分に非線形
歪を補償することができない。
【0005】本発明はこのような事情に鑑みてなされた
もので、OFDM送信部の後段部において発生する非線
型歪を高精度に補償することのできるOFDM用歪補償
回路を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、コンスタントピーク回路、プリディスト
ータからなるOFDM用歪補償回路において、前記コン
スタントピーク回路は、OFDM送信部において逆フー
リエ変換された信号を入力し、前記プリディストータの
入力レンジ内となるように入力された信号のピーク値を
補正して出力し、前記プリディストータは、前記コンス
タントピーク回路より後段に接続され、前記OFDM送
信部の後段部において発生する非線型歪特性の逆特性を
入力信号に付加して出力することを特徴とするOFDM
用歪補償回路である。
【0007】また、本発明は、前記OFDM用歪補償回
路が、前記OFDM送信部の出力信号を入力信号とし、
該入力信号を復調する復調回路と、前記復調回路により
復調された信号と、該復調された信号に対応する変調前
の信号との差の誤差信号に基づき、前記OFDM送信部
において発生する非線型歪量が最小となるよう前記プリ
ディストータの最適調整点を設定するプリディストータ
制御回路とをさらに備えたことを特徴としている。
【0008】また、本発明は、前記OFDM用歪補償回
路が、前記OFDM送信部がOFDM受信部と一体をな
す場合、該OFDM受信部の復調回路を前記OFDM用
歪補償回路の復調回路として用いることを特徴としてい
る。
【0009】また、本発明は、前記OFDM用歪補償回
路が、送信データに対し誤り訂正符号化処理を行う誤り
訂正符号回路と、2以上のOFDMシンボル長単位で、
前記誤り訂正符号回路により誤り訂正符号化処理のなさ
れた送信データの順番変更を行うインタリーブ回路とを
さらに備え、前記インタリーブ回路の出力信号を前記O
FDM送信部への入力信号とすることを特徴としてい
る。
【0010】
【発明の実施の形態】以下、本発明の一実施形態による
OFDM用歪補償回路を図面を参照して説明する。
【0011】(第1の実施の形態)図1は、本発明の第
1の実施の形態によるOFDM用歪補償回路を含むOF
DM送信部の構成を示した図である。本実施の形態にお
けるOFDM用歪補償回路は、並列/直列変換器4およ
びシンボル整形回路5の間に挿入されたコンスタントピ
ーク回路16と、シンボル整形回路5およびD/A変換
器6の間に挿入されたプリディストータ17とにより構
成される。ここで、図1において、太線で示す信号は同
相信号Iと直交信号Qの2成分からなる複素信号を表
し、細線で示す信号は1成分の実数信号を表している。
なお、図1において、逆FFT回路3以前の直列/並列
変換器1、マッピング回路2は、紙面の都合から省略し
てある。また、図7の各部に対応する部分には同一の符
号を付け、その説明を省略する。
【0012】OFDM用歪補償回路は、前述のようにコ
ンスタントピーク回路16とプリディストータ17とに
より構成される。ここで、コンスタントピーク回路16
は、OFDM送信部において逆フーリエ変換された時系
列データを入力し、プリディストータ17の入力レンジ
内となるように入力されたデータのピーク値を補正して
出力する。また、プリディストータ17は、コンスタン
トピーク回路16より後段に接続され、OFDM送信部
の後段部、具体的には周波数変換器9や増幅器10にお
いて発生する非線型歪特性の逆特性をコンスタントピー
ク回路17の入力信号に付加して出力する。
【0013】次に、コンスタントピーク回路16の構成
および動作を説明する。図2は、コンスタントピーク回
路16の一構成例を示した図である。なお、図2におい
ても、太線で示す信号は同相信号Iと直交信号Qの2成
分からなる複素信号を表し、細線で示す信号は1成分の
実数信号を表している。図2に示すように、コンスタン
トピーク回路16は、振幅計算回路18、比較回路1
9、1シンボル遅延回路20、ホールド回路21、RO
M・22、遅延回路23、乗算回路24とにより構成さ
れる。
【0014】次に、コンスタントピーク回路16の動作
を説明する。まず、コンスタントピーク回路16は、並
列/直列変換器4の出力信号x(k)を入力信号とす
る。ここでkは、1からFFTサイズmまでの数値を表
し、x(1)からx(m)は逆FFT回路3でシンボル
周期毎に逆フーリエ変換された時系列データの複素信号
の集合である。以下、このx(1)からx(m)を「F
FTサイズ単位」と呼ぶものとする。入力信号はコンス
タントピーク回路16中で2つに分岐され、分岐された
一方の信号は、振幅計算回路18に入力される。振幅計
算回路18は、この信号x(k)の振幅|x(k)|を
計算し、比較回路19に対し入力する。
【0015】比較回路19は、入力された|x(k)|
と比較回路19の出力信号であって1シンボル前の出力
y(k−1)とを比較して値の大きい方をy(k)
(k:1≦k≦m)として出力する。比較回路19はこ
の処理をFFTサイズ単位で、すなわち、kが1からm
まで繰り返す。1シンボル遅延回路20は、比較回路1
9からの信号y(k)を保持し、1シンボル分遅延させ
た信号y(k−1)を比較回路19に対し出力する。こ
の比較回路19と1シンボル遅延回路20との組み合わ
せにより、|x(1)|から|x(m)|の中の値のう
ち、最大の値が求められることになる。なお、比較回路
19は、次のFFTサイズ単位、つまり次のシンボル周
期の最初の信号|x(1)|が入力されたとき、強制的
に、この|x(1)|の値をy(1)として出力するも
のとする。
【0016】ホールド回路21は、比較回路19がy
(m)を出力したタイミングで、その値をホールドす
る。これにより、ホールド回路21は、FFTサイズ単
位の時系列データx(1)からx(m)のうちの絶対値
の最大値、つまりピーク値をホールドすることになる。
ホールド回路21は、比較回路21がy(m)を出力し
たタイミング毎にその値をホールドすることから、次の
FFTサイズ単位の時系列データがすべてコンスタント
ピーク回路16に入力されるまでの時間、その値を保持
することになるホールド回路21の出力は、ROM・2
2に入力される。ここで、ROM・22は入力したy
(m)の値をアドレスとして、そのアドレス値に対し
[Acp÷y(m)]という値を記憶しているものとす
る。また、定数Acpは、プリディストータ17の入力
レンジであるものとする。そして、ROM・22は、入
力されたy(m)の値をアドレスとして、そのアドレス
に対応して記憶されている値[Acp÷y(m)]を乗
算回路24に対し出力する。
【0017】また、コンスタントピーク回路16の中で
分岐された他方の入力信号は、遅延回路23に入力され
る。遅延回路28は、この入力信号x(k)をmシンボ
ル分遅延させて乗算回路24に対し出力する。乗算回路
24は、ROM・22からの信号と遅延回路からの信号
x(k)を乗算し、出力する。このように、コンスタン
トピーク回路16は、入力信号に対して振幅のピーク値
をFFTサイズ単位毎に検出し、x(k)×[Acp÷
y(m)](k:1≦k≦m)の演算を行い出力する。
すなわちコンスタントピーク回路16の出力信号のピー
ク値は、FFTサイズ単位の時系列データにおいて、一
定値Acpとなる。
【0018】なお、本実施の形態のコンスタントピーク
回路16は、ROM・22を介して値[Acp÷y
(m)]を出力するようにしている。ここで、値y
(m)が所定の範囲内の値であること、ROMは除算回
路より高速であること、除算回路はゲート数が多くなる
ことから、上述のようにROM・22を用いることが好
ましいが、ROM・22の代わりに除算器を設け、この
除算器が入力値y(m)に対し除算結果[Acp÷y
(m)]を出力するようにしてもよい。
【0019】なお、コンスタントピーク回路の詳細につ
いては、例えば、松本,望月,梅比良“広帯域マイクロ
OFDMシステム用ピーク電力低減法の検討”,電子情
報通信学会技術報告RCS97-143 pp.103-110(1997・10)
を参照されたい。
【0020】次に、プリディストータ17の構成および
動作を説明する。図3は、プリディストータ17の一構
成例を示した図である。なお、図3においても、太線で
示す信号は同相信号Iと直交信号Qの2成分からなる複
素信号を表し、細線で示す信号は1成分の実数信号を表
している。図3に示すように、プリディストータ17
は、振幅計算回路25、ROM・26、複素乗算回路2
7とにより構成される。
【0021】次に、プリディストータ17の動作を説明
する。プリディストータ17はシンボル整形回路5の出
力信号z(k)入力し、この入信号z(k)を2つに分
岐する。分岐された一方の入力信号は振幅計算回路25
に入力される。振幅計算回路25は、入力されたz
(k)の振幅|z(k)|を計算して、その値をROM
・26に入力する。ROM・26は、入力された値|z
(k)|をアドレスとして記憶されているOFDM送信
部の後段部により生じる非線形歪の逆特性の値を読み出
し、この逆特性値を補償信号p(k)として出力する。
ここで、ROM・26に記憶されている逆特性は、測定
されたOFDM送信部の後段部により生じる非線形歪の
特性に基づき求められた値とする。複素乗算回路27
は、プリディストータ17への入力信号z(k)とRO
M・26からの補償信号p(k)の2つの複素信号を複
素乗算し、出力する。こうして、プリディストータ17
は、入力信号に対してOFDM送信部の後段部で生じる
非線形歪の逆特性を乗算して出力する。
【0022】次に、OFDM用歪補償回路の動作を図4
を用いて再度説明する。図4は、OFDM送信部の後段
で生じる非線形歪特性と、プリディストータ17の入出
力特性を示す図である。ここで、OFDM送信部の非線
形歪特性では利得を1、増幅器10の飽和点を1として
線形特性からのずれを示している。プリディストータ1
7の入出力特性はOFDM送信部の非線形歪特性の逆特
性であり、両者は45度の線形特性について線対称にな
っている。例えば、入力振幅AがOFDM送信部に入力
された場合、回路が線形的であれば所望の出力Cを得ら
れるはずであるが、非線形性のために出力振幅がBとな
る。このずれを補償するため図1に示すように、OFD
M送信部の所定位置にプリディストータ17を挿入し、
これによりOFDM送信部の非線形歪特性の逆特性を作
る。すなわち、図4においてプリディストータ17に入
力振幅Aが入力されると、プリディストータ17は振幅
Dを出力する。この振幅Dに相当する振幅EがOFDM
送信部の後段部に入力振幅Eとして入力される。その結
果、OFDM送信部から非線形歪が補償された振幅Cが
出力されることになる。このように、図4の例では、増
幅器10の飽和点を1としていることから、プリディス
トータ17への入力振幅が0から1までの間の信号に対
して、増幅器10からは出力信号が0から1に線形化さ
せた信号が出力されるようになる。
【0023】OFDM送信部の振幅に関する入力振幅−
出力振幅特性(AM−AM特性)について説明したが、
位相に関する入力振幅−出力位相特性(AM−PM特
性)についても同様にプリディストータ17で行われる
複素乗算により補償することができる。
【0024】ところで、OFDM信号は、複数のサブキ
ャリアを伝送するため、各サブキャリアの位相が一致す
るとピーク電力がかなり高くなる。一方、各サブキャリ
アの位相が一致しないと小さなピーク電力となる。この
ように、OFDM信号は、振幅変動が非常に大きい。例
えばサブキャリア数nが48であって、全てのサブキャ
リアが同相で重なる場合、OFDM信号の振幅値は瞬間
的にその平均値の48倍に達する。このことは増幅器1
0において飽和点からの出力バックオフが約16.8d
B必要とすることになる。これは増幅器の電力効率の観
点から非常に悪い。このため本発明のOFDM用歪補償
回路は、コンスタントピーク回路16を併用してプリデ
ィストータ17より前段に挿入している。これにより、
時系列データのピーク値をプリディストータ17への入
力レンジを図4の横軸にあるAcp以下の値とすること
ができる。よって、プリディストータ17は、歪補償が
可能な領域内で動作することができるようになる。
【0025】上記で説明したように、コンスタントピー
ク回路16によりプリディストータ17の入力信号のピ
ーク値はAcpとなる。よって、このAcpの値はプリ
ディストータ17の最大動作点、すなわち図4の横軸に
ある1以下あるいは1より小さい値であることが、線形
特性を得るためには望ましい。しかしながら、後述する
ように本発明のOFDM用歪補償回路を用いた場合、増
幅器10の出力電力は飽和点より低下する。そのため増
幅器10の電力効率が悪くなる。これを防ぐために、コ
ンスタントピーク回路16のAcpの値を1より大きい
値とすることで、増幅器10の出力電力を高くすること
ができる。ただし、この場合、プリディストータ17の
動作領域から外れる信号がプリディストータ17に入力
されることになり、増幅器10の出カにおいて補償でき
ない非線形歪が生じることになる。よって、電力効率を
高めるためにAcpの値を1より大きい値とする場合、
このAcpの値は増幅器10の出力レベルと非線形歪の
補償効果とのトレードオフによって調整・決定するとよ
い。
【0026】図5は、サブキャリア数を48とした場合
のOFDM信号のスペクトラム特性について、適当な非
線形特性の増幅器モデルを用いて計算したシミュレーシ
ョン結果を示す図である。図5において、図7に示すよ
うなOFDM送信部の構成であって歪補償を行わない場
合、OFDM信号の信号帯域外に非線形歪がみられる。
一方、本発明のOFDM用歪補償回路をOFDM送信部
に加えることにより、OFDM信号の信号帯域外の非線
形歪が除去されている。ただし、本発明のOFDM用歪
補償回路を用いた場合、増幅器の出力電力は飽和点から
約7dB程度減少する。このため、図5に示す「歪補償
なし」として示すスペクトラム特性は増幅器の出力バッ
クオフを7dBとして比較している。なお、他のシミュ
レーション結果より、コンスタントピーク回路16を用
いてピーク電力を低減しただけでは、図4に示す増幅器
の出力バックオフ7dBの場合とほとんど変わらないス
ペクトラム特性となることが確認されている。このこと
から、本発明のOFDM用歪補償回路にあるようにコン
スタントピーク回路16とプリディストータ17とを一
緒に動作させることにより、大きな補償効果が得られる
ことがわかる。ところで、図3のようにデジタル回路で
プリディストータ17を実現する場合、図5に示すよう
な広帯域な歪補償効果を得るためには、歪の生じる周波
数帯域をカバーするために、FFTサイズmを大きくす
る必要が生じるとともに、デジタル回路に対し動作速度
の高速化が要求されることもある。
【0027】なお、本実施の形態において、プリディス
トータ17は、ROM・26を介して補償信号p(k)
を複素乗算回路27に出力しているがこれに限定される
ものではない。たとえば、ROM・26の代わりに、振
幅計算回路25からの信号|z(k)|を入力信号と
し、補償信号p(k)を出力する演算回路を用いるよう
にしてもよい。なお、この場合の演算回路は、例えば入
力信号|z(x)|を変数とし補償信号p(k)を近似
する多項式の各係数を予め記憶しており、入力信号に応
じてこの多項式に基づく演算を行うことで、補償信号p
(k)を出力するようにする。
【0028】以上のように、本発明のOFDM用歪補償
回路は、OFDM送信部において逆フーリエ変換された
時系列データを入力してピーク電力を一定にするコンス
タントピーク回路16と、OFDM送信部で発生する非
線形歪特性の逆特性を入力信号に付加するプリディスト
ータ17とからなり、コンスタントピーク回路16によ
りプリディストータ17の入力レンジ内の一定値以下に
抑えられるようにしている。よって、プリディストータ
17の入力レンジ以内で非線形歪を補償することがで
き、高精度な非線形歪補償が可能となる。
【0029】(第2の実施の形態)図6は、本発明の第
2の実施の形態におけるOFDM送信部の構成を示した
図である。第1の実施の形態に示すOFDM用歪補償回
路は、この回路を構成するプリディストータ17におい
て、振幅計算回路25からの信号|z(k)|に対する
非線型歪を補償するための補償信号p(k)をROM・
26に記憶していることから、固定値となるのに対し、
本実施の形態におけるOFDM用歪補償回路は増幅器1
0の出力において歪量が最小になるように自動的に調整
される点で相違する。以下では、本実施の形態における
OFDM用歪補償回路を図6を参照して説明する。
【0030】本実施の形態におけるOFDM用歪補償回
路は、並列/直列変換器4およびシンボル整形回路5の
間に挿入されたコンスタントピーク回路16と、シンボ
ル整形回路5およびD/A変換器6の間に挿入されたプ
リディストータ17’と、フィードバック制御を行うた
めの復調回路40およびプリディストータ制御回路41
とにより構成される。ここで、図6においても、太線で
示す信号は同相信号Iと直交信号Qの2成分からなる複
素信号を表し、細線で示す信号は1成分の実数信号を表
している。なお、図6において、並列/直列変換器4以
前の直列/並列変換器1、マッピング回路2、逆FFT
回路3は、紙面の都合から省略してある。また、図7、
図1の各部に対応する部分には同一の符号を付け、その
説明を省略する。
【0031】OFDM用歪補償回路は、前述のようにコ
ンスタントピーク回路16と、プリディストータ17’
と、復調回路40と、プリディストータ制御回路41と
により構成される。ここで、コンスタントピーク回路1
6は、第1の実施の形態で説明した通りであるが、プリ
ディストータ17’は図3に示すROM・26の代わり
に書き換え可能な不揮発性のメモリ、例えばフラッシュ
メモリを備え、外部からの制御により書き換え可能とな
っている点が異なる。なお、以下において、プリディス
トータ17’はROM・26の代わりにフラッシュメモ
リを備えているものとして説明する。また、復調回路4
0は、OFDM送信部の出力信号を入力信号とし、この
入力信号を復調する。なお、ここで言う”復調”とは、
プリディストータ17’に入力される信号に相当する信
号まで増幅器10からの出力信号を復調することを意味
するものとする。そして、プリディストータ制御回路4
1は、復調回路40により復調された信号と、復調され
た信号に対応する変調前の信号との差の誤差信号に基づ
き、OFDM送信部において発生する非線型歪量が最小
となるようプリディストータ17’の最適調整点を設定
する。
【0032】ここで、復調回路40は、増幅器10から
の信号を適当な電力値に下げる減衰器29と、無線周波
数帯の信号を中間周波数帯に変換する周波数変換器30
と、中間周波数帯の信号をベースバンド帯に変換する直
交検波器31と、所定の高周波をカットする低域通過フ
ィルタ32と、アナログ信号をデジタル信号に変換する
A/D変換器33とにより構成される。
【0033】また、プリディストータ制御回路41は、
遅延回路36と合成回路34と制御回路35とにより構
成される。そして、遅延回路36は、プリディストータ
17’へ信号が入力されその信号が復調回路40から出
力されるまでの時間に相当する時間分、シンボル整形回
路5からの信号を遅延させ、その遅延させた信号を合成
回路34および制御回路35に出力する。また、合成回
路34は遅延回路36からの信号と復調回路40からの
信号との差を取り、その差分を誤差信号として制御回路
35へ出力する。そして、制御回路35は、誤差信号出
力回路36からの誤差信号に基づき、OFDM送信部に
おいて発生する非線型歪量が最小となるようプリディス
トータ17’内のフラッシュメモリの記憶内容を書き換
えることにより最適調整点を設定する。
【0034】次に、OFDM用歪補償回路の動作、特に
フィードバック制御を行うための復調回路40、プリデ
ィストータ制御回路41の動作を中心にその動作を説明
する。
【0035】増幅器10からの出力信号が、復調回路4
0に入力されると、復調回路40は、プリディストータ
17’に入力される信号に相当する信号までの復調、す
なわち、この入力信号をベースバンドのデジタル信号に
して出力する。すなわち、復調回路40は、図6のD/
A変換器6から増幅器10までの信号処理に対して逆方
向の処理を行い、プリディストータ17’に出力される
信号に相当する信号を出力する。この復調回路40の動
作をより具体的に説明すると、以下のようになる。ま
す、増幅器10からの信号は、減衰器29により適当な
電力値に下げられる。この減衰された無線周波数帯の信
号は周波数変換器30に入力され、中間周波数帯に変換
されて出力される。出力された中間周波数帯の信号は、
直交検波器31に入力されベースバンド帯に変換され
る。そして、この信号は低域通過フィルタ32に入力さ
れ所定の高周波がカットされる。最後に低域通過フィル
タ32からの出力アナログ信号がA/D変換器33によ
りデジタル信号に変換されて、復調回路40からこのデ
ジタル信号が出力される。
【0036】次に、復調回路40により復調された信号
と、シンボル形成回路5からの信号が、プリディストー
タ制御回路41に入力される。すると、プリディストー
タ制御回路41は、シンボル形成回路5からの信号を復
調回路40からの信号に対応するように所定時間遅延さ
せ、この遅延させた信号とこの復調回路40からの信号
との差の誤差信号に基づき、OFDM送信部において発
生する非線型歪量が最小となるようプリディストータ1
7’の最適調整点を設定する。より具体的には以下のよ
うになる。シンボル形成回路5からの信号は、遅延回路
36に入力される。すると、遅延回路36は、この入力
された信号がプリディストータ17’から増幅器10に
おいて処理され、さらに増幅器10からの信号が復調回
路40で処理されて出力されるまでの時間に相当する時
間、入力信号を遅延させる。そして、遅延回路36は遅
延させた信号を合成回路34および制御回路35に出力
する。合成回路34は、遅延回路36と復調回路40か
ら入力された信号の差を計算し、これを誤差信号として
制御回路35に入力する。
【0037】そして、制御回路35は、合成回路34か
らの誤差信号をプリディストータ17’で補償できなか
った残留する非線形歪として、遅延回路36からの信号
を利用してこれがなくなるようにプリディストータ1
7’の中のフラッシュメモリのメモリ内容を更新する。
なお、この更新の一例は、以下のようにして行う。制御
回路35は、遅延回路36からの入力信号の振幅値を変
数とし、プリディストータ17’のフラッシュメモリか
ら出力される補償信号p(k)を近似する多項式の各係
数を予め記憶しているものとする。そして、制御回路3
5は、LMSアルゴリズム等を用いて、合成回路34か
ら誤差信号がゼロになるように補償信号を近似する多項
式の各係数の修正を行う。修正を行った各係数を用い
て、フラッシュメモリの各アドレス(振幅値)に対応す
る補償信号p(k)をそれぞれ求め、フラッシュメモリ
のメモリ内容を求めた値にそれぞれ更新する。なお、第
1の実施の形態で説明したように、プリディストータ1
7’がフラッシュメモリの代わりに、入力信号|z
(x)|を変数とし補償信号p(k)を近似する多項式
の各係数を予め記憶して、入力信号に応じてこの多項式
に基づく演算を行うことで補償信号p(k)を出力する
演算回路により構成されてい場合、制御回路35の動作
は次のようになる。制御回路35は、LMSアルゴリズ
ム等を用いて、合成回路34から誤差信号がゼロになる
ように、補償信号p(k)を近似する多項式の各係数の
修正を行なう。そして、前述の演算回路に記憶されてい
る多項式の各係数を、制御回路35において修正を行っ
た各係数に置き換える処理を行うことで、OFDM送信
部において発生する非線型歪量が最小となるよう制御す
る。
【0038】以上のようにして、フィードバック制御を
行うための復調回路40、プリディストータ制御回路4
1が動作する。これにより、OFDM送信部の後段部の
周波数変換器9あるいは増幅器10の非線形歪特性の温
度変化及び経年変化によってプリディストータの補償特
性が劣化することを防ぎ、安定な補償効果を維持でき
る。
【0039】なお、第2の実施の形態におけるプリディ
ストータ17’に対する自動調整は常時行う必要はな
く、適当な時間間隔で行えばよい。なぜならば、周波数
変換器9あるいは増幅器10の非線形歪特性の温度変化
及び経年変化は、急に生じるものではないからである。
【0040】また、OFDM送信部とOFDM受信部と
を備えたOFDM装置に第2の実施の形態で説明したO
FDM用歪補償回路を適用する場合、復調回路40は、
本来OFDM用受信部として使われている回路を兼用
し、本装置が未受信時の空いている時間を利用してプリ
ディストータ17の自動調整を行うようにしてもよい。
これにより、OFDM用歪補償回路の構成をコンスタン
トピーク回路16、プリディストータ17’、プリディ
ストータ制御回路41にすることができ、回路規模を小
さく抑えるとともに、コスト低減を図れるようになる。
【0041】なお、上記2つの実施の形態において、コ
ンスタントピーク回路16は、並列/直列変換器16と
シンボル形成回路5との間に挿入され、プリディストー
タ17or17’は、シンボル形成回路5とD/A変換器
6との間に挿入されるものとして説明したが、これに限
定されるものではない。すなわち、コンスタントピーク
回路16は、逆FFT回路3とD/A変換6との間であ
れば、いずれの位置に挿入されてもよい。ただし、逆F
FT回路3と並列/直列変換器4との間にコンスタント
ピーク回路16を挿入した場合、コンスタントピーク回
路16に入力される信号はパラレル信号となるので、図
2に示す構成とやや異なるものとなる。しかし、その場
合でも、コンスタントピーク回路16の機能は、逆フー
リエ変換された信号を、プリディストータの入力レンジ
内となるように入力された信号のピーク値を補正する点
で同じである。また、プリディストータ17or17’
は、コンスタントピーク回路16より後段であって、増
幅器10より前段であれば、いずれの位置に挿入される
ものであってもよい。なお、D/A変換器6以降にプリ
ディストータを挿入する場合、プリディストータ17or
17’は、図8に示すようなアナログ回路で構成される
プリディストータとなる。また、この場合、第2の実施
の形態で説明したプリディストータ制御回路41は、可
変位相器12と可変減衰器13を制御することになる。
そして、遅延回路36には、プリディストータに入力さ
れる信号を分岐した信号が入力されることになるととも
に、復調回路40は、プリディストータに入力される信
号に相当する信号まで復調するための回路により構成さ
れることになる。
【0042】(第3の実施の形態)図9は、本発明の第
3の実施の形態におけるOFDM送信部の構成を示した
図である。以下では、本実施の形態におけるOFDM用
歪補償回路を図9を参照して説明する。なお、図9にお
いても、太線で示す信号は同相信号Iと直交信号Qの2
成分からなる複素信号を表し、細線で示す信号は1成分
の実数信号を表している。また、図1あるいは図7の各
部に対応する部分には同一の符号を付け、その説明を省
略する。
【0043】図9に示すOFDM送信部は、第1の実施
の形態におけるOFDM送信部の前段に、誤り訂正符号
回路42とインタリーブ回路43とが新たに追加された
構成となっている。ここで、誤り訂正符号回路42は、
入力された送信データに対し誤り訂正符号化処理を行
う。誤り訂正符号としては、畳み込み符号、巡回冗長符
号(CRC:Cyclic Redundancyn Check)、リード・ソ
ロモン符号(Reed-Solomon Code)等があるが、誤り訂
正が行える符号化処理であれば、どのようなものであっ
てもよい。また、インタリーブ回路43は、誤り訂正符
号回路42からの出力データに対し、2以上のOFDM
シンボル長単位で、そのデータの順番変更の処理を行
う。そして、インタリーブ回路43からの出力信号、す
なわち順番の変更されたデータを、直列/並列変換器1
への入力データとしている。
【0044】ところで、インタリーブ回路がデータの順
番を変更するために一度に蓄える量であるインタリーブ
の容量は、通常、1[OFDMシンボル長]のデータ量
である。これは、伝送過程で生じる誤りが連続している
サブキャリアで起こることが多く、この連続した誤りを
インタリーブ回路でランダマイズして誤り訂正を処理す
ることで誤り訂正の能力を向上させることを目的とする
からである。一方、本実施の形態のインタリーブ回路4
3におけるインタリーブの容量は、2以上のOFDMシ
ンボル長のデ−タ量としている。これは、以下の理由に
よる。本発明のOFDM用歪補償回路を備えたOFDM
送信部は、コンスタントピーク回路16を用いているこ
とから、OFDMシンボルの振幅の大きさが制限され、
その結果、雑音の影響を受け、誤りが生じやすくなって
いる。また、コンスタントピーク回路16は、OFDM
シンボル単位で逆フーリエ変換されたFFTサイズ単位
内に含まれる信号から振幅のピーク値を求め、この値が
値AcpとなるようにFTTサイズ単位でそれに含まれ
る信号の振幅調整を行っている。そのため、特にFFT
サイズ単位において、その中の特定の信号の振幅が他の
信号の振幅に対して突出して大きい場合、他の信号の振
幅値は著しく小さな値に調整され、その結果、FFTサ
イズ単位すなわちOFDMシンボル単位で誤りが生じ易
くなるからである。よって、OFDMシンボル長を単位
とし、誤りの生じやすいOFDMシンボルを他のOFD
Mシンボルと一緒にしてインタリーブ回路43によりラ
ンダマイズを行うことで、誤り訂正を効果的に行えるよ
うになる。
【0045】なお、本実施の形態において、図では省略
してあるが、図9のOFDM送信部からの信号を受信す
るOFDM受信部にも当然のことながら送信部に対応し
て、インタリーブ回路と誤り訂正復号回路とが設けられ
る。そして、OFDM受信部のインタリーブ回路により
受信データの順番を本来の順番に戻した後、誤り訂正復
号回路により伝送過程で生じたデータの誤りを訂正する
処理がなされることになる。
【0046】また、第3の実施の形態では、第1の実施
の形態で示したOFDM送信部の前段に誤り訂正符号回
路42およびインタリーブ回路43を設けるものとして
説明したが、同様に、第2の実施の形態で示したOFD
M送信部の前段に誤り訂正符号回路42およびインタリ
ーブ回路43を設けてもよい。
【0047】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計等も含まれる。
【0048】
【発明の効果】以上説明したように、本発明によるOF
DM用歪補償回路によれば、下記の効果を得ることがで
きる。
【0049】本発明のOFDM歪補償回路は、OFDM
送信部において逆フーリエ変換された信号を入力してピ
ーク電力を一定にするコンスタントピーク回路と、OF
DM送信部で発生する非線形歪特性の逆特性を入力信号
に付加するプリディストータからなり、コンスタントピ
ーク回路によりプリディストータの入力電力を入力レン
ジ以内になるように一定値以下に抑えている。これによ
り、プリディストータは入力レンジ以内で非線形歪を補
償できるようになり、高精度な非線形歪補償が可能とな
る。
【0050】また、本発明のOFDM歪補償回路は、フ
ィードバック制御を行うための復調回路40、プリディ
ストータ制御回路41を備える。これにより、OFDM
送信部の後段で発生する非線形歪特性の温度変化及び経
年変化によってプリディストータの補償特性が劣化する
ことを防ぎ、安定な補償効果を維持できる。
【0051】また、本発明のOFDM歪補償回路は、送
信データに対し誤り訂正符号化処理を行う誤り訂正符号
回路と、2以上のOFDMシンボル長単位で誤り訂正符
号化処理のなされた送信データの順番変更を行うインタ
リーブ回路とをさらに備え、インタリーブ回路の出力信
号をOFDM送信部への入力信号としている。本発明の
OFDM歪補償回路では、コンスタントピーク回路を用
いていることから、OFDMシンボルは振幅の大きさを
制限され、その結果、雑音の影響を受け誤りやすくなっ
ている。しかし、複数のOFDMシンボル長単位でデー
タの順番変更を行うインタリーブ回路をさらに設けるこ
とで、この誤りやすいOFDMシンボルを他のOFDM
シンボルとランダマイズすることになり、誤り訂正を効
果的に行えるようになる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態におけるOFDM
送信部の構成を示した図である。
【図2】 コンスタントピーク回路の一構成例を示した
図である。
【図3】 デジタル回路で構成されるプリディストータ
の一構成例を示した図である。
【図4】 入出力特性を示した図である。
【図5】 OFDM信号のスペクトラム特性を示した図
である。
【図6】 本発明の第2の実施の形態におけるOFDM
送信部の構成を示した図である。
【図7】 一般的なOFDM送信部の構成を示した図で
ある
【図8】 アナログ回路で構成されるプリディストータ
の一構成例を示した図である。
【図9】 本発明の第3の実施の形態におけるOFDM
送信部の構成を示した図である。
【符号の説明】
1 直列/並列変換器 2 マッピン
グ回路 3 逆FFT回路 4 並列/直
列変換器 5 シンボル整形回路 6 D/A変
換器 7 低域通過フィルタ 8 直交変調
器 9 周波数変換器 10 増幅器 16 コンスタントピーク回路 17 プリデ
ィストータ 29 減衰器 30 周波数
変換器 31 直交検波器 32 低域通
過フィルタ 33 A/D変換器 34 合成回
路 35 制御回路 36 遅延回
路 40 復調回路 41 プリデ
ィストータ制御回路 42 誤り訂正符号回路 43 インタ
リーブ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅比良 正弘 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 溝口 匡人 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 Fターム(参考) 5K022 AA01 AA16 DD01 DD23 DD24 5K046 AA05 BA04 DD16 EE19 EE52 EE59 EF46 5K060 BB07 CC04 HH02 KK02 KK06 LL23

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 コンスタントピーク回路、プリディスト
    ータからなるOFDM用歪補償回路において、 前記コンスタントピーク回路は、OFDM送信部におい
    て逆フーリエ変換された信号を入力し、前記プリディス
    トータの入力レンジ内となるように入力された信号のピ
    ーク値を補正して出力し、 前記プリディストータは、前記コンスタントピーク回路
    より後段に接続され、前記OFDM送信部の後段部にお
    いて発生する非線型歪特性の逆特性を入力信号に付加し
    て出力することを特徴とするOFDM用歪補償回路。
  2. 【請求項2】 前記OFDM用歪補償回路は、 前記OFDM送信部の出力信号を入力信号とし、該入力
    信号を復調する復調回路と、 前記復調回路により復調された信号と、該復調された信
    号に対応する変調前の信号との差の誤差信号に基づき、
    前記OFDM送信部において発生する非線型歪量が最小
    となるよう前記プリディストータの最適調整点を設定す
    るプリディストータ制御回路とをさらに備えたことを特
    徴とする請求項1に記載のOFDM用歪補償回路。
  3. 【請求項3】 前記OFDM用歪補償回路は、 前記OFDM送信部がOFDM受信部と一体をなす場
    合、該OFDM受信部の復調回路を前記OFDM用歪補
    償回路の復調回路として用いることを特徴とする請求項
    2に記載のOFDM用歪補償回路。
  4. 【請求項4】 前記OFDM用歪補償回路は、 送信データに対し誤り訂正符号化処理を行う誤り訂正符
    号回路と、 2以上のOFDMシンボル長単位で、前記誤り訂正符号
    回路により誤り訂正符号化処理のなされた送信データの
    順番変更を行うインタリーブ回路とをさらに備え、 前記インタリーブ回路の出力信号を前記OFDM送信部
    への入力信号とすることを特徴とする請求項1または請
    求項2に記載のOFDM用歪補償回路。
JP10331781A 1998-08-07 1998-11-20 Ofdm用歪補償回路 Pending JP2000115123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10331781A JP2000115123A (ja) 1998-08-07 1998-11-20 Ofdm用歪補償回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-224984 1998-08-07
JP22498498 1998-08-07
JP10331781A JP2000115123A (ja) 1998-08-07 1998-11-20 Ofdm用歪補償回路

Publications (1)

Publication Number Publication Date
JP2000115123A true JP2000115123A (ja) 2000-04-21

Family

ID=26526361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10331781A Pending JP2000115123A (ja) 1998-08-07 1998-11-20 Ofdm用歪補償回路

Country Status (1)

Country Link
JP (1) JP2000115123A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001074019A3 (de) * 2000-03-28 2002-04-04 Rohde & Schwarz Reglung der spitzenleistung eines mehrträgersignals
KR20020053229A (ko) * 2000-12-27 2002-07-05 박태진 직교주파수분할다중 통신시스템에서 오에프디엠스펙트럼의 왜곡을 보상하기 위한 장치 및 방법
WO2002056516A1 (fr) * 2001-01-10 2002-07-18 Hitachi, Ltd. Dispositif de communication et systeme de communication l'utilisant
JP2002344418A (ja) * 2001-05-22 2002-11-29 Sumitomo Electric Ind Ltd 前置型非線形歪補償器
WO2005025079A1 (ja) * 2003-09-03 2005-03-17 Hitachi Kokusai Electric Inc. マルチキャリア信号処理装置
WO2005091538A1 (ja) * 2004-03-22 2005-09-29 Matsushita Electric Industrial Co., Ltd. ピーク電力抑圧装置およびピーク電力抑圧方法
US6983411B2 (en) 2002-03-19 2006-01-03 Kabushiki Kaisha Toshiba Receiving apparatus and method using multicarrier modulation
CN1310450C (zh) * 2002-01-29 2007-04-11 三星电子株式会社 Ofdm分集接收机及其接收ofdm信号的方法
US7327793B2 (en) 2001-03-02 2008-02-05 Rim Semiconductor DMT peak reduction without affecting transmission signal
JP2009232090A (ja) * 2008-03-21 2009-10-08 Fujitsu Ltd Ofdm歪補償増幅送信装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245581B2 (en) 2000-03-28 2007-07-17 Rohde & Schwarz Gmbh & Co. Kg Method and apparatus for normalizing amplitudes of orthogonal frequency division multiplex (OFDM) signals
WO2001074019A3 (de) * 2000-03-28 2002-04-04 Rohde & Schwarz Reglung der spitzenleistung eines mehrträgersignals
KR20020053229A (ko) * 2000-12-27 2002-07-05 박태진 직교주파수분할다중 통신시스템에서 오에프디엠스펙트럼의 왜곡을 보상하기 위한 장치 및 방법
WO2002056516A1 (fr) * 2001-01-10 2002-07-18 Hitachi, Ltd. Dispositif de communication et systeme de communication l'utilisant
US7327793B2 (en) 2001-03-02 2008-02-05 Rim Semiconductor DMT peak reduction without affecting transmission signal
JP2002344418A (ja) * 2001-05-22 2002-11-29 Sumitomo Electric Ind Ltd 前置型非線形歪補償器
JP4644974B2 (ja) * 2001-05-22 2011-03-09 住友電気工業株式会社 前置型非線形歪補償器
CN1310450C (zh) * 2002-01-29 2007-04-11 三星电子株式会社 Ofdm分集接收机及其接收ofdm信号的方法
US6983411B2 (en) 2002-03-19 2006-01-03 Kabushiki Kaisha Toshiba Receiving apparatus and method using multicarrier modulation
US7225389B2 (en) 2002-03-19 2007-05-29 Kabushiki Kaisha Toshiba Method and circuit for correcting power amplifier distortion
WO2005025079A1 (ja) * 2003-09-03 2005-03-17 Hitachi Kokusai Electric Inc. マルチキャリア信号処理装置
WO2005091538A1 (ja) * 2004-03-22 2005-09-29 Matsushita Electric Industrial Co., Ltd. ピーク電力抑圧装置およびピーク電力抑圧方法
JP2009232090A (ja) * 2008-03-21 2009-10-08 Fujitsu Ltd Ofdm歪補償増幅送信装置

Similar Documents

Publication Publication Date Title
US20220115990A1 (en) Power amplifier time-delay invariant predistortion methods and apparatus
KR100959032B1 (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
EP2517353B1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
EP0758501B1 (en) Adaptive predistorter
RU2564680C2 (ru) Способ определения коэффициентов внесения предыскажений и тракт передачи
KR101109861B1 (ko) 전치 보상기
KR100739356B1 (ko) 무선 통신 시스템에서 인접 채널 파워를 감소시키는 방법및 장치
CN100566133C (zh) 用于放大具有输入信号功率的输入信号的设备和方法
EP2143209B1 (en) Digital hybrid mode power amplifier system
US8022763B2 (en) Amplifier failure detection apparatus
KR101024829B1 (ko) 비대칭 특성을 갖는 전력 증폭기의 선형화를 위한 디지털전치 왜곡
JP2011030246A (ja) 増幅器予歪および自動較正の方法および装置
CN101662821B (zh) 信号处理方法及通信系统
JP2008546261A (ja) ベースバンドデジタル信号に予め歪を与える装置及び方法
US6307435B1 (en) High power amplifier linearization method using modified linear-log model predistortion
KR20060109997A (ko) 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법
US20090195309A1 (en) Distortion compensator apparatus, amplifier apparatus, transmitter, and method of compensating distortion
JP2000115123A (ja) Ofdm用歪補償回路
US6429740B1 (en) High power amplifier linearization method using extended saleh model predistortion
JP2022502885A (ja) クラスg高周波パワー・アンプ向けのベースバンド線形化のシステム及び方法
WO2002017586A1 (en) Multicarrier transmitter circuit arrangement with predistortion linearisation method
WO2003077495A1 (en) Frequency-dependent magnitude pre-distortion of non-baseband input signals for reducing spurious emissions in communication networks
US20040164798A1 (en) Circuit and method for compensating for nonliner distortion of power amplifier
US20150077180A1 (en) Distortion compensation apparatus and distortion compensation method
EP2022179A1 (en) High efficiency linearization power amplifier for wireless communication

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713