JP2000102261A - Power circuit - Google Patents

Power circuit

Info

Publication number
JP2000102261A
JP2000102261A JP10269211A JP26921198A JP2000102261A JP 2000102261 A JP2000102261 A JP 2000102261A JP 10269211 A JP10269211 A JP 10269211A JP 26921198 A JP26921198 A JP 26921198A JP 2000102261 A JP2000102261 A JP 2000102261A
Authority
JP
Japan
Prior art keywords
output
voltage
power supply
load
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10269211A
Other languages
Japanese (ja)
Inventor
Mikiyuki Aoki
幹之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP10269211A priority Critical patent/JP2000102261A/en
Publication of JP2000102261A publication Critical patent/JP2000102261A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the stray capacitance of wiring and thus the capactance of a transformer for outputting AC voltage in a power circuit, which superposes AC voltage and DC voltage and supplies a load with it. SOLUTION: A DC output section for producing a direct-current voltage and an AC output section for producing alternating-current voltage are mounted on separate boards, and the AC power supply board mounted with the AC output section is placed close to a load, so that the stray capacitance of wiring for connection between the output of the AC output section and the load is smaller than the stray capacitance of wiring for connection between the output of the DC output section and the load. The output of the DC output section is connected with the output of the AC output section to obtain a power circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、DC(直流)にA
C(交流)を重畳させた高圧電圧を負荷に供給するため
の電源回路に関する。例えば、電子写真方式の画像形成
装置の現像器に電源を供給するための電源回路に関す
る。
TECHNICAL FIELD The present invention relates to a DC (direct current)
The present invention relates to a power supply circuit for supplying a high voltage superimposed with C (alternating current) to a load. For example, the present invention relates to a power supply circuit for supplying power to a developing device of an electrophotographic image forming apparatus.

【0002】[0002]

【従来の技術】図2は電子写真方式の画像形成装置の現
像器に電源を供給する従来の電源回路を示す。高圧電源
基板には、AC出力部とDC出力部が設けられている。
AC出力部では、高圧電源制御回路CC1がトランジス
タQ1 をスイッチングする。これにより24Vの入力電
圧がトランスT1 で電圧増幅されてAC出力電圧V1
発生され、コンデンサC1 とC2 を介して各々出力され
る。DC出力部では、高圧電源制御回路CC2がトラン
ジスタQ2 をスイッチングする。これにより24Vの入
力電圧がトランスT2 で電圧増幅される。これがダイオ
ードD1 で半波整流され、さらに、コンデンサC0 によ
り平滑化されて、マイナスのDC出力電圧V2 が発生さ
れる。
2. Description of the Related Art FIG. 2 shows a conventional power supply circuit for supplying power to a developing device of an electrophotographic image forming apparatus. The high voltage power supply board is provided with an AC output unit and a DC output unit.
The AC output, high-voltage power supply control circuit CC1 is switched transistor Q 1. As a result, the input voltage of 24 V is amplified by the transformer T 1 to generate the AC output voltage V 1, which is output via the capacitors C 1 and C 2 . The DC output section, the high-voltage power supply control circuit CC2 to switch the transistor Q 2. Thus the input voltage of 24V is voltage amplified by the transformer T 2. This half-wave rectified by the diode D 1, further is smoothed by the capacitor C 0, a negative DC output voltage V 2 is generated.

【0003】上記DC出力電圧V2 は、抵抗R1 と(R
2 +R3 )で分圧され、抵抗R4 を介してコンデンサC
1 の出力側に印加される。これにより、ACとDCを重
畳した出力電圧V3 が発生され、配線aを介して接続さ
れた現像器に、バイアス1として供給される。また、上
記DC出力電圧V2 は、抵抗(R1 +R2 )とR3 で分
圧され、抵抗R 5 を介してコンデンサC2 の出力側に印
加される。これにより、ACとDCを重畳した出力電圧
4 が発生され、配線bを介して接続された現像器に、
バイアス2として供給される。
The above DC output voltage VTwo Is the resistance R1 And (R
Two + RThree ) And a resistor RFour Through the capacitor C
1 Is applied to the output side. As a result, AC and DC are overlapped.
Output voltage V foldedThree Is generated and connected via the wiring a.
The bias 1 is supplied to the developed developing device. Also on
DC output voltage VTwo Is the resistance (R1 + RTwo ) And RThree In minutes
Pressed, resistance R Five Through the capacitor CTwo Mark on the output side of
Be added. As a result, the output voltage obtained by superimposing AC and DC
VFour Is generated, and the developing device connected via the wiring b is
Supplied as bias 2.

【0004】[0004]

【発明が解決しようとする課題】出力電圧V3 をバイア
ス1に接続する配線aでは、その浮遊容量C11〜C1n
ために、無効電流i11C 〜i1nC が流れる。同様に、出
力電圧V4 をバイアス2に接続する配線bでは、その浮
遊容量C21〜C2nのために、無効電流i21C 〜i2n C
流れる。
[SUMMARY OF THE INVENTION] In the wiring a connects the output voltage V 3 to the bias 1, due to its stray capacitance C 11 -C 1n, flows reactive current i 11C ~i 1nC. Similarly, the wiring b for connecting the output voltage V 4 to the bias 2, due to its stray capacitance C 21 -C 2n, flows reactive current i 21C ~i 2n C.

【0005】浮遊容量C1nに流れる無効電流i1nC の値
は、
The value of the reactive current i 1nC flowing through the stray capacitance C 1n is:

【数1】i1nC =2πfC1nV・・・(1) である。ここで、fはAC電圧の出力周波数、VはAC
出力電圧である。
I 1nC = 2πfC 1n V (1) Here, f is the output frequency of the AC voltage, and V is AC
Output voltage.

【0006】AC出力電圧を発生するトランスT1 から
見た負荷電流の合計値iは、
The total value i of the load current viewed from the transformer T 1 that generates the AC output voltage is:

【数2】 i=i01+iR1+i02+iR2 =i11C +・・+i1nC +iL1+iR1+i21C +・・+i2nC +iL2+iR2 =i11C +・・+i1nC +i21C +・・+i2nC +iL1+iL2+iR1+iR2 ≒2πfV{Σ(C1k+C2k)}+(1/RL1+1/RL2)V +V/(R4 +R2 +R3 )+V/(R5 +R3 )・・・(2) である。但し、C1 とC2 の容量が十分に大きく、AC
出力電圧V1 が高圧電源基板の出力電圧V3 及びV4
略等しいとする。また、Σの合算範囲は、k=1からk
=nまでとする。
[Number 2] i = i 01 + i R1 + i 02 + i R2 = i 11C + ·· + i 1nC + i L1 + i R1 + i 21C + ·· + i 2nC + i L2 + i R2 = i 11C + ·· + i 1nC + i 21C + ·· + i 2nC + i L1 + i L2 + i R1 + i R2 ≒ 2πfV {Σ (C 1k + C 2k)} + (1 / R L1 + 1 / R L2) V + V / (R 4 + R 2 + R 3) + V / (R 5 + R 3 ) (2) However, the capacity of C 1 and C 2 is sufficiently large and AC
Output voltages V 1 is substantially equal to the output voltage V 3 and V 4 of the high-voltage power supply board. The total range of Σ is from k = 1 to k
= N.

【0007】現像バイアス電圧に使用される周波数は数
KHz程度と大きい。このため、配線の浮遊容量に流れ
る無効電流も負荷電流に比べて大きくなり、AC電圧出
力用のトランスとしても大容量のものが必要であった。
浮遊容量を減らすためには配線の長さを短くすればよい
が、高圧電源基板はサイズが大きいため、スペースが限
られている現像器の近くに配置することは困難であっ
た。
The frequency used for the developing bias voltage is as large as about several KHz. For this reason, the reactive current flowing through the floating capacitance of the wiring becomes larger than the load current, and a large-capacity transformer is required as the AC voltage output transformer.
In order to reduce the stray capacitance, the length of the wiring may be shortened. However, since the high-voltage power supply substrate is large in size, it has been difficult to arrange the high-voltage power supply substrate near a developing device where space is limited.

【0008】本発明は、上記の事情に鑑みたものであ
り、AC電圧とDC電圧を重畳して負荷に供給する電源
回路に於いて、配線の浮遊容量を低減して無効電流を低
減することにより、AC電圧出力用のトランスを小容量
とすることを目的とする。
The present invention has been made in view of the above circumstances, and in a power supply circuit for superimposing an AC voltage and a DC voltage to supply a load, a stray capacitance of a wiring is reduced to reduce a reactive current. Accordingly, an object of the present invention is to reduce the capacity of the AC voltage output transformer.

【0009】[0009]

【課題を解決するための手段】請求項1の発明は、直流
電圧と交流電圧を重畳して負荷に供給する電源回路であ
って、直流電圧を発生するDC出力部と交流電圧を発生
するAC出力部を別基板に搭載し、AC出力部の出力と
負荷を接続する配線の浮遊容量が、DC出力部の出力と
負荷を接続する配線の浮遊容量よりも小さくなるよう
に、AC出力部を搭載した基板を負荷の近傍に設け、D
C出力部の出力をAC出力部の出力に接続したことを特
徴とする電源回路である。請求項2の発明は、請求項1
に於いて、DC出力部の出力を抵抗を介してAC出力部
の出力に接続したことを特徴とする電源回路である。
According to the first aspect of the present invention, there is provided a power supply circuit for superposing a DC voltage and an AC voltage and supplying the superposed DC voltage to a load, wherein the DC output section generates a DC voltage and the AC output section generates an AC voltage. The output unit is mounted on a separate board, and the AC output unit is connected so that the stray capacitance of the wiring connecting the output of the AC output unit and the load is smaller than the stray capacitance of the wiring connecting the output of the DC output unit and the load. The mounted substrate is provided near the load, and D
A power supply circuit wherein an output of a C output unit is connected to an output of an AC output unit. The invention of Claim 2 is Claim 1
Wherein the output of the DC output section is connected to the output of the AC output section via a resistor.

【0010】[0010]

【発明の実施の形態】図1は実施の形態の電源回路を示
す。図示の回路も、前述の図2の回路と同様に、電子写
真方式の画像形成装置(複写機/プリンタ/ファクシミ
リ等)の現像器(トナー現像器)にAC電圧とDC電圧
を重畳した高周波電源(周波数:1KHz以上程度,電
圧:1KV以上程度)を供給するための回路である。
FIG. 1 shows a power supply circuit according to an embodiment. The circuit shown is also a high-frequency power supply in which an AC voltage and a DC voltage are superimposed on a developing device (toner developing device) of an electrophotographic image forming apparatus (copier / printer / facsimile, etc.), similarly to the circuit of FIG. (Frequency: about 1 KHz or more, voltage: about 1 KV or more).

【0011】図1の回路の各構成素子及び動作は、図2
の回路の各構成素子及び動作と略同様である。図1の回
路が図2の回路と異なる点は、図2の回路ではAC出力
部とDC出力部が同一の基板に設けられており、その基
板が負荷である現像器から離れた位置に設置されていた
のに対して、図1の回路ではAC出力部とDC出力部が
別々の基板に設けられており、AC出力部を搭載した基
板は負荷である現像器の近くに設置され、DC出力部を
搭載した基板は負荷である現像器から離れた位置に設置
されている点である。
The components and operation of the circuit shown in FIG.
This is substantially the same as each component and operation of the circuit of FIG. The difference between the circuit of FIG. 1 and the circuit of FIG. 2 is that in the circuit of FIG. 2, the AC output unit and the DC output unit are provided on the same substrate, and the substrate is installed at a position distant from the developing device as a load. On the other hand, in the circuit of FIG. 1, the AC output unit and the DC output unit are provided on separate substrates, and the substrate on which the AC output unit is mounted is installed near the developing device which is a load, and The point that the substrate on which the output unit is mounted is installed at a position distant from the developing device as a load.

【0012】AC電源基板に搭載されているAC出力部
では、高圧電源制御回路CC1がトランジスタQ1 をス
イッチングする。これにより24Vの入力電圧がトラン
スT1で電圧増幅されてAC出力電圧V1 が発生され、
コンデンサC1 とC2 を介して各々出力される。DC電
源基板に搭載されているDC出力部では、高圧電源制御
回路CC2がトランジスタQ2 をスイッチングする。こ
れにより24Vの入力電圧がトランスT2で電圧増幅さ
れる。これがダイオードD1 で半波整流され、さらに、
コンデンサC0 で平滑化されて、マイナスのDC出力電
圧V2 が発生される。
[0012] In AC output unit mounted on the AC power supply board, high-voltage power supply control circuit CC1 is switched transistor Q 1. Thus the input voltage of 24V is voltage amplified AC output voltage V 1 is generated in the transformer T 1,
They are respectively output via a capacitor C 1 and C 2. The DC outputs that are mounted on the DC power supply board, high-voltage power supply control circuit CC2 to switch the transistor Q 2. Thus the input voltage of 24V is voltage amplified by the transformer T 2. This half-wave rectified by the diode D 1, further
Smoothing is performed by the capacitor C 0 to generate a negative DC output voltage V 2 .

【0013】上記DC出力電圧V2 は、抵抗R1 と(R
2 +R3 )で分圧されて出力電圧V5とされる。この出
力電圧V5 が、配線Aと抵抗R4 を介してコンデンサC
1 の出力側に印加される。これによりACとDCの重畳
された出力電圧V3 が発生され、この出力電圧V3 が、
現像器にバイアス1として供給される。また、上記DC
出力電圧V2 は、抵抗(R1 +R2 )とR3 で分圧され
て出力電圧V6 とされる。この電圧V6 が、配線20と
抵抗R5 を介してコンデンサC2の出力側に印加され
る。これにより、ACとDCの重畳された出力電圧V4
が発生され、この出力電圧V4 が、現像器にバイアス2
として供給される。
The DC output voltage V 2 is determined by the resistances R 1 and (R
2 + R 3) in divided by the output voltage V 5. This output voltage V 5, the capacitor C via the wiring A resistor R 4
1 is applied to the output side. Thus superimposed output voltage V 3 of the AC and DC are generated, the output voltage V 3,
It is supplied as a bias 1 to the developing device. In addition, the DC
The output voltage V 2 is divided by the resistor (R 1 + R 2 ) and R 3 to obtain an output voltage V 6 . This voltage V 6 is applied to the output side of the capacitor C 2 via the wiring 20 and the resistor R 5 . As a result, the output voltage V 4 where AC and DC are superimposed is obtained.
Is generated, and this output voltage V 4 is applied to the developing device with bias 2.
Supplied as

【0014】つまり、図1の回路では、AC電源基板が
現像器の近傍に設けられており、接続用の配線の長さが
短いため、その浮遊容量は無視できる。このため、上記
のように、出力電圧V3 がバイアス1として、出力電圧
4 がバイアス2として、各々現像器に供給される。
That is, in the circuit shown in FIG. 1, since the AC power supply substrate is provided near the developing device and the length of the connection wiring is short, the stray capacitance thereof can be ignored. Therefore, as described above, as a bias 1 output voltage V 3, the output voltage V 4 is as a bias 2, is supplied to each developing unit.

【0015】一方、DC電源基板は、AC電源基板や現
像器から離れた位置に設けられており、比較的長い配線
Aと配線Bを介してAC電源基板の出力側に接続されて
いるため、その浮遊容量C11〜C1nとC21〜C2nのため
に無効電流iC11 〜iC1n とi C21 〜iC2n が流れる。
この影響は、下記のように見積もられる。
On the other hand, the DC power supply board is
Provided at a position distant from the imager, relatively long wiring
Connected to the output side of the AC power supply board via A and wiring B
The stray capacitance C11~ C1nAnd Ctwenty one~ C2nfor
The reactive current iC11 ~ IC1n And i C21 ~ IC2n Flows.
This effect is estimated as follows.

【0016】AC出力電圧を発生するトランスT1 から
見た負荷電流の合計値iは、
The total value i of the load current as viewed from the transformer T 1 that generates the AC output voltage is:

【数3】 i=i01+i02 =i21+iL1+i22+iL2 =iC11 +・・+iC1n +iR1+iL1+iC21 +・・+iC2n +iR2+iL2 ≒V/{(R2 +R3 )/(1+2πf(R2 +R3 )ΣC1k)+R4 } +V/RL1+V/{R3 /(1+2πfR3 ΣC1k)+R5 }+V/RL2 ・・(3) である。但し、C1 とC2 の容量が十分に大きいとす
る。また、Σの合算範囲は、k=1からk=nまでとす
る。
## EQU3 ## i = i 01 + i 02 = i 21 + i L1 + i 22 + i L2 = i C11 +... + I C1n + i R1 + i L1 + i C21 +... + I C2n + i R2 + i L2 ≒ V / {(R 2 + R 3) / (1 + 2πf (R 2 + R 3) ΣC 1k) + R 4} + V / R L1 + V / {R 3 / (1 + 2πfR 3 ΣC 1k) + R 5} + V / R L2 ·· (3). However, it is assumed that the capacities of C 1 and C 2 are sufficiently large. The total range of Σ is from k = 1 to k = n.

【0017】即ち、AC電源基板を負荷である現像器の
近傍に設け、DC電源基板を離して設けた構成では、抵
抗R4 と抵抗R5 によって出力電流が限流されるため、
浮遊容量の影響が小さくなり、ACトランスT1 の出力
容量を低減できる。なお、図2の場合、比較的サイズが
大きい高圧電源基板(AC電源とDC電源を搭載した基
板)を負荷である現像器の近くに設けることはスペース
的に困難であるが、図1のようにAC電源基板のみを設
けることは可能である。
[0017] That is, provided the AC power board in the vicinity of a is developing unit load, in the configuration provided away DC power board, because the output current flows limit the resistor R 4 by a resistor R 5,
Influence of the stray capacitance is reduced, thereby reducing the output capacitance of the AC transformer T 1. In the case of FIG. 2, it is difficult to provide a relatively large-sized high-voltage power supply board (a board on which an AC power supply and a DC power supply are mounted) near the developing device, which is a load, but as shown in FIG. It is possible to provide only the AC power supply board for the power supply.

【0018】[0018]

【発明の効果】本発明では、ACとDCの電圧を重畳し
て供給する電源回路に於いて、AC電源基板を負荷の近
傍に設け、DC電源基板を負荷から離して設けているた
め、長い配線を引き回すことによる浮遊容量の無効電流
を低減でき、このため、AC電圧出力用のトランスを小
容量とすることができる。
According to the present invention, in the power supply circuit for supplying the AC and DC voltages in a superimposed manner, the AC power supply board is provided near the load, and the DC power supply board is provided away from the load. The reactive current of the stray capacitance due to the routing of the wiring can be reduced, so that the AC voltage output transformer can have a small capacitance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態の電源回路の構成図。FIG. 1 is a configuration diagram of a power supply circuit of an embodiment.

【図2】従来の電源回路の構成図。FIG. 2 is a configuration diagram of a conventional power supply circuit.

【符号の説明】[Explanation of symbols]

CC1 高圧電源制御回路 CC2 高圧電源制御回路 RL1 負荷 RL2 負荷CC1 high-voltage power supply control circuit CC2 high-voltage power supply control circuit R L1 load R L2 load

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 直流電圧と交流電圧を重畳して負荷に供
給する電源回路であって、直流電圧を発生するDC出力
部と交流電圧を発生するAC出力部を別基板に搭載し、
AC出力部の出力と負荷を接続する配線の浮遊容量が、
DC出力部の出力と負荷を接続する配線の浮遊容量より
も小さくなるように、AC出力部を搭載した基板を負荷
の近傍に設け、DC出力部の出力をAC出力部の出力に
接続したことを特徴とする電源回路。
1. A power supply circuit for superimposing a DC voltage and an AC voltage and supplying the load to a load, wherein a DC output section for generating a DC voltage and an AC output section for generating an AC voltage are mounted on separate substrates.
The stray capacitance of the wiring connecting the output of the AC output unit and the load is
A board on which the AC output unit is mounted is provided near the load so that the output of the DC output unit is smaller than the stray capacitance of the wiring connecting the load, and the output of the DC output unit is connected to the output of the AC output unit. A power supply circuit characterized by the following.
【請求項2】 請求項1に於いて、DC出力部の出力を
抵抗を介してAC出力部の出力に接続したことを特徴と
する電源回路。
2. The power supply circuit according to claim 1, wherein an output of the DC output section is connected to an output of the AC output section via a resistor.
JP10269211A 1998-09-24 1998-09-24 Power circuit Pending JP2000102261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10269211A JP2000102261A (en) 1998-09-24 1998-09-24 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10269211A JP2000102261A (en) 1998-09-24 1998-09-24 Power circuit

Publications (1)

Publication Number Publication Date
JP2000102261A true JP2000102261A (en) 2000-04-07

Family

ID=17469229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10269211A Pending JP2000102261A (en) 1998-09-24 1998-09-24 Power circuit

Country Status (1)

Country Link
JP (1) JP2000102261A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324772B2 (en) * 2005-06-22 2008-01-29 Xerox Corporation Point-of-load design for high voltage AC power supplies
US7680427B2 (en) 2006-04-25 2010-03-16 Seiko Epson Corporation Image forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324772B2 (en) * 2005-06-22 2008-01-29 Xerox Corporation Point-of-load design for high voltage AC power supplies
US7680427B2 (en) 2006-04-25 2010-03-16 Seiko Epson Corporation Image forming apparatus

Similar Documents

Publication Publication Date Title
CN103095160B (en) Power-supply system, image forming apparatus and low capacity power circuit
CN103124143B (en) Electricity Yuan Xi Tong ﹑ image forming apparatus and low capacity AC treatment circuit
JP5811292B2 (en) Power transmission system
JP6562719B2 (en) Power supply device and image forming apparatus
JP2007295645A (en) Switching power supply
JP2000102261A (en) Power circuit
US6580624B2 (en) Switching power circuit with a filter for controlling noise of a switching frequency and method of same
JP4162367B2 (en) Image processing device
JP2009251099A (en) Image forming apparatus
JP2009545945A (en) DC-DC power converter with switch control circuit coupled magnetically
JPH11266530A (en) Leakage current reducing equipment for electrical apparatus
JP4655671B2 (en) Power supply
JPH10144536A (en) Transformer for power supply
JP2021069254A (en) Power supply device and image forming apparatus
US7002816B2 (en) Power supply apparatus and image forming apparatus using the same
JP2004274864A (en) Switching power unit
CN102611335B (en) Switching power source and image forming apparatus having switching power source
JP2008072827A (en) Power unit using piezoelectric transformer
JP2003259642A (en) Contactless power supply unit
JP2003250270A (en) Amplifying circuit, noise reducing device, and power converter
JP2001045767A (en) Inverter
JP2004072878A (en) Switching power supply device
JP3125336B2 (en) Electrophotographic equipment
JPH10323029A (en) Piezoelectric transformer and power unit using the same
JP4639437B2 (en) High voltage power supply

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050614