JP2000102244A - Dc-to-dc converter - Google Patents

Dc-to-dc converter

Info

Publication number
JP2000102244A
JP2000102244A JP11207018A JP20701899A JP2000102244A JP 2000102244 A JP2000102244 A JP 2000102244A JP 11207018 A JP11207018 A JP 11207018A JP 20701899 A JP20701899 A JP 20701899A JP 2000102244 A JP2000102244 A JP 2000102244A
Authority
JP
Japan
Prior art keywords
voltage
input
output
power supply
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11207018A
Other languages
Japanese (ja)
Inventor
Shinichi Kojima
眞一 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP11207018A priority Critical patent/JP2000102244A/en
Publication of JP2000102244A publication Critical patent/JP2000102244A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To supply the larger of either an input DC voltage or an output DC voltage to a boosting circuit and to reduce the minimum operating voltage by supplying the power supply voltage of the power supply line of the boosting circuit form an input DC voltage before boosting of operation, and taking a power supply voltage from the output DC voltage after boosting of operation. SOLUTION: An input DC voltage Vin and an output DC voltage Vout, after starting a boosting circuit 20, are compared. Then, before a boosting operation, where the input DC voltage Vin on comparison is larger than the output DC voltage Vout, the input DC voltage Vin is supplied to a power supply line L for supplying the operating power of a circuit in a DC/DC converter 10, including the boosting circuit 20, thus activating the circuit of the DC/DC converter 10. Furthermore, after the boosting operation, the output DC voltage Vout is supplied to the power supply line L, instead of the input DC voltage Vin, and the boosting operation of the boosting circuit and that of the circuit of the DC/DC converter 10 are allowed made to continue, thus expanding the margin at the constant-voltage side of the input DC voltage Vin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、入力される直流電圧を昇圧して所定の直流電
圧として出力する昇圧回路を備えた昇圧型のDC/DC
コンバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a step-up DC / DC having a step-up circuit for stepping up an input DC voltage and outputting a predetermined DC voltage.
About converter.

【0002】[0002]

【従来の技術】従来、この種のDC/DCコンバータ
(スイッチング電源回路)としては、例えば、実開平6
−60291号公報に示すようなものがある(図4参
照)。
2. Description of the Related Art Conventionally, as this type of DC / DC converter (switching power supply circuit), for example,
Japanese Unexamined Patent Application Publication No. 60291/1990 (see FIG. 4).

【0003】すなわち、スイッチング電源回路では、そ
の入力端子1とスイッチング素子Q 1を駆動する制御回
路3の電源入力端子Vcc間にコンデンサC3が接続さ
れ、スイッチング電源起動時には、外部からスイッチン
グ電源回路に供給される直流入力より制御回路3にコン
デンサC3を介して電源が供給される。また外部の直流
電源と接続される入力端子1とアース間にコンデンサC
1が接続され、さらに入力端子1は、トランスTの1次
巻線N1の一端と接続されている。トランスTの1次巻
線N1の他端はMOSFET型のスイッチングトランジ
スタQ1のドレイン、ソース端子を介してアースと接続
されている。スイッチングトランジスタQ1のゲートは
制御回路3の出力端子と接続されている。制御回路3の
電圧電源Vcc端子と入力端子1間にコンデンサC3とダ
イオードD2とが並列に接続され、制御回路3のGND
端子がアースに接続されている。この時、ダイオードD
2は、入力端子1側をアノード、制御回路3側をカソー
ドとする。トランスTの2次巻線N2は、その一端をダ
イオードD1のアノードと接続され、他端がアースと接
続されている。ダイオードD1のカソードが出力端子2
と接続されている。出力端子2(出力電圧VO)とアー
ス間に平滑コンデンサC2が接続され、さらに平滑コン
デンサC2に対して並列に抵抗R1、R2の直列回路が接
続されている。抵抗R1、抵抗R2の接続点が制御回路3
に接続され、抵抗R1、R2によって分圧した出力電圧は
制御回路3へ入力されている。トランスTの3次巻線N
3の一端はアースと接続され、他端はダイオードD3のア
ノードと接続されている。この時、トランスTの1次巻
線N1のスイッチングトランジスタQ1のドレイン側と、
2次巻線N2のダイオードD1のアノード側を同極とし
ている。ダイオードD3のカソードは制御回路3の電圧
電源Vcc端子と接続されている。スイッチング電源回路
では、制御回路3に駆動用の電源Vccが供給される。ス
イッチング電源の起動時において、外部の直流電源から
入力電圧VINが入力端子1に印加されると、その瞬間に
入力端子1、コンデンサC3、制御回路3、アースの経
路で電流ic3が流れ、コンデンサC3を充電する。コン
デンサの性質上、入力電圧VINが投入された直後の未充
電状態においては、コンデンサC3の両端の電位差は零
であり、充電電流ic3によって時間と共に電位差を生
じ、それが高くなっていく。つまり、入力電圧VINの投
入直後には、制御回路3の電源入力端子Vccには、入力
電圧VINがほぼそのまま供給される。この入力電圧VIN
によって制御回路3が起動し、ほぼ電圧VINの振幅を持
ったパルス電圧がスイッチングトランジスタQ1のゲー
トに加わり、スイッチングトランジスタQ1が作動し、
スイッチング電源が動作を開始する。従って、スイッチ
ング電源が起動できる最低の入力電圧VINの電圧値は、
ほぼスイッチングトランジスタQ1のしきい値電圧(V
TH)近傍とすることができ、従来の回路に比較して、最
低の入力電圧VINの電圧値を低く設定することができる
と記載されている。一方、スイッチング電源が動作を開
始すると、トランスTの2次巻線N2に電圧が誘起さ
れ、負荷に直流電力を供給し、同時に3次巻線N3にも
電圧V3を発生する。ダイオードD2の順方向降下電圧を
F2、ダイオードD3の順方向降下電圧をVF3とし、電
圧V3が(V3−VF3)>(VIN−VF2)という関係にあ
る場合には、3次巻線N3に発生した電圧V3はダイオー
ドD3(順方向電圧降下VF3)によって整流され、さら
にコンデンサC3、コンデンサC1によって平滑され、補
助電源回路4の出力電圧VSとして制御回路3の電源入
力端子Vcc(=V3−VF3)に入力される。これにより
制御回路3は補助電源回路4から電源供給(供給電圧=
3−VF3)を受けることになり、その電圧VSの電圧値
は入力電圧VINよりも高く、起動時よりも高い電圧でス
イッチングトランジスタQ1のゲートが駆動される。そ
のため、スイッチングトランジスタQ1のオン抵抗が起
動時よりも下がり、起動後の定常動作ではスイッチング
トランジスタQ1の電力損失が低下する。一方、入力電
圧VINが高くなり、(VIN−VF2)>(V3−VF3)と
いう関係にある場合には、制御回路3は外部の直流電源
からの入力電圧VINから電源供給を受けることになり、
入力電圧VINの大小により、制御回路3の駆動用電源と
して電圧の高い方を自動的に選択することになることが
記載されている。
That is, in a switching power supply circuit,
Input terminal 1 and switching element Q 1Control times to drive
Power supply input terminal V of path 3ccCapacitor C betweenThreeIs connected
When the switching power supply is started,
From the DC input supplied to the power supply circuit to the control circuit 3.
Densa CThreePower is supplied via the. Also external DC
Capacitor C between input terminal 1 connected to the power supply and ground
1And the input terminal 1 is connected to the primary of the transformer T.
Winding N1Is connected to one end. Primary winding of transformer T
Line N1The other end is a MOSFET type switching transistor.
Star Q1Connected to ground via drain and source terminals
Have been. Switching transistor Q1The gate is
It is connected to the output terminal of the control circuit 3. Control circuit 3
Voltage power supply VccCapacitor C between terminal and input terminal 1ThreeAnd da
Iod DTwoAre connected in parallel, and the GND of the control circuit 3
Terminal is connected to earth. At this time, the diode D
TwoIs an anode on the input terminal 1 side and a cathode on the control circuit 3 side.
And One end of the secondary winding N2 of the transformer T is
Iod D1And the other end is connected to ground.
Has been continued. Diode D1Output terminal 2
Is connected to Output terminal 2 (output voltage VO) And ar
Smoothing capacitor CTwoIs connected, and the smoothing
Densa CTwoResistance R in parallel with1, RTwoSeries circuit
Has been continued. Resistance R1, Resistance RTwoIs the control circuit 3
To the resistor R1, RTwoThe output voltage divided by
It is input to the control circuit 3. Tertiary winding N of transformer T
ThreeIs connected to the ground, and the other end is a diode DThreeNo
Connected to the node. At this time, the primary winding of the transformer T
Line N1Switching transistor Q1The drain side of the
Diode D of secondary winding N21The anode side of
ing. Diode DThreeIs the voltage of the control circuit 3
Power supply VccConnected to terminal. Switching power supply circuit
Then, the control power supply VccIs supplied. S
When starting the switching power supply,
Input voltage VINIs applied to the input terminal 1 at that moment.
Input terminal 1, capacitor CThree, Control circuit 3, ground
Current ic3Flows and the capacitor CThreeCharge. Con
Due to the nature of the capacitor, the input voltage VINUnfilled immediately after
In the charged state, the capacitor CThreePotential difference between both ends is zero
And the charging current ic3Creates a potential difference over time
And it gets higher. That is, the input voltage VINThrow
Immediately after turning on, the power input terminal V of the control circuit 3ccEnter the
Voltage VINIs supplied almost as is. This input voltage VIN
The control circuit 3 is activated by theINWith amplitude of
Pulse voltage is the switching transistor Q1Game
And the switching transistor Q1Is activated,
The switching power supply starts operating. Therefore, the switch
Input voltage V at which the switching power supply can startINThe voltage value of
Almost switching transistor Q1Threshold voltage (V
TH) Can be in the vicinity, and compared to conventional circuits,
Low input voltage VINVoltage can be set low
It is described. On the other hand, the switching power supply
At the beginning, a voltage is induced in the secondary winding N2 of the transformer T.
To supply DC power to the load,ThreeAlso
Voltage VThreeOccurs. Diode DTwoThe forward drop voltage of
VF2, Diode DThreeIs the forward drop voltage of VF3And
Pressure VThreeIs (VThree-VF3)> (VIN-VF2)
Tertiary winding NThreeVoltage VThreeIs Daio
Do DThree(Forward voltage drop VF3Rectified by
Capacitor CThree, Capacitor C1Smoothed and complemented
The power supply of the control circuit 3 is turned on as the output voltage VS of the auxiliary power supply circuit 4.
Force terminal Vcc(= VThree-VF3). This
The control circuit 3 supplies power from the auxiliary power supply circuit 4 (supply voltage =
VThree-VF3), And the voltage value of the voltage VS
Is the input voltage VINAt a higher voltage than at startup.
Switching transistor Q1Are driven. So
Therefore, the switching transistor Q1On resistance
Lower than during operation, switching in steady operation after startup
Transistor Q1Power loss. On the other hand,
Pressure VINBecomes higher, and (VIN-VF2)> (VThree-VF3)When
The control circuit 3 is connected to an external DC power supply.
Input voltage VINPower supply from
Input voltage VINThe power supply for driving the control circuit 3 depends on the magnitude of
Will automatically select the higher voltage
Has been described.

【0004】[0004]

【発明が解決しようとする課題】このような従来のスイ
ッチング電源回路では、電圧V3が(V3−VF3)>(V
IN−VF2)という関係にある場合には、3次巻線N3
発生した電圧V3はダイオードD3によって整流され、さ
らにコンデンサC3、コンデンサC1によって平滑され、
補助電源回路4の出力電圧VsとしてV3−VF3の大き
さの電圧が制御回路3の電源入力端子Vccに入力され
る。また、(VIN−VF2)>(V3−VF3)という関係
にある昇圧動作前には、(VIN−VF2)>(V3
F3)という関係が成立するので、外部の直流電源から
の入力電圧VINからVIN−VF2というVF2だけVINより
も小さい電圧が制御回路3に供給されることになる。し
かしながら、スイッチング電源回路において、電源電圧
の低電圧化が進むと、電源入力端子Vccへの供給電圧の
F2による降下に応じて制御回路3の最低動作電圧も低
くする必要があるが、制御回路3を構成するMOSトラ
ンジスタの動作可能最低電圧には制限があるため、制御
回路3の最低動作電圧を無制限に低くすることはできな
い。このため、電源電圧の低電圧化を実行する場合、ダ
イオードの順方向電圧による電圧降下を極力オミットし
たいものの、従来のスイッチング電源回路では、ダイオ
ードの順方向電圧による電圧降下をオミットすることが
難しいという技術的課題があった。
SUMMARY OF THE INVENTION Such a conventional switch is
In the switching power supply circuit, the voltage VThreeIs (VThree-VF3)> (V
IN-VF2), The tertiary winding NThreeTo
Generated voltage VThreeIs the diode DThreeRectified by
And capacitor CThree, Capacitor C1Smoothed by
The output voltage Vs of the auxiliary power supply circuit 4 is VThree-VF3The size of
Is the power input terminal V of the control circuit 3.ccEntered in
You. Also, (VIN-VF2)> (VThree-VF3) Relationship
Before the boost operation in (V)IN-VF2)> (VThree
VF3), The external DC power supply
Input voltage VINTo VIN-VF2VF2Only VINThan
Is supplied to the control circuit 3. I
However, in the switching power supply circuit, the power supply voltage
Of the power supply input terminal VccOf supply voltage to
VF2The minimum operating voltage of the control circuit 3 is also low in accordance with the drop due to
Although it is necessary to use a MOS transistor constituting the control circuit 3,
Since the minimum operable voltage of the transistor is limited,
The minimum operating voltage of the circuit 3 cannot be reduced without limit.
No. Therefore, when lowering the power supply voltage,
Omit the voltage drop due to the forward voltage of the ion as much as possible.
However, in conventional switching power supply circuits,
Omit the voltage drop due to the forward voltage of the
There was a technical challenge that was difficult.

【0005】本発明は、このような従来の問題点を解決
することを課題としており、特に、昇圧動作する前の出
力直流電圧(昇圧回路の電源電圧)がDC/DCコンバ
ータの出力端に負荷が接続されて負荷電流を負荷に供給
する場合であっても、負荷電流が外付けダイオードにも
流れるためにダイオードの順方向電圧分だけ出力直流電
圧が降下してしまい出力直流電圧(すなわち、昇圧回路
の電源電圧)が(入力直流電圧−順方向電圧)となって
しまうようなケースを回避し、入力直流電圧または出力
直流電圧のいずれか大きい電圧を昇圧回路に供給するこ
とを目的としている。また本発明は、さらに、昇圧動作
する前の昇圧回路の電源電圧がダイオードの順方向電圧
分だけ電圧降下してしまうようなケースを回避して昇圧
動作開始電圧の低電圧化を図ることを目的としている。
An object of the present invention is to solve such a conventional problem. In particular, an output DC voltage (power supply voltage of a booster circuit) before a boost operation is applied to an output terminal of a DC / DC converter. Is connected to supply the load current to the load, the load current also flows to the external diode, so that the output DC voltage drops by the forward voltage of the diode and the output DC voltage (ie, It is an object of the present invention to avoid the case where the power supply voltage of the circuit becomes (input DC voltage−forward voltage) and supply the booster circuit with a larger voltage of the input DC voltage or the output DC voltage. Another object of the present invention is to reduce the boosting operation start voltage by avoiding the case where the power supply voltage of the booster circuit before the boosting operation drops by the forward voltage of the diode. And

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
成された請求項1に記載の発明(図2および図1参照)
は、入力される直流電圧を昇圧して所定の直流電圧とし
て出力する昇圧回路を備えたDC/DCコンバータ(1
0)において、前記昇圧回路の起動時以降の入力直流電
圧と出力直流電圧との電圧値を比較し、当該入力直流電
圧が当該出力直流電圧よりも大きい昇圧動作以前に前記
昇圧回路の動作電力を供給する電源ラインに当該入力直
流電圧を供給して当該昇圧回路を起動し、当該出力直流
電圧が当該入力直流電圧以上となる昇圧動作後に前記昇
圧回路の電源ラインに当該入力直流電圧に代えて当該出
力直流電圧を供給して前記昇圧回路の昇圧動作を継続さ
せる供給電源切り替え手段(12)を有する構成とした
DC/DCコンバータである。
Means for Solving the Problems The invention according to claim 1 has been made to solve the above problems (see FIGS. 2 and 1).
Is a DC / DC converter (1) provided with a booster circuit for boosting an input DC voltage and outputting it as a predetermined DC voltage.
0), the voltage values of the input DC voltage and the output DC voltage after the start-up of the booster circuit are compared, and the operating power of the booster circuit is increased before the boosting operation in which the input DC voltage is larger than the output DC voltage. The input DC voltage is supplied to the power supply line to be supplied to start the booster circuit, and after the boosting operation in which the output DC voltage is equal to or higher than the input DC voltage, the power supply line of the booster circuit is replaced with the input DC voltage. A DC / DC converter having a power supply switching means (12) for supplying an output DC voltage and continuing the boosting operation of the booster circuit.

【0007】請求項1に記載の発明によれば、昇圧回路
の電源ラインの電源電圧を昇圧動作前においては入力直
流電圧から供給し、昇圧動作後においては出力直流電圧
から電源電圧をとるようにすることができるようにな
る。その結果、昇圧動作する前の出力直流電圧(昇圧回
路の電源電圧)がDC/DCコンバータの出力端に負荷
が接続されて負荷電流を負荷に供給する場合であって
も、負荷電流が外付けダイオードにも流れるためにダイ
オードの順方向電圧分だけ出力直流電圧が降下してしま
い出力直流電圧(すなわち、昇圧回路の電源電圧)が
(入力直流電圧−順方向電圧)となってしまうようなケ
ースを回避できるようになり、入力直流電圧または出力
直流電圧のいずれか大きい電圧を昇圧回路に供給できる
ようになる。
According to the first aspect of the invention, the power supply voltage of the power supply line of the booster circuit is supplied from the input DC voltage before the boosting operation, and the power supply voltage is obtained from the output DC voltage after the boosting operation. Will be able to As a result, even when the output DC voltage (power supply voltage of the booster circuit) before the boosting operation is supplied to the load by connecting the load to the output terminal of the DC / DC converter, the load current is supplied to the external device. A case where the output DC voltage drops by the forward voltage of the diode because the current also flows through the diode, and the output DC voltage (that is, the power supply voltage of the booster circuit) becomes (input DC voltage−forward voltage). Can be avoided, and a larger voltage of the input DC voltage and the output DC voltage can be supplied to the booster circuit.

【0008】これにより、ダイオードの順方向電圧分だ
け低い入力直流電圧でもDC/DCコンバータを動作さ
せることができるようになり、その結果、入力直流電圧
の定電圧側のマージンを広げることができ、最低動作電
圧を低くすることができる。
As a result, the DC / DC converter can be operated even with an input DC voltage lower by the forward voltage of the diode. As a result, the constant voltage side margin of the input DC voltage can be increased. The minimum operating voltage can be reduced.

【0009】また請求項2に記載の発明(図1参照)
は、請求項1に記載のDC/DCコンバータにおいて、
前記供給電源切り替え手段(12)は、前記昇圧回路の
起動時以降の前記入力直流電圧と前記出力直流電圧との
電圧値を比較して切り替え信号を生成する電圧比較部
(14)と、前記切り替え信号に基づいて、前記入力直
流電圧または前記出力直流電圧のいずれか大きい電圧を
前記昇圧回路の動作電力を供給する電源ラインに供給し
て当該昇圧回路の昇圧動作を実行させる電源電圧スイッ
チ(16)とを有する構成としたDC/DCコンバータ
である。
The invention according to claim 2 (see FIG. 1)
Is a DC / DC converter according to claim 1,
A voltage comparison unit configured to compare a voltage value between the input DC voltage and the output DC voltage after the start-up of the booster circuit to generate a switching signal; A power supply voltage switch (16) for supplying a higher voltage of the input DC voltage or the output DC voltage to a power supply line for supplying operating power of the booster circuit based on a signal to execute a boosting operation of the booster circuit And a DC / DC converter having a configuration including:

【0010】請求項2に記載の発明によれば、請求項1
に記載の効果に加えて、電源電圧スイッチが、切り替え
信号に基づいて、入力直流電圧または出力直流電圧のい
ずれか大きい電圧を昇圧回路の動作電力を供給する電源
ラインに供給することにより、昇圧回路の電源ラインの
電源電圧を昇圧動作前においては入力直流電圧から供給
し、昇圧動作後においては出力直流電圧から電源電圧を
とるようにすることができるようになる。その結果、昇
圧動作する前の出力直流電圧(昇圧回路の電源電圧)が
DC/DCコンバータの出力端に負荷が接続されて負荷
電流を負荷に供給する場合であっても、負荷電流が外付
けダイオードにも流れるためにダイオードの順方向電圧
分だけ出力直流電圧が降下してしまい昇圧回路の電源電
圧が(入力直流電圧−順方向電圧)となってしまうよう
なケースを回避できるようになり、入力直流電圧または
出力直流電圧のいずれか大きい電圧を昇圧回路に供給で
きるようになる。
According to the second aspect of the present invention, the first aspect is provided.
In addition to the effects described in the above, the power supply voltage switch supplies a larger voltage of the input DC voltage or the output DC voltage to the power supply line that supplies the operating power of the booster circuit, based on the switching signal, so that the booster circuit Before the boosting operation, the power supply voltage of the power supply line can be supplied from the input DC voltage, and after the boosting operation, the power supply voltage can be obtained from the output DC voltage. As a result, even when the output DC voltage (power supply voltage of the booster circuit) before the boosting operation is supplied to the load by connecting the load to the output terminal of the DC / DC converter, the load current is supplied to the external device. Since the output DC voltage drops by the forward voltage of the diode because the current also flows through the diode, the case where the power supply voltage of the booster circuit becomes (input DC voltage−forward voltage) can be avoided. A higher voltage of the input DC voltage or the output DC voltage can be supplied to the booster circuit.

【0011】また請求項3に記載の発明(図1参照)
は、請求項2に記載のDC/DCコンバータにおいて、
前記電源電圧スイッチ(16)は、活性時に前記入力直
流電圧を前記電源ラインに供給し不活性時に前記入力直
流電圧の前記電源ラインへの供給を遮断する第1導電型
の第1のMOSFET(161)と、活性時に前記出力
直流電圧を前記電源ラインに供給し不活性時に前記出力
直流電圧の前記電源ラインへの供給を遮断する前記第1
導電型の第2のMOSFET(162)と、前記第1M
OSFETのバックゲート及び前記第2MOSFETの
バックゲートに前記入力直流電圧または前記出力直流電
圧のいずれか大きい電圧を印加するバックゲートバイア
ス回路(164)とを有する構成としたDC/DCコン
バータである。
The invention according to claim 3 (see FIG. 1).
Is a DC / DC converter according to claim 2,
The power supply voltage switch (16) supplies the input DC voltage to the power supply line when activated and cuts off the supply of the input DC voltage to the power supply line when inactive. ) And supplying the output DC voltage to the power supply line when activated and interrupting the supply of the output DC voltage to the power supply line when inactive.
A second MOSFET (162) of a conductivity type;
A DC / DC converter having a back gate bias circuit (164) for applying a larger voltage of the input DC voltage and the output DC voltage to a back gate of an OSFET and a back gate of the second MOSFET.

【0012】請求項3に記載の発明によれば、請求項2
に記載の効果に加えて、バックゲートバイアス回路が、
第1MOSFETのバックゲート及び第2MOSFET
のバックゲートに入力直流電圧または出力直流電圧のい
ずれか大きい電圧を印加し、これに応じて、第1MOS
FETが活性時に入力直流電圧を電源ラインに供給し不
活性時に入力直流電圧の電源ラインへの供給を遮断し、
同時に第2MOSFETが、活性時に出力直流電圧を電
源ラインに供給し不活性時に出力直流電圧の電源ライン
への供給を遮断する。これにより、昇圧回路の電源ライ
ンの電源電圧を昇圧動作前においては入力直流電圧から
供給し、昇圧動作後においては出力直流電圧から電源電
圧をとるようにすることができるようになる。その結
果、昇圧動作する前の出力直流電圧(昇圧回路の電源電
圧)がDC/DCコンバータの出力端に負荷が接続され
て負荷電流を負荷に供給する場合であっても、負荷電流
が外付けダイオードにも流れるためにダイオードの順方
向電圧分だけ出力直流電圧が降下してしまい出力直流電
圧(すなわち、昇圧回路の電源電圧)が(入力直流電圧
−順方向電圧)となってしまうようなケースを回避でき
るようになり、入力直流電圧または出力直流電圧のいず
れか大きい電圧を昇圧回路に供給できるようになる。
According to the invention described in claim 3, according to claim 2,
In addition to the effects described in the above, the back gate bias circuit,
Backgate of first MOSFET and second MOSFET
Of the input DC voltage or the output DC voltage, whichever is greater, is applied to the back gate of the first MOS.
When the FET is active, the input DC voltage is supplied to the power supply line, and when the FET is inactive, the supply of the input DC voltage to the power supply line is cut off.
At the same time, the second MOSFET supplies the output DC voltage to the power supply line when activated, and cuts off the supply of the output DC voltage to the power supply line when inactive. Thus, the power supply voltage of the power supply line of the booster circuit can be supplied from the input DC voltage before the boosting operation, and can be obtained from the output DC voltage after the boosting operation. As a result, even when the output DC voltage (power supply voltage of the booster circuit) before the boosting operation is supplied to the load by connecting the load to the output terminal of the DC / DC converter, the load current is supplied to the external device. A case where the output DC voltage drops by the forward voltage of the diode because the current also flows through the diode, and the output DC voltage (that is, the power supply voltage of the booster circuit) becomes (input DC voltage−forward voltage). Can be avoided, and a larger voltage of the input DC voltage and the output DC voltage can be supplied to the booster circuit.

【0013】また請求項4に記載の発明(図1参照)
は、請求項3に記載のDC/DCコンバータにおいて、
前記バックゲートバイアス回路(164)は、前記第1
MOSFET(161)のバックゲート及び前記第2M
OSFET(162)のバックゲートにカソードが接続
されると共に、アノードが前記入力直流電圧に接続され
た第1のダイオード(1641)と、前記第1MOSF
ET(161)のバックゲート及び前記第2MOSFE
T(162)のバックゲートにカソードが接続されると
共に、アノードが前記出力直流電圧に接続された第2の
ダイオード(1642)とを有し、前記入力直流電圧が
前記出力直流電圧よりも大きい場合、前記第1ダイオー
ド(1641)が活性化されると共に、前記第2ダイオ
ード(1642)が不活性化され、前記第1MOSFE
T(161)のバックゲート及び前記第2MOSFET
(162)のバックゲートに前記入力直流電圧を印加
し、前記出力直流電圧が前記入力直流電圧よりも大きい
場合、前記第2ダイオード(1642)が活性化される
と共に、前記第1ダイオード(1641)が不活性化さ
れ、前記第1MOSFET(161)のバックゲート及
び前記第2MOSFET(162)のバックゲートに前
記出力直流電圧を印加する構成としたDC/DCコンバ
ータである。
The invention according to claim 4 (see FIG. 1).
Is the DC / DC converter according to claim 3,
The back gate bias circuit (164) is provided with the first gate circuit.
The back gate of the MOSFET (161) and the second M
A first diode (1641) having a cathode connected to the back gate of the OSFET (162) and an anode connected to the input DC voltage;
ET (161) back gate and the second MOSFE
A second diode (1642) having a cathode connected to the back gate of T (162) and an anode connected to the output DC voltage, wherein the input DC voltage is greater than the output DC voltage; , The first diode (1641) is activated, and the second diode (1642) is inactivated.
Back gate of T (161) and said second MOSFET
When the input DC voltage is applied to the back gate of (162) and the output DC voltage is higher than the input DC voltage, the second diode (1642) is activated and the first diode (1641) Are inactivated, and the DC / DC converter is configured to apply the output DC voltage to the back gate of the first MOSFET (161) and the back gate of the second MOSFET (162).

【0014】請求項4に記載の発明によれば、請求項3
に記載の効果に加えて、入力直流電圧が出力直流電圧よ
りも大きい場合、第1ダイオードが活性化されると共
に、第2ダイオードが不活性化され、第1MOSFET
のバックゲート及び第2MOSFETのバックゲートに
入力直流電圧を印加し、また、出力直流電圧が入力直流
電圧よりも大きい場合、第2ダイオードが活性化される
と共に、第1ダイオードが不活性化され、第1MOSF
ETのバックゲート及び第2MOSFETのバックゲー
トに出力直流電圧を印加するので、第1MOSFETの
バックゲート及び第2MOSFETのバックゲートに入
力直流電圧または出力直流電圧のいずれか大きい電圧を
印加し、これに応じて、第1MOSFETが活性時に入
力直流電圧を電源ラインに供給し不活性時に入力直流電
圧の電源ラインへの供給を遮断し、同時に第2MOSF
ETが、活性時に出力直流電圧を電源ラインに供給し不
活性時に出力直流電圧の電源ラインへの供給を遮断でき
るようになる。
According to the invention described in claim 4, according to claim 3,
In addition to the effects described in the above, when the input DC voltage is higher than the output DC voltage, the first diode is activated, the second diode is deactivated, and the first MOSFET is deactivated.
When an input DC voltage is applied to the back gate of the second MOSFET and the back gate of the second MOSFET, and the output DC voltage is higher than the input DC voltage, the second diode is activated and the first diode is inactivated, 1st MOSF
Since the output DC voltage is applied to the back gate of the ET and the back gate of the second MOSFET, the larger voltage of the input DC voltage or the output DC voltage is applied to the back gate of the first MOSFET and the back gate of the second MOSFET. When the first MOSFET is activated, the input DC voltage is supplied to the power supply line. When the first MOSFET is inactive, the supply of the input DC voltage to the power supply line is cut off.
The ET can supply the output DC voltage to the power supply line when activated and cut off the supply of the output DC voltage to the power supply line when inactive.

【0015】これにより、昇圧回路の電源ラインの電源
電圧を昇圧動作前においては入力直流電圧から供給し、
昇圧動作後においては出力直流電圧から電源電圧をとる
ようにすることができるようになる。その結果、昇圧動
作する前の出力直流電圧(昇圧回路の電源電圧)がDC
/DCコンバータの出力端に負荷が接続されて負荷電流
を負荷に供給する場合であっても、負荷電流が外付けダ
イオードにも流れるためにダイオードの順方向電圧分だ
け出力直流電圧が降下してしまい出力直流電圧(すなわ
ち、昇圧回路の電源電圧)が(入力直流電圧−順方向電
圧)となってしまうようなケースを回避できるようにな
り、入力直流電圧または出力直流電圧のいずれか大きい
電圧を昇圧回路に供給できるようになる。
Thus, the power supply voltage of the power supply line of the booster circuit is supplied from the input DC voltage before the boosting operation,
After the boosting operation, the power supply voltage can be obtained from the output DC voltage. As a result, the output DC voltage (power supply voltage of the boosting circuit) before the boosting operation becomes DC
Even when a load is connected to the output terminal of the / DC converter and a load current is supplied to the load, the output DC voltage drops by the forward voltage of the diode because the load current also flows to the external diode. As a result, it is possible to avoid the case where the output DC voltage (that is, the power supply voltage of the booster circuit) becomes (input DC voltage−forward voltage), and the larger of the input DC voltage and the output DC voltage is reduced. The voltage can be supplied to the booster circuit.

【0016】また請求項5に記載の発明(図1参照)
は、請求項2乃至4のいずれか一項に記載のDC/DC
コンバータにおいて、前記電圧比較部(14)は、前記
入力直流電圧が前記出力直流電圧よりも大きい場合、前
記第1MOSFET(161)を活性化するような信号
レベルの第1ゲート信号を前記切り替え信号として当該
第1MOSFETのゲートに印加すると共に、前記第2
MOSFET(162)を不活性化するような信号レベ
ルの第2ゲート信号を前記切り替え信号として当該第2
MOSFETのゲートに印加し、また、前記出力直流電
圧が前記入力直流電圧よりも大きい場合、前記第2MO
SFET(162)を活性化するような信号レベルの前
記第2ゲート信号を前記切り替え信号として当該第2M
OSFETのゲートに印加すると共に、前記第1MOS
FET(161)を不活性化するような信号レベルの第
1ゲート信号を前記切り替え信号として当該第1MOS
FETのゲートに印加する論理回路(142)を有する
構成としたDC/DCコンバータである。
The invention according to claim 5 (see FIG. 1).
Is a DC / DC according to any one of claims 2 to 4.
In the converter, when the input DC voltage is higher than the output DC voltage, the voltage comparison unit (14) uses a first gate signal having a signal level that activates the first MOSFET (161) as the switching signal. A voltage is applied to the gate of the first MOSFET and the second
A second gate signal having a signal level for inactivating the MOSFET (162) is used as the switching signal as the second gate signal.
Applied to the gate of the MOSFET, and when the output DC voltage is larger than the input DC voltage,
The second gate signal having a signal level for activating the SFET (162) is used as the switching signal and the second M
The first MOS is applied to the gate of the OSFET.
A first gate signal having a signal level for inactivating the FET (161) is used as the switching signal as the first MOS transistor.
This is a DC / DC converter having a configuration having a logic circuit (142) applied to the gate of the FET.

【0017】請求項5に記載の発明によれば、請求項2
乃至4のいずれか一項に記載の効果に加えて、論理回路
が、入力直流電圧が出力直流電圧よりも大きい場合、第
1MOSFETを活性化するような信号レベルの第1ゲ
ート信号を切り替え信号として第1MOSFETのゲー
トに印加すると共に、第2MOSFETを不活性化する
ような信号レベルの第2ゲート信号を切り替え信号とし
て第2MOSFETのゲートに印加するので、第1ダイ
オードが活性化されると共に、第2ダイオードが不活性
化され、第1MOSFETのバックゲート及び第2MO
SFETのバックゲートに入力直流電圧を印加できるよ
うになる。
According to the invention set forth in claim 5, according to claim 2,
In addition to the effects described in any one of (4) to (4), when the input DC voltage is higher than the output DC voltage, the logic circuit uses a first gate signal of a signal level that activates the first MOSFET as a switching signal. The second diode is applied to the gate of the first MOSFET, and a second gate signal having a signal level for inactivating the second MOSFET is applied to the gate of the second MOSFET as a switching signal, so that the first diode is activated and the second diode is activated. The diode is deactivated and the back gate of the first MOSFET and the second MO
An input DC voltage can be applied to the back gate of the SFET.

【0018】また、論理回路が、出力直流電圧が入力直
流電圧よりも大きい場合、第2MOSFETを活性化す
るような信号レベルの第2ゲート信号を切り替え信号と
して第2MOSFETのゲートに印加すると共に、第1
MOSFETを不活性化するような信号レベルの第1ゲ
ート信号を切り替え信号として第1MOSFETのゲー
トに印加するので、第2ダイオードが活性化されると共
に、第1ダイオードが不活性化され、第1MOSFET
のバックゲート及び第2MOSFETのバックゲートに
出力直流電圧を印加できるようになる。
When the output DC voltage is higher than the input DC voltage, the logic circuit applies a second gate signal having a signal level for activating the second MOSFET to the gate of the second MOSFET as a switching signal, and 1
Since a first gate signal having a signal level for inactivating the MOSFET is applied to the gate of the first MOSFET as a switching signal, the second diode is activated, the first diode is inactivated, and the first MOSFET is activated.
The output DC voltage can be applied to the back gate of the second MOSFET and the back gate of the second MOSFET.

【0019】その結果、第1MOSFETのバックゲー
ト及び第2MOSFETのバックゲートに入力直流電圧
または出力直流電圧のいずれか大きい電圧を印加し、こ
れに応じて、第1MOSFETが活性時に入力直流電圧
を電源ラインに供給し不活性時に入力直流電圧の電源ラ
インへの供給を遮断し、同時に第2MOSFETが、活
性時に出力直流電圧を電源ラインに供給し不活性時に出
力直流電圧の電源ラインへの供給を遮断できるようにな
る。
As a result, the input DC voltage or the output DC voltage, whichever is larger, is applied to the back gate of the first MOSFET and the back gate of the second MOSFET, and accordingly, when the first MOSFET is activated, the input DC voltage is applied to the power supply line. When the power supply is inactive, the supply of the input DC voltage to the power supply line is cut off. At the same time, the second MOSFET can supply the output DC voltage to the power supply line when activated, and can cut off the supply of the output DC voltage to the power supply line when inactive. Become like

【0020】これにより、昇圧回路の電源ラインの電源
電圧を昇圧動作前においては入力直流電圧から供給し、
昇圧動作後においては出力直流電圧から電源電圧をとる
ようにすることができるようになる。
Thus, the power supply voltage of the power supply line of the booster circuit is supplied from the input DC voltage before the boosting operation,
After the boosting operation, the power supply voltage can be obtained from the output DC voltage.

【0021】[0021]

【発明の実施の形態】本実施形態のDC/DCコンバー
タ10は、電源ICの一形態であって、電池等の外部の
電源から入力される直流電圧(入力直流電圧Vin)を昇
圧して所定の直流電圧として出力(出力直流電圧
out)する昇圧回路20を備えた昇圧型のDC/DC
コンバータであって、昇圧回路20の起動時以降の入力
直流電圧Vinと出力直流電圧Voutとの電圧値を比較
し、比較時の入力直流電圧Vinが比較時の出力直流電圧
outよりも大きい昇圧動作以前に、昇圧回路20を含
むDC/DCコンバータ10内の回路の動作電力を供給
する電源ラインLに入力直流電圧Vinを供給して昇圧回
路20を含むDC/DCコンバータ10内の回路を起動
する機能を有している。
DC / DC converter 10 [OF THE PREFERRED EMBODIMENTS OF THE INVENTION] The present embodiment is an embodiment of a power supply IC, and boosts the DC voltage input from an external power source such as a battery (the input DC voltage V in) Step-up DC / DC provided with a step-up circuit 20 that outputs a predetermined DC voltage (output DC voltage V out )
A converter, compares the voltage value of the input DC voltage V in and the output DC voltage V out after the startup of the booster circuit 20, the input DC voltage V in of the comparison is the output DC voltage V out of the comparison boosting operation before is large, the step-up circuit 20 within the DC / DC converter 10, including a step-up circuit 20 supplies the input DC voltage V in the power supply line L for supplying operating power of the circuit in the DC / DC converter 10 including Has the function of activating the circuit.

【0022】更に加えて本実施形態のDC/DCコンバ
ータ10は、昇圧回路20の起動時以降の入力直流電圧
inと出力直流電圧Voutとの電圧値を比較し、出力直
流電圧Voutが入力直流電圧Vin以上となる昇圧動作後
に、昇圧回路20を含むDC/DCコンバータ10内の
回路の動作電力を供給する電源ラインLに出力直流電圧
outを入力直流電圧Vinに代えて供給して昇圧回路2
0の昇圧動作やDC/DCコンバータ10内の回路の動
作を継続させる機能を有している。
Furthermore Additionally DC / DC converter 10 of the present embodiment compares the voltage value of the input DC voltage V in and the output DC voltage V out after the startup of the booster circuit 20, the output DC voltage V out is after boosting operation as an input DC voltage V in above, supplied in place of the input DC voltage V in the output DC voltage V out to the power supply line L for supplying operating power of the circuit in the DC / DC converter 10 including a boost circuit 20 Booster circuit 2
It has a function of continuing the step-up operation of 0 and the operation of the circuit in the DC / DC converter 10.

【0023】図1は、本発明の供給電源切り替え手段1
2の一実施形態を説明するための回路図である。
FIG. 1 shows a power supply switching means 1 according to the present invention.
FIG. 4 is a circuit diagram for explaining one embodiment of the present invention.

【0024】この様な機能を実現する供給電源切り替え
手段12は、DC/DCコンバータ10内に集積され、
図1に示すように、電圧比較部14と電源電圧スイッチ
16を中心とするハードウェア構成となっている。
The power supply switching means 12 for realizing such a function is integrated in the DC / DC converter 10,
As shown in FIG. 1, the hardware configuration is centered on a voltage comparison unit 14 and a power supply voltage switch 16.

【0025】電圧比較部14は、DC/DCコンバータ
10内に集積され、昇圧回路20の起動時以降の入力直
流電圧Vinと出力直流電圧Voutとの電圧値を比較して
切り替え信号12aを生成する機能を有し、図1に示す
ように、コンパレータ143、抵抗素子R1,R2
3,R4、論理回路142を中心とするハードウェア構
成となっている。
The voltage comparator 14 is integrated in the DC / DC converter 10, a switching signal 12a by comparing the voltage value of the input DC voltage V in when starting subsequent booster circuit 20 and the output DC voltage V out It has a function of generating, as shown in FIG. 1, a comparator 143, resistance elements R 1 , R 2 ,
The hardware configuration is centered on R 3 , R 4 and the logic circuit 142.

【0026】抵抗素子R1,R2は、DC/DCコンバー
タ10内に集積され、直列に接続された状態で入力直流
電圧Vin−接地電位GND間に接続されている。抵抗素
子R 1と抵抗素子R2との接続点の分圧電圧(=Vin・R
2/(R1+R2)はコンパレータ143のマイナス
(−)入力端子に接続されている。
Resistance element R1, RTwoIs a DC / DC converter
Integrated in the data 10 and connected in series
Voltage VinConnected between the ground potential GND. Resistance element
Child R 1And resistance element RTwoVoltage (= Vin・ R
Two/ (R1+ RTwo) Is the minus of the comparator 143
(-) Connected to input terminal.

【0027】抵抗素子R3,R4は、DC/DCコンバー
タ10内に集積され、直列に接続された状態で出力直流
電圧Vout−接地電位GND間に接続されている。抵抗
素子R3と抵抗素子R4との接続点の分圧電圧(=Vout
・R4/(R3+R4))はコンパレータ143のプラス
(+)入力端子に接続されている。本実施形態では、抵
抗素子R1と抵抗素子R2との比(=R1/R2)をL抵抗
素子R3と抵抗素子R4との比(=R3/R4)に等しく
(すなわち、R1/R2=R3/R4)設定している。
The resistance elements R 3 and R 4 are integrated in the DC / DC converter 10 and connected between the output DC voltage V out and the ground potential GND in a state of being connected in series. The divided voltage (= V out) at the connection point between the resistance elements R 3 and R 4
(R 4 / (R 3 + R 4 )) is connected to the plus (+) input terminal of the comparator 143. In the present embodiment, the ratio (= R 1 / R 2 ) between the resistance element R 1 and the resistance element R 2 is equal to the ratio (= R 3 / R 4 ) between the L resistance element R 3 and the resistance element R 4 ( That is, R 1 / R 2 = R 3 / R 4 ) is set.

【0028】コンパレータ143は、DC/DCコンバ
ータ10内に集積され、電源ラインLから動作電力が供
給されており、マイナス(−)入力端子に入力される分
圧電圧(=Vin・R2/(R1+R2))とプラス(+)
入力端子に入力される分圧電圧(=Vout・R4/(R3
+R4))との電圧を比較し、その比較結果を比較論理
値信号として出力している。
The comparator 143 is integrated in the DC / DC converter 10, is supplied with operating power from a power supply line L, and receives a divided voltage (= V in · R 2 /) input to a minus (-) input terminal. (R 1 + R 2 )) and plus (+)
The divided voltage (= V out · R 4 / (R 3
+ R 4 )), and outputs the comparison result as a comparison logical value signal.

【0029】具体的には、マイナス(−)入力端子に入
力される分圧電圧(=Vin・R2/(R1+R2))が、
プラス(+)入力端子に入力される分圧電圧(=Vout
・R4/(R3+R4))よりも大きいときは論理値Lを
比較論理値信号として出力する一方、プラス(+)入力
端子に入力される分圧電圧(=Vout・R4/(R3
4))が、マイナス(−)入力端子に入力される分圧
電圧(=Vin・R2/(R1+R2))よりも大きいとき
は論理値Hを比較論理値信号として出力する。
[0029] More specifically, the minus (-) the divided voltage input to the input terminal (= V in · R 2 / (R 1 + R 2)) is,
The divided voltage (= V out ) input to the plus (+) input terminal
When it is larger than R 4 / (R 3 + R 4 )), the logical value L is output as a comparison logical value signal, while the divided voltage (= V out · R 4 /) input to the plus (+) input terminal is output. (R 3 +
R 4 )) is larger than the divided voltage (= V in · R 2 / (R 1 + R 2 )) input to the minus (−) input terminal, the logic value H is output as a comparison logic value signal. .

【0030】論理回路142は、DC/DCコンバータ
10内に集積され、入力直流電圧V inが出力直流電圧V
outよりも大きい場合、後述する第1pチャネルMOS
FET161を活性化するような信号レベルの第1ゲー
ト信号142aを切り替え信号12aとして第1pチャ
ネルMOSFET161のゲートに印加すると共に、後
述する第2pチャネルMOSFET162を不活性化す
るような信号レベルの第2ゲート信号142bを切り替
え信号12aとして第2pチャネルMOSFET162
のゲートに印加し、また、出力直流電圧Voutが入力直
流電圧Vinよりも大きい場合、第2pチャネルMOSF
ET162を活性化するような信号レベルの第2ゲート
信号142bを切り替え信号12aとして第2pチャネ
ルMOSFET162のゲートに印加すると共に、第1
pチャネルMOSFET161を不活性化するような信
号レベルの第1ゲート信号142aを切り替え信号12
aとして第1pチャネルMOSFET161のゲートに
印加する機能を有し、図1に示すように、電源ラインL
から動作電力が供給されている2つの論理素子NOT1
421,1422をを中心とするハードウェア構成とな
っている。
The logic circuit 142 is a DC / DC converter
10 and the input DC voltage V inIs the output DC voltage V
outIs larger than the first p-channel MOS described later.
The first gate having a signal level for activating the FET 161
Signal 142a as the switching signal 12a in the first p channel.
To the gate of the MOSFET 161 and
Inactivates the second p-channel MOSFET 162 described below.
Switch the second gate signal 142b at a signal level such as
The second p-channel MOSFET 162
And the output DC voltage VoutIs directly input
Current voltage VinLarger than the second p-channel MOSF
Second gate of signal level to activate ET162
The signal 142b is used as the switching signal 12a in the second p-channel.
To the gate of the MOSFET 162 and the first
A signal that inactivates the p-channel MOSFET 161
The first gate signal 142a at the signal level
a as the gate of the first p-channel MOSFET 161
And a power supply line L as shown in FIG.
Logic elements NOT1 to which operating power is supplied from
421 and 1422 are the hardware configuration.
ing.

【0031】論理素子NOT1421は、DC/DCコ
ンバータ10内に集積され、比較論理値信号を論理反転
して第2ゲート信号142bを生成し、この第2ゲート
信号142bを切り替え信号12aとして前述の第2p
チャネルMOSFET162のゲートに印加する。以下
の説明では、第2ゲート信号142bを第2ゲート論理
信号142bと呼ぶことにする。
The logic element NOT1421 is integrated in the DC / DC converter 10, generates a second gate signal 142b by logically inverting the comparison logical value signal, and uses the second gate signal 142b as the switching signal 12a. 2p
Applied to the gate of the channel MOSFET 162. In the following description, the second gate signal 142b will be referred to as a second gate logic signal 142b.

【0032】論理素子NOT1422は、DC/DCコ
ンバータ10内に集積され、第2ゲート論理信号142
bを論理反転して第1ゲート信号142aを生成し、こ
の第1ゲート信号142aを切り替え信号12aとして
前述の第1pチャネルMOSFET161のゲートに印
加する。以下の説明では、第1ゲート信号142aを第
1ゲート論理信号142aと呼ぶことにする。
The logic element NOT 1422 is integrated in the DC / DC converter 10 and has a second gate logic signal 142
b is logically inverted to generate a first gate signal 142a, and the first gate signal 142a is applied to the gate of the first p-channel MOSFET 161 as the switching signal 12a. In the following description, the first gate signal 142a will be referred to as a first gate logic signal 142a.

【0033】これにより、論理回路142が、入力直流
電圧Vinが出力直流電圧Voutよりも大きい場合、第1
pチャネルMOSFET161を活性化するような信号
レベルの第1ゲート論理信号142aを切り替え信号1
2aとして第1pチャネルMOSFET161のゲート
に印加すると共に、第2pチャネルMOSFET162
を不活性化するような信号レベルの第2ゲート論理信号
142bを切り替え信号12aとして第2pチャネルM
OSFET162のゲートに印加するので、後述する第
1ショットキーダイオード1641が活性化されると共
に、後述する第2ショットキーダイオード1642が不
活性化され、第1pチャネルMOSFET161のバッ
クゲート及び第2pチャネルMOSFET162のバッ
クゲートに入力直流電圧Vinを印加できるようになる。
[0033] Thus, the logic circuit 142 when the input DC voltage V in is greater than the output DC voltage V out, first
The first gate logic signal 142a having a signal level for activating the p-channel MOSFET 161 is switched to the switching signal 1
2a is applied to the gate of the first p-channel MOSFET 161 and the second p-channel MOSFET 162
Of the second p-channel M as a switching signal 12a using a second gate logic signal 142b having a signal level that inactivates
Since the voltage is applied to the gate of the OSFET 162, a first Schottky diode 1641 described later is activated, and a second Schottky diode 1642 described later is deactivated, so that the back gate of the first p-channel MOSFET 161 and the second p-channel MOSFET 162 It will be able to apply the input DC voltage V in to the back gate.

【0034】また、論理回路142が、出力直流電圧V
outが入力直流電圧Vinよりも大きい場合、第2pチャ
ネルMOSFET162を活性化するような信号レベル
の第2ゲート論理信号142bを切り替え信号12aと
して第2pチャネルMOSFET162のゲートに印加
すると共に、第1pチャネルMOSFET161を不活
性化するような信号レベルの第1ゲート論理信号142
aを切り替え信号12aとして第1pチャネルMOSF
ET161のゲートに印加するので、第2ショットキー
ダイオード1642が活性化されると共に、第1ショッ
トキーダイオード1641が不活性化され、第1pチャ
ネルMOSFET161のバックゲート及び第2pチャ
ネルMOSFET162のバックゲートに出力直流電圧
outを印加できるようになる。
The logic circuit 142 outputs the output DC voltage V
If out is greater than the input DC voltage V in, and applies to the gate of the 2p channel MOSFET162 the first 2p channel MOSFET162 as a second gate logic signal 142b switching signal 12a of the signal level so as to activate the 1p channel A first gate logic signal 142 having a signal level for inactivating the MOSFET 161
a as the switching signal 12a, the first p-channel MOSF
Since the voltage is applied to the gate of the ET 161, the second Schottky diode 1642 is activated, the first Schottky diode 1641 is inactivated, and the output is applied to the back gate of the first p-channel MOSFET 161 and the back gate of the second p-channel MOSFET 162. DC voltage Vout can be applied.

【0035】その結果、第1pチャネルMOSFET1
61のバックゲート及び第2pチャネルMOSFET1
62のバックゲートに入力直流電圧Vinまたは出力直流
電圧Voutのいずれか大きい電圧を印加し、これに応じ
て、第1pチャネルMOSFET161が活性時に入力
直流電圧Vinを電源ラインLに供給し不活性時に入力直
流電圧Vinの電源ラインLへの供給を遮断し、同時に第
2pチャネルMOSFET162が、活性時に出力直流
電圧Voutを電源ラインLに供給し不活性時に出力直流
電圧Voutの電源ラインLへの供給を遮断できるように
なる。ここで、第1pチャネルMOSFET161と第
2pチャネルMOSFET162のバックゲートの電圧
はVinかVoutかいずれか高い方の電圧を与えなければ
ならない。もし、第1pチャネルMOSFET161と
第2pチャネルMOSFET162のバックゲートを各
々のソース電位をとった場合、Vout電圧がVi n電圧よ
り高い場合はpチャネルMOSFET162がON状態
となる。このとき電流は、図5に示すように、Vout
子からpチャネルMOSFETを介してVddとつなが
り、Vddは寄生ダイオード1を介してVinとつながるた
め、この経路で電流が流れてしまう。つまり、昇圧して
outがVin電圧より高くなった場合はこの経路に無効
な電流が発生してしまう。また逆に、Vin電圧がVout
電圧より高い場合、pチャネルMOSFET161がO
N状態となる。このとき、電流はVin端子からpチャネ
ルMOSFETを介してVddとつながり、Vddは寄生ダ
イオード2を介してVoutとつながるためこの経路で電
流が流れてしまうため、電流値によっては内部Vddの電
圧がpチャネルMOSFETのON抵抗分の電圧降下し
てしまう恐れがある。このような現象を防ぐためpチャ
ネルMOSFET161、162のバックゲートをダイ
オードを介して接続するようにすることにより寄生ダイ
オード1,2の発生をなくすことができ、上述の無効な
電流を流れを遮断することができる。ここで、バックゲ
ート電位を与えるダイオードは、例えば図6に示すよう
に、メタルとN−WELLを接触させるようなショット
キバリアダイオードを用いることにより製造することが
可能である。
As a result, the first p-channel MOSFET 1
61 back gate and second p-channel MOSFET 1
Any large voltage input DC voltage V in and the output DC voltage V out 62 of the back gate is applied, in response to this, the 1p channel MOSFET161 supplies the input DC voltage V in when the active power line L not cut off the supply of the power supply line L of the input DC voltage V in the active time, at the same time the power supply line of the 2p channel MOSFET162 is, to provide an output DC voltage V out to the power line L to the active during inactive time on the output DC voltage V out The supply to L can be cut off. Here, the voltage of the back gate of the first 1p channel MOSFET161 the 2p channel MOSFET162 must provide a voltage of higher either V in or V out. If taken the first 1p channel MOSFET161 each source potential of the back gate of the 2p channel MOSFET 162, when V out voltage is higher than V i n voltage p-channel MOSFET 162 is turned ON. At this time, the current, as shown in FIG. 5, connect with V dd from V out terminal through a p-channel MOSFET, V dd is because it leads the V in via the parasitic diode 1, thereby a current flows in the route . In other words, if the step-up to V out is higher than V in voltage causes an invalid current is generated in this pathway. Conversely, V in voltage becomes V out
If the voltage is higher than the voltage, the p-channel MOSFET 161
The state becomes the N state. At this time, the current leads and V dd via a p-channel MOSFET from V in terminal, since V dd is thus a current flows in this path for leading V out through the parasitic diode 2, the internal V by a current value There is a possibility that the voltage of dd drops by the ON resistance of the p-channel MOSFET. By connecting the back gates of the p-channel MOSFETs 161 and 162 via diodes in order to prevent such a phenomenon, it is possible to eliminate the occurrence of the parasitic diodes 1 and 2 and to block the flow of the above-mentioned invalid current. be able to. Here, the diode that gives the back gate potential can be manufactured by using a Schottky barrier diode that makes a metal come into contact with N-WELL as shown in FIG. 6, for example.

【0036】これにより、昇圧回路20を含むDC/D
Cコンバータ10内の回路の動作電力を供給する電源ラ
インLの電源電圧Vddを昇圧動作前においては入力直流
電圧Vinから供給し、昇圧動作後においては出力直流電
圧Voutから電源電圧をとるようにすることができるよ
うになる。
Thus, the DC / D including the boosting circuit 20
Before boosting operation of the power supply voltage V dd of the power supply line L for supplying the operating power of the circuit C converter 10 is supplied from the input DC voltage V in, take the supply voltage from the output DC voltage V out is after boosting operation Will be able to do so.

【0037】一方、電源電圧スイッチ16は、DC/D
Cコンバータ10内に集積され、切り替え信号12aに
基づいて、入力直流電圧Vinまたは出力直流電圧Vout
のうち、いずれか大きい電圧を昇圧回路20を含むDC
/DCコンバータ10内の回路の動作電力を供給する電
源ラインLに供給して昇圧回路20の昇圧動作やDC/
DCコンバータ10内の回路の動作を実行させる機能を
有している。すなわち、入力直流電圧Vinが出力直流電
圧Voutよりも大きいときは、入力直流電圧Vi nを昇圧
回路20を含むDC/DCコンバータ10内の回路の動
作電力を供給する電源ラインLに供給して昇圧回路20
の昇圧動作やDC/DCコンバータ10内の回路の動作
を実行させ、同様の主旨で、出力直流電圧Voutが入力
直流電圧Vinよりも大きいときは、出力直流電圧Vout
を昇圧回路20を含むDC/DCコンバータ10内の回
路の動作電力を供給する電源ラインLに供給して昇圧回
路20の昇圧動作やDC/DCコンバータ10内の回路
の動作を実行させている。
On the other hand, the power supply voltage switch 16 has a DC / D
Integrated into C converter 10, based on the switching signal 12a, the input DC voltage V in and the output DC voltage V out
Out of the DC voltage including the booster circuit 20
The voltage is supplied to a power supply line L that supplies operating power of a circuit in the DC / DC converter 10 and the boosting operation of the boosting circuit 20 and the DC / DC
It has a function to execute the operation of the circuit in the DC converter 10. That is, when the input DC voltage V in is greater than the output DC voltage V out is supplied to the power supply line L for supplying operating power of the circuit in the DC / DC converter 10, including a step-up circuit 20 the input DC voltage V i n Booster circuit 20
To execute the operation of the circuit of the step-up operation or DC / DC converter 10 in a similar spirit, when the output DC voltage V out is greater than the input DC voltage V in, the output DC voltage V out
Is supplied to a power supply line L that supplies operating power of a circuit in the DC / DC converter 10 including the booster circuit 20 to execute the boosting operation of the booster circuit 20 and the operation of the circuit in the DC / DC converter 10.

【0038】このような機能を実現する電源電圧スイッ
チ16は、図1に示すように、第1導電型の第1MOS
FET161、第1導電型の第2MOSFET162、
バックゲートバイアス回路164とを中心とするハード
ウェア構成となっている。本実施形態では、第1導電型
の第1MOSFET161、第1導電型の第2MOSF
ET162を、図1に示すように、pチャネルMOSF
ETで構成している。以下の説明では、第1導電型の第
1MOSFET161を第1pチャネルMOSFET1
61、第2MOSFET162を第2pチャネルMOS
FET162と呼ぶことにする。
As shown in FIG. 1, the power supply voltage switch 16 for realizing such a function is a first conductive type first MOS.
FET 161, first conductivity type second MOSFET 162,
It has a hardware configuration centered on the back gate bias circuit 164. In the present embodiment, the first conductive type first MOSFET 161 and the first conductive type second MOSF
ET162 is connected to a p-channel MOSF as shown in FIG.
It consists of ET. In the following description, the first conductive type first MOSFET 161 is referred to as the first p-channel MOSFET 1
61, the second MOSFET 162 is replaced by a second p-channel MOS
Let us call it FET162.

【0039】第1pチャネルMOSFET161は、D
C/DCコンバータ10内に集積され、活性時(ON
時)に入力直流電圧Vinを電源ラインLに供給し、また
不活性時(OFF時)に入力直流電圧Vinの電源ライン
Lへの供給を遮断する機能を有し、図1に示すように、
ソースが入力直流電圧Vinに接続され、ドレインが電源
ラインLへ接続され、ゲートが、論理回路142の第1
ゲート論理信号142aの出力端子に接続されている。
The first p-channel MOSFET 161 has a D
Integrated in the C / DC converter 10 and activated (ON
Provides an input DC voltage V in the power line L in time), also has a function of cutting off the supply to the power line L of the input DC voltage V in during inactive (during OFF), as shown in FIG. 1 To
Source connected to the input DC voltage V in, drain is connected to the power line L, a gate, a first logic circuit 142
It is connected to the output terminal of the gate logic signal 142a.

【0040】第2pチャネルMOSFET162は、D
C/DCコンバータ10内に集積され、活性時に出力直
流電圧Voutを電源ラインLに供給し、また不活性時に
出力直流電圧Voutの電源ラインLへの供給を遮断する
機能を有し、図1に示すように、ソースが出力直流電圧
outに接続され、ドレインが電源ラインLへ接続さ
れ、ゲートが、論理回路142の第2ゲート論理信号1
42bの出力端子に接続されている。
The second p-channel MOSFET 162 has a D
Integrated into C / DC converter 10, and supplies the output DC voltage V out to the power line L to the active time, also has the function of cutting off the supply to the power supply line L of the output DC voltage V out when inactive, FIG. 1, the source is connected to the output DC voltage Vout , the drain is connected to the power supply line L, and the gate is connected to the second gate logic signal 1 of the logic circuit 142.
42b is connected to the output terminal.

【0041】バックゲートバイアス回路164は、第1
pチャネルMOSFET161のバックゲート及び第2
pチャネルMOSFET162のバックゲートに入力直
流電圧Vinまたは出力直流電圧Voutのいずれか大きい
電圧を印加する機能を有し、図1に示すように、第1ダ
イオード1641、第2ダイオード1642を中心とす
るハードウェア構成となっている。
The back gate bias circuit 164 has the first
The back gate of the p-channel MOSFET 161 and the second
the back gate of p-channel MOSFET162 has a function of applying either large voltage input DC voltage V in and the output DC voltage V out, as shown in FIG. 1, a central first diode 1641, the second diode 1642 Hardware configuration.

【0042】第1ダイオード1641は、DC/DCコ
ンバータ10内に集積され、図1に示すように、前述の
第1pチャネルMOSFET161のバックゲート及び
第2pチャネルMOSFET162のバックゲートに第
1ダイオード1641のカソードが接続され、更に加え
て、第1ダイオード1641のアノードが入力直流電圧
inに接続されている。本実施形態では、第1ダイオー
ド1641としてショットキーダイオードを用いてい
る。以下の説明では、第1ダイオード1641を第1シ
ョットキーダイオード1641と呼ぶことにする。
The first diode 1641 is integrated in the DC / DC converter 10, and as shown in FIG. 1, the cathode of the first diode 1641 is connected to the back gate of the first p-channel MOSFET 161 and the back gate of the second p-channel MOSFET 162. There are connected, and further addition, connected to the anode of the first diode 1641 is input DC voltage V in. In the present embodiment, a Schottky diode is used as the first diode 1641. In the following description, the first diode 1641 will be referred to as a first Schottky diode 1641.

【0043】第2ダイオード1642は、DC/DCコ
ンバータ10内に集積され、第1pチャネルMOSFE
T161のバックゲート及び第2pチャネルMOSFE
T162のバックゲートに第2ダイオード1642のカ
ソードが接続され、更に加えて、第2ダイオード164
2のアノードが出力直流電圧Voutに接続されている。
本実施形態では、第2ダイオード1642としてショッ
トキーダイオードを用いている。
The second diode 1642 is integrated in the DC / DC converter 10 and has a first p-channel MOSFET.
Back gate of T161 and second p-channel MOSFE
The cathode of the second diode 1642 is connected to the back gate of T162, and in addition, the second diode 164
2 are connected to the output DC voltage Vout .
In the present embodiment, a Schottky diode is used as the second diode 1642.

【0044】このような回路の構成のバックゲートバイ
アス回路164において、入力直流電圧Vinが出力直流
電圧Voutよりも大きい場合には、第1ショットキーダ
イオード1641が活性化されると同時に第2ショット
キーダイオード1642が不活性化される。これによ
り、第1pチャネルMOSFET161のバックゲート
及び第2pチャネルMOSFET162のバックゲート
に入力直流電圧Vinが印加されることになる。これに応
じて、第1pチャネルMOSFET161が活性化され
て入力直流電圧Vinを電源ラインLに供給し、同時に第
2pチャネルMOSFET162が不活性化されて出力
直流電圧Voutの電源ラインLへの供給を遮断する。
[0044] In the back gate bias circuit 164 of the configuration of such a circuit, the input DC voltage when V in is greater than the output DC voltage V out at the same time when the first Schottky diode 1641 is activated second Schottky diode 1642 is inactivated. As a result, the input DC voltage V in is applied to the back gate of the back gate and the 2p channel MOSFET162 of the 1p channel MOSFET 161. In response to this, the supply to the first 1p channel MOSFET161 is activated to supply the input DC voltage V in the power line L, at the same time the power supply line L of the 2p channel MOSFET162 is inactivated by the output DC voltage V out Cut off.

【0045】同様の主旨で、出力直流電圧Voutが入力
直流電圧Vinよりも大きい場合には、第2ショットキー
ダイオード1642が活性化されると同時に第1ショッ
トキーダイオード1641が不活性化される。これによ
り、第1pチャネルMOSFET161のバックゲート
及び第2pチャネルMOSFET162のバックゲート
に出力直流電圧Voutが印加されることになる。これに
応じて、第2pチャネルMOSFET162が活性化さ
れて出力直流電圧Voutを電源ラインLに供給し、同時
に第1pチャネルMOSFET161が不活性化されて
入力直流電圧V inの電源ラインLへの供給を遮断する。
For the same purpose, the output DC voltage VoutIs input
DC voltage VinIf greater than the second Schottky
The first shot is activated at the same time when the diode 1642 is activated.
The toky diode 1641 is deactivated. This
And the back gate of the first p-channel MOSFET 161
And back gate of second p-channel MOSFET 162
Output DC voltage VoutIs applied. to this
Accordingly, second p-channel MOSFET 162 is activated.
Output DC voltage VoutTo the power line L,
First, the first p-channel MOSFET 161 is inactivated.
Input DC voltage V inOf the power supply line L is shut off.

【0046】これにより、昇圧回路20を含むDC/D
Cコンバータ10内の回路の動作電力を供給する電源ラ
インLの電源電圧Vddを昇圧動作前においては入力直流
電圧Vinから供給し、昇圧動作後においては出力直流電
圧Voutから電源電圧をとるようにすることができるよ
うになる。その結果、昇圧動作する前の出力直流電圧V
out(昇圧回路20の電源電圧)がDC/DCコンバー
タ10の出力端に負荷が接続されて負荷電流を負荷に供
給する場合であっても、負荷電流が外付けダイオードに
も流れるためにダイオードの順方向電圧分だけ出力直流
電圧Voutが降下してしまい出力直流電圧Vout(すなわ
ち、昇圧回路20の電源電圧)が(入力直流電圧Vin
順方向電圧)となってしまうようなケースを回避できる
ようになり、入力直流電圧Vinまたは出力直流電圧V
outのいずれか大きい電圧を昇圧回路20に供給できる
ようになる。
Thus, the DC / D including the boosting circuit 20
Before boosting operation of the power supply voltage V dd of the power supply line L for supplying the operating power of the circuit C converter 10 is supplied from the input DC voltage V in, take the supply voltage from the output DC voltage V out is after boosting operation Will be able to do so. As a result, the output DC voltage V before the boost operation is performed.
Even when the load (the power supply voltage of the booster circuit 20) is connected to the output terminal of the DC / DC converter 10 and the load current is supplied to the load, the load current flows to the external diode. forward voltage of only the output DC voltage V out is lowered to cause the output DC voltage V out (i.e., the power supply voltage of the booster circuit 20) (input DC voltage V in -
Will be able to avoid cases like becomes forward voltage), the input DC voltage V in and the output DC voltage V
Any voltage larger than out can be supplied to the booster circuit 20.

【0047】図2は、図1の供給電源切り替え手段12
を備えたDC/DCコンバータ10及び外付け回路を説
明するための回路図である。
FIG. 2 shows the power supply switching means 12 of FIG.
FIG. 2 is a circuit diagram for explaining a DC / DC converter 10 including a circuit and an external circuit.

【0048】DC/DCコンバータ10には、整流用の
ダイオードD、平滑用のコンデンサCext、昇圧用のリ
アクタンスLext、外部電源30などが外付けされてい
る。
The DC / DC converter 10 is externally provided with a diode D for rectification, a capacitor C ext for smoothing, a reactance L ext for boosting, an external power supply 30 and the like.

【0049】入力直流電圧Vinを入力する端子Lx
は、昇圧用のリアクタンスLextを介して外部電源30
のプラス端子が接続されている。
[0049] The input DC voltage V in to input terminal L x, the external power source 30 through a reactance L ext boosting
Positive terminal is connected.

【0050】整流用のダイオードDにおいて、アノード
は端子Lxに接続され、カソードは出力直流電圧Vout
端子に接続されている。
[0050] In the diode D for rectification, the anode is connected to the terminal L x, the cathode is connected to the terminal of the output DC voltage V out.

【0051】出力直流電圧Voutの端子−接地電位GN
Dの端子間には、平滑用のコンデンサCextと負荷RLが
接続されている。GND端子は接地電位GNDに接続さ
れている。
Terminal of output DC voltage Vout- ground potential GN
A smoothing capacitor C ext and a load RL are connected between the terminals of D. The GND terminal is connected to the ground potential GND.

【0052】端子Lxには、リアクタンスLextの他端、
整流用のダイオードDのアノード、リアクタンスLext
駆動用のパワーMOSFETQ1(DC/DCコンバー
タ10内に集積されている)が接続されている。リアク
タンスLext駆動用のパワーMOSFETQ1のゲートに
はドライバー素子Q2が接続されている。
[0052] to the terminal L x, of the reactance L ext the other end,
Anode of diode D for rectification, reactance L ext
A driving power MOSFET Q 1 (integrated in the DC / DC converter 10) is connected. Driver element Q 2 is connected to the gate of the power MOSFET Q 1 of the reactance L ext drive.

【0053】外部電源30としては、リチウムイオンバ
ッテリーやニッカドバッテリーなどを用いることができ
る。
As the external power supply 30, a lithium ion battery, a nickel cadmium battery or the like can be used.

【0054】図3は、図2のDC/DCコンバータ10
の出力直流電圧Voutの過渡特性を説明するためのグラ
フである。
FIG. 3 shows the DC / DC converter 10 of FIG.
4 is a graph for explaining a transient characteristic of the output DC voltage Vout of FIG.

【0055】前述のDC/DCコンバータ10は、図3
に示すように、昇圧回路20の起動時以降(t>0)の
入力直流電圧Vinと出力直流電圧Voutとの電圧値を比
較し、比較時の入力直流電圧Vinが比較時の出力直流電
圧Voutよりも大きい昇圧動作以前(0<t<t1)に、
昇圧回路20を含むDC/DCコンバータ10内の回路
の動作電力を供給する電源ラインLに入力直流電圧Vin
を供給して昇圧回路20を含むDC/DCコンバータ1
0内の回路を起動する。
The above-described DC / DC converter 10 is similar to that shown in FIG.
As shown in, it compares the voltage value of the input DC voltage V in and the output DC voltage V out of the startup and subsequent step-up circuit 20 (t> 0), output when the input DC voltage V in of the comparison is compared Before the boosting operation larger than the DC voltage Vout (0 <t <t 1 ),
Input DC operating power of the circuit in the DC / DC converter 10 including a boost circuit 20 to the power line L to supply voltage V in
DC / DC converter 1 including booster circuit 20
Start the circuit in 0.

【0056】昇圧動作以前(0<t<t1、電源ライン
Lに接続されているリアクタンスLe xt駆動用のパワー
MOSFETQ1をON制御している期間に外部電源3
0から供給されるエネルギーを昇圧用リアクタンスL
extに蓄積し、リアクタンスLext駆動用のパワーMOS
FETQ1をOFF制御している期間に昇圧用リアクタ
ンスLextに蓄積されているエネルギーを整流用のダイ
オードDを介して平滑用のコンデンサCextに充電(充
電電流i)することにより、外部電源30の電圧を昇圧
した電圧を出力直流電圧Voutの端子側に発生させるこ
とができる。負荷RLには、平滑用のコンデンサCext
充電されているエネルギー(出力直流電圧Vo ut、電流
outが供給されることになる。
[0056] step-up operation before (0 <t <t 1, the external power source 3 power MOSFET Q 1 of the reactance L e xt drive that is connected to the power line L to the period during which the ON control
The energy supplied from 0 is converted into a reactance L for boosting.
accumulated in ext, power for driving the reactance L ext MOS
By charging (charging current i) in the capacitor C ext for smoothing the energy through the diode D of the rectifying the FETs Q 1 in the period being OFF control is accumulated in the boosting reactance L ext, the external power source 30 Can be generated on the terminal side of the output DC voltage Vout . The load RL would energy charged in the capacitor C ext for smoothing (output DC voltage V o ut, current i out is supplied.

【0057】更に加えてDC/DCコンバータ10は、
昇圧回路20の起動時以降(t>0)の入力直流電圧V
inと出力直流電圧Voutとの電圧値を比較し、出力直流
電圧Voutが入力直流電圧Vin以上となる昇圧動作後
(t>t1)に、昇圧回路20を含むDC/DCコンバ
ータ10内の回路の動作電力を供給する電源ラインLに
出力直流電圧Voutを入力直流電圧Vinに代えて供給し
て昇圧回路20の昇圧動作やDC/DCコンバータ10
内の回路の動作を継続させる。
In addition, the DC / DC converter 10
Input DC voltage V after start-up of booster circuit 20 (t> 0)
comparing the voltage value of the in the output DC voltage V out, after boosting operation in which the output DC voltage V out is input DC voltage V in more (t> t 1), DC / DC converter 10 including a boost circuit 20 the output DC voltage V out to the power supply line L for supplying operating power of the circuit of the inner input DC voltage is supplied in place of the V in boost operation or DC / DC converter 10 of the booster circuit 20
The operation of the circuit inside is continued.

【0058】昇圧動作後(t>t1)、出力直流電圧V
outに接続されているリアクタンスL ext駆動用のパワー
MOSFETQ1をON制御している期間に外部電源3
0から供給されるエネルギーを昇圧用リアクタンスL
extに蓄積し、リアクタンスLext駆動用のパワーMOS
FETQ1をOFF制御している期間に昇圧用リアクタ
ンスLextに蓄積されているエネルギーを整流用のダイ
オードDを介して平滑用のコンデンサCextに充電(充
電電流i)することにより、外部電源30の電圧を昇圧
した電圧を出力直流電圧Voutの端子側に発生させるこ
とができる。負荷RLには、平滑用のコンデンサCext
充電されているエネルギー(出力直流電圧Vo ut、電流
outが供給されることになる。
After the boost operation (t> t)1), Output DC voltage V
outReactance L connected to extPower for driving
MOSFET Q1External power supply 3 during the ON control of
The energy supplied from 0 is converted into a reactance L for boosting.
extAnd reactance LextPower MOS for driving
FETQ1Reactor for boosting during the period when OFF is controlled
LanceextDie for rectifying the energy stored in the
Capacitor C for smoothing via diode DextCharge (charge)
Current i), the voltage of the external power supply 30 is boosted.
Output voltage to output DC voltage VoutGenerated on the terminal side of
Can be. The load RL includes a smoothing capacitor CextTo
Energy being charged (output DC voltage Vo ut, Current
ioutWill be supplied.

【0059】以上説明したように、本実施形態によれ
ば、昇圧回路20を含むDC/DCコンバータ10内の
回路の動作電力を供給する電源ラインLの電源電圧Vdd
を昇圧動作前においては入力直流電圧Vinから供給し、
昇圧動作後においては出力直流電圧Voutから電源電圧
をとるようにすることができるようになる。その結果、
昇圧動作する前の出力直流電圧Vout(昇圧回路20の
電源電圧)がDC/DCコンバータ10の出力端に負荷
が接続されて負荷電流を負荷に供給する場合であって
も、負荷電流が外付けダイオードにも流れるためにダイ
オードの順方向電圧分だけ出力直流電圧Voutが降下し
てしまい出力直流電圧Vout(すなわち、昇圧回路20
の電源電圧)が(入力直流電圧Vin−順方向電圧)とな
ってしまうようなケースを回避できるようになり、入力
直流電圧Vinまたは出力直流電圧Voutのいずれか大き
い電圧を昇圧回路20に供給できるようになる。
As described above, according to the present embodiment, the power supply voltage V dd of the power supply line L that supplies the operating power of the circuits in the DC / DC converter 10 including the booster circuit 20.
The in the previous step-up operation is supplied from the input DC voltage V in,
After the boost operation, the power supply voltage can be obtained from the output DC voltage Vout . as a result,
Even if the output DC voltage V out (power supply voltage of the booster circuit 20) before the boosting operation supplies the load current to the load by connecting the load to the output terminal of the DC / DC converter 10, the load current becomes The output DC voltage V out drops by the forward voltage of the diode because it also flows through the attached diode, and the output DC voltage V out (that is, the booster circuit 20
Power supply voltage) (the input DC voltage V in - forward voltage) and the case now to be avoided as it becomes, the input DC voltage V in, or any greater voltage boosting circuits output DC voltage V out 20 Can be supplied to

【0060】これにより、ダイオードの順方向電圧分だ
け低い入力直流電圧VinでもDC/DCコンバータ10
を動作させることができるようになり、その結果、入力
直流電圧Vinの定電圧側のマージンを広げることがで
き、最低動作電圧を低くすることができる。
[0060] As a result, the forward voltage of only low input DC voltage V in any DC / DC converter 10 of the diode
Will be able to operate, as a result, it is possible to widen the margin of the constant voltage side of the input DC voltage V in, it is possible to lower the minimum operating voltage.

【0061】[0061]

【発明の効果】本発明にかかるDC/DCコンバータに
よれば、昇圧回路の電源ラインの電源電圧を昇圧動作前
においては入力直流電圧から供給し、昇圧動作後におい
ては出力直流電圧から電源電圧をとるようにすることが
できるようになる。その結果、昇圧動作する前の出力直
流電圧(昇圧回路の電源電圧)がDC/DCコンバータ
の出力端に負荷が接続されて負荷電流を負荷に供給する
場合であっても、負荷電流が外付けダイオードにも流れ
るためにダイオードの順方向電圧分だけ出力直流電圧が
降下してしまい出力直流電圧(すなわち、昇圧回路の電
源電圧)が(入力直流電圧−順方向電圧)となってしま
うようなケースを回避できるようになり、入力直流電圧
または出力直流電圧のいずれか大きい電圧を昇圧回路に
供給できるようになる。
According to the DC / DC converter according to the present invention, the power supply voltage of the power supply line of the booster circuit is supplied from the input DC voltage before the boosting operation, and the power supply voltage is converted from the output DC voltage after the boosting operation. You will be able to take. As a result, even when the output DC voltage (power supply voltage of the booster circuit) before the boosting operation is supplied to the load by connecting the load to the output terminal of the DC / DC converter, the load current is supplied to the external device. A case where the output DC voltage drops by the forward voltage of the diode because the current also flows through the diode, and the output DC voltage (that is, the power supply voltage of the booster circuit) becomes (input DC voltage−forward voltage). Can be avoided, and a larger voltage of the input DC voltage and the output DC voltage can be supplied to the booster circuit.

【0062】これにより、ダイオードの順方向電圧分だ
け低い入力直流電圧でもDC/DCコンバータを動作さ
せることができるようになり、その結果、入力直流電圧
の定電圧側のマージンを広げることができ、最低動作電
圧を低くすることができる。
As a result, the DC / DC converter can be operated even with the input DC voltage lower by the forward voltage of the diode, and as a result, the constant voltage side margin of the input DC voltage can be expanded. The minimum operating voltage can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の供給電源切り替え手段の一実施形態を
説明するための回路図である。
FIG. 1 is a circuit diagram for explaining an embodiment of a power supply switching means of the present invention.

【図2】図1の供給電源切り替え手段を備えたDC/D
Cコンバータ及び外付け回路を説明するための回路図で
ある。
FIG. 2 is a DC / D having the power supply switching means of FIG. 1;
FIG. 3 is a circuit diagram for explaining a C converter and an external circuit.

【図3】図2のDC/DCコンバータの出力直流電圧の
過渡特性を説明するためのグラフである。
FIG. 3 is a graph for explaining a transient characteristic of an output DC voltage of the DC / DC converter of FIG. 2;

【図4】従来のDC/DCコンバータ(スイッチング電
源回路)を説明するための回路図である。
FIG. 4 is a circuit diagram for explaining a conventional DC / DC converter (switching power supply circuit).

【図5】本発明の供給電源切り替え手段における第1p
チャネルMOSFET161と第2pチャネルMOSF
ET162の電流路を説明するための図である(その
1)。
FIG. 5 is a diagram showing a first power supply switching means of the present invention;
Channel MOSFET 161 and second p-channel MOSF
It is a figure for explaining the electric current course of ET162 (the 1).

【図6】本発明の供給電源切り替え手段における第1p
チャネルMOSFET161と第2pチャネルMOSF
ET162の電流路を説明するための図である(その
2)。
FIG. 6 is a diagram illustrating a first power supply switching unit according to the present invention;
Channel MOSFET 161 and second p-channel MOSF
It is a figure for explaining the electric current course of ET162 (the 2).

【符号の説明】[Explanation of symbols]

10…DC/DCコンバータ 12…供給電源切り替え手段 12a…切り替え信号 14…電圧比較部 142…論理回路 142a…第1ゲート信号 142b…第2ゲート信号 16…電源電圧スイッチ 161…第1MOSFET(PチャネルMOSFET) 162…第2MOSFET(PチャネルMOSFET) 164…バックゲートバイアス回路 1641…第1ダイオード(第1ショットキーダイオー
ド) 1642…第2ダイオード(第2ショットキーダイオー
ド) 20…昇圧回路 L…電源ライン Vdd…電源ラインの電圧 Vin…入力直流電圧 Vout…出力直流電圧
DESCRIPTION OF SYMBOLS 10 ... DC / DC converter 12 ... Supply power switching means 12a ... Switching signal 14 ... Voltage comparison part 142 ... Logic circuit 142a ... First gate signal 142b ... Second gate signal 16 ... Power supply voltage switch 161 ... First MOSFET (P-channel MOSFET) 162: second MOSFET (P-channel MOSFET) 164: back gate bias circuit 1641: first diode (first Schottky diode) 1642: second diode (second Schottky diode) 20: booster circuit L: power supply line V dd ... Power line voltage V in ... Input DC voltage V out ... Output DC voltage

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 入力される直流電圧を昇圧して所定の直
流電圧として出力する昇圧回路を備えたDC/DCコン
バータにおいて、 前記昇圧回路の起動時以降の入力直流電圧と出力直流電
圧との電圧値を比較し、当該入力直流電圧が当該出力直
流電圧よりも大きい昇圧動作以前に前記昇圧回路の動作
電力を供給する電源ラインに当該入力直流電圧を供給し
て当該昇圧回路を起動し、当該出力直流電圧が当該入力
直流電圧以上となる昇圧動作後に前記昇圧回路の電源ラ
インに当該入力直流電圧に代えて当該出力直流電圧を供
給して前記昇圧回路の昇圧動作を継続させる供給電源切
り替え手段を有することを特徴とするDC/DCコンバ
ータ。
1. A DC / DC converter including a booster circuit for boosting an input DC voltage and outputting the boosted DC voltage as a predetermined DC voltage, wherein a voltage between an input DC voltage and an output DC voltage after the start of the booster circuit. Compare the values, supply the input DC voltage to a power supply line that supplies operating power of the booster circuit before the boosting operation in which the input DC voltage is greater than the output DC voltage, start the booster circuit, and A power supply switching means for supplying the output DC voltage instead of the input DC voltage to the power supply line of the boosting circuit after the boosting operation in which the DC voltage is equal to or higher than the input DC voltage to continue the boosting operation of the boosting circuit. A DC / DC converter characterized by the above-mentioned.
【請求項2】 前記供給電源切り替え手段は、 前記昇圧回路の起動時以降の前記入力直流電圧と前記出
力直流電圧との電圧値を比較して切り替え信号を生成す
る電圧比較部と、 前記切り替え信号に基づいて、前記入力直流電圧または
前記出力直流電圧のいずれか大きい電圧を前記昇圧回路
の動作電力を供給する電源ラインに供給して当該昇圧回
路の昇圧動作を実行させる電源電圧スイッチとを有する
ことを特徴とする請求項1に記載のDC/DCコンバー
タ。
2. The power supply switching unit, comprising: a voltage comparison unit configured to compare a voltage value between the input DC voltage and the output DC voltage after the start-up of the booster circuit to generate a switching signal; And a power supply voltage switch that supplies a larger voltage of the input DC voltage or the output DC voltage to a power supply line that supplies operating power of the booster circuit to perform the boosting operation of the booster circuit based on The DC / DC converter according to claim 1, wherein:
【請求項3】 前記電源電圧スイッチは、 活性時に前記入力直流電圧を前記電源ラインに供給し不
活性時に前記入力直流電圧の前記電源ラインへの供給を
遮断する第1導電型の第1のMOSFETと、 活性時に前記出力直流電圧を前記電源ラインに供給し不
活性時に前記出力直流電圧の前記電源ラインへの供給を
遮断する前記第1導電型の第2のMOSFETと、 前記第1MOSFETのバックゲート及び前記第2MO
SFETのバックゲートに前記入力直流電圧または前記
出力直流電圧のいずれか大きい電圧を印加するバックゲ
ートバイアス回路とを有することを特徴とする請求項2
に記載のDC/DCコンバータ。
3. The first MOSFET of a first conductivity type that supplies the input DC voltage to the power supply line when activated and cuts off the supply of the input DC voltage to the power supply line when inactive. A second MOSFET of the first conductivity type that supplies the output DC voltage to the power supply line when activated and cuts off the supply of the output DC voltage to the power supply line when inactive; a back gate of the first MOSFET And the second MO
3. A back gate bias circuit for applying a larger voltage of the input DC voltage and the output DC voltage to a back gate of the SFET.
4. The DC / DC converter according to 1.
【請求項4】 前記バックゲートバイアス回路は、 前記第1MOSFETのバックゲート及び前記第2MO
SFETのバックゲートにカソードが接続されると共
に、アノードが前記入力直流電圧に接続された第1のダ
イオードと、 前記第1MOSFETのバックゲート及び前記第2MO
SFETのバックゲートにカソードが接続されると共
に、アノードが前記出力直流電圧に接続された第2のダ
イオードとを有し、 前記入力直流電圧が前記出力直流電圧よりも大きい場
合、前記第1ダイオードが活性化されると共に、前記第
2ダイオードが不活性化され、前記第1MOSFETの
バックゲート及び前記第2MOSFETのバックゲート
に前記入力直流電圧を印加し、 前記出力直流電圧が前記入力直流電圧よりも大きい場
合、前記第2ダイオードが活性化されると共に、前記第
1ダイオードが不活性化され、前記第1MOSFETの
バックゲート及び前記第2MOSFETのバックゲート
に前記出力直流電圧を印加することを特徴とする請求項
3に記載のDC/DCコンバータ。
4. The back gate bias circuit comprises: a back gate of the first MOSFET;
A first diode having a cathode connected to the back gate of the SFET and an anode connected to the input DC voltage; a back gate of the first MOSFET and the second MOSFET;
A second diode having a cathode connected to the back gate of the SFET and an anode connected to the output DC voltage, wherein when the input DC voltage is higher than the output DC voltage, the first diode is When activated, the second diode is deactivated, and the input DC voltage is applied to the back gate of the first MOSFET and the back gate of the second MOSFET, and the output DC voltage is higher than the input DC voltage. In this case, the second diode is activated, the first diode is deactivated, and the output DC voltage is applied to a back gate of the first MOSFET and a back gate of the second MOSFET. Item 3. The DC / DC converter according to Item 3.
【請求項5】 前記電圧比較部は、 前記入力直流電圧が前記出力直流電圧よりも大きい場
合、前記第1MOSFETを活性化するような信号レベ
ルの第1ゲート信号を前記切り替え信号として当該第1
MOSFETのゲートに印加すると共に、前記第2MO
SFETを不活性化するような信号レベルの第2ゲート
信号を前記切り替え信号として当該第2MOSFETの
ゲートに印加し、また、前記出力直流電圧が前記入力直
流電圧よりも大きい場合、前記第2MOSFETを活性
化するような信号レベルの前記第2ゲート信号を前記切
り替え信号として当該第2MOSFETのゲートに印加
すると共に、前記第1MOSFETを不活性化するよう
な信号レベルの第1ゲート信号を前記切り替え信号とし
て当該第1MOSFETのゲートに印加する論理回路を
有することを特徴とする請求項2乃至4のいずれか一項
に記載のDC/DCコンバータ。
5. The voltage comparison section, wherein when the input DC voltage is higher than the output DC voltage, a first gate signal having a signal level for activating the first MOSFET is used as the switching signal.
The voltage is applied to the gate of the MOSFET and the second MO
A second gate signal having a signal level for inactivating an SFET is applied to the gate of the second MOSFET as the switching signal, and when the output DC voltage is higher than the input DC voltage, the second MOSFET is activated. The second gate signal having such a signal level as to be applied is applied to the gate of the second MOSFET as the switching signal, and the first gate signal having a signal level for inactivating the first MOSFET is used as the switching signal. 5. The DC / DC converter according to claim 2, further comprising a logic circuit for applying a voltage to the gate of the first MOSFET.
JP11207018A 1998-07-22 1999-07-22 Dc-to-dc converter Pending JP2000102244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11207018A JP2000102244A (en) 1998-07-22 1999-07-22 Dc-to-dc converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20597798 1998-07-22
JP10-205977 1998-07-22
JP11207018A JP2000102244A (en) 1998-07-22 1999-07-22 Dc-to-dc converter

Publications (1)

Publication Number Publication Date
JP2000102244A true JP2000102244A (en) 2000-04-07

Family

ID=26515374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11207018A Pending JP2000102244A (en) 1998-07-22 1999-07-22 Dc-to-dc converter

Country Status (1)

Country Link
JP (1) JP2000102244A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211963A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Power supply circuit, display driver, electro-optical device, and electronic equipment
US7839130B2 (en) 2007-05-11 2010-11-23 Ricoh Company, Ltd. Switching regulator capable of preventing reverse current

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211963A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Power supply circuit, display driver, electro-optical device, and electronic equipment
US7839130B2 (en) 2007-05-11 2010-11-23 Ricoh Company, Ltd. Switching regulator capable of preventing reverse current

Similar Documents

Publication Publication Date Title
US6580258B2 (en) Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5336985A (en) Tapped inductor slave regulating circuit
US6377112B1 (en) Circuit and method for PMOS device N-well bias control
US8754675B2 (en) System and method for driving a switch
US7405549B2 (en) Soft start circuit, power supply unit and electric equipment
US6812782B2 (en) Switch mode converter that allows 100% duty cycle on gate driver
US20040004465A1 (en) Dual-output direct current voltage converter
US10008932B2 (en) Synchronous rectification DC/DC converter
US7619450B2 (en) Start-up circuit for providing a start-up voltage to an application circuit
JP6132921B2 (en) Flyback converter that can operate with extremely low input voltage
US7893673B2 (en) Step-up switching power supply device, and electronic device provided therewith
US20060196757A1 (en) Switching mode power supply and method for generating a bias voltage
JPH0576167A (en) Dc/dc voltage converter
JP3591496B2 (en) Power supply
JP2000324807A (en) Switching regulator
US8810212B2 (en) Microcomputer and switching power supply device with auxiliary switch
US20120133398A1 (en) System and Method for Driving a Cascode Switch
US6104173A (en) DC-DC converter and power-supply switching circuit
JP2000102244A (en) Dc-to-dc converter
JP3003437B2 (en) Voltage converter
JP4878871B2 (en) Power circuit
JP4697412B2 (en) Switching power supply
CN219287374U (en) Boost circuit and electronic equipment
JP4609285B2 (en) Semiconductor integrated circuit for power supply and power supply device
JP2001045745A (en) Dc-to-dc converter