JP2000068203A - Polycrystalline silicon formed by crystallization of microcrystalline silicon and its forming method - Google Patents
Polycrystalline silicon formed by crystallization of microcrystalline silicon and its forming methodInfo
- Publication number
- JP2000068203A JP2000068203A JP11219218A JP21921899A JP2000068203A JP 2000068203 A JP2000068203 A JP 2000068203A JP 11219218 A JP11219218 A JP 11219218A JP 21921899 A JP21921899 A JP 21921899A JP 2000068203 A JP2000068203 A JP 2000068203A
- Authority
- JP
- Japan
- Prior art keywords
- film
- microcrystalline
- thickness
- microcrystalline film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、概して、薄膜トラ
ンジスタ(TFT)のプロセスおよび製造に関し、より
詳細には、微結晶膜から形成される多結晶膜および多結
晶膜の形成方法に関する。The present invention relates generally to thin film transistor (TFT) processes and fabrication, and more particularly, to a polycrystalline film formed from a microcrystalline film and a method of forming the polycrystalline film.
【0002】[0002]
【従来の技術】より解像度の高いディスプレイを備えた
より小さな電子家電製品への要求が、液晶ディスプレイ
(LCD)分野での継続的な研究および調査に拍車をか
ける。現在はLCDの周辺に設けられている大規模集積
(LSI)ドライバ回路および超大規模集積回路(VL
SI)ドライバ回路をLCD内に組み込むことによっ
て、LCDのサイズを縮小することができ、性能が向上
する。外付けのドライバ回路およびトランジスタをなく
すことによって、製品が小型化され、プロセスの複雑さ
が低減し、プロセス工程の数が減少し、結果的にLCD
を搭載した製品の価格が低下する。2. Description of the Related Art The demand for smaller electronic appliances with higher resolution displays has spurred continued research and research in the liquid crystal display (LCD) field. Large-scale integrated (LSI) driver circuits and ultra-large-scale integrated circuits (VL) currently provided around LCDs
By incorporating the SI) driver circuit in the LCD, the size of the LCD can be reduced and the performance is improved. Eliminating external driver circuits and transistors reduces product size, reduces process complexity, and reduces the number of process steps, resulting in LCDs
The price of products equipped with is reduced.
【0003】[0003]
【発明が解決しようとする課題】LCDの主要な構成要
素であり、LCDの更なる進歩のために改良の必要があ
る構成要素は、薄膜トランジスタ(TFT)である。通
常、TFTは石英またはガラス等の透明基板上に実装さ
れる。デバイス中の電子移動度を向上することによりT
FT性能が向上する。電子移動度が高くなると、LCD
スクリーンの明るさが増し、消費電力が減少し、トラン
ジスタ応答時間がより早くなる。これら性能向上につい
ての特徴の多くが、TFTに関するスイッチング特性の
向上によるものである。加えて、更にLCDを向上する
ために平均したTFT性能が要求される。つまり、ディ
スプレイおよびディスプレイ内の全てのドライバトラン
ジスタが実質的に同じレベルの性能で動作する必要があ
る。A major component of the LCD, and a component that needs to be improved for further progress of the LCD, is a thin film transistor (TFT). Usually, the TFT is mounted on a transparent substrate such as quartz or glass. By increasing the electron mobility in the device, T
FT performance is improved. When electron mobility increases, LCD
The brightness of the screen is increased, the power consumption is reduced, and the transistor response time is faster. Many of these features for performance improvement are due to the improvement in switching characteristics of the TFT. In addition, average TFT performance is required to further improve the LCD. That is, the display and all driver transistors in the display must operate at substantially the same level of performance.
【0004】アモルファスシリコンから形成されたトラ
ンジスタのキャリヤ移動度は低く、LCDドライバ回路
にとっては不十分である。トランジスタのキャリヤ移動
度は、結晶化したシリコンを用いることにより向上す
る。トランジスタ性能の均一化のためには、TFTを形
成するための結晶膜が広い領域に亘って均一な結晶構造
を有することが必要とされる。好適には、TFT半導体
を形成するための結晶膜は、1つの均一な結晶パターン
に結晶化される。この均一なパターン、すなわち単結晶
構造により、膜内の全トランジスタが同一の性能特性を
有することが確実にされる。しかし、LCDと共に用い
られる単結晶シリコン膜は、比較的壊れやすい透明基板
に接着する場合は製造が難しい。優れた性能の単結晶膜
と性能の劣るアモルファスシリコンとの間にあるのが多
結晶膜である。通常、多結晶膜は、隣接しているが異な
る結晶方位からなる複数の結晶領域を有する。つまり、
膜は、不規則な形状および不規則な結晶方位を有する多
くの異なる結晶領域から構成される。多結晶膜全体に亘
る均一な性能は、結晶領域または粒子を可能な限り大き
く形成することによって向上される。[0004] Transistors formed from amorphous silicon have low carrier mobilities and are insufficient for LCD driver circuits. The carrier mobility of the transistor is improved by using crystallized silicon. In order to make the transistor performance uniform, it is necessary that the crystal film for forming the TFT has a uniform crystal structure over a wide area. Preferably, the crystal film for forming the TFT semiconductor is crystallized into one uniform crystal pattern. This uniform pattern, or single crystal structure, ensures that all transistors in the film have the same performance characteristics. However, single crystal silicon films used with LCDs are difficult to manufacture when bonded to relatively fragile transparent substrates. A polycrystalline film lies between a single crystal film having excellent performance and amorphous silicon having poor performance. Usually, a polycrystalline film has a plurality of crystal regions that are adjacent but have different crystal orientations. That is,
The film is composed of many different crystalline regions having irregular shapes and irregular crystal orientations. Uniform performance across the polycrystalline film is improved by making the crystalline regions or grains as large as possible.
【0005】多結晶膜内部で広い領域に亘って均一な結
晶化を得ることにより、各特定の結晶粒子における性能
が確実に均一なものとなる。更に、多結晶膜から製造さ
れたトランジスタの性能は、結晶粒界の数を減少する
か、または異なる結晶粒子間の交差領域を減少すること
によって向上され得る。結晶粒子間の粒界領域が、TF
T中の電子移動度を低下させる電子トラップを形成す
る。結果的に、デバイスの安定性は、そのようなデバイ
スの閾値電圧およびリーク電流が増大するとともに、減
少する。[0005] By obtaining uniform crystallization over a wide area inside the polycrystalline film, it is ensured that the performance of each specific crystal grain is uniform. In addition, the performance of transistors made from polycrystalline films can be improved by reducing the number of grain boundaries or reducing the area of intersection between different crystal grains. The grain boundary region between crystal grains is TF
An electron trap that lowers the electron mobility during T is formed. Consequently, device stability decreases with increasing threshold voltage and leakage current of such devices.
【0006】大きな粒子を有する多結晶膜を形成する、
つまり改良されたTFTを形成する際の1つの問題は、
アモルファス材料をビルディングブロックとして用いる
必要があるという点である。別の問題は、TFTをその
上部に形成するガラス基板および石英基板が、耐熱温度
が比較的低いという点にある。通常、透明基板はシリコ
ンまたはシリコン−ゲルマニウム化合物などのアモルフ
ァス物質の膜で覆われる。アモルファス物質が加熱すな
わちアニールされると、アモルファス材料は結晶の形態
になる。通常、アニールプロセスは、アモルファス材料
を約600℃を超える温度で加熱できないという要件に
よって制限される。600℃を超えると透明基板はしば
しばダメージを受けるためである。Forming a polycrystalline film having large particles,
That is, one problem in forming an improved TFT is that
It is necessary to use an amorphous material as a building block. Another problem is that the glass substrate and the quartz substrate on which the TFT is formed have a relatively low heat-resistant temperature. Usually, the transparent substrate is covered with a film of an amorphous material such as silicon or a silicon-germanium compound. When the amorphous material is heated or annealed, the amorphous material becomes crystalline. Typically, the anneal process is limited by the requirement that the amorphous material cannot be heated above about 600 ° C. If the temperature exceeds 600 ° C., the transparent substrate is often damaged.
【0007】アモルファスシリコンを多結晶シリコンに
変えるために、様々なアニール方法が存在する。固相結
晶化(SPC)は、加熱炉内でシリコンを結晶化する方
法としてポピュラーな方法である。このプロセスにおい
て、アモルファスシリコンは、少なくとも数時間の間、
600℃近傍の熱に曝される。通常、熱は抵抗ヒータ熱
源から発生される。ラピッド・サーマル・アニール(R
TA)はより高い温度を用いるが、その時間は極めて短
い時間である。通常、アニールプロセスの間、基板は4
00℃〜500℃の温度で加熱され、アモルファス膜お
よび透明基板は比較的低い温度に加熱された表面または
サセプタ(susceptor)上に配置される。この様態で、膜
を配置する透明基板を劣化させることなくシリコンは7
00℃〜800℃までの温度に加熱される。このアニー
ルを実行する1つの方法は、ハロゲンヒートランプ等の
ヒートランプの紫外線を用いる方法である。There are various annealing methods for converting amorphous silicon to polycrystalline silicon. Solid phase crystallization (SPC) is a popular method for crystallizing silicon in a heating furnace. In this process, the amorphous silicon is converted for at least several hours.
It is exposed to heat near 600 ° C. Typically, heat is generated from a resistive heater heat source. Rapid thermal annealing (R
TA) uses higher temperatures, but for a very short time. Typically, during the annealing process, the substrate
Heated at a temperature between 00C and 500C, the amorphous film and the transparent substrate are placed on a surface or susceptor heated to a relatively low temperature. In this manner, silicon can be used without degradation of the transparent substrate on which the film is placed.
It is heated to a temperature between 00C and 800C. One method of performing this annealing is to use ultraviolet light from a heat lamp such as a halogen heat lamp.
【0008】エキシマレーザ結晶化(ELC)プロセス
は、アモルファスシリコンのアニールに一定の成功を示
してきた。レーザにより、アモルファス膜の領域を極め
て短時間の間、非常に高い温度に曝すことができる。理
論的には、このことにより、アモルファスシリコンを堆
積させる透明基板を劣化させることなく最適温度でアモ
ルファスシリコンをアニールする可能性が提供される。
しかし、この方法の使用は、いくつかのプロセス工程に
ついての制御を欠くために制限されてきた。通常、レー
ザの開口サイズは比較的小さい。開口サイズ、レーザの
出力、および膜の厚さを考えると、複数のレーザ通路ま
たはレーザショットが要求され、最終的にシリコンがア
ニールされる。レーザを正確に制御するのは困難なので
複数のショットを利用すると、アニールプロセスにばら
つきが生じる。Excimer laser crystallization (ELC) processes have shown some success in annealing amorphous silicon. The laser allows regions of the amorphous film to be exposed to very high temperatures for a very short time. In theory, this offers the possibility to anneal the amorphous silicon at the optimal temperature without degrading the transparent substrate on which the amorphous silicon is deposited.
However, the use of this method has been limited due to a lack of control over some process steps. Usually, the laser aperture size is relatively small. Given the aperture size, laser power, and film thickness, multiple laser paths or laser shots are required, ultimately annealing the silicon. Since it is difficult to control the laser accurately, using multiple shots causes variations in the annealing process.
【0009】アモルファスシリコンを加熱して結晶化し
たシリコンを形成するプロセスは完全に理解されておら
ず、その主題に関する調査が継続している。温度、膜の
厚さ、アモルファス物質の融解度、膜内の不純物、およ
び他の要因の範囲等の様々な要因が、アモルファスシリ
コンのアニールに影響する。通常、最も大きな粒子の結
晶化は、多結晶膜内において融点近傍の特定の温度で起
こる。この好適温度よりも低い温度では、大きな粒子領
域を形成するほどにはアモルファスシリコンは融解され
ない。好適温度よりも高い温度では、バルク核生成(bul
k nucleation)を急速に引き起こす。アモルファス物質
のバルク核生成の結果、比較的小さな粒子サイズとな
る。[0009] The process of heating amorphous silicon to form crystallized silicon is not fully understood and research on that subject is ongoing. Various factors affect the annealing of amorphous silicon, such as temperature, film thickness, degree of melting of the amorphous material, impurities in the film, and a range of other factors. Usually, crystallization of the largest particles occurs at a specific temperature near the melting point in the polycrystalline film. At temperatures below this preferred temperature, the amorphous silicon is not melted enough to form a large grain area. At temperatures above the preferred temperature, bulk nucleation (bulk)
causes rapid nucleation). Bulk nucleation of amorphous materials results in relatively small particle sizes.
【0010】アモルファスシリコンを透明基板上に堆積
する方法は、大きな結晶粒子を有する多結晶膜の製造に
おいても重要である。通常、透明基板は加熱されたサセ
プタ上に設けられる。透明基板は、シリコン元素および
水素元素を含むガスに曝露される。そのガスが分解し
て、基板上に固相シリコンを残留する。プラズマCVD
(PECVD)システムにおいて、高周波(RF)エネ
ルギーの使用がソースガスの分解を助ける。減圧CVD
(LPCVD)システムまたは超高真空CVD(UHV
−CVD)システムにより、低圧でソースガスが熱分解
される。光CVDシステムにおいて、光子エネルギーが
ソースガスの分解を助ける。高密度プラズマCVDシス
テムにおいて、誘導結合プラズマおよびヘリコンソース
等の高密度プラズマソースが用いられる。ホットワイヤ
CVDシステムにおいて、活性水素原子の生成によりソ
ースガスの分解が行われる。The method of depositing amorphous silicon on a transparent substrate is also important in the production of a polycrystalline film having large crystal grains. Usually, a transparent substrate is provided on a heated susceptor. The transparent substrate is exposed to a gas containing a silicon element and a hydrogen element. The gas decomposes, leaving solid phase silicon on the substrate. Plasma CVD
In (PECVD) systems, the use of radio frequency (RF) energy aids in the decomposition of the source gas. Low pressure CVD
(LPCVD) system or ultra-high vacuum CVD (UHV)
-CVD system pyrolyzes the source gas at low pressure. In a photo-CVD system, photon energy aids in the decomposition of the source gas. In high density plasma CVD systems, high density plasma sources such as inductively coupled plasmas and helicon sources are used. In a hot wire CVD system, source gas is decomposed by generation of active hydrogen atoms.
【0011】アニールされた多結晶膜の粒子をより大き
く(10ミクロン程度に)形成できれば有利である。そ
のような大きな粒子に複数の能動素子を形成し得るの
で、部分的に単結晶膜と同じ効果が得られる。It would be advantageous if the grains of the annealed polycrystalline film could be made larger (on the order of 10 microns). Since a plurality of active elements can be formed on such a large particle, the same effect as that of a single crystal film can be obtained partially.
【0012】膜内の粒子間の差を最小化するように、つ
まり、異なる粒子領域の能動素子間の差を最小化するよ
うに多結晶膜内の粒子サイズを均一に形成できれば有利
である。It would be advantageous if the grain size in the polycrystalline film could be made uniform so as to minimize the differences between the grains in the film, ie, to minimize the differences between active elements in different grain regions.
【0013】同じ結晶方位を有するように多結晶膜の粒
子領域を製造して、膜内の隣り合う粒子内のTFT間の
差を最小化できれば有利である。It would be advantageous if the grain regions of the polycrystalline film could be manufactured to have the same crystallographic orientation to minimize differences between TFTs in adjacent grains in the film.
【0014】多結晶膜をアニールするプロセスの、アモ
ルファス膜堆積プロセスおよびアモルファス膜を加熱し
て結晶化させるプロセスにおけるばらつきに対する依存
度がより低くされた方法を考案できれば有利である。It would be advantageous if a process could be devised that made the process of annealing the polycrystalline film less dependent on variations in the amorphous film deposition process and the process of heating and crystallizing the amorphous film.
【0015】[0015]
【課題を解決するための手段】本発明による微結晶膜か
ら多結晶膜を形成する方法は、a)アモルファス物質に
埋め込まれたマイクロクリスタライトを含む微結晶膜を
堆積するステップと、b)該ステップa)において堆積
された該膜をアニールして、少なくとも部分的に多結晶
膜を形成するステップであり、それにより、埋め込まれ
たシードクリスタルをアモルファス物質内に含むことで
比較的大きなサイズを有する均一な結晶粒子の形成を促
進するステップとを含む方法が提供される。SUMMARY OF THE INVENTION A method of forming a polycrystalline film from a microcrystalline film according to the present invention comprises the steps of: a) depositing a microcrystalline film including microcrystalline embedded in an amorphous material; Annealing the film deposited in step a) to form an at least partially polycrystalline film, thereby having a relatively large size by including an embedded seed crystal in an amorphous material Promoting the formation of uniform crystalline particles.
【0016】前記ステップa)において堆積された前記
微結晶膜が2つの厚さ、つまり、所定の第1の厚さと該
第1の厚さを覆う所定の第2の厚さとを有し、前記ステ
ップb)が膜の該第2の厚さを融解するステップを含
み、それにより、該第1の膜の厚さ内の制御された数の
シードクリスタルが均一で大きなサイズの結晶粒子の形
成を促進してもよい。The microcrystalline film deposited in the step a) has two thicknesses, that is, a predetermined first thickness and a predetermined second thickness covering the first thickness; Step b) comprises the step of melting the second thickness of the film, whereby a controlled number of seed crystals within the thickness of the first film cause the formation of uniform, large-sized crystal grains. May be promoted.
【0017】前記ステップb)が前記ステップa)にお
いて堆積された前記微結晶膜を、アモルファス物質を選
択的に融解するように加熱するステップを含み、アモル
ファス物質内の所定の数のマイクロクリスタライトが融
解されずに残り、それにより、制御された数のシードク
リスタルが均一で大きなサイズの結晶粒子の形成を促進
するようにしてもよい。The step b) includes heating the microcrystalline film deposited in the step a) so as to selectively melt the amorphous material, wherein a predetermined number of microcrystallites in the amorphous material are used. It may remain unmelted, so that a controlled number of seed crystals may promote the formation of uniform, large-sized crystal grains.
【0018】前記ステップa)に続いて、該ステップ
a)で堆積された前記微結晶膜を覆う第2の完全なアモ
ルファス物質の膜を堆積するステップを更に含み、前記
ステップb)における前記アニールが結晶領域を該微結
晶膜から第2の膜内へと拡大するステップを含み、それ
により、膜堆積プロセスが完全なアモルファス膜の使用
により速くなるようにしてもよい。[0018] Subsequent to step a), the method further comprises the step of depositing a second completely amorphous film covering the microcrystalline film deposited in step a), wherein the annealing in step b) is performed. Increasing the crystalline region from the microcrystalline film into the second film may include the step of making the film deposition process faster with the use of a completely amorphous film.
【0019】前記微結晶膜が所定の第1の厚さを有し、
前記第2の膜が所定の第2の厚さを有し、該第2の厚さ
が、通常、該第1の厚さと該第2の厚さとを合わせた厚
さの約25%未満であってもよい。The microcrystalline film has a predetermined first thickness;
The second film has a predetermined second thickness, the second thickness typically being less than about 25% of the combined thickness of the first thickness and the second thickness. There may be.
【0020】前記ステップa)が前記マイクロクリスタ
ライトを前記アモルファス物質内に通常10-8cm-2未
満の密度で埋め込むステップを含み、それにより、結晶
粒子の分布およびサイズが前記微結晶膜内のシードクリ
スタルの数に応じて調整されてもよい。The step a) includes the step of embedding the microcrystallite in the amorphous material, usually at a density of less than 10 −8 cm −2 , whereby the distribution and the size of the crystal grains are reduced within the microcrystalline film. It may be adjusted according to the number of seed crystals.
【0021】前記ステップa)が、通常50Å〜500
Åの範囲のサイズを有するマイクロクリスタライトを埋
め込まれたアモルファス物質を含む膜を堆積するステッ
プを含み、それにより、結晶塊のサイズおよび安定性に
関する制御が前記シードクリスタルのサイズに応答して
もよい。The step a) is usually performed at 50 ° to 500 °.
Depositing a film comprising an amorphous material embedded microcrystallites having a size in the range of Å, whereby control over the size and stability of the crystal mass may be responsive to the size of the seed crystal .
【0022】前記ステップa)で堆積された前記膜の前
記アモルファス物質および前記マイクロクリスタライト
がシリコンであってもよい。The amorphous substance and the microcrystallite of the film deposited in the step a) may be silicon.
【0023】前記ステップa)で堆積された前記膜の前
記アモルファス物質および前記マイクロクリスタライト
が、シリコン−ゲルマニウム化合物であってもよい。[0023] The amorphous substance and the microcrystallite of the film deposited in the step a) may be a silicon-germanium compound.
【0024】前記ステップa)が、前記アモルファス物
質内に埋め込まれた前記マイクロクリスタライトが均一
な分布パターンを有し、それにより、結晶粒界の数が最
小化された膜を堆積するステップを含んでもよい。Step a) includes depositing a film in which the microcrystallites embedded in the amorphous material have a uniform distribution pattern, thereby minimizing the number of grain boundaries. May be.
【0025】前記ステップa)が、実質的に所定の第1
の結晶方位を有するマイクロクリスタライトを埋め込ま
れた微結晶膜を堆積するステップを含み、前記ステップ
b)が、該ステップa)において堆積された該第1の結
晶方位のマイクロクリスタライトを有するように多結晶
膜をアニールするステップを含み、それにより、多結晶
膜全体を通して同じ結晶方位を使用することにより、結
晶粒界が最小化されてもよい。The step a) is substantially the first predetermined step.
Depositing a microcrystalline film embedded with microcrystallites having a crystallographic orientation of: wherein said step b) comprises microcrystallites of said first crystallographic orientation deposited in said step a) Annealing the polycrystalline film may include minimizing grain boundaries by using the same crystallographic orientation throughout the polycrystalline film.
【0026】前記埋め込まれたマイクロクリスタライト
の前記第1の結晶方位が(110)であってもよい。[0026] The first crystal orientation of the embedded microcrystallite may be (110).
【0027】前記ステップb)が、所定の第1の結晶方
位を有さないマイクロクリスタライトを選択的に消失さ
せるように前記ステップa)で堆積された微結晶膜を加
熱するステップと、実質的に該第1の結晶方位の残った
マイクロクリスタライトを有するように該微結晶膜をア
ニールするステップとを含み、それにより、前記多結晶
膜全体を通して同じ結晶方位であることが結晶粒界を最
小化してもよい。The step b) heating the microcrystalline film deposited in the step a) so as to selectively eliminate microcrystallites having no predetermined first crystal orientation; Annealing the microcrystalline film to have the remaining microcrystalline of the first crystallographic orientation, such that having the same crystallographic orientation throughout the polycrystalline film minimizes grain boundaries. It may be.
【0028】前記埋め込まれたマイクロクリスタライト
の第1の結晶方位が(110)であってもよい。[0028] The first crystal orientation of the embedded microcrystallite may be (110).
【0029】前記ステップb)が、前記ステップa)で
堆積された前記膜を約308nm以下の波長を有する光
で加熱するエキシマレーザ結晶化(ELC)プロセスで
アニールするステップを含んでもよい。[0029] Step b) may include annealing the film deposited in step a) with an excimer laser crystallization (ELC) process in which the film is heated with light having a wavelength of about 308 nm or less.
【0030】前記ステップb)が前記ステップa)で堆
積された前記微結晶膜を、アモルファス物質の融点近傍
の温度で約50ナノ秒間アニールするステップを含んで
もよい。[0030] The step b) may include annealing the microcrystalline film deposited in the step a) at a temperature near the melting point of the amorphous material for about 50 nanoseconds.
【0031】前記ステップa)で堆積された前記微結晶
膜がシリコンであり、前記ステップb)が通常900℃
〜1600℃の範囲内の温度で該微結晶膜をアニールす
るステップを含んでもよい。The microcrystalline film deposited in the step a) is silicon, and the step b) is usually performed at 900 ° C.
The method may include annealing the microcrystalline film at a temperature in the range of 11600 ° C.
【0032】前記ステップa)で堆積された前記微結晶
膜がシリコン−ゲルマニウムであり、前記ステップb)
が通常800℃を超える温度で該微結晶膜をアニールす
るステップを含んでもよい。The microcrystalline film deposited in step a) is silicon-germanium, and the step b)
May typically include annealing the microcrystalline film at a temperature above 800 ° C.
【0033】前記ステップb)が、前記ステップa)で
堆積された前記微結晶膜を約600℃未満の温度で通常
3時間から3日間の範囲の期間加熱する加熱炉アニール
プロセスでアニールするステップを含んでもよい。The step b) includes a step of annealing the microcrystalline film deposited in the step a) by a heating furnace annealing process in which the microcrystalline film is heated at a temperature of less than about 600 ° C. for a period usually ranging from 3 hours to 3 days. May be included.
【0034】前記ステップb)が、前記ステップa)で
堆積された前記微結晶膜を約900℃未満の温度で通常
1〜5秒の間加熱するラピッド・サーマル・アニール
(RTA)結晶化プロセスでアニールするステップを含
んでもよい。The step b) is a rapid thermal annealing (RTA) crystallization process in which the microcrystalline film deposited in the step a) is heated at a temperature of less than about 900 ° C., usually for 1 to 5 seconds. An annealing step may be included.
【0035】前記ステップa)が、約1000Å未満の
厚さを有する微結晶膜を堆積するステップを含み、それ
により、前記多結晶膜が薄膜トランジスタの製造に適す
るようにしてもよい。The step a) may include depositing a microcrystalline film having a thickness of less than about 1000 °, so that the polycrystalline film is suitable for manufacturing a thin film transistor.
【0036】前記ステップa)が、約500Å未満の厚
さを有する微結晶膜を堆積するステップを含み、それに
より、前記多結晶膜が薄膜トランジスタの製造に非常に
適するようにしてもよい。Step a) may include depositing a microcrystalline film having a thickness of less than about 500 °, so that the polycrystalline film is well suited for the manufacture of thin film transistors.
【0037】前記ステップa)が、SiH4およびH2の
混合ガスを用いたPECVDプロセスによって前記微結
晶膜を堆積するステップを含んでもよい。The step a) may include the step of depositing the microcrystalline film by a PECVD process using a mixed gas of SiH 4 and H 2 .
【0038】前記微結晶膜が、前記ステップa)におい
て、約600Wの電力レベル、約320℃の温度、約
1.2Torrの全圧、20sccmのSiH4流量お
よび2000sccmのH2流量という条件下で堆積さ
れてもよい。The microcrystalline film is treated in step a) at a power level of about 600 W, a temperature of about 320 ° C., a total pressure of about 1.2 Torr, a SiH 4 flow rate of 20 sccm and a H 2 flow rate of 2000 sccm. May be deposited.
【0039】前記微結晶膜が前記ステップa)におい
て、減圧CVD(LPCVD)、超高真空CVD、光C
VD、高密度プラズマCVD、ホットワイヤCVD,お
よびスパッタリングからなる群より選択されたプロセス
によって堆積されてもよい。In the step a), the microcrystalline film is formed by low pressure CVD (LPCVD), ultrahigh vacuum CVD, light C
It may be deposited by a process selected from the group consisting of VD, high density plasma CVD, hot wire CVD, and sputtering.
【0040】前記微結晶膜が、前記ステップa)におい
て、ジシラン(Si2H6)、式Si NH2N+2(N>2)
によって表されるより高次のシラン、および構造式Si
NH2N +2/SiNF2N+2(N≧1)によって表されるシラ
ン/フルオロシランの化学的な混合物からなる群から選
択された化学的作用によって堆積されてもよい。The microcrystalline film is used in the step a).
And disilane (SiTwoH6), Formula Si NH2N + 2(N> 2)
Higher order silanes represented by
NH2N +2/ SiNF2N + 2Sila represented by (N ≧ 1)
Selected from the group consisting of chemical mixtures of
It may be deposited by a selected chemistry.
【0041】前記ステップa)が、超高真空中で前記微
結晶膜を堆積するステップを含み、それにより、混入物
を最小化することでマイクロクリスタライトの形成が向
上されてもよい。The step a) may include depositing the microcrystalline film in an ultra-high vacuum, thereby improving microcrystalline formation by minimizing contaminants.
【0042】前記多結晶膜が透明基板を覆うように形成
され、前記ステップa)が、該透明基板上に前記微結晶
膜を堆積するステップを含み、それにより、該多結晶膜
が液晶ディスプレイ(LCD)用の薄膜トランジスタの
製造に適するようにしてもよい。The polycrystalline film is formed so as to cover a transparent substrate, and the step a) includes depositing the microcrystalline film on the transparent substrate, whereby the polycrystalline film is formed on a liquid crystal display ( It may be suitable for manufacturing a thin film transistor for LCD).
【0043】前記ステップa)が、前記微結晶膜を堆積
する前に前記透明基板を洗浄するステップを含み、それ
により、該微結晶膜内でのマイクロクリスタライトの形
成が促進されるようにしてもよい。The step a) includes a step of cleaning the transparent substrate before depositing the microcrystalline film, so that the formation of microcrystallite in the microcrystalline film is promoted. Is also good.
【0044】前記透明基板が、石英、ガラス、およびプ
ラスチックからなる群より選択されてもよい。[0044] The transparent substrate may be selected from the group consisting of quartz, glass, and plastic.
【0045】本発明による実質的にアモルファス質であ
る膜から、多結晶膜からなる薄膜トランジスタを透明基
板上に形成する方法は、a)通常10-8cm-2未満の密
度でマイクロクリスタライトをアモルファスシリコン物
質に埋め込むステップであって、該マイクロクリスタラ
イトが通常50Å〜500Åのサイズを有し、微結晶物
質を形成するステップと、b)該ステップa)の該微結
晶物質を、SiH4およびH2の混合ガスを用いたPEC
VDプロセスで、約600Wの電力レベル、約320℃
の温度、約1.2Torrの全圧、20sccmのSi
H4流量および2000sccmのH2流量という条件下
で該透明基板に堆積するステップと、c)該ステップ
b)で堆積された該微結晶物質から、全体の厚さが約5
00Å未満になるように膜を形成するステップと、d)
該ステップa)で堆積された該膜をELCプロセスで約
308nm未満の波長を有する光で加熱するステップ
と、e)第2の膜の厚さを通常900℃〜1600℃の
範囲の温度で50ナノ秒間融解して、少なくとも部分的
に多結晶膜を形成し、それにより、該アモルファス物質
中にシードクリスタルを含むことにより比較的大きなサ
イズを有する均一な結晶粒子の形成が促進されるステッ
プとを含む方法が提供される。The method of forming a thin film transistor comprising a polycrystalline film on a transparent substrate from a substantially amorphous film according to the present invention comprises the steps of: a) transforming microcrystallite into amorphous with a density of usually less than 10 −8 cm −2; Embedding in a silicon material, wherein the microcrystallites typically have a size of 50 ° to 500 ° to form a microcrystalline material; b) converting the microcrystalline material of step a) to SiH 4 and H PEC using mixed gas of 2
Approximately 600W power level, 320 ° C in VD process
Temperature, about 1.2 Torr total pressure, 20 sccm Si
Depositing on said transparent substrate under conditions of H 4 flow rate and H 2 flow rate of 2000 sccm; c) from said microcrystalline material deposited in said step b), a total thickness of about 5
Forming a film to be less than 00 °; d)
Heating the film deposited in step a) with light having a wavelength of less than about 308 nm in an ELC process; e) increasing the thickness of the second film at a temperature typically in the range of 900 ° C to 1600 ° C. Melting for nanoseconds to form an at least partially polycrystalline film, thereby promoting the formation of uniform crystalline particles having a relatively large size by including seed crystals in the amorphous material. A method is provided that includes:
【0046】本発明による液晶ディスプレイ(LCD)
は、透明基板と、TFT多結晶半導体膜であって、該半
導体膜は該透明基板を覆い、マイクロクリスタライトを
埋め込まれたアモルファス物質を含む微結晶膜を該基板
上に堆積して、該微結晶膜をアニールすることによって
形成され、それにより、該アモルファス物質内に埋め込
まれたシードクリスタルを含むことにより比較的大きな
サイズを有する均一な結晶粒子の形成が促進される半導
体膜とを含む液晶ディスプレイが提供される。Liquid crystal display (LCD) according to the present invention
Is a transparent substrate and a TFT polycrystalline semiconductor film. The semiconductor film covers the transparent substrate, and deposits a microcrystalline film containing an amorphous substance in which microcrystallite is embedded on the substrate. A liquid crystal display comprising: a semiconductor film formed by annealing a crystalline film, thereby promoting formation of uniform crystalline particles having a relatively large size by including a seed crystal embedded in the amorphous material. Is provided.
【0047】前記堆積された微結晶膜が2つの厚さ、つ
まり、所定の第1の厚さと、該第1の厚さを覆う所定の
第2の厚さとを含み、該微結晶膜をアニールするステッ
プが該第2の膜の厚さを融解するステップを含み、それ
により、該第1の膜の厚さ内の制御された数の前記シー
ドクリスタルが均一で大きなサイズの結晶粒子の形成を
促進するようにしてもよい。The deposited microcrystalline film has two thicknesses, that is, a predetermined first thickness and a predetermined second thickness covering the first thickness, and the microcrystalline film is annealed. Melting the thickness of the second film so that a controlled number of the seed crystals within the thickness of the first film causes the formation of uniform, large-sized crystal grains. You may make it promote.
【0048】前記微結晶膜が前記アモルファス物質を選
択的に融解するように加熱され、所定の数の前記マイク
ロクリスタライトが該アモルファス物質内に融解されず
に残り、それにより、制御された数の前記シードクリス
タルが均一で大きなサイズの結晶粒子の形成を促進する
ようにしてもよい。The microcrystalline film is heated to selectively melt the amorphous material, and a predetermined number of the microcrystallites remain unmelted in the amorphous material, thereby providing a controlled number of the microcrystallites. The seed crystal may promote the formation of uniform and large-sized crystal particles.
【0049】前記微結晶膜を覆う第2の完全なアモルフ
ァス物質の膜を更に含み、前記アニールするステップが
結晶領域を該微結晶膜から該第2の膜内へと拡大し、そ
れにより、該完全なアモルファス膜の使用により前記膜
堆積プロセスが速くなるようにしてもよい。[0049] The method further comprises a second film of completely amorphous material overlying the microcrystalline film, wherein the annealing step expands a crystalline region from the microcrystalline film into the second film, whereby the The use of a completely amorphous film may speed up the film deposition process.
【0050】前記微結晶膜が所定の第1の厚さを有し、
前記第2の膜が所定の第2の厚さを有し、該第2の厚さ
が、通常、該第1の厚さと該第2の厚さとを合わせた厚
さの約25%未満であってもよい。The microcrystalline film has a predetermined first thickness,
The second film has a predetermined second thickness, the second thickness typically being less than about 25% of the combined thickness of the first thickness and the second thickness. There may be.
【0051】前記微結晶膜内に埋め込まれた前記マイク
ロクリスタライトの密度が通常10 -8cm-2未満であ
り、それにより、結晶粒子の分布およびサイズが該微結
晶膜内の前記シードクリスタルの数に応じて調整されて
もよい。The microphone embedded in the microcrystalline film
Locrystalite density is usually 10 -8cm-2Less than
As a result, the distribution and size of crystal grains
Adjusted according to the number of the seed crystals in the crystal film
Is also good.
【0052】前記微結晶膜が、通常50Å〜500Åの
範囲のサイズを有する前記マイクロクリスタライトを埋
め込まれ、それにより、結晶塊のサイズおよび安定性に
関する制御が前記シードクリスタルのサイズに応答する
ようにしてもよい。The microcrystalline film is embedded with the microcrystallites, usually having a size in the range of 50 ° to 500 °, so that control over the size and stability of the crystal mass is responsive to the size of the seed crystal. You may.
【0053】前記微結晶膜の前記アモルファス物質およ
び前記マイクロクリスタライトがシリコンであってもよ
い。The amorphous material and the microcrystallite of the microcrystalline film may be silicon.
【0054】前記微結晶膜の前記アモルファス物質およ
び前記マイクロクリスタライトがシリコン−ゲルマニウ
ム化合物であってもよい。[0054] The amorphous substance and the microcrystallite of the microcrystalline film may be a silicon-germanium compound.
【0055】前記アモルファス物質内に埋め込まれた前
記マイクロクリスタライトが均一な分布パターンを有
し、それにより、結晶粒界の数が最小化されるようにし
てもよい。The microcrystallite embedded in the amorphous material may have a uniform distribution pattern, thereby minimizing the number of grain boundaries.
【0056】前記微結晶膜に埋め込まれた前記マイクロ
クリスタライトが、実質的に所定の第1の結晶方位を有
し、該多結晶膜が該第1の結晶方位のマイクロクリスタ
ライトを有し、それにより、該多結晶膜全体を通して同
じ結晶方位を使用することにより結晶粒界が最小化され
るようにしてもよい。The microcrystallite embedded in the microcrystalline film has a substantially predetermined first crystal orientation, and the polycrystalline film has microcrystallite of the first crystal orientation; Thereby, grain boundaries may be minimized by using the same crystal orientation throughout the polycrystalline film.
【0057】前記埋め込まれたマイクロクリスタライト
の前記第1の結晶方位が(110)であってもよい。[0057] The first crystal orientation of the embedded microcrystallite may be (110).
【0058】前記微結晶膜を、所定の第1の結晶方位を
有さないマイクロクリスタライトを消失させるように選
択的に加熱し、実質的に残ったマイクロクリスタライト
が該第1の結晶方位を有するように該微結晶膜をアニー
ルし、それにより、前記多結晶膜全体を通して同じ結晶
方位であることが結晶粒界を最小化するようにしてもよ
い。The microcrystalline film is selectively heated so as to eliminate microcrystallites having no predetermined first crystal orientation, and substantially remaining microcrystallites change the first crystal orientation. The microcrystalline film may be annealed to have the same crystallographic orientation throughout the polycrystalline film to minimize grain boundaries.
【0059】前記埋め込まれたマイクロクリスタライト
の前記第1の結晶方位が(110)であってもよい。[0059] The first crystal orientation of the embedded microcrystallite may be (110).
【0060】前記微結晶膜が、約308nm以下の波長
を有する光を用いるエキシマレーザ結晶化(ELC)プ
ロセスでアニールされてもよい。[0060] The microcrystalline film may be annealed in an excimer laser crystallization (ELC) process using light having a wavelength of about 308 nm or less.
【0061】前記微結晶膜が、前記アモルファス物質の
融点近傍の温度で約50ナノ秒間アニールされてもよ
い。[0061] The microcrystalline film may be annealed at a temperature near the melting point of the amorphous material for about 50 nanoseconds.
【0062】前記微結晶膜がシリコンであり、該微結晶
膜が通常900℃〜1600℃の範囲内の温度でアニー
ルされてもよい。[0062] The microcrystalline film may be silicon, and the microcrystalline film may be annealed at a temperature usually in the range of 900 ° C to 1600 ° C.
【0063】前記微結晶膜がシリコン−ゲルマニウムで
あり、該微結晶膜が通常800℃を超える温度でアニー
ルされてもよい。[0063] The microcrystalline film may be silicon-germanium, and the microcrystalline film may be annealed at a temperature usually exceeding 800 ° C.
【0064】前記微結晶膜が約600℃未満の温度で通
常3時間から3日間の範囲の期間、加熱炉アニールプロ
セスでアニールされてもよい。The microcrystalline film may be annealed in a furnace annealing process at a temperature below about 600 ° C. for a period typically ranging from 3 hours to 3 days.
【0065】前記微結晶膜が、通常約900℃未満の温
度で1〜5秒のの範囲期間、ラピッド・サーマル・アニ
ール(RTA)結晶化プロセスでアニールされてもよ
い。The microcrystalline film may be annealed in a rapid thermal anneal (RTA) crystallization process, typically at a temperature below about 900 ° C. for a period in the range of 1-5 seconds.
【0066】前記微結晶膜が約1000Å未満の厚さを
有し、それにより、前記多結晶膜が薄膜トランジスタの
製造に適するようにしてもよい。The microcrystalline film may have a thickness of less than about 1000 °, so that the polycrystalline film is suitable for manufacturing a thin film transistor.
【0067】前記微結晶膜が、約500Å未満の厚さを
有し、それにより、前記多結晶膜が薄膜トランジスタの
製造に非常に適するようにしてもよい。[0067] The microcrystalline film may have a thickness of less than about 500 °, so that the polycrystalline film is very suitable for the manufacture of thin film transistors.
【0068】前記微結晶膜が、SiH4およびH2の混合
ガスを用いたPECVDプロセスによって堆積されても
よい。The microcrystalline film may be deposited by a PECVD process using a mixed gas of SiH 4 and H 2 .
【0069】前記微結晶膜が、約600Wの電力レベ
ル、約320℃の温度、約1.2Torrの全圧、20
sccmのSiH4流量および2000sccmのH2流
量という条件下で堆積されてもよい。The microcrystalline film has a power level of about 600 W, a temperature of about 320 ° C., a total pressure of about 1.2 Torr,
It may be deposited under conditions of a SiH 4 flow rate of sccm and a H 2 flow rate of 2000 sccm.
【0070】前記微結晶膜が、減圧CVD(LPCV
D)、超高真空CVD、光CVD、高密度プラズマCV
D、ホットワイヤCVD,およびスパッタリングからな
る群より選択されたプロセスによって堆積されてもよ
い。The microcrystalline film is formed by low pressure CVD (LPCV).
D), ultra-high vacuum CVD, optical CVD, high-density plasma CV
It may be deposited by a process selected from the group consisting of D, hot wire CVD, and sputtering.
【0071】前記微結晶膜が、ジシラン(Si2H6)、
式SiNH2N+2(N>2)によって表されるより高次の
シラン、および構造式SiNH2N+2/SiNF2N+2(N≧
1)によって表されるシラン/フルオロシランの化学的
な混合物からなる群から選択された化学的作用によって
堆積されてもよい。The microcrystalline film is made of disilane (Si 2 H 6 ),
Formula Si N H 2N + 2 higher order silane from represented by (N> 2), and the structural formula Si N H 2N + 2 / Si N F 2N + 2 (N ≧
It may be deposited by a chemistry selected from the group consisting of a silane / fluorosilane chemical mixture represented by 1).
【0072】前記微結晶膜が超高真空環境中で堆積さ
れ、それにより、混入物の最小化により前記マイクロク
リスタライトの形成が向上されるようにしてもよい。The microcrystalline film may be deposited in an ultra-high vacuum environment, thereby enhancing the formation of the microcrystallite by minimizing contaminants.
【0073】前記透明基板は前記微結晶膜が堆積される
前に洗浄され、それにより、該微結晶膜内での前記マイ
クロクリスタライトの形成が促進されるようにしてもよ
い。[0073] The transparent substrate may be washed before the microcrystalline film is deposited, thereby promoting the formation of the microcrystallite in the microcrystalline film.
【0074】前記透明基板が、石英、ガラス、およびプ
ラスチックからなる群より選択されてもよい。[0074] The transparent substrate may be selected from the group consisting of quartz, glass, and plastic.
【0075】微結晶膜から多結晶膜を形成する方法であ
って、 a)アモルファス物質に埋め込まれたマイクロクリスタ
ライトを含む微結晶膜を堆積するステップと、 b)ステップa)において堆積された膜をアニールし
て、少なくとも部分的に多結晶膜を形成するステップと
を含む方法が提供される。埋め込まれたシードクリスタ
ルをアモルファス物質内に含むことにより、比較的大き
なサイズを有する均一な結晶粒子の形成が促進される。A method for forming a polycrystalline film from a microcrystalline film, comprising: a) depositing a microcrystalline film containing microcrystallite embedded in an amorphous material; b) the film deposited in step a) Annealing to form an at least partially polycrystalline film. The inclusion of the embedded seed crystal in the amorphous material facilitates the formation of uniform crystal grains having a relatively large size.
【0076】本発明の別の局面において、ステップa)
において堆積された微結晶膜は2つの厚さ、つまり、所
定の第1の厚さと第1の厚さを覆う所定の第2の厚さと
を有する。ステップb)は膜の第2の厚さを融解するス
テップを含む。第1の膜の厚さ内の制御された数のシー
ドクリスタルが均一で大きなサイズの結晶粒子の形成を
促進する。In another aspect of the invention, step a)
Has two thicknesses, namely, a first predetermined thickness and a second predetermined thickness covering the first thickness. Step b) includes melting the second thickness of the membrane. A controlled number of seed crystals within the thickness of the first film facilitate the formation of uniform, large-sized crystal grains.
【0077】本発明の別の局面において、ステップb)
はステップa)において堆積された微結晶膜を、アモル
ファス物質を選択的に融解するように加熱するステップ
を含み、アモルファス物質内の所定の数のマイクロクリ
スタライトが融解されずに残る。制御された数のシード
クリスタルが均一で大きなサイズの結晶粒子の形成を促
進する。In another aspect of the invention, step b)
Includes heating the microcrystalline film deposited in step a) to selectively melt the amorphous material, such that a predetermined number of microcrystallites in the amorphous material remain unmelted. A controlled number of seed crystals promotes the formation of uniform, large-sized crystal grains.
【0078】本発明の別の局面において、プロセスはス
テップa)に続いて、ステップa)で堆積された微結晶
膜を覆う第2の完全なアモルファス物質の膜を堆積する
ステップを更に含む。ステップb)におけるアニール
は、結晶領域を微結晶膜から第2の膜内へと拡大するス
テップを含む。膜堆積プロセスは完全なアモルファス膜
の使用により速くなる。好適には、微結晶膜が所定の第
1の厚さを有し、第2の膜が所定の第2の厚さを有す
る。第2の厚さは、通常、第1の厚さと第2の厚さとを
合わせた厚さの約25%未満である。In another aspect of the invention, the process further comprises, following step a), depositing a second film of completely amorphous material overlying the microcrystalline film deposited in step a). Annealing in step b) includes expanding the crystalline region from the microcrystalline film into the second film. The film deposition process is faster with the use of a completely amorphous film. Preferably, the microcrystalline film has a predetermined first thickness, and the second film has a predetermined second thickness. The second thickness is typically less than about 25% of the combined thickness of the first and second thicknesses.
【0079】本発明の更に別の局面において、ステップ
a)はマイクロクリスタライトをアモルファス物質内に
通常10-8cm-2未満の密度で埋め込むステップを含
む。結晶粒子の分布およびサイズは微結晶膜内のシード
クリスタルの数に応じて調整される。ステップa)はま
た、通常50Å〜500Åの範囲のサイズを有するマイ
クロクリスタライトを埋め込まれたアモルファス物質を
含む膜を堆積するステップを含む。結晶塊のサイズおよ
び安定性に関する制御はシードクリスタルのサイズに応
答する。In yet another aspect of the present invention, step a) comprises the step of embedding microcrystallites in an amorphous material, typically at a density of less than 10 -8 cm -2 . The distribution and size of the crystal grains are adjusted according to the number of seed crystals in the microcrystalline film. Step a) also includes the step of depositing a film comprising an amorphous material embedded with microcrystallites having a size typically in the range of 50-500 °. Control over crystal size and stability is responsive to seed crystal size.
【0080】ある好適な実施形態において、ステップ
a)で堆積された膜のアモルファス物質およびマイクロ
クリスタライトはシリコンである。本発明の別の局面に
おいて、ステップa)で堆積された膜のアモルファス物
質およびマイクロクリスタライトはシリコン−ゲルマニ
ウム化合物である。In a preferred embodiment, the amorphous material and microcrystallite of the film deposited in step a) are silicon. In another aspect of the invention, the amorphous material and the microcrystallite of the film deposited in step a) are silicon-germanium compounds.
【0081】透明基板と、透明基板を覆うTFT多結晶
半導体膜とを含む液晶ディスプレイが提供される。TF
T多結晶半導体膜は、マイクロクリスタライトを埋め込
まれたアモルファス物質を含む微結晶膜を基板上に堆積
して、微結晶膜をアニールすることにより形成される。
アモルファス膜内に埋め込まれたシードクリスタルを含
むことにより比較的大きなサイズを有する均一な結晶粒
子の形成が促進される。A liquid crystal display including a transparent substrate and a TFT polycrystalline semiconductor film covering the transparent substrate is provided. TF
The T polycrystalline semiconductor film is formed by depositing a microcrystalline film containing an amorphous substance embedded with microcrystallite on a substrate and annealing the microcrystalline film.
Including a seed crystal embedded in the amorphous film facilitates the formation of uniform crystal grains having a relatively large size.
【0082】[0082]
【発明の実施の形態】図1から図4は、LCD10を形
成する方法のステップを示す。最終的に、図1のLCD
10は、透明基板12、および基板12を覆う多結晶半
導体膜(図4参照)を含む。通常、基板12は、石英、
ガラスおよびプラスチックからなる群から選択される。
多結晶膜は、微結晶膜14を基板12上に堆積すること
によって形成される。微結晶膜14は、マイクロクリス
タライトすなわち小さなシードクリスタル16に埋め込
まれたアモルファス物質15を含む。微結晶膜14は厚
さ17を有する。通常、バリヤ層が基板12を膜14か
ら分離する。(但し、図面を見やすくするために図示し
ない。)LCD10を形成するプロセスにおいて、TF
Tデバイス(図示せず)は膜14から形成される。1 through 4 illustrate steps of a method of forming an LCD 10. FIG. Finally, the LCD shown in FIG.
10 includes a transparent substrate 12 and a polycrystalline semiconductor film covering the substrate 12 (see FIG. 4). Usually, the substrate 12 is quartz,
It is selected from the group consisting of glass and plastic.
The polycrystalline film is formed by depositing the microcrystalline film 14 on the substrate 12. The microcrystalline film 14 includes an amorphous material 15 embedded in microcrystallites, ie, small seed crystals 16. The microcrystalline film 14 has a thickness 17. Typically, a barrier layer separates substrate 12 from film 14. (However, it is not shown for easy viewing of the drawing.) In the process of forming the LCD 10, TF
A T device (not shown) is formed from the film 14.
【0083】図2は、図4に示した多結晶TFT膜を形
成するための、微結晶膜14のアニールを示す。膜14
の表面に対して垂直方向に指す複数の矢印18は、エキ
シマレーザ(図示せず)からの光を示す。レーザの開口
サイズが制限されているために、通常、アニーリング処
理の間、膜14の表面に沿ってレーザビーム18を動か
す。レーザビーム18の移動方向を膜14に対して平行
の矢印20で示す。膜14の参照番号22で示す部分が
レーザビーム18で融解した部分を示している。通常、
融解領域22において、多数のマイクロクリスタライト
がアニール処理の間に融解する。残った微結晶24は、
融解領域22に結晶粒子を形成するシードクリスタルで
ある。本発明のある局面において、微結晶膜14は、選
択的にアモルファス物質22を融解し、所定の数のマイ
クロクリスタライト24がアモルファス物質22内に融
解せずに残るように加熱される。制御された個数のシー
ドクリスタル24が均一で大きなサイズの結晶粒子の形
成を促進する。FIG. 2 shows annealing of the microcrystalline film 14 for forming the polycrystalline TFT film shown in FIG. Membrane 14
Arrows 18 pointing perpendicular to the surface of the laser indicate light from an excimer laser (not shown). The laser beam 18 is typically moved along the surface of the film 14 during the annealing process due to the limited aperture size of the laser. The direction of movement of the laser beam 18 is indicated by an arrow 20 parallel to the film 14. A portion indicated by reference numeral 22 of the film 14 indicates a portion melted by the laser beam 18. Normal,
In the melting region 22, a number of microcrystallites melt during the annealing process. The remaining microcrystals 24
This is a seed crystal that forms crystal grains in the melting region 22. In one aspect of the invention, the microcrystalline film 14 is heated such that the amorphous material 22 is selectively melted and a predetermined number of microcrystallites 24 remain in the amorphous material 22 without melting. A controlled number of seed crystals 24 facilitate the formation of uniform, large-sized crystal grains.
【0084】図3は、図1および図2で始まったアニー
ル処理プロセスにおけるLCD10の部分断面図であ
る。レーザビーム18は、領域26が融解するように膜
14に沿って横方向に移動する。膜領域22が冷却され
ると結晶粒子28がシードクリスタル(図示せず)の周
りに形成され、膜領域30が結晶化してマイクロクリス
タライト24の周りに粒子が形成される。FIG. 3 is a partial cross-sectional view of the LCD 10 in the annealing process started with FIGS. The laser beam 18 moves laterally along the film 14 so that the region 26 melts. As the film region 22 cools, crystal grains 28 form around the seed crystal (not shown), and the film region 30 crystallizes to form particles around the microcrystallite 24.
【0085】図4は、アニール処理後のLCD10の部
分断面図である。ここで、TFT多結晶半導体膜31が
透明基板12を覆っている。膜31は、粒子28および
30を含む大きな結晶粒子の領域からなる。アモルファ
ス物質15(図1参照)内にシードクリスタル16を埋
め込んで含むことにより、比較的大きなサイズの均一な
粒子結晶28および30の形成を促進する。FIG. 4 is a partial sectional view of LCD 10 after the annealing process. Here, the TFT polycrystalline semiconductor film 31 covers the transparent substrate 12. The film 31 is composed of a region of large crystal grains including the grains 28 and 30. Embedding the seed crystal 16 in the amorphous material 15 (see FIG. 1) facilitates the formation of uniform grain crystals 28 and 30 of relatively large size.
【0086】図5は、堆積された微結晶膜14が2つの
厚さを有する、図1のLCD10の部分断面図である。
膜14は、所定の第1の厚さ32および第1の厚さ32
を覆う所定の第2の厚さ34を含む。微結晶膜14をア
ニールするステップは、膜34の第2の厚さを融解する
ステップを含む。膜14の選択的な融解は、膜14の全
体の厚さ、レーザビーム18のエネルギー、レーザビー
ム18の照射時間、およびレーザビーム18の照射を繰
り返す回数を変えることによって達成される。第1の厚
さ32および第2の厚さ34の厚さを制御することによ
って、第1の厚さ32におけるシードクリスタル16の
数が調整される。第1の膜の厚さ32内のシードクリス
タル16の数を制御することにより、均一な大きなサイ
ズの結晶粒子の形成が促進される。FIG. 5 is a partial cross-sectional view of the LCD 10 of FIG. 1 where the deposited microcrystalline film 14 has two thicknesses.
The film 14 has a predetermined first thickness 32 and a first thickness 32.
And a predetermined second thickness 34 covering the second thickness. Annealing the microcrystalline film 14 includes melting the second thickness of the film 34. Selective melting of the film 14 is achieved by varying the overall thickness of the film 14, the energy of the laser beam 18, the irradiation time of the laser beam 18, and the number of repetitions of the irradiation of the laser beam 18. By controlling the thicknesses of the first thickness 32 and the second thickness 34, the number of seed crystals 16 in the first thickness 32 is adjusted. Controlling the number of seed crystals 16 within the first film thickness 32 facilitates the formation of uniform, large-sized crystal grains.
【0087】図6は、微結晶膜14を覆う第2の完全な
アモルファス物質の膜36を更に含む、図1のLCD1
0の部分断面図である。完全なアモルファス膜36は堆
積する際の複雑さが比較的少ないので、完全なアモルフ
ァス膜36の使用により膜堆積プロセスは高速化され
る。つまり、完全なアモルファス物質の膜36は堆積が
より簡単なので堆積プロセスはより速くなる。アニール
プロセスは微結晶膜14から第2の膜36へと結晶領域
を拡大するステップ含むので、微結晶膜14を用いる利
点が利用される。微結晶膜14は所定の第1の厚さ38
を有し、第2の膜36は所定の第2の厚さ40を有す
る。第2の厚さ40は、通常、第1の厚さ38および第
2の厚さ40を合わせた厚さの約25%未満である。堆
積プロセスを更に速くするために第1の厚さ38に対し
て第2の厚さ40を厚くする調査が現在続けて行われて
いる。FIG. 6 shows the LCD 1 of FIG. 1 further including a second completely amorphous film 36 covering the microcrystalline film 14.
0 is a partial sectional view. The use of a completely amorphous film 36 speeds up the film deposition process, since a completely amorphous film 36 has relatively little complexity in deposition. That is, the deposition process is faster because the film 36 of a completely amorphous material is easier to deposit. Since the annealing process includes a step of expanding the crystal region from the microcrystalline film 14 to the second film 36, the advantage of using the microcrystalline film 14 is utilized. The microcrystalline film 14 has a predetermined first thickness 38.
And the second film 36 has a predetermined second thickness 40. The second thickness 40 is typically less than about 25% of the combined thickness of the first thickness 38 and the second thickness 40. Investigations are ongoing to increase the second thickness 40 relative to the first thickness 38 to further speed up the deposition process.
【0088】図1を参照すると、本発明のある局面によ
れば、微結晶膜14に埋め込まれた微結晶体16の密度
は、通常、10-8cm-2未満である。アニール処理プロ
セスの後に得られる結晶粒子の分布およびサイズは、微
結晶膜14内のシードクリスタル16の数に応じて調整
される。本発明は、アモルファス膜の透明基板上への堆
積の不安定性、ならびに、特にエキシマレーザを用いる
場合のアニール処理プロセスの不均一性を克服するため
に開発された。エキシマレーザはシリコン膜のより選択
的な加熱を可能にするので、アニール処理プロセスにお
いて更なる選択肢が提供される。しかしまた、高エネル
ギー、短い照射時間、およびエキシマレーザビームの小
さな開口のために、アニール処理プロセスの不均一が生
じる結果となる。アニール処理プロセスの調整にマイク
ロクリスタライト16を使用することにより、微結晶膜
14の化学組成、膜14の厚さ、ならびに、加熱および
アニール処理プロセスにおけるばらつきへの依存度が低
減される。Referring to FIG. 1, according to one aspect of the present invention, the density of microcrystals 16 embedded in microcrystal film 14 is typically less than 10 −8 cm −2 . The distribution and size of crystal grains obtained after the annealing process are adjusted according to the number of seed crystals 16 in microcrystalline film 14. The present invention has been developed to overcome the instability of depositing an amorphous film on a transparent substrate and the non-uniformity of the annealing process, especially when using an excimer laser. Excimer lasers allow for more selective heating of the silicon film, providing additional options in the annealing process. However, also due to the high energy, short irradiation time, and small aperture of the excimer laser beam, a non-uniform annealing process results. The use of microcrystallites 16 in adjusting the annealing process reduces the chemical composition of microcrystalline film 14, the thickness of film 14, and the reliance on variations in the heating and annealing processes.
【0089】アニール処理プロセスはまた、マイクロク
リスタライト16のサイズで調整される。更に図1を参
照すると、微結晶膜14は、通常50Å〜500Åの範
囲のサイズを有するマイクロクリスタライト16を埋め
込まれる。結晶塊のサイズおよび安定性の制御は、シー
ドクリスタル16のサイズに応じて行われる。The annealing process is also adjusted with the size of the microcrystallite 16. Still referring to FIG. 1, the microcrystalline film 14 is embedded with microcrystallites 16 having a size typically in the range of 50 ° -500 °. The size and stability of the crystal mass are controlled according to the size of the seed crystal 16.
【0090】本発明のある局面において、アモルファス
物質15およびマイクロクリスタライト16はシリコン
である。本発明の別の局面において、アモルファス物質
15およびマイクロクリスタライト16はシリコン−ゲ
ルマニウム化合物である。In one aspect of the invention, the amorphous material 15 and the microcrystallite 16 are silicon. In another aspect of the invention, the amorphous material 15 and the microcrystalline 16 are silicon-germanium compounds.
【0091】更に図1を参照すると、アモルファス物質
15に埋め込まれたマイクロクリスタライト16は均一
な分布パターンを有する。結晶粒界の数は、膜14内の
マイクロクリスタライト16を均一で一定に配置した場
合に最小化される。Still referring to FIG. 1, the microcrystallite 16 embedded in the amorphous material 15 has a uniform distribution pattern. The number of grain boundaries is minimized when the microcrystallites 16 in the film 14 are arranged uniformly and uniformly.
【0092】本発明のある局面において、微結晶膜14
に埋め込まれたマイクロクリスタライト16は実質的に
所定の第1の結晶方位を有する。図4を参照すると、多
結晶膜31は、図1に示す第1の結晶方位のマイクロク
リスタライト16有する。多結晶膜31全体に亘って同
じ結晶方位を用いることにより、結晶粒界は最小化され
る。好適には、埋め込まれたマイクロクリスタライト1
6の第1の結晶方位は(110)である。上記プロセス
において、マイクロクリスタライト16の結晶方位は、
マイクロクリスタライト16が膜14に埋め込まれるよ
りも前に決定される。好適な結晶方位すなわちテクスチ
ャは、膜堆積条件を適切に選択することにより得られ
る。堆積されたマイクロクリスタライトの好適なテクス
チャが、アニール処理プロセスの後に形成された結晶粒
子に転位される。In one aspect of the present invention, the microcrystalline film 14
Embedded in the microcrystallite 16 has a substantially predetermined first crystallographic orientation. Referring to FIG. 4, the polycrystalline film 31 has the microcrystalline 16 having the first crystal orientation shown in FIG. By using the same crystal orientation throughout the polycrystalline film 31, crystal grain boundaries are minimized. Preferably, embedded microcrystallite 1
The first crystal orientation of No. 6 is (110). In the above process, the crystal orientation of the microcrystallite 16 is
It is determined before the microcrystallite 16 is embedded in the membrane 14. Suitable crystallographic orientations or textures can be obtained by appropriate selection of film deposition conditions. The preferred texture of the deposited microcrystallite is transferred to crystal grains formed after the annealing process.
【0093】本発明の別の局面において、マイクロクリ
スタライト16は、アニール処理の前に、微結晶膜14
に埋め込まれた場合に、不規則な結晶方位を有する。所
定の第1の結晶方位を有さないマイクロクリスタライト
16を消失させるために、微結晶膜14は選択的に加熱
される。微結晶膜14は、実質的に第1の結晶方位のマ
イクロクリスタライト16が残留するようにアニールさ
れる。図4を参照すると、多結晶膜31全体に亘って同
じ結晶方位とすることで、結晶粒界が最小化される。つ
まり、アニール処理プロセスにおける熱は、第1の結晶
方位を有するクリスタライト16を除く全てのクリスタ
ライト16を融解するように選択される。第1の結晶方
位を有するマイクロクリスタライト16は、他の結晶方
位を有するマイクロクリスタライト16よりもよりも融
点が高いので、アニール処理プロセスを経ても融解され
ずに残る。好適には、埋め込まれたマイクロクリスタラ
イト16の第1の結晶方位は(110)である。[0093] In another aspect of the present invention, the microcrystallite 16 is treated with a microcrystalline film 14 prior to annealing.
Have an irregular crystallographic orientation when embedded in The microcrystalline film 14 is selectively heated in order to eliminate the microcrystallite 16 having no predetermined first crystal orientation. The microcrystalline film 14 is annealed such that the microcrystallite 16 having substantially the first crystal orientation remains. Referring to FIG. 4, by setting the same crystal orientation throughout the polycrystalline film 31, a crystal grain boundary is minimized. That is, the heat in the annealing process is selected to melt all crystallites 16 except the crystallite 16 having the first crystallographic orientation. The microcrystallite 16 having the first crystal orientation has a higher melting point than the microcrystallite 16 having the other crystal orientation, and thus remains without being melted even after the annealing process. Preferably, the first crystallographic orientation of the embedded microcrystallite 16 is (110).
【0094】再び図2を参照すると、本発明のある局面
では、膜14は、約308ナノメートル(nm)以下の
波長を有する光18を用いるエキシマレーザ結晶化(E
LC)プロセスでアニールされる。更に微結晶膜14
は、アモルファス物質15の融点近傍の温度で約50ナ
ノ秒(ns)間アニールされる。微結晶膜14がシリコ
ンである場合、微結晶膜14は、エキシマレーザを用い
て、通常900℃〜1600℃の範囲の温度でアニール
される。微結晶膜14がシリコン−ゲルマニウムである
場合、微結晶膜14は、通常800℃を超える範囲の温
度でアニールされる。Referring again to FIG. 2, in one aspect of the invention, the film 14 is excimer laser crystallized (E) using light 18 having a wavelength of about 308 nanometers (nm) or less.
LC) process. Further, the microcrystalline film 14
Is annealed at a temperature near the melting point of the amorphous material 15 for about 50 nanoseconds (ns). When the microcrystalline film 14 is silicon, the microcrystalline film 14 is annealed using an excimer laser at a temperature generally in the range of 900 ° C. to 1600 ° C. If the microcrystalline film 14 is silicon-germanium, the microcrystalline film 14 is typically annealed at a temperature in the range above 800C.
【0095】あるいは、微結晶膜14は加熱炉アニール
プロセス(図示せず)で、約600℃未満の温度で、通
常3時間から3日間の間アニールされる。本発明の別の
局面において、微結晶膜14はラピッド・サーマル・ア
ニール(RTA)結晶化プロセス(図示せず)で、約9
00℃未満の温度で、通常1〜5秒間アニールされる。Alternatively, the microcrystalline film 14 is annealed in a heating furnace annealing process (not shown) at a temperature lower than about 600 ° C., usually for 3 hours to 3 days. In another aspect of the invention, microcrystalline film 14 is subjected to a rapid thermal anneal (RTA) crystallization process (not shown) to about 9%.
Anneal at a temperature below 00 ° C., usually for 1-5 seconds.
【0096】再び図1を参照すると、本発明のある局面
において、微結晶膜14は約1000Å未満の厚さ17
を有する。再び図4を参照すると、この厚さの多結晶膜
31は薄膜トランジスタの製造に適している。好適に
は、微結晶膜14は約500Å未満の厚さを有する。多
結晶膜31は、この薄い厚さの薄膜トランジスタの製造
に非常に適している。レーザアニールプロセスにおい
て、膜厚の厚いものより膜厚が薄いものほど結晶粒子が
大きくなる傾向にある。これらのより大きな粒子が、2
0〜50ナノメートル(nm)の範囲内の厚さを有する
膜内に観察される。Referring again to FIG. 1, in one aspect of the invention, microcrystalline film 14 has a thickness of less than about 1000 °
Having. Referring again to FIG. 4, the polycrystalline film 31 having this thickness is suitable for manufacturing a thin film transistor. Preferably, microcrystalline film 14 has a thickness of less than about 500 °. The polycrystalline film 31 is very suitable for manufacturing this thin-film transistor. In the laser annealing process, the smaller the film thickness is, the larger the crystal grain tends to be. These larger particles are 2
It is observed in films having a thickness in the range of 0 to 50 nanometers (nm).
【0097】本発明のある局面において、微結晶膜14
は、SiH4およびH2の混合ガスを用いるプラズマCV
D(PECVD)プロセスによって堆積される。微結晶
膜14は約600ワットの電力レベル、約320℃の温
度、約1.2Torrの全圧、20sccmのSiH4
流量、および2000sccmのH2流量という条件下
で堆積される。In one aspect of the present invention, the microcrystalline film 14
Is a plasma CV using a mixed gas of SiH 4 and H 2.
Deposited by D (PECVD) process. The microcrystalline film 14 has a power level of about 600 watts, a temperature of about 320 ° C., a total pressure of about 1.2 Torr, 20 sccm SiH 4.
It is deposited under conditions of a flow rate and a H 2 flow rate of 2000 sccm.
【0098】あるいは、微結晶膜14は、減圧CVD
(LPCVD)、超高真空CVD、光CVD、高密度プ
ラズマCVD、ホットワイヤCVD、およびスパッタリ
ングからなる群より選択されたプロセスによって堆積さ
れる。Alternatively, the microcrystalline film 14 is formed by low pressure CVD.
(LPCVD), ultra-high vacuum CVD, light CVD, high density plasma CVD, hot wire CVD, and deposited by a process selected from the group consisting of sputtering.
【0099】微結晶膜14は、ジシラン(Si2H6)、
化学式SiNH2N+2(但し、N>2)によって表される
より高次のシラン、および構造式SiNH2N+2/SiNF
2N+2によって表されるシラン/フルオロシランの化学的
な(但し、N≧1)混合物からなる群から選択された化
学的作用によって堆積される。The microcrystalline film 14 is made of disilane (Si 2 H 6 ),
Formula Si N H 2N + 2 (where, N> 2) higher silane than is represented by, and the structural formula Si N H 2N + 2 / Si N F
Deposited by a chemistry selected from the group consisting of a silane / fluorosilane chemical (where N ≧ 1) mixture represented by 2N + 2 .
【0100】本発明のある局面において、微結晶膜14
は超高真空環境内で堆積され、それにより、混入物の最
小化がマイクロクリスタライト16の形成を向上する。
混入物が存在すると、シリコン種と不純物との間で基板
表面への吸着について競争が起こる。その結果、吸着さ
れたシリコン種の表面移動度は低下し、結晶塊が形成さ
れる可能性はガス状不純物のない環境においてよりもよ
りも小さくなる。更に、透明基板12は微結晶膜14を
堆積する前に洗浄され、それにより、微結晶膜14内で
のマイクロクリスタライト16の形成が促進される。洗
浄は、Ar、O 2、N2またはH2を用いるその場でのプ
ラズマ洗浄によって、もしくは別の場所でのウェットク
リーニング化学または機械的手段(つまりビーズブラス
ティング)によって行われる。In one aspect of the present invention, microcrystalline film 14
Is deposited in an ultra-high vacuum environment, thereby minimizing contaminants.
Miniaturization improves the formation of microcrystallites 16.
When contaminants are present, the substrate between the silicon species and the impurities
Competition occurs for adsorption to surfaces. As a result,
The surface mobility of the deposited silicon species decreases and crystal lump forms.
Is more likely than in an environment free of gaseous impurities.
Smaller. Further, the transparent substrate 12 has a microcrystalline film 14 formed thereon.
Before being deposited, it is cleaned, so that
Of microcrystallite 16 is promoted. Washing
Pure is Ar, O Two, NTwoOr HTwoOn-the-spot
Wet cleaning by rasma cleaning or elsewhere
Leaning chemical or mechanical means (ie bead brass
Ting).
【0101】図7は、微結晶膜から多結晶膜を形成する
方法のステップを説明するフローチャートである。ステ
ップ50は、多結晶膜の形成のために微結晶膜を提供す
る。あるいは、ステップ50は、多結晶膜からなる薄膜
トランジスタを透明基板上に形成するために実質的にア
モルファス質の膜を提供する。ステップ52は、アモル
ファス物質に埋め込まれたマイクロクリスタライトを含
む微結晶膜を堆積する。ステップ54は、ステップ52
において堆積された膜をアニールし、少なくとも部分的
に多結晶膜を形成する。ステップ56は生成物であり、
アモルファス物質に埋め込まれたシードクリスタルを含
むことにより、比較的大きなサイズを有する均一な結晶
粒子の形成が促進されたことによる多結晶膜である。こ
のプロセスはまた、図1から図4で説明される。FIG. 7 is a flowchart illustrating steps of a method for forming a polycrystalline film from a microcrystalline film. Step 50 provides a microcrystalline film for forming a polycrystalline film. Alternatively, step 50 provides a substantially amorphous film for forming a polycrystalline thin film transistor on a transparent substrate. Step 52 deposits a microcrystalline film including microcrystallite embedded in an amorphous material. Step 54 is a step 52
Annealing the deposited film in forming an at least partially polycrystalline film. Step 56 is the product,
The polycrystalline film is formed by including a seed crystal embedded in an amorphous material to promote formation of uniform crystal grains having a relatively large size. This process is also described in FIGS.
【0102】本発明のある局面において、ステップ52
において堆積された微結晶膜は2つの厚さ、つまり、所
定の第1の厚さ、および第1の厚さを覆う所定の第2の
厚さを有する。ステップ54は、第2の厚さの膜を融解
するステップを含み、それにより、第1の膜の厚さ内の
制御された数のシードクリスタルが、ほぼ均一なサイズ
を有する結晶粒子の形成を促進する。このプロセスはま
た、図6に説明される。In one aspect of the invention, step 52
The microcrystalline film deposited at has two thicknesses, a first predetermined thickness, and a second predetermined thickness that covers the first thickness. Step 54 comprises melting the second thickness of the film, such that a controlled number of seed crystals within the thickness of the first film cause the formation of crystal grains having a substantially uniform size. Facilitate. This process is also illustrated in FIG.
【0103】本発明の別の局面において、ステップ54
は、選択的にアモルファス物質を融解し、所定の数のマ
イクロクリスタライトが融解されずにアモルファス物質
内に残留するように、ステップ52で堆積された微結晶
膜を加熱するステップを含む。この様態で、制御された
数のシードクリスタルが、均一で大きなサイズを有する
結晶粒子の形成を促進する。In another aspect of the invention, step 54
Comprises selectively melting the amorphous material and heating the microcrystalline film deposited in step 52 such that a predetermined number of microcrystallites remain in the amorphous material without being melted. In this manner, a controlled number of seed crystals facilitates the formation of uniform, large-sized crystal grains.
【0104】本発明の好適な実施形態は、ステップ52
に続いて、第2の完全にアモルファス質の膜を、ステッ
プ52で堆積された微結晶膜を覆うように堆積するステ
ップを更に含む。ステップ54におけるアニールは、微
結晶膜から第2の膜へと結晶領域を拡大するステップを
含む。膜堆積プロセスは、完全なアモルファス質の膜を
用いて速められる。微結晶膜は所定の第1の厚さを有
し、第2の膜は所定の第2の厚さを有し、第2の厚さ
は、通常、第1の膜および第2の膜を合わせた厚さの約
25%未満である。また、このプロセスを図5に示す。The preferred embodiment of the present invention comprises a step 52
, Further comprising depositing a second completely amorphous film over the microcrystalline film deposited in step 52. Annealing in step 54 includes enlarging the crystalline region from the microcrystalline film to the second film. The film deposition process is accelerated with a completely amorphous film. The microcrystalline film has a predetermined first thickness, the second film has a predetermined second thickness, and the second thickness generally includes the first film and the second film. Less than about 25% of the combined thickness. FIG. 5 shows this process.
【0105】本発明のある局面において、ステップ52
は、通常10-8cm-2未満の密度でマイクロクリスタラ
イトをアモルファス物質内に埋め込むステップを含む。
結晶粒子の分布およびサイズは、シードクリスタルの数
および微結晶膜に応じて調整される。ステップ52はま
た、通常50Å〜500Åの範囲内のサイズを有するマ
イクロクリスタライトが埋め込まれたアモルファス物質
を含む膜を堆積するステップを含む。結晶塊のサイズお
よび安定性の制御は、シードクリスタルのサイズに応じ
て行われる。In one aspect of the invention, step 52
Involves embedding microcrystallites in an amorphous material, typically at a density of less than 10 −8 cm −2 .
The distribution and size of the crystal grains are adjusted according to the number of seed crystals and the microcrystalline film. Step 52 also includes depositing a film comprising an amorphous material embedded with microcrystallites having a size typically in the range of 50 ° to 500 °. Control of the size and stability of the crystal mass is performed according to the size of the seed crystal.
【0106】ある好適な実施形態において、ステップ5
2で堆積された形態のアモルファス物質およびマイクロ
クリスタライトはシリコンである。あるいは、ステップ
52で堆積された膜のアモルファス物質およびマイクロ
クリスタライトは、シリコン−ゲルマニウム化合物であ
る。In a preferred embodiment, step 5
The amorphous material and microcrystallite in the form deposited in 2 are silicon. Alternatively, the amorphous material and microcrystallite of the film deposited in step 52 are silicon-germanium compounds.
【0107】本発明のある局面において、ステップ52
は、アモルファス物質に埋め込まれたマイクロクリスタ
ライトが均一な分布パターンを有する膜を堆積するステ
ップを含む。従って、結晶粒界の数は最小化される。In one aspect of the invention, step 52
Comprises depositing a film in which microcrystallites embedded in an amorphous material have a uniform distribution pattern. Therefore, the number of grain boundaries is minimized.
【0108】本発明のある好適な実施形態において、ス
テップ52は、実質的に所定の第1の結晶方位を有する
マイクロクリスタライトが埋め込まれた微結晶膜を堆積
するステップを含む。ステップ54は、ステップ52で
堆積された第1の結晶方位のマイクロクリスタライトを
有するように多結晶膜をアニールするステップを含む。
多結晶膜全体に亘って同じ結晶方位を用いることによ
り、結晶粒界が最小化される。好適には、埋め込まれた
マイクロクリスタライトの第1の結晶方位は(110)
である。In a preferred embodiment of the present invention, step 52 includes depositing a microcrystalline film embedded with microcrystallites having a substantially predetermined first crystallographic orientation. Step 54 includes annealing the polycrystalline film to have the first crystallographic microcrystallite deposited in Step 52.
By using the same crystal orientation throughout the polycrystalline film, grain boundaries are minimized. Preferably, the first crystallographic orientation of the embedded microcrystallite is (110)
It is.
【0109】別の好適な実施形態において、ステップ5
4は、所定の第1の結晶方位を有さないマイクロクリス
タライトを選択的に消失させるように、ステップ52で
堆積された微結晶膜を加熱するステップと、残ったマイ
クロクリスタライトが実質的に第1の結晶方位を有する
ように微結晶膜をアニールするステップとを含む。多結
晶膜全体に亘って同じ結晶方位を用いることにより、結
晶粒界が最小化される。好適には、埋め込まれたマイク
ロクリスタライトの第1の結晶方位は(110)であ
る。In another preferred embodiment, step 5
(4) heating the microcrystalline film deposited in step 52 so as to selectively eliminate microcrystallites having no predetermined first crystal orientation; Annealing the microcrystalline film to have a first crystallographic orientation. By using the same crystal orientation throughout the polycrystalline film, grain boundaries are minimized. Preferably, the first crystallographic orientation of the embedded microcrystallite is (110).
【0110】本発明のある局面において、ステップ54
は、ステップ52で堆積された膜が約308nm以下の
波長を有する光で加熱されるエキシマレーザ結晶化(E
LC)プロセスでアニールされるステップを含む。更
に、ステップ54は、ステップ52で堆積された微結晶
膜を、アモルファス物質の融点近傍の温度で、約50ナ
ノ秒間アニールするステップを含む。ステップ52で堆
積された微結晶膜がシリコンである場合、ステップ54
は、通常900℃〜1600℃の範囲内の温度で微結晶
膜をアニールするステップを含む。ステップ52で堆積
された微結晶膜がシリコン−ゲルマニウムである場合、
ステップ54は、通常800℃を超える範囲の温度で微
結晶膜をアニールするステップを含む。In one aspect of the invention, step 54
Excimer laser crystallization (E) where the film deposited in step 52 is heated with light having a wavelength of about 308 nm or less.
LC) process. Further, step 54 includes annealing the microcrystalline film deposited in step 52 at a temperature near the melting point of the amorphous material for about 50 nanoseconds. If the microcrystalline film deposited in step 52 is silicon, step 54
Involves annealing the microcrystalline film at a temperature typically in the range of 900C to 1600C. If the microcrystalline film deposited in step 52 is silicon-germanium,
Step 54 involves annealing the microcrystalline film at a temperature typically in the range above 800 ° C.
【0111】あるいは、ステップ54は、ステップ52
において堆積された微結晶膜が、通常3時間から3日間
の範囲内の期間、約600℃未満の温度で加熱される加
熱炉アニールプロセスでアニールされるステップを含
む。本発明の別の異なる局面において、ステップ54
は、ステップ52で堆積された微結晶膜を、通常1〜5
秒の範囲の間、約900℃未満の温度で加熱するラピッ
ド・サーマル・アニール(RTA)結晶化プロセスでア
ニールするステップを含む。Alternatively, step 54 comprises step 52
Annealing the microcrystalline film deposited in step 2 in a furnace anneal process in which the film is heated at a temperature less than about 600 ° C. for a time period typically in the range of 3 hours to 3 days. In another different aspect of the invention, step 54
Means that the microcrystalline film deposited in step 52 is
Annealing in a rapid thermal anneal (RTA) crystallization process, heating at a temperature below about 900 ° C. for a range of seconds.
【0112】本発明のある局面において、ステップ52
は、約1000Å未満の厚さを有する微結晶膜を堆積す
るステップを有し、それにより、多結晶膜は薄膜トラン
ジスタの製造に適している。好適には、ステップ52は
約500Å未満の厚さを有する微結晶膜を堆積するステ
ップを含み、それにより、多結晶膜は薄膜トランジスタ
の製造に非常に適している。In one aspect of the invention, step 52
Has the step of depositing a microcrystalline film having a thickness of less than about 1000 °, whereby the polycrystalline film is suitable for the manufacture of thin film transistors. Preferably, step 52 comprises depositing a microcrystalline film having a thickness of less than about 500 °, so that the polycrystalline film is well suited for thin film transistor fabrication.
【0113】本発明のある局面において、ステップ52
は、SiH4およびH2の混合ガスを用いたPECVDプ
ロセスによって微結晶膜を堆積するステップを含む。微
結晶膜は、約600ワットの電力レベル、約320℃の
温度、約1.2Torrの全圧、20sccmのSiH
4流量、および2000sccmのH2流量でステップ5
2において堆積される。In one aspect of the invention, step 52
Includes depositing a microcrystalline film by a PECVD process using a mixed gas of SiH 4 and H 2 . The microcrystalline film has a power level of about 600 watts, a temperature of about 320 ° C., a total pressure of about 1.2 Torr, 20 sccm SiH
Step 5 with 4 flow rates and 2000 seem H 2 flow rate
2 is deposited.
【0114】あるいはステップ52において、微結晶膜
は、LPCVD、超高真空CVD、光CVD、高密度プ
ラズマCVD、ホットワイヤCVD,およびスパッタリ
ングからなる群より選択されたプロセスによって堆積さ
れる。Alternatively, in step 52, the microcrystalline film is deposited by a process selected from the group consisting of LPCVD, ultra-high vacuum CVD, light CVD, high density plasma CVD, hot wire CVD, and sputtering.
【0115】本発明のある局面において、微結晶膜はス
テップ52において、ジシラン(Si2H6)、化学式S
iNH2N+2(N>2)によって表されるより高次のシラ
ン、および構造式SiNH2N+2/SiNF2N+2(N≧1)
によって表されるシラン/フルオロシランの化学的な混
合物からなる群から選択された化学的作用によって堆積
される。In one aspect of the invention, the microcrystalline film is treated in step 52 with disilane (Si 2 H 6 )
i N H 2N + 2 higher order silane from represented by (N> 2), and the structural formula Si N H 2N + 2 / Si N F 2N + 2 (N ≧ 1)
Deposited by a chemistry selected from the group consisting of a silane / fluorosilane chemical mixture represented by
【0116】本発明のある局面において、ステップ52
は、超高真空中で微結晶膜を堆積するステップを含み、
それにより、混入物の最小化がマイクロクリスタライト
の形成を増進する。本発明の好適な実施形態において、
多結晶膜は透明基板を覆うように形成され、ステップ5
2は透明基板上に微結晶膜を堆積するステップを含む。
透明基板は、石英、ガラス、およびプラスチックからな
る群より選択される。多結晶膜は、液晶ディスプレイ用
の薄膜トランジスタの製造に適している。更に、ステッ
プ52は微結晶膜を堆積する前に透明基板を洗浄するス
テップを含み、それにより、微結晶膜内でのマイクロク
リスタライトの形成が促進される。In one aspect of the invention, step 52
Comprises depositing a microcrystalline film in an ultra-high vacuum,
Thereby, minimizing contaminants enhances the formation of microcrystallites. In a preferred embodiment of the present invention,
A polycrystalline film is formed so as to cover the transparent substrate.
Step 2 includes depositing a microcrystalline film on a transparent substrate.
The transparent substrate is selected from the group consisting of quartz, glass, and plastic. The polycrystalline film is suitable for manufacturing a thin film transistor for a liquid crystal display. Further, step 52 includes cleaning the transparent substrate prior to depositing the microcrystalline film, thereby facilitating the formation of microcrystalline in the microcrystalline film.
【0117】多結晶膜を形成する方法の特定的な実施例
を以下に示す。また、本発明の多結晶膜を、従来のアモ
ルファスシリコンプロセスから得られる結果と比較す
る。適切な堆積条件を下の表1に示す。両方の成膜プロ
セスを、以下の同じ条件で行った。 1)30のサンプルサイズ 2)周囲空気中でエキシマレーザを使用 3)基板温度400℃ 4)95%のレーザビームオーバーラップ 5)65mm×2mmのビームサイズ 6)定格エネルギー密度300mJ/cm2 A specific example of a method for forming a polycrystalline film will be described below. Also compare the polycrystalline film of the present invention with results obtained from a conventional amorphous silicon process. Suitable deposition conditions are shown in Table 1 below. Both film forming processes were performed under the same conditions below. 1) 30 sample sizes 2) Use of excimer laser in ambient air 3) Substrate temperature 400 ° C 4) 95% laser beam overlap 5) 65 mm x 2 mm beam size 6) Rated energy density 300 mJ / cm 2
【0118】[0118]
【表1】 [Table 1]
【0119】レーザアニールの後、両方の群のサンプル
をラマン分光で調査した。当業界で周知のように、ラマ
ン分光はサンプル内の結合の情報を提供する技術であ
り、更にこの情報が結晶構造に関する質的および量的情
報を提供する。ラマン分光に対する重要な応答は、ピー
ク位置およびピーク半値全幅(FWHM)である。After laser annealing, both groups of samples were examined by Raman spectroscopy. As is well known in the art, Raman spectroscopy is a technique that provides information on binding in a sample, which in turn provides qualitative and quantitative information about the crystal structure. Important responses to Raman spectroscopy are peak position and peak full width at half maximum (FWHM).
【0120】表2に、ラマン分光によって分析された
(材料群あたり)30個のサンプルのラマン特性の平均
を示す。出発材料の相は、堆積したままの状態のアモル
ファスシリコン膜をアモルファスシリコンと呼び、堆積
したままの状態の微結晶シリコン膜をμc−Siと呼ん
できた。表2に示すように、平均ピークシフトおよびピ
ークFWHMは、2つの材料群の間で大幅に異なり、形
成されたままの状態の膜が微結晶相内に堆積される場
合、ピークシフトは増加し、FWHMは減少する。これ
らの観察は、より高い程度の結晶性(つまり欠陥密度が
より低い)、および堆積されたままの状態の微結晶シリ
コン膜の場合についてより大きな粒子サイズと一致す
る。Table 2 shows the average of the Raman characteristics of 30 samples (per material group) analyzed by Raman spectroscopy. Regarding the phase of the starting material, the amorphous silicon film as deposited is called amorphous silicon, and the microcrystalline silicon film as deposited is called μc-Si. As shown in Table 2, the average peak shift and peak FWHM are significantly different between the two groups of materials, with the peak shift increasing when the as-formed film is deposited in the microcrystalline phase. , FWHM decreases. These observations are consistent with a higher degree of crystallinity (ie, lower defect density), and a larger grain size for the as-deposited microcrystalline silicon film.
【0121】[0121]
【表2】 [Table 2]
【0122】表2は、平均ピークシフトおよびピークF
WHMが2つの群の間で大幅に異なることを示す。マイ
クロクリスタライト膜(μクリスタライト)膜を使用す
る場合、ピークシフトは増加し、ピークFWHMは減少
する。これらの観察は、より高い程度の結晶性およびよ
り大きな粒子サイズを有する多結晶膜に一致する。Table 2 shows the average peak shift and peak F
Shows that WHM is significantly different between the two groups. When a microcrystalline membrane (μ crystallite) membrane is used, the peak shift increases and the peak FWHM decreases. These observations are consistent with a polycrystalline film having a higher degree of crystallinity and a larger grain size.
【0123】粒子サイズを測定するために透過型電子顕
微鏡(TEM)を用いた。粒子サイズの測定は、画像処
理ソフトウェアパッケージを使った、デジタル化された
TEM顕微鏡写真を用いて行った。通常200〜300
個の粒子をサンプル毎に測定した。このアプローチを用
いて、次式により等価粒子サイズが計算される。A transmission electron microscope (TEM) was used to measure the particle size. Particle size measurements were performed using digitized TEM micrographs using an image processing software package. Usually 200 to 300
Individual particles were measured for each sample. Using this approach, the equivalent particle size is calculated by:
【0124】[0124]
【式1】 (Equation 1)
【0125】式(1)において、rは等価粒子サイズで
あり、aは粒子の主軸であり、bは粒子の短軸である。In the formula (1), r is the equivalent particle size, a is the main axis of the particle, and b is the short axis of the particle.
【0126】図8は、本発明のアモルファス膜および微
結晶膜の平均粒子サイズの相関関係を示す。粒子はTE
Mによって測定し、結晶ピークのFWHMはラマン分光
で測定した。図8に示すデータの概略的な傾向に基づく
と、多結晶膜の平均粒子サイズが増加するにつれ結晶ピ
ークのFWHMは減少すると結論づけることができる。
従来の研究において、より高い結晶性を有する膜につい
て、より急激な結晶ピークが観察されると報告されてい
た。多結晶膜の構造品質は、少なくとも2つの主要な構
成要素、つまり、(a)結晶粒界の密度を決定する、つ
まり結晶粒界欠陥密度を決定する粒子サイズ、および
(b)粒子内欠陥密度を有する。レーザでアニールされ
たポリシリコン膜の場合、通常、低い粒子内欠陥密度が
得られ、従って、FWHMの変化は主に、ポリシリコン
材料の粒子サイズの変化に関連する。FIG. 8 shows the correlation between the average particle sizes of the amorphous film and the microcrystalline film of the present invention. Particle is TE
M and the FWHM of the crystal peak was measured by Raman spectroscopy. Based on the general trend of the data shown in FIG. 8, it can be concluded that the FWHM of the crystalline peak decreases as the average grain size of the polycrystalline film increases.
In a previous study, it was reported that a sharper crystal peak was observed for a film having higher crystallinity. The structural quality of a polycrystalline film depends on at least two major components: (a) the grain size, which determines the density of grain boundaries, ie, determines the density of grain boundary defects; Having. For laser-annealed polysilicon films, typically low intragranular defect densities are obtained, and thus changes in FWHM are primarily related to changes in the grain size of the polysilicon material.
【0127】図8に示したFWHMの値は、各サンプル
について5回の測定を行った平均値である。関連するエ
ラーバーによって示すように、ある程度の変動が予測さ
れる。FWHM値の標準的なズレは粒子サイズと共に減
少し、より小さな粒子サイズを有するサンプルについて
は0.15のオーダーであることが分かった。図8に直
線で示す線形のモデルを用いると、FWHMの0.15
の変動から、約30nmの粒子サイズでは不確かな結果
になる。従って、25nm未満の平均粒子サイズにおけ
る差は、(各サンプルについて更なるFWHM測定値が
得られない限り)このモデルで検出することができな
い。FWHM測定値における不安定性は、主に、粒子サ
イズの分散された性質、および、ELAプロセスにおけ
るレーザビームの長さに亘る特定の変動によって発生す
る。通常30μm2の領域が、膜のスペクトルを得る間
にサンプリングのため用いられる。この領域内で、ビー
ムの長さに沿った領域の位置に応じて異なる粒子「混合
体」が存在し得る。制御領域がレーザビームのエッジに
近い場合よりも、レーザビームの中心により近い場合
に、(平均して)より大きな粒子がサンプリングされ
る。従って、ビームの長さを亘る均質性の度合は、所定
のサンプルについてのラマン特性の均一性を反映する。
図8のデータによって明らかなように、粒子サイズが減
少するにつれFWHM測定値の標準的なズレは減少す
る。このことは、より小さな粒子サイズ(表2)を有す
るポリシリコン膜内に実験的に観察された粒子サイズの
標準的なズレの減少と見事に一致する。The value of FWHM shown in FIG. 8 is an average value obtained by performing five measurements for each sample. Some variation is expected, as indicated by the associated error bars. The standard deviation of the FWHM values decreased with particle size and was found to be on the order of 0.15 for samples with smaller particle sizes. Using a linear model shown by a straight line in FIG.
Results in uncertain results at a particle size of about 30 nm. Therefore, differences in average particle size below 25 nm cannot be detected with this model (unless further FWHM measurements are obtained for each sample). Instabilities in FWHM measurements are mainly caused by the dispersive nature of the particle size and certain variations over the length of the laser beam in the ELA process. Usually an area of 30 μm 2 is used for sampling while obtaining the spectrum of the film. Within this region, there may be different particle “mixtures” depending on the location of the region along the length of the beam. Larger particles (on average) are sampled when the control region is closer to the center of the laser beam than closer to the edge of the laser beam. Thus, the degree of homogeneity over the length of the beam reflects the uniformity of the Raman characteristics for a given sample.
As can be seen from the data in FIG. 8, the standard deviation of the FWHM measurements decreases as the particle size decreases. This is in excellent agreement with the experimentally observed reduction in the standard deviation of particle size in polysilicon films having smaller particle sizes (Table 2).
【0128】図9は本発明のアモルファス膜とマイクロ
クリスタライト膜との平均値の差を示す。a−Siまた
はμc−Si膜のELAによって形成されたポリシリコ
ン膜の間で、粒子サイズ分布について1対1の比較を行
った。これは、2つの個体群の間の統計上の著しい差を
識別することを目的とする比較である。この目的のため
に、300mJ/cm2(セットポイントと同じ)であ
る実際のエネルギー密度でアニールされたサンプルを選
択して比較した。FIG. 9 shows the difference between the average values of the amorphous film of the present invention and the microcrystalline film. A one-to-one comparison was made on the particle size distribution between polysilicon films formed by ELA of a-Si or μc-Si films. This is a comparison aimed at identifying significant statistical differences between the two populations. For this purpose, samples annealed with an actual energy density of 300 mJ / cm 2 (same as the set point) were selected and compared.
【0129】図9の結果は、1%のレベルで成功した重
要性を支持する。つまり、2つの個体群は大きく異なる
平均値を有する。更に、図に示されたように、μc−S
iのELAによって形成されたポリシリコン膜は、ほぼ
2倍の大きさの平均粒子サイズを示す。The results in FIG. 9 support the successful importance at the 1% level. That is, the two populations have significantly different average values. Further, as shown in FIG.
The polysilicon film formed by the i-ELA shows an average particle size almost twice as large.
【0130】本発明によると、高性能TFTの新世代に
刺激的な可能性が提供される。本発明によって形成され
た多結晶膜は、より大きな結晶粒子(1μm以上)およ
び比較的均一なサイズの結晶粒子(5%未満の均一度)
を有する。粒子が大きく均一であるために、トランジス
タは優れたスイッチング特性、優れた電子移動度、およ
び膜全体に亘る一貫した振る舞いを全て有する。多結晶
膜から形成されたトランジスタのスイッチング特性の向
上により、従来は透明基板の周辺部に配置されていたド
ライバ回路を直接基板上に配置することができる。この
様態で、LCDのサイズおよび複雑さが低減される。本
発明の別の実施形態が当業者には明らかである。The present invention offers exciting possibilities for a new generation of high performance TFTs. Polycrystalline films formed according to the present invention have larger crystal grains (1 μm or more) and relatively uniform size crystal grains (less than 5% uniformity).
Having. Because the particles are large and uniform, transistors have good switching properties, good electron mobility, and consistent behavior across the film. By improving the switching characteristics of a transistor formed from a polycrystalline film, a driver circuit which has conventionally been arranged on the periphery of a transparent substrate can be arranged directly on the substrate. In this manner, the size and complexity of the LCD is reduced. Other embodiments of the invention will be apparent to those skilled in the art.
【0131】[0131]
【発明の効果】本発明によると、液晶ディスプレイの製
造に適した、多結晶シリコンからなる薄膜トランジスタ
半導体膜を透明基板上に形成する方法が提供される。実
質的にアモルファスシリコンからなる膜が透明基板上に
堆積される。小さなシリコンシードクリスタルがアモル
ファスシリコン中に含まれる。アモルファスシリコンを
アニールすると、シードクリスタルは結晶粒子となり、
最終的には多結晶シリコンとなる。シードクリスタルは
アニール処理プロセスの調整を助け、正確な配置方法お
よび加熱方法に対するプロセスの依存度を低減する。ま
た、シードクリスタルを用いることによって、クリスタ
ル粒子のサイズが大きく且つ均一であることが確保され
る。大きな粒子は、移動度が高く、且つ、LCD全体に
亘って均一な性能を示すTFTの製造を促進する。シー
ドクリスタルを含む実質的にアモルファスのシリコンを
アニールして形成された、透明電極上にTFT多結晶膜
の層を有するLCDもまた提供される。According to the present invention, there is provided a method for forming a thin film transistor semiconductor film made of polycrystalline silicon on a transparent substrate, which is suitable for manufacturing a liquid crystal display. A film consisting essentially of amorphous silicon is deposited on the transparent substrate. Small silicon seed crystals are contained in the amorphous silicon. When amorphous silicon is annealed, the seed crystal becomes crystal grains,
Eventually, it will be polycrystalline silicon. The seed crystal helps to adjust the annealing process and reduces the process dependence on accurate placement and heating methods. The use of seed crystals also ensures that the size of the crystal grains is large and uniform. Large particles facilitate the production of TFTs that have high mobility and exhibit uniform performance across the LCD. Also provided is an LCD having a layer of TFT polycrystalline film on a transparent electrode formed by annealing substantially amorphous silicon including a seed crystal.
【図1】LCDを形成する方法におけるステップを示す
図である。FIG. 1 illustrates steps in a method of forming an LCD.
【図2】LCDを形成する方法におけるステップを示す
図である。FIG. 2 illustrates steps in a method for forming an LCD.
【図3】LCDを形成する方法におけるステップを示す
図である。FIG. 3 illustrates steps in a method of forming an LCD.
【図4】LCDを形成する方法におけるステップを示す
図である。FIG. 4 illustrates steps in a method of forming an LCD.
【図5】堆積された微結晶膜が2つの厚さを有する図1
のLCDの部分断面図である。FIG. 5 shows that the deposited microcrystalline film has two thicknesses
3 is a partial cross-sectional view of the LCD of FIG.
【図6】微結晶膜を覆う第2の完全なアモルファス質の
膜を更に含む、図1のLCDの部分断面図である。6 is a partial cross-sectional view of the LCD of FIG. 1 further including a second completely amorphous film overlying the microcrystalline film.
【図7】微結晶膜から多結晶膜を形成する方法における
ステップを説明するフローチャートである。FIG. 7 is a flowchart illustrating steps in a method for forming a polycrystalline film from a microcrystalline film.
【図8】本発明のアモルファス膜の平均粒子サイズと微
結晶膜の平均粒子サイズとの間の相関関係を示す図であ
る。FIG. 8 is a diagram showing a correlation between the average particle size of the amorphous film and the average particle size of the microcrystalline film of the present invention.
【図9】本発明のアモルファス膜と微結晶膜との間の平
均値の差を示す図表である。FIG. 9 is a table showing a difference between average values of an amorphous film and a microcrystalline film of the present invention.
10 LCD 12 透明基板 14 微結晶膜 15 アモルファス物質 16 シードクリスタル 17 厚さ 18 レーザビーム 24 微結晶 26 領域 28、30 結晶粒子 31 TFT多結晶半導体膜 32、38 第1の厚さ 34、40 第2の厚さ 36 アモルファス膜 DESCRIPTION OF SYMBOLS 10 LCD 12 Transparent substrate 14 Microcrystal film 15 Amorphous substance 16 Seed crystal 17 Thickness 18 Laser beam 24 Microcrystal 26 Region 28, 30 Crystal particle 31 TFT polycrystalline semiconductor film 32, 38 First thickness 34, 40 Second Thickness 36 Amorphous film
Claims (60)
あって、該方法は、 a)アモルファス物質に埋め込まれたマイクロクリスタ
ライトを含む微結晶膜を堆積するステップと、 b)該ステップa)において堆積された該膜をアニール
して、少なくとも部分的に多結晶膜を形成するステップ
であり、それにより、埋め込まれたシードクリスタルを
アモルファス物質内に含むことで比較的大きなサイズを
有する均一な結晶粒子の形成を促進するステップと、を
含む方法。1. A method of forming a polycrystalline film from a microcrystalline film, the method comprising: a) depositing a microcrystalline film including microcrystallite embedded in an amorphous material; b) the step annealing the film deposited in a) to form an at least partially polycrystalline film, whereby a uniform size having a relatively large size is obtained by including an embedded seed crystal in the amorphous material. Promoting the formation of fine crystalline particles.
記微結晶膜が2つの厚さ、つまり、所定の第1の厚さと
該第1の厚さを覆う所定の第2の厚さとを有し、前記ス
テップb)が膜の該第2の厚さを融解するステップを含
み、それにより、該第1の膜の厚さ内の制御された数の
シードクリスタルが均一で大きなサイズの結晶粒子の形
成を促進する請求項1に記載の方法。2. The microcrystalline film deposited in step a) has two thicknesses, a first predetermined thickness and a second predetermined thickness covering the first thickness. , Said step b) comprises melting said second thickness of the film, whereby a controlled number of seed crystals within the thickness of said first film are uniform and large in size. 2. The method of claim 1, which promotes formation.
おいて堆積された前記微結晶膜を、アモルファス物質を
選択的に融解するように加熱するステップを含み、アモ
ルファス物質内の所定の数のマイクロクリスタライトが
融解されずに残り、それにより、制御された数のシード
クリスタルが均一で大きなサイズの結晶粒子の形成を促
進する請求項1に記載の方法。3. The method according to claim 1, wherein the step (b) comprises heating the microcrystalline film deposited in the step (a) so as to selectively melt the amorphous material. The method of claim 1, wherein the light remains unmelted, whereby a controlled number of seed crystals promotes the formation of uniform, large-sized crystal grains.
a)で堆積された前記微結晶膜を覆う第2の完全なアモ
ルファス物質の膜を堆積するステップを更に含み、前記
ステップb)における前記アニールが結晶領域を該微結
晶膜から第2の膜内へと拡大するステップを含み、それ
により、膜堆積プロセスが完全なアモルファス膜の使用
により速くなる請求項1に記載の方法。4. The method according to claim 1, further comprising, following said step a), depositing a second film of a completely amorphous material covering said microcrystalline film deposited in said step a). The method of claim 1, wherein the annealing comprises expanding a crystalline region from the microcrystalline film into a second film, whereby the film deposition process is faster with the use of a completely amorphous film.
し、前記第2の膜が所定の第2の厚さを有し、該第2の
厚さが、通常、該第1の厚さと該第2の厚さとを合わせ
た厚さの約25%未満である請求項4に記載の方法。5. The microcrystalline film has a predetermined first thickness, the second film has a predetermined second thickness, and the second thickness is generally equal to the first thickness. The method of claim 4, wherein the combined thickness is less than about 25% of the thickness of the first and second thicknesses.
タライトを前記アモルファス物質内に通常10-8cm-2
未満の密度で埋め込むステップを含み、それにより、結
晶粒子の分布およびサイズが前記微結晶膜内のシードク
リスタルの数に応じて調整される請求項1に記載の方
法。6. The method according to claim 1, wherein said step a) comprises placing said microcrystalline in said amorphous material, typically at 10 −8 cm −2.
The method of claim 1, comprising embedding at a density of less than, whereby the distribution and size of the crystal grains is adjusted according to the number of seed crystals in the microcrystalline film.
0Åの範囲のサイズを有するマイクロクリスタライトを
埋め込まれたアモルファス物質を含む膜を堆積するステ
ップを含み、それにより、結晶塊のサイズおよび安定性
に関する制御が前記シードクリスタルのサイズに応答す
る、請求項1に記載の方法。7. The method according to claim 1, wherein said step a) is performed in a range of 50 to 50 degrees.
Claims: comprising depositing a film comprising an amorphous material embedded with microcrystallites having a size in the range of 0 °, whereby control over crystallite size and stability is responsive to the size of the seed crystal. 2. The method according to 1.
前記アモルファス物質および前記マイクロクリスタライ
トがシリコンである、請求項1に記載の方法。8. The method of claim 1, wherein the amorphous material and the microcrystallite of the film deposited in step a) are silicon.
前記アモルファス物質および前記マイクロクリスタライ
トが、シリコン−ゲルマニウム化合物である、請求項1
に記載の方法。9. The method of claim 1, wherein the amorphous material and the microcrystallite of the film deposited in step a) are silicon-germanium compounds.
The method described in.
ス物質内に埋め込まれた前記マイクロクリスタライトが
均一な分布パターンを有し、それにより、結晶粒界の数
が最小化された膜を堆積するステップを含む、請求項1
に記載の方法。10. The step a) of depositing a film in which the microcrystallites embedded in the amorphous material have a uniform distribution pattern, whereby the number of grain boundaries is minimized. Claim 1.
The method described in.
第1の結晶方位を有するマイクロクリスタライトを埋め
込まれた微結晶膜を堆積するステップを含み、前記ステ
ップb)が、該ステップa)において堆積された該第1
の結晶方位のマイクロクリスタライトを有するように多
結晶膜をアニールするステップを含み、それにより、多
結晶膜全体を通して同じ結晶方位を使用することによ
り、結晶粒界が最小化される請求項1に記載の方法。11. The step (a) includes depositing a microcrystalline film having microcrystallite embedded therein having a substantially predetermined first crystallographic orientation, and the step (b) includes the step (a). The first deposited at
Annealing the polycrystalline film to have microcrystallites of the following crystal orientation, whereby grain boundaries are minimized by using the same crystal orientation throughout the polycrystalline film. The described method.
イトの前記第1の結晶方位が(110)である、請求項
11に記載の方法。12. The method of claim 11, wherein the first crystallographic orientation of the embedded microcrystallite is (110).
晶方位を有さないマイクロクリスタライトを選択的に消
失させるように前記ステップa)で堆積された微結晶膜
を加熱するステップと、実質的に該第1の結晶方位の残
ったマイクロクリスタライトを有するように該微結晶膜
をアニールするステップとを含み、それにより、前記多
結晶膜全体を通して同じ結晶方位であることが結晶粒界
を最小化する、請求項1に記載の方法。13. The step b) of heating the microcrystalline film deposited in the step a) so as to selectively eliminate microcrystallites having no predetermined first crystallographic orientation; Annealing the microcrystalline film to have substantially the remaining microcrystalline of the first crystallographic orientation, such that the same crystallographic orientation throughout the polycrystalline film is at a grain boundary. 2. The method of claim 1, wherein is minimized.
イトの第1の結晶方位が(110)である、請求項13
に記載の方法。14. The embedded microcrystallite having a first crystal orientation of (110).
The method described in.
a)で堆積された前記膜を約308nm以下の波長を有
する光で加熱するエキシマレーザ結晶化(ELC)プロ
セスでアニールするステップを含む、請求項1に記載の
方法。15. The method of claim 1, wherein step b) includes annealing the film deposited in step a) with an excimer laser crystallization (ELC) process that heats the film with light having a wavelength of about 308 nm or less. 2. The method according to 1.
で堆積された前記微結晶膜を、アモルファス物質の融点
近傍の温度で約50ナノ秒間アニールするステップを含
む、請求項15に記載の方法。16. The method according to claim 1, wherein the step b) is performed in the step a).
The method of claim 15, comprising annealing the microcrystalline film deposited at a temperature near the melting point of the amorphous material for about 50 nanoseconds.
結晶膜がシリコンであり、前記ステップb)が通常90
0℃〜1600℃の範囲内の温度で該微結晶膜をアニー
ルするステップを含む、請求項16に記載の方法。17. The method according to claim 17, wherein the microcrystalline film deposited in step a) is silicon,
17. The method of claim 16, comprising annealing the microcrystalline film at a temperature in the range of 0C to 1600C.
結晶膜がシリコン−ゲルマニウムであり、前記ステップ
b)が通常800℃を超える温度で該微結晶膜をアニー
ルするステップを含む、請求項16に記載の方法。18. The microcrystalline film deposited in step a) is silicon-germanium, and step b) includes annealing the microcrystalline film at a temperature typically above 800 ° C. The method described in.
a)で堆積された前記微結晶膜を約600℃未満の温度
で通常3時間から3日間の範囲の期間加熱する加熱炉ア
ニールプロセスでアニールするステップを含む、請求項
1に記載の方法。19. The step b) comprises annealing the microcrystalline film deposited in the step a) in a furnace annealing process in which the microcrystalline film is heated at a temperature of less than about 600 ° C. for a period usually ranging from 3 hours to 3 days. The method of claim 1, comprising a step.
a)で堆積された前記微結晶膜を約900℃未満の温度
で通常1〜5秒の間加熱するラピッド・サーマル・アニ
ール(RTA)結晶化プロセスでアニールするステップ
を含む請求項1に記載の方法。20. The rapid thermal anneal (RTA) crystallization in which step b) comprises heating the microcrystalline film deposited in step a) at a temperature below about 900 ° C., typically for 1-5 seconds. The method of claim 1, comprising annealing in the process.
満の厚さを有する微結晶膜を堆積するステップを含み、
それにより、前記多結晶膜が薄膜トランジスタの製造に
適する、請求項1に記載の方法。21. Step a) includes depositing a microcrystalline film having a thickness of less than about 1000 °;
The method according to claim 1, wherein the polycrystalline film is suitable for manufacturing a thin film transistor.
の厚さを有する微結晶膜を堆積するステップを含み、そ
れにより、前記多結晶膜が薄膜トランジスタの製造に非
常に適する、請求項1に記載の方法。22. The method of claim 1, wherein said step a) comprises depositing a microcrystalline film having a thickness of less than about 500 °, whereby said polycrystalline film is well suited for thin film transistor fabrication. the method of.
H2の混合ガスを用いたPECVDプロセスによって前
記微結晶膜を堆積するステップを含む、請求項1に記載
の方法。23. The method of claim 1, wherein step a) includes depositing the microcrystalline film by a PECVD process using a gas mixture of SiH 4 and H 2 .
おいて、約600Wの電力レベル、約320℃の温度、
約1.2Torrの全圧、20sccmのSiH4流量
および2000sccmのH2流量という条件下で堆積
される、請求項23に記載の方法。24. The method according to claim 24, wherein the microcrystalline film comprises a power level of about 600 W, a temperature of about 320 ° C.
Total pressure of about 1.2 Torr, is deposited under the condition that the flow rate of SiH 4 and 2000sccm the flow rate of H 2 of 20 sccm, The method of claim 23.
いて、減圧CVD(LPCVD)、超高真空CVD、光
CVD、高密度プラズマCVD、ホットワイヤCVD,
およびスパッタリングからなる群より選択されたプロセ
スによって堆積される請求項1に記載の方法。25. The method according to claim 25, wherein the microcrystalline film is formed in step a) under reduced pressure CVD (LPCVD), ultrahigh vacuum CVD, photo CVD, high density plasma CVD, hot wire CVD,
2. The method of claim 1, wherein the method is deposited by a process selected from the group consisting of: and sputtering.
おいて、ジシラン(Si2H6)、式SiNH2N+2(N>
2)によって表されるより高次のシラン、および構造式
SiNH2N+2/SiNF2N+2(N≧1)によって表される
シラン/フルオロシランの化学的な混合物からなる群か
ら選択された化学的作用によって堆積される、請求項1
に記載の方法。26. The microcrystalline film according to claim 1, wherein in step a), disilane (Si 2 H 6 ), formula Si N H 2 N + 2 (N>
Higher silane than is represented by 2), and the structural formula Si N H 2N + 2 / Si N F 2N + 2 (N ≧ 1) the group consisting of a chemical mixture of silane / fluoro silane represented by 4. The method of claim 1, wherein the deposition is by a selected chemistry.
The method described in.
記微結晶膜を堆積するステップを含み、それにより、混
入物を最小化することでマイクロクリスタライトの形成
が向上される、請求項1に記載の方法。27. The method of claim 27, wherein step a) includes depositing the microcrystalline film in an ultra-high vacuum, thereby improving microcrystallite formation by minimizing contaminants. 2. The method according to 1.
形成され、前記ステップa)が、該透明基板上に前記微
結晶膜を堆積するステップを含み、それにより、該多結
晶膜が液晶ディスプレイ(LCD)用の薄膜トランジス
タの製造に適する、請求項1に記載の方法。28. The polycrystalline film is formed to cover a transparent substrate, and the step a) includes depositing the microcrystalline film on the transparent substrate, whereby the polycrystalline film is formed of a liquid crystal. The method according to claim 1, which is suitable for manufacturing a thin film transistor for a display (LCD).
堆積する前に前記透明基板を洗浄するステップを含み、
それにより、該微結晶膜内でのマイクロクリスタライト
の形成が促進される、請求項28に記載の方法。29. The method according to claim 29, wherein the step a) includes cleaning the transparent substrate before depositing the microcrystalline film.
29. The method according to claim 28, whereby the formation of microcrystallites in said microcrystalline film is promoted.
びプラスチックからなる群より選択される、請求項28
に記載の方法。30. The transparent substrate is selected from the group consisting of quartz, glass, and plastic.
The method described in.
ら、多結晶膜からなる薄膜トランジスタを透明基板上に
形成する方法であって、該方法は、 a)通常10-8cm-2未満の密度でマイクロクリスタラ
イトをアモルファスシリコン物質に埋め込むステップで
あって、該マイクロクリスタライトが通常50Å〜50
0Åのサイズを有し、微結晶物質を形成するステップ
と、 b)該ステップa)の該微結晶物質を、SiH4および
H2の混合ガスを用いたPECVDプロセスで、約60
0Wの電力レベル、約320℃の温度、約1.2Tor
rの全圧、20sccmのSiH4流量および2000
sccmのH2流量という条件下で該透明基板に堆積す
るステップと、 c)該ステップb)で堆積された該微結晶物質から、全
体の厚さが約500Å未満になるように膜を形成するス
テップと、 d)該ステップa)で堆積された該膜をELCプロセス
で約308nm未満の波長を有する光で加熱するステッ
プと、 e)第2の膜の厚さを通常900℃〜1600℃の範囲
の温度で50ナノ秒間融解して、少なくとも部分的に多
結晶膜を形成し、それにより、該アモルファス物質中に
シードクリスタルを含むことにより比較的大きなサイズ
を有する均一な結晶粒子の形成が促進されるステップ
と、を含む方法。31. A method for forming a thin film transistor comprising a polycrystalline film from a substantially amorphous film on a transparent substrate, the method comprising the steps of: a) usually having a density of less than 10 −8 cm −2. Embedding microcrystallites in an amorphous silicon material, said microcrystallites typically being between 50 ° and 50 °
Forming a microcrystalline material having a size of 0 °, and b) subjecting the microcrystalline material of step a) to a PECVD process using a mixed gas of SiH 4 and H 2 for about 60
0 W power level, about 320 ° C. temperature, about 1.2 Torr
r total pressure, 20 sccm SiH 4 flow rate and 2000
depositing on said transparent substrate under conditions of H 2 flow rate of sccm; c) forming a film from said microcrystalline material deposited in said step b) to a total thickness of less than about 500 ° D) heating the film deposited in step a) with light having a wavelength of less than about 308 nm in an ELC process; e) increasing the thickness of the second film to a temperature typically between 900 ° C and 1600 ° C. Melts at a range of temperatures for 50 nanoseconds to form at least partially a polycrystalline film, thereby promoting the formation of uniform crystalline particles having a relatively large size by including seed crystals in the amorphous material. Performed.
て、該液晶ディスプレイは、 透明基板と、 TFT多結晶半導体膜であって、該半導体膜は該透明基
板を覆い、マイクロクリスタライトを埋め込まれたアモ
ルファス物質を含む微結晶膜を該基板上に堆積して、該
微結晶膜をアニールすることによって形成され、それに
より、該アモルファス物質内に埋め込まれたシードクリ
スタルを含むことにより比較的大きなサイズを有する均
一な結晶粒子の形成が促進される半導体膜と、を含む液
晶ディスプレイ。32. A liquid crystal display (LCD) comprising a transparent substrate and a TFT polycrystalline semiconductor film, wherein the semiconductor film covers the transparent substrate and has an amorphous microcrystallite embedded therein. A microcrystalline film comprising a material is formed by depositing on the substrate and annealing the microcrystalline film, thereby having a relatively large size by including a seed crystal embedded within the amorphous material A semiconductor film in which formation of uniform crystal grains is promoted.
さ、つまり、所定の第1の厚さと、該第1の厚さを覆う
所定の第2の厚さとを含み、該微結晶膜をアニールする
ステップが該第2の膜の厚さを融解するステップを含
み、それにより、該第1の膜の厚さ内の制御された数の
前記シードクリスタルが均一で大きなサイズの結晶粒子
の形成を促進する請求項32に記載のLCD。33. The microcrystalline film, wherein the deposited microcrystalline film includes two thicknesses, a predetermined first thickness, and a predetermined second thickness covering the first thickness. Annealing comprises melting the thickness of the second film so that a controlled number of the seed crystals within the thickness of the first film are uniform and large in size. 33. The LCD of claim 32, which facilitates formation.
を選択的に融解するように加熱され、所定の数の前記マ
イクロクリスタライトが該アモルファス物質内に融解さ
れずに残り、それにより、制御された数の前記シードク
リスタルが均一で大きなサイズの結晶粒子の形成を促進
する請求項32に記載のLCD。34. The microcrystalline film is heated to selectively melt the amorphous material, and a predetermined number of the microcrystallites remain unmelted in the amorphous material, thereby being controlled. 33. The LCD of claim 32, wherein a number of said seed crystals promote the formation of uniform, large size crystal grains.
ルファス物質の膜を更に含み、前記アニールするステッ
プが結晶領域を該微結晶膜から該第2の膜内へと拡大
し、それにより、該完全なアモルファス膜の使用により
前記膜堆積プロセスが速くなる請求項32に記載のLC
D。35. The method of claim 25, further comprising a second film of completely amorphous material overlying the microcrystalline film, wherein the annealing expands a crystalline region from the microcrystalline film into the second film, 33. The LC of claim 32, wherein the use of the completely amorphous film speeds up the film deposition process.
D.
し、前記第2の膜が所定の第2の厚さを有し、該第2の
厚さが、通常、該第1の厚さと該第2の厚さとを合わせ
た厚さの約25%未満である請求項35に記載のLC
D。36. The microcrystalline film has a predetermined first thickness, the second film has a predetermined second thickness, and the second thickness is generally the first thickness. 36. The LC of claim 35, wherein the thickness is less than about 25% of the combined thickness of the first and second thicknesses.
D.
イクロクリスタライトの密度が通常10-8cm-2未満で
あり、それにより、結晶粒子の分布およびサイズが該微
結晶膜内の前記シードクリスタルの数に応じて調整され
る請求項32に記載のLCD。37. The density of the microcrystallite embedded in the microcrystalline film is typically less than 10 −8 cm −2 , such that the distribution and size of crystal grains is reduced by the seeds in the microcrystalline film. 33. The LCD according to claim 32, wherein the LCD is adjusted according to the number of crystals.
Åの範囲のサイズを有する前記マイクロクリスタライト
を埋め込まれ、それにより、結晶塊のサイズおよび安定
性に関する制御が前記シードクリスタルのサイズに応答
する、請求項32に記載のLCD。38. The microcrystalline film is usually formed at a temperature of 50 °
33. The LCD of claim 32, wherein the microcrystallite having a size in the range of Å is embedded, so that control over crystallite size and stability is responsive to the size of the seed crystal.
および前記マイクロクリスタライトがシリコンである、
請求項32に記載のLCD。39. The amorphous material and the microcrystallite of the microcrystalline film are silicon,
An LCD according to claim 32.
および前記マイクロクリスタライトがシリコン−ゲルマ
ニウム化合物である、請求項32に記載のLCD。40. The LCD according to claim 32, wherein the amorphous material and the microcrystallite of the microcrystalline film are a silicon-germanium compound.
た前記マイクロクリスタライトが均一な分布パターンを
有し、それにより、結晶粒界の数が最小化される、請求
項32に記載のLCD。41. The LCD of claim 32, wherein the microcrystallites embedded in the amorphous material have a uniform distribution pattern, thereby minimizing the number of grain boundaries.
クロクリスタライトが、実質的に所定の第1の結晶方位
を有し、該多結晶膜が該第1の結晶方位のマイクロクリ
スタライトを有し、それにより、該多結晶膜全体を通し
て同じ結晶方位を使用することにより結晶粒界が最小化
される請求項32に記載のLCD。42. The microcrystallite embedded in the microcrystalline film has a substantially predetermined first crystal orientation, and the polycrystalline film has a microcrystallite of the first crystal orientation. 33. The LCD of claim 32, wherein grain boundaries are minimized by using the same crystallographic orientation throughout the polycrystalline film.
イトの前記第1の結晶方位が(110)である、請求項
42に記載のLCD。43. The LCD of claim 42, wherein the first crystallographic orientation of the embedded microcrystallite is (110).
位を有さないマイクロクリスタライトを消失させるよう
に選択的に加熱し、実質的に残ったマイクロクリスタラ
イトが該第1の結晶方位を有するように該微結晶膜をア
ニールし、それにより、前記多結晶膜全体を通して同じ
結晶方位であることが結晶粒界を最小化する、請求項3
2に記載のLCD。44. The microcrystalline film is selectively heated so as to eliminate microcrystallites having no predetermined first crystal orientation, and substantially remaining microcrystallites are removed from the first crystallite. 4. The microcrystalline film is annealed to have an orientation, whereby the same crystallographic orientation throughout the polycrystalline film minimizes grain boundaries.
2. The LCD according to 2.
イトの前記第1の結晶方位が(110)である、請求項
44に記載のLCD。45. The LCD of claim 44, wherein the first crystallographic orientation of the embedded microcrystallite is (110).
波長を有する光を用いるエキシマレーザ結晶化(EL
C)プロセスでアニールされる、請求項32に記載のL
CD。46. An excimer laser crystallization (EL) method wherein the microcrystalline film uses light having a wavelength of about 308 nm or less.
33. L according to claim 32, which is annealed in a C) process.
CD.
質の融点近傍の温度で約50ナノ秒間アニールされる、
請求項46に記載のLCD。47. The microcrystalline film is annealed at a temperature near the melting point of the amorphous material for about 50 nanoseconds.
The LCD according to claim 46.
結晶膜が通常900℃〜1600℃の範囲内の温度でア
ニールされる、請求項47に記載のLCD。48. The LCD of claim 47, wherein said microcrystalline film is silicon and said microcrystalline film is annealed at a temperature typically in the range of 900 ° C. to 1600 ° C.
ムであり、該微結晶膜が通常800℃を超える温度でア
ニールされる、請求項47に記載のLCD。49. The LCD of claim 47, wherein the microcrystalline film is silicon-germanium and the microcrystalline film is annealed at a temperature typically greater than 800 ° C.
で通常3時間から3日間の範囲の期間、加熱炉アニール
プロセスでアニールされる、請求項32に記載のLC
D。50. The LC of claim 32, wherein the microcrystalline film is annealed in a furnace anneal process at a temperature less than about 600 ° C. for a period typically ranging from 3 hours to 3 days.
D.
の温度で1〜5秒のの範囲期間、ラピッド・サーマル・
アニール(RTA)結晶化プロセスでアニールされる、
請求項32に記載のLCD。51. The method according to claim 51, wherein the microcrystalline film is formed at a temperature of less than about 900 ° C. for a period of time ranging from 1 to 5 seconds.
Annealed in an annealing (RTA) crystallization process,
An LCD according to claim 32.
さを有し、それにより、前記多結晶膜が薄膜トランジス
タの製造に適する、請求項32に記載のLCD。52. The LCD of claim 32, wherein the microcrystalline film has a thickness of less than about 1000 °, whereby the polycrystalline film is suitable for manufacturing a thin film transistor.
さを有し、それにより、前記多結晶膜が薄膜トランジス
タの製造に非常に適する、請求項32に記載のLCD。53. The LCD of claim 32, wherein said microcrystalline film has a thickness of less than about 500 °, whereby said polycrystalline film is well suited for thin film transistor fabrication.
混合ガスを用いたPECVDプロセスによって堆積され
る、請求項32に記載のLCD。54. The LCD according to claim 32, wherein the microcrystalline film is deposited by a PECVD process using a mixed gas of SiH 4 and H 2 .
ベル、約320℃の温度、約1.2Torrの全圧、2
0sccmのSiH4流量および2000sccmのH2
流量という条件下で堆積される、請求項54に記載のL
CD。55. The microcrystalline film is provided with a power level of about 600 W, a temperature of about 320 ° C., a total pressure of about 1.2 Torr,
0 sccm SiH 4 flow rate and 2000 sccm H 2
55. The L according to claim 54, wherein the L is deposited under flow conditions.
CD.
VD)、超高真空CVD、光CVD、高密度プラズマC
VD、ホットワイヤCVD,およびスパッタリングから
なる群より選択されたプロセスによって堆積される請求
項32に記載のLCD。56. The microcrystalline film is formed by low pressure CVD (LPC).
VD), ultra-high vacuum CVD, optical CVD, high-density plasma C
33. The LCD of claim 32, wherein the LCD is deposited by a process selected from the group consisting of VD, hot wire CVD, and sputtering.
2H6)、式SiNH2N+2(N>2)によって表されるよ
り高次のシラン、および構造式SiNH2N+2/SiNF
2N+2(N≧1)によって表されるシラン/フルオロシラ
ンの化学的な混合物からなる群から選択された化学的作
用によって堆積される、請求項32に記載のLCD。57. The microcrystalline film is made of disilane (Si
2 H 6 ), higher order silanes represented by the formula Si N H 2N + 2 (N> 2), and the structural formula Si N H 2N + 2 / Si N F
33. The LCD of claim 32, wherein the LCD is deposited by a chemistry selected from the group consisting of a silane / fluorosilane chemical mixture represented by 2N + 2 (N> 1).
され、それにより、混入物の最小化により前記マイクロ
クリスタライトの形成が向上される、請求項32に記載
のLCD。58. The LCD of claim 32, wherein the microcrystalline film is deposited in an ultra-high vacuum environment, thereby enhancing the formation of the microcrystallite by minimizing contaminants.
れる前に洗浄され、それにより、該微結晶膜内での前記
マイクロクリスタライトの形成が促進される、請求項3
2に記載のLCD。59. The transparent substrate is cleaned before the microcrystalline film is deposited, thereby promoting the formation of the microcrystallite in the microcrystalline film.
2. The LCD according to 2.
びプラスチックからなる群より選択される、請求項32
に記載のLCD。60. The transparent substrate is selected from the group consisting of quartz, glass, and plastic.
LCD described in 1.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/135.393 | 1998-08-17 | ||
US09/135,393 US5959314A (en) | 1997-03-07 | 1998-08-17 | Polycrystalline silicon from the crystallization of microcrystalline silicon |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000068203A true JP2000068203A (en) | 2000-03-03 |
Family
ID=22467906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11219218A Pending JP2000068203A (en) | 1998-08-17 | 1999-08-02 | Polycrystalline silicon formed by crystallization of microcrystalline silicon and its forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000068203A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031630A (en) * | 2001-07-12 | 2003-01-31 | Sony Corp | Method and apparatus for determining crystal boundary |
JP2003109902A (en) * | 2001-10-02 | 2003-04-11 | Hitachi Ltd | Polysilicon film generation method |
KR100721956B1 (en) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | Polycrystalline silicon layer, flat panel display device using the polycrystalline silicon layer and method of manufacturing the same |
-
1999
- 1999-08-02 JP JP11219218A patent/JP2000068203A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031630A (en) * | 2001-07-12 | 2003-01-31 | Sony Corp | Method and apparatus for determining crystal boundary |
JP2003109902A (en) * | 2001-10-02 | 2003-04-11 | Hitachi Ltd | Polysilicon film generation method |
KR100721956B1 (en) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | Polycrystalline silicon layer, flat panel display device using the polycrystalline silicon layer and method of manufacturing the same |
US7749873B2 (en) | 2005-12-13 | 2010-07-06 | Samsung Mobile Display Co., Ltd. | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3558200B2 (en) | Method for forming polycrystalline film by crystallization of microcrystalline film, method for forming thin film transistor, thin film transistor, and liquid crystal display | |
Liu et al. | Selective area crystallization of amorphous silicon films by low‐temperature rapid thermal annealing | |
JP4466775B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2616741B2 (en) | Method for manufacturing polycrystalline silicon-germanium thin film transistor | |
JP2000036465A (en) | Single-crystal thin-film transistors fabricated from transition metal continuous delivery | |
JP3999138B2 (en) | Semiconductor device manufacturing method, display device manufacturing method, and electronic device manufacturing method | |
US6329270B1 (en) | Laser annealed microcrystalline film and method for same | |
US6169013B1 (en) | Method of optimizing crystal grain size in polycrystalline silicon films | |
US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
KR100611761B1 (en) | Method of manufacturing thin film transistor | |
US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
US6312979B1 (en) | Method of crystallizing an amorphous silicon layer | |
JP4258476B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2000068203A (en) | Polycrystalline silicon formed by crystallization of microcrystalline silicon and its forming method | |
JP3924828B2 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
KR20060081296A (en) | Method of manufacturing silicon film | |
EP0782178B1 (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
JP2000232066A (en) | Manufacture of semiconductor substrate | |
TW200411773A (en) | Method of laser crystallization | |
JP4939037B2 (en) | Method for producing silicon thin film | |
JPH0370123A (en) | Formation of crystalline semiconductor film | |
US9640393B2 (en) | Substrate with crystallized silicon film and manufacturing method thereof | |
KR100425857B1 (en) | Method of crystallizing amorphous silicon thin film using crystallization inducing thin film with minimum thickness and concentration | |
KR100366960B1 (en) | silicon crystallization method | |
JP2000232065A (en) | Manufacture of semiconductor substrate, and manufacture of semiconductor substrate for liquid crystal display unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080704 |