JP2000068082A - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device

Info

Publication number
JP2000068082A
JP2000068082A JP22981398A JP22981398A JP2000068082A JP 2000068082 A JP2000068082 A JP 2000068082A JP 22981398 A JP22981398 A JP 22981398A JP 22981398 A JP22981398 A JP 22981398A JP 2000068082 A JP2000068082 A JP 2000068082A
Authority
JP
Japan
Prior art keywords
discharge lamp
voltage
lighting device
circuit
lamp lighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22981398A
Other languages
Japanese (ja)
Inventor
Shiyougo Ichimura
省互 一村
Hiroyuki Asano
寛之 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP22981398A priority Critical patent/JP2000068082A/en
Publication of JP2000068082A publication Critical patent/JP2000068082A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of the cataphoresis phenomenon in a discharge lamp lighting device using a voltage resonance type inverter circuit by mounting a DC voltage component control means for reducing the DC voltage component superposed on both ends of a discharge lamp to a degree which is substantially free of the cataphotoresis phenomenon. SOLUTION: A no-load detecting circuit composed of the resistances R1, R2, R3 and a voltage detecting part 2, is added to a one transistor-type inverter. By applying this structure, the DC voltage determined by the resistance values of the resistances R1, R2, R3 are superposed in the direction from a point (b) to a point (a), on both ends of a discharge lamp La. Meanwhile, when the on time of a switching element Q1 of which the on/off control is performed by an oscillation circuit 1 is longer than the off time, since the DC voltage component is superposed in the direction from a point (a) to a point (b) by the unbalance in the lamp voltage, the DC voltage component by a no-load detecting circuit is canceled, and the cataphoresis phenomenon can be inhibited.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、インバータ回路を
用いて放電灯を高周波点灯させる放電灯点灯装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting apparatus for lighting a discharge lamp at a high frequency using an inverter circuit.

【0002】[0002]

【従来の技術】従来、放電灯に高周波電圧を印加する放
電灯点灯装置には各種の構成が知られているが、図10
に示すような回路構成が広く採用されている。この放電
灯点灯装置は、交流電源Vsをフィルター回路FTを介
してダイオードブリッジよりなる整流器DBで全波整流
し、インバータ回路INVでDC−AC変換を行うもの
であって、インバータ回路INVの高周波出力を放電灯
Laに印加するものである。ここに、インバータ回路I
NVとしては、その電源となるコンデンサC1にインダ
クタLoとコンデンサCoの並列回路を介して接続され
たスイッチング素子Q1を備える。そして、インダクタ
LoとコンデンサCoの並列回路の両端間に負荷回路と
直流カット用のコンデンサC3の直列回路を接続した一
石式のものを採用している。負荷回路はインダクタL1
とコンデンサC2の直列共振回路を含み、その共振電圧
が放電灯Laに印加される。スイッチング素子Q1がバ
イポーラトランジスタ等である場合には、逆並列の回生
ダイオードDが必要となる。スイッチング素子Q1は発
振回路1の駆動信号によりオン区間、オフ区間を設定さ
れ、ドライブされる。スイッチング素子Q1はMOS−
FETでもよく、その場合、逆並列の回生ダイオードD
は素子に内蔵されているので、不要となる。
2. Description of the Related Art Various types of discharge lamp lighting devices for applying a high-frequency voltage to a discharge lamp have been known.
The circuit configuration shown in FIG. This discharge lamp lighting device performs full-wave rectification of an AC power supply Vs via a filter circuit FT with a rectifier DB composed of a diode bridge, and performs DC-AC conversion with an inverter circuit INV. Is applied to the discharge lamp La. Here, the inverter circuit I
The NV includes a switching element Q1 connected to a capacitor C1 serving as a power supply thereof via a parallel circuit of an inductor Lo and a capacitor Co. Then, a one-piece type in which a series circuit of a load circuit and a DC cut capacitor C3 is connected between both ends of a parallel circuit of an inductor Lo and a capacitor Co is adopted. The load circuit is inductor L1
And a series resonance circuit of a capacitor C2, and the resonance voltage is applied to the discharge lamp La. When the switching element Q1 is a bipolar transistor or the like, an antiparallel regenerative diode D is required. The switching element Q <b> 1 is set in an ON period and an OFF period by a drive signal of the oscillation circuit 1 and driven. Switching element Q1 is MOS-
FET may be used, in which case, an antiparallel regenerative diode D
Is unnecessary because it is built into the element.

【0003】ここで、スイッチング素子Q1はオン・オ
フにスイッチングされるのであるが、従来、そのデュー
ティには特に制限は無かった。むしろ、オン幅を変化さ
せることで製造工程での出力の調整に利用する場合、あ
るいは、整流器DBの出力である整流後電圧、あるいは
平滑電圧等を検出し、それをフィードバックあるいはフ
ィードフォワード等して、オン・デューティを変化さ
せ、電源電圧変動補償を行うことに利用する場合、さら
には、オン・デューティを変化させることで調光を行う
場合等、オン・デューティ制御を積極的に利用して何ら
かの効果を得る手法は従来良く用いられてきた。
Here, the switching element Q1 is switched on and off, but there has been no particular limitation on its duty in the past. Rather, when it is used for adjusting the output in the manufacturing process by changing the ON width, or after detecting the rectified voltage or the smoothed voltage which is the output of the rectifier DB, it is fed back or fed forward. If the on-duty control is used to change the on-duty to compensate for the power supply voltage fluctuation, or if the dimming is performed by changing the on-duty, etc. The method of obtaining the effect has been often used conventionally.

【0004】このように、一石式インバータ回路は放電
灯の安定器として、回路部品素子数が少なく、低コスト
で提供することができるので、図10に示す構成のイン
バータ回路INVが広く採用されている。
[0004] As described above, since the single-type inverter circuit can be provided as a ballast for a discharge lamp with a small number of circuit components and at low cost, the inverter circuit INV having the structure shown in FIG. I have.

【0005】[0005]

【発明が解決しようとする課題】一般に、蛍光灯のよう
な放電灯の両電極間に直流電圧を印加して点灯させる
と、陽極付近で輝度が低下する現象が知られている。こ
の現象は、放電灯内の水銀イオンが陰極側に集まること
に起因しており、電気泳動現象ないしカタホレシス現象
と呼ばれている。
It is generally known that when a direct current voltage is applied between both electrodes of a discharge lamp such as a fluorescent lamp and the lamp is turned on, the brightness decreases near the anode. This phenomenon is caused by mercury ions in the discharge lamp gathering on the cathode side, and is called an electrophoresis phenomenon or a cataphoresis phenomenon.

【0006】カタホレシス現象の発生を防止するには、
放電灯の両電極間に交流電圧を印加するのが有効である
と考えられてきた。ところが、近年のようにインバータ
回路を用いて放電灯を高周波で点灯させる技術が普及し
てくると、高周波交流電圧を放電灯に印加した場合に
も、カタホレシス現象の生じる場合があるということが
分かってきた。このようなカタホレシス現象は放電灯を
点灯させる環境温度が低いほど顕著になる。
In order to prevent the occurrence of the cataphoresis phenomenon,
It has been considered effective to apply an AC voltage between both electrodes of the discharge lamp. However, when the technology for lighting a discharge lamp at a high frequency using an inverter circuit as in recent years has become widespread, it has been found that even when a high-frequency AC voltage is applied to the discharge lamp, a cataphoresis phenomenon may occur. Have been. Such a cataphoresis phenomenon becomes more remarkable as the environmental temperature at which the discharge lamp is turned on is lower.

【0007】従来、放電灯負荷に用いるインバータ安定
器において、カタホレシス現象を発生させる要因がある
ことは推定されていたが、その要因は未解明であった。
その要因を明らかにし、それに基づいて高い精度・再現
率でカタホレシス現象を抑制するということが、本発明
の課題である。
Hitherto, it has been estimated that there is a factor that causes a cataphoresis phenomenon in an inverter ballast used for a discharge lamp load, but the factor has not been elucidated.
It is an object of the present invention to clarify the factors and suppress the cataphoresis phenomenon with high accuracy and reproducibility based on the factors.

【0008】[0008]

【課題を解決するための手段】以下、本発明技術の基礎
であり、今回解明したカタホレシス現象の発生のメカニ
ズムについて説明する。 <高周波点灯でのカタホレシス現象発生の原因の説明>
まず、駆動デューティ50:50の場合(基本的にはカ
タホレシス現象が発生しない場合)を説明する。説明を
簡単化するために、図11に示すような基本的なハーフ
ブリッジ式のインバータ点灯回路を考える。図中、C1
は平滑コンデンサ、C2は共振コンデンサ、C3は直流
カット用のコンデンサ、L1は共振インダクタ、Q1,
Q2はMOS−FETやトランジスタ等の半導体スイッ
チング素子であり、交互にオン/オフする。D1,D2
は回生ダイオードである。
The mechanism of the occurrence of the cataphoresis phenomenon, which is the basis of the technology of the present invention and is now clarified, will be described below. <Explanation of the cause of cataphoresis in high frequency lighting>
First, a case where the drive duty is 50:50 (basically, no cataphoresis phenomenon occurs) will be described. To simplify the description, consider a basic half-bridge type inverter lighting circuit as shown in FIG. In the figure, C1
Is a smoothing capacitor, C2 is a resonance capacitor, C3 is a DC cut capacitor, L1 is a resonance inductor, Q1,
Q2 is a semiconductor switching element such as a MOS-FET or a transistor, which is turned on / off alternately. D1, D2
Is a regenerative diode.

【0009】図12にスイッチング素子Q1,Q2の駆
動入力信号、放電灯Laのランプ電流Ila、ランプ電
圧Vlaの各波形を示す。図中、T1’はスイッチング
素子Q1の駆動入力信号のオン(Highレベル)区
間、T2’はスイッチング素子Q2の駆動入力信号のオ
ン(Highレベル)区間である。また、DT1はスイ
ッチング素子Q1の駆動入力信号の立ち下がりからスイ
ッチング素子Q2の駆動入力信号の立ち上がりまでのデ
ッドタイム、DT2はスイッチング素子Q2の駆動入力
信号の立ち下がりからスイッチング素子Q1の駆動入力
信号の立ち上がりまでのデッドタイムである。さらに、
T1はランプ電圧Vlaとランプ電流Ilaの正の半サ
イクルの区間、T2はランプ電圧Vlaとランプ電流I
laの負の半サイクルの区間である。Tは駆動周期であ
り、T=T1+T2=T1’+DT1+T2’+DT2
である。
FIG. 12 shows waveforms of a drive input signal of the switching elements Q1 and Q2, a lamp current Ila of the discharge lamp La, and a lamp voltage Vla. In the figure, T1 'is an ON (High level) section of the drive input signal of the switching element Q1, and T2' is an ON (High level) section of the drive input signal of the switching element Q2. DT1 is a dead time from the fall of the drive input signal of the switching element Q1 to the rise of the drive input signal of the switching element Q2, and DT2 is the dead time of the drive input signal of the switching element Q1 from the fall of the drive input signal of the switching element Q2. It is the dead time until the start. further,
T1 is a section of a positive half cycle of the lamp voltage Vla and the lamp current Ila, and T2 is a section of the lamp voltage Vla and the lamp current Ila.
This is a section of a negative half cycle of la. T is a driving cycle, and T = T1 + T2 = T1 '+ DT1 + T2' + DT2
It is.

【0010】ここで、スイッチング素子Q1,Q2が駆
動デューティ50:50で駆動されるならば、T1’=
T2’である。ランプ電流Iaにおいて、正の半サイク
ルT1と負の半サイクルT2は同じとなり(T1=T
2)、そのピーク値も同じ値となる。ランプ電流Ila
はこのように対称的な波形となり、ランプ電圧Vlaの
波形も同様となる。この点については問題なく、カタホ
レシス現象は基本的には発生しない。
Here, if the switching elements Q1 and Q2 are driven at a drive duty of 50:50, T1 '=
T2 '. In the lamp current Ia, the positive half cycle T1 and the negative half cycle T2 are the same (T1 = T
2), the peak value becomes the same value. Lamp current Ila
Has a symmetrical waveform like this, and the waveform of the lamp voltage Vla is also the same. There is no problem in this respect, and the cataphoresis phenomenon does not basically occur.

【0011】次に、スイッチング素子Q1,Q2がアン
バランスなデューティで駆動される場合を考える。図1
3にスイッチング素子Q1,Q2の駆動入力信号、放電
灯Laのランプ電流Ila、ランプ電圧Vlaの波形を
示す。ここで、スイッチング素子Q1,Q2がアンバラ
ンスなデューティで駆動されるならば、図13に示され
るようにT1’<T2’となる。すると、ランプ電流I
aにおいて正の半サイクルT1と負の半サイクルT2は
異なり(T1<T2)、そのピーク値は区間T1の方が
高くなる。ただし、直流カット用のコンデンサC3があ
るため、ランプ電流Ilaの波形がこのように非対称と
なってもその面積は同じとなる。(つまり、正方向と負
方向でやりとりされる電荷の総量は同じとなる。)
Next, consider a case where switching elements Q1 and Q2 are driven with an unbalanced duty. FIG.
3 shows waveforms of the drive input signals of the switching elements Q1 and Q2, the lamp current Ila of the discharge lamp La, and the lamp voltage Vla. Here, if the switching elements Q1 and Q2 are driven with an unbalanced duty, T1 ′ <T2 ′ as shown in FIG. Then, the lamp current I
In (a), the positive half cycle T1 and the negative half cycle T2 are different (T1 <T2), and the peak value thereof is higher in the section T1. However, since the DC cut capacitor C3 is provided, the area of the lamp current Ila is the same even if the waveform is asymmetric. (That is, the total amount of charge exchanged in the positive and negative directions is the same.)

【0012】次に、ランプ電圧Vlaの波形について考
える。ここで、放電灯の特性により区間T1とT2では
抵抗値が変化してしまう。ゆえに、ランプ電圧Vlaに
ついては、正の半サイクルT1と負の半サイクルT2と
では、ピーク値はもとより、面積も異なってしまう。面
積が異なるということは、平均値を取ると0にならない
ということである。ここで、平均値とはつまり直流電圧
のことである。
Next, consider the waveform of the lamp voltage Vla. Here, the resistance value changes in the sections T1 and T2 due to the characteristics of the discharge lamp. Therefore, regarding the lamp voltage Vla, not only the peak value but also the area differs between the positive half cycle T1 and the negative half cycle T2. The fact that the areas are different means that the average value does not become zero. Here, the average value is a DC voltage.

【0013】このように、インバータ安定器でスイッチ
ング素子Q1,Q2がアンバランスなデューティで駆動
される場合、放電灯の特性によって、ランプ電圧には直
流電圧が重畳されてしまう。以上が本発明の基礎となる
部分であり、今回我々にて解明した、カタホレシス現象
発生の原因の説明である。
When the switching elements Q1 and Q2 are driven with an unbalanced duty by the inverter ballast, a DC voltage is superimposed on the lamp voltage due to the characteristics of the discharge lamp. The above is the basic part of the present invention, which is the explanation of the cause of the occurrence of the cataphoresis phenomenon which we have elucidated this time.

【0014】<実機での検証>次に実機により検証した
波形に基づいて説明する。上述のように、ランプ電圧に
直流電圧成分が発生することは放電灯の特性に起因す
る。ゆえに、交流電力のみをやりとりすることを意図し
て、図14に示すように、絶縁トランスTfを介して共
振回路と負荷を接続する構成としても、同じ原理により
カタホレシス現象は発生してしまう。
<Verification on Actual Device> Next, a description will be given based on waveforms verified by the actual device. As described above, the generation of the DC voltage component in the lamp voltage is caused by the characteristics of the discharge lamp. Therefore, in order to exchange only AC power, a cataphoresis phenomenon occurs according to the same principle even when the resonance circuit and the load are connected via the insulating transformer Tf as shown in FIG.

【0015】図14は実機による検証に用いた試作品の
回路図である。図中、C1は平滑コンデンサ、C2は共
振コンデンサ、C3は直流カット用のコンデンサ、L1
は共振インダクタ、L2はチョッパー用インダクタ、Q
1,Q2はMOS−FETやトランジスタ等の半導体ス
イッチング素子であり、交互にオン/オフする。
FIG. 14 is a circuit diagram of a prototype used for verification by an actual machine. In the figure, C1 is a smoothing capacitor, C2 is a resonance capacitor, C3 is a DC cut capacitor, L1
Is a resonant inductor, L2 is a chopper inductor, Q
Reference numerals 1 and Q2 denote semiconductor switching elements such as MOS-FETs and transistors, which are turned on / off alternately.

【0016】この試作品の実機でのランプ電圧Vla及
びランプ電流Ilaの波形(周囲温度:−10℃)を図
15に示す。正側の頂上付近をA点、負側の頂上付近を
B点とし、これらの2点での放電灯等価抵抗値Rlaを
算出すると、 A点では、 Vla=98V、 Ila=200×26.0/10=
520mA ∴Rla=98/0.52≒188Ω B点では、 Vla=148V、Ila=200×32.0/10=
640mA ∴Rla=148/0.64≒231Ω となり、A点とB点では放電灯等価抵抗値Rlaに違い
がある。これは上に述べた現象発生の説明に合致する。
FIG. 15 shows waveforms (ambient temperature: -10 ° C.) of the lamp voltage Vla and the lamp current Ila in the actual machine of this prototype. When the vicinity of the top on the positive side is point A and the vicinity of the top on the negative side is point B, the discharge lamp equivalent resistance Rla at these two points is calculated. At point A, Vla = 98 V, Ila = 200 × 26.0. / 10 =
520 mA 点 Rla = 98 / 0.52 ≒ 188Ω At point B, Vla = 148 V, Ila = 200 × 32.0 / 10 =
640 mA ∴Rla = 148 / 0.64 ≒ 231 Ω, and there is a difference in the discharge lamp equivalent resistance Rla between the points A and B. This is consistent with the description of the phenomenon occurrence described above.

【0017】次に、低温(周囲温度:−10℃)での直
流重畳電圧を測定した。図15と図16は試作品のラン
プ電圧とランプ電流を示しており、図15はDC結合の
場合、図16はAC結合の場合である。ここで、DC結
合とAC結合の差がDC成分(=直流重畳成分)であ
る。この例ではランプ電圧とランプ電流の最大値と最小
値とに注目する。ランプ電圧の最大値、最小値には数V
の違いがあるが、ランプ電流のそれは全く同じ値であ
る。ここからランプ電圧には直流成分(=直流重畳電
圧)が乗るが、ランプ電流には直流成分はほぼ乗ってい
ないということが確かめられる。
Next, the DC superimposed voltage at a low temperature (ambient temperature: -10 ° C.) was measured. 15 and 16 show the lamp voltage and lamp current of the prototype, FIG. 15 shows the case of DC coupling, and FIG. 16 shows the case of AC coupling. Here, a difference between the DC coupling and the AC coupling is a DC component (= DC superimposed component). In this example, attention is paid to the maximum value and the minimum value of the lamp voltage and the lamp current. Several volts for maximum and minimum lamp voltage
However, the lamp current has exactly the same value. From this, it is confirmed that a DC component (= DC superimposed voltage) rides on the lamp voltage, but a DC component hardly appears on the lamp current.

【0018】図中の正方向(最大値)では8V、負方向
(最小値)では6Vの差がある。AC結合の場合とDC
結合の場合の波形を重ねて示した波形図が図17であ
る。このように、6〜8V程度の直流電圧が乗ること
で、ランプ電圧の波形は図中で下向きに平行移動したよ
うな波形となっている。
In the drawing, there is a difference of 8 V in the positive direction (maximum value) and 6 V in the negative direction (minimum value). AC coupling and DC
FIG. 17 is a waveform diagram in which the waveforms in the case of the combination are superimposed. As described above, when the DC voltage of about 6 to 8 V is applied, the waveform of the lamp voltage has a waveform as if translated downward in the drawing.

【0019】なお、以上では説明を容易にするために一
部分のみを見ている(最大値と最小値のみに注目してい
る)が、より正確に言えば、電源の半周期を含む形全体
で測定するべきであり、また、直流成分は平均値である
ので、各波形の平均値を観測し、その差分を取るといっ
た形で測定するべきである。以上を考慮した形で測定し
たものが図18の波形である。図中、(a)はDC結
合、(b)はAC結合の場合である。この例では、直流
重畳電圧は6.2Vということになる。
In the above description, only a part is viewed (only the maximum value and the minimum value are focused) for the sake of simplicity. More precisely, however, the whole shape including the half cycle of the power supply is used. It should be measured, and since the DC component is an average value, it should be measured by observing the average value of each waveform and taking the difference. FIG. 18 shows the waveform measured in consideration of the above. In the figure, (a) shows the case of DC coupling and (b) shows the case of AC coupling. In this example, the DC superimposed voltage is 6.2V.

【0020】次に、上記のようにして解明されたカタホ
レシス現象に対する抑制対策の技術を説明する。 <課題を解決するための具体的な技術の説明>インバー
タ回路によって高周波交流電圧に直流電圧が重畳される
ことが、以上のように説明されるならば、カタホレシス
現象発生のメカニズムは、インバータ回路がアンバラ
ンスにドライブされること、また、放電灯の特性によ
り、ランプ電圧に直流電圧が重畳されること、放電灯
が低温になることによって水銀蒸気圧が低下し、有効水
銀量(水銀蒸気として管内の発光に寄与する水銀原子)
も低下すること、という2つの要因が重なってカタホレ
シス現象が発生すると言える。
Next, a technique for suppressing the cataphoresis phenomenon clarified as described above will be described. <Description of specific technology to solve the problem> If the DC voltage is superimposed on the high-frequency AC voltage by the inverter circuit as described above, the mechanism of the cataphoresis phenomenon generation is as follows. Due to the unbalanced driving and the characteristics of the discharge lamp, the DC voltage is superimposed on the lamp voltage, and the temperature of the discharge lamp becomes low, causing the mercury vapor pressure to drop. Mercury atoms contributing to the emission of light)
It can be said that the cataphoresis phenomenon occurs due to the combination of the two factors that the cataphoresis phenomenon occurs.

【0021】よって、その対策としては上記2つの要因
が揃わないようにすればよい。インバータ照明器具を低
温環境で使用することは起こり得ることであり、その場
合、水銀蒸気圧が低下することは基本的には避けられな
いと考えられる。したがって、本課題への対策は、イン
バータ回路で発生し、放電灯に印加される高周波交流が
アンバランスでなく、直流電圧が重畳されないようにす
ればよい。
Therefore, as a countermeasure, it is only necessary to make the above two factors not uniform. It is possible that the inverter luminaire is used in a low-temperature environment, and in that case, it is considered that a decrease in mercury vapor pressure is basically unavoidable. Therefore, as a countermeasure against this problem, it is sufficient that the high-frequency AC generated in the inverter circuit and applied to the discharge lamp is not unbalanced and the DC voltage is not superimposed.

【0022】本発明で述べている、一石式やLプッシュ
プル式等、主スイッチング素子の電圧波形が正弦波状と
なる電圧共振型インバータ安定器は、主スイッチング素
子のOFF期間は電圧波形が0Vへ下がってくるまで次
のONサイクルに入れない。また、ON期間の設定も同
様に制約を受ける。これはOFF期間の電圧波形は、仮
に次のON信号がないとすると正弦波状に減衰していく
ため、ある程度、ON期間に主スイッチング素子から送
り込むエネルギーが必要だからである。よって、主スイ
ッチング素子のON期間もある幅に制約される。
In the voltage resonance type inverter ballast described in the present invention, in which the voltage waveform of the main switching element is a sine wave, such as the one-push type or the L push-pull type, the voltage waveform becomes 0 V during the OFF period of the main switching element. Do not enter the next ON cycle until it comes down. Also, the setting of the ON period is similarly restricted. This is because the voltage waveform in the OFF period attenuates in a sine wave shape if there is no next ON signal, so that energy to be sent from the main switching element during the ON period is required to some extent. Therefore, the ON period of the main switching element is also limited to a certain width.

【0023】これら電圧共振型インバータは上記のよう
に制御性が少ないと言えるが、一方で基本的にカタホレ
シス現象を起こしにくい。それはこれらの方式は、イン
バータの動作周期の決定において、共振条件により決定
される要因が強いため、デューティがアンバランスにな
りにくいからである。
Although it can be said that these voltage resonance type inverters have low controllability as described above, on the other hand, cataphoresis is basically unlikely to occur. This is because, in these methods, in determining the operation cycle of the inverter, the factors determined by the resonance conditions are strong, so that the duty is unlikely to be unbalanced.

【0024】例えば一石式インバータでは、主スイッチ
ング素子のOFF時間は、正弦波状に立ち上がるコレク
タ電圧(FETならドレイン電圧)の共振条件によって
決定される。正弦波状の電圧波形が0Vに落ち切るま
で、次のONサイクルに移行できないためである。この
ように、一石式インバータのOFF時の動作は主回路の
共振条件により決定されるため、ON時に共振回路に送
り込むエネルギーもある範囲に限定される。よって、O
N時間にも制約があり、基本的に放電灯での電圧・電流
波形のデューティは50%に近くなる。このように一石
式インバータは基本的にカタホレシス現象の発生を防止
するという観点からは、同現象を起こしにくい方式であ
ると言える。
For example, in a single inverter, the OFF time of the main switching element is determined by the resonance condition of a collector voltage (a drain voltage in the case of an FET) that rises in a sine wave shape. This is because it is not possible to shift to the next ON cycle until the sinusoidal voltage waveform falls to 0V. As described above, since the operation of the single-stone inverter at the time of OFF is determined by the resonance condition of the main circuit, the energy supplied to the resonance circuit at the time of ON is also limited to a certain range. Therefore, O
There is also a restriction on N time, and the duty of the voltage / current waveform in the discharge lamp is basically close to 50%. Thus, from the viewpoint of basically preventing the occurrence of the cataphoresis phenomenon, it can be said that the single-stone inverter is a system that is unlikely to cause the phenomenon.

【0025】Lプッシュプル式のインバータについても
同様に共振回路の条件によりランプ電圧・電流のデュー
ティが決定され、50%に近い範囲で動作する方式であ
るから、一石式インバータと同様、カタホレシス現象が
起こりにくい方式であると言える。
Similarly, the L-push-pull type inverter operates in a range close to 50% because the duty of the lamp voltage and current is determined by the condition of the resonance circuit. It can be said that it is a system that is unlikely to occur.

【0026】これら一石式、Lプッシュプル式など、共
振回路の条件により動作周期やデューティが言わば制限
されるインバータ方式は、カタホレシス現象を起こしに
くい方式ではあるが、常に必ず50%のデューティにな
るわけではない。また、直流重畳電圧が0Vとなるわけ
ではなく、微小なアンバランスは発生し得るものであ
る。
Inverter systems in which the operating cycle and duty are limited depending on the conditions of the resonance circuit, such as the single type and L push-pull type, are systems in which the cataphoresis phenomenon is unlikely to occur, but the duty is always 50%. is not. Further, the DC superimposed voltage does not always become 0 V, and a slight imbalance can occur.

【0027】これらのインバータ方式に上記カタホレシ
ス現象発生メカニズムの解明に基づく技術を付加するこ
とで、よりカタホレシス現象を発生させにくいインバー
タ安定器を実現することが出来る。それにより、より低
温環境に対応可能な安定器も提供できる。
By adding a technology based on elucidation of the above-described cataphoresis phenomenon generating mechanism to these inverter systems, it is possible to realize an inverter ballast that is less likely to generate a cataphoresis phenomenon. As a result, a ballast that can cope with a lower temperature environment can be provided.

【0028】その具体的な手段や考え方として、直流重
畳電圧をカタホレシス現象が発生しにくい、あるレベル
以下に設定する、あるいは、何らかの付加回路により逆
方向に直流電圧を重畳し、アンバランスによる直流電圧
を相殺する、等々の考え方がある。そのより具体的な説
明を以下の実施例で述べる。
As a specific means and concept, the DC superimposed voltage is set to a level lower than a certain level at which the cataphoresis phenomenon hardly occurs, or the DC voltage is superimposed in a reverse direction by some additional circuit, and the DC voltage due to imbalance is set. There is a way of thinking that cancels out. A more specific description will be given in the following examples.

【0029】[0029]

【発明の実施の形態】(実施例1)図1は本発明の実施
例1の回路図を示す。従来例の一石式インバータに、抵
抗R1,R2,R3と電圧検出部2とから構成される無
負荷検出回路を付加したものである。このような構成と
することにより、放電灯Laの両端には点bから点aの
方向に抵抗R1,R2,R3の抵抗値によって決まる直
流電圧が重畳される。一方、発振回路1によりオン・オ
フ制御されるスイッチング素子Q1のオン時間がオフ時
間よりも長い場合、ランプ電圧のアンバランスによって
点aから点bの方向に直流電圧成分が重畳されるので、
無負荷検出回路による直流電圧成分と打ち消し合うこと
となり、カタホレシス現象が抑制される。
(Embodiment 1) FIG. 1 shows a circuit diagram of Embodiment 1 of the present invention. This is an example in which a no-load detection circuit including resistors R1, R2, and R3 and a voltage detection unit 2 is added to a conventional single-type inverter. With this configuration, a DC voltage determined by the resistance values of the resistors R1, R2, and R3 is superimposed on both ends of the discharge lamp La in the direction from the point b to the point a. On the other hand, if the ON time of the switching element Q1 that is turned on and off by the oscillation circuit 1 is longer than the OFF time, a DC voltage component is superimposed in the direction from the point a to the point b due to the imbalance of the lamp voltage.
The DC voltage component by the no-load detection circuit is canceled, and the cataphoresis phenomenon is suppressed.

【0030】(実施例2)図2は本発明の実施例2を示
す。図1に示した実施例1と異なる点は、無負荷検出回
路の代わりに、インバータの動作により放電灯Laの両
端に発生する直流電圧成分の発生方向と逆向きに同等の
電圧値の電池Eを放電灯Laと並列に接続した点であ
る。このような構成にすることにより、発振回路の出力
電圧のデューティがややアンバランスで直流電圧成分が
重畳されるような条件であっても、電池Eにより逆方向
の直流電圧を印加することにより、放電灯Laの両端に
は直流電圧成分が印加されないことになるので、カタホ
レシス現象の発生を抑制することができる。
(Embodiment 2) FIG. 2 shows Embodiment 2 of the present invention. The difference from the first embodiment shown in FIG. 1 is that instead of the no-load detection circuit, a battery E having a voltage value equivalent to the direction of generation of the DC voltage component generated at both ends of the discharge lamp La by the operation of the inverter is opposite. Is connected in parallel with the discharge lamp La. With such a configuration, even if the duty of the output voltage of the oscillation circuit is slightly unbalanced and the DC voltage component is superimposed, by applying the DC voltage in the opposite direction by the battery E, Since no DC voltage component is applied to both ends of the discharge lamp La, the occurrence of the cataphoresis phenomenon can be suppressed.

【0031】(実施例3)本発明の実施例3の回路構成
は図10(従来例)と同じである。本実施例では、発振
回路1の出力電圧波形のデューティを、放電灯Laの両
端に発生する直流電圧成分が5V以下となるように設定
することを特徴とするものである。このように設定する
ことにより、発振回路の出力電圧波形のデューティが5
0%に近い範囲で動作する一石式インバータにおいて、
カタホレシス現象をほぼ完全に抑制することができる。
(Embodiment 3) The circuit configuration of Embodiment 3 of the present invention is the same as that of FIG. 10 (conventional example). The present embodiment is characterized in that the duty of the output voltage waveform of the oscillation circuit 1 is set so that the DC voltage component generated at both ends of the discharge lamp La is 5 V or less. With this setting, the duty of the output voltage waveform of the oscillation circuit is 5
In a one-stone inverter that operates in a range close to 0%,
The cataphoresis phenomenon can be almost completely suppressed.

【0032】(実施例4)図3は本発明の実施例4を示
す。本実施例では従来例の一石式インバータに、ランプ
電圧の正側および負側の各サイクルにおける電圧を検出
するための検出手段3a,3bと、それぞれ検出した電
圧の差分を求めるための差動アンプ4から構成される検
出回路と、そのように検出した直流電圧に基づいて放電
灯Laの両端に発生する直流電圧成分が0となるように
発振回路1の出力電圧波形のデューティを制御する制御
回路5が付加されたものである。このような構成とする
ことにより、負荷変動や周囲温度の変化があってもカタ
ホレシス現象の発生を完全に抑制することができる。
(Embodiment 4) FIG. 3 shows Embodiment 4 of the present invention. In the present embodiment, detecting means 3a and 3b for detecting the voltage in each of the positive and negative cycles of the lamp voltage and a differential amplifier for obtaining a difference between the detected voltages are provided in a conventional single-type inverter. And a control circuit for controlling the duty of the output voltage waveform of the oscillation circuit 1 so that the DC voltage component generated at both ends of the discharge lamp La becomes zero based on the DC voltage detected as described above. 5 is added. With such a configuration, the occurrence of the cataphoresis phenomenon can be completely suppressed even if there is a load change or a change in the ambient temperature.

【0033】(実施例5)本発明の実施例5の回路構成
は図10(従来例)と同じである。本実施例では、放電
灯点灯時の周囲温度の変化によってスイッチング素子Q
1の温度特性により発振回路1のデューティが変動する
ことに着目して、その温度特性により変化するデューテ
ィを−10℃〜0℃の間で50%となるように設定する
ものである。このように設定することにより、低温時
(−10℃〜0℃)においてカタホレシス現象の発生を
抑制することができる。
(Embodiment 5) The circuit configuration of Embodiment 5 of the present invention is the same as that of FIG. 10 (conventional example). In the present embodiment, the switching element Q
Paying attention to the fact that the duty of the oscillation circuit 1 fluctuates due to the temperature characteristic 1, the duty fluctuating according to the temperature characteristic is set to be 50% between -10 ° C and 0 ° C. With such a setting, it is possible to suppress the occurrence of the cataphoresis phenomenon at a low temperature (−10 ° C. to 0 ° C.).

【0034】(実施例6)図4は本発明の実施例6を示
す。本実施例は、電源ON/OFF毎に発振回路1の出
力信号のHighレベルとLowレベルを入れ換える機
能を持った制御回路6を付加した点を特徴とする。この
ような構成にすることにより、電源ON/OFF毎に放
電灯Laの両端に発生する直流電圧成分の向きが反転す
るため、カタホレシス現象の発生までの時間を稼ぐこと
ができる。
(Embodiment 6) FIG. 4 shows Embodiment 6 of the present invention. The present embodiment is characterized in that a control circuit 6 having a function of exchanging a High level and a Low level of the output signal of the oscillation circuit 1 every time the power is turned ON / OFF is added. With such a configuration, the direction of the DC voltage component generated at both ends of the discharge lamp La is inverted each time the power is turned ON / OFF, so that it is possible to increase the time until the occurrence of the cataphoresis phenomenon.

【0035】(実施例7)図5は本発明の実施例7を示
す。本実施例は、発振回路1がコンデンサCtとサーミ
スタRtの並列回路とドライブ回路10から構成されて
いることを特徴とする。このコンデンサCtとサーミス
タRtの並列回路は、発振回路1の出力電圧波形のパル
ス幅を決定するものである。サーミスタRtの温度特性
による抵抗値の変化により、図6に示すように、低温下
では常温時に比べて発振回路1の出力電圧波形のデュー
ティが小さくなるように制御し、−10℃におけるデュ
ーティdを45≦d≦55の範囲に制限することによ
り、−10℃において放電灯Laの両端に発生する直流
電圧成分をある程度小さくすることができる。したがっ
て、カタホレシス現象の発生の度合いを緩和することが
できる。
(Embodiment 7) FIG. 5 shows Embodiment 7 of the present invention. The present embodiment is characterized in that the oscillation circuit 1 includes a parallel circuit of a capacitor Ct and a thermistor Rt and a drive circuit 10. The parallel circuit of the capacitor Ct and the thermistor Rt determines the pulse width of the output voltage waveform of the oscillation circuit 1. As shown in FIG. 6, the duty of the output voltage waveform of the oscillation circuit 1 is controlled to be smaller at low temperatures than at room temperature, and the duty d at −10 ° C. is controlled by a change in resistance due to the temperature characteristics of the thermistor Rt, as shown in FIG. By limiting the range to 45 ≦ d ≦ 55, the DC voltage component generated at both ends of the discharge lamp La at −10 ° C. can be reduced to some extent. Therefore, the degree of occurrence of the cataphoresis phenomenon can be reduced.

【0036】(実施例8)図7は本発明の実施例8を示
す。本実施例は、従来の一石式インバータにダイオード
D8,D9、抵抗R4,R5、コンデンサC7、デュー
ティ制御回路7より構成されるフィードフォワード回路
を付加し、発振回路1の出力電圧のデューティdが電源
周期の1サイクル内でd>50となる領域とd<50と
なる領域を併せ持つように制御することを特徴とするも
のである。さらに詳しく説明すると、デューティ制御回
路7の検出電圧は全波整流電圧波形であり、一定ではな
いので、電源1サイクル内で発振回路1の出力電圧波形
は一定とならず、d>50となる領域とd<50となる
領域を併せ持つことが可能である。このように制御する
ことにより、電源1サイクル内において放電灯Laの両
端に発生する直流電圧成分はある程度相殺されることに
なり、カタホレシス現象の発生を抑制することができ
る。
(Eighth Embodiment) FIG. 7 shows an eighth embodiment of the present invention. In this embodiment, a feedforward circuit including diodes D8 and D9, resistors R4 and R5, a capacitor C7 and a duty control circuit 7 is added to the conventional single-type inverter, and the duty d of the output voltage of the It is characterized in that control is performed so as to have both an area where d> 50 and an area where d <50 within one cycle of the cycle. More specifically, since the detection voltage of the duty control circuit 7 is a full-wave rectified voltage waveform and is not constant, the output voltage waveform of the oscillation circuit 1 does not become constant within one cycle of the power supply, and d> 50. And d <50. By performing such control, the DC voltage components generated at both ends of the discharge lamp La in one cycle of the power supply are offset to some extent, and the occurrence of the cataphoresis phenomenon can be suppressed.

【0037】(実施例9)本発明の実施例9の回路構成
は図10(従来例)と同じである。本実施例では、定格
動作時の発振回路1の出力電圧波形のデューティdを、
d≦55とすることにより、放電灯の両端に発生する直
流電圧成分を低減し、カタホレシス現象の発生を抑制す
るものである。
(Embodiment 9) The circuit configuration of Embodiment 9 of the present invention is the same as that of FIG. 10 (conventional example). In this embodiment, the duty d of the output voltage waveform of the oscillation circuit 1 during the rated operation is
By setting d ≦ 55, the DC voltage component generated at both ends of the discharge lamp is reduced, and the occurrence of the cataphoresis phenomenon is suppressed.

【0038】(実施例10)図8は本発明の実施例10
である。ここに示す回路は、一石式インバータ回路であ
る。C1は平滑コンデンサ、C2は共振コンデンサ、C
3は直流カット用のコンデンサ、L1は共振インダク
タ、Q1はMOS−FET、トランジスタ等の半導体ス
イッチング素子であり、発振回路1により駆動され、交
互にオン/オフする。Dは回生ダイオードである。電源
となる平滑コンデンサC1にはインダクタLoとコンデ
ンサCoの並列回路がスイッチング素子Q1を介して接
続される。Laは放電灯である。
(Embodiment 10) FIG. 8 shows Embodiment 10 of the present invention.
It is. The circuit shown here is a one-piece inverter circuit. C1 is a smoothing capacitor, C2 is a resonance capacitor, C
Reference numeral 3 denotes a DC cut capacitor, L1 denotes a resonance inductor, and Q1 denotes a semiconductor switching element such as a MOS-FET or a transistor, which is driven by the oscillation circuit 1 and turned on / off alternately. D is a regenerative diode. A parallel circuit of an inductor Lo and a capacitor Co is connected to a smoothing capacitor C1 serving as a power supply via a switching element Q1. La is a discharge lamp.

【0039】インバータ回路のスイッチング素子Q1の
駆動信号の発生は他励方式でも自励他制方式でもよい。
スイッチング素子Q1の駆動信号を与える発振回路1に
おいて、Ctは外付けのタイマーコンデンサ、Rは外付
けのタイマー用抵抗、NTCは負の温度特性を持つサー
ミスタである。発振回路1が作る駆動周波数は、コンデ
ンサCt、抵抗R、サーミスタNTCより成るタイマー
回路により決定される。ここで、低温時にはサーミスタ
NTCの抵抗値が増大するので、回路の時定数が大きく
なり、駆動周波数は低温になるにつれて低くなってい
く。放電灯Laの温度特性により低温時は常温時に比べ
て出力が低下するが、本実施例により負荷回路に供給さ
れる電力は低温時には本発明が付加されない場合よりも
大きくなる。それにより、放電灯に直流電圧成分がある
程度重畳されていても、その電圧によって発生するカタ
ホレシス現象を抑制できる程度まで放電灯の温度を上昇
させることができる。
The generation of the drive signal for the switching element Q1 of the inverter circuit may be a separately excited system or a self-excited another system.
In the oscillation circuit 1 that supplies a drive signal for the switching element Q1, Ct is an external timer capacitor, R is an external timer resistor, and NTC is a thermistor having a negative temperature characteristic. The drive frequency generated by the oscillation circuit 1 is determined by a timer circuit including a capacitor Ct, a resistor R, and a thermistor NTC. Here, at low temperatures, the resistance value of the thermistor NTC increases, so that the time constant of the circuit increases, and the driving frequency decreases as the temperature decreases. Due to the temperature characteristics of the discharge lamp La, the output is lower at low temperatures than at room temperature, but the power supplied to the load circuit according to the present embodiment is higher at low temperatures than when the present invention is not added. Thereby, even if the DC voltage component is superimposed to some extent on the discharge lamp, the temperature of the discharge lamp can be increased to such an extent that the cataphoresis phenomenon generated by the voltage can be suppressed.

【0040】カタホレシス現象を発生させる原因は、水
銀蒸気圧の低下と、放電灯に直流電圧が重畳されること
の両方の要因が揃うことである。本実施例はこのうちの
前者の要因(水銀蒸気圧の低下)を取り除く方向に作用
し、カタホレシス現象の発生を防ぐ。本発明により上昇
する温度変化分が大きければ、より大きい直流電圧が重
畳されていたとしてもカタホレシス現象の発生を抑制で
きるのである。
The cause of the cataphoresis phenomenon is that both the reduction of the mercury vapor pressure and the superposition of the DC voltage on the discharge lamp are the same. The present embodiment acts in the direction of removing the former factor (drop of mercury vapor pressure), and prevents the occurrence of the cataphoresis phenomenon. According to the present invention, if the temperature change that increases is large, the occurrence of the cataphoresis phenomenon can be suppressed even when a larger DC voltage is superimposed.

【0041】(実施例11)図9は本発明の実施例11
である。ここに示す回路は、一石式インバータ回路であ
る。C1は平滑コンデンサ、C2は共振コンデンサ、C
3は直流カット用のコンデンサ、L1は共振インダク
タ、Q1はMOS−FET、トランジスタ等の半導体ス
イッチング素子であり、インバータ制御回路9により駆
動され、交互にON/OFFする。Dは回生ダイオー
ド、Laは放電灯である。スイッチング素子Q1の制御
方式は他励方式でも自励他制方式でもよい。Thは周囲
温度を検出するためのサーミスタであり、インバータ制
御回路9に接続されている。
(Embodiment 11) FIG. 9 shows Embodiment 11 of the present invention.
It is. The circuit shown here is a one-piece inverter circuit. C1 is a smoothing capacitor, C2 is a resonance capacitor, C
Reference numeral 3 denotes a DC cut capacitor, L1 denotes a resonance inductor, and Q1 denotes a semiconductor switching element such as a MOS-FET or a transistor. The semiconductor switching element is driven by an inverter control circuit 9 and is turned ON / OFF alternately. D is a regenerative diode, and La is a discharge lamp. The control method of the switching element Q1 may be a separately excited method or a self-excited another control method. Th is a thermistor for detecting an ambient temperature, and is connected to the inverter control circuit 9.

【0042】図9の回路では、調光信号受信部8が外部
からの調光信号を受けて、インバータ制御回路9からス
イッチング素子Q1への駆動信号を変化させている。調
光の度合いが深くなり、放電灯Laから出力される光束
を減少させるために、駆動信号のデューティはアンバラ
ンスに制御される。インバータ制御回路9では、サーミ
スタThと抵抗の直列回路に一定電圧を印加し、そのサ
ーミスタThの両端電圧をあるしきい値と比較すること
により、周囲温度の低下を検出する。そして低温時には
外部からの調光信号をカットあるいはある一定限度まで
に制限することにより、低温による水銀蒸気圧の低下、
並びに調光によるアンバランス動作によってカタホレシ
ス現象の発生原因である放電灯への直流電圧の重畳とい
う両方の要因について、それぞれカタホレシス現象を防
止できる方向に作用する。すなわち、低温環境下におけ
るアンバランスなデューティによる深調光というカタホ
レシス現象に関する最も厳しい条件では、放電灯からの
光束は非常に低下するが、本実施例ではこの状態を避
け、低温時においても放電灯からの光出力の維持を行う
ように制御するものである。
In the circuit shown in FIG. 9, the dimming signal receiving section 8 receives a dimming signal from the outside and changes the drive signal from the inverter control circuit 9 to the switching element Q1. The duty of the drive signal is controlled to be unbalanced in order to increase the degree of dimming and reduce the luminous flux output from the discharge lamp La. In the inverter control circuit 9, a constant voltage is applied to a series circuit of the thermistor Th and the resistor, and the voltage between both ends of the thermistor Th is compared with a certain threshold value, thereby detecting a decrease in the ambient temperature. At low temperatures, the dimming signal from the outside is cut or limited to a certain limit to reduce the mercury vapor pressure due to low temperatures,
In addition, the unbalance operation due to dimming acts on both of the factors of the superposition of the DC voltage on the discharge lamp, which is the cause of the cataphoresis phenomenon, in such a direction that the cataphoresis phenomenon can be prevented. That is, under the strictest conditions relating to the cataphoresis phenomenon of deep dimming due to unbalanced duty in a low-temperature environment, the luminous flux from the discharge lamp is extremely reduced. The control is performed so as to maintain the light output from the light source.

【0043】[0043]

【発明の効果】本発明によれば、1石式インバータや、
Lプッシュプルインバータなどのように、主スイッチン
グ素子に正弦波状の共振電圧が印加される電圧共振型イ
ンバータ回路を用いた放電灯点灯装置において、放電灯
の両端に重畳される直流電圧成分を実質的にカタホレシ
ス現象が発生しない程度まで減少させる直流電圧成分抑
制手段、あるいは放電灯に発生している直流電圧成分に
よりカタホレシス現象が実質的に発生しない程度まで放
電灯の温度を上昇させる放電灯温度上昇手段を付加した
ので、カタホレシス現象の発生を防止できるという効果
がある。
According to the present invention, a one-stone inverter,
In a discharge lamp lighting device using a voltage resonance type inverter circuit in which a sinusoidal resonance voltage is applied to a main switching element such as an L push-pull inverter, a DC voltage component superimposed on both ends of the discharge lamp is substantially reduced. DC voltage component suppressing means for reducing the cataphoresis phenomenon to the extent that cataphoresis does not occur, or discharge lamp temperature increasing means for increasing the temperature of the discharge lamp to such an extent that the cataphoresis phenomenon does not substantially occur due to the DC voltage component occurring in the discharge lamp Has the effect that the occurrence of the cataphoresis phenomenon can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の実施例2の回路図である。FIG. 2 is a circuit diagram according to a second embodiment of the present invention.

【図3】本発明の実施例4の回路図である。FIG. 3 is a circuit diagram of a fourth embodiment of the present invention.

【図4】本発明の実施例6の回路図である。FIG. 4 is a circuit diagram of a sixth embodiment of the present invention.

【図5】本発明の実施例7の回路図である。FIG. 5 is a circuit diagram of a seventh embodiment of the present invention.

【図6】本発明の実施例7の動作説明図である。FIG. 6 is an operation explanatory view of Embodiment 7 of the present invention.

【図7】本発明の実施例8の回路図である。FIG. 7 is a circuit diagram of an eighth embodiment of the present invention.

【図8】本発明の実施例10の回路図である。FIG. 8 is a circuit diagram according to a tenth embodiment of the present invention.

【図9】本発明の実施例11の回路図である。FIG. 9 is a circuit diagram of an eleventh embodiment of the present invention.

【図10】従来例の回路図である。FIG. 10 is a circuit diagram of a conventional example.

【図11】従来例の問題点を説明するための回路図であ
る。
FIG. 11 is a circuit diagram for explaining a problem of the conventional example.

【図12】図11に示す従来回路の正負対称駆動時の動
作波形図である。
FIG. 12 is an operation waveform diagram of the conventional circuit shown in FIG. 11 at the time of positive / negative symmetric drive.

【図13】図11に示す従来回路の正負非対称駆動時の
動作波形図である。
13 is an operation waveform diagram of the conventional circuit shown in FIG. 11 at the time of positive / negative asymmetric drive.

【図14】従来例の問題点を検証するために用いた実機
の回路図である。
FIG. 14 is a circuit diagram of an actual device used to verify a problem of the conventional example.

【図15】図14に示す従来回路の動作波形を直流結合
で測定した波形図である。
FIG. 15 is a waveform diagram of an operation waveform of the conventional circuit shown in FIG. 14 measured by DC coupling.

【図16】図14に示す従来回路の動作波形を交流結合
で測定した波形図である。
FIG. 16 is a waveform chart of an operation waveform of the conventional circuit shown in FIG. 14 measured by AC coupling.

【図17】図15の波形図と図16の波形図を重ね合わ
せて示した波形図である。
17 is a waveform diagram in which the waveform diagram of FIG. 15 and the waveform diagram of FIG. 16 are superimposed.

【図18】図14に示す従来回路の動作波形の平均値を
求めるための波形図である。
18 is a waveform chart for calculating an average value of operation waveforms of the conventional circuit shown in FIG.

【符号の説明】[Explanation of symbols]

Q1 スイッチング素子 La 放電灯 L1 共振インダクタ C1 平滑コンデンサ C2 共振コンデンサ C3 結合コンデンサ(直流カット用コンデンサ) DB 整流器 Q1 Switching element La Discharge lamp L1 Resonant inductor C1 Smoothing capacitor C2 Resonant capacitor C3 Coupling capacitor (DC cut capacitor) DB Rectifier

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K072 AA02 BA03 BB01 BC01 CA01 DB03 DC02 DD04 EA02 EB01 EB04 EB05 GA01 GA03 GB04 GC01 GC04 HA10 HB03  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3K072 AA02 BA03 BB01 BC01 CA01 DB03 DC02 DD04 EA02 EB01 EB04 EB05 GA01 GA03 GB04 GC01 GC04 HA10 HB03

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 主スイッチング素子に正弦波状の共振
電圧が印加される電圧共振型インバータ回路を用いた放
電灯点灯装置において、放電灯の両端に重畳される直流
電圧成分を実質的にカタホレシス現象が発生しない程度
まで減少させる直流電圧成分抑制手段を付加したことを
特徴とする放電灯点灯装置。
In a discharge lamp lighting device using a voltage resonance type inverter circuit in which a sinusoidal resonance voltage is applied to a main switching element, a DC voltage component superimposed on both ends of the discharge lamp substantially causes a cataphoresis phenomenon. A discharge lamp lighting device characterized by adding DC voltage component suppressing means for reducing the voltage to a level that does not occur.
【請求項2】 主スイッチング素子に正弦波状の共振
電圧が印加される電圧共振型インバータ回路を用いた放
電灯点灯装置において、放電灯に発生している直流電圧
成分によりカタホレシス現象が実質的に発生しない程度
まで放電灯の温度を上昇させる放電灯温度上昇手段を付
加したことを特徴とする放電灯点灯装置。
2. A discharge lamp lighting device using a voltage resonance type inverter circuit in which a sinusoidal resonance voltage is applied to a main switching element, a cataphoresis phenomenon substantially occurs due to a DC voltage component generated in the discharge lamp. A discharge lamp lighting device characterized by adding a discharge lamp temperature increasing means for increasing the temperature of the discharge lamp to such an extent that the temperature does not increase.
【請求項3】 請求項1において、主スイッチング素
子のデューティが55%以下に抑制して制御されている
ことを特徴とする放電灯点灯装置。
3. The discharge lamp lighting device according to claim 1, wherein the duty of the main switching element is controlled to be 55% or less.
【請求項4】 請求項1において、電源周期の1サイ
クル内において、主スイッチング素子のデューティが5
0%以上の箇所と50%以下の箇所があることを特徴と
する放電灯点灯装置。
4. The power supply according to claim 1, wherein the duty of the main switching element is 5 within one cycle of the power supply cycle.
A discharge lamp lighting device characterized in that there are 0% or more places and 50% or less places.
【請求項5】 請求項1において、主電源がオンオフ
される毎に、放電灯の両端に重畳される直流電圧成分の
極性を入れ換えることを特徴とする放電灯点灯装置。
5. The discharge lamp lighting device according to claim 1, wherein the polarity of the DC voltage component superimposed on both ends of the discharge lamp is switched every time the main power supply is turned on and off.
【請求項6】 請求項1において、主スイッチング素
子のデューティが略50%となる動作点を0℃〜−10
℃の間に設定していることを特徴とする放電灯点灯装
置。
6. The operating point according to claim 1, wherein the operating point at which the duty of the main switching element is approximately 50% is 0 ° C. to −10 ° C.
A discharge lamp lighting device characterized in that the temperature is set between ℃.
【請求項7】 請求項1において、−10℃において
主スイッチング素子のデューティが45%〜55%であ
り、かつデューティが正の温度特性を有することを特徴
とする放電灯点灯装置。
7. The discharge lamp lighting device according to claim 1, wherein the duty of the main switching element is −45% to 55% at −10 ° C., and the duty has a positive temperature characteristic.
【請求項8】 請求項1において、インバータ回路に
より放電灯の両端に重畳された直流電圧成分と逆向きに
直流電圧を重畳する回路を付加したことを特徴とする放
電灯点灯装置。
8. The discharge lamp lighting device according to claim 1, further comprising a circuit for superimposing a DC voltage in a direction opposite to a DC voltage component superimposed on both ends of the discharge lamp by an inverter circuit.
【請求項9】 請求項1において、インバータ回路に
より放電灯の両端に重畳された直流電圧成分を5V以下
としたことを特徴とする放電灯点灯装置。
9. The discharge lamp lighting device according to claim 1, wherein a DC voltage component superimposed on both ends of the discharge lamp by the inverter circuit is set to 5 V or less.
【請求項10】 請求項1において、カタホレシス現
象の発生原因となる温度低下または放電灯の両端に重畳
された直流電圧成分の増加を検出する手段と、検出され
た温度低下または直流電圧成分の増加をカタホレシス現
象を抑制する方向に補正する手段を設けたことを特徴と
する放電灯点灯装置。
10. A means for detecting a temperature decrease or an increase in a DC voltage component superimposed on both ends of a discharge lamp, which causes a cataphoresis phenomenon, and a detected temperature decrease or an increase in the DC voltage component. Discharge lamp lighting device, characterized in that a means for compensating for the cataphoresis phenomenon is provided.
JP22981398A 1998-08-14 1998-08-14 Discharge lamp lighting device Pending JP2000068082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22981398A JP2000068082A (en) 1998-08-14 1998-08-14 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22981398A JP2000068082A (en) 1998-08-14 1998-08-14 Discharge lamp lighting device

Publications (1)

Publication Number Publication Date
JP2000068082A true JP2000068082A (en) 2000-03-03

Family

ID=16898079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22981398A Pending JP2000068082A (en) 1998-08-14 1998-08-14 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP2000068082A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313190A (en) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd Discharge lamp lighting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313190A (en) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd Discharge lamp lighting device
JP4505942B2 (en) * 2000-04-28 2010-07-21 パナソニック電工株式会社 Discharge lamp lighting device

Similar Documents

Publication Publication Date Title
US6834002B2 (en) Power factor correction circuit
JP3882156B2 (en) Discharge lamp lighting device
JP3443654B2 (en) Voltage resonance type inverter circuit
CN106028496B (en) LED lighting device and LED illumination device
JPH0992483A (en) High-intensity discharge lamp lighting device
JPH08506931A (en) Electronic ballast with two transistors and two transformers
US7368879B2 (en) Pendulum resonant converter and method
JP3654089B2 (en) Power supply
JP2001357993A (en) Discharge lamp lighting device
US7145293B2 (en) Electronic ballast having resonance excitation for generating a transfer voltage
JP3738712B2 (en) High pressure discharge lamp lighting device
US7078868B2 (en) DC—DC converter and device for operation of a high pressure discharge lamp using said converter
EP1466507A2 (en) Improved high-frequency electronic ballast
JP2004039336A (en) Piezoelectric inverter for cold-cathode tube
CN108337795B (en) Two-stage low-frequency square wave electronic ballast
JPH06327247A (en) High-power-factor power supply device
JP2000068082A (en) Discharge lamp lighting device
US20040251853A1 (en) Full wave sense amplifier and discharge lamp inverter incorporating the same
JP2009037859A (en) Power source for fluorescent tube, back-light
JP3814770B2 (en) Discharge lamp lighting device
JP3881387B2 (en) High power factor high intensity discharge lamp lighting device
JPH01294398A (en) Electric discharge lamp lighting device
JPH07302688A (en) High intensity discharge lamp lighting device
JP3928256B2 (en) Discharge lamp lighting device
JP2000012260A (en) Discharge lamp lighting device