JP2000056993A5 - - Google Patents

Claims (5)

1. キャッシュメモリを有する外部記憶装置のコントローラのキャッシュメモリ制御方法であって、
   前記キャッシュメモリを複数のセグメントに分割し、該各セグメントに上位装置から該外部記憶装置に対して発行されるリード・ライトコマンドの１ブロック以上のアクセス範囲が連続している各スレッドを割当て、同時に動作する前記スレッドの数が減少したとき、前記キャッシュメモリのセグメントの統合を行い、各スレッドに対するキャッシュヒット性能を向上することを特徴とするキャッシュメモリ制御方法。
2. キャッシュメモリを有する外部記憶装置のコントローラのキャッシュメモリ制御方法であって、
   前記キャッシュメモリを複数のセグメントに分割し、該各セグメントに上位装置から該外部記憶装置に対して発行されるリード・ライトコマンドの１ブロック以上のアクセス範囲が連続している各スレッドを割当て、同時に動作する前記スレッドの数が増加したとき、前記キャッシュメモリのセグメントの分割を行い、各スレッドに対するキャッシュヒット性能を向上することを特徴とするキャッシュメモリ制御方法。
3. 請求項１または請求項２記載のキャッシュメモリ制御方法において、
   前記外部記憶装置のパワーオン時またはリセット時に、キャッシュメモリのセグメントへの分割数を初期分割数に戻すことを特徴とするキャッシュメモリ制御方法。
4. キャッシュメモリを有する外部記憶装置のコントローラのキャッシュメモリ制御方法であって、
   前記コントローラは、前記キャッシュメモリを複数のセグメントに分割し、該各セグメントに上位装置から該外部記憶装置に対して発行されるリード・ライトコマンドの１ブロック以上のアクセス範囲が連続している各スレッドを割当て、
   前記コントローラのメモリには、前記セグメントが割り当てられる複数のエントリを有し、キャッシュメモリ分割数に対応する数のエントリを有し、各エントリにセグメント割当て状態、サイズ、キャッシュメモリアドレス範囲、論理アドレス範囲、未更新回数の各欄を有するキャッシュメモリ管理テーブルを設定し、
   エントリに割当てたセグメントの未更新回数が予め指定された未更新回数を越えたセグメントがあるか否かの判定をし、越えたセグメントがある場合に、該セグメントと該セグメントと対で分割されたセグメント（以下、分割セグメント）の両セグメントの統合を行い、
   該セグメントが割当てられたエントリのセグメント割当て状態を空き状態に、サイズを前記両セグメントのサイズの合計に、キャッシュメモリアドレス範囲を前記両セグメント全体のキャッシュメモリアドレス範囲に更新し、
   前記分割セグメントが割当てられたエントリのセグメント割当て状態を無し状態に更新することを特徴とするキャッシュメモリ制御方法。
5. キャッシュメモリを有する外部記憶装置のコントローラのキャッシュメモリ制御方法であって、
   前記コントローラは、前記キャッシュメモリを複数のセグメントに分割し、該各セグメントに上位装置から該外部記憶装置に対して発行されるリード・ライトコマンドの１ブロック以上のアクセス範囲が連続している各スレッドを割当て、
   前記コントローラのメモリには、前記セグメントが割り当てられる複数のエントリを有し、キャッシュメモリ分割数に対応する数のエントリを有し、各エントリにセグメント割当て状態、サイズ、キャッシュメモリアドレス範囲、論理アドレス範囲、未更新回数の各欄を有するキャッシュメモリ管理テーブルを設定し、
   現在のキャッシュメモリ分割数が予め定められた最大キャッシュメモリ分割数よりも小さいか否かの判定をし、小さい場合には、未更新回数が最大であるセグメントを分割元セグメントとし、該セグメントを２つに分割し、
   分割した２つのセグメントが割当てられたそれぞれのエントリのセグメント割当て状態を空き状態に更新し、該それぞれのエントリのサイズを前記分割元セグメントのサイズを２分割したサイズに更新し、該それぞれのエントリの内の一方のエントリのキャッシュメモリアドレス範囲を前記分割元セグメントのキャッシュメモリスタートアドレスから該スタートアドレスに前記２分割したサイズを加えたアドレスまでの範囲に更新し、該それぞれのエントリの内の他方のエントリのキャッシュメモリアドレス範囲を前記分割元セグメントのキャッシュメモリスタートアドレスに前記２分割したサイズと１を加えたアドレスから前記分割元セグメントのキャッシュメモリエンドアドレスまでの範囲に更新することを特徴とするキャッシュメモリ制御方法。