JP2000048712A - Electron source activation device and activation method - Google Patents

Electron source activation device and activation method

Info

Publication number
JP2000048712A
JP2000048712A JP21150598A JP21150598A JP2000048712A JP 2000048712 A JP2000048712 A JP 2000048712A JP 21150598 A JP21150598 A JP 21150598A JP 21150598 A JP21150598 A JP 21150598A JP 2000048712 A JP2000048712 A JP 2000048712A
Authority
JP
Japan
Prior art keywords
electron
activation
voltage
electron source
emitting devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21150598A
Other languages
Japanese (ja)
Inventor
Isaaki Kawade
一佐哲 河出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP21150598A priority Critical patent/JP2000048712A/en
Publication of JP2000048712A publication Critical patent/JP2000048712A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To quickly activate an electron source, and make electron emission characteristics of an electron emission element after activation uniform by grouping a plurality of surface conductive type electron emission elements contained in one line of an electron source board, and simultaneously activating surface conductive type electron emission elements contained in a plurality of lines, within the range of the maximum current capacity of an activation voltage source. SOLUTION: In the activation treatment of a control part 14, plural lines which are not yet activated or whose activation is not yet finished are selected from a plurality of lines on an electron source board 10, and a voltage pulse for activation is simultaneously applied to selected plural lines. Then element current for every line is measured with an ammeter 13, and surface conductive type electron emission elements contained in plural lines are simultaneously activated within the range where the total value of current is present within the maximum current capacity value of an activation voltage source 11. The time relating to activation treatment is shortened, and time required to activation of the electron source board 10 can be shortened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電子放出素
子を有する電子源の活性化装置及び活性化方法に関し、
例えば、複数の表面伝導型の電子放出素子が設けられた
電子源の活性化装置及び活性化方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an activation device and an activation method for an electron source having a plurality of electron-emitting devices.
For example, the present invention relates to an activation apparatus and an activation method for an electron source provided with a plurality of surface conduction electron-emitting devices.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては、大別
して熱電子放出素子と冷陰極電子放出素子の2種類が知
られている。冷陰極電子放出素子には、電界放出型(以
下、「FE型」という)、金属/絶縁層/金属型(以
下、「MIM型」という)、並びに、表面伝導型電子放
出素子等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold-cathode electron-emitting device. The cold cathode electron emission device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emission device, and the like.

【0003】FE型の例としては、W.P.Dyke&
W.W.Dolan、”Fieldemissio
n”、Advance in Electron Ph
ysics、8、89(1956)、或いはC.A.S
pindt,“PHYSICAL Propertie
s of thin−film fieldemiss
ion cathodes with molybde
nium cones”,J.Appl.Phys.,
47,5248(1976)等に開示されたものが知ら
れている。
[0003] As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Fielddemissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956), or C.I. A. S
pindt, "PHYSICAL Properties"
s of thin-film fieldemis
ion cathodes with mollybde
nium cones ", J. Appl. Phys.,
47, 5248 (1976) and the like are known.

【0004】また、MIM型の例としては、C.A.M
ead、”Operation of Tunnel−
Emission Devices”、J.Appl
y.Phys.、$72、646(1961)等に開示
されたものが知られている。
As an example of the MIM type, C.I. A. M
ead, “Operation of Tunnel-
Emission Devices ", J. Appl.
y. Phys. , $ 72,646 (1961) and the like.

【0005】表面伝導型電子放出素子型の例としては、
M.I.Elinson、Radio Eng.Ele
ctron Pys.、10、1290,(1965)
等に開示されたものがある。
Examples of the surface conduction electron-emitting device type include:
M. I. Elinson, Radio Eng. Ele
ctron Pys. , 10, 1290, (1965)
And the like.

【0006】表面伝導型電子放出素子は、基板上に小面
積の薄膜を形成し、その薄膜の膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:”Thin Solid
Films”、9、$717(1972)]、In2
O3/SnO2薄膜によるもの[M.Hartwell
and C.G.Fonstad:”IEEETran
s.ED Conf.”、519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which a thin film having a small area is formed on a substrate and a current is caused to flow in parallel with the film surface of the thin film to cause electron emission. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al. Dittmer: "Thin Solid
Films ", 9, $ 717 (1972)], In2
O3 / SnO2 thin film [M. Hartwell
and C.I. G. FIG. Fonstad: "IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22, page (1983)] and the like.

【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図2
8に模式的に示す。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 2 shows the device configuration of Hartwell
FIG.

【0008】図28は、従来例としての表面伝導型の電
子放出素子の一例を示す模式図である。
FIG. 28 is a schematic view showing an example of a surface conduction electron-emitting device as a conventional example.

【0009】同図において、1は基板である。4は導電
性薄膜であり、H型形状のパターンに、スパッタで形成
された金属酸化物薄膜等からなり、後述の通電フォーミ
ングと呼ばれる通電処理により電子放出部5が形成され
る。尚、図中の素子電極間隔Lは、0.5〜1mm、
W’は、0.1mmで設定されている。
In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive thin film, which is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and the electron emission portion 5 is formed by an energization process called energization forming described later. The element electrode interval L in the figure is 0.5 to 1 mm,
W 'is set at 0.1 mm.

【0010】従来、これらの表面伝導型の電子放出素子
においては、電子放出を行うのに先だって、予め通電フ
ォーミング処理と呼ばれる通電処理を導電性薄膜4に施
すことにより、導電性薄膜4に電子放出部5を形成する
のが一般的である。即ち、通電フォーミング処理では、
導電性薄膜4の両端に直流電圧、或いは非常にゆっくり
とした昇圧率の電圧(例えば1V/分程度)を印加する
ことにより、導電性薄膜4を局所的に破壊、変形もしく
は変質せしめ、これにより、電気的に高抵抗な状態にし
た電子放出部5を形成する。また、導電性薄膜4には、
通電フォーミングによって一部に亀裂が発生する。通電
フォーミング処理が行われた表面伝導型電子放出素子
は、導電性薄膜4に電圧を印加し、当該素子に電流を流
すことにより、電子放出部5の亀裂付近より電子を放出
する。
Conventionally, in these surface-conduction type electron-emitting devices, the conductive thin film 4 is subjected to an energization process called an energization forming process before the electron emission, so that the electron emission is performed on the conductive thin film 4. It is common to form the part 5. That is, in the energization forming process,
By applying a DC voltage or a voltage having a very slow boost rate (for example, about 1 V / min) to both ends of the conductive thin film 4, the conductive thin film 4 is locally destroyed, deformed or deteriorated. Then, the electron-emitting portion 5 in an electrically high-resistance state is formed. The conductive thin film 4 has
Cracks occur partially in the energization forming. The surface conduction electron-emitting device on which the energization forming process has been performed emits electrons from the vicinity of a crack in the electron-emitting portion 5 by applying a voltage to the conductive thin film 4 and flowing a current through the device.

【0011】上述した表面伝導型電子放出素子は、構造
が単純で製造も容易であることから、大面積に渡って多
数の素子を配列された電子源を形成できるという利点が
ある。そこで、この特徴を生かせるようないろいろな応
用が研究されている。例えば、荷電ビーム源、表示装置
等が挙げられる。
The above-described surface conduction electron-emitting device has a simple structure and is easy to manufacture, and thus has an advantage that an electron source in which a large number of devices are arranged over a large area can be formed. Therefore, various applications that make use of this feature are being studied. For example, a charged beam source, a display device, and the like can be given.

【0012】多数の表面伝導型電子放出素子を配列形成
した電子源の例としては、本出願人による図6に模式的
に示した電子源がある。この電子源は、複数の表面伝導
型電子放出素子を並列に配列し、当該素子の両端をそれ
ぞれ結線した行配線(共通配線とも呼ぶ)を、多数行配
列した電子源が挙げられる(例えば、特開昭64−03
1332号、特開平1−283749号、特開平2−2
57552号等)。
As an example of an electron source having a large number of surface conduction electron-emitting devices arranged in an array, there is an electron source schematically shown in FIG. 6 by the present applicant. The electron source includes an electron source in which a plurality of surface conduction electron-emitting devices are arranged in parallel, and row wirings (also referred to as common wirings) connecting both ends of the devices are arranged in a large number of rows (for example, Kaisho 64-03
No. 1332, JP-A-1-283747, JP-A-2-2-2
No. 57552).

【0013】図6は、本発明を適用可能なはしご配置の
電子源の一例を示す模式図である。
FIG. 6 is a schematic diagram showing an example of an electron source having a ladder arrangement to which the present invention can be applied.

【0014】同図において、60は基板、61は表面伝
導型電子放出素子、62は共通配線である。尚、同図に
おいては、便宜上5×10個の表面伝導型電子放出素子
を配列した電子源を示したが、配列の規模はこれに限定
されるものではない。
In FIG. 1, reference numeral 60 denotes a substrate, 61 denotes a surface conduction electron-emitting device, and 62 denotes a common wiring. Although FIG. 1 shows an electron source in which 5 × 10 surface conduction electron-emitting devices are arranged for convenience, the size of the arrangement is not limited to this.

【0015】また、コンピュータのディスプレイ等の画
像表示装置においては、近年、CRTに替わって液晶デ
バイスを用いた平板型表示装置が普及しているが、自発
光型でないため、当該液晶デバイスを背照するバックラ
イトを設けなければならない等の問題点がある。このた
め、自発光型の表示装置の開発が望まれている。
In recent years, in image display devices such as computer displays, flat-panel display devices using liquid crystal devices have become widespread in place of CRTs. There is a problem that a backlight to be provided must be provided. Therefore, development of a self-luminous display device is desired.

【0016】自発光型の表示装置としては、例えば、U
SP5066883に提案されているように、表面伝導
型電子放出素子を多数配置した電子源と、それら電子源
より放出された電子によって、可視光を発光せしめる蛍
光体とを組み合わせた画像表示装置が挙げられる。
As a self-luminous display device, for example, U
As proposed in SP506683, there is an image display device in which an electron source in which a large number of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source are combined. .

【0017】また、前述した電子源、並びに画像表示装
置を製造するに際して、本出願人は上述の表面伝導型電
子放出素子に、活性化処理と呼ぶ新たな工程(詳細は後
述)を付加し、この活性化工程において、当該素子の電
子放出部の近傍に、グラファイト、アモルファスカーボ
ン、或いはそれらの混合物からなる炭素を主成分とする
被膜を制御して被膜することにより、真空中での各表面
伝導型電子放出素子からの放出電流を増加させられるこ
とを提案している。
In manufacturing the above-described electron source and image display device, the present applicant has added a new step called activation processing (details will be described later) to the above-mentioned surface conduction electron-emitting device. In this activation step, by controlling and coating a film mainly composed of graphite, amorphous carbon, or a mixture thereof in the vicinity of the electron-emitting portion of the device, each surface conduction in vacuum is controlled. It has been proposed that the emission current from the electron-emitting device can be increased.

【0018】この活性化工程は、フォーミング処理の終
了後に表面伝導型電子放出素子に施す処理であり、10
のマイナス4乗から10のマイナス5乗[Torr]程
度の真空度の環境下において、所定のパルス電圧の印加
を繰り返すことにより、当該素子からの放出電流を著し
く増加させる処理である。ここで、活性化処理時のパル
ス電圧波形の例を図7に、そして、活性化処理時の個々
の表面伝導型電子放出素子に流れる素子電流If及び放
出電流Ieの時間的な変化の例を図8に示す。
This activation process is a process to be performed on the surface conduction electron-emitting device after the completion of the forming process.
In an environment having a degree of vacuum of about -4 to 10-5 [Torr], the application of a predetermined pulse voltage is repeated to significantly increase the emission current from the element. Here, an example of a pulse voltage waveform at the time of the activation process is shown in FIG. 7, and an example of a temporal change of the device current If and the emission current Ie flowing through each surface conduction electron-emitting device at the time of the activation process. As shown in FIG.

【0019】このような活性化工程を行えば、表面伝導
型電子放出素子の放出電流Ieの増大が測られ、これを
利用した電子源及び画像表示装置の性能を向上すること
ができる。
By performing such an activation step, an increase in the emission current Ie of the surface conduction electron-emitting device is measured, and the performance of the electron source and the image display device using the same can be improved.

【0020】[0020]

【発明が解決しようとする課題】上述した活性化工程
は、放出電流Ieを増大させることには役立った。しか
しながら、複数の表面伝導型電子放出素子からなる電子
源において、その電子源に用いられる素子数は、その電
子源の大型化に伴って増加するため、それに伴い活性化
処理の所用時間も長くなり、製造コストが問題になる。
The above-described activation step has been useful for increasing the emission current Ie. However, in an electron source composed of a plurality of surface conduction electron-emitting devices, the number of elements used for the electron source increases as the size of the electron source increases, so that the time required for the activation process also increases. , Manufacturing cost becomes a problem.

【0021】即ち、図6に示すように、1行にN個の表
面伝導型電子放出素子を、M行にわたって配列した電子
源(図6では5行×10素子)に上述した活性化処理を
行う場合には、それら全ての素子の活性化処理を完了す
るまでにかなり長時間を要する。このような電子源を製
造する場合における活性化処理は、1〜M行までのライ
ンの素子を順番に活性化していくことになるが、1ライ
ン当たり30分の活性化時間を要すると仮定した場合に
は、全ての素子に活性化処理を施すまでに、(30×M
行)分の時間を要することになる。従って、表面伝導型
電子放出素子を使用した平板型ディスプレイ等の画像表
示装置においては、当該装置に使用される素子のライン
数Mが数百から数千にも達するため、上述した活性化処
理を行うとすると莫大な所要時間が必要となり、製造コ
ストが問題となる。
That is, as shown in FIG. 6, the above activation process is applied to an electron source (5 rows × 10 elements in FIG. 6) in which N surface conduction electron-emitting devices are arranged in M rows in one row. If it is performed, it takes a considerably long time to complete the activation processing of all the elements. In the activation process in the case of manufacturing such an electron source, the elements of the lines from 1 to M rows are sequentially activated, but it is assumed that an activation time of 30 minutes per line is required. In this case, (30 × M
Line). Therefore, in an image display device such as a flat panel display using a surface conduction electron-emitting device, the number of lines M of the device used in the device reaches hundreds to thousands, and thus the activation process described above is performed. If this is done, an enormous required time is required, and the production cost becomes a problem.

【0022】また、活性化処理の所用時間が長いと、真
空中の有機物質の量も変化することがあるため、全ライ
ンの素子に所定の条件で活性化処理を施すことが困難に
なり、結果として全ての素子から均一な電子放出特性
(電子放出特性)を得ることができなくなる。
If the time required for the activation process is long, the amount of the organic substance in the vacuum may change, so that it becomes difficult to perform the activation process on the elements of all the lines under predetermined conditions. As a result, uniform electron emission characteristics (electron emission characteristics) cannot be obtained from all devices.

【0023】活性化処理に要する時間を短縮するために
は、例えば、活性化処理を施すに際して、全てのライン
数Mから複数行(ここではL行とする)を選択し、その
選択したL行に同時に電圧を印加する方法もある。この
場合、1素子あたりに流れる活性化処理の終了時の素子
電流を5mAとすると、同時に0.005×L×N
[A]という電流を活性化処理装置から電子源へ供給す
る必要がある。
In order to reduce the time required for the activation processing, for example, when performing the activation processing, a plurality of rows (here, L rows) are selected from the total number M of lines, and the selected L rows are selected. There is also a method in which a voltage is simultaneously applied to the power supply. In this case, assuming that the element current flowing per element at the end of the activation process is 5 mA, at the same time, 0.005 × L × N
It is necessary to supply the current [A] from the activation processing device to the electron source.

【0024】上述したように、当該電子源を平板型ディ
スプレイ等の画像表示装置に応用する場合においては、
M(行)及びN(列)の数が数百から数千にも達するこ
とになり、例えば同時に電圧を印加する行数Lが10
行、1行当たりの素子数Nが1000素子の場合には、
活性化処理装置は50Aという非常に大きな活性化電流
を供給する必要がある。
As described above, when the electron source is applied to an image display device such as a flat panel display,
The number of M (rows) and N (columns) will reach hundreds to thousands, and for example, the number of rows L to which a voltage is applied at the same time is 10
When the number of elements per row N is 1000 elements,
The activation processing device needs to supply a very large activation current of 50 A.

【0025】一般的に、通常の電子回路部品を用いた活
性化処理装置の場合、その供給電流量は数A〜10A程
度であり、上述のような大電流容量を有する処理装置を
作成することは困難であり、また作成したとしても活性
化処理装置自身のコストが高くなってしまうため、結果
として画像表示装置のコストに影響を及ぼす。
Generally, in the case of an activation processing apparatus using ordinary electronic circuit components, the amount of supplied current is about several A to 10 A, and it is necessary to prepare a processing apparatus having a large current capacity as described above. Is difficult, and even if it is created, the cost of the activation processing device itself becomes high, and as a result, the cost of the image display device is affected.

【0026】そこで、本発明は、複数の電子放出素子を
有する電子源を短時間で活性化すると共に、その活性化
後の電子放出素子が均一な電子放出特性を有する電子源
の活性化装置及び活性化方法の提供を目的とする。
Accordingly, the present invention provides an activation apparatus for an electron source, which activates an electron source having a plurality of electron-emitting devices in a short time, and in which the activated electron-emitting devices have uniform electron emission characteristics. The purpose is to provide an activation method.

【0027】[0027]

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る電子源活性化装置は、以下の構成を備
えることを特徴とする。
To achieve the above object, an electron source activation device according to the present invention has the following configuration.

【0028】即ち、所定の化学物質の存在する雰囲気中
で、複数の電子放出素子が設けられた電子源に所定のパ
ルス電圧を繰り返し印加することにより、該複数の電子
放出素子を活性化する電子源活性化装置であって、前記
複数の電子放出素子を複数のグループに分け、そのグル
ープを複数まとめて1つのブロックとし、そのブロック
に含まれる電子放出素子を活性化するに際して、前記ブ
ロックに含まれる少なくとも1つのグループ内の電子放
出素子に所定のパルス電圧を印加する電圧印加手段と、
前記ブロックに含まれるグループ毎の電子放出素子に流
れる電流を検出する電流検出手段と、前記電流検出手段
によって検出した電流の合計値の増加に応じて、前記ブ
ロック内で前記所定のパルス電圧を同時に印加するグル
ープの数を減少させるように、前記電圧印加手段を制御
する制御手段と、を備えることを特徴とする。
That is, by repeatedly applying a predetermined pulse voltage to an electron source provided with a plurality of electron-emitting devices in an atmosphere in which a predetermined chemical substance is present, electrons which activate the plurality of electron-emitting devices are obtained. A source activating device, wherein the plurality of electron-emitting devices are divided into a plurality of groups, and the groups are grouped into a single block, and when activating the electron-emitting devices included in the block, the plurality of groups are included in the block. Voltage applying means for applying a predetermined pulse voltage to the electron-emitting devices in at least one of the groups.
Current detecting means for detecting a current flowing through the electron-emitting devices of each group included in the block; and, in accordance with an increase in the total value of the currents detected by the current detecting means, the predetermined pulse voltage is simultaneously controlled in the block. Control means for controlling the voltage application means so as to reduce the number of groups to be applied.

【0029】また、前記ブロックを複数定義することに
より、前記電子源に設けられた全ての電子放出素子を扱
う場合において、前記制御手段は、前記複数のブロック
内のそれぞれ少なくとも1つのグループに、前記所定の
パルス電圧における1パルスを時分割に印加するよう
に、前記電圧印加手段を制御することを特徴とする。
In the case where all the electron-emitting devices provided in the electron source are handled by defining a plurality of the blocks, the control means may include the plurality of blocks in at least one group in each of the plurality of blocks. The voltage application means is controlled so that one pulse of a predetermined pulse voltage is applied in a time-division manner.

【0030】また、例えば前記制御手段は、前記所定の
パルス電圧を同時に印加するグループの数を減少させる
のに応じて、そのパルス電圧のデューティ比を大きくす
るとよい。
Further, for example, the control means may increase the duty ratio of the pulse voltage as the number of groups to which the predetermined pulse voltage is simultaneously applied decreases.

【0031】また、上記の目的を達成するため、本発明
に係る電子源の活性化方法は、以下の構成を備えること
を特徴とする。
Further, in order to achieve the above object, a method for activating an electron source according to the present invention has the following configuration.

【0032】即ち、所定の化学物質の存在する雰囲気中
で、複数の電子放出素子が設けられた電子源に所定のパ
ルス電圧を繰り返し印加することにより、該複数の電子
放出素子を活性化する電子源の活性化方法であって、前
記複数の電子放出素子を複数のグループに分け、そのグ
ループを複数まとめて1つのブロックとし、そのブロッ
クに含まれる電子放出素子を活性化するに際して、前記
ブロックに含まれる少なくとも1つのグループ内の電子
放出素子に所定のパルス電圧を印加し、前記所定のパル
ス電圧の印加によって前記少なくとも1つのグループに
流れる電流を検出し、その検出した電流の増加に応じ
て、前記ブロック内で前記所定のパルス電圧を同時に印
加するグループの数を減少させることを特徴とする。
That is, by repeatedly applying a predetermined pulse voltage to an electron source provided with a plurality of electron-emitting devices in an atmosphere in which a predetermined chemical substance is present, electrons which activate the plurality of electron-emitting devices are obtained. A method of activating a source, wherein the plurality of electron-emitting devices are divided into a plurality of groups, the plurality of groups are grouped into one block, and when activating the electron-emitting devices included in the block, A predetermined pulse voltage is applied to the electron-emitting devices in at least one group included, a current flowing in the at least one group by applying the predetermined pulse voltage is detected, and in accordance with an increase in the detected current, The number of groups to which the predetermined pulse voltage is simultaneously applied in the block may be reduced.

【0033】また、例えば、前記ブロックを複数定義す
ることにより、前記電子源に設けられた全ての電子放出
素子を扱う場合において、前記複数のブロック内のそれ
ぞれ少なくとも1つのグループに、前記所定のパルス電
圧における1パルスを時分割に印加することを特徴とす
る。
For example, when all the electron-emitting devices provided in the electron source are handled by defining a plurality of the blocks, the predetermined pulse is assigned to at least one group in each of the plurality of blocks. It is characterized in that one pulse of voltage is applied in a time-division manner.

【0034】また、例えば、前記所定のパルス電圧を同
時に印加するグループの数を減少させるのに応じて、そ
のパルス電圧のデューティ比を大きくするとよい。
Further, for example, as the number of groups to which the predetermined pulse voltage is simultaneously applied is reduced, the duty ratio of the pulse voltage may be increased.

【0035】[0035]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。本発明は、電子源に設けられた複数
の表面伝導型電子放出素子の製造工程のうち、特に上述
した活性化処理を行う工程に関する。ここで、本発明の
概要を述べれば、活性化処理を行うに際して、活性化電
圧源が出力可能な最大電流容量(Imax)の範囲内で、
電子源基板の複数ラインを、可能な限り同時に多く活性
化することにより、活性化後の複数の素子の電子放出特
性の均一化を図ると共に、当該処理に要する時間を短縮
することを前提としている。
Embodiments of the present invention will be described below with reference to the drawings. The present invention particularly relates to a step of performing the above-described activation process among manufacturing steps of a plurality of surface conduction electron-emitting devices provided in an electron source. Here, according to an outline of the present invention, when performing the activation process, within the range of the maximum current capacity (Imax) that the activation voltage source can output,
It is assumed that by activating a plurality of lines of the electron source substrate at the same time as much as possible, the electron emission characteristics of a plurality of devices after activation are made uniform and the time required for the processing is reduced. .

【0036】以下の実施形態においては、表面伝導型電
子放出素子の構造及び全体的な製造方法、当該素子を複
数用いた電子源、本発明の特徴である当該電子源の活性
化工程、そして、当該電子源を有する画像表示装置の構
成、の順に説明する。
In the following embodiments, the structure and overall manufacturing method of a surface conduction electron-emitting device, an electron source using a plurality of such devices, an activation step of the electron source which is a feature of the present invention, and The configuration of the image display device having the electron source will be described in this order.

【0037】[表面伝導型電子放出素子]本実施形態に
係る電子源に用いられる表面伝導型電子放出素子には、
平面型と垂直型とがある。まず、平面型の表面伝導型電
子放出素子の基本的な構成について、以下、図面を参照
しながら説明する。
[Surface-conduction electron-emitting device] The surface-conduction electron-emitting device used in the electron source according to the present embodiment includes:
There are a flat type and a vertical type. First, a basic configuration of a planar surface conduction electron-emitting device will be described below with reference to the drawings.

【0038】<平面型の表面伝導型電子放出素子の構造
>図11は、本発明に適用可能な平面型の表面伝導型電
子放出素子の概略構成を示す平面図である。また、図1
2は、本発明に適用可能な平面型の表面伝導型電子放出
素子の概略構成を示す断面図である。
<Structure of Planar Surface-Conduction Electron Emission Device> FIG. 11 is a plan view showing a schematic configuration of a plane surface conduction electron-emitting device applicable to the present invention. FIG.
FIG. 2 is a cross-sectional view showing a schematic configuration of a flat surface conduction electron-emitting device applicable to the present invention.

【0039】図11及び図12において、1は基板、
2,3は素子電極、4は電子放出部を含む導電性薄膜、
そして5は電子放出部を示す。
11 and 12, reference numeral 1 denotes a substrate;
2, 3 are device electrodes, 4 is a conductive thin film including an electron emitting portion,
Reference numeral 5 denotes an electron emitting portion.

【0040】基板1としては、石英ガラス,Na等の不
純物含有量を減少させたガラス,青板ガラス,青板ガラ
スに、スパッタ法等により形成したSiO2を積層した
ガラス基板、或いはアルミナ等のセラミックス及びSi
基板等を用いることができる。
The substrate 1 may be quartz glass, glass with a reduced impurity content such as Na, blue plate glass, a glass substrate in which blue plate glass is laminated with SiO 2 formed by a sputtering method or the like, or ceramic such as alumina or Si and the like.
A substrate or the like can be used.

【0041】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができる。これは、例え
ばNi,Cr,Au,Mo,W,Pt,Ti,Al,C
u,Pd等の金属或は合金、及びPd,Ag,Aq,R
uO2,Pd−Ag等の金属或は金属酸化物とガラス等
から構成される印刷導体、In2O3−SnO2等の透明
導電体及びポリシリコン等の半導体導体材料等から適宜
選択することができる。
The material of the opposing device electrodes 2 and 3 is as follows.
General conductor materials can be used. This is because, for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al, C
metals or alloys such as u, Pd, and Pd, Ag, Aq, R
It can be appropriately selected from a printed conductor made of a metal such as uO2 or Pd-Ag or a metal oxide and glass, a transparent conductor such as In2O3-SnO2, a semiconductor conductor material such as polysilicon, or the like.

【0042】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、応用される形態等を考慮して設計さ
れる。素子電極間隔Lは、数千オングストロームから数
百マイクロメートルの範囲とすることができ、より好ま
しくは、素子電極間に印加する電圧等を考慮して数マイ
クロメートルから数十マイクロメートルの範囲に設定す
るとよい。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be in the range of several thousand angstroms to several hundred micrometers, and is more preferably set in the range of several micrometers to several tens of micrometers in consideration of the voltage applied between the element electrodes. Good to do.

【0043】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数マイクロメートルから数百マイク
ロメートルの範囲に設定するとよい。素子電極2,3の
膜厚dは、数百オングストロームから数マイクロメート
ルの範囲に設定するとよい。
The element electrode length W is preferably set in a range from several micrometers to several hundred micrometers in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 is preferably set in a range from several hundred angstroms to several micrometers.

【0044】尚、図11及び図12に示した構成だけで
なく、基板1上に、導電性薄膜4、対向する素子電極
2,3の順に積層した構成とすることもできる。
In addition to the configuration shown in FIGS. 11 and 12, a configuration in which a conductive thin film 4 and opposing element electrodes 2 and 3 are laminated on the substrate 1 in this order can be adopted.

【0045】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましく、その膜厚は素子電極2,3へのステップカバ
レージ、素子電極2,3間の抵抗値及び後述するフォー
ミング条件等によって適宜選択される。
It is preferable to use a fine particle film composed of fine particles for the conductive thin film 4 in order to obtain good electron emission characteristics. The film thickness is determined by the step coverage of the device electrodes 2 and 3 and the device electrode 2. , 3 and forming conditions to be described later.

【0046】この導電性薄膜4の膜厚は、数オングスト
ロームから数千オングストロームの範囲とするのが好ま
しく、より好ましくは10オングストロームより500
オングストロームの範囲とするのが良く、その抵抗値は
Rsが10の3乗から10の7乗Ω/□の値が好まし
い。尚、Rsは、厚さがt,幅がwで長さがlの薄膜の
長さ方向に測定した抵抗Rを、R=Rs(1/w)とお
いたときに現れる値である。
The thickness of the conductive thin film 4 is preferably in the range of several angstroms to several thousand angstroms, and more preferably in the range of 10 angstroms to 500 angstroms.
The resistance is preferably in the range of Angstroms, and the resistance value of Rs is preferably 10 3 to 10 7 Ω / □. Note that Rs is a value that appears when the resistance R measured in the length direction of the thin film having the thickness t, the width w, and the length 1 is R = Rs (1 / w).

【0047】本実施形態において、フォーミング処理に
ついては、通電処理を例に挙げて説明するが、フォーミ
ング処理はこれに限られるものではなく、導電性薄膜に
亀裂を生じさせて高抵抗状態を形成する処理を包含する
ものである。
In the present embodiment, the forming process will be described by taking an energizing process as an example, but the forming process is not limited to this, and a crack is generated in the conductive thin film to form a high resistance state. It includes processing.

【0048】導電性薄膜4を構成する材料は、Pd,P
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属、PdO,S
nO2,In2O3,PbO,Sb2O3等の酸化物、H
fB2,ZrB2,LaB6,CeB6,YB4,Gd
B4等の棚化物、TiC,ZrC,HfC,TaC,S
iC,WC等の炭化物、TiN,ZrN,HfN等の窒
化物、Si,Ge等の半導体、カーボン等の中から適宜
選択される。
The material constituting the conductive thin film 4 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
metals such as e, Zn, Sn, Ta, W, Pb, PdO, S
oxides such as nO2, In2O3, PbO, Sb2O3, H
fB2, ZrB2, LaB6, CeB6, YB4, Gd
Shelf such as B4, TiC, ZrC, HfC, TaC, S
It is appropriately selected from carbides such as iC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.

【0049】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置された状態、或いは微粒子が互いに隣接、或い
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)である。微
粒子の粒径は、数オングストロームから数千オングスト
ロームの範囲であり、好ましくは、10オングストロー
ムから200オングストロームの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are gathered, and has a fine structure in a state in which the fine particles are individually dispersed or arranged, or in a state in which the fine particles are adjacent to each other or overlapped (some). Fine particles aggregate to form an island-like structure as a whole). The particle size of the fine particles is in the range of several angstroms to several thousand angstroms, preferably in the range of 10 angstroms to 200 angstroms.

【0050】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存する。尚、電子放出部5の内部には、数オン
グストロームから数百オングストロームの範囲の粒径の
導電性微粒子が存在する場合もある。この導電性微粒子
は、導電性薄膜4を構成する材料の元素の一部、或いは
全ての元素を含有するものとなる。電子放出部5及びそ
の近傍の導電性薄膜4には、炭素及び炭素化合物を有す
ることもできる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive thin film 4, and depends on the thickness, film quality, material, and the method such as energization forming described later of the conductive thin film 4. I do. In some cases, conductive fine particles having a particle size in the range of several Angstroms to several hundred Angstroms exist inside the electron-emitting portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive thin film 4. The electron emitting portion 5 and the conductive thin film 4 in the vicinity thereof can also contain carbon and a carbon compound.

【0051】<垂直型の表面伝導型電子放出素子の構造
>次に、垂直型の表面伝導型電子放出素子について説明
する。
<Structure of vertical surface conduction electron-emitting device> Next, a vertical surface conduction electron-emitting device will be described.

【0052】図13は、本発明に適用可能な垂直型の表
面伝導型電子放出素子の概略構成を示す断面図である。
FIG. 13 is a sectional view showing a schematic configuration of a vertical surface conduction electron-emitting device applicable to the present invention.

【0053】同図において、1は基板、2,3は素子電
極、4は電子放出部を含む導電性薄膜、5は電子放出
部、そして6は段差形成部である。
In the figure, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film including an electron emitting portion, 5 is an electron emitting portion, and 6 is a step forming portion.

【0054】基板1、素子電極2及び3、導電性薄膜
4、電子放出部5は、前述した平面型表面伝導型電子放
出素子の場合と同様の材料で構成することができるた
め、詳細な説明は省略する。
The substrate 1, the device electrodes 2 and 3, the conductive thin film 4, and the electron-emitting portion 5 can be made of the same material as that of the above-mentioned flat surface-conduction type electron-emitting device. Is omitted.

【0055】段差形成部6は、真空蒸着法,印刷法,ス
パッタ法等で形成されたSiO2等の絶縁性材料で構成
することができる。段差形成部6の膜厚は、先に述べた
平面型表面伝導型電子放出素子の素子電極間隔Lに対応
し、数千オングストロームから数十マイクロメートルの
範囲とすることができる。この膜厚は、段差形成部の製
法,及び、素子電極間に印加する電圧を考慮して設定さ
れるが、好ましくは、数百オングストロームから数マイ
クロメートルの範囲に設定するとよい。
The step forming portion 6 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method or the like. The film thickness of the step forming portion 6 corresponds to the device electrode interval L of the above-mentioned planar surface conduction electron-emitting device, and can be in the range of several thousand angstroms to several tens of micrometers. This film thickness is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the device electrodes, but is preferably set in the range of several hundred angstroms to several micrometers.

【0056】導電性薄膜4は、基板1の表面に素子電極
2及び3と段差形成部6を作成した後に、該素子電極
2,3の上に積層される。電子放出部5は、図13にお
いては、段差形成部6に形成されているが、作成条件、
フォーミング条件等に依存し、導電性薄膜4の中心部に
位置する以外は、形状、位置ともこれに限られるもので
ない。
The conductive thin film 4 is laminated on the device electrodes 2 and 3 after forming the device electrodes 2 and 3 and the step forming portion 6 on the surface of the substrate 1. Although the electron emitting portion 5 is formed in the step forming portion 6 in FIG.
The shape and position are not limited to this, except for being located at the center of the conductive thin film 4 depending on the forming conditions and the like.

【0057】<表面伝導型電子放出素子の製造方法>次
に、上述した表面伝導型電子放出素子の製造方法につい
て説明する。平面型及び垂直型の表面伝導型電子放出素
子の製造方法には様々な方法があるが、ここでは平面型
を例に説明する。
<Method of Manufacturing Surface Conduction Electron-Emitting Device> Next, a method of manufacturing the above-described surface conduction electron-emitting device will be described. There are various methods for manufacturing a planar type and a vertical type surface conduction electron-emitting device. Here, the planar type will be described as an example.

【0058】図14から図16は、本発明に適用可能な
表面伝導型電子放出素子の製造工程を説明する図であ
る。これらの図において、図11に示す素子の各部位と
同じ部位には同一の参照番号を付している。
FIGS. 14 to 16 are views for explaining a process of manufacturing a surface conduction electron-emitting device applicable to the present invention. In these figures, the same parts as those of the element shown in FIG. 11 are denoted by the same reference numerals.

【0059】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板1上に素子電極2,3を形成する(図1
4)。
1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, the substrate 1 is formed on the substrate 1 by using, for example, a photolithography technique. The device electrodes 2 and 3 are formed (FIG. 1
4).

【0060】2)素子電極2,3が設けられた基板1
に、有機金属溶液を塗布し、その有機金属溶液が塗布さ
れた基板1の上に有機金属薄膜を形成する。このとき、
有機金属溶液には、前述の導電性膜4の材料の金属を主
元素とする有機金属化合物の溶液を用いることができ
る。
2) Substrate 1 provided with device electrodes 2 and 3
Then, an organic metal solution is applied, and an organic metal thin film is formed on the substrate 1 on which the organic metal solution is applied. At this time,
As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used.

【0061】更に、基板1上に形成された有機金属薄膜
を加熱焼成処理し、その加熱焼成された薄膜をリフトオ
フ、エッチング等によりパターニングすることによって
導電性薄膜4を形成する(図15)。ここでは、有機金
属溶液の塗布法を挙げて説明したが、導電性薄膜の形成
法はこれに限られるものでなく、真空蒸着法、スパッタ
法、化学的気相堆積法、分散塗布法、ディッピング法、
スピンナー法等を用いることもできる。
Further, the organic metal thin film formed on the substrate 1 is heated and baked, and the heated and baked thin film is patterned by lift-off, etching or the like to form the conductive thin film 4 (FIG. 15). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive thin film is not limited to this. The vacuum deposition method, the sputtering method, the chemical vapor deposition method, the dispersion coating method, the dipping method, and the like. Law,
A spinner method or the like can also be used.

【0062】3)続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を説明する。素子電極2,3間に、不図示の電源を
用いて通電を行うと、導電性薄膜4の中心部に高抵抗な
亀裂を有する電子放出部5が形成される。この電子放出
部5は、電子放出に適した膜厚及び抵抗を持つ薄膜部分
に形成される(図16)。この通電フォーミング処理に
よれば、導電性薄膜4に局所的に破壊、変形もしくは変
質等の構造の変化した部位が形成される。該部位の一部
が電子放出部5を構成する。
3) Subsequently, a forming step is performed. As an example of a method of the forming step, a method by an energization process will be described. When current is applied between the device electrodes 2 and 3 using a power supply (not shown), an electron-emitting portion 5 having a high-resistance crack is formed at the center of the conductive thin film 4. The electron emitting portion 5 is formed in a thin film portion having a film thickness and resistance suitable for electron emission (FIG. 16). According to the energization forming process, a portion of the conductive thin film 4 having a locally changed structure such as destruction, deformation or alteration is formed. A part of the portion constitutes the electron emission section 5.

【0063】図17及び図18は、本発明に適用可能な
表面伝導型電子放出素子の通電フォーミング処理におけ
る電圧波形の一例を示す模式図である。
FIGS. 17 and 18 are schematic diagrams showing an example of a voltage waveform in the energization forming process of the surface conduction electron-emitting device applicable to the present invention.

【0064】図17及び図18に示すように、電圧波形
は、パルス波形が好ましい。これには、パルス波高値を
所定の電圧としたパルスを連続的に印加する図17に示
した手法と、パルス波高値を順次増加させながら電圧パ
ルスを印加する図18に示した手法とがある。
As shown in FIGS. 17 and 18, the voltage waveform is preferably a pulse waveform. This includes a method shown in FIG. 17 in which a pulse having a pulse peak value of a predetermined voltage is continuously applied, and a method shown in FIG. 18 in which a voltage pulse is applied while sequentially increasing the pulse peak value. .

【0065】図17におけるT1、T2は、電圧波形の
パルス幅とパルス間隔である。通常T1は1マイクロ秒
〜10ミリ秒、T2は10マイクロ秒〜100ミリ秒の
範囲で設定される。三角波の波高値(通電フォーミング
時のピーク電圧)は、表面伝導型電子放出素子に応じて
適宜選択される。このような条件のもと、例えば、数秒
から数十分間電圧を印加する。パルス波形は三角波に限
定されるものではなく、矩形波等所望の波形を採用する
ことができる。
T1 and T2 in FIG. 17 are the pulse width and pulse interval of the voltage waveform. Usually, T1 is set in the range of 1 microsecond to 10 milliseconds, and T2 is set in the range of 10 microseconds to 100 milliseconds. The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0066】図18におけるT1、T2は、図17に示
したのと同様とすることができる。三角波の波高値(通
電フォーミング時のピーク電圧)は、例えば0.1Vス
テップ程度ずつ、増加させることができる。
T1 and T2 in FIG. 18 can be the same as those shown in FIG. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【0067】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性薄膜4が局所的に破壊、変形しない
程度の電圧を印加することによって当該素子に流れる電
流を測定すれば検知することができる。例えば、0.1
V程度の電圧印加により流れる素子電流を測定し、その
測定した素子電流と印加した電圧とから抵抗値を求め
る。そして、求めた抵抗値が1MΩ以上の抵抗を示した
時に、通電フォーミングを終了させればよい。
The end of the energization forming process can be detected by measuring a current flowing through the element by applying a voltage that does not locally destroy or deform the conductive thin film 4 during the pulse interval T2. . For example, 0.1
An element current flowing when a voltage of about V is applied is measured, and a resistance value is determined from the measured element current and the applied voltage. Then, when the obtained resistance value indicates a resistance of 1 MΩ or more, the energization forming may be terminated.

【0068】4)次に、上記の通電フォーミング処理が
施された素子に、活性化工程と呼ばれる処理を施す。こ
の活性化工程は、通電フォーミング処理により形成され
た電子放出部に適宜電圧を印加し、その電子放出部の近
傍に炭素もしくは炭素化合物を堆積せしめる処理であ
る。この活性化工程によれば、素子電流If及び放出電
流Ieの特性を著しく変化させることができる。
4) Next, the element which has been subjected to the energization forming processing is subjected to a processing called an activation step. In this activation step, a voltage is appropriately applied to the electron-emitting portion formed by the energization forming process, and carbon or a carbon compound is deposited in the vicinity of the electron-emitting portion. According to this activation step, the characteristics of the device current If and the emission current Ie can be significantly changed.

【0069】尚、ここでは、単一の表面伝導型電子放出
素子における活性化処理について説明し、複数の表面伝
導型電子放出素子を有する電子源に活性化処理を施す場
合については後述する。
Here, the activation process in a single surface conduction electron-emitting device will be described, and the case where the activation process is performed on an electron source having a plurality of surface conduction electron-emitting devices will be described later.

【0070】図9は、本発明に適用可能な表面伝導型電
子放出素子における活性化工程を説明する図である。
FIG. 9 is a view for explaining an activation step in a surface conduction electron-emitting device applicable to the present invention.

【0071】図9において、15は、該表面伝導型電子
放出素子に流れる素子電流Ifを測定するための電流計
である。16は、該表面伝導型電子放出素子から放出さ
れる放出電流Ieを捕捉するためのアノード電極であ
る。このアノード電極16には、直流高圧電源17及び
電流計18が接続されている(尚、基板1を、表示パネ
ルの中に組み込んでから活性化処理を行う場合には、表
示パネルの蛍光板をアノード電極16として用いる)。
In FIG. 9, reference numeral 15 denotes an ammeter for measuring a device current If flowing through the surface conduction electron-emitting device. Reference numeral 16 denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device. A DC high-voltage power supply 17 and an ammeter 18 are connected to the anode electrode 16 (when the substrate 1 is incorporated into a display panel and then the activation process is performed, the fluorescent plate of the display panel is connected to the anode. Used as electrode 16).

【0072】この活性化工程では、例えば、有機物質の
ガスを含有する雰囲気下で、活性化電圧源11から素子
電極間に、適宜の電圧パルスを繰り返して印加すること
で行うことができる。具体的には、活性化電圧源11か
ら電圧を印加する間、電流計15及び18で素子電流I
f及び放出電流Ieを計測して活性化の進行状況をモニ
タし、活性化電圧源11の動作を制御する。電流計1
5,18で計測された素子電流If及び放出電流Ieの
一例を図8に示すが、活性化電源11からパルス電圧を
印加し始めると、時間の経過と共に素子電流If及び放
出電流Ieは増加するが、両者ともやがて飽和して殆ど
増加しなくなる。このように、素子電流If及び放出電
流Ieがほぼ飽和した時点で活性化電圧源11からの電
圧印加を停止し、活性化処理を終了する。以上のように
活性化処理を施した表面伝導型電子放出素子の場合、そ
の素子電流Ifは、一般的には100マイクロアンペア
程度から数10ミリアンペアとなる。この活性化工程に
より素子電流Ifが活性化と共に増加し、また放出電流
Ieを著しく増加させられることが判る。
This activation step can be performed, for example, by repeatedly applying an appropriate voltage pulse from the activation voltage source 11 to the device electrodes in an atmosphere containing an organic substance gas. Specifically, while the voltage is applied from the activation voltage source 11, the element current I
The activation progress is monitored by measuring f and emission current Ie, and the operation of the activation voltage source 11 is controlled. Ammeter 1
FIG. 8 shows an example of the device current If and the emission current Ie measured at 5 and 18. When the activation power supply 11 starts to apply a pulse voltage, the device current If and the emission current Ie increase with time. However, both eventually saturate and hardly increase. As described above, when the device current If and the emission current Ie are almost saturated, the application of the voltage from the activation voltage source 11 is stopped, and the activation process ends. In the case of the surface conduction electron-emitting device that has been activated as described above, the device current If generally ranges from about 100 microamps to several tens milliamps. It can be seen that this activation step increases the device current If with activation and significantly increases the emission current Ie.

【0073】図10は、本発明の一実施形態としての活
性化工程における活性化電圧源の出力波形の一例を示す
図である。
FIG. 10 is a diagram showing an example of the output waveform of the activation voltage source in the activation step as one embodiment of the present invention.

【0074】同図において、T3及びT4は電圧波形の
パルス幅とパルス間隔である。通常、T3は1マイクロ
秒〜10ミリ秒、T4は10マイクロ秒〜100ミリ秒
の範囲で設定される。図10の例では、導電性薄膜4に
矩形波である所定の電圧を定期的に印加して活性化処理
を行っているが、電圧、波形等、これに限ることなく所
望の表面伝導型電子放出素子に応じて条件を適宜変更す
ることができる。
In the figure, T3 and T4 are the pulse width and pulse interval of the voltage waveform. Usually, T3 is set in the range of 1 microsecond to 10 milliseconds, and T4 is set in the range of 10 microseconds to 100 milliseconds. In the example of FIG. 10, the activation process is performed by periodically applying a predetermined voltage, which is a rectangular wave, to the conductive thin film 4. Conditions can be appropriately changed according to the emitting element.

【0075】上記の電圧パルスの周期に対する該パルス
幅の比(デューティ比)は、小さすぎると素子電流I
f、放電電流Ieの増加があまり見られず活性化しにく
い傾向にあり、活性化後の電子放出特性、特に放出電流
Ieが小さくなってしまうことが多い。活性化時のデュ
ーティ比は、活性化材料等にもよるが、1/100から
1/2程度が好ましく、特に活性化工程の後期のデュー
ティ比は大きいことが望ましい。
If the ratio (duty ratio) of the pulse width to the period of the voltage pulse is too small, the element current I
f, there is not much increase in the discharge current Ie, and it tends to be difficult to activate, and the electron emission characteristics after activation, particularly the emission current Ie, often become small. The duty ratio at the time of activation depends on the activating material and the like, but is preferably about 1/100 to 1/2, and especially the duty ratio in the latter half of the activation step is desirably large.

【0076】また、上記の有機物質のガスを含有する雰
囲気は、例えば油拡散ポンプやロータリーポンプ等を用
いて真空容器内を排気した場合に雰囲気内に残留する有
機ガスを利用して形成する、或いは、イオンポンプ等に
より一旦十分に排気した真空中に、適当な有機物質のガ
スを導入すれば得られる。
The atmosphere containing the organic substance gas is formed by utilizing an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump. Alternatively, it can be obtained by introducing a gas of an appropriate organic substance into a vacuum once sufficiently evacuated by an ion pump or the like.

【0077】このとき、好ましい有機物質のガス圧は、
前述の応用の形態、真空容器の形状や、有機物質の種類
等により異なるため場合に応じ適宜設定される。適当な
有機物質としては、アルカン、アルケン、アルキンの脂
肪族炭化水素類、芳香族炭化水素類、アルコール類、ア
ルデヒド類、ケトン類、アミン類、フェノール、カルポ
ン、スルホン酸等の有機酸類等を挙げることができ、具
体的には、メタン、エタン、プロパン等CnH2n+2
で表される飽和炭化水素、エチレン、プロピレン等Cn
H2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。
At this time, the preferable gas pressure of the organic substance is:
Since it varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, it is appropriately set according to the case. Examples of suitable organic substances include aliphatic hydrocarbons of alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, and organic acids such as phenol, carpon, and sulfonic acid. And specifically, CnH2n + 2 such as methane, ethane, and propane.
Cn such as a saturated hydrocarbon represented by the formula, ethylene, propylene, etc.
Unsaturated hydrocarbons represented by a composition formula such as H2n, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid,
Acetic acid, propionic acid and the like can be used.

【0078】この活性化工程によれば、雰囲気中に存在
する有機物質から、炭素、或いは炭素化合物を当該素子
上に堆積させることができ、素子電流If及び放出電流
Ieの特性を著しく変化させることができる。
According to this activation step, carbon or a carbon compound can be deposited on the device from the organic substance existing in the atmosphere, and the characteristics of the device current If and the emission current Ie can be significantly changed. Can be.

【0079】ここで、炭素及び炭素化合物は、例えばグ
ラファイト(いわゆるHOPG,PG,GCを包含す
る、HOPGは略完全なグラファイトの結晶構造、PG
は結晶粒が200オングストローム程度で結晶構造がや
や乱れたもの、GCは結晶粒が20オングストローム程
度になり結晶構造の乱れが更に大きくなったものを指
す)、非晶質カーボン(アモルファスカーボン及び、ア
モルファスカーボンと前記グラファイトの微結晶の混合
物を指す)であり、その膜厚は、500オングストロー
ム以下の範囲とするのが好ましく、300オングストロ
ーム以下の範囲とすることがより好ましい。
Here, the carbon and the carbon compound are, for example, graphite (including so-called HOPG, PG, and GC, and HOPG is a substantially complete crystal structure of graphite, PG
Indicates that the crystal grain is about 200 angstroms and the crystal structure is slightly disordered, and GC indicates that the crystal grain is about 20 angstroms and the disorder of the crystal structure is further increased. The thickness is preferably in the range of 500 Å or less, more preferably in the range of 300 Å or less.

【0080】5)上記の各工程を経て得られた表面伝導
型電子放出素子は、安定化工程を施すことが好ましい。
この安定化工程は、真空容器内の有機物質を排気する工
程である。真空容器を排気する真空排気装置は、装置か
ら発生するオイルが素子の特性に影響を与えないよう
に、オイルを使用しないものを用いるのが好ましい。具
体的には、ソープションポンプ、イオンポンプ等の真空
排気装置を挙げることができる。
5) The surface conduction electron-emitting device obtained through the above steps is preferably subjected to a stabilization step.
This stabilization step is a step of exhausting the organic substance in the vacuum vessel. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump and an ion pump can be used.

【0081】また、上記の活性化工程において、排気装
置として油拡散ポンプやロータリーポンプを用い、これ
から発生するオイル成分に由来する有機ガスを用いた場
合は、この成分の分圧を極力低く抑える必要がある。真
空容器内の有機成分の分圧は、上記の炭素及び炭素化合
物がほぼ新たに堆積しない分圧で1×10のマイナス8
乗[Torr]以下が好ましく、更には1×10のマイ
ナス10乗[Torr]以下が特に好ましい。更に、真
空容器内を排気するときには、真空容器全体を加熱する
ことにより、真空容器内壁や表面伝導型電子放出素子に
吸着した有機物質分子を排気し易くするのが好ましい。
このときの加熱条件は、80〜200℃で5時間以上が
望ましいが、特にこの条件に限るものではなく、真空容
器の大きさや形状、表面伝導型電子放出素子の構成等の
諸条件により適宜選ばれる条件により行う。真空容器内
の圧力は極力低くすることが必要で、1〜3×10のマ
イナス7乗[Torr]以下が好ましく、更に1×10
のマイナス8乗[Torr]以下が特に好ましい。
In the above-mentioned activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the oil diffusion pump is used, it is necessary to keep the partial pressure of this component as low as possible. There is. The partial pressure of the organic component in the vacuum vessel is a partial pressure at which the carbon and the carbon compound hardly newly accumulate, and is 1 × 10 minus 8
The power is preferably not more than the power [Torr], and more preferably not more than 1 × 10 minus the power of 10 [Torr]. Further, when the inside of the vacuum vessel is evacuated, it is preferable that the entire vacuum vessel is heated so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel or the surface conduction electron-emitting device are easily evacuated.
The heating condition at this time is preferably 80 to 200 ° C. for 5 hours or more, but is not particularly limited to this condition, and is appropriately selected depending on various conditions such as the size and shape of the vacuum vessel and the configuration of the surface conduction electron-emitting device. It is performed under the conditions to be performed. The pressure in the vacuum vessel needs to be as low as possible, and is preferably 1-3 × 10 −7 [Torr] or less, and more preferably 1 × 10 7
Is particularly preferable to be equal to or less than the minus 8th power [Torr].

【0082】安定化工程を行った後の駆動時の雰囲気
は、上記安定化工程の終了時の雰囲気を維持するのが好
ましいが、これに限るものではなく、有機物質が十分除
去されていれば、真空度自体は多少低下しても十分安定
な特性を維持することができる。
The atmosphere at the time of driving after performing the stabilizing step is preferably the same as that at the end of the stabilizing step. However, the present invention is not limited to this, and it is preferable that the organic substance is sufficiently removed. Even if the degree of vacuum itself is slightly reduced, sufficiently stable characteristics can be maintained.

【0083】このような真空雰囲気を採用することによ
り、新たな炭素、或いは炭素化合物の堆積を抑制でき、
結果として素子電流If及び放出電流Ieを安定させる
ことができる。
By employing such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed.
As a result, the element current If and the emission current Ie can be stabilized.

【0084】上述した工程を経て得られた本発明に適用
可能な表面伝導型電子放出素子の基本特性について図1
9及び図20を参照しながら説明する。
FIG. 1 shows the basic characteristics of the surface conduction electron-emitting device applicable to the present invention obtained through the above-described steps.
This will be described with reference to FIGS.

【0085】図19は、真空処理装置の一例を示す模式
図であり、この真空処理装置は測定評価装置としての機
能をも兼ね備えている。図19においても、図9及び図
11に示した部位と同じ部位には図11に付した参照番
号と同一の番号を付している。
FIG. 19 is a schematic diagram showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. 19, the same parts as those shown in FIGS. 9 and 11 are denoted by the same reference numerals as those shown in FIG.

【0086】図19において、20は真空容器であり、
21は排気ポンプである。真空容器20内には、表面伝
導型電子放出素子が配置されている。即ち、1は表面伝
導型電子放出素子を構成する基体であり、2及び3は素
子電極、4は導電性薄膜、5は電子放出部である。19
は、表面伝導型電子放出素子に素子電圧Vfを印加する
ための電源である。15は、素子電極2,3間の導電性
薄膜4を流れる素子電流Ifを測定するための電流計で
ある。16は、素子の電子放出部5より放出される放出
電流Ieを捕捉するためのアノード電極である。17
は、アノード電極16に電圧を印加するための高圧電源
である。18は、素子の電子放出部5より放出される放
出電流Ieを測定するための電流計である。一例とし
て、アノード電極の電圧を1kV〜10kVの範囲と
し、アノード電極16と表面伝導型電子放出素子との距
離Hを2mm〜8mmの範囲として測定を行うことがで
きる。
In FIG. 19, reference numeral 20 denotes a vacuum vessel,
21 is an exhaust pump. A surface conduction electron-emitting device is arranged in the vacuum vessel 20. That is, 1 is a substrate constituting a surface conduction electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron-emitting portion. 19
Is a power supply for applying a device voltage Vf to the surface conduction electron-emitting device. Reference numeral 15 denotes an ammeter for measuring an element current If flowing through the conductive thin film 4 between the element electrodes 2 and 3. Reference numeral 16 denotes an anode electrode for capturing an emission current Ie emitted from the electron emission portion 5 of the device. 17
Is a high-voltage power supply for applying a voltage to the anode electrode 16. Reference numeral 18 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 5 of the device. As an example, the measurement can be performed with the voltage of the anode electrode in the range of 1 kV to 10 kV and the distance H between the anode electrode 16 and the surface conduction electron-emitting device in the range of 2 mm to 8 mm.

【0087】真空容器20内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ21は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と、イオンポンプ等か
らなる超高真空装置系とにより構成されている。ここに
示した電子源基板を配した真空処理装置の全体は、不図
示のヒータにより200度まで加熱できる。従って、こ
の真空処理装置を用いると、前述の通電フォーミング以
降の工程も行うことができる。
The vacuum vessel 20 is provided with equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 21 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra-high vacuum device system including an ion pump and the like. The entire vacuum processing apparatus provided with the electron source substrate shown here can be heated up to 200 degrees by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0088】図20は、図19に示した真空処理装置を
用いて測定された素子電流Ifに対する放出電流Ieと
素子電圧Vfとの関係を模式的に示した図である。図2
0においては、放出電流Ieが素子電流Ifに比べて著
しく小さいので、任意単位で示している。尚、縦・横軸
ともリニアスケールである。
FIG. 20 is a diagram schematically showing the relationship between the emission current Ie and the device voltage Vf with respect to the device current If measured using the vacuum processing apparatus shown in FIG. FIG.
At 0, the emission current Ie is significantly smaller than the device current If, so that it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0089】図20からも明らかなように、本発明を適
用可能な表面伝導型電子放出素子は、放出電流Ieに関
して対する三つの特徴的性質を有する。即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図20
中のVth)以上の素子電圧を印加すると急激に放出電
流Ieが増加し、一方しきい値電圧Vth以下では放出
電流Ieがほとんど検出されない。つまり、放出電流I
eに対する明確なしきい値電圧Vthを持った非線形素
子である。
As is apparent from FIG. 20, the surface conduction electron-emitting device to which the present invention can be applied has three characteristic properties with respect to the emission current Ie. That is, (i) this element has a certain voltage (referred to as a threshold voltage,
When an element voltage equal to or higher than Vth) is applied, the emission current Ie sharply increases. On the other hand, when the element voltage is equal to or lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, the emission current I
This is a non-linear element having a clear threshold voltage Vth for e.

【0090】(ii)放出電流Ieが素子電圧Vfに応じ
て単調に増加するため、放出電流Ieは素子電圧Vfに
よって制御できる。
(Ii) Since the emission current Ie monotonously increases according to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0091】(iii)アノード電極16に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。つ
まり、アノード電極16に捕捉される電荷量は、素子電
圧Vfを印加する時間によって制御できる。
(Iii) The emission charge captured by the anode electrode 16 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 16 can be controlled by the time during which the device voltage Vf is applied.

【0092】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の表面伝導型電子放出素子を配
して構成した電子源や画像表示装置等、多方面への応用
が可能となる。
As can be understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. Utilizing this property enables application to various fields such as an electron source and an image display device configured by arranging a plurality of surface conduction electron-emitting devices.

【0093】図20においては、素子電流Ifが素子電
圧Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という)を示す場合もある(不図示)。これら特性
は、前述の工程を制御することで実現できる。
In FIG. 20, an example in which the element current If monotonically increases with respect to the element voltage Vf (hereinafter referred to as "MI characteristic") is shown by a solid line. The element current If is equal to the element voltage Vf.
May exhibit a voltage control type negative resistance characteristic (hereinafter, referred to as “VCNR characteristic”) (not shown). These characteristics can be realized by controlling the above-described steps.

【0094】<表面伝導型電子放出素子を有する電子源
及び画像表示装置>次に、以上説明した表面伝導型電子
放出素子を基板上に複数個配列した電子源及び画像表示
装置について説明する。
<Electron Source and Image Display Having Surface Conduction Electron-Emitting Element> Next, an electron source and an image display in which a plurality of the above-described surface conduction electron-emitting elements are arranged on a substrate will be described.

【0095】表面伝導型電子放出素子の配列について
は、種々のものが採用できる。一例として、図6で示し
たように、並列に配置した多数の表面伝導型電子放出素
子の個々を両端で接続し、表面伝導型電子放出素子の行
を多数個配し(行方向と呼ぶ)、この配線と直交する方
向(列方向と呼ぶ)で、該表面伝導型電子放出素子の上
方に配した制御電極(グリッドとも呼ぶ)により、表面
伝導型電子放出素子からの電子を制御駆動するはしご状
配置のものがある。これとは別に、表面伝導型電子放出
素子をX方向及びY方向に行列状に複数個配し、同じ行
に配された複数の表面伝導型電子放出素子の電極の一方
を、X方向の配線に共通に接続し、同じ列に配された複
数の表面伝導型電子放出素子の電極の他方を、Y方向の
配線に共通に接続するものが挙げられる。このようなも
のは所謂単純マトリクス配置である。まず単純マトリク
ス配置について以下に詳述する。
Various arrangements of the surface conduction electron-emitting device can be adopted. As an example, as shown in FIG. 6, each of a large number of surface conduction electron-emitting devices arranged in parallel is connected at both ends, and a large number of rows of surface conduction electron-emitting devices are arranged (referred to as a row direction). A ladder for controlling and driving electrons from the surface conduction electron-emitting device by a control electrode (also referred to as a grid) disposed above the surface conduction electron-emitting device in a direction (called a column direction) orthogonal to the wiring. There is a thing of a shape arrangement. Separately, a plurality of surface conduction electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of surface conduction electron-emitting devices arranged in the same row is connected to a wiring in the X direction. And the other of the electrodes of the plurality of surface conduction electron-emitting devices arranged in the same column is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0096】本発明に適用可能な表面伝導型電子放出素
子については、前述したとおり(i)乃至(iii)の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値とパルス幅を調整すること
によって制御できる。一方、しきい値電圧以下では、当
該素子からは電子が殆ど放出されない。この特性によれ
ば、多数の表面伝導型電子放出素子を配置した場合にお
いても、個々の素子に、パルス状電圧を適宜印加すれ
ば、入力信号に応じて、表面伝導型電子放出素子を選択
して電子放出量を制御できる。
The surface conduction electron-emitting device applicable to the present invention has the characteristics (i) to (iii) as described above. That is, the emission electrons from the surface conduction electron-emitting device can be controlled by adjusting the peak value and the pulse width of the pulse-like voltage applied between the opposing device electrodes when the threshold voltage or more is exceeded. On the other hand, when the voltage is lower than the threshold voltage, almost no electrons are emitted from the element. According to this characteristic, even when a large number of surface conduction electron-emitting devices are arranged, the surface conduction electron-emitting device can be selected in accordance with an input signal by appropriately applying a pulsed voltage to each device. To control the amount of electron emission.

【0097】以下この原理に基づき、本発明に適用可能
な表面伝導型電子放出素子を複数配して得られる電子源
基板について、図21を用いて説明する。
Hereinafter, based on this principle, an electron source substrate obtained by arranging a plurality of surface conduction electron-emitting devices applicable to the present invention will be described with reference to FIG.

【0098】図21は、本発明に適用可能な単純マトリ
クス配置した電子源の一例を示す模式図である。
FIG. 21 is a schematic diagram showing an example of an electron source arranged in a simple matrix applicable to the present invention.

【0099】同図において、31は電子源基板、32は
X方向配線、33はY方向配線である。34は表面伝導
型電子放出素子、35は結線である。尚、表面伝導型電
子放出素34は、前述した平面型、或いは垂直型のどち
らであってもよい。
In the figure, 31 is an electron source substrate, 32 is an X-direction wiring, and 33 is a Y-direction wiring. 34 is a surface conduction electron-emitting device, and 35 is a connection. The surface conduction electron-emitting device 34 may be of the above-mentioned flat type or vertical type.

【0100】m本のX方向配線32は、DX1,DX
2,…,DXmからなり、真空蒸着法,印刷法,スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。この配線の材料、膜厚、幅は、適宜設計され
る。Y方向配線33は、DY1,DY2,…,DYnの
n本の配線よりなり、X方向配線32と同様に形成され
る。これらm本のX方向配線32とn本のY方向配線3
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
The m X-directional wirings 32 are DX1, DX1
, DXm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. The Y-direction wiring 33 includes n wirings DY1, DY2,..., DYn, and is formed similarly to the X-direction wiring 32. These m X-directional wirings 32 and n Y-directional wirings 3
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).

【0101】不図示の層間絶縁層は、真空蒸着法,印刷
法,スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線32を形成した基板31の
全面或は一部に所望の形状で形成され、特に、X方向配
線32とY方向配線33の交差部の電位差に耐え得るよ
うに、膜厚,材料,製法が適宜設定される。X方向配線
32とY方向配線33は、それぞれ外部端子として引き
出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 31 on which the X-directional wiring 32 is formed. The material and manufacturing method are set as appropriate. The X-direction wiring 32 and the Y-direction wiring 33 are respectively drawn out as external terminals.

【0102】表面伝導型電子放出素子34を構成する一
対の電極(不図示)は、m本のX方向配線32とn本の
Y方向配線33と導電性金属等からなる結線35によっ
て電気的に接続されている。
A pair of electrodes (not shown) constituting the surface conduction electron-emitting device 34 are electrically connected by m X-directional wirings 32, n Y-directional wirings 33, and a connection 35 made of a conductive metal or the like. It is connected.

【0103】配線32と配線33を構成する材料、結線
35を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部、或いは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wirings 32 and 33, the material forming the connection 35, and the material forming the pair of element electrodes differ from each other even if some or all of the constituent elements are the same. Is also good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0104】上記複数の表面伝導型電子放出素子をマト
リクス状に配置した電子源基板に対し、X方向配線及び
Y方向配線を通じて、上述のフォーミング電圧パルスを
印加することによりフォーミング工程を施し、各素子に
電子放出部を形成する。
A forming step is performed by applying the above-described forming voltage pulse to the electron source substrate on which the plurality of surface conduction electron-emitting devices are arranged in a matrix through the X-direction wiring and the Y-direction wiring. An electron emission portion is formed on the substrate.

【0105】<電子源の活性化処理>次に、本実施形態
の特徴である複数の表面伝導型電子放出素子が配置され
た電子源の活性化処理方法について詳しく説明する。
<Activation Process of Electron Source> Next, a method of activating an electron source in which a plurality of surface conduction electron-emitting devices are arranged, which is a feature of the present embodiment, will be described in detail.

【0106】上述した表面伝導型電子放出素子の製造工
程4)のように、活性化工程では、有機物質のガスを含
有する雰囲気下において、当該素子が複数配列された電
子源基板に、その基板のX方向配線及びY方向配線を介
して、活性化電圧源から電圧パルスの印加を繰り返す処
理を行う。しかし、複数の素子が配置されたマルチ電子
源に対して上述した通常の活性化処理を施すと、その電
子源全体を活性化処理に要する時間が非常に長くなって
しまい、その結果、当該複数の素子における放出電流特
性が均一でなくなってしまう。このため、複数の表面伝
導型電子放出素子が配置された電子源を良好に活性化す
るためには、特別な考慮が必要となる。以下に、その活
性化処理方法について、図面を参照して詳細に説明す
る。
As in the above-described step 4) of manufacturing the surface conduction electron-emitting device, in the activation step, the substrate is placed on an electron source substrate in which a plurality of the devices are arranged in an atmosphere containing an organic substance gas. Is repeated from the activation voltage source via the X-direction wiring and the Y-direction wiring. However, if the normal activation process described above is performed on a multi-electron source in which a plurality of elements are arranged, the time required for the activation process on the entire electron source becomes extremely long. In this case, the emission current characteristics of the device are not uniform. For this reason, special consideration is required for satisfactorily activating the electron source on which a plurality of surface conduction electron-emitting devices are arranged. Hereinafter, the activation processing method will be described in detail with reference to the drawings.

【0107】図1は、本発明の一実施形態における電子
源活性化装置の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an electron source activation device according to one embodiment of the present invention.

【0108】同図において、11は活性化に必要な電圧
パルスを発生する活性化電圧源である。12は、活性化
電圧源11で発生した電圧パルスを、電子源基板10の
所望するラインに印加するライン選択部である。13
は、電子源基板10の各ライン毎に複数配置された表面
伝導型電子放出素子に流れる素子電流の合計電流値をモ
ニタする電流計である。14は、電流計13から検出さ
れた1ラインの素子電流値に基づいて活性化電圧源11
及びライン選択部12を制御する制御部である。この制
御部14には、不図示のマイクロコンピュータが備えら
れており、そのマイクロコンピュータが後述する制御処
理を実現する。10は、上述したフォーミング処理が施
されたところの、複数の表面伝導型電子放出素子がM行
×N列単純マトリクス配置された電子源基板である。こ
こで、電子源基板10は、不図示の真空装置中に配置さ
れており、上記の4)にて説明した有機物質のガスを含
有する雰囲気下に置かれており、電子源基板のX方向配
線Dx1〜DxMは活性化処理装置のSx1〜SxMに
接続されている。
In the figure, reference numeral 11 denotes an activation voltage source for generating a voltage pulse necessary for activation. Reference numeral 12 denotes a line selection unit that applies a voltage pulse generated by the activation voltage source 11 to a desired line on the electron source substrate 10. 13
Is an ammeter for monitoring a total current value of element currents flowing through a plurality of surface conduction electron-emitting elements arranged for each line of the electron source substrate 10. Reference numeral 14 denotes an activation voltage source 11 based on an element current value of one line detected by the ammeter 13.
And a control unit for controlling the line selection unit 12. The control unit 14 includes a microcomputer (not shown), and the microcomputer realizes a control process described later. Reference numeral 10 denotes an electron source substrate on which a plurality of surface conduction electron-emitting devices are subjected to the above-described forming process and arranged in a simple matrix of M rows × N columns. Here, the electron source substrate 10 is placed in a vacuum device (not shown), is placed in an atmosphere containing the organic substance gas described in the above 4), and is placed in the X direction of the electron source substrate. The wirings Dx1 to DxM are connected to Sx1 to SxM of the activation processing device.

【0109】また、本実施形態では、1行のラインに配
置された複数の表面伝導型電子放出素子を一つのグルー
プとして定義する。尚、本実施形態では、1行のライン
を1グループと定義するが、列方向の1ラインとして
も、或いは、使用する電源の能力に応じて多数ラインを
1グループとして定義してもよい。
In the present embodiment, a plurality of surface conduction electron-emitting devices arranged in one line are defined as one group. In this embodiment, one line is defined as one group. However, one line in the column direction or a large number of lines may be defined as one group according to the capacity of a power supply to be used.

【0110】本実施形態において、活性化電圧源11
は、上述した図7に示す電圧波形を出力する。この電圧
パルスの波形及び出力のオン/オフは、制御部14によ
り制御される。活性化電圧源から出力されたパルス電圧
は、ライン選択部12によって選択された電子源基板1
0のラインに印加される。
In this embodiment, the activation voltage source 11
Outputs the voltage waveform shown in FIG. The waveform of the voltage pulse and ON / OFF of the output are controlled by the control unit 14. The pulse voltage output from the activation voltage source is applied to the electron source substrate 1 selected by the line selection unit 12.
0 is applied to the line.

【0111】図2は、本発明の一実施形態としての電子
源活性化装置におけるライン選択部の選択機構を示す図
である。
FIG. 2 is a diagram showing a selection mechanism of a line selection unit in an electron source activation device according to one embodiment of the present invention.

【0112】同図に示すライン選択部12は、例えばリ
レー、アナログスイッチ等のスイッチで構成され、電子
源基板10上の複数の表面伝導型電子放出素子がM×N
個のマトリクス配置であるとき、sw1〜swMのよう
にM個のスイッチが並列に並べられ、Sx1〜SxMを
介して電子源基板10のX配線端子Dx1〜DxMに接
続される。また該スイッチsw1〜swMは、制御部1
4にて制御され、活性化すべきラインに活性化電圧源1
1からのパルス電圧が加わるように作動する。図2の例
では、sw1が作動することにより、Sx1に活性化電
圧源11のパルス電圧が供給され、その電圧は、Dx1
端子を介して電子源基板10の第1ラインに印加され、
その他のラインはグランドに接続されている様子を示
す。また、sw1がオンになっている期間内に電子源基
板10の第1ラインに印加されるパルス電圧は、活性化
電圧源11から出力されるパルス電圧の中の1パルスで
ある。このような動作が、sw1〜swMも各スイッチ
によって行われる。制御部14がsw1〜swMの中の
複数のスイッチを選択したときには、その選択されたス
イッチに対応する電子源基板10の複数のラインにパル
ス電圧が同時に供給される。
The line selecting section 12 shown in FIG. 1 is composed of a switch such as a relay or an analog switch, and a plurality of surface conduction electron-emitting devices on the electron source substrate 10 are formed of M × N.
In a matrix arrangement of M, M switches are arranged in parallel like sw1 to swM, and connected to the X wiring terminals Dx1 to DxM of the electron source substrate 10 via Sx1 to SxM. The switches sw1 to swM are connected to the control unit 1
4, the activation voltage source 1 is applied to the line to be activated.
It operates so that the pulse voltage from 1 is applied. In the example of FIG. 2, when sw1 operates, the pulse voltage of the activation voltage source 11 is supplied to Sx1, and the voltage is Dx1
Applied to the first line of the electron source substrate 10 through the terminal,
The other lines are connected to the ground. Further, the pulse voltage applied to the first line of the electron source substrate 10 during the period in which sw1 is on is one pulse of the pulse voltages output from the activation voltage source 11. Such an operation is also performed by the switches sw1 to swM. When the control unit 14 selects a plurality of switches among sw1 to swM, a pulse voltage is simultaneously supplied to a plurality of lines of the electron source substrate 10 corresponding to the selected switches.

【0113】次に、図3及び図4を用いて本発明のマル
チ電子源に対する活性化処理方法について説明する。本
実施形態において、活性化電圧源11から出力されるパ
ルス電圧は、T3(パルス幅)=1msec、T4(パ
ルス周期)=10msec、電圧波高値は14Vとす
る。
Next, an activation processing method for a multi-electron source according to the present invention will be described with reference to FIGS. In the present embodiment, the pulse voltage output from the activation voltage source 11 is T3 (pulse width) = 1 msec, T4 (pulse cycle) = 10 msec, and the voltage peak value is 14V.

【0114】図3は、本発明の一実施形態としての活性
化処理装置における制御部の活性化処理を示すフローチ
ャートであり、予め格納されたプログラムに従って動作
する制御部14内のマイクロコンピュータが行う処理を
示す。
FIG. 3 is a flowchart showing the activation processing of the control unit in the activation processing apparatus according to one embodiment of the present invention. The processing performed by the microcomputer in the control unit 14 that operates according to a program stored in advance. Is shown.

【0115】図3において、ステップS1:電子源基板
10の複数のラインのうち、活性化が未だ行われていな
い、或いは完了していないラインを複数ライン選択し、
その選択した複数ラインに同時に活性化用の電圧パルス
を印加することにより、活性化を開始する。ここで、マ
イクロコンピュータは、ラインの選択すべく、活性化が
完了しているか否かを識別可能なデータが記憶されてい
る、当該マイクロコンピュータ内のRAMを参照する。
このRAMのデータは、後述するステップS5にて書き
込まれる。
In FIG. 3, in step S 1, a plurality of lines that have not yet been activated or have not been activated are selected from a plurality of lines of the electron source substrate 10.
Activation is started by simultaneously applying an activation voltage pulse to the selected plurality of lines. Here, in order to select a line, the microcomputer refers to a RAM in the microcomputer in which data capable of identifying whether activation has been completed is stored.
The data in the RAM is written in step S5 described later.

【0116】ステップS2:活性化を行っている各ライ
ン毎の素子電流Ifを電流計により計測し、計測した電
流の合計値が活性化電圧源11の最大電流容量値Imax
以下であるかを判断する。
Step S2: The element current If of each activated line is measured by an ammeter, and the total value of the measured currents is the maximum current capacity value Imax of the activation voltage source 11.
Determine if:

【0117】ステップS3:ステップS2の判断におい
てNo(最大電流容量値Imaxより大きい)のときは、
同時に活性化するラインの行数を減らすか、或いは同時
に活性化するラインを変更し、ステップS1に戻る。
Step S3: If the determination in step S2 is No (greater than the maximum current capacity value Imax),
Either reduce the number of lines to be activated at the same time, or change the lines to be activated at the same time, and return to step S1.

【0118】ステップS4:ステップS2の判断におい
てYes(最大電流容量値Imax以下)のときは、活性
化を行っている各ラインにおける素子電流If値が飽和
しているか、即ち活性化が終了しているかを調べる。こ
の判断においてNo(活性化終了のラインがない)のと
きには、現在選択されている複数ラインの活性化を継続
すべく、ステップS1に戻る。
Step S4: If the determination in step S2 is Yes (less than or equal to the maximum current capacity value Imax), the element current If value of each activated line is saturated, that is, the activation is completed. To find out. If the determination is No (there is no activated line), the process returns to step S1 in order to continue activation of the currently selected plurality of lines.

【0119】ステップS5:ステップS4の判断におい
てYes(活性化終了のラインが存在する)のときは、
マイクロコンピュータ内のRAM等に活性化が終了した
ラインを識別するデータを記憶すると共に、電子源基板
10が有する全ラインについて活性化が終了したかを判
断する。この判断において、Yes(全ライン終了)の
ときは、活性化工程を終了する。
Step S5: If the determination in step S4 is Yes (the activation end line exists),
Data identifying the activated line is stored in a RAM or the like in the microcomputer, and it is determined whether the activation has been completed for all the lines of the electron source substrate 10. If the determination is Yes (end of all lines), the activation step ends.

【0120】ステップS6:ステップS5の判断におい
てNo(活性化を行っていないラインがある)のとき
は、活性化がまだ終了していないラインを再度選択し
(本ステップにおけるラインの選択にも、上記のRAM
内のデータを参照することは言うまでもない)、ステッ
プS1に戻る。
Step S6: If the determination in step S5 is No (there is a line that has not been activated), a line that has not been activated is selected again (the line selection in this step is also performed). RAM above
It goes without saying that the data in (1) is referred to), and the process returns to step S1.

【0121】図4は、本発明の一実施形態としての活性
化処理装置の動作タイミングを示すタイミングチャート
であり、制御部14による図3の活性化処理時の動作を
説明する図である。同図において、一番上の波形は、
活性化電圧源11が出力する連続した矩形パルスの電圧
波形を示ている。sw1〜swMの各波形は、ライン
選択部12に内蔵されたスイッチの動作タイミングを示
している。そして、Sx1〜SxMの各波形は、ライ
ン選択部12の出力するパルス電圧の波形を示してい
る。このとき、活性化中の各ラインには、パルス幅1m
secの矩形波が、10msecの周期で印加されるこ
とになる。
FIG. 4 is a timing chart showing the operation timing of the activation processing apparatus as one embodiment of the present invention, and is a diagram for explaining the operation at the time of the activation processing of FIG. In the figure, the top waveform is
3 shows a voltage waveform of a continuous rectangular pulse output from the activation voltage source 11. Each waveform of sw1 to swM indicates the operation timing of the switch built in the line selection unit 12. Each of the waveforms Sx1 to SxM indicates the waveform of the pulse voltage output from the line selection unit 12. At this time, each line being activated has a pulse width of 1 m.
A rectangular wave of sec is applied at a period of 10 msec.

【0122】図4に示す期間Aは、制御部14による活
性化処理開始後の初期の時点を示しており、制御部14
が活性化を完了していない複数のラインを選択し、それ
ら選択したラインに同時に活性化を行っている状況を示
している。
A period A shown in FIG. 4 indicates an initial point in time after the activation process by the control unit 14 is started.
Shows a state in which a plurality of lines that have not been activated are selected, and the selected lines are activated simultaneously.

【0123】次に、期間Aから時間が経過した期間B
は、期間Aにおいて選択した複数のラインに対して同時
に活性化を行った結果、それらのラインに含まれる素子
に流れる素子電流Ifの合計値が、活性化電圧源11の
最大電流容量値Imaxより大きくなったことを制御部1
4が認識し、M行目の活性化を一時中断している状況を
示している。
Next, a period B in which time has elapsed since the period A
Is that, as a result of simultaneously activating a plurality of lines selected in the period A, the total value of the device currents If flowing through the devices included in those lines is larger than the maximum current capacity value Imax of the activation voltage source 11. Control unit 1 indicates that it has grown
4 indicates that the activation of the M-th row has been temporarily suspended.

【0124】そして、期間Cは、処理再開後に最大電流
容量値Imaxの範囲内で選択した複数のラインに対して
活性化処理を行っていった結果、同時に活性化するライ
ン数が減少し(2行目の活性化は既に完了しているもの
とする)、1行目のみを活性化している状況を示してい
る。
During the period C, the activation process is performed on a plurality of lines selected within the range of the maximum current capacity value Imax after the process is restarted. As a result, the number of lines activated simultaneously decreases (2). It is assumed that the activation of the first row has already been completed.) This shows a situation in which only the first row is activated.

【0125】そして、D領域では、1行目の活性化が終
了し、期間Bで選択を中断していた他の複数のラインが
再び選択され(図4ではM行目としている)、その選択
された複数のラインに対する活性化が再開された状況を
示している。
Then, in the D region, the activation of the first row is completed, and another plurality of lines, the selections of which have been interrupted in the period B, are selected again (the M-th row in FIG. 4). This shows a situation in which activation of the plurality of lines has been resumed.

【0126】このように、本実施形態では、電子源基板
10の1行に含まれる複数の表面伝導型電子放出素子を
1グループとして、活性化電圧源11の最大電流容量I
maxの範囲内で、複数のラインに含まれる表面伝導型電
子放出素子を同時に活性化する手法を採るため、活性化
処理に要する時間を短縮でき、電子源基板10の活性化
に要する時間の短縮が可能になる。これにより、活性化
後の電子源基板10上の複数の素子の放電電流特性の均
一化が図られる。また、最大電流容量Imaxの範囲を超
えるときには、選択するラインを減少することができる
ため、活性化電圧源11が過負荷状態になることを防止
することができる。
As described above, in the present embodiment, the plurality of surface conduction electron-emitting devices included in one row of the electron source substrate 10 are grouped into one group, and the maximum current capacity I
Since the surface conduction electron-emitting devices included in a plurality of lines are simultaneously activated within the range of max, the time required for the activation process can be reduced, and the time required for activating the electron source substrate 10 can be reduced. Becomes possible. Thereby, the discharge current characteristics of the plurality of elements on the electron source substrate 10 after activation are made uniform. When the current exceeds the range of the maximum current capacity Imax, the number of lines to be selected can be reduced, so that the activation voltage source 11 can be prevented from being overloaded.

【0127】尚、上述した活性化処理方法では、電子源
基板10の全ラインを一括して活性化処理の対象とした
が、例えば、全ラインを2つのブロックに分割して、一
つのブロック内の複数のラインにパルス電圧の印加を行
った後に、もう一方のブロック内の複数のラインを選択
する、という時分割動作を繰り返してもよい。この場
合、活性化電圧源11が出力するパルス電圧の波形を、
T3(パルス幅)=1msec、T4(パルス周期)=
5msecとすることにより、各ブロック内で選択され
た複数のラインには、パルス幅1msecの矩形波が1
0msecの周期で印加される。これにより、活性化時
間は先ほどの場合より2分の1に短縮することができ
る。
In the above-described activation processing method, all the lines of the electron source substrate 10 are collectively subjected to the activation processing. However, for example, all the lines are divided into two blocks, and one line is divided into two blocks. After applying the pulse voltage to the plurality of lines, a time-division operation of selecting a plurality of lines in the other block may be repeated. In this case, the waveform of the pulse voltage output from the activation voltage source 11 is
T3 (pulse width) = 1 msec, T4 (pulse cycle) =
By setting the time to 5 msec, a rectangular wave having a pulse width of 1 msec is applied to a plurality of lines selected in each block.
It is applied at a cycle of 0 msec. As a result, the activation time can be reduced to half that of the previous case.

【0128】尚、電子源基板10の全ラインの分け方は
これに限られるものではなく、原理的には、活性化時に
各表面伝導型電子放出素子に印加する電圧パルスの周期
に対する該パルス幅の比(デューティ比)の逆数値まで
複数のブロックを設定できる。これにより、更に活性化
に要する時間を短縮できることになる。
The method of dividing all the lines of the electron source substrate 10 is not limited to this. In principle, the pulse width with respect to the period of the voltage pulse applied to each surface conduction electron-emitting device at the time of activation is determined. A plurality of blocks can be set up to the reciprocal value of the ratio (duty ratio). As a result, the time required for activation can be further reduced.

【0129】更に、上記の時分割活性化方法を利用し
て、活性化開始後の初期の段階には、活性化時に各素子
に印加する電圧パルスのデューティ比を小さくしてお
き、活性化が進行に応じてデューティ比を大きくして
も、活性化に要する時間を短縮することができる。これ
は、時分割に活性化を行うに際して、活性化初期にデュ
ーティ比を小さくしておけば、デューティ比が小さい分
だけ、一度に活性化できるブロック数を多くしておくこ
とができ、活性化初期に多数の表面伝導型電子放出素子
の活性化を行うことができるからである。このとき、例
えば、活性化前半はデューティ比を1/20として、2
0ライン時分割で一度に活性化を行い、活性化後半はデ
ューティ比を1/10として10ライン毎に活性化を実
行するとよい。この場合、最初から1/10のデューテ
ィ比で10本のラインづつ活性化を実行する場合に比
べ、3/4の活性化時間に短縮することができる。
Further, using the above-described time-sharing activation method, in the initial stage after the start of activation, the duty ratio of a voltage pulse applied to each element at the time of activation is reduced, and activation is performed. Even if the duty ratio is increased in accordance with the progress, the time required for activation can be reduced. This is because, when performing activation in a time-sharing manner, if the duty ratio is reduced in the initial stage of activation, the number of blocks that can be activated at one time can be increased by an amount corresponding to the small duty ratio. This is because many surface conduction electron-emitting devices can be activated in the initial stage. At this time, for example, in the first half of activation, the duty ratio is set to 1/20, and 2
It is preferable that activation is performed at a time in the 0-line time division, and the activation is executed every 10 lines in the latter half of the activation with a duty ratio of 1/10. In this case, the activation time can be reduced to 3/4 as compared with the case where activation is performed every 10 lines at a duty ratio of 1/10 from the beginning.

【0130】以上、複数の表面伝導型電子放出素子が配
列された電子源の活性化処理方法を説明した。本実施形
態によれば、製造工程の大幅な時間短縮を達成すること
ができ、これにより放電電流特性の均一性が高く製造コ
ストの安価な画像表示装置を提供することが可能とな
る。
In the above, the method of activating the electron source in which a plurality of surface conduction electron-emitting devices are arranged has been described. According to the present embodiment, it is possible to greatly reduce the time required for the manufacturing process, thereby making it possible to provide an image display device having high uniformity of discharge current characteristics and low manufacturing cost.

【0131】尚、上記の実施形態では、ライン数及びデ
ューティ比を適当に挙げて例を示したが、これに限るこ
となく、電子源基板の全ライン数や活性化条件によっ
て、適宜所望の値を選択することができる。
In the above embodiment, the number of lines and the duty ratio have been appropriately described as an example. However, the present invention is not limited to this, and a desired value may be appropriately determined depending on the total number of lines of the electron source substrate and the activation conditions. Can be selected.

【0132】<画像表示装置>次に、上述した電子源を
表示パネルとして有する画像表示装置について説明す
る。
<Image Display Apparatus> Next, an image display apparatus having the above-mentioned electron source as a display panel will be described.

【0133】図22は、本発明を適用した電子源を用い
た画像表示装置の表示パネルの一例を示す模式図であ
る。
FIG. 22 is a schematic diagram showing an example of a display panel of an image display device using an electron source to which the present invention is applied.

【0134】同図において、31は表面伝導型電子放出
素子を複数配した電子源基板、41は電子源基板31を
固定したリアプレート、46はガラス基板43の内面に
蛍光膜44とメタルバック45等が形成されたフェース
プレートである。42は、支持枠であり該支持枠42に
は、リアプレート41、フェースプレート46がフリッ
トガラス等を用いて接続されている。47は外囲器であ
り、例えば大気中、或いは、窒素中で、400〜500
度の温度範囲で10分以上焼成することで、封著して構
成される。
In the figure, reference numeral 31 denotes an electron source substrate on which a plurality of surface conduction electron-emitting devices are arranged; 41, a rear plate on which the electron source substrate 31 is fixed; 46, a fluorescent film 44 and a metal back 45 on the inner surface of a glass substrate 43; And the like are formed on the face plate. Reference numeral 42 denotes a support frame, and a rear plate 41 and a face plate 46 are connected to the support frame 42 using frit glass or the like. 47 is an envelope, for example, in the atmosphere or in nitrogen, 400 to 500
By baking for 10 minutes or more in the temperature range of degree, the structure is sealed.

【0135】34は、図11における電子放出部5に相
当する電子放出部である。32,33は、表面伝導型電
子放出素子の一対の素子電極と接続されたX方向配線及
びY方向配線である。X方向配線32には、X方向に配
列した表面伝導型電子放出素子34の行を、選択するた
めの走査信号を印加する不図示の走査信号印加手段が接
続される。一方、Y方向配線33には、Y方向に配列し
た表面伝導型電子放出素子34の各列を入力信号に応じ
て、変調するための不図示の変調信号発生手段が接続さ
れる。各表面伝導型電子放出素子に印加される駆動電圧
は、当該素子に印加される走査信号と変調信号の差電圧
として供給される。
Reference numeral 34 denotes an electron emitting portion corresponding to the electron emitting portion 5 in FIG. 32 and 33 are X-direction wiring and Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device. The X-direction wiring 32 is connected to a scanning signal applying unit (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 34 arranged in the X direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 34 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 33. The driving voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0136】外囲器47は、上述の如く、フェースープ
レート46、支持枠42、リアプレート41で構成され
る。リアプレート41は主に基板31の強度を補強する
目的で設けられるため、基板31自体で十分な強度を持
つ場合は別体のリアプレート41は不要とすることがで
きる。即ち、基板31に直接支持枠42を封着し、フェ
ースプレート46、支持枠42及び基板31で外囲器4
7を構成しても良い。一方、フェースープレート46、
リアプレート41間に、スペーサーとよばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器47を構成することもできる。
The envelope 47 comprises the face-plate 46, the support frame 42, and the rear plate 41 as described above. Since the rear plate 41 is provided mainly for the purpose of reinforcing the strength of the substrate 31, if the substrate 31 itself has sufficient strength, the separate rear plate 41 can be unnecessary. That is, the support frame 42 is directly sealed to the substrate 31, and the envelope 4 is sealed by the face plate 46, the support frame 42 and the substrate 31.
7 may be configured. On the other hand, face-plate 46,
By installing a support (not shown) called a spacer between the rear plates 41, the envelope 47 having sufficient strength against atmospheric pressure can be configured.

【0137】上記のような構成を有する表示パネルにお
いては、単純なマトリクス配線を用いて、個別の素子を
選択し、その選択した素子を独立に駆動することができ
る。
In the display panel having the above configuration, individual elements can be selected using simple matrix wiring, and the selected elements can be driven independently.

【0138】図23及び図24は、図22の画像表示装
置に使用される蛍光膜の模式図である。図22における
蛍光膜44は、モノクロームの場合は蛍光体のみから構
成することができる。カラーの蛍光膜の場合は、蛍光体
の配列の仕方により、図23に示すブラックストライ
プ、或いは、図24に示すブラックマトリクス等と呼ば
れる黒色導電材51と蛍光体52とから構成することが
できる。ブラックストライプ、ブラックマトリクスを設
ける目的は、カラー表示の場合、必要となる三原色蛍光
体の各蛍光体52間の塗り分け部を黒くすることで混色
等を目立たなくすることと、蛍光膜44における外光反
射によるコントラストの低下を抑制することにある。ブ
ラックストライプの材料としては、通常用いられている
黒鉛を主成分とする材料の他、導電性があり、光の透過
及び反射が少ない材料を用いることができる。
FIGS. 23 and 24 are schematic views of the fluorescent film used in the image display device of FIG. The fluorescent film 44 in FIG. 22 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it can be constituted by a black conductive material 51 called a black stripe shown in FIG. 23 or a black matrix shown in FIG. 24 and a fluorescent material 52 depending on the arrangement of the fluorescent materials. The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 52 of the necessary three primary color phosphors black in the case of color display so that color mixing and the like become inconspicuous, An object of the present invention is to suppress a decrease in contrast due to light reflection. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0139】ガラス基板43に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜44の内面側には、通常メタルバ
ック45が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート4
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器47内で発生した負イオンの衝突
によるダメージから蛍光体を保護すること等である。メ
タルバックは、蛍光膜作製後、蛍光膜の内面側表面の平
滑化処理(通常、「フィルミング」と呼ばれる。)を行
い、その後Alを真空蒸着等を用いて堆積させることで
作製できる。
As a method of applying the phosphor on the glass substrate 43, a precipitation method, a printing method, and the like can be adopted regardless of monochrome or color. Usually, a metal back 45 is provided on the inner surface side of the fluorescent film 44. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted to a face plate 4.
Improving the brightness by specular reflection to the 6 side, acting as an electrode for applying an electron beam acceleration voltage, and protecting the phosphor from damage due to collision of negative ions generated in the envelope 47. And so on. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0140】フェースプレート46には、更に蛍光膜4
4の導電性を高めるため、蛍光膜44の外面側に透明電
極(不図示)を設けてもよい。
On the face plate 46, the fluorescent film 4
A transparent electrode (not shown) may be provided on the outer surface side of the phosphor film 44 in order to increase the conductivity of the phosphor film 4.

【0141】前述の封着を行う際には、カラーの場合は
各色蛍光体と表面伝導型電子放出素子とを対応させる必
要があり、十分な位置合わせが不可欠となる。
When performing the above-described sealing, in the case of color, it is necessary to make each color phosphor correspond to the surface conduction electron-emitting device, and sufficient alignment is indispensable.

【0142】図22に示した画像表示装置は、例えば以
下のようにして製造される。
The image display device shown in FIG. 22 is manufactured, for example, as follows.

【0143】外囲器47は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、10のマイナス7乗[Torr]
程度の真空度の有機物質の十分少ない雰囲気にした後、
封止が成される。外囲器47の封止後の真空度を維持す
るために、ゲッター処理を行なうこともできる。これ
は、外囲器47の封止を行う直前、或いは封止後に、抵
抗加熱、或いは高周波加熱等を用いた加熱により、外囲
器47内の所定の位置(不図示)に配置されたゲッター
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ba等が主成分であり、該蒸着膜の吸着作用により、
例えば1×10のマイナス5乗ないしは1×10のマイ
ナス7乗[Torr]の真空度を維持するものである。
ここで、表面伝導型電子放出素子のフォーミング処理以
降の工程は、適宜設定できる。
The envelope 47 is evacuated through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump and a sorption pump, while appropriately heating the envelope 47 in the same manner as in the above-described stabilizing step. 7th power [Torr]
After setting the atmosphere to a sufficiently low degree of organic matter with a vacuum degree,
A seal is made. In order to maintain the degree of vacuum after sealing the envelope 47, a getter process may be performed. This is because the getter placed at a predetermined position (not shown) in the envelope 47 by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 47 is sealed. Is a process of forming a vapor-deposited film by heating. The getter is usually composed mainly of Ba or the like, and by the adsorption action of the deposited film,
For example, a degree of vacuum of 1 × 10 −5 or 1 × 10 −7 [Torr] is maintained.
Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【0144】次に、単純マトリクス配置の電子源を用い
て構成した図22に示す表示パネルに、NTSC方式の
テレビ信号に基づいたテレビジョン表示を行うための駆
動回路の構成例について、図25を用いて説明する。
Next, FIG. 25 shows an example of the configuration of a drive circuit for performing television display based on an NTSC television signal on the display panel shown in FIG. 22 constructed using electron sources in a simple matrix arrangement. It will be described using FIG.

【0145】図25は、NTSC方式のテレビ信号に応
じて表示を行なう画像表示装置の一例を示すブロック図
である。
FIG. 25 is a block diagram showing an example of an image display device which performs display according to an NTSC television signal.

【0146】同図において、101は図22に示した表
示パネルに相当する表示パネル、102は走査回路、1
03は制御回路、104はシフトレジスタである。10
5はラインメモリ、106は同期信号分離回路、107
は変調信号発生器、Vx及びvaは直流電圧源である。
In the figure, reference numeral 101 denotes a display panel corresponding to the display panel shown in FIG.
03 is a control circuit, 104 is a shift register. 10
5 is a line memory, 106 is a synchronization signal separation circuit, 107
Is a modulation signal generator, and Vx and va are DC voltage sources.

【0147】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続されている。端子Dox
1乃至Doxmには、表示パネル内に設けられている電
子源、即ち、M行N列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(N素子)ずつ順次駆
動する走査信号が印加される。
The display panel 101 has terminals Dox1 to Dox1
oxm, terminals Doy1 to Doyn, and high voltage terminal Hv
Connected to an external electric circuit via Terminal Dox
Scan signals for sequentially driving electron sources provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one by one (N elements) are provided in 1 to Doxm. Is applied.

【0148】端子Doy1乃至Doynには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御する変調信号が印加され
る。高圧端子Hvには、直流電圧源Vaより、例えば1
0K[V]の直流電圧が供給されるが、これは表面伝導
型電子放出素子から放出される電子ビームに蛍光体を励
起するのに十分なエネルギーを付与する加速電圧であ
る。
To the terminals Doy1 to Doyn, a modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting elements selected by the scanning signal is applied. The high-voltage terminal Hv is connected to the DC voltage source Va, for example, by one.
A DC voltage of 0 K [V] is supplied, which is an accelerating voltage for applying sufficient energy to the electron beam emitted from the surface conduction electron-emitting device to excite the phosphor.

【0149】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dx1ないしDxmと電気的に
接続される。S1乃至Smの各スイッチング素子は、制
御回路103が出力する制御信号Tscanに基づいて
動作するものであり、例えばFET(電界効果トランジ
スタ)のようなスイッチング素子を組み合わせることに
より構成することができる。
Next, the scanning circuit 102 will be described. This circuit includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level),
The display panel 101 is electrically connected to terminals Dx1 to Dxm. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs (field effect transistors).

【0150】直流電圧源Vxは、本実施形態の場合には
表面伝導型電子放出素子の特性(電子放出しきい値電
圧)に基づき走査されていない素子に印加される駆動電
圧が電子放出しきい値電圧以下となるような一定電圧を
出力するよう設定されている。
In the case of the present embodiment, the DC voltage source Vx has a drive voltage applied to an element that is not scanned based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage that is equal to or lower than the value voltage.

【0151】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan及びTsft及び
Tmryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft, and Tmry are generated for each unit.

【0152】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する回路であり、一般的な周波数
分離(フィルタ)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Tsync信号として図示した。また、前記テレビ信号
から分離された画像の輝度信号成分は便宜上DATA信
号と表した。DATA信号は、シフトレジスタ104に
入力される。
The synchronizing signal separation circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0153】シフトレジスタ104は、時系列的にシリ
アルに入力されるDATA信号を、画像の1ライン毎に
シリアル/パラレル変換するためのもので、制御回路1
03より送られる制御信号Tsftに基づいて動作する
(即ち、制御信号Tsftは、シフトレジスタ104の
シフトクロックであるということもできる)。シリアル
/パラレル変換された画像1ライン分(表面伝導型電子
放出素子N素子分の駆動データに相当)のデータは、I
d1乃至IdnのN個の並列信号としてシフトレジスタ
104より出力される。
The shift register 104 is for serially / parallel converting a DATA signal input serially in time series for each line of an image.
It operates based on the control signal Tsft sent from the control register 03 (that is, it can be said that the control signal Tsft is a shift clock of the shift register 104). The data for one line of the serial / parallel-converted image (corresponding to the drive data for the N elements of the surface conduction electron-emitting device) is represented by I
It is output from the shift register 104 as N parallel signals of d1 to Idn.

【0154】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する記憶装置であり、制
御回路103より送られる制御信号Tmryに従って適
宜Id1乃至Idnの内容を記憶する。記憶された内容
は、I’d1乃至I’dnとして出力され、変調信号発
生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 107.

【0155】変調信号発生器107は、画像データI’
d1乃至I’dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する信号源であり、その出力
信号は、端子Doy1乃至Doynを通じて表示パネル
101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I '
A signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of d1 to I'dn, and an output signal of which is output from the surface conduction electron-emitting device in the display panel 101 through terminals Doy1 to Doyn. Is applied to

【0156】前述したように、本発明を適用可能な表面
伝導型電子放出素子は放出電流Ieに対して以下の基本
特性を有している。即ち、電子放出には明確なしきい値
電圧Vthがあり、Vth以上の電圧を印加された時の
み電子放出が生じる。電子放出しきい値以上の電圧に対
しては、素子への印加電圧の変化に応じて放出電流も変
化する。このことから、本素子にパルス状の電圧を印加
する場合、例えば電子を放出するしきい値Vth以下の
電圧を印加しても電子放出は生じないが、このしきい値
Vth以上の電圧を印加する場合には電子ビームが出力
される。その際、パルスの波高値Vmを変化させること
により出力される電子ビームの強度を制御することが可
能である。また、パルスの幅Pwを変化させることによ
り出力される電子ビームの電荷の総量を制御することが
可能である。
As described above, the surface conduction electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. For this reason, when a pulse-like voltage is applied to the device, electron emission does not occur even if, for example, a voltage lower than the threshold value Vth for emitting electrons is applied. In this case, an electron beam is output. At this time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0157】従って、入力信号に応じて、表面伝導型電
子放出素子を変調する方式としては、電圧変調方式、パ
ルス幅変調方式等が採用できる。電圧変調方式を実施す
るに際しては、変調信号発生器107として、一定長さ
の電圧パルスを発生し、入力されるデータに応じて適宜
パルスの波高値を変調するような電圧変調方式の回路を
用いることができる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to.

【0158】パルス幅変調方式を実施するに際しては、
変調信号発生器107にて所定の波高値の電圧パルスを
発生し、入力されるデータに応じて適宜電圧パルスの幅
を変調するようなパルス幅変調方式の回路を用いること
ができる。
In implementing the pulse width modulation method,
A pulse width modulation circuit that generates a voltage pulse having a predetermined peak value in the modulation signal generator 107 and appropriately modulates the width of the voltage pulse according to input data can be used.

【0159】シフトレジスタ104やラインメモリ10
5は、画像信号のシリアル/パラレル変換や記憶が所定
の速度で行なわれる回路であれば、デジタル信号式、或
いはアナログ信号式の何れでもよい。
The shift register 104 and the line memory 10
Reference numeral 5 may be a digital signal type or an analog signal type as long as the circuit performs serial / parallel conversion and storage of an image signal at a predetermined speed.

【0160】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合せた回路を用いる。また、必要に応じて、
比較器の出力するパルス幅変調された変調信号を表面伝
導型電子放出素子の駆動電圧にまで電圧増幅するための
増幅器を付加することもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. Also, if necessary,
It is also possible to add an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device.

【0161】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば、電圧制御型発振(VCO)回路を採用
でき、必要に応じて表面伝導型電子放出素子の駆動電圧
まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation (VCO) circuit can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0162】このような回路構成を備える画像表示装置
においては、各表面伝導型電子放出素子に、容器外端子
Dox1乃至Doxm、Doy1乃至Doynを介して
電圧を印加することにより、電子放出が生ずる。高圧端
子Hvを介してメタルバック85、或いは透明電極(不
図示)に高圧を印加することにより、電子ビームを加速
する。加速された電子は、蛍光膜84に衝突し、これに
より発光が生じて画像が形成される。
In the image display device having such a circuit configuration, electron emission occurs when a voltage is applied to each surface conduction electron-emitting device via the external terminals Dox1 to Doxm and Doy1 to Doyn. The electron beam is accelerated by applying a high voltage to the metal back 85 or the transparent electrode (not shown) via the high voltage terminal Hv. The accelerated electrons collide with the fluorescent film 84, thereby emitting light and forming an image.

【0163】ここで述べた画像表示装置の構成は一例で
あり、本発明の技術思想に基づいて種々の変形が可能で
ある。入力信号については、NTSC方式を挙げたが入
力信号はこれに限られるものではなく、PAL,SEC
AM方式等他、これよりも、多数の走査線からなるTV
信号(例えば、MUSE方式をはじめとする高品位T
V)方式をも採用できる。
The configuration of the image display device described here is an example, and various modifications are possible based on the technical idea of the present invention. For the input signal, the NTSC system has been described, but the input signal is not limited to this, and PAL, SEC
Other than the AM system, TV with more scanning lines
Signal (for example, high quality T including MUSE method)
V) system can also be adopted.

【0164】次に、はしご型配置の電子源及び画像表示
装置について図26を参照して説明する。
Next, the ladder-type arrangement of the electron source and the image display device will be described with reference to FIG.

【0165】図26は、本発明を適用したはしご配置の
電子源を用いた画像表示装置の表示パネルの一例を示す
模式図である。図26においては、上述した図6及び図
22に示した部位と同じ部位には、これらの図に付した
のと同一の参照番号を付している。図26に示す画像表
示装置の構造が、図22に示した単純マトリクス配置の
画像表示装置と異なる部分は、電子源基板60とフェー
スプレート46の間にグリッド電極64を備えているか
否かである。
FIG. 26 is a schematic diagram showing an example of a display panel of an image display device using an electron source having a ladder arrangement to which the present invention is applied. In FIG. 26, the same portions as those shown in FIGS. 6 and 22 described above are denoted by the same reference numerals as those shown in these drawings. The structure of the image display device shown in FIG. 26 differs from the image display device having the simple matrix arrangement shown in FIG. 22 in that a grid electrode 64 is provided between the electron source substrate 60 and the face plate 46. .

【0166】同図において、64はグリッド電極、65
は電子が通過するため空孔、62はDox1,Dox
2,…,Doxmよりなる容器外端子である。63は、
グリッド電極64と接続されたG1,G2,…,Gnか
らなる容器外端子、60は各素子行間の共通配線を同一
配線とした電子源基板である。
In the figure, reference numeral 64 denotes a grid electrode;
Is a hole for passing electrons, 62 is Dox1, Dox
2,..., Doxm. 63 is
An external terminal 60 composed of G1, G2,..., Gn connected to the grid electrode 64, and 60 is an electron source substrate in which the common wiring between the element rows is the same wiring.

【0167】グリッド電極64は、表面伝導型電子放出
素子から放出された電子ビームを変調するためのもので
あり、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して1個ずつ円形の開口部65が設けられてい
る。グリッドの形状や設置位置は図26に示したものに
限定されるものではない。例えば、開口部65としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
を表面伝導型電子放出素子の周囲や近傍に設けることも
できる。
The grid electrode 64 modulates the electron beam emitted from the surface conduction electron-emitting device, and applies the electron beam to a stripe-shaped electrode provided orthogonally to the ladder-shaped device row. In order to allow the light to pass through, one circular opening 65 is provided for each element. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as the openings 65, and a grid may be provided around or near the surface conduction electron-emitting device.

【0168】容器外端子62及びグリッド容器外端子6
3は、不図示の制御回路と電気的に接続されている。
Outer container terminal 62 and grid outer terminal 6
Reference numeral 3 is electrically connected to a control circuit (not shown).

【0169】本実施形態における画像表示装置では、素
子行を1列ずつ順次駆動(走査)していくのと同期して
グリッド電極列に画像1ライン分の変調信号を同時に印
加する。これにより、各電子ビームの蛍光体への照射を
制御し、画像を1ラインずつ表示すことができる。
In the image display device according to the present embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode columns in synchronization with sequentially driving (scanning) the element rows one by one. Thus, the irradiation of each electron beam to the phosphor can be controlled, and the image can be displayed line by line.

【0170】本発明の画像表示装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピュータ等の
表示装置の他、感光性ドラム等を用いて構成された光学
式プリンタにおける画像表示装置等としても用いること
ができる。
The image display device of the present invention can be used as a display device of a television broadcast, a display device of a video conference system or a computer, or an image display device of an optical printer using a photosensitive drum or the like. Can be used.

【0171】[0171]

【実施例】以下、上述した実施形態に基づく具体的な実
施例を説明するが、本発明はこれら実施例に限定される
ものではなく、本発明の目的が達成される範囲内での各
要素の置換や設計変更がなされたものをも包含すること
は言うまでもない。
EXAMPLES Hereinafter, specific examples based on the above-described embodiments will be described, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. It is needless to say that the present invention also includes the one in which the replacement or the design change is made.

【0172】[実施例1]本実施例は、多数の表面伝導
電子放出素子を単純マトリクス配置(素子数240*4
80)した電子源基板の製造方法、主に電子源基板の活
性化処理工程の一例である。以下、図1を用いて本案施
例を具体的に説明する。
[Embodiment 1] In this embodiment, a large number of surface conduction electron-emitting devices are arranged in a simple matrix (the number of devices is 240 * 4).
80) This is an example of the method of manufacturing the electron source substrate, mainly an activation processing step of the electron source substrate. Hereinafter, the embodiment of the present invention will be specifically described with reference to FIG.

【0173】図1において、11は、活性化電圧パルス
を発生する活性化電圧源である。12は、活性化電圧源
で発生した電圧パルスを必要なラインに印加するライン
選択部である。13は、各ラインに配置された表面伝導
型電子放出素子に流れる素子電流の合計電流値をモニタ
する電流計である。14は、電流計13にて検出された
1ラインの素子電流値に基づいて活性化電圧源11及び
ライン選択部12を制御する制御部である。10は、活
性化されるための、既にフォーミング処理がなされた、
複数の表面伝導型電子放出素子がM行×N列(本実施例
ではM=240,N=480で240行×480列)単
純マトリクス配置された電子源基板である。ここで、電
子源基板10は、不図示の真空装置中に配置されてお
り、有機物質のガスを含有する雰囲気下に置かれてお
り、電子源基板のX方向配線Dx1〜DxMは活性化処
理装置のSx1〜SxMに接続されている。また、本実
施例では、パルス幅を1msec、パルス周期を10m
sec、電圧波高値を14Vとし、最大電流容量値Ima
x=3[A]の活性化電圧源を用いた。
In FIG. 1, reference numeral 11 denotes an activation voltage source for generating an activation voltage pulse. Reference numeral 12 denotes a line selection unit that applies a voltage pulse generated by the activation voltage source to a required line. Reference numeral 13 denotes an ammeter for monitoring the total current value of the device current flowing through the surface conduction electron-emitting devices arranged on each line. A control unit 14 controls the activation voltage source 11 and the line selection unit 12 based on the element current value of one line detected by the ammeter 13. 10 has already been subjected to the forming process to be activated,
A plurality of surface conduction electron-emitting devices is an electron source substrate arranged in a simple matrix of M rows × N columns (M rows = 240, N = 480 and 240 rows × 480 columns). Here, the electron source substrate 10 is placed in a vacuum device (not shown), is placed in an atmosphere containing a gas of an organic substance, and the X-direction wirings Dx1 to DxM of the electron source substrate are activated. It is connected to Sx1 to SxM of the device. In this embodiment, the pulse width is 1 msec and the pulse period is 10 m.
sec, the voltage peak value is 14 V, and the maximum current capacity value Ima
An activation voltage source of x = 3 [A] was used.

【0174】本実施例では、1行を1グループとし、1
2行即ち12グループを1ブロックとし、全ライン24
0行を20個のブロックに分割した。活性化にあたって
は、1ブロックずつ順番に活性化した。以下に、第1ブ
ロックのDx1〜Dx12までの活性化処理方法につい
て述べる。
In this embodiment, one row is defined as one group,
Two lines, that is, 12 groups are taken as one block, and all lines 24
Row 0 was divided into 20 blocks. Upon activation, the blocks were activated one by one in order. The activation processing method for the first block Dx1 to Dx12 will be described below.

【0175】制御部14より、まずDx1〜Dx12ま
での表面伝導型電子放出素子を活性化するように、ライ
ン選択部12を制御して12ラインを同時に選択し活性
化電圧源11からパルス電圧の印加を開始した。そし
て、パルス電圧の印加と同時に電流計13により各ライ
ンの表面伝導型電子放出素子に流れる素子電流Ifをモ
ニタした。すると、活性化開始から約5分後に、各ライ
ンの素子電流Ifが0.25Aとなり、全ラインの素子
電流Ifの合計値が3Aとなり活性化電圧源の最大電流
容量Imaxに達したため、同時に活性化するグループ数
(ライン数)をDx1〜Dx6までの6本に減らし活性
化を続けた。すると、その後5分でDx1〜Dx6の各
ラインに流れる素子電流Ifが0.5Aになり、その合
計値が活性化電圧源の最大電流容量Imaxより大きくな
ったため、今度は同時に活性化するラインをDx7〜D
x12に変更し、再度6本同時に活性化を実行した。そ
の後5分でDx7〜Dx12の各ラインに流れる素子電
流Ifが0.5Aになり、その合計値が再度活性化電圧
源の最大電流容量Imaxに達したため、一旦Dx7〜D
x12ラインの活性化を中断した。
The control unit 14 controls the line selection unit 12 to simultaneously select 12 lines so as to activate the surface conduction electron-emitting devices Dx1 to Dx12, and simultaneously selects 12 lines to activate the pulse voltage from the activation voltage source 11. The application was started. Then, the device current If flowing through the surface conduction electron-emitting device of each line was monitored by the ammeter 13 simultaneously with the application of the pulse voltage. Then, about 5 minutes after the start of the activation, the element current If of each line becomes 0.25 A, and the total value of the element currents If of all the lines becomes 3 A and reaches the maximum current capacity Imax of the activation voltage source. The number of groups to be activated (the number of lines) was reduced to six from Dx1 to Dx6, and activation was continued. Then, after 5 minutes, the element current If flowing through each line of Dx1 to Dx6 became 0.5 A, and the total value became larger than the maximum current capacity Imax of the activation voltage source. Dx7-D
It was changed to x12, and activation was simultaneously performed again for six of them. Five minutes later, the device current If flowing through each of the lines Dx7 to Dx12 became 0.5 A, and the total value again reached the maximum current capacity Imax of the activation voltage source.
Activation of the x12 line was interrupted.

【0176】次に、ライン選択部12を制御してDx1
〜Dx4を選択し、同時に活性化するライン数を4本に
減少させて活性化を続行した。すると、その後10分で
各ラインの活性化が進み各ラインの素子電流If値が
0.75Aになって4ライン分の合計値が3Aに達した
ため、同時に活性化するラインをDx5〜Dx8に変更
し活性化を続けた。同様にDx9〜Dx12も活性化を
行った。最後に、Dx1〜3を3本選択して同時に活性
化電圧を印加して活性化を進めたところ、約10分で各
ラインの素子電流If値も1A程度で飽和し3ラインの
活性化が終了した。同様にして、Dx4〜Dx12まで
3本づつ順番に同時活性化を10分づつ行うことで各ラ
インの素子電流If値が飽和し、当該ブロック内の12
ライン全部の活性化を終了させることができた。この1
2本のラインに配置された表面伝導型電子放出素子の活
性化には、合計で85分要した。
Next, the line selection unit 12 is controlled so that Dx1
DDx4, the number of lines to be activated at the same time was reduced to four, and activation was continued. Then, activation of each line progressed in 10 minutes thereafter, and the element current If value of each line reached 0.75 A, and the total value of the four lines reached 3 A. Therefore, the lines to be activated simultaneously were changed to Dx5 to Dx8. Activation continued. Similarly, Dx9 to Dx12 were activated. Finally, when three of Dx1 to Dx3 are selected and the activation voltage is applied simultaneously to activate the device, the device current If value of each line is saturated at about 1A in about 10 minutes, and the activation of three lines is completed. finished. Similarly, by simultaneously activating three lines Dx4 to Dx12 sequentially for ten minutes, the element current If value of each line is saturated, and
Activation of all lines could be completed. This one
Activation of the surface conduction electron-emitting devices arranged on the two lines required a total of 85 minutes.

【0177】上述した方法と全く同じように残りの19
ブロックも活性化処理を施して、全240ライン分の活
性化を終了させた。全ラインの活性化に要した時間は、
トータルで1700分(28時間20分)であった。
In the same manner as described above, the remaining 19
The block was also activated, and the activation for all 240 lines was completed. The time required to activate all lines is
The total time was 1700 minutes (28 hours and 20 minutes).

【0178】このようにして活性化を行った結果、各表
面伝導型電子放出素子間での放出電流特性は略均一なも
のとなり、該表面伝導型電子放出素子を複数有する電子
源を利用して製作した画像表示装置(ディスプレイ装
置)では高品位な画像が得られた。
As a result of the activation as described above, the emission current characteristics between the respective surface conduction electron-emitting devices become substantially uniform, and the electron source having a plurality of the surface conduction electron-emitting devices is used. High quality images were obtained with the manufactured image display device (display device).

【0179】[比較例1]本比較例1では、既にフォー
ミング処理がなされた複数の表面伝導型電子放出素子が
240行×480列単純マトリクス配置された電子源基
板を、図1に示したようにセットして、従来の方法で、
1ラインづつ順番に活性化を実行した。
[Comparative Example 1] In Comparative Example 1, as shown in FIG. 1, an electron source substrate in which a plurality of surface-conduction type electron-emitting devices that had been subjected to forming processing were arranged in a simple matrix of 240 rows × 480 columns was used. And set in the conventional way
Activation was performed in order one line at a time.

【0180】このとき、1ラインの表面伝導型電子放出
素子に流れる素子電流値をモニタしたところ、約30分
で1ラインのIf合計値は1A程度となって飽和した。
この場合、電子源全体240行を活性化するのに、トー
タルで30分×240=7200分(120時間)必要
であり、活性化時間が非常に長くなる。また、この方法
で活性化した電子源は、活性化初期の部分と活性化後期
の部分との間に輝度分布が発生してしまい、均一な電子
放出特性を有する電子源を作製することができなかっ
た。
At this time, when the device current value flowing through one line of the surface conduction electron-emitting device was monitored, the total value of If of one line was saturated at about 1 A in about 30 minutes.
In this case, it takes a total of 30 minutes × 240 = 7200 minutes (120 hours) to activate the entire 240 rows of the electron source, and the activation time becomes extremely long. Further, in the electron source activated by this method, a luminance distribution is generated between a portion at an early stage of activation and a portion at a later stage of activation, so that an electron source having uniform electron emission characteristics can be manufactured. Did not.

【0181】また、従来の方法で3ラインづつ同時に活
性化する手法を採っても、トータルで2400分(40
時間)要してしまい、やはり実施例1と比較して多大な
時間が必要であり、均一な電子放出特性を有する電子源
を作製することができなかった。
Even if the conventional method of simultaneously activating three lines at a time is employed, a total of 2400 minutes (40
Time), which also required much longer time than in Example 1, and it was not possible to produce an electron source having uniform electron emission characteristics.

【0182】このように、実施例1によれば、活性化処
理を施している表面伝導型電子放出素子に流れる素子電
流Ifをモニタしながら、モニタした電流値に基づいて
同時に活性化するライン数(ブロック数)を減少させる
ことにより、活性化時間を短縮し、且つ各素子の電子放
出特性を均一化することができる。
As described above, according to the first embodiment, while monitoring the device current If flowing through the surface-conduction type electron-emitting device that is being activated, the number of lines that are simultaneously activated based on the monitored current value By reducing the (number of blocks), the activation time can be shortened and the electron emission characteristics of each element can be made uniform.

【0183】尚、本実施例では、複数の表面伝導型電子
放出素子が単純マトリクス配置された電子源基板につい
て述べたが、電子源基板が複数の表面伝導型電子放出素
子がはしご型配線により接続されている電子源基板であ
っても同様に適用可能である。また、ここでは1行を1
グループとして行方向単位で活性化を実行しているが、
列方向単位でグループを構成し列方向の配線から電圧を
印加してもよいことは言うまでもない。
In this embodiment, an electron source substrate in which a plurality of surface conduction electron-emitting devices are arranged in a simple matrix has been described. However, the electron source substrate is connected to a plurality of surface conduction electron-emitting devices by ladder wiring. The same can be applied to an electron source substrate that has been used. Also, here, one line is 1
Activation is performed in the row direction unit as a group,
Needless to say, a group may be formed in a unit in the column direction and a voltage may be applied from a wiring in the column direction.

【0184】[実施例2]以下、上述した実施形態の実
施例2について説明する。本実施例における活性化装置
は上述した実施例1と同様であるが、電子源基板とし
て、既に上述のようなフォーミング処理がなされた、複
数の表面伝導型電子放出素子が、はしご配線されたもの
を使用する例について説明する。
[Example 2] Hereinafter, Example 2 of the above embodiment will be described. The activation device in this embodiment is the same as that in the above-described first embodiment, except that a plurality of surface conduction electron-emitting devices, which have already been subjected to the above-described forming process, are connected to a ladder as an electron source substrate. An example of using is described.

【0185】図5は、本発明の実施例2における電子源
活性化装置の構成を示すブロック図であり、はしご型配
置した電子源を活性化する電子源活性化装置を示してい
る。図5において、上述した実施例1の電子源活性化装
置(図1)と同様の構成には同一の参照番号を付し、説
明を省略する。
FIG. 5 is a block diagram showing a configuration of an electron source activation device according to the second embodiment of the present invention, and shows an electron source activation device for activating a ladder-shaped electron source. In FIG. 5, the same components as those of the electron source activation device (FIG. 1) according to the first embodiment described above are denoted by the same reference numerals, and description thereof is omitted.

【0186】図5において、10は活性化されるため
の、既にフォーミング処理がなされた480個の表面伝
導型電子放出素子が、240行にわたってはしご型に配
置された電子源基板である。ここで電子源基板10は、
不図示の真空装置中に配置されており、有機物質のガス
を含有する雰囲気下に置かれており、電子源基板10の
はしご型配線のうち、半数は端子D1〜DM及び各ライ
ンに配置された表面伝導型電子放出素子に流れる素子電
流の合計電流値をモニタする電流計13を介してライン
選択部12と電気的に接続され、残り半数はグランドレ
ベル(0ボルト)と接続されている。また、本実施例で
は、パルス幅を1msec、パルス周期を2msec、
電圧波高値を14Vとし、最大電流容量値Imax=3
[A]の活性化電圧源を用いた。
In FIG. 5, reference numeral 10 denotes an electron source substrate in which 480 surface-conduction-type electron-emitting devices, which have been subjected to forming processing and are activated, are arranged in a ladder shape over 240 rows. Here, the electron source substrate 10
It is placed in a vacuum device (not shown) and is placed under an atmosphere containing a gas of an organic substance. Half of the ladder-type wiring of the electron source substrate 10 is placed in the terminals D1 to DM and each line. It is electrically connected to the line selector 12 via an ammeter 13 for monitoring the total current of the device current flowing through the surface conduction electron-emitting device, and the other half is connected to the ground level (0 volt). In this embodiment, the pulse width is 1 msec, the pulse cycle is 2 msec,
The voltage peak value is 14 V, and the maximum current capacity value Imax = 3
The activation voltage source of [A] was used.

【0187】本実施例では、1行を1グループとし、1
2行即ち12グループを1ブロックとし、全体の240
行を20個のブロックに分割した。活性化にあたって
は、5ブロックずつ順番に活性化していった。具体的に
は、D1〜D12を第1ブロック、D13〜D24を第
2ブロック、・・・、以下同様に、第20ブロックまで
形成した。以下に、第1〜第5ブロックまで一緒に活性
化する活性化処理方法について述べるが、電圧パルスを
印加して複数ラインを同時に活性化する方法は、基本的
に実施例1と同じである。
In this embodiment, one row is defined as one group,
Two rows, that is, 12 groups are defined as one block, and a total of 240
The row was divided into 20 blocks. Upon activation, activation was performed in order of five blocks. Specifically, D1 to D12 are formed in a first block, D13 to D24 are formed in a second block,... Hereinafter, an activation processing method for simultaneously activating the first to fifth blocks will be described. A method for simultaneously activating a plurality of lines by applying a voltage pulse is basically the same as that in the first embodiment.

【0188】本実施例において、第2〜第5の各ブロッ
ク内の1本目から12本目のラインは、それぞれ第1ブ
ロック内のD1〜D12に対応するように選択する。
In this embodiment, the first to twelfth lines in each of the second to fifth blocks are selected so as to correspond to D1 to D12 in the first block, respectively.

【0189】制御部14より、まず第1ブロックのD1
〜D12までの表面伝導型電子放出素子を活性化するよ
うに、ライン選択部12にてsw1〜sw12をオンす
ることによって12ラインを選択し、それら選択した1
2ラインに活性化電圧源11から電圧パルスを印加す
る。
The control unit 14 first sets D1 in the first block.
12 lines are selected by turning on sw1 to sw12 in the line selection unit 12 so as to activate the surface conduction electron-emitting devices up to D12.
A voltage pulse is applied to the two lines from the activation voltage source 11.

【0190】このとき、sw1〜sw12がオンになっ
ているのは当該電圧パルスの1パルス分の期間であり、
第1ブロックにパルス印加したら、すぐにオフになっ
て、直後にsw13〜sw24をオンして第2ブロック
のD13〜D24までの12ラインに同時に電圧パルス
を印加する。第2ブロックへのパルス電圧の印加が終了
したら、sw13〜sw24がオフとなり、ついでsw
25〜sw36がオンになって第3ブロックの12ライ
ンに電圧パルスが印加される。このようにしてパルス出
力に合わせてブロックごとに順番にスイッチが切り替わ
り、第1ブロックから第5ブロックまで順次パルス印加
が行われる。これを繰り返すことで第1から第5グルー
プまでの12ラインの同時活性化が進められる。ここ
で、本実施例では、5個のブロックに順番にパルスが印
加されるため、各ブロックのラインには、パルス幅1m
secの矩形波が10msecの周期で印加されること
になる。
At this time, sw1 to sw12 are turned on for one pulse period of the voltage pulse.
When the pulse is applied to the first block, it is immediately turned off, and immediately thereafter, sw13 to sw24 are turned on to apply a voltage pulse simultaneously to the 12 lines D13 to D24 of the second block. When the application of the pulse voltage to the second block is completed, sw13 to sw24 are turned off, and then sw
25 to 36 are turned on, and a voltage pulse is applied to 12 lines of the third block. In this way, the switches are sequentially switched for each block in accordance with the pulse output, and the pulse application is sequentially performed from the first block to the fifth block. By repeating this, simultaneous activation of 12 lines from the first to fifth groups is advanced. Here, in this embodiment, the pulse is applied to the five blocks in order, so that the line of each block has a pulse width of 1 m.
A rectangular wave of sec is applied at a period of 10 msec.

【0191】活性化が進行するにつれて、各表面伝導型
電子放出素子に流れる素子電流Ifが増加していくが、
活性化開始から約5分で各ラインに流れる素子電流If
が0.25Aとなり、12ラインの合計値が活性化電圧
源の最大電流容量Imaxと同じ3Aに達したため、各ブ
ロック内で同時に活性化するライン数を6本に減らし、
活性化を続けた。このとき、第1ブロック内ではD1〜
D6を同時に活性化するラインとして選択し、第2から
第5ブロック内でもD1〜D6に対応するライン、例え
ば第2ブロックではD13〜D18を選択し、これら選
択したラインに第1から第5ブロックの順に1パルスず
つパルス電圧を印加した。
As the activation proceeds, the device current If flowing through each surface conduction electron-emitting device increases.
Element current If flowing in each line about 5 minutes after activation starts
Is 0.25 A, and the total value of the 12 lines has reached 3 A, which is the same as the maximum current capacity Imax of the activation voltage source. Therefore, the number of simultaneously activated lines in each block is reduced to six.
Activation continued. At this time, D1 to D1 in the first block
D6 is selected as a line to be activated at the same time, and the lines corresponding to D1 to D6 in the second to fifth blocks, for example, D13 to D18 in the second block are selected. In this order, a pulse voltage was applied one pulse at a time.

【0192】また、これ以降は、実施例1と同様に、第
1ブロックに関しては同時に選択するライン及びライン
数を変更していき、第2から第5ブロックについても第
1ブロックに対応するラインを選択し、第1から第5ブ
ロックまで順番にパルスを印加した。このようにパルス
電圧を繰り返し印加することにより、第1から第5ブロ
ックの各ラインの素子電流Ifが飽和するまで活性化を
行い、D1〜D60までの60ラインの活性化を終了し
た。その結果、第1から第5ブロックの60ラインの活
性化に、合計85分を要した。
Thereafter, as in the first embodiment, the line and the number of lines to be simultaneously selected for the first block are changed, and the lines corresponding to the first block are also changed for the second to fifth blocks. Then, a pulse was sequentially applied to the first to fifth blocks. By repeatedly applying the pulse voltage in this manner, the activation was performed until the element current If of each line of the first to fifth blocks was saturated, and the activation of 60 lines D1 to D60 was completed. As a result, a total of 85 minutes were required to activate the 60 lines in the first to fifth blocks.

【0193】上述した方法と同様に、第6〜第10ブロ
ック、第11〜第15ブロック、第16〜第20ブロッ
クのようにブロック分けを行い、全240ライン分の活
性化を終了させた。全ラインの活性化はトータルで34
0分(5時間40分)で終了した。
Similarly to the above-described method, the blocks were divided into the sixth to tenth blocks, the eleventh to fifteenth blocks, and the sixteenth to twentieth blocks, and the activation for all 240 lines was completed. Activation of all lines is 34 in total
It ended in 0 minutes (5 hours and 40 minutes).

【0194】このようにして活性化を行った結果、各表
面伝導型電子放出素子における放出電流特性は略均一な
ものとなり、該表面伝導型電子放出素子を複数有する電
子源を利用して製作した画像表示装置(ディスプレイ装
置)では高品位な画像が得られた。
As a result of the activation as described above, the emission current characteristics of each surface conduction electron-emitting device were substantially uniform, and the device was manufactured using an electron source having a plurality of the surface conduction electron-emitting devices. High quality images were obtained with the image display device (display device).

【0195】このように、実施例2によれば、活性化処
理を施している表面伝導型電子放出素子に流れる素子電
流Ifをモニタしながら、モニタした電流値に基づいて
同時に活性化するライン数(ブロック数)を減少させる
と共に、他のブロックにも順次パルス電圧を印加するこ
とにより、活性化時間を短縮し、且つ各素子の電子放出
特性を均一化することができる。
As described above, according to the second embodiment, while monitoring the device current If flowing through the surface conduction electron-emitting device that is being activated, the number of lines that are simultaneously activated based on the monitored current value By reducing the (number of blocks) and sequentially applying a pulse voltage to other blocks, the activation time can be reduced and the electron emission characteristics of each element can be made uniform.

【0196】尚、本実施例では、電子源基板が、複数の
表面伝導型電子放出素子が単純マトリクス配線により接
続されている電子源基板であっても同様に適用可能であ
る。
In this embodiment, the present invention can be similarly applied to an electron source substrate in which a plurality of surface conduction electron-emitting devices are connected by simple matrix wiring.

【0197】[実施例3]以下、上述した実施形態の実
施例3について説明する。本実施例における活性化装置
及び電子源基板は上述した実施例1と同じものを使用す
る。但し、本実施例では、パルス幅を1msec、パル
ス周期を2msec、電圧波高値を14Vとし、最大電
流容量値Imax=3[A]の活性化電圧源を用いた。
Example 3 Hereinafter, Example 3 of the above embodiment will be described. In this embodiment, the same activation device and electron source substrate as those in the first embodiment are used. However, in this embodiment, an activation voltage source having a pulse width of 1 msec, a pulse cycle of 2 msec, a voltage peak value of 14 V, and a maximum current capacity value Imax = 3 [A] was used.

【0198】また、実施例2と同じように、電子源基板
上の240行×480列に配線された表面伝導型電子放
出素子を、1行を1グループとし、12行(12グルー
プ)を1ブロックとし、全体の240行を20個のブロ
ックに分割した。活性化にあたっては、10ブロックづ
つ順番に、即ち、第1から第10ブロックの活性化を完
了した後に、第11から第20ブロックの活性化を行っ
た。具体的には、Dx1〜Dx12を第1ブロック、D
x13〜Dx24を第2ブロック、Dx25〜Dx36
を第3ブロック、以下同様に、第20ブロックまでグル
ープ及びブロックを形成した。以下に、第1〜第5及び
第6〜第10ブロックまで一緒に活性化する活性化処理
方法について述べるが、基本的に全く同時に電圧パルス
を印加して同時活性化する方法は実施例1及び2と同じ
である。
As in the case of the second embodiment, the surface conduction electron-emitting devices arranged in 240 rows × 480 columns on the electron source substrate have one row as one group and twelve rows (12 groups) as one group. Blocks were used, and the entire 240 rows were divided into 20 blocks. In the activation, the activation of the eleventh to twentieth blocks was performed in order of ten blocks, that is, after the activation of the first to tenth blocks was completed. Specifically, Dx1 to Dx12 are the first block,
x13 to Dx24 are the second block, Dx25 to Dx36
In the third block, and similarly, groups and blocks were formed up to the twentieth block. Hereinafter, an activation processing method for simultaneously activating the first to fifth and sixth to tenth blocks will be described. Same as 2.

【0199】本実施例では、第2〜第5の各ブロック内
の1本目から12本目のラインはおのおの第1のブロッ
ク内のD1〜D12に対応するように選択する。
In this embodiment, the first to twelfth lines in the second to fifth blocks are selected so as to correspond to D1 to D12 in the first block, respectively.

【0200】実施例2と同じようにして、制御部14よ
りsw1〜sw120までを制御して、各ブロック内の
12ラインに1パルスづつパルス電圧を印加する処理
を、第1から第10ブロックまで順番に繰り返す。但
し、本実施例では10のブロックを同時に時分割で活性
化するため、各ブロックのラインには、パルス幅1ms
ecの矩形波が20msecの周期で印加されることに
なり、この時の電圧パルスの印加の周期に対するパルス
幅の比は1/20である。
In the same manner as in the second embodiment, the processing of controlling the switches sw1 to sw120 by the control unit 14 and applying a pulse voltage to each of the 12 lines in each block one pulse at a time is performed from the first to the tenth blocks. Repeat in order. However, in this embodiment, since 10 blocks are simultaneously activated in a time-division manner, the line of each block has a pulse width of 1 ms.
The rectangular wave of ec is applied at a period of 20 msec, and the ratio of the pulse width to the application period of the voltage pulse at this time is 1/20.

【0201】活性化が進行するにつれて、各表面伝導型
電子放出素子に流れる素子電流Ifが増加していくが、
活性化開始から約7分で各ラインに流れる素子電流If
が0.25Aとなり、12ラインの合計値が活性化電圧
源の最大電流容量Imaxと同じ3Aに達したため、実施
例2と同様に、各ブロック内で同時に活性化するライン
数を6本に減らし、その6本のラインに対して活性化を
続けた。この時、第1ブロック内では、Dx1〜Dx6
を同時に活性化するラインとして選択し、第2から第1
0ブロック内でもDx1〜Dx6に対応するライン、例
えば第2ブロックではDx13〜Dx18を選択し、そ
れら選択したラインに、第1から第10ブロックの順に
1パルスずつパルス電圧を印加した。その後、約7分で
選択した6本の各ラインに流れる素子電流Ifが0.5
Aになり、6ラインでの合計値が活性化電圧源の最大電
流容量Imaxに達したため、今度は同時に活性化するラ
インを変更した。具体的には、第1ブロックにおいて
は、Dx7〜Dx12の6ラインとし、第2から第10
ブロック内でもDx7〜Dx12に対応するライン、例
えば第2ブロックではDx19〜Dx24を選択して、
第1から第10ブロックまで時分割で順番にパルス印加
を行いながら再度活性化を進めた。
As the activation proceeds, the device current If flowing through each surface conduction electron-emitting device increases.
Element current If flowing in each line about 7 minutes after activation starts
Becomes 0.25 A, and the total value of the 12 lines reaches 3 A, which is the same as the maximum current capacity Imax of the activation voltage source. Therefore, similarly to the second embodiment, the number of lines activated simultaneously in each block is reduced to six. , And the activation was continued for the six lines. At this time, in the first block, Dx1 to Dx6
Are selected as lines to be activated simultaneously, and the second to first lines are selected.
Lines corresponding to Dx1 to Dx6 in the 0 block, for example, Dx13 to Dx18 in the second block were selected, and a pulse voltage was applied to the selected lines one pulse at a time in the order of the first to tenth blocks. Thereafter, the element current If flowing through each of the six lines selected in about 7 minutes is 0.5
A was reached, and the total value of the six lines reached the maximum current capacity Imax of the activation voltage source. Therefore, the lines activated simultaneously were changed this time. Specifically, in the first block, six lines Dx7 to Dx12 are used, and the second to tenth lines are used.
In the block, lines corresponding to Dx7 to Dx12, for example, Dx19 to Dx24 are selected in the second block,
The activation was performed again while applying pulses in a time-division manner from the first block to the tenth block.

【0202】ここまでは、第1から第10ブロックまで
順番に電圧印加するように、制御部14でsw1〜sw
120を切り替えて活性化を実施してきたが、次に、1
0のブロックを第1〜第5ブロックと第6〜第10ブロ
ックの2つに分けて活性化を行う方法を採る。具体的
に、まず第1〜第5ブロックの活性化方法について説明
する。
Up to this point, the control unit 14 controls the sw1 to sw so that the voltage is applied in order from the first to the tenth block.
Activation has been implemented by switching 120,
A method of activating the block 0 by dividing it into two blocks, a first block to a fifth block and a sixth block to a tenth block, is adopted. Specifically, the activation method of the first to fifth blocks will be described first.

【0203】各ライン共に、素子電流Ifが0.5Aと
なるまで活性化が進行しているのであるが、今度は同時
に選択するライン数を3本に減らして活性化を続けた。
ここで実施例2と同様に、第1ブロックではDx1〜D
x3を、第2〜第5ブロックでは、第1ブロックに対応
するライン、例えば第2ブロックではDx19〜Dx2
1を選択して、第1から第5ブロックまで時分割で順番
にパルス電圧を印加しながら再度活性化を進めた。この
時、時分割で順番に活性化するブロックを10から5つ
のブロックに減らすことにより、各ブロックのラインに
は、パルス幅1msecの矩形波を10msecの周期
で印加されるため、電圧パルスの印加周期に対するパル
ス幅の比を、先ほどの1/20から1/10に大きくし
ている。
Activation of each line has been progressing until the element current If reaches 0.5 A. This time, the number of lines to be selected at the same time was reduced to three, and activation was continued.
Here, as in the second embodiment, in the first block, Dx1 to Dx1
x3 is a line corresponding to the first block in the second to fifth blocks, for example, Dx19 to Dx2 in the second block.
No. 1 was selected, and activation was advanced again while applying a pulse voltage in order from the first to the fifth block in a time-division manner. At this time, the number of blocks that are sequentially activated in a time-sharing manner is reduced from 10 to 5 blocks, so that a rectangular wave having a pulse width of 1 msec is applied to the line of each block at a period of 10 msec. The ratio of the pulse width to the period is increased from 1/20 to 1/10.

【0204】これ以降、第1ブロックから第5ブロック
に関しては実施例2と全く同様に、同時に選択するライ
ン及びライン数を変更していき、第1から第5ブロック
まで順番にパルス電圧を印加した。パルス電圧を繰り返
して印加することにより、第1から第5ブロックの各ラ
インの素子電流Ifが飽和するまで活性化を行い、Dx
1〜Dx60までの60ラインの活性化を終了した。
Thereafter, for the first to fifth blocks, the lines to be simultaneously selected and the number of lines were changed in the same manner as in the second embodiment, and pulse voltages were applied in order from the first to fifth blocks. . By repeatedly applying a pulse voltage, activation is performed until the element current If of each line of the first to fifth blocks is saturated, and Dx
Activation of 60 lines from 1 to Dx60 has been completed.

【0205】第6〜第10ブロックに関しても、第1〜
第5ブロックと同じように活性化を行い、Dx61〜D
x120までの60ラインの活性化も終了した。以上、
第1から第10ブロックの120ラインの活性化に要し
た時間は、合計161分であった。
Regarding the sixth to tenth blocks as well,
Activation is performed in the same manner as in the fifth block, and Dx61 to Dx61
Activation of 60 lines up to x120 has also been completed. that's all,
The time required to activate the 120 lines in the first to tenth blocks was 161 minutes in total.

【0206】第11〜第20ブロックについても、上述
した方法と同様に、同時に活性化するブロック数を滅ら
すと共にデューティ比を大きくするという活性化処理を
施して、全240ライン分の活性化を終了させた。全ラ
インの活性化はトータルで322分(5時間22分)で
終了した。
Similarly to the above-described method, the first to twentieth blocks are subjected to an activation process of reducing the number of blocks to be activated at the same time and increasing the duty ratio, thereby activating all 240 lines. Was terminated. Activation of all lines was completed in 322 minutes (5 hours 22 minutes) in total.

【0207】このようにして活性化を行った結果、各表
面伝導型電子放出素子の放出電流特性は略均一なものと
なり、該表面伝導型電子放出素子を複数有する電子源を
利用して製作した画像表示装置(ディスプレイ装置)で
は高品位な画像が得られた。
As a result of the activation as described above, the emission current characteristics of the respective surface conduction electron-emitting devices were substantially uniform, and the device was manufactured using an electron source having a plurality of the surface conduction electron-emitting devices. High quality images were obtained with the image display device (display device).

【0208】このように、実施例3によれば、活性化処
理を施している表面伝導型電子放出素子に流れる素子電
流Ifをモニタしながら、モニタした電流値に基づいて
同時に活性化するライン数(ブロック数)を減少させる
と共に、他のブロックにも順次パルス電圧を印加するこ
とに加え、更に、パルス電圧のデューティ比を大きくす
ることにより、活性化時間を更に短縮し、且つ各素子の
電子放出特性を均一化することができる。
As described above, according to the third embodiment, while monitoring the device current If flowing through the surface conduction electron-emitting device that is being activated, the number of lines that are simultaneously activated based on the monitored current value In addition to decreasing the (number of blocks), sequentially applying a pulse voltage to other blocks, and further increasing the duty ratio of the pulse voltage, the activation time is further reduced, and the electron of each element is reduced. The release characteristics can be made uniform.

【0209】尚、本実施例では、電子源基板が、複数の
表面伝導型電子放出素子がはしご型配線により接続され
ている電子源基板であっても同様に適用可能である。
In this embodiment, the present invention can be similarly applied to an electron source substrate in which a plurality of surface conduction electron-emitting devices are connected by ladder wiring.

【0210】また、以上述べた実施例1〜3では、行方
向及び列方向ともに配線の片側から電圧印加する方法を
示したが、これに限らず配線抵抗の影響を考慮して配線
の両側から電圧印加する方法を採っても良い。
In the first to third embodiments described above, the method of applying a voltage from one side of the wiring in both the row direction and the column direction has been described. However, the present invention is not limited to this. A method of applying a voltage may be employed.

【0211】[実施例4]図27は、本発明を適用した
電子源を有する表示パネルを用いた画像表示装置の構成
例を示すブロック図であり、上述した活性化処理を施し
た電子源を用いたディスプレイパネルに、例えばテレビ
ジョン放送をはじめとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した表示装置の一
例を示す図である。
[Embodiment 4] FIG. 27 is a block diagram showing a configuration example of an image display apparatus using a display panel having an electron source to which the present invention is applied. FIG. 3 is a diagram illustrating an example of a display device configured to be able to display image information provided from various image information sources such as a television broadcast on a used display panel.

【0212】同図において、70はディスプレイパネ
ル、71はディスプレイパネルの駆動回路、72はディ
スプレイコントローラ、73はマルチプレクサ、74は
デコーダ、75は入出力インタフェース回路、76はC
PU、77は画像生成回路、78及び79及び80は画
像メモリインタフェース回路、81は画像入力インタフ
ェース回路、82及び83はTV信号受信回路、84は
入力部である。尚、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信,分離,再生,処理,記憶等に関する回路やス
ピーカー等については説明を省略する。
In the figure, 70 is a display panel, 71 is a display panel driving circuit, 72 is a display controller, 73 is a multiplexer, 74 is a decoder, 75 is an input / output interface circuit, and 76 is C
PU, 77 is an image generation circuit, 78, 79, and 80 are image memory interface circuits, 81 is an image input interface circuit, 82 and 83 are TV signal receiving circuits, and 84 is an input unit. When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the above are omitted.

【0213】以下、図27に示す画像表示装置における
画像信号の流れに沿って各部の機能を説明する。
The function of each section will be described below along the flow of image signals in the image display device shown in FIG.

【0214】まず、TV信号受信回路83は、例えば、
電波や空間光通信等のような無線伝送系を用いて伝送さ
れるTV画像信号を受信する為の回路である。受信する
TV信号の方式は特に限られるものではなく、例えば、
NTSC方式,PAL方式,SECAM方式等の諸方式
でもよい。また、これらより更に多数の走査線よりなる
TV信号(例えばMUSE方式をはじめとするいわゆる
高品位TV)は、大面積化や大画素数化に適した前記デ
ィスプレイパネルの利点を生かすのに好適な信号源であ
る。TV信号受信回路83で受信されたTV信号は、デ
コーダ74に出力される。
First, the TV signal receiving circuit 83
This is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The type of the TV signal to be received is not particularly limited.
Various systems such as the NTSC system, the PAL system, and the SECAM system may be used. Further, a TV signal composed of a larger number of scanning lines (for example, a so-called high-definition TV including the MUSE method) is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 83 is output to the decoder 74.

【0215】また、TV信号受信回路82は、例えば同
軸ケーブルや光ファイバ等のような有線伝送系を用いて
伝送されるTV画像信号を受信する回路であり、TV信
号受信回路83と同様に、受信するTV信号の方式は特
に限られるものではない。また、本回路で受信されたT
V信号もデコーダ74に出力される。
[0215] The TV signal receiving circuit 82 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. The format of the received TV signal is not particularly limited. In addition, the T
The V signal is also output to the decoder 74.

【0216】また、画像入力インタフェース回路81
は、例えばTVカメラや画像読み取りスキャナ等の画像
入力装置から供給される画像信号を取り込む回路で、取
り込まれた画像信号はデコーダ74に出力される。
The image input interface circuit 81
Is a circuit that captures an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 74.

【0217】また、画像メモリインタフェース回路80
は、ビデオテープレコーダ(以下VTRと略す)に記憶
されている画像信号を取り込む回路で、取り込まれた画
像信号はデコーダ74に出力される。
The image memory interface circuit 80
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 74.

【0218】また、画像メモリインタフェース回路79
は、ビデオディスクに記憶されている画像信号を取り込
む回路で、取り込まれた画像信号はデコーダ74に出力
される。
The image memory interface circuit 79
Is a circuit for taking in an image signal stored in the video disk, and the taken-in image signal is output to the decoder 74.

【0219】また、画像メモリインタフェース回路78
は、いわゆる静止画ディスクのように、静止画像データ
を記憶している装置から画像信号を取り込む回路で、取
り込まれた静止画像データはデコーダ74に入力され
る。
Further, the image memory interface circuit 78
Is a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk. The taken still image data is input to the decoder 74.

【0220】また、入出力インタフェース回路75は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタ等の出力装置とを接続
する回路である。画像データや文字・図形情報の入出力
を行うのは言うに及ばず、場合によっては本表示装置の
備えるCPU76と外部との間で制御信号や数値データ
の入出力等を行うことも可能である。
Further, the input / output interface circuit 75
This is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It goes without saying that input / output of image data and character / graphic information is performed, and in some cases, control signals and numerical data can be input / output between the CPU 76 provided in the display device and the outside. .

【0221】また、画像生成回路77は、入出力インタ
フェース回路75を介して外部から入力される画像デー
タや文字・図形情報や、或いはCPU76より出力され
る画像データや文字・図形情報に基づき表示用画像デー
タを生成する回路である。本回路の内部には、例えば画
像データや文字・図形情報を蓄積するための書き換え可
能メモリや、文字コードに対応する画像パターンが記憶
されている読み出し専用メモリや、画像処理を行うため
のプロセッサー等をはじめとして画像の生成に必要な回
路が組み込まれている。
The image generating circuit 77 is used for displaying based on image data and character / graphic information input from the outside via the input / output interface circuit 75, or image data and character / graphic information output from the CPU 76. This is a circuit for generating image data. The circuit includes, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, and the like. And other circuits necessary for generating an image.

【0222】本回路により生成された表示用画像データ
は、デコーダ74に出力されるが、場合によっては入出
力インタフェース回路75を介して外部のコンピュータ
ネットワークやプリンタに出力することも可能である。
The display image data generated by this circuit is output to the decoder 74, but may be output to an external computer network or printer via the input / output interface circuit 75 in some cases.

【0223】また、CPU76は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。CPU76は、例えば、マルチプレクサ73
に制御信号を出力し、ディスプレイパネルに表示する画
像信号を適宜選択したり組み合わせたりする。また、そ
の際には表示する画像信号に応じてディスプレイパネル
コントローラ72に対して制御信号を発生し、画面表示
周波数や走査方法(例えば、インターレース、またはノ
ンインターレース)や、一画面の走査線の数等表示装置
の動作を適宜制御する。
The CPU 76 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image. The CPU 76 includes, for example, a multiplexer 73
The control signal is output to the display panel, and the image signal to be displayed on the display panel is appropriately selected or combined. At that time, a control signal is generated to the display panel controller 72 in accordance with the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen are determined. The operation of the display device is appropriately controlled.

【0224】また、画像生成回路77に対して画像デー
タや文字・図形情報を直接出力したり、或いは入出力イ
ンタフェース回路75を介して外部のコンピュータやメ
モリをアクセスして画像データや文字・図形情報を入力
する。
Further, image data and character / graphic information are directly output to the image generation circuit 77, or an external computer or memory is accessed through the input / output interface circuit 75 to access the image data or character / graphic information. Enter

【0225】尚、CPU76は、むろんこれ以外の目的
の作業にも関わるものであって良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或い
は、前述したように入出力インタフェース回路75を介
して外部のコンピュータネットワークと接続し、例えば
数値計算等の作業を外部機器と協同して行っても良い。
The CPU 76 may, of course, be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 75 as described above, and work such as numerical calculation may be performed in cooperation with an external device.

【0226】また、入力部84は、CPU76に使用者
が命令やプログラム、或いはデータ等を入力するための
ものであり、例えばキーボードやマウスのほか、ジョイ
スティック,バーコードリーダ,音声認識装置等多様な
入力機器を用いることが可能である。
The input section 84 is for the user to input commands, programs, data, and the like to the CPU 76. For example, in addition to a keyboard and a mouse, various inputs such as a joystick, a barcode reader, and a voice recognition device are provided. Input devices can be used.

【0227】また、デコーダ74は、画像生成回路77
乃至TV信号受信回路83より入力される種々の画像信
号を3原色信号、または輝度信号とI信号,Q信号に逆
変換する回路である。尚、同図中に点線で示すように、
デコーダ74は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、或いは画像生成回路
77及びCPU76と協同して画像の間引き,補間,拡
大,縮小,合成をはじめとする画像処理や編集が容易に
行えるようになるという利点が生まれるからである。
The decoder 74 includes an image generation circuit 77
And a circuit for inversely converting various image signals input from the TV signal receiving circuit 83 into three primary color signals or a luminance signal and I and Q signals. As shown by the dotted line in FIG.
The decoder 74 desirably includes an image memory therein. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. The provision of the image memory facilitates display of a still image, or facilitates image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 77 and the CPU 76. This is because the advantage of being able to do so is born.

【0228】また、マルチプレクサ73は、CPU76
より入力される制御信号に基づき表示画像を適宜選択す
るものである。即ち、マルチプレクサ73はデコーダ7
4から入力される逆変換された画像信号のうちから所望
の画像信号を選択して駆動回路71に出力する。その場
合には、一画面表示時間内で画像信号を切り替えて選択
することにより、いわゆる多画面テレビのように、一画
面を複数の領域に分けて領域によって異なる画像を表示
することも可能である。
The multiplexer 73 includes a CPU 76
A display image is appropriately selected based on a control signal input from the controller. That is, the multiplexer 73 is connected to the decoder 7.
A desired image signal is selected from among the inversely converted image signals input from 4 and output to the drive circuit 71. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0229】また、ディスプレイパネルコントローラ7
2は、CPU76より入力される制御信号に基づき駆動
回路71の動作を制御する回路である。
The display panel controller 7
Reference numeral 2 denotes a circuit that controls the operation of the drive circuit 71 based on a control signal input from the CPU 76.

【0230】まず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(図示せず)の動作シーケンスを制御する信号を
駆動回路71に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 71.

【0231】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えば、インターレース、またはノンインターレース)を
制御する信号を駆動回路71に対して出力する。
Further, as a signal relating to the driving method of the display panel, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 71.

【0232】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路71に対して出力する場合も
ある。
In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 71.

【0233】また、駆動回路71は、ディスプレイパネ
ル70に印加する駆動信号を発生する回路であり、マル
チプレクサ73から入力される画像信号と、ディスプレ
イパネルコントローラ72より入力される制御信号に基
づいて動作するものである。
The drive circuit 71 is a circuit for generating a drive signal to be applied to the display panel 70, and operates based on an image signal input from the multiplexer 73 and a control signal input from the display panel controller 72. Things.

【0234】以上、各部の機能を説明したが、図27に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル7
0に表示することが可能である。即ち、テレビジョン放
送をはじめとする各種の画像信号はデコーダ74におて
逆変換された後、マルチプレクサ73において適宜選択
され、その選択した画像信号が駆動回路71に入力され
る。一方、ディスプレイコントローラ72は、表示する
画像信号に応じて駆動回路71の動作を制御する制御信
号を発生する。駆動回路71は、上記画像信号と制御信
号に基づいてディスプレイパネル70に駆動信号を印加
する。これにより、ディスプレイパネル70において画
像が表示される。これらの一連の動作は、CPU76に
より統括的に制御される。
The function of each unit has been described above. With the configuration illustrated in FIG. 27, in this display device, image information input from various image information sources is displayed on the display panel 7.
0 can be displayed. That is, various image signals such as television broadcasts are inversely converted by the decoder 74, then appropriately selected by the multiplexer 73, and the selected image signals are input to the drive circuit 71. On the other hand, the display controller 72 generates a control signal for controlling the operation of the drive circuit 71 according to the image signal to be displayed. The drive circuit 71 applies a drive signal to the display panel 70 based on the image signal and the control signal. Thus, an image is displayed on the display panel 70. These series of operations are totally controlled by the CPU 76.

【0235】また、本表示装置においては、デコーダ7
4に内蔵する画像メモリや、画像生成回路77及び情報
の中から選択したものを表示するだけでなく、表示する
画像情報に対して、例えば拡大,縮小,回転,移動,エ
ッジ強調,間引き,補間,色変換,画像の縦横比変換等
をはじめとする画像処理や、合成,消去,接続,入れ換
え,はめ込み等をはじめとする画像編集を行うことも可
能である。
In this display device, the decoder 7
In addition to displaying the image memory incorporated in the image processing unit 4 and the image generation circuit 77 and information selected from the information, the image information to be displayed can be enlarged, reduced, rotated, moved, edge emphasized, thinned out, and interpolated. It is also possible to perform image processing such as image conversion, color conversion, image aspect ratio conversion, and the like, and image editing such as synthesis, deletion, connection, replacement, and insertion.

【0236】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や画像編集と同様に、音声情報に関
しても処理や編集を行なうための専用回路を設けても良
い。
Although not particularly described in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0237】従って、本表示装置は、テレビジョン放送
の表示機器,テレビ会議の端末機器,静止画像及び動画
像を扱う画像編集機器,コンピュータの端末機器,ワー
ドプロセッサをはじめとする事務用端末機器,ゲーム機
等の機能を一台で兼ね備えることが可能で、産業用、或
いは民生用として極めて応用範囲が広い。
Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor, a game terminal device, and a game device. It is possible to combine the functions of a machine and the like with one unit, and it has an extremely wide application range for industrial use or consumer use.

【0238】尚、上記図27は、表面伝導形放出素子を
電子ビーム源とするディスプレイパネルを用いた表示装
置の構成の一例を示したにすぎず、これのみに限定され
るものでないことは言うまでもない。例えば、図27の
構成要素のうち使用目的上必要のない機能に関わる回路
は省いても差し支えない。またこれとは逆に、使用目的
によっては更に構成要素を追加しても良い。例えば、本
表示装置をテレビ電話機として応用する場合には、テレ
ビカメラ,音声マイク,照明機,モデムを含む送受信回
路等を構成要素に追加するのが好適である。
FIG. 27 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron beam source, and it is needless to say that the present invention is not limited to this. No. For example, among the components shown in FIG. 27, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video telephone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0239】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
形化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子ビーム源とするディスプレイパネルは大画面化が容易
で輝度が高く視野角特性にも優れるため、本表示装置は
臨場感にあふれ迫力に富んだ画像を視認性良く表示する
ことが可能である。
In the present display device, the depth of the display device can be reduced particularly because the display panel using the surface conduction electron-emitting device as an electron source can be easily made thin. In addition, the display panel using surface conduction electron-emitting devices as the electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display with good visibility.

【0240】[0240]

【発明の効果】以上説明したように、本発明によれば、
複数の電子放出素子を有する電子源を短時間で活性化す
ると共に、その活性化後の電子放出素子が均一な電子放
出特性を有する電子源の活性化装置及び活性化方法の提
供が実現する。
As described above, according to the present invention,
It is possible to activate an electron source having a plurality of electron-emitting devices in a short time, and to provide an activation device and an activation method for an electron source in which the activated electron-emitting devices have uniform electron emission characteristics.

【0241】[0241]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における電子源活性化装置
の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an electron source activation device according to an embodiment of the present invention.

【図2】本発明の一実施形態としての電子源活性化装置
におけるライン選択部の選択機構を示す図である。
FIG. 2 is a diagram illustrating a selection mechanism of a line selection unit in the electron source activation device as one embodiment of the present invention.

【図3】本発明の一実施形態としての活性化処理装置に
おける制御部の活性化処理を示すフローチャートであ
る。
FIG. 3 is a flowchart showing activation processing of a control unit in the activation processing apparatus as one embodiment of the present invention.

【図4】本発明の一実施形態としての活性化処理装置の
動作タイミングを示すタイミングチャートである。
FIG. 4 is a timing chart showing operation timings of the activation processing device as one embodiment of the present invention.

【図5】本発明の実施例2における電子源活性化装置の
構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of an electron source activation device according to a second embodiment of the present invention.

【図6】本発明を適用可能なはしご配置の電子源の一例
を示す模式図である。
FIG. 6 is a schematic diagram showing an example of an electron source having a ladder arrangement to which the present invention can be applied.

【図7】本発明に適用可能な表面伝導型電子放出素子に
おける活性化処理時のパルス電圧波形の例を示す模式図
である。
FIG. 7 is a schematic diagram showing an example of a pulse voltage waveform at the time of activation processing in a surface conduction electron-emitting device applicable to the present invention.

【図8】本発明に適用可能な表面伝導型電子放出素子に
おける活性化処理時の素子電流If及び放出電流Ieの
時間的な変化を示す図である。
FIG. 8 is a diagram showing changes over time of an element current If and an emission current Ie during activation processing in a surface conduction electron-emitting device applicable to the present invention.

【図9】本発明に適用可能な表面伝導型電子放出素子に
おける活性化工程を説明する図である。
FIG. 9 is a diagram illustrating an activation step in a surface conduction electron-emitting device applicable to the present invention.

【図10】本発明の一実施形態としての活性化工程にお
ける活性化電圧源の出力波形の一例を示す図である。
FIG. 10 is a diagram showing an example of an output waveform of an activation voltage source in an activation step as one embodiment of the present invention.

【図11】本発明に適用可能な平面型の表面伝導型電子
放出素子の概略構成を示す平面図である。
FIG. 11 is a plan view showing a schematic configuration of a flat surface conduction electron-emitting device applicable to the present invention.

【図12】本発明に適用可能な平面型の表面伝導型電子
放出素子の概略構成を示す断面図である。
FIG. 12 is a cross-sectional view showing a schematic configuration of a flat surface conduction electron-emitting device applicable to the present invention.

【図13】本発明に適用可能な垂直型の表面伝導型電子
放出素子の概略構成を示す断面図である。
FIG. 13 is a cross-sectional view showing a schematic configuration of a vertical surface conduction electron-emitting device applicable to the present invention.

【図14】本発明に適用可能な表面伝導型電子放出素子
の製造工程を説明する図である。
FIG. 14 is a diagram illustrating a manufacturing process of a surface conduction electron-emitting device applicable to the present invention.

【図15】本発明に適用可能な表面伝導型電子放出素子
の製造工程を説明する図である。
FIG. 15 is a diagram illustrating a manufacturing process of a surface conduction electron-emitting device applicable to the present invention.

【図16】本発明に適用可能な表面伝導型電子放出素子
の製造工程を説明する図である。
FIG. 16 is a diagram illustrating a manufacturing process of a surface conduction electron-emitting device applicable to the present invention.

【図17】本発明に適用可能な表面伝導型電子放出素子
の通電フォーミング処理における電圧波形の一例を示す
模式図である。
FIG. 17 is a schematic diagram showing an example of a voltage waveform in a current forming process of a surface conduction electron-emitting device applicable to the present invention.

【図18】本発明に適用可能な表面伝導型電子放出素子
の通電フォーミング処理における電圧波形の一例を示す
模式図である。
FIG. 18 is a schematic diagram showing an example of a voltage waveform in the energization forming process of the surface conduction electron-emitting device applicable to the present invention.

【図19】測定評価機能を備えた真空処理装置の一例を
示す模式図である。
FIG. 19 is a schematic diagram illustrating an example of a vacuum processing apparatus having a measurement evaluation function.

【図20】本発明に適用可能な表面伝導型電子放出素子
についての素子電流Ifに対する放出電流Ieと素子電
圧Vfとの関係の一例を示す図である。
FIG. 20 is a diagram showing an example of the relationship between the emission current Ie and the device voltage Vf with respect to the device current If for the surface conduction electron-emitting device applicable to the present invention.

【図21】本発明に適用可能な単純マトリクス配置した
電子源の一例を示す模式図である。
FIG. 21 is a schematic diagram showing an example of an electron source arranged in a simple matrix applicable to the present invention.

【図22】本発明を適用した電子源を用いた画像表示装
置の表示パネルの一例を示す模式図である。
FIG. 22 is a schematic diagram illustrating an example of a display panel of an image display device using an electron source to which the present invention has been applied.

【図23】図22の画像表示装置に使用される蛍光膜の
模式図である。
FIG. 23 is a schematic view of a fluorescent film used in the image display device of FIG. 22.

【図24】図22の画像表示装置に使用される蛍光膜の
模式図である。
24 is a schematic diagram of a fluorescent film used in the image display device of FIG.

【図25】NTSC方式のテレビ信号に応じて表示を行
なう画像表示装置の一例を示すブロック図である。
FIG. 25 is a block diagram illustrating an example of an image display device that performs display according to an NTSC television signal.

【図26】本発明を適用したはしご配置の電子源を用い
た画像表示装置の表示パネルの一例を示す模式図であ
る。
FIG. 26 is a schematic view showing an example of a display panel of an image display device using an electron source having a ladder arrangement to which the present invention is applied.

【図27】本発明を適用した電子源を有する表示パネル
を用いた画像表示装置の構成例を示すブロック図であ
る。
FIG. 27 is a block diagram illustrating a configuration example of an image display device using a display panel having an electron source to which the present invention has been applied.

【図28】従来例としての表面伝導型の電子放出素子の
一例を示す模式図である。
FIG. 28 is a schematic view showing an example of a surface conduction electron-emitting device as a conventional example.

【符号の説明】[Explanation of symbols]

1:基板,2,3:素子電極,4:導電性薄膜,5:電
子放出部,6:段差形成部,10,31,60:電子源
基板,11:活性化電圧源,12:ライン選択部,1
3,15:活性化時の素子電流Ifを測定する電流計,
14:制御部,16:素子の電子放出部より放出される
放出電流Ieを捕捉するアノード電極,17:アノード
電極16に電圧を印加する高圧電源,18:素子の電子
放出部5より放出される放出電流Ieを測定する電流
計,19:表面伝導型電子放出素子に素子電圧Vfを印
加する電源,20:真空容器,21:排気ポンプ,3
2:X方向配線,33:Y方向配線,34,61:表面
伝導型電子放出素子,35:結線,41:リアプレー
ト,42:支持枠,43:ガラス基板,44:蛍光膜,
45:メタルバック,46:フェースプレート,47:
外囲器,51:黒色導電材,52:蛍光体,62:Dx
1〜Dx10は表面伝導型電子放出素子を配線する共通
配線,64:グリッド電極,65:電子が通過するため
空孔,66:Dox1,Dox2,…,Doxmよりな
る容器外端子,67:グリッド電極64と接続されたG
1,G2、…,Gnよりなる容器外端子,101:画像
表示パネル,102:走査回路,103:制御回路,1
04:シフトレジスタ,105:ラインメモリ,10
6:同期信号分離回路,107:変調信号発生器,
1: substrate, 2, 3: element electrode, 4: conductive thin film, 5: electron emitting portion, 6: step forming portion, 10, 31, 60: electron source substrate, 11: activation voltage source, 12: line selection Department, 1
3, 15: ammeter for measuring element current If at the time of activation,
14: control unit, 16: anode electrode for capturing emission current Ie emitted from the electron emission unit of the device, 17: high voltage power supply for applying voltage to anode electrode 16, 18: emission from electron emission unit 5 of the device Ammeter for measuring emission current Ie, 19: power supply for applying device voltage Vf to surface conduction electron-emitting device, 20: vacuum vessel, 21: exhaust pump, 3
2: X direction wiring, 33: Y direction wiring, 34, 61: surface conduction electron-emitting device, 35: connection, 41: rear plate, 42: support frame, 43: glass substrate, 44: fluorescent film,
45: metal back, 46: face plate, 47:
Envelope, 51: black conductive material, 52: phosphor, 62: Dx
1 to Dx10 are common wirings for wiring the surface conduction electron-emitting devices, 64: grid electrodes, 65: holes for passing electrons, 66: external terminals made of Dox1, Dox2, ..., Doxm, 67: grid electrodes G connected to 64
, Gn, outside terminal of container, 101: image display panel, 102: scanning circuit, 103: control circuit, 1
04: shift register, 105: line memory, 10
6: synchronization signal separation circuit, 107: modulation signal generator,

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 所定の化学物質の存在する雰囲気中で、
複数の電子放出素子が設けられた電子源に所定のパルス
電圧を繰り返し印加することにより、該複数の電子放出
素子を活性化する電子源活性化装置であって、 前記複数の電子放出素子を複数のグループに分け、その
グループを複数まとめて1つのブロックとし、そのブロ
ックに含まれる電子放出素子を活性化するに際して、 前記ブロックに含まれる少なくとも1つのグループ内の
電子放出素子に所定のパルス電圧を印加する電圧印加手
段と、 前記ブロックに含まれるグループ毎の電子放出素子に流
れる電流を検出する電流検出手段と、 前記電流検出手段によって検出した電流の合計値の増加
に応じて、前記ブロック内で前記所定のパルス電圧を同
時に印加するグループの数を減少させるように、前記電
圧印加手段を制御する制御手段と、 を備えることを特徴とする電子源活性化装置。
1. In an atmosphere in which a predetermined chemical substance is present,
An electron source activation device for activating a plurality of electron-emitting devices by repeatedly applying a predetermined pulse voltage to an electron source provided with a plurality of electron-emitting devices. When activating the electron-emitting devices included in the block, a predetermined pulse voltage is applied to the electron-emitting devices in at least one group included in the block. Voltage applying means for applying; current detecting means for detecting a current flowing through the electron-emitting devices of each group included in the block; and, in the block according to an increase in the total value of the currents detected by the current detecting means. Control means for controlling the voltage applying means, so as to reduce the number of groups to which the predetermined pulse voltage is simultaneously applied, Electron source activation device, characterized in that it comprises.
【請求項2】 前記ブロックを複数定義することによ
り、前記電子源に設けられた全ての電子放出素子を扱う
場合において、 前記制御手段は、前記複数のブロック内のそれぞれ少な
くとも1つのグループに、前記所定のパルス電圧におけ
る1パルスを時分割に印加するように、前記電圧印加手
段を制御することを特徴とする請求項1記載の電子源活
性化装置。
2. The method according to claim 2, wherein the plurality of blocks are defined to handle all of the electron-emitting devices provided in the electron source. 2. The electron source activation device according to claim 1, wherein the voltage application unit is controlled so that one pulse of a predetermined pulse voltage is applied in a time-division manner.
【請求項3】 前記制御手段は、前記所定のパルス電圧
を同時に印加するグループの数を減少させるのに応じ
て、そのパルス電圧のデューティ比を大きくすることを
特徴とする請求項1記載の電子源活性化装置。
3. The electronic device according to claim 1, wherein the control unit increases the duty ratio of the pulse voltage as the number of groups to which the predetermined pulse voltage is simultaneously applied decreases. Source activation device.
【請求項4】 前記制御手段は、前記電流の合計値が、
前記電圧印加手段の最大出力容量に相当するときに、前
記電圧印加手段に、前記所定のパルス電圧を同時に印加
するグループの数を減少させることを特徴とする請求項
1記載の電子源活性化装置。
4. The control means according to claim 1, wherein the sum of the currents is
2. The electron source activation device according to claim 1, wherein the number of groups to which the predetermined pulse voltage is simultaneously applied to the voltage application unit is reduced when the voltage application unit corresponds to the maximum output capacity. .
【請求項5】 前記電子源に設けられた複数の電子放出
素子は、横方向及び縦方向にマトリクス状に配置されて
おり、その横方向または縦方向の1ラインに含まれる複
数の電子放出素子を、前記1つのグループに含まれる複
数の電子放出素子とすることを特徴とする請求項1乃至
請求項4の何れかに記載の電子源活性化装置。
5. A plurality of electron-emitting devices provided in the electron source are arranged in a matrix in a horizontal direction and a vertical direction, and a plurality of electron-emitting devices included in one horizontal or vertical line. 5. The electron source activation device according to claim 1, wherein a plurality of electron-emitting devices are included in the one group. 6.
【請求項6】 前記電子放出素子は、平面型または垂直
型の表面伝導型の電子放出素子であることを特徴とする
請求項1記載の電子源活性化装置。
6. The electron source activation device according to claim 1, wherein the electron-emitting device is a planar or vertical surface-conduction electron-emitting device.
【請求項7】 所定の化学物質の存在する雰囲気中で、
複数の電子放出素子が設けられた電子源に所定のパルス
電圧を繰り返し印加することにより、該複数の電子放出
素子を活性化する電子源の活性化方法であって、 前記複数の電子放出素子を複数のグループに分け、その
グループを複数まとめて1つのブロックとし、そのブロ
ックに含まれる電子放出素子を活性化するに際して、 前記ブロックに含まれる少なくとも1つのグループ内の
電子放出素子に所定のパルス電圧を印加し、 前記所定のパルス電圧の印加によって前記少なくとも1
つのグループに流れる電流を検出し、 その検出した電流の増加に応じて、前記ブロック内で前
記所定のパルス電圧を同時に印加するグループの数を減
少させることを特徴とする電子源の活性化方法。
7. In an atmosphere in which a predetermined chemical substance is present,
An activation method of an electron source for activating a plurality of electron-emitting devices by repeatedly applying a predetermined pulse voltage to an electron source provided with a plurality of electron-emitting devices. When a plurality of groups are divided into a plurality of groups to form one block, and when the electron-emitting devices included in the block are activated, a predetermined pulse voltage is applied to the electron-emitting devices in at least one group included in the block. And applying the at least one pulse by applying the predetermined pulse voltage.
A method for activating an electron source, comprising: detecting a current flowing in one group; and decreasing the number of groups to which the predetermined pulse voltage is simultaneously applied in the block according to an increase in the detected current.
【請求項8】 前記ブロックを複数定義することによ
り、前記電子源に設けられた全ての電子放出素子を扱う
場合において、 前記複数のブロック内のそれぞれ少なくとも1つのグル
ープに、前記所定のパルス電圧における1パルスを時分
割に印加することを特徴とする請求項7記載の電子源の
活性化方法。
8. When all the electron-emitting devices provided in the electron source are handled by defining a plurality of the blocks, at least one group in each of the plurality of blocks is provided with the predetermined pulse voltage. 8. The method according to claim 7, wherein one pulse is applied in a time-sharing manner.
【請求項9】 前記所定のパルス電圧を同時に印加する
グループの数を減少させるのに応じて、そのパルス電圧
のデューティ比を大きくすることを特徴とする請求項7
記載の電子源の活性化方法。
9. The duty ratio of the pulse voltage is increased as the number of groups to which the predetermined pulse voltage is simultaneously applied is reduced.
The method for activating the electron source according to the above.
JP21150598A 1998-07-27 1998-07-27 Electron source activation device and activation method Withdrawn JP2000048712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21150598A JP2000048712A (en) 1998-07-27 1998-07-27 Electron source activation device and activation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21150598A JP2000048712A (en) 1998-07-27 1998-07-27 Electron source activation device and activation method

Publications (1)

Publication Number Publication Date
JP2000048712A true JP2000048712A (en) 2000-02-18

Family

ID=16607054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21150598A Withdrawn JP2000048712A (en) 1998-07-27 1998-07-27 Electron source activation device and activation method

Country Status (1)

Country Link
JP (1) JP2000048712A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (en) * 1999-03-12 2000-09-29 Futaba Corp Luminance compensating circuit for electric field discharging type display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (en) * 1999-03-12 2000-09-29 Futaba Corp Luminance compensating circuit for electric field discharging type display device
JP4505868B2 (en) * 1999-03-12 2010-07-21 双葉電子工業株式会社 Luminance compensation circuit for field emission display device

Similar Documents

Publication Publication Date Title
JP3062990B2 (en) Electron emitting device, method of manufacturing electron source and image forming apparatus using the same, and device for activating electron emitting device
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
US6144350A (en) Electron generating apparatus, image forming apparatus, and method of manufacturing and adjusting the same
EP0726591B1 (en) Method of activating an electron-beam source, manufacturing an activated electron-beam source and manufacturing an image forming apparatus using same
JP3200284B2 (en) Method of manufacturing electron source and image forming apparatus
US6149480A (en) Image forming device fabrication method and fabrication apparatus
JP3069956B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP2000048712A (en) Electron source activation device and activation method
JP3320299B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3483491B2 (en) Method of manufacturing electron source and image forming apparatus
US6612887B1 (en) Method for manufacturing electron source and image-forming apparatus
JP3524278B2 (en) Image forming device
JP2000195428A (en) Manufacture of image forming device and its manufacturing device
JP3483492B2 (en) Method of manufacturing electron source and image forming apparatus
JPH11233005A (en) Electron source, image forming device and their manufacturing method and manufacturing device
JPH09330654A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JP2000082387A (en) Electron source, its manufacture, driving method, image forming device using the electron source, and driving method for the image forming device
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JP3122879B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2000311595A (en) Electron source, image forming device and manufacture thereof
JPH0945222A (en) Electron emitting element, and electron source using it, and image forming device
JP2000123721A (en) Manufacture of electron emitting element, and electron source and image forming device using it
JPH1055751A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH1012132A (en) Surface conductive electron emission element, electron source using the same, image forming device, and their manufacture

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004