JP2000039863A - アドレシング可能なディスプレイ要素を選択的にイネ―ブルする方法及び装置 - Google Patents
アドレシング可能なディスプレイ要素を選択的にイネ―ブルする方法及び装置Info
- Publication number
- JP2000039863A JP2000039863A JP11185578A JP18557899A JP2000039863A JP 2000039863 A JP2000039863 A JP 2000039863A JP 11185578 A JP11185578 A JP 11185578A JP 18557899 A JP18557899 A JP 18557899A JP 2000039863 A JP2000039863 A JP 2000039863A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conductor
- display
- pixel
- addressable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
マトリクス・ディスプレイ・デバイスにおけるドライバ
の数を減少させること。 【課題】 【解決手段】 第１のディスプレイ導体（２４０ｒ）上
で第１の信号を第１の周波数で駆動するように構成され
た第１のドライバ（２１０ｒ）と、第１のディスプレイ
導体とは分離した第２のディスプレイ導体（２４０ｃ）
上で第２の信号を第１の周波数とは異なる第２の周波数
で駆動するように構成された第２のドライバ（２１０
ｃ）と、第１のディスプレイ導体と第２のディスプレイ
導体との間に結合された複数のアドレシング可能な要素
と、を備え、アドレシング可能な要素は、第１の信号が
第２の信号とほぼ同相であるアドレシング可能な要素の
位置に従ってアドレシングされ、アドレシング可能な要
素の位置は、あるアドレシング可能な要素から次の要素
まで、ある走査レートで変化する。
の数を減少させること。 【課題】 【解決手段】 第１のディスプレイ導体（２４０ｒ）上
で第１の信号を第１の周波数で駆動するように構成され
た第１のドライバ（２１０ｒ）と、第１のディスプレイ
導体とは分離した第２のディスプレイ導体（２４０ｃ）
上で第２の信号を第１の周波数とは異なる第２の周波数
で駆動するように構成された第２のドライバ（２１０
ｃ）と、第１のディスプレイ導体と第２のディスプレイ
導体との間に結合された複数のアドレシング可能な要素
と、を備え、アドレシング可能な要素は、第１の信号が
第２の信号とほぼ同相であるアドレシング可能な要素の
位置に従ってアドレシングされ、アドレシング可能な要
素の位置は、あるアドレシング可能な要素から次の要素
まで、ある走査レートで変化する。
Description
【０００１】
【発明が属する技術分野】本発明は、アレイ・フォーマ
ットに構成されておりアプリケーションを表示するピク
セルのアドレシングに関し、特に、ビデオ・ディスプレ
イにおけるピクセル・アドレス・ラインの駆動に関す
る。
ットに構成されておりアプリケーションを表示するピク
セルのアドレシングに関し、特に、ビデオ・ディスプレ
イにおけるピクセル・アドレス・ラインの駆動に関す
る。
【０００２】
【従来の技術】ローとコラムに配列することができるア
ドレシング可能な要素は、例えば、メモリからパネル・
ビデオ・ディスプレイ装置までの応用例において、広く
見ることができる。ビデオ信号を表示するマトリクス・
ディスプレイ・デバイスは、一般に、ピクセルのロー及
びコラム・ラインに配列されたアドレシング可能な要素
のアレイを有するディスプレイ・パネルから構成されて
いる。二次元的なロー及びコラム・ラインが、矩形フォ
ーマットに配列されているのが通常である。アドレシン
グ可能な要素は、ピクチャ・エレメント（画素）、ディ
スプレイ・エレメント（表示要素）、ピクセルなどと呼
ばれ、光感知性の要素（エレメント）から構成される。
このディスプレイ要素は、ラインの中にアドレシングさ
れた信号に応答して、光を、放出、反射、又は伝送する
ことができる。ディスプレイ要素は、異なる材料から作
られ、そのディスプレイ・デバイスのタイプと使用法と
に応じて、様々な態様に構成され得る。液晶セル、エレ
クトロクロミック・セル、プラズマ・セル、蛍光表示
管、発光ダイオード（ＬＥＤ）、エレクトロルミネセン
ス・セルなど、様々なタイプが、これまでに知られてい
る。ディスプレイ要素を構成するのに用いられる光変調
材料は、この産業において広く知られており、これらの
材料は、基本的に、放出、反射、又は伝送される光の量
を変調するのに、印加される電場に依存している。光変
調材料の中には、明瞭な電場・光励起特性を示さないも
のもある。従って、ダイオードやトランジスタなどの能
動素子をアドレシング可能な要素と共に用いて、ピクセ
ルの光特性を向上させることもある。例えば、スイッチ
ング素子としての薄膜ＭＯＳ電界効果トランジスタ（Ｔ
ＦＴ）は、この分野の当業者に広く知られている。
ドレシング可能な要素は、例えば、メモリからパネル・
ビデオ・ディスプレイ装置までの応用例において、広く
見ることができる。ビデオ信号を表示するマトリクス・
ディスプレイ・デバイスは、一般に、ピクセルのロー及
びコラム・ラインに配列されたアドレシング可能な要素
のアレイを有するディスプレイ・パネルから構成されて
いる。二次元的なロー及びコラム・ラインが、矩形フォ
ーマットに配列されているのが通常である。アドレシン
グ可能な要素は、ピクチャ・エレメント（画素）、ディ
スプレイ・エレメント（表示要素）、ピクセルなどと呼
ばれ、光感知性の要素（エレメント）から構成される。
このディスプレイ要素は、ラインの中にアドレシングさ
れた信号に応答して、光を、放出、反射、又は伝送する
ことができる。ディスプレイ要素は、異なる材料から作
られ、そのディスプレイ・デバイスのタイプと使用法と
に応じて、様々な態様に構成され得る。液晶セル、エレ
クトロクロミック・セル、プラズマ・セル、蛍光表示
管、発光ダイオード（ＬＥＤ）、エレクトロルミネセン
ス・セルなど、様々なタイプが、これまでに知られてい
る。ディスプレイ要素を構成するのに用いられる光変調
材料は、この産業において広く知られており、これらの
材料は、基本的に、放出、反射、又は伝送される光の量
を変調するのに、印加される電場に依存している。光変
調材料の中には、明瞭な電場・光励起特性を示さないも
のもある。従って、ダイオードやトランジスタなどの能
動素子をアドレシング可能な要素と共に用いて、ピクセ
ルの光特性を向上させることもある。例えば、スイッチ
ング素子としての薄膜ＭＯＳ電界効果トランジスタ（Ｔ
ＦＴ）は、この分野の当業者に広く知られている。
【０００３】ピクチャ要素の光出力は、マトリクス・デ
ィスプレイにおける印加されたアドレシング信号に比例
しうる。マトリクス・ディスプレイにおける特定のピク
チャ・エレメントすなわちピクセルをアドレシングする
ためには、そのピクセルを識別し、励起しなければなら
ない。励起されたピクセルは、それによって、光を放
出、反射、又は伝送する。ピクセルは、後者の場合に
は、イネーブルされている。ピクセル・マトリクスのア
レイの中では、それぞれのピクセルは、ロー及びコラム
の位置によって特定される一意的なアドレスを有する。
これは、例えば、ローがｘでコラムがｙであるエレメン
トであれば、エレメント（ｘ，ｙ）である。ピクセル
（ｘ，ｙ）を励起させ、それによって、このピクセルを
「オン」状態に設定するには、ピクセル（ｘ，ｙ）は、
位置（ｘ，ｙ）をアドレシングしてこのピクセルを励起
させることによって、イネーブルされる。ピクセルは、
スレショルド・レベルを超える電圧をアドレシングされ
た位置に与えることによって励起させることができる。
ィスプレイにおける印加されたアドレシング信号に比例
しうる。マトリクス・ディスプレイにおける特定のピク
チャ・エレメントすなわちピクセルをアドレシングする
ためには、そのピクセルを識別し、励起しなければなら
ない。励起されたピクセルは、それによって、光を放
出、反射、又は伝送する。ピクセルは、後者の場合に
は、イネーブルされている。ピクセル・マトリクスのア
レイの中では、それぞれのピクセルは、ロー及びコラム
の位置によって特定される一意的なアドレスを有する。
これは、例えば、ローがｘでコラムがｙであるエレメン
トであれば、エレメント（ｘ，ｙ）である。ピクセル
（ｘ，ｙ）を励起させ、それによって、このピクセルを
「オン」状態に設定するには、ピクセル（ｘ，ｙ）は、
位置（ｘ，ｙ）をアドレシングしてこのピクセルを励起
させることによって、イネーブルされる。ピクセルは、
スレショルド・レベルを超える電圧をアドレシングされ
た位置に与えることによって励起させることができる。
【０００４】あるアドレシング方法では、ピクセル
（ｘ，ｙ）は、コラム導体と交差するロー導体に電気的
に結合される。ピクセル（ｘ，ｙ）は、特定のロー導体
ラインｘとコラム導体ラインｙとをアドレシングするこ
とによって、イネーブルされる。それぞれのラインは、
駆動手段によってアドレシングされる。この駆動手段
は、印加された信号に従って、ラインをアドレシングす
る。この駆動手段は、それぞれのコラムに対して、印加
されたビデオ信号のライン周波数に従って動作し、そこ
から導かれるデータ信号をピクセルが電気的に結合され
ているコラムに供給するコラム・ドライバ回路と、それ
ぞれのローに対し、ピクセルが電気的に結合されている
ローを走査するロー・ドライバ回路と、印加されたビデ
オ信号に応答して、これら２つのドライバ回路の動作の
タイミングを制御する制御回路と、から構成される。
（ｘ，ｙ）は、コラム導体と交差するロー導体に電気的
に結合される。ピクセル（ｘ，ｙ）は、特定のロー導体
ラインｘとコラム導体ラインｙとをアドレシングするこ
とによって、イネーブルされる。それぞれのラインは、
駆動手段によってアドレシングされる。この駆動手段
は、印加された信号に従って、ラインをアドレシングす
る。この駆動手段は、それぞれのコラムに対して、印加
されたビデオ信号のライン周波数に従って動作し、そこ
から導かれるデータ信号をピクセルが電気的に結合され
ているコラムに供給するコラム・ドライバ回路と、それ
ぞれのローに対し、ピクセルが電気的に結合されている
ローを走査するロー・ドライバ回路と、印加されたビデ
オ信号に応答して、これら２つのドライバ回路の動作の
タイミングを制御する制御回路と、から構成される。
【０００５】ロー・ラインに配列されたすべてのピクセ
ルは、ロー・ラインに、従って、ロー・ドライバに電気
的に結合されている。コラム・ラインに配列されたすべ
てのピクセルは、コラム・ラインに、従って、コラム・
ドライバに電気的に結合されている。よって、１つのロ
ーにおけるＭ個のピクセルが、共に、１つのロー・ドラ
イバに結合され、そして、それぞれが、別々に、Ｍ個の
コラム・ドライバの中の１つに結合されている。同様に
して、１つのコラムにおけるＮ個のピクセルが、共に、
１つのコラム・ドライバに結合され、そして、それぞれ
が、別々に、Ｎ個のロー・ドライバの中の１つに結合さ
れている。ＭｘＮ個のピクセルから成るマトリクス・デ
ィスプレイは、通常、Ｍ個のコラム・ドライバとＮ個の
ロー・ドライバとを、すなわち、（Ｍ＋Ｎ）個のライン
・ドライバを必要とする。従って、１２８０ｘ１０２４
個のピクセルの解像度を有するディスプレイは、１３１
０７２０個のピクセルと、１２８０コラムのピクセル及
び１０２４ローのピクセルと、２３０４個のライン・ド
ライバと、から構成される。イメージは、ピクセル・ア
レイにおける選択されたピクセルを、通常はシーケンシ
ャルな態様で、左から右へ、そして、上から下へ、イネ
ーブル又はディセーブルすることによって、形成され
る。
ルは、ロー・ラインに、従って、ロー・ドライバに電気
的に結合されている。コラム・ラインに配列されたすべ
てのピクセルは、コラム・ラインに、従って、コラム・
ドライバに電気的に結合されている。よって、１つのロ
ーにおけるＭ個のピクセルが、共に、１つのロー・ドラ
イバに結合され、そして、それぞれが、別々に、Ｍ個の
コラム・ドライバの中の１つに結合されている。同様に
して、１つのコラムにおけるＮ個のピクセルが、共に、
１つのコラム・ドライバに結合され、そして、それぞれ
が、別々に、Ｎ個のロー・ドライバの中の１つに結合さ
れている。ＭｘＮ個のピクセルから成るマトリクス・デ
ィスプレイは、通常、Ｍ個のコラム・ドライバとＮ個の
ロー・ドライバとを、すなわち、（Ｍ＋Ｎ）個のライン
・ドライバを必要とする。従って、１２８０ｘ１０２４
個のピクセルの解像度を有するディスプレイは、１３１
０７２０個のピクセルと、１２８０コラムのピクセル及
び１０２４ローのピクセルと、２３０４個のライン・ド
ライバと、から構成される。イメージは、ピクセル・ア
レイにおける選択されたピクセルを、通常はシーケンシ
ャルな態様で、左から右へ、そして、上から下へ、イネ
ーブル又はディセーブルすることによって、形成され
る。
【０００６】
【発明が解決しようとする課題】図１は、従来型のビデ
オ・マトリクス・ディスプレイ装置１００を示してい
る。このディスプレイ装置１００は、ｙ軸に沿っては、
ドライバＲNによって駆動されるＮのローに配列され、
ｘ軸に沿っては、ドライバＣMによって駆動されるＭの
コラムに配列されている複数のピクセルＰから構成され
ている。それぞれのピクセルＰは、２つの接続ポートを
有している。ピクセルＰ1,1の第１のポート１２２は、
ロー・ライン１１０ａに結合されており、このピクセル
の第２のポート１１２は、コラム・ライン１２０ａに結
合されている。ピクセルＰ1,1からＰ1 ,Mの第１のポート
は、ロー１１０ａに電気的に結合され、他方で、第２の
ポートは、Ｃ1からＣMによって駆動される対応するコラ
ムに別々に結合されている。例えば、ピクセルＰ3,4を
イネーブルするには、ロー・ライン１１０ｃがドライバ
Ｒ３を介してアドレシングされ、コラム・ライン１２０
ｄは、ドライバＣ4を介して、同時にアドレシングされ
る。ピクセルの特定のパターンが、複数のロー及びコラ
ム・ドライバをシーケンシャルな態様で付勢することに
よって、ピクセルをイネーブルするためにアドレシング
される。このように、マトリクス・ディスプレイを構築
するには、多数のドライバが物理的に必要とされる。ド
ライバの数は、ディスプレイの解像度が増加するにつれ
て増加するが、これは、それによってより多数のロー及
びコラムが必要となるからである。従って、アドレシン
グ可能な要素を用いるデバイスでは、ドライバの数を減
らすことが必要となる。高解像度のディスプレイでは、
多数のドライバのコストは、ディスプレイ全体のコスト
の中で著しい割合を占める。信号発生器、制御ユニット
及びドライバ・メモリなどのドライバに付随する回路要
素の複雑さが、ドライバの数が多いということに加え
て、問題となる。同じ又はよりよいイメージ解像度を達
成又は維持しながら、フラット・パネル・ディスプレイ
などのマトリクス・ディスプレイ・デバイスにおける必
要なドライバの数を減少させることが、望まれている。
オ・マトリクス・ディスプレイ装置１００を示してい
る。このディスプレイ装置１００は、ｙ軸に沿っては、
ドライバＲNによって駆動されるＮのローに配列され、
ｘ軸に沿っては、ドライバＣMによって駆動されるＭの
コラムに配列されている複数のピクセルＰから構成され
ている。それぞれのピクセルＰは、２つの接続ポートを
有している。ピクセルＰ1,1の第１のポート１２２は、
ロー・ライン１１０ａに結合されており、このピクセル
の第２のポート１１２は、コラム・ライン１２０ａに結
合されている。ピクセルＰ1,1からＰ1 ,Mの第１のポート
は、ロー１１０ａに電気的に結合され、他方で、第２の
ポートは、Ｃ1からＣMによって駆動される対応するコラ
ムに別々に結合されている。例えば、ピクセルＰ3,4を
イネーブルするには、ロー・ライン１１０ｃがドライバ
Ｒ３を介してアドレシングされ、コラム・ライン１２０
ｄは、ドライバＣ4を介して、同時にアドレシングされ
る。ピクセルの特定のパターンが、複数のロー及びコラ
ム・ドライバをシーケンシャルな態様で付勢することに
よって、ピクセルをイネーブルするためにアドレシング
される。このように、マトリクス・ディスプレイを構築
するには、多数のドライバが物理的に必要とされる。ド
ライバの数は、ディスプレイの解像度が増加するにつれ
て増加するが、これは、それによってより多数のロー及
びコラムが必要となるからである。従って、アドレシン
グ可能な要素を用いるデバイスでは、ドライバの数を減
らすことが必要となる。高解像度のディスプレイでは、
多数のドライバのコストは、ディスプレイ全体のコスト
の中で著しい割合を占める。信号発生器、制御ユニット
及びドライバ・メモリなどのドライバに付随する回路要
素の複雑さが、ドライバの数が多いということに加え
て、問題となる。同じ又はよりよいイメージ解像度を達
成又は維持しながら、フラット・パネル・ディスプレイ
などのマトリクス・ディスプレイ・デバイスにおける必
要なドライバの数を減少させることが、望まれている。
【０００７】
【課題を解決するための手段】上述の問題点は、アドレ
シング可能な要素すなわちピクセルをアドレシングし選
択的にイネーブルするのに必要とされるロー及びコラム
・ライン・ドライバの大多数を除去するようなマトリク
ス・ディスプレイ方法及び装置によって解決される。こ
の効果を奏するために、本発明による装置の実施例で
は、フラット・パネルなどのＭｘＮディスプレイ・デバ
イスを駆動するのに、全体でただ２つのドライバだけで
足りる。第１及び第２のドライバを用いて、第１及び第
２のディスプレイ導体上において、僅かに異なる周波数
（又は、位相）で第１及び第２の信号を駆動する。複数
のピクセルを、第１及び第２のディスプレイ導体の間で
結合することができる。これらのピクセルは、第１の信
号が第２の信号とほぼ同相であるピクセル位置に従って
アドレシングされ得る。ピクセル位置は、第１及び第２
の信号周波数の間の差に比例する走査レートで、１つの
ピクセルから次のピクセルへの間で、変化する。第１及
び第２の導体は、複数の遅延要素とタップオフ・ポイン
トとを有し、それぞれのピクセルは、第１及び第２の導
体の上で、タップオフ・ポイントの間に結合される。複
数のピクセルのロー及びコラム導体が提供され、それぞ
れが、第１及び第２のディスプレイ導体の異なるタップ
オフ・ポイントに接続される。
シング可能な要素すなわちピクセルをアドレシングし選
択的にイネーブルするのに必要とされるロー及びコラム
・ライン・ドライバの大多数を除去するようなマトリク
ス・ディスプレイ方法及び装置によって解決される。こ
の効果を奏するために、本発明による装置の実施例で
は、フラット・パネルなどのＭｘＮディスプレイ・デバ
イスを駆動するのに、全体でただ２つのドライバだけで
足りる。第１及び第２のドライバを用いて、第１及び第
２のディスプレイ導体上において、僅かに異なる周波数
（又は、位相）で第１及び第２の信号を駆動する。複数
のピクセルを、第１及び第２のディスプレイ導体の間で
結合することができる。これらのピクセルは、第１の信
号が第２の信号とほぼ同相であるピクセル位置に従って
アドレシングされ得る。ピクセル位置は、第１及び第２
の信号周波数の間の差に比例する走査レートで、１つの
ピクセルから次のピクセルへの間で、変化する。第１及
び第２の導体は、複数の遅延要素とタップオフ・ポイン
トとを有し、それぞれのピクセルは、第１及び第２の導
体の上で、タップオフ・ポイントの間に結合される。複
数のピクセルのロー及びコラム導体が提供され、それぞ
れが、第１及び第２のディスプレイ導体の異なるタップ
オフ・ポイントに接続される。
【０００８】ロー及びコラム導体は、その特性インピー
ダンスによって終端され、信号の反射をすべて防止する
ようになっている。更に、第１及び第２のディスプレイ
導体もまた、その特性インピーダンスによって終端さ
れ、どの導体上の信号にも反射が生じないようにしてあ
る。第１及び第２の信号の周期は、第１及び第２の導体
それぞれの上の最初のタップオフ・ポイントと最後のタ
ップオフ・ポイントとの間の伝搬遅延よりも大きいか、
又は、それとほぼ等しい。第１及び第２の信号のパルス
幅は、第１及び第２のディスプレイ導体それぞれの上の
隣接するタップオフ・ポイントの間の第１及び第２の伝
搬時間よりも短いか、又は、それとほぼ等しい。マトリ
クス・ディスプレイのピクセルは、第１及び第２の信号
の間の電位差がアドレシングされたピクセルをイネーブ
ルするのに十分であるように選択されたピクセル位置が
アドレシングされるときに、第１の信号の振幅と第２の
信号の振幅とを変調することによって、選択的にイネー
ブルされる。
ダンスによって終端され、信号の反射をすべて防止する
ようになっている。更に、第１及び第２のディスプレイ
導体もまた、その特性インピーダンスによって終端さ
れ、どの導体上の信号にも反射が生じないようにしてあ
る。第１及び第２の信号の周期は、第１及び第２の導体
それぞれの上の最初のタップオフ・ポイントと最後のタ
ップオフ・ポイントとの間の伝搬遅延よりも大きいか、
又は、それとほぼ等しい。第１及び第２の信号のパルス
幅は、第１及び第２のディスプレイ導体それぞれの上の
隣接するタップオフ・ポイントの間の第１及び第２の伝
搬時間よりも短いか、又は、それとほぼ等しい。マトリ
クス・ディスプレイのピクセルは、第１及び第２の信号
の間の電位差がアドレシングされたピクセルをイネーブ
ルするのに十分であるように選択されたピクセル位置が
アドレシングされるときに、第１の信号の振幅と第２の
信号の振幅とを変調することによって、選択的にイネー
ブルされる。
【０００９】広くは、本発明は、ＭｘＮ型のアレイ配列
におけるアドレシング可能な要素を選択的にイネーブル
する方法及び装置に関する。本発明は、２つの別個のド
ライバによって駆動される２つの別個のディスプレイ導
体から構成される。複数のアドレシング可能な要素が、
２つのディスプレイ導体上のタップオフ・ポイント（ta
p-off points）に接続される。複数のロー及びコラム導
体が、第１及び第２のディスプレイ導体に接続される。
それぞれのロー又はコラム導体が、ディスプレイ導体上
の１つのポイントに接続され、その特性インピーダンス
によって終端される。それぞれのディスプレイ導体上を
移動する信号は、遅延要素によってシーケンシャルに遅
延される。ピクセルは、第１及び第２の信号の間の周波
数の差に比例するレートでシーケンシャルにアドレシン
グされ、第１及び第２の信号の振幅の差に従って、選択
的にイネーブルされる。
におけるアドレシング可能な要素を選択的にイネーブル
する方法及び装置に関する。本発明は、２つの別個のド
ライバによって駆動される２つの別個のディスプレイ導
体から構成される。複数のアドレシング可能な要素が、
２つのディスプレイ導体上のタップオフ・ポイント（ta
p-off points）に接続される。複数のロー及びコラム導
体が、第１及び第２のディスプレイ導体に接続される。
それぞれのロー又はコラム導体が、ディスプレイ導体上
の１つのポイントに接続され、その特性インピーダンス
によって終端される。それぞれのディスプレイ導体上を
移動する信号は、遅延要素によってシーケンシャルに遅
延される。ピクセルは、第１及び第２の信号の間の周波
数の差に比例するレートでシーケンシャルにアドレシン
グされ、第１及び第２の信号の振幅の差に従って、選択
的にイネーブルされる。
【００１０】本発明は、更に、それぞれが第１のディス
プレイ導体とそれとは別個（separate）の第２のディス
プレイ導体との間に結合された一連のピクセルで構成さ
れるピクセル・ディスプレイを含む。ただしここで、第
１のドライバと第２のドライバとは、第１及び第２のデ
ィスプレイ導体上の第１の信号と第２の信号とをそれぞ
れ駆動する。ピクセルは、第１及び第２の信号の間の周
波数の差に比例するレートでシーケンシャルにアドレシ
ングされ、第１及び第２の信号の振幅の差に従って、選
択的にイネーブルされる。
プレイ導体とそれとは別個（separate）の第２のディス
プレイ導体との間に結合された一連のピクセルで構成さ
れるピクセル・ディスプレイを含む。ただしここで、第
１のドライバと第２のドライバとは、第１及び第２のデ
ィスプレイ導体上の第１の信号と第２の信号とをそれぞ
れ駆動する。ピクセルは、第１及び第２の信号の間の周
波数の差に比例するレートでシーケンシャルにアドレシ
ングされ、第１及び第２の信号の振幅の差に従って、選
択的にイネーブルされる。
【００１１】本発明は、更に、アドレシング可能な要素
を駆動する方法であって、第１のアドレシング導体上の
第１の信号を第１の周波数で駆動するステップと、第２
のアドレシング導体上の第２の信号を第２の周波数で駆
動するステップと、を含む方法を含む。第２のアドレシ
ング導体は、第１のアドレシング導体とは分離してお
り、第１及び第２の周波数は、僅かに異なっている。ア
ドレシング可能な要素は、第１の信号が第２の信号とほ
ぼ同相であるアドレシング可能な要素位置に従って、シ
ーケンシャルにアドレシングされる。選択されたアドレ
シング可能な要素の付勢は、第１及び第２の信号の振幅
差が選択されたアドレシング可能な要素を付勢するのに
十分であるように、オンされるように選択されるピクセ
ルがアドレシングされる間に、第１及び第２の信号の振
幅を変調することによって達成される。
を駆動する方法であって、第１のアドレシング導体上の
第１の信号を第１の周波数で駆動するステップと、第２
のアドレシング導体上の第２の信号を第２の周波数で駆
動するステップと、を含む方法を含む。第２のアドレシ
ング導体は、第１のアドレシング導体とは分離してお
り、第１及び第２の周波数は、僅かに異なっている。ア
ドレシング可能な要素は、第１の信号が第２の信号とほ
ぼ同相であるアドレシング可能な要素位置に従って、シ
ーケンシャルにアドレシングされる。選択されたアドレ
シング可能な要素の付勢は、第１及び第２の信号の振幅
差が選択されたアドレシング可能な要素を付勢するのに
十分であるように、オンされるように選択されるピクセ
ルがアドレシングされる間に、第１及び第２の信号の振
幅を変調することによって達成される。
【００１２】
【発明の実施の形態】次に図面を参照する。図２は、２
つのドライバ２１０ｒ、２１０ｃによって駆動されるＭ
ｘＮ個のアドレシング可能な要素すなわちピクセル２５
０を有するマトリクス・ディスプレイ・デバイス２００
の実施例を示すブロック図である。それぞれのドライバ
２１０は、制御ユニット２０５によって調節される信号
を発生する。ドライバ２１０の信号は、信号の反射を防
止する特性インピーダンス２１５によって終端されたデ
ィスプレイ導体２４０に与えられる。コラム・ドライバ
２１０ｃと関連する要素は、コラム・ディスプレイ導体
２４０ｃのように、ｃの添字（サフィックス）を用いて
表され、ロー・ドライバ２１０ｒと関連する要素は、ロ
ー・ディスプレイ導体２４０ｒのように、ｒの添字を用
いて表されていることに注意すべきである。しかし、こ
れらの要素を、総称的に、添字を用いずに称することも
ありうる。ディスプレイ導体２４０は、ドライバ２１０
からインピーダンス終端ユニット２１５間での信号の伝
搬を許容する任意の信号導通媒体でありうる。ドライバ
２１０によって発生された信号は、光速（３ｘ１０8メ
ートル／秒）に比例し導体材料の誘電定数の平方根に反
比例する速度で、ディスプレイ導体２４０を通って伝搬
する。ドライバ２１０によって発生される信号は、周波
数又は位相が異なっている。ディスプレイ導体２４０
は、遅延要素２３０を備え、この遅延要素が、２つの隣
接するコラム又はローの間での信号伝搬を遅延させる。
マトリクス・ディスプレイ・デバイス２００における複
数のピクセル２５０は、矩形フォーマットに構成されて
おり、Ｍ個の導電性のライン２７０（コラム）とＮ個の
導電性のライン２６０（ロー）とを備えている。当業者
であれば理解するように、複数のピクセル２５０の構成
は、矩形のフォーマットだけに限定されず、異なる形状
及びパターンに作成することもできる。コラム２７０と
ロー２６０とは、別々に、ライン２４０に電気的に結合
されており、それによって、それぞれのディスプレイ導
体２４０ｃ、２４０ｒを移動する信号は導電性コラム及
びローを通って伝搬されるようになっている。複数のコ
ラム２７０のそれぞれと複数のロー２６０のそれぞれと
は、インピーダンス要素２２０によって終端され得る。
インピーダンス要素２２０は、そのラインを移動する信
号に対して反射が許されなくなるように、選択される。
複数のピクセル２５０のそれぞれは、導電性コラム２７
０と導電性ロー２６０とに結合されている。
つのドライバ２１０ｒ、２１０ｃによって駆動されるＭ
ｘＮ個のアドレシング可能な要素すなわちピクセル２５
０を有するマトリクス・ディスプレイ・デバイス２００
の実施例を示すブロック図である。それぞれのドライバ
２１０は、制御ユニット２０５によって調節される信号
を発生する。ドライバ２１０の信号は、信号の反射を防
止する特性インピーダンス２１５によって終端されたデ
ィスプレイ導体２４０に与えられる。コラム・ドライバ
２１０ｃと関連する要素は、コラム・ディスプレイ導体
２４０ｃのように、ｃの添字（サフィックス）を用いて
表され、ロー・ドライバ２１０ｒと関連する要素は、ロ
ー・ディスプレイ導体２４０ｒのように、ｒの添字を用
いて表されていることに注意すべきである。しかし、こ
れらの要素を、総称的に、添字を用いずに称することも
ありうる。ディスプレイ導体２４０は、ドライバ２１０
からインピーダンス終端ユニット２１５間での信号の伝
搬を許容する任意の信号導通媒体でありうる。ドライバ
２１０によって発生された信号は、光速（３ｘ１０8メ
ートル／秒）に比例し導体材料の誘電定数の平方根に反
比例する速度で、ディスプレイ導体２４０を通って伝搬
する。ドライバ２１０によって発生される信号は、周波
数又は位相が異なっている。ディスプレイ導体２４０
は、遅延要素２３０を備え、この遅延要素が、２つの隣
接するコラム又はローの間での信号伝搬を遅延させる。
マトリクス・ディスプレイ・デバイス２００における複
数のピクセル２５０は、矩形フォーマットに構成されて
おり、Ｍ個の導電性のライン２７０（コラム）とＮ個の
導電性のライン２６０（ロー）とを備えている。当業者
であれば理解するように、複数のピクセル２５０の構成
は、矩形のフォーマットだけに限定されず、異なる形状
及びパターンに作成することもできる。コラム２７０と
ロー２６０とは、別々に、ライン２４０に電気的に結合
されており、それによって、それぞれのディスプレイ導
体２４０ｃ、２４０ｒを移動する信号は導電性コラム及
びローを通って伝搬されるようになっている。複数のコ
ラム２７０のそれぞれと複数のロー２６０のそれぞれと
は、インピーダンス要素２２０によって終端され得る。
インピーダンス要素２２０は、そのラインを移動する信
号に対して反射が許されなくなるように、選択される。
複数のピクセル２５０のそれぞれは、導電性コラム２７
０と導電性ロー２６０とに結合されている。
【００１３】複数のピクセル２５０の個々のピクセル
は、少なくとも１つのコラム２７０及びロー２６０を通
って運ばれる信号の条件に基づいて、イネーブル又はデ
ィセーブルされる。この条件には、ドライバ２１０の信
号の間の周波数の差と、少なくとも１つのドライバ２１
０の信号の振幅とが含まれる。周波数の差は、ドライバ
２１０の信号周波数と、ディスプレイ導体の遅延特性
と、アドレシング可能な要素のタイプとに基づいて決定
される。一方又は両方の信号ドライバの振幅は、変調ビ
デオ信号に基づいて決定される。ＭｘＮ個のピクセルを
アドレシングするのに、ただ２つのドライバが必要とな
るだけである。これと比較して、従来技術の場合には、
同じ数の要素をアドレシングするのに、（Ｍ＋Ｎ）個の
ドライバが必要であった。
は、少なくとも１つのコラム２７０及びロー２６０を通
って運ばれる信号の条件に基づいて、イネーブル又はデ
ィセーブルされる。この条件には、ドライバ２１０の信
号の間の周波数の差と、少なくとも１つのドライバ２１
０の信号の振幅とが含まれる。周波数の差は、ドライバ
２１０の信号周波数と、ディスプレイ導体の遅延特性
と、アドレシング可能な要素のタイプとに基づいて決定
される。一方又は両方の信号ドライバの振幅は、変調ビ
デオ信号に基づいて決定される。ＭｘＮ個のピクセルを
アドレシングするのに、ただ２つのドライバが必要とな
るだけである。これと比較して、従来技術の場合には、
同じ数の要素をアドレシングするのに、（Ｍ＋Ｎ）個の
ドライバが必要であった。
【００１４】次に、図３及び図４を参照すると、図２の
実施例による信号の伝搬が図解されている。図３は、マ
トリクス・ディスプレイ・デバイス２００の一部であ
り、制御ユニット２０５、信号ドライバ２１０、ディス
プレイ導体２４０、ディスプレイ要素２３０、そしてイ
ンピーダンス・ユニット２１５及び２２０が示されてい
る。ライン２４０を伝搬する信号の方向は、参照番号２
９５によって示されている。導電性コラム２７０を伝搬
する信号の方向は、参照番号２９０によって示されてい
る。図４は、信号ドライバ２１０によって発生されライ
ン２４０に沿って伝送される駆動信号の波形を示してい
る。特定の波の形状は任意であり、ドライバ信号は、参
照番号２１１として示されている。信号２１１は、コラ
ム２７０ｂに到達する前に、遅延要素２３０ａに与えら
れる。信号２１１は、第１のコラム２７０ａでは同じで
あり方向２９０に移動している。信号２１２は、遅延要
素２３０ａに起因する遅延により、コラム２７０ｂにお
いて発生される。更に、信号２１３は、遅延要素２３０
ｂに起因する遅延により、コラム２７０ｃにおいて発生
される。同様に、ライン２４０を介して伝搬される信号
は、最後の導電性コラム２７０ｍに達するまでに、（ｍ
−１）回シーケンシャルに遅延を受ける。
実施例による信号の伝搬が図解されている。図３は、マ
トリクス・ディスプレイ・デバイス２００の一部であ
り、制御ユニット２０５、信号ドライバ２１０、ディス
プレイ導体２４０、ディスプレイ要素２３０、そしてイ
ンピーダンス・ユニット２１５及び２２０が示されてい
る。ライン２４０を伝搬する信号の方向は、参照番号２
９５によって示されている。導電性コラム２７０を伝搬
する信号の方向は、参照番号２９０によって示されてい
る。図４は、信号ドライバ２１０によって発生されライ
ン２４０に沿って伝送される駆動信号の波形を示してい
る。特定の波の形状は任意であり、ドライバ信号は、参
照番号２１１として示されている。信号２１１は、コラ
ム２７０ｂに到達する前に、遅延要素２３０ａに与えら
れる。信号２１１は、第１のコラム２７０ａでは同じで
あり方向２９０に移動している。信号２１２は、遅延要
素２３０ａに起因する遅延により、コラム２７０ｂにお
いて発生される。更に、信号２１３は、遅延要素２３０
ｂに起因する遅延により、コラム２７０ｃにおいて発生
される。同様に、ライン２４０を介して伝搬される信号
は、最後の導電性コラム２７０ｍに達するまでに、（ｍ
−１）回シーケンシャルに遅延を受ける。
【００１５】次に図５を参照すると、１つの実施例によ
る動作原理の図解が与えられている。ドライバ２１０ｃ
及び２１０ｒは、２つのディスプレイ導体２４０ｃ及び
２４０ｒをそれぞれ別々に駆動する。コラム２７０及び
ロー２６０を形成する導電性ラインは、結合されたピク
セルＡ及びＢを駆動するのに用いられる。コラムは、位
置（Ａ−Ｅ）においてライン２４０ｃに電気的に結合さ
れ、他方で、ローは、位置（Ｈ−Ｌ）においてライン２
４０ｒに電気的に結合されている。単純にするために、
２つのコラムと２つのローとを示してある。ピクセルＡ
及びＢは、２１９Ａ及び２１９Ｂにおいて示されている
ように、コラム２７０ｂ及び２７０ｅに電気的に結合さ
れ、２１８Ａ及び２１８Ｂにおいて示されているよう
に、ロー２６０ｈ及び２６０ｊに電気的に結合されてい
る。Ｖ１及びＶ２は、それぞれが、ドライバ２１０ｃ及
び２１０ｒからの信号を表しており、その差動振幅は、
１つのピクセルをイネーブル又はディセーブルするのに
充分である。２１０ｃ及び２１０ｒによって発生された
信号のパルス幅は、導体ライン上の（Ａ及びＢなどの）
２つの隣接するノードの間の伝搬時間となるように選択
される。電圧信号の周期は、それぞれの信号がライン２
４０を移動するのに必要な伝搬時間に匹敵する又はそれ
よりも長い。従って、どの時点でも、ライン２４０ｃ上
のそれぞれの位置（Ａ−Ｅ）は、駆動信号の異なる位相
を有している。同様に、ライン２４０ｒ上のそれぞれの
位置（Ｈ−Ｌ）は、駆動信号の異なる位相を有する。位
置によっては、差動電圧振幅は、１つのピクセルを駆動
するのに必要なスレショルド・レベルよりも高い場合
や、低い場合がある。
る動作原理の図解が与えられている。ドライバ２１０ｃ
及び２１０ｒは、２つのディスプレイ導体２４０ｃ及び
２４０ｒをそれぞれ別々に駆動する。コラム２７０及び
ロー２６０を形成する導電性ラインは、結合されたピク
セルＡ及びＢを駆動するのに用いられる。コラムは、位
置（Ａ−Ｅ）においてライン２４０ｃに電気的に結合さ
れ、他方で、ローは、位置（Ｈ−Ｌ）においてライン２
４０ｒに電気的に結合されている。単純にするために、
２つのコラムと２つのローとを示してある。ピクセルＡ
及びＢは、２１９Ａ及び２１９Ｂにおいて示されている
ように、コラム２７０ｂ及び２７０ｅに電気的に結合さ
れ、２１８Ａ及び２１８Ｂにおいて示されているよう
に、ロー２６０ｈ及び２６０ｊに電気的に結合されてい
る。Ｖ１及びＶ２は、それぞれが、ドライバ２１０ｃ及
び２１０ｒからの信号を表しており、その差動振幅は、
１つのピクセルをイネーブル又はディセーブルするのに
充分である。２１０ｃ及び２１０ｒによって発生された
信号のパルス幅は、導体ライン上の（Ａ及びＢなどの）
２つの隣接するノードの間の伝搬時間となるように選択
される。電圧信号の周期は、それぞれの信号がライン２
４０を移動するのに必要な伝搬時間に匹敵する又はそれ
よりも長い。従って、どの時点でも、ライン２４０ｃ上
のそれぞれの位置（Ａ−Ｅ）は、駆動信号の異なる位相
を有している。同様に、ライン２４０ｒ上のそれぞれの
位置（Ｈ−Ｌ）は、駆動信号の異なる位相を有する。位
置によっては、差動電圧振幅は、１つのピクセルを駆動
するのに必要なスレショルド・レベルよりも高い場合
や、低い場合がある。
【００１６】電圧信号Ｖ１及びＶ２の周期は信号がライ
ン２４０を移動するのに要する信号伝搬時間に匹敵する
（又は、それよりも長く）設定することができるので、
Ｖ１及びＶ２の周波数は、ライン２４０の伝搬遅延に比
例しうる。Ｖ１及びＶ２は異なる周波数を有しているの
で、任意の特定のピクセル位置における差動電圧信号
（Ｖ１及びＶ２の和）は、高周波キャリア信号の形状が
２つの信号の低周波の差であるような波形である。差動
電圧信号（differential voltage signal）の変化率
は、Ｖ１及びＶ２信号の間の周波数の差を選択すること
によって、独立に制御することができる。ある実施例に
よれば、この制御は、図２に示されている本発明の制御
ユニット２０５によって与えられる。与えられた制御機
能は、図２に示されているビデオ信号２０１に応答す
る。差動電圧信号の振幅は、ピクセル・アドレシング信
号であり、これは、時間と位置との両方に関して変動す
るから、特定のピクセル又は複数のピクセルのイネーブ
ル又はディセーブルが、達成される。更に、変調された
信号の周波数はＶ１及びＶ２信号の絶対周波数よりもは
るかに低いので、ピクセルのアドレシングは合理的な低
速で実行することができる。
ン２４０を移動するのに要する信号伝搬時間に匹敵する
（又は、それよりも長く）設定することができるので、
Ｖ１及びＶ２の周波数は、ライン２４０の伝搬遅延に比
例しうる。Ｖ１及びＶ２は異なる周波数を有しているの
で、任意の特定のピクセル位置における差動電圧信号
（Ｖ１及びＶ２の和）は、高周波キャリア信号の形状が
２つの信号の低周波の差であるような波形である。差動
電圧信号（differential voltage signal）の変化率
は、Ｖ１及びＶ２信号の間の周波数の差を選択すること
によって、独立に制御することができる。ある実施例に
よれば、この制御は、図２に示されている本発明の制御
ユニット２０５によって与えられる。与えられた制御機
能は、図２に示されているビデオ信号２０１に応答す
る。差動電圧信号の振幅は、ピクセル・アドレシング信
号であり、これは、時間と位置との両方に関して変動す
るから、特定のピクセル又は複数のピクセルのイネーブ
ル又はディセーブルが、達成される。更に、変調された
信号の周波数はＶ１及びＶ２信号の絶対周波数よりもは
るかに低いので、ピクセルのアドレシングは合理的な低
速で実行することができる。
【００１７】次に、図５のピクセルＡを考察する。ライ
ン２４０ｃ上の位置Ｂを移動する信号Ｖ１がハイ（hig
h）と考えられる特定の振幅を有しているときには、ピ
クセルＡの一方のポート（又は、側）は、２１９Ａにお
ける結合を介してハイに設定される。ピクセルＡをイネ
ーブルするには、ライン２４０ｒ上を移動する第２の信
号Ｖ２を、Ｖ１がコラムＢにおいてハイであるのとほぼ
同じ時点においてロー（row）Ｈにおいてロー（low）と
なり、それによって、ピクセルＡの他方の側は２１８Ａ
における結合を介してローに設定される。ピクセルの両
端における差動電圧信号の振幅が、スレショルド・レベ
ルよりも上に変調される場合には、ピクセルＡは、イネ
ーブルされる（オンに切り換えられる）。そうでない場
合には、ピクセルＡは、ディセーブルされる（走査され
るが、オフに切り換えられる）。
ン２４０ｃ上の位置Ｂを移動する信号Ｖ１がハイ（hig
h）と考えられる特定の振幅を有しているときには、ピ
クセルＡの一方のポート（又は、側）は、２１９Ａにお
ける結合を介してハイに設定される。ピクセルＡをイネ
ーブルするには、ライン２４０ｒ上を移動する第２の信
号Ｖ２を、Ｖ１がコラムＢにおいてハイであるのとほぼ
同じ時点においてロー（row）Ｈにおいてロー（low）と
なり、それによって、ピクセルＡの他方の側は２１８Ａ
における結合を介してローに設定される。ピクセルの両
端における差動電圧信号の振幅が、スレショルド・レベ
ルよりも上に変調される場合には、ピクセルＡは、イネ
ーブルされる（オンに切り換えられる）。そうでない場
合には、ピクセルＡは、ディセーブルされる（走査され
るが、オフに切り換えられる）。
【００１８】図６は、図５の様々なポイントにおける信
号の例を図解している。信号番号２８１は、ピクセルＡ
をイネーブルするためのピクセルＡの両端の所望の電圧
信号を示している。この所望の電圧信号は、ノード２１
９Ａ及び２１８Ａの両端に印加される。参照番号２８２
及び２８３は、それぞれが、ドライバ信号Ｖ１及びＶ２
を指している。示されている位置では、信号２８２は、
ノード２１９Ａにおける信号であり、信号２８３は、ノ
ード２１８Ａにおける信号である。参照番号２８４は、
ピクセルＡの両側の差動電圧信号（Ｖ２−Ｖ１）を示し
ている。ピクセルの両端の実際の信号は、ピクセルのキ
ャパシタンスに起因して、信号２８５の形状よりも大き
い。Ｖ１は、周期的なローに進行する（low-going）パ
ルスで構成され、他方、Ｖ２は、周期的なハイに進行す
る（high-going）パルスで構成される。パルス幅は、Ｗ
pとして示されている。Ｖ１及びＶ２がピクセルＡの位
置においてほぼ同相である間は、Ｖ１のパルスは、Ｖ２
のパルスと加算されて、時間間隔２８６に示されている
アドレシング／イネーブル差動電圧を生じる。信号パル
スの振幅が時間間隔２８６の間に十分にハイ（ロー）に
変調される場合には、ピクセルＡは、イネーブル（オ
ン）される。時間間隔２８７において示されているよう
に、Ｖ１及びＶ２がピクセルＡにおいて同相でない場合
には、ピクセルＡはアドレシングされない。ディスプレ
イの残りのピクセル位置は、２８７の間にシーケンシャ
ルにアドレシングされる。
号の例を図解している。信号番号２８１は、ピクセルＡ
をイネーブルするためのピクセルＡの両端の所望の電圧
信号を示している。この所望の電圧信号は、ノード２１
９Ａ及び２１８Ａの両端に印加される。参照番号２８２
及び２８３は、それぞれが、ドライバ信号Ｖ１及びＶ２
を指している。示されている位置では、信号２８２は、
ノード２１９Ａにおける信号であり、信号２８３は、ノ
ード２１８Ａにおける信号である。参照番号２８４は、
ピクセルＡの両側の差動電圧信号（Ｖ２−Ｖ１）を示し
ている。ピクセルの両端の実際の信号は、ピクセルのキ
ャパシタンスに起因して、信号２８５の形状よりも大き
い。Ｖ１は、周期的なローに進行する（low-going）パ
ルスで構成され、他方、Ｖ２は、周期的なハイに進行す
る（high-going）パルスで構成される。パルス幅は、Ｗ
pとして示されている。Ｖ１及びＶ２がピクセルＡの位
置においてほぼ同相である間は、Ｖ１のパルスは、Ｖ２
のパルスと加算されて、時間間隔２８６に示されている
アドレシング／イネーブル差動電圧を生じる。信号パル
スの振幅が時間間隔２８６の間に十分にハイ（ロー）に
変調される場合には、ピクセルＡは、イネーブル（オ
ン）される。時間間隔２８７において示されているよう
に、Ｖ１及びＶ２がピクセルＡにおいて同相でない場合
には、ピクセルＡはアドレシングされない。ディスプレ
イの残りのピクセル位置は、２８７の間にシーケンシャ
ルにアドレシングされる。
【００１９】上述のピクセル・アナログ方式は、例示と
して挙げたものである。本発明によるピクセルのアドレ
シングは、上述の例に制限されない。当業者であれば理
解するように、ピクセルのイネーブル又はディセーブル
は、特定のアドレシング可能な要素にとって適切なノー
ド２１８及び２１９の両端での信号の様々な組合せによ
って達成される。上述の例以外の可能性のある組合せに
は、異なる信号形状、向き、継続時間、周波数、レベル
及び論理が含まれる。
して挙げたものである。本発明によるピクセルのアドレ
シングは、上述の例に制限されない。当業者であれば理
解するように、ピクセルのイネーブル又はディセーブル
は、特定のアドレシング可能な要素にとって適切なノー
ド２１８及び２１９の両端での信号の様々な組合せによ
って達成される。上述の例以外の可能性のある組合せに
は、異なる信号形状、向き、継続時間、周波数、レベル
及び論理が含まれる。
【００２０】先に述べたように、ドライバ２１０によっ
て発生された信号は、ライン２４０上を光速に比例し媒
体の誘電定数の平方根に反比例する速度で伝搬する。誘
電定数（dielectric constant）の値は、典型的には、
エレクトロニクスの分野で用いられる大多数の材料で
は、１から１０の間の範囲にある。従って、ドライバ信
号は、導体ライン上を、毎秒１０8メートル数倍のオー
ダーの速度で移動する。ビデオ・モニタなどのマトリク
ス・ディスプレイ・デバイスにおける典型的な寸法で
は、ピクセル間の距離は、１ミリメートル（１０-3メー
トル）以下のオーダーであり、ディスプレイの長さは、
数１０センチメートル（１０-2メートル）のオーダーで
ある。信号が、図５のＡ−Ｅ及びＨ−Ｌなど、ライン２
４０上のそれぞれの結合ノード（coupling nodes）上で
費やす残留時間（residence time）は、次の数式で表す
ことができる。ただし、Ｄは導体媒体の誘電定数、Ｌは
単位がメートルである導体の長さ、Ｎは導体上の結合ノ
ードの数である。
て発生された信号は、ライン２４０上を光速に比例し媒
体の誘電定数の平方根に反比例する速度で伝搬する。誘
電定数（dielectric constant）の値は、典型的には、
エレクトロニクスの分野で用いられる大多数の材料で
は、１から１０の間の範囲にある。従って、ドライバ信
号は、導体ライン上を、毎秒１０8メートル数倍のオー
ダーの速度で移動する。ビデオ・モニタなどのマトリク
ス・ディスプレイ・デバイスにおける典型的な寸法で
は、ピクセル間の距離は、１ミリメートル（１０-3メー
トル）以下のオーダーであり、ディスプレイの長さは、
数１０センチメートル（１０-2メートル）のオーダーで
ある。信号が、図５のＡ−Ｅ及びＨ−Ｌなど、ライン２
４０上のそれぞれの結合ノード（coupling nodes）上で
費やす残留時間（residence time）は、次の数式で表す
ことができる。ただし、Ｄは導体媒体の誘電定数、Ｌは
単位がメートルである導体の長さ、Ｎは導体上の結合ノ
ードの数である。
【００２１】
【数１】Ｔｒ＝（Ｄ）0.5ｘＬ／３ｘ１０8ｘＮ（秒） １２インチの導体ラインと１２８０の結合ノードとに対
しては、それぞれのノード上での信号残留時間は、数ピ
コ秒のオーダーである。実際のアドレシング可能要素の
技術によると、イネーブル信号の残留時間は、数ピコ秒
よりもはるかに長い。典型的なアドレシング可能な要素
では、イネーブル信号の残留時間要件は、ナノ秒の数十
倍のオーダーである。印加されたパルスが非常に短い場
合には、アドレシング可能な要素に運ばれる全体のエネ
ルギでは、ピクセルをイネーブルするのには充分ではな
い。そのような場合には、ディスプレイ要素を維持する
のに十分なエネルギを集積するために、充電要素（stor
age element）が必要となる。更に、特定のタイプのデ
ィスプレイ要素によっては、その要素を横切る信号又は
一定モードでの信号は、その要素をイネーブルする目的
で、整流すなわち再成形が必要となりうる。図７には、
アドレシング・パルス幅が要素のイネーブルに必要なも
のよりもはるかに短いときに、ピクセルをイネーブルす
る充電要素を実現している例が示されている。この図に
は、アドレス・ライン２７０ｂ及び２６０ｊに結合され
た２つのダイオード２５９と、ピクセルＡの両端に結合
された抵抗及びコンデンサとが示されている。ノード２
１９における信号がハイであり、ノード２１８における
信号がローであるときには、ダイオード２５９は導通す
る。ノード２５７における電圧は、ライン２４０ｃの電
圧からダイオード２５９ａでの電圧降下を減算した値で
ある。ノード２５８における電圧は、ライン２４０ｒの
電圧にダイオード２５９ｂでの電圧降下を加算した値で
ある。ノード２５７とノード２５８との間の電圧差は、
ピクセルＡの両端でのアドレシングすなわちイネーブル
電圧パルスである。このパルスは、ドライバ２１０ｃ及
び２１０ｒの信号周波数の間の差に比例する周波数で生
じ、ポイントＢ及びＧそれぞれにおける信号Ｖ１及びＶ
２のハイ及びローのアライメントに応じて与えられる。
ピクセルＡを挟んで結合されたコンデンサＣは、次のイ
ネーブル・パルスまでピクセルＡをイネーブル状態に維
持するには充分であるがそれ自身ではピクセルＡをイネ
ーブルするには不十分である電荷を保持するように選択
される。従って、次のイネーブル・パルスが印加され
ず、従って、結果としてピクセルＡがディセーブルされ
る場合には、コンデンサの電荷は、抵抗Ｒの中に放電さ
れる。上述の例は、単なる例示であることを意図してお
り、本発明をここで説明している特定の例に限定しよう
とするものではない。当業者であれば理解するように、
アドレシング信号の条件を特定のディスプレイ要素の特
定のイネーブル／ディセーブルに必要なように関係させ
るには、多数の回路の組合せが可能である。
しては、それぞれのノード上での信号残留時間は、数ピ
コ秒のオーダーである。実際のアドレシング可能要素の
技術によると、イネーブル信号の残留時間は、数ピコ秒
よりもはるかに長い。典型的なアドレシング可能な要素
では、イネーブル信号の残留時間要件は、ナノ秒の数十
倍のオーダーである。印加されたパルスが非常に短い場
合には、アドレシング可能な要素に運ばれる全体のエネ
ルギでは、ピクセルをイネーブルするのには充分ではな
い。そのような場合には、ディスプレイ要素を維持する
のに十分なエネルギを集積するために、充電要素（stor
age element）が必要となる。更に、特定のタイプのデ
ィスプレイ要素によっては、その要素を横切る信号又は
一定モードでの信号は、その要素をイネーブルする目的
で、整流すなわち再成形が必要となりうる。図７には、
アドレシング・パルス幅が要素のイネーブルに必要なも
のよりもはるかに短いときに、ピクセルをイネーブルす
る充電要素を実現している例が示されている。この図に
は、アドレス・ライン２７０ｂ及び２６０ｊに結合され
た２つのダイオード２５９と、ピクセルＡの両端に結合
された抵抗及びコンデンサとが示されている。ノード２
１９における信号がハイであり、ノード２１８における
信号がローであるときには、ダイオード２５９は導通す
る。ノード２５７における電圧は、ライン２４０ｃの電
圧からダイオード２５９ａでの電圧降下を減算した値で
ある。ノード２５８における電圧は、ライン２４０ｒの
電圧にダイオード２５９ｂでの電圧降下を加算した値で
ある。ノード２５７とノード２５８との間の電圧差は、
ピクセルＡの両端でのアドレシングすなわちイネーブル
電圧パルスである。このパルスは、ドライバ２１０ｃ及
び２１０ｒの信号周波数の間の差に比例する周波数で生
じ、ポイントＢ及びＧそれぞれにおける信号Ｖ１及びＶ
２のハイ及びローのアライメントに応じて与えられる。
ピクセルＡを挟んで結合されたコンデンサＣは、次のイ
ネーブル・パルスまでピクセルＡをイネーブル状態に維
持するには充分であるがそれ自身ではピクセルＡをイネ
ーブルするには不十分である電荷を保持するように選択
される。従って、次のイネーブル・パルスが印加され
ず、従って、結果としてピクセルＡがディセーブルされ
る場合には、コンデンサの電荷は、抵抗Ｒの中に放電さ
れる。上述の例は、単なる例示であることを意図してお
り、本発明をここで説明している特定の例に限定しよう
とするものではない。当業者であれば理解するように、
アドレシング信号の条件を特定のディスプレイ要素の特
定のイネーブル／ディセーブルに必要なように関係させ
るには、多数の回路の組合せが可能である。
【００２２】次に図８、図９及び図１０を参照すると、
説明のための例として、本発明の１つの実施例による複
数のアドレシング可能な要素（ピクセル）の走査が示さ
れている。複数のピクセル（Ａ、Ｂ及びＣ）のそれぞれ
の１つのポートは、共通に、ロー・ラインｙ１に結合さ
れ、他方で、残りのポートは、それぞれが、コラム・ラ
インｘ１、ｘ２及びｘ３に結合されている。同様にし
て、ピクセル（Ｄ、Ｅ、Ｆ）及び（Ｇ、Ｈ、Ｉ）は、対
応するロー及びコラム・ラインに結合されている。ｙ
１、ｙ２及びｙ３における信号は、ライン２４０ｒの時
間に依存する電圧であり、ドライバ２１０ｒによって発
生され、結果的に、遅延要素２３０によって遅延され
る。同様に、ｘ１、ｘ２及びｘ３における信号は、ライ
ン２４０ｃの時間に依存する電圧であり、ドライバ２１
０ｃによって発生され、結果的に、遅延要素２３０によ
って遅延される。図９は、ラインｙ１、ｙ２、ｙ３及び
ｘ１、ｘ２、ｘ３上の信号波形の例である。この例で
は、図解を単純にするために、ドライバ２１０ｒ（図
８）の信号は、ドライバ２１０ｃの信号と比較して、１
８０度同相（180-degrees in phase）であるように選択
されている。単純にするために、ピクセルは、９つだけ
が示されている。更に、この例では、イネーブル方式
は、ローのアドレシング・ラインにおける電圧がハイで
あり、コラムのアドレシング・ラインにおける電圧がロ
ーである場合に生じるように選択される。結果的に、ピ
クセルの両端の電圧（２つのアドレシング信号の間の
差）が最大である場合に、ピクセルはイネーブルされ
る。そうでない場合には、ピクセルはディセーブルされ
る。図８において見ることができるように、ピクセルＡ
は、同時にハイ及びローである信号を達成し、その次
に、ピクセルＥ、ピクセルＩ等が続く。ライン２４０上
のアドレシング信号はロー・ラインとコラム・ラインと
の間の遅延要素２３０によってある一定の量だけ遅延し
ており、イネーブル・パルス幅は２つの隣接するロー又
はコラムの間の遅延量にほぼ等しく設定され複数のピク
セルが同時にイネーブルされることを防止するようにな
っているので、結果的に、対角線方向の走査が、ピクセ
ルの全体で生じる。この例では、ピクセルＡ−Ｉは、次
のシーケンスで対角線方向に走査される。すなわち、
Ａ、Ｅ、Ｉ、Ｂ、Ｆ、Ｇ、Ｃ、Ｄ、Ｈである。
説明のための例として、本発明の１つの実施例による複
数のアドレシング可能な要素（ピクセル）の走査が示さ
れている。複数のピクセル（Ａ、Ｂ及びＣ）のそれぞれ
の１つのポートは、共通に、ロー・ラインｙ１に結合さ
れ、他方で、残りのポートは、それぞれが、コラム・ラ
インｘ１、ｘ２及びｘ３に結合されている。同様にし
て、ピクセル（Ｄ、Ｅ、Ｆ）及び（Ｇ、Ｈ、Ｉ）は、対
応するロー及びコラム・ラインに結合されている。ｙ
１、ｙ２及びｙ３における信号は、ライン２４０ｒの時
間に依存する電圧であり、ドライバ２１０ｒによって発
生され、結果的に、遅延要素２３０によって遅延され
る。同様に、ｘ１、ｘ２及びｘ３における信号は、ライ
ン２４０ｃの時間に依存する電圧であり、ドライバ２１
０ｃによって発生され、結果的に、遅延要素２３０によ
って遅延される。図９は、ラインｙ１、ｙ２、ｙ３及び
ｘ１、ｘ２、ｘ３上の信号波形の例である。この例で
は、図解を単純にするために、ドライバ２１０ｒ（図
８）の信号は、ドライバ２１０ｃの信号と比較して、１
８０度同相（180-degrees in phase）であるように選択
されている。単純にするために、ピクセルは、９つだけ
が示されている。更に、この例では、イネーブル方式
は、ローのアドレシング・ラインにおける電圧がハイで
あり、コラムのアドレシング・ラインにおける電圧がロ
ーである場合に生じるように選択される。結果的に、ピ
クセルの両端の電圧（２つのアドレシング信号の間の
差）が最大である場合に、ピクセルはイネーブルされ
る。そうでない場合には、ピクセルはディセーブルされ
る。図８において見ることができるように、ピクセルＡ
は、同時にハイ及びローである信号を達成し、その次
に、ピクセルＥ、ピクセルＩ等が続く。ライン２４０上
のアドレシング信号はロー・ラインとコラム・ラインと
の間の遅延要素２３０によってある一定の量だけ遅延し
ており、イネーブル・パルス幅は２つの隣接するロー又
はコラムの間の遅延量にほぼ等しく設定され複数のピク
セルが同時にイネーブルされることを防止するようにな
っているので、結果的に、対角線方向の走査が、ピクセ
ルの全体で生じる。この例では、ピクセルＡ−Ｉは、次
のシーケンスで対角線方向に走査される。すなわち、
Ａ、Ｅ、Ｉ、Ｂ、Ｆ、Ｇ、Ｃ、Ｄ、Ｈである。
【００２３】特定のピクセル又は複数のピクセルをイネ
ーブル（オンに）するために、ピクセルの両端の差動信
号の振幅は、入来ビデオ信号によって変調される。図１
０には、変調信号Ｍと共に、ローｙ１、ｙ２及びｙ３、
コラムｘ１、ｘ２及びｘ３における信号が示されてい
る。パルス列（pulse train）信号が示されており、図
９の単一パルスの例の例とは異なり、与えられたピクセ
ルの両端で加算されて、そのピクセルをアドレシング／
イネーブルする。文字Ａ、Ｅ、Ｉ、Ｂ、Ｆ等の位置は、
ローｙ１、ｙ２、ｙ３及びコラムｘ１、ｘ２、ｘ３の上
のパルス列信号が対応するピクセル位置において同相で
ある時間を示している。例えば、ピクセルＥ及びＨをイ
ネーブルするには、少なくとも１つのドライバ信号の振
幅が変調される。変調は、走査の効果がイネーブルされ
る特定のピクセルに達するとき、すなわち、信号がその
ピクセル位置においてほぼ同相であるときに、生じる。
図１０は、２つのパルスｍ１及びｍ２を伴う時間に依存
する変調信号Ｍを示している。ここで、ｍ１とｍ２との
間の時間遅延は、ピクセルＥとピクセルＨとの間の走査
遅延に対応する。パルスｍ１はピクセル走査がピクセル
Ｅをアドレシングしている、すなわち、ピクセルＥがイ
ネーブルされるときに生じる。同様に、パルスｍ２はピ
クセル走査がピクセルＨをアドレシングしている、すな
わち、ピクセルＨがイネーブルされるときに生じる。ド
ライバの信号周波数が特定のディスプレイ要素をイネー
ブルするのに必要な値よりもはるかに高い場合には、多
くのドライバ・パルスは、アドレシング位置が次のピク
セルに移動する前に、そのピクセルの両端で一致する。
従って、上述した単純なビデオ変調が可能となる。２つ
の垂直方向の破線の間の時間は、９つのピクセルのディ
スプレイの１回の完全な走査に要する時間である。図１
０に示されている第１の走査においては、ピクセルＥ及
びＨだけがイネーブル（オン）される。この９つのピク
セルの例を、任意の所望のディスプレイ・サイズ又は解
像度にどのように拡張することができるかは、明らかで
ある。
ーブル（オンに）するために、ピクセルの両端の差動信
号の振幅は、入来ビデオ信号によって変調される。図１
０には、変調信号Ｍと共に、ローｙ１、ｙ２及びｙ３、
コラムｘ１、ｘ２及びｘ３における信号が示されてい
る。パルス列（pulse train）信号が示されており、図
９の単一パルスの例の例とは異なり、与えられたピクセ
ルの両端で加算されて、そのピクセルをアドレシング／
イネーブルする。文字Ａ、Ｅ、Ｉ、Ｂ、Ｆ等の位置は、
ローｙ１、ｙ２、ｙ３及びコラムｘ１、ｘ２、ｘ３の上
のパルス列信号が対応するピクセル位置において同相で
ある時間を示している。例えば、ピクセルＥ及びＨをイ
ネーブルするには、少なくとも１つのドライバ信号の振
幅が変調される。変調は、走査の効果がイネーブルされ
る特定のピクセルに達するとき、すなわち、信号がその
ピクセル位置においてほぼ同相であるときに、生じる。
図１０は、２つのパルスｍ１及びｍ２を伴う時間に依存
する変調信号Ｍを示している。ここで、ｍ１とｍ２との
間の時間遅延は、ピクセルＥとピクセルＨとの間の走査
遅延に対応する。パルスｍ１はピクセル走査がピクセル
Ｅをアドレシングしている、すなわち、ピクセルＥがイ
ネーブルされるときに生じる。同様に、パルスｍ２はピ
クセル走査がピクセルＨをアドレシングしている、すな
わち、ピクセルＨがイネーブルされるときに生じる。ド
ライバの信号周波数が特定のディスプレイ要素をイネー
ブルするのに必要な値よりもはるかに高い場合には、多
くのドライバ・パルスは、アドレシング位置が次のピク
セルに移動する前に、そのピクセルの両端で一致する。
従って、上述した単純なビデオ変調が可能となる。２つ
の垂直方向の破線の間の時間は、９つのピクセルのディ
スプレイの１回の完全な走査に要する時間である。図１
０に示されている第１の走査においては、ピクセルＥ及
びＨだけがイネーブル（オン）される。この９つのピク
セルの例を、任意の所望のディスプレイ・サイズ又は解
像度にどのように拡張することができるかは、明らかで
ある。
【００２４】本発明によるディスプレイ・デバイスの要
素は、図面に与えられている特定の例に限定されること
はない。例えば、アドレシング可能な要素だけでなく、
遅延要素、ディスプレイ導体、アドレス・ラインは、こ
の技術分野で既知である別の技術を用いても実現するこ
とができる。例えば、図１１には、遅延要素が第１及び
第２の導体の延長（extensions）によって作られている
実施例が示されている。例えば、遅延要素は、ヘビ状
（serpentine）のプリント回路ボード・トレースで構成
することができる。参照番号２１３は、導体ライン２４
０から作られたタップ（taps）である遅延要素を表して
いる。アドレシング・ライン２７０は、遅延要素の間の
ライン２４０に結合されている。図１２には、第１及び
第２のディスプレイ導体として作用している第１の平面
６６０ａと第２の平面６６０ｂで構成されたディスプレ
イ６００が示されている。平面６６０ａは、ドライバ６
１０ａの中に結合され、ドライバ６１０ａが６６０ａを
介してアドレシング信号を駆動する。平面６６０ｂは、
ドライバ６１０ｂの中に結合され、ドライバ６１０ｂが
６６０ｂを介してアドレシング信号を駆動する。ドライ
バ６１０は、表示されるビデオ信号に従ってアドレシン
グ信号を制御する制御ユニット６２０に結合されてい
る。導電性の平面６６０は、ユニット６９０に結合さ
れ、この導電性平面において生じる可能性のあるどのよ
うな波の反射も生じないようにしている。この実施例で
は、平面導体６１０ａの一部は、コラム・アナログ・バ
ンド６６１として作用し、平面導体６１０ｂの一部は、
ロー・アナログ・バンド６６２として作用する。ピクセ
ル６５０のアドレシング可能な要素は、２つの導電性平
面のイネーブルされているバンドが重複する領域におい
て生じる。特定のピクセル又は複数のピクセルが、アド
レシング・バンド６６１及び６６２を通過する信号がア
ドレシング可能な要素をイネーブルするのに必要な指定
された要件を満たすときに、アドレシングされる。
素は、図面に与えられている特定の例に限定されること
はない。例えば、アドレシング可能な要素だけでなく、
遅延要素、ディスプレイ導体、アドレス・ラインは、こ
の技術分野で既知である別の技術を用いても実現するこ
とができる。例えば、図１１には、遅延要素が第１及び
第２の導体の延長（extensions）によって作られている
実施例が示されている。例えば、遅延要素は、ヘビ状
（serpentine）のプリント回路ボード・トレースで構成
することができる。参照番号２１３は、導体ライン２４
０から作られたタップ（taps）である遅延要素を表して
いる。アドレシング・ライン２７０は、遅延要素の間の
ライン２４０に結合されている。図１２には、第１及び
第２のディスプレイ導体として作用している第１の平面
６６０ａと第２の平面６６０ｂで構成されたディスプレ
イ６００が示されている。平面６６０ａは、ドライバ６
１０ａの中に結合され、ドライバ６１０ａが６６０ａを
介してアドレシング信号を駆動する。平面６６０ｂは、
ドライバ６１０ｂの中に結合され、ドライバ６１０ｂが
６６０ｂを介してアドレシング信号を駆動する。ドライ
バ６１０は、表示されるビデオ信号に従ってアドレシン
グ信号を制御する制御ユニット６２０に結合されてい
る。導電性の平面６６０は、ユニット６９０に結合さ
れ、この導電性平面において生じる可能性のあるどのよ
うな波の反射も生じないようにしている。この実施例で
は、平面導体６１０ａの一部は、コラム・アナログ・バ
ンド６６１として作用し、平面導体６１０ｂの一部は、
ロー・アナログ・バンド６６２として作用する。ピクセ
ル６５０のアドレシング可能な要素は、２つの導電性平
面のイネーブルされているバンドが重複する領域におい
て生じる。特定のピクセル又は複数のピクセルが、アド
レシング・バンド６６１及び６６２を通過する信号がア
ドレシング可能な要素をイネーブルするのに必要な指定
された要件を満たすときに、アドレシングされる。
【００２５】以上で、好適実施例を、Ｍ個のローとＮ個
のコラムとしてディスプレイに配列された複数のピクセ
ルをアドレシングすることに関して、説明した。本発明
は、ＣＣＤビデオ・カメラ、プリンタ、タッチ・スクリ
ーンなどのイメージ作成デバイスを含むアドレシング可
能なアレイをリレーする又は用いる他のデバイスと共に
も用いることができる。更に、本発明は、ポインティン
グ、保存、ロード、記憶、検索、配列、表示などの目的
のために、選択機能を要求する又は実現する任意のＭｘ
Ｎ個のアドレシング可能な要素をアドレシングするのに
用いることができる。当業者がこの出願における開示を
参考にすれば理解するように、ここに示され説明されて
いる形式及び要素は、例示的な現在の好適実施例と考え
るべきである。冒頭の特許請求の範囲において定義され
ている本発明の精神と範囲とから逸脱することなく、多
くの修正及び変更を行うことができる。冒頭の特許請求
の範囲は、これらすべての修正及び変更を包含するもの
として解釈されるべきである。
のコラムとしてディスプレイに配列された複数のピクセ
ルをアドレシングすることに関して、説明した。本発明
は、ＣＣＤビデオ・カメラ、プリンタ、タッチ・スクリ
ーンなどのイメージ作成デバイスを含むアドレシング可
能なアレイをリレーする又は用いる他のデバイスと共に
も用いることができる。更に、本発明は、ポインティン
グ、保存、ロード、記憶、検索、配列、表示などの目的
のために、選択機能を要求する又は実現する任意のＭｘ
Ｎ個のアドレシング可能な要素をアドレシングするのに
用いることができる。当業者がこの出願における開示を
参考にすれば理解するように、ここに示され説明されて
いる形式及び要素は、例示的な現在の好適実施例と考え
るべきである。冒頭の特許請求の範囲において定義され
ている本発明の精神と範囲とから逸脱することなく、多
くの修正及び変更を行うことができる。冒頭の特許請求
の範囲は、これらすべての修正及び変更を包含するもの
として解釈されるべきである。
【００２６】本発明は、様々な修正を行ったり別の形式
をとることが可能であるが、その特定の実施例を、図面
における例を用いて示し、また、詳細に説明した。しか
し、図面とここでの詳細な説明とは、本発明を、開示さ
れている特定の形式に限定することを意図したものでは
なく、逆に、冒頭の特許請求の範囲の記載によって画定
される本発明の精神と範囲とに属するすべての修正、均
等及び代替を含むことを意図している。
をとることが可能であるが、その特定の実施例を、図面
における例を用いて示し、また、詳細に説明した。しか
し、図面とここでの詳細な説明とは、本発明を、開示さ
れている特定の形式に限定することを意図したものでは
なく、逆に、冒頭の特許請求の範囲の記載によって画定
される本発明の精神と範囲とに属するすべての修正、均
等及び代替を含むことを意図している。
【図１】従来技術によるマトリクス・ディスプレイ・デ
バイスを図解しているブロック図であり、全体で（Ｍ＋
Ｎ）個のドライバによって駆動されるＭＸＮ個のピクセ
ルを備えている。
バイスを図解しているブロック図であり、全体で（Ｍ＋
Ｎ）個のドライバによって駆動されるＭＸＮ個のピクセ
ルを備えている。
【図２】２つのドライバによって駆動されるＭｘＮ個の
ピクセルを備えたマトリクス・ディスプレイ・デバイス
の実施例を図解するブロック図である。
ピクセルを備えたマトリクス・ディスプレイ・デバイス
の実施例を図解するブロック図である。
【図３】マトリクス・ディスプレイにおける信号の伝搬
を示している。
を示している。
【図４】ある時点における、シーケンシャルな態様で
の、図３と関連する信号波形を図解している。
の、図３と関連する信号波形を図解している。
【図５】個々の要素がマトリクス・ディスプレイ・デバ
イスにおいてどのようにアドレシングされるかを図解す
る簡略な図である。
イスにおいてどのようにアドレシングされるかを図解す
る簡略な図である。
【図６】図５のディスプレイの様々な点におけるディス
プレイ信号波形を図解している。
プレイ信号波形を図解している。
【図７】アドレシング信号によって直接に提供されるも
のとは異なるイネーブルが必要となるアドレシング可能
な要素のイネーブルを図解している。
のとは異なるイネーブルが必要となるアドレシング可能
な要素のイネーブルを図解している。
【図８】単純化されたマトリクス・ディスプレイ・デバ
イスにおける複数のピクセルを示しており、ピクセルの
走査を図解する。
イスにおける複数のピクセルを示しており、ピクセルの
走査を図解する。
【図９】複数のピクセルの走査（例えば、シーケンシャ
ルなアドレシング）を図解する、図７における信号波面
（wave front）を図解している。
ルなアドレシング）を図解する、図７における信号波面
（wave front）を図解している。
【図１０】ドライバ信号の波形と図７における特定のピ
クセルをイネーブルする変調信号とを図解している。
クセルをイネーブルする変調信号とを図解している。
【図１１】図３の遅延要素が回路ボード上に作成された
延長である実施例を示している。
延長である実施例を示している。
【図１２】ディスプレイ導体が平面である実施例を示し
ている。
ている。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月１６日（１９９９．９．１
６）
６）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図３】
【図４】
【図２】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 アブラハム・リンダル アメリカ合衆国カリフォルニア州94552, カストロ・ヴァレー，イースト・カスト ロ・ヴァレー・ブールバード 4061，ナン バー 124 (72)発明者 マイケル・ロー アメリカ合衆国カリフォルニア州94040, マウンテン・ビュー，オルテガ・アベニュ ー 550，ユニット Ａ−314 (72)発明者 ジョーセフ・ミゼリ アメリカ合衆国カリフォルニア州94066, サン・ブルノ，ハイランド・ドライブ 3501
Claims (26)
- 【請求項１】 ディスプレイ要素をアドレシングする装
置であって、 第１のディスプレイ導体上で第１の信号を第１の周波数
で駆動するように構成された第１のドライバと、 前記第１のディスプレイ導体とは分離した第２のディス
プレイ導体上で第２の信号を第２の周波数で駆動するよ
うに構成された第２のドライバであって、前記第２の周
波数は前記第１の周波数とは異なる、第２のドライバ
と、 前記第１のディスプレイ導体と第２のディスプレイ導体
との間に結合された複数のアドレシング可能な要素と、 を備えており、前記アドレシング可能な要素は、前記第
１の信号が前記第２の信号とほぼ同相であるアドレシン
グ可能な要素の位置に従ってアドレシングされ、前記ア
ドレシング可能な要素の位置は、あるアドレシング可能
な要素から次の要素まで、ある走査レートで変化するこ
とを特徴とする装置。 - 【請求項２】 請求項１記載の装置において、前記複数
のアドレシング可能な要素は、複数のピクセルを備えて
いることを特徴とする装置。 - 【請求項３】 請求項１記載の装置において、前記走査
レートは、前記第１の周波数と前記第２の周波数との差
に比例することを特徴とする装置。 - 【請求項４】 請求項１記載の装置において、前記第１
及び第２のディスプレイ導体は、それぞれが、複数のタ
ップオフ・ポイントを備えており、それぞれのアドレシ
ング可能な要素は、前記第１の導体上の前記タップオフ
・ポイントの１つと前記第２の導体上の前記タップオフ
・ポイントの１つとの間に結合されていることを特徴と
する装置。 - 【請求項５】 請求項４記載の装置において、 それぞれが、前記第１のディスプレイ導体上の前記タッ
プオフ・ポイントの異なるものに接続されている、複数
のアドレシング可能な要素であるロー導体と、 それぞれが、前記第２のディスプレイ導体上の前記タッ
プオフ・ポイントの異なるものに接続されている、複数
のアドレシング可能な要素であるコラム導体と、 を更に備えていることを特徴とする装置。 - 【請求項６】 請求項５記載の装置において、それぞれ
のアドレシング可能な要素は、前記ロー導体の１つと前
記コラム導体の１つとの間に接続され、ディスプレイ・
マトリクスを形成することを特徴とする装置。 - 【請求項７】 請求項５記載の装置において、前記ロー
導体のそれぞれと、前記コラム導体のそれぞれとは、そ
の特性インピーダンスによって終端されていることを特
徴とする装置。 - 【請求項８】 請求項４記載の装置において、前記第１
の信号の周期は、前記第１の導体上の前記タップオフ・
ポイントの第１のものと前記第１の導体上の前記タップ
オフ・ポイントの最後のものとの間の前記第１の信号の
伝搬遅延よりも大きい又はほぼ等しいことを特徴とする
装置。 - 【請求項９】 請求項４記載の装置において、前記第１
の信号のパルス幅は、前記第１のディスプレイ導体の前
記タップオフ・ポイントの隣接するものの間の前記第１
の信号の伝搬時間よりも小さい又はほぼ等しいことを特
徴とする装置。 - 【請求項１０】 請求項９記載の装置において、前記伝
搬時間は、前記第１のディスプレイ導体上の隣接するタ
ップオフ・ポイントのそれぞれの対の間でほぼ等しいこ
とを特徴とする装置。 - 【請求項１１】 請求項４記載の装置において、前記第
２の信号の周期は、前記第２の導体上の前記タップオフ
・ポイントの第１のものと前記第２の導体上の前記タッ
プオフ・ポイントの最後のものとの間の前記第２の信号
の伝搬遅延よりも大きい又はほぼ等しいことを特徴とす
る装置。 - 【請求項１２】 請求項４記載の装置において、前記第
２の信号のパルス幅は、前記第２のディスプレイ導体の
前記タップオフ・ポイントの隣接するものの間の前記第
２の信号の伝搬時間よりも小さい又はほぼ等しいことを
特徴とする装置。 - 【請求項１３】 請求項１２記載の装置において、前記
伝搬時間は、前記第２のディスプレイ導体上の隣接する
タップオフ・ポイントのそれぞれの対の間でほぼ等しい
ことを特徴とする装置。 - 【請求項１４】 請求項４記載の装置において、それぞ
れのタップオフ・ポイントと前記第１及び第２のディス
プレイ導体との間に遅延要素を更に備えていることを特
徴とする装置。 - 【請求項１５】 請求項１４記載の装置において、前記
それぞれの遅延要素は、ヘビ状のプリント回路ボード・
トレースを備えていることを特徴とする装置。 - 【請求項１６】 請求項１記載の装置において、前記第
１のディスプレイ導体は、その特性インピーダンスによ
って終端されており、前記第２のディスプレイ導体は、
その特性インピーダンスによって終端されていることを
特徴とする装置。 - 【請求項１７】 請求項１記載の装置において、選択ピ
クセル位置がアドレシングされるときに、前記第１の信
号の振幅と前記第２の信号の振幅とを変調することによ
り、前記第１の信号と前記第２の信号との間の電位差が
前記アドレシングされたピクセルを付勢するのに十分で
あるようにすることによって、前記ピクセルが選択的に
付勢されることを特徴とする装置。 - 【請求項１８】 請求項１７記載の装置において、それ
ぞれのピクセルの両端に結合されたコンデンサと整流回
路とを更に備えていることを特徴とする装置。 - 【請求項１９】 請求項１記載の装置において、前記ピ
クセルは、マトリクスに構成され、前記マトリクスにお
いて対角線方向のシーケンスでアドレシングされること
を特徴とする装置。 - 【請求項２０】 請求項１記載の装置において、前記デ
ィスプレイにおけるすべてのピクセルは、前記第１及び
第２のドライバによってアドレシング可能であることを
特徴とする装置。 - 【請求項２１】 ピクセル・ディスプレイであって、 それぞれが第１のディスプレイ導体と分離した第２のデ
ィスプレイ導体との間に結合された、一連のピクセル
と、 前記第１のディスプレイ導体の第１の信号を駆動する第
１のドライバと、 前記第２のディスプレイ導体の第２の信号を駆動する第
２のドライバと、 を備えており、前記ピクセルは、前記第１の信号と前記
第２の信号との間の周波数の差に比例するレートでシー
ケンシャルにアドレシングされ、前記ピクセルは、前記
第１の信号と前記第２の信号との間の振幅の差に従って
選択的に付勢されることを特徴とするピクセル・ディス
プレイ。 - 【請求項２２】 アドレシング可能な要素アレイを駆動
する方法であって、 第１の導体上の第１の信号を第１の周波数で駆動するス
テップと、 第２の導体上の第２の信号を第２の周波数で駆動するス
テップであって、前記第２の導体は前記第１の導体とは
分離しており、前記第１の周波数は前記第２の周波数と
は異なり、アドレシング可能な要素は、前記第１の信号
が前記第２の信号とほぼ同相であるアドレシング可能な
要素の位置に従ってシーケンシャルにアドレシングされ
る、ステップと、 オンされるように選択されるピクセルがアドレシングさ
れ、それによって、前記第１及び第２の信号の振幅差が
前記選択されたアドレシング可能な要素を付勢するのに
十分となる間に、前記第１及び第２の信号の振幅を変調
することによって、選択アドレシング可能な要素を付勢
するステップと、 を含むことを特徴とする方法。 - 【請求項２３】 請求項２２記載の方法において、前記
アドレシング可能な要素はピクセルを備えていることを
特徴とする方法。 - 【請求項２４】 請求項２３記載の方法において、オン
されないように選択されるピクセルがアドレシングさ
れ、それによって、前記第１及び第２の信号の振幅差が
前記選択されたアドレシング可能な要素を付勢するのに
不十分となる間に、前記第１及び第２の信号の振幅を変
調するステップを更に含むことを特徴とする方法。 - 【請求項２５】 請求項２３記載の方法において、前記
第１及び第２の信号は、デジタル・パルス列を備えてい
ることを特徴とする方法。 - 【請求項２６】 請求項２５記載の方法において、前記
第１及び第２の信号が前記ピクセルのただ１つの位置に
おいてほぼ同相であり、それによって、この整列された
パルスの振幅差がそのピクセルを付勢するときに、前記
第１の信号からの一連のパルスが前記第２の信号からの
一連のパルスと整列することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/108070 | 1998-06-30 | ||
| US09/108,070 US6157375A (en) | 1998-06-30 | 1998-06-30 | Method and apparatus for selective enabling of addressable display elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000039863A true JP2000039863A (ja) | 2000-02-08 |
| JP2000039863A5 JP2000039863A5 (ja) | 2005-05-26 |
Family
ID=22320119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185578A Pending JP2000039863A (ja) | 1998-06-30 | 1999-06-30 | アドレシング可能なディスプレイ要素を選択的にイネ―ブルする方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6157375A (ja) |
| EP (1) | EP0969445A1 (ja) |
| JP (1) | JP2000039863A (ja) |
| KR (1) | KR20000006544A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157375A (en) * | 1998-06-30 | 2000-12-05 | Sun Microsystems, Inc. | Method and apparatus for selective enabling of addressable display elements |
| US6456281B1 (en) | 1999-04-02 | 2002-09-24 | Sun Microsystems, Inc. | Method and apparatus for selective enabling of Addressable display elements |
| US6947022B2 (en) * | 2002-02-11 | 2005-09-20 | National Semiconductor Corporation | Display line drivers and method for signal propagation delay compensation |
| US7295199B2 (en) | 2003-08-25 | 2007-11-13 | Motorola Inc | Matrix display having addressable display elements and methods |
| US7764281B2 (en) * | 2003-11-14 | 2010-07-27 | Rambus International Ltd. | Simple matrix addressing in a display |
| US7728830B2 (en) * | 2004-06-04 | 2010-06-01 | Sri International | Method and apparatus for controlling nano-scale particulate circuitry |
| JP5397219B2 (ja) * | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
| WO2008007298A2 (en) * | 2006-07-07 | 2008-01-17 | Koninklijke Philips Electronics N.V. | Device and method for addressing power to a load selected from a plurality of loads |
| KR100894642B1 (ko) * | 2007-01-15 | 2009-04-24 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
| US7956831B2 (en) * | 2007-05-30 | 2011-06-07 | Honeywell Interntional Inc. | Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display |
| US10366674B1 (en) * | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
| FR3091113B1 (fr) * | 2018-12-21 | 2021-03-05 | Trixell | Détecteur matriciel à conducteurs de ligne d’impédance maitrisée |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2748149A1 (de) * | 1977-10-27 | 1979-05-03 | Dragoljub Vuksanovic | Fernsehgeraet mit flachbildschirm |
| JPS57186111A (en) * | 1981-05-13 | 1982-11-16 | Nissan Motor Co Ltd | Map display device for vehicle |
| US4775861A (en) * | 1984-11-02 | 1988-10-04 | Nec Corporation | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects |
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| US5519414A (en) * | 1993-02-19 | 1996-05-21 | Off World Laboratories, Inc. | Video display and driver apparatus and method |
| JP3133216B2 (ja) | 1993-07-30 | 2001-02-05 | キヤノン株式会社 | 液晶表示装置及びその駆動方法 |
| JP2853537B2 (ja) * | 1993-11-26 | 1999-02-03 | 富士通株式会社 | 平面表示装置 |
| WO1996015519A1 (en) * | 1994-11-09 | 1996-05-23 | Off World Laboratories, Inc. | Video display and driver apparatus and method |
| US5977961A (en) * | 1996-06-19 | 1999-11-02 | Sun Microsystems, Inc. | Method and apparatus for amplitude band enabled addressing arrayed elements |
| US6157375A (en) * | 1998-06-30 | 2000-12-05 | Sun Microsystems, Inc. | Method and apparatus for selective enabling of addressable display elements |
-
1998
- 1998-06-30 US US09/108,070 patent/US6157375A/en not_active Expired - Lifetime
-
1999
- 1999-06-17 EP EP99304752A patent/EP0969445A1/en not_active Withdrawn
- 1999-06-29 KR KR1019990025127A patent/KR20000006544A/ko not_active Application Discontinuation
- 1999-06-30 JP JP11185578A patent/JP2000039863A/ja active Pending
-
2000
- 2000-10-17 US US09/690,954 patent/US6628273B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6157375A (en) | 2000-12-05 |
| KR20000006544A (ko) | 2000-01-25 |
| EP0969445A1 (en) | 2000-01-05 |
| US6628273B1 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961578B2 (ja) | 双安定液晶ディスプレイ用のダイナミック駆動方法および装置 | |
| JP5925733B2 (ja) | 表示素子のためのリセット回路 | |
| KR101161865B1 (ko) | 비―직사각형 디스플레이 디바이스 | |
| US5237346A (en) | Integrated thin film transistor electrographic writing head | |
| US4114070A (en) | Display panel with simplified thin film interconnect system | |
| US5977961A (en) | Method and apparatus for amplitude band enabled addressing arrayed elements | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| TW480469B (en) | Photoelectric device and electronic apparatus therewith and driver IC for display device | |
| JP2000039863A (ja) | アドレシング可能なディスプレイ要素を選択的にイネ―ブルする方法及び装置 | |
| US7138973B2 (en) | Cholesteric liquid crystal display device and display driver | |
| US6456281B1 (en) | Method and apparatus for selective enabling of Addressable display elements | |
| US6549187B1 (en) | Liquid crystal display | |
| US4237456A (en) | Drive system for a thin-film EL display panel | |
| EP0554129B1 (en) | Active matrix display device and its driving method | |
| JPH06347754A (ja) | 液晶表示装置の画素行駆動回路及び駆動方法 | |
| CN105185342A (zh) | 栅极驱动基板和使用栅极驱动基板的液晶显示器 | |
| US20040239604A1 (en) | Device and method for varying the row scanning time to compensate the signal attenuation depending on the distance between pixel rows and column driver | |
| GB2210721A (en) | Display drivers | |
| US6587089B1 (en) | LCD panel and LCD device equipped therewith | |
| US20220020313A1 (en) | Driving method of a display panel | |
| TWI242312B (en) | Signal circuit, display apparatus including same, and method for driving data line | |
| JP2000039863A5 (ja) | ||
| EP0295477A2 (en) | Pulse burst panel drive for electro luminescent displays | |
| US5430461A (en) | Transistor array for addressing display panel | |
| EP0477014A2 (en) | Display unit having brightness control function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081016 |