JP2000036763A - 誤り訂正回路 - Google Patents
誤り訂正回路Info
- Publication number
- JP2000036763A JP2000036763A JP20236498A JP20236498A JP2000036763A JP 2000036763 A JP2000036763 A JP 2000036763A JP 20236498 A JP20236498 A JP 20236498A JP 20236498 A JP20236498 A JP 20236498A JP 2000036763 A JP2000036763 A JP 2000036763A
- Authority
- JP
- Japan
- Prior art keywords
- data sequence
- integer
- bits
- coded
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】ビタビ復号したデータを畳み込み符号化（再符
号化）せずに、非符号化ビットを復号する誤り訂正回路
を提供する。 【解決手段】２次元ｍ値のデータをデパンクチャーする
デパンクチャー１０３と、デパンクチャーされたデータ
をビタビ復号するビタビデコーダ１０４と、ビタビ復号
された符号化ビットを差動復号するディファレンシャル
ポストコーダ１０５と、ビタビ復号された非符号化ビッ
トの情報を含むデータをパンクチャド符号化するパンク
チャー１０７と、パンクチャド符号化されたデータをデ
マッピングするＱＡＭデマッパー１０８とで構成した。
以上の構成により、ビタビ復号したデータを畳み込み符
号化（再符号化）せずに、非符号化ビットを復号でき
る。
号化）せずに、非符号化ビットを復号する誤り訂正回路
を提供する。 【解決手段】２次元ｍ値のデータをデパンクチャーする
デパンクチャー１０３と、デパンクチャーされたデータ
をビタビ復号するビタビデコーダ１０４と、ビタビ復号
された符号化ビットを差動復号するディファレンシャル
ポストコーダ１０５と、ビタビ復号された非符号化ビッ
トの情報を含むデータをパンクチャド符号化するパンク
チャー１０７と、パンクチャド符号化されたデータをデ
マッピングするＱＡＭデマッパー１０８とで構成した。
以上の構成により、ビタビ復号したデータを畳み込み符
号化（再符号化）せずに、非符号化ビットを復号でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、トレリス符号化変
調（ＴＣＭ：Trellis Coded Modulation）を行ってデジ
タル伝送されたデータを復号する誤り訂正回路に関する
ものである。
調（ＴＣＭ：Trellis Coded Modulation）を行ってデジ
タル伝送されたデータを復号する誤り訂正回路に関する
ものである。
【０００２】
【従来の技術】米国のデジタルＣＡＴＶには、６４ＱＡ
Ｍ（Quadrature Amplitude Modulation：直交振幅変
調）方式及び２５６ＱＡＭ方式が採用されている。米国
の６４ＱＡＭ方式及び２５６ＱＡＭ方式を記載した文献
としては、例えば、アイ・ティー・ユー−ティー ジェ
イ．８３勧告 アネックス・ビー（ITU-T Recommendati
onJ.83 ANNEX B，以下、文献１と略す）がある。この文
献１には、米国の６４ＱＡＭ方式及び２５６ＱＡＭ方式
で採用されている誤り訂正技術が記載されている。
Ｍ（Quadrature Amplitude Modulation：直交振幅変
調）方式及び２５６ＱＡＭ方式が採用されている。米国
の６４ＱＡＭ方式及び２５６ＱＡＭ方式を記載した文献
としては、例えば、アイ・ティー・ユー−ティー ジェ
イ．８３勧告 アネックス・ビー（ITU-T Recommendati
onJ.83 ANNEX B，以下、文献１と略す）がある。この文
献１には、米国の６４ＱＡＭ方式及び２５６ＱＡＭ方式
で採用されている誤り訂正技術が記載されている。
【０００３】図７は、米国デジタルＣＡＴＶの送信機お
よび受信機の構成を示す図である。図７において、７０
０および７１０は端子である。７０１は送信機、７０２
は送信機７０１側のＭＰＥＧフレーム化（MPEG Framin
g）部、７０３は誤り訂正符号化部、７０４はＱＡＭ変
調部、７０５は伝送路である。７０６は受信機、７０７
はＱＡＭ復調部、７０８は誤り訂正復号部、７０９は受
信機７０６側のＭＰＥＧフレーム化部である。
よび受信機の構成を示す図である。図７において、７０
０および７１０は端子である。７０１は送信機、７０２
は送信機７０１側のＭＰＥＧフレーム化（MPEG Framin
g）部、７０３は誤り訂正符号化部、７０４はＱＡＭ変
調部、７０５は伝送路である。７０６は受信機、７０７
はＱＡＭ復調部、７０８は誤り訂正復号部、７０９は受
信機７０６側のＭＰＥＧフレーム化部である。
【０００４】ＭＰＥＧ２トランスポートストリーム形式
のデータを端子７００に入力する。送信機７０１におい
て、ＭＰＥＧフレーム化部７０２は、該データのパリテ
ィ検査和（parity check sum）が0x47（１６進数で４
７）になるように、該データを線形符号化する。誤り訂
正符号化部７０３は、線形符号化されたデータを誤り訂
正符号化する。ＱＡＭ変調部７０４は、誤り訂正符号化
されたデータをＱＡＭ変調し、伝送路７０５を介して受
信機７０６に送信する。
のデータを端子７００に入力する。送信機７０１におい
て、ＭＰＥＧフレーム化部７０２は、該データのパリテ
ィ検査和（parity check sum）が0x47（１６進数で４
７）になるように、該データを線形符号化する。誤り訂
正符号化部７０３は、線形符号化されたデータを誤り訂
正符号化する。ＱＡＭ変調部７０４は、誤り訂正符号化
されたデータをＱＡＭ変調し、伝送路７０５を介して受
信機７０６に送信する。
【０００５】受信機７０６において、ＱＡＭ復調部７０
７は、伝送路７０５から受信されたデータをＱＡＭ復調
する。誤り訂正復号部７０８は、ＱＡＭ復調されたデー
タを誤り訂正する。ＭＰＥＧフレーム化部７０９は、誤
り訂正されたデータにパリティ検査行列（parity check
matrix）を掛けて誤り検出（パリティ検査和が0x47に
なっているかどうかを調べる）を行い、パケット同期を
取り、さらにデータをＭＰＥＧ２トランスポートストリ
ーム形式に変換する。
７は、伝送路７０５から受信されたデータをＱＡＭ復調
する。誤り訂正復号部７０８は、ＱＡＭ復調されたデー
タを誤り訂正する。ＭＰＥＧフレーム化部７０９は、誤
り訂正されたデータにパリティ検査行列（parity check
matrix）を掛けて誤り検出（パリティ検査和が0x47に
なっているかどうかを調べる）を行い、パケット同期を
取り、さらにデータをＭＰＥＧ２トランスポートストリ
ーム形式に変換する。
【０００６】図８Ａおよび図８Ｂは、誤り訂正符号化部
７０３および誤り訂正復号部７０８の構成を示す図であ
る。
７０３および誤り訂正復号部７０８の構成を示す図であ
る。
【０００７】図８Ａの誤り訂正符号化部７０３におい
て、８００および８０９は端子である。８０１はリード
ソロモンエンコーダ、８０２はインターリーバー、８０
３はランダマイザー、８０４はトレリスエンコーダであ
る。
て、８００および８０９は端子である。８０１はリード
ソロモンエンコーダ、８０２はインターリーバー、８０
３はランダマイザー、８０４はトレリスエンコーダであ
る。
【０００８】リードソロモンエンコーダ８０１は、ＭＰ
ＥＧフレーム化部７０２によって線形符号化されたデー
タをＲＳ（１２８，１２２）（１シンボル＝７ビット）
に符号化する。インターリーバー８０２は、リードソロ
モン符号化されたデータを畳み込みインターリーブす
る。ランダマイザー８０３は、インターリーブされたデ
ータをランダム化する。トレリスエンコーダ８０４は、
ランダム化されたデータを符号化率１４／１５（６４Ｑ
ＡＭ方式の場合は符号化率１４／１５、２５６ＱＡＭ方
式の場合は符号化率１９／２０である）のトレリス符号
化する。このトレリス符号化されたデータは、ＱＡＭ変
調部７０４によってＱＡＭ変調されてから、伝送路７０
５に送出される。
ＥＧフレーム化部７０２によって線形符号化されたデー
タをＲＳ（１２８，１２２）（１シンボル＝７ビット）
に符号化する。インターリーバー８０２は、リードソロ
モン符号化されたデータを畳み込みインターリーブす
る。ランダマイザー８０３は、インターリーブされたデ
ータをランダム化する。トレリスエンコーダ８０４は、
ランダム化されたデータを符号化率１４／１５（６４Ｑ
ＡＭ方式の場合は符号化率１４／１５、２５６ＱＡＭ方
式の場合は符号化率１９／２０である）のトレリス符号
化する。このトレリス符号化されたデータは、ＱＡＭ変
調部７０４によってＱＡＭ変調されてから、伝送路７０
５に送出される。
【０００９】図８Ｂの誤り訂正復号部７０８において、
８０５はトレリスデコーダ、８０６はデランダマイザ
ー、８０７はデインターリーバー、８０８はリードソロ
モンデコーダである。
８０５はトレリスデコーダ、８０６はデランダマイザ
ー、８０７はデインターリーバー、８０８はリードソロ
モンデコーダである。
【００１０】トレリスデコーダ８０５は、ＱＡＭ復調部
７０７によってＱＡＭ復調されたデータをトレリス復号
する。デランダマイザー８０６は、トレリス復号された
データをデランダマイズする。デインターリーバー８０
７は、デランダマイズされたデータを畳み込みデインタ
ーリーブする。リードソロモンデコーダ８０８は、デイ
ンターリーブされたデータをリードソロモン復号する。
リードソロモン復号されたデータは、ＭＰＥＧフレーム
化部７０９によってＭＰＥＧ２トランスポートストリー
ム形式に変換されてから出力される。
７０７によってＱＡＭ復調されたデータをトレリス復号
する。デランダマイザー８０６は、トレリス復号された
データをデランダマイズする。デインターリーバー８０
７は、デランダマイズされたデータを畳み込みデインタ
ーリーブする。リードソロモンデコーダ８０８は、デイ
ンターリーブされたデータをリードソロモン復号する。
リードソロモン復号されたデータは、ＭＰＥＧフレーム
化部７０９によってＭＰＥＧ２トランスポートストリー
ム形式に変換されてから出力される。
【００１１】次に、誤り訂正の符号化について更に説明
する（詳細については上記文献１参照）。
する（詳細については上記文献１参照）。
【００１２】図９は、トレリスエンコーダ８０４の前段
のパーサー（Parser；図８Ａに示さず）、トレリスエン
コーダ８０４及びＱＡＭ変調部７０４内のＱＡＭマッパ
ー（QAM Mapper）を示している。
のパーサー（Parser；図８Ａに示さず）、トレリスエン
コーダ８０４及びＱＡＭ変調部７０４内のＱＡＭマッパ
ー（QAM Mapper）を示している。
【００１３】図９において、９００、９０８および９０
９は端子である。９０１はパーサー、９０２は非符号化
部、９０３は符号化部、９０４はディファレンシャルプ
リコーダ（Differential Precoder）、９０５および９
０６は符号化率１／２の畳み込み符号器および符号化率
４／５のパンクチャー（Puncture）、９０７はＱＡＭマ
ッパーである。
９は端子である。９０１はパーサー、９０２は非符号化
部、９０３は符号化部、９０４はディファレンシャルプ
リコーダ（Differential Precoder）、９０５および９
０６は符号化率１／２の畳み込み符号器および符号化率
４／５のパンクチャー（Puncture）、９０７はＱＡＭマ
ッパーである。
【００１４】トレリスエンコーダ８０４は、非符号化部
９０２と符号化部９０３から成る。符号化部９０３は、
ディファレンシャルプリコーダ９０４と、符号化率１／
２の畳み込み符号器および符号化率４／５のパンクチャ
ー９０５および９０６から成る。
９０２と符号化部９０３から成る。符号化部９０３は、
ディファレンシャルプリコーダ９０４と、符号化率１／
２の畳み込み符号器および符号化率４／５のパンクチャ
ー９０５および９０６から成る。
【００１５】ここでは、図８Ａのランダマイザー８０３
の出力を端子９００に入力する。パーサー９０１は、端
子９００から入力されたデータ系列（Ｉ0〜Ｉ13，Ｑ0〜
Ｑ13）を非符号化ビット（Ｉ0〜Ｉ9，Ｑ0〜Ｑ9）と符号
化ビット（Ｉ10〜Ｉ13，Ｑ10〜Ｑ13）に分ける。ディフ
ァレンシャルプリコーダ９０４は、符号化ビット（Ｉ 10
〜Ｉ13，Ｑ10〜Ｑ13）を差動符号化する。符号化率１／
２の畳み込み符号器および符号化率４／５のパンクチャ
ー９０５および９０６は、差動符号化されたデータを符
号化率１／２で畳み込み符号化し、符号化率４／５のパ
ンクチャド符号化して、符号化ビット（Ｉ10’〜
Ｉ14’，Ｑ10’〜Ｑ14’）にする。ＱＡＭマッパー９０
７は、非符号化ビット（Ｉ0〜Ｉ9，Ｑ0〜Ｑ9）と符号化
ビット（Ｉ10’〜Ｉ14’，Ｑ10’〜Ｑ14’）を６４ＱＡ
Ｍマッピングして、Ｉデータを端子９０８から出力し、
Ｑデータを端子９０９から出力する。
の出力を端子９００に入力する。パーサー９０１は、端
子９００から入力されたデータ系列（Ｉ0〜Ｉ13，Ｑ0〜
Ｑ13）を非符号化ビット（Ｉ0〜Ｉ9，Ｑ0〜Ｑ9）と符号
化ビット（Ｉ10〜Ｉ13，Ｑ10〜Ｑ13）に分ける。ディフ
ァレンシャルプリコーダ９０４は、符号化ビット（Ｉ 10
〜Ｉ13，Ｑ10〜Ｑ13）を差動符号化する。符号化率１／
２の畳み込み符号器および符号化率４／５のパンクチャ
ー９０５および９０６は、差動符号化されたデータを符
号化率１／２で畳み込み符号化し、符号化率４／５のパ
ンクチャド符号化して、符号化ビット（Ｉ10’〜
Ｉ14’，Ｑ10’〜Ｑ14’）にする。ＱＡＭマッパー９０
７は、非符号化ビット（Ｉ0〜Ｉ9，Ｑ0〜Ｑ9）と符号化
ビット（Ｉ10’〜Ｉ14’，Ｑ10’〜Ｑ14’）を６４ＱＡ
Ｍマッピングして、Ｉデータを端子９０８から出力し、
Ｑデータを端子９０９から出力する。
【００１６】以上のような符号化処理により、６４ＱＡ
Ｍ方式の場合、端子９００に入力した２８ビットのデー
タのうち、２０ビットのデータを非符号化部９０２に入
力し、残りの８ビットのデータを符号化部９０３に入力
して、全体として、符号化率１４／１５のトレリス符号
化して、３０ビットのデータとする。その後、６４ＱＡ
Ｍマッピングして、端子９０８及び端子９０９から、Ｉ
データ及びＱデータとして出力する。
Ｍ方式の場合、端子９００に入力した２８ビットのデー
タのうち、２０ビットのデータを非符号化部９０２に入
力し、残りの８ビットのデータを符号化部９０３に入力
して、全体として、符号化率１４／１５のトレリス符号
化して、３０ビットのデータとする。その後、６４ＱＡ
Ｍマッピングして、端子９０８及び端子９０９から、Ｉ
データ及びＱデータとして出力する。
【００１７】なお、２５６ＱＡＭ方式の場合、３８ビッ
トの入力データ（６４ＱＡＭ方式の場合と比べて、非符
号化ビットのデータが１０ビット増える）のうち、３０
ビットのデータを非符号化部に入力し、残りの８ビット
のデータを符号化部に入力して、全体として、符号化率
１９／２０のトレリス符号化して、４０ビットのデータ
とする。その後、２５６ＱＡＭマッピングして、Ｉデー
タ及びＱデータとして出力する。
トの入力データ（６４ＱＡＭ方式の場合と比べて、非符
号化ビットのデータが１０ビット増える）のうち、３０
ビットのデータを非符号化部に入力し、残りの８ビット
のデータを符号化部に入力して、全体として、符号化率
１９／２０のトレリス符号化して、４０ビットのデータ
とする。その後、２５６ＱＡＭマッピングして、Ｉデー
タ及びＱデータとして出力する。
【００１８】図１０は、図９のパーサー９０１の処理を
示す図である。図１０において、１０００、１００１、
１００２および１００３はリードソロモン符号化され、
インターリーブされ、ランダム化された７ビットのデー
タ（ＲＳ＃１〜ＲＳ＃４）であり、１０００および１０
０１はＩシンボル、１００２および１００３はＱシンボ
ルである。１００４および１００６は非符号化ビット
（Ｉ0〜Ｉ6）、１００５のＩ7〜Ｉ9は非符号化ビット、
１００５のＩ10〜Ｉ13は符号化ビットである。１００７
は非符号化ビット（Ｉ7〜Ｉ9）、１００８は符号化ビッ
ト（Ｉ10’〜Ｉ14’）である。
示す図である。図１０において、１０００、１００１、
１００２および１００３はリードソロモン符号化され、
インターリーブされ、ランダム化された７ビットのデー
タ（ＲＳ＃１〜ＲＳ＃４）であり、１０００および１０
０１はＩシンボル、１００２および１００３はＱシンボ
ルである。１００４および１００６は非符号化ビット
（Ｉ0〜Ｉ6）、１００５のＩ7〜Ｉ9は非符号化ビット、
１００５のＩ10〜Ｉ13は符号化ビットである。１００７
は非符号化ビット（Ｉ7〜Ｉ9）、１００８は符号化ビッ
ト（Ｉ10’〜Ｉ14’）である。
【００１９】パーサー９０１に入力されるＩシンボル１
０００およびＩシンボル１００１の下位３ビット（Ｉ7
〜Ｉ9）は、非符号化ビットとして、（Ｉ1，Ｉ3，Ｉ5，
Ｉ7，Ｉ9）と（Ｉ0，Ｉ2，Ｉ4，Ｉ6，Ｉ8）の２系列に
分けられる。パーサー９０１に入力されるＩシンボル１
００１の上位４ビット（Ｉ10〜Ｉ13）は、符号化ビット
として、差動符号化され、畳み込み符号化され、パンク
チャド符号化されて、５ビット（Ｉ10’〜Ｉ14’）にな
る。パーサー９０１に入力されるＱシンボルについて
も、Ｉシンボルと同様に処理される。
０００およびＩシンボル１００１の下位３ビット（Ｉ7
〜Ｉ9）は、非符号化ビットとして、（Ｉ1，Ｉ3，Ｉ5，
Ｉ7，Ｉ9）と（Ｉ0，Ｉ2，Ｉ4，Ｉ6，Ｉ8）の２系列に
分けられる。パーサー９０１に入力されるＩシンボル１
００１の上位４ビット（Ｉ10〜Ｉ13）は、符号化ビット
として、差動符号化され、畳み込み符号化され、パンク
チャド符号化されて、５ビット（Ｉ10’〜Ｉ14’）にな
る。パーサー９０１に入力されるＱシンボルについて
も、Ｉシンボルと同様に処理される。
【００２０】図１１は、図９のディファレンシャルプリ
コーダ９０４を示す図である。図１１において、１１０
０、１１０１、１１０３および１１０４は端子である。
コーダ９０４を示す図である。図１１において、１１０
０、１１０１、１１０３および１１０４は端子である。
【００２１】ここでは、パーサー９０１からのＩデータ
Ｉ10〜Ｉ13（＝Ｗj）を端子１１００に入力し、パーサ
ー９０１からのＱデータＱ10〜Ｑ13（＝Ｚj）を端子１
１０１に入力する。ディファレンシャルプリコーダ９０
４は、下記の差動符号化式（１）及び（２）（ｊは整
数）に基づいて、ＩデータＩ10〜Ｉ13およびＱデータＱ
10〜Ｑ13を差動符号化し、端子１１０３および１１０４
から差動符号化されたデータＸj，Ｙjを出力する。
Ｉ10〜Ｉ13（＝Ｗj）を端子１１００に入力し、パーサ
ー９０１からのＱデータＱ10〜Ｑ13（＝Ｚj）を端子１
１０１に入力する。ディファレンシャルプリコーダ９０
４は、下記の差動符号化式（１）及び（２）（ｊは整
数）に基づいて、ＩデータＩ10〜Ｉ13およびＱデータＱ
10〜Ｑ13を差動符号化し、端子１１０３および１１０４
から差動符号化されたデータＸj，Ｙjを出力する。
【００２２】 Ｘj＝Ｗj＋Ｘj-1＋Ｚj（Ｘj-1＋Ｙj-1） ……… （１） Ｙj＝Ｚj＋Ｗj＋Ｙj-1＋Ｚj（Ｘj-1＋Ｙj-1） ……… （２） 図１２は、図９の符号化率１／２の畳み込み符号器およ
び符号化率４／５のパンクチャー９０５，９０６を示す
ブロック図である。図１２において、１２００、１２０
９、１２１０および１２１１は端子である。１２０１は
符号化率１／２の畳み込み符号器、１２０３〜１２０６
は遅延器、１２０２および１２０７は加算器（modulo
2）、１２０８は符号化率４／５のパンクチャーであ
る。
び符号化率４／５のパンクチャー９０５，９０６を示す
ブロック図である。図１２において、１２００、１２０
９、１２１０および１２１１は端子である。１２０１は
符号化率１／２の畳み込み符号器、１２０３〜１２０６
は遅延器、１２０２および１２０７は加算器（modulo
2）、１２０８は符号化率４／５のパンクチャーであ
る。
【００２３】ここでは、ディファレンシャルプリコーダ
９０４によって差動符号化されたＩデータ（Ｉ10〜
Ｉ13）（Ｘj）を端子１２００に入力する（in）。デー
タ（Ｉ10〜Ｉ13）を符号化率１／２の畳み込み符号化し
て、（Ｉ10，Ｉ11，Ｉ10＋Ｉ12，Ｉ11＋Ｉ13）を端子１
２０９に出力し（out1）、（Ｉ10，Ｉ10＋Ｉ11，Ｉ10＋
Ｉ 11＋Ｉ12，Ｉ10＋Ｉ11＋Ｉ12＋Ｉ13）を端子１２１０
に出力する（out2）。符号化率４／５のパンクチャー１
２０８は、パンクチャー・マトリックス（０００１，１
１１１）に基づいて、各端子１２０９，１２１０の出力
をパンクチャド符号化して、（Ｉ10，Ｉ10＋Ｉ11，Ｉ10
＋Ｉ11＋Ｉ12，Ｉ11＋Ｉ13，Ｉ10＋Ｉ11＋Ｉ 12＋Ｉ13）
＝（Ｉ10’〜Ｉ14’）を端子１２１１に出力する。ディ
ファレンシャルプリコーダ９０４からのＱデータ
（Ｙj）についても、Ｉデータと同様に処理される。
９０４によって差動符号化されたＩデータ（Ｉ10〜
Ｉ13）（Ｘj）を端子１２００に入力する（in）。デー
タ（Ｉ10〜Ｉ13）を符号化率１／２の畳み込み符号化し
て、（Ｉ10，Ｉ11，Ｉ10＋Ｉ12，Ｉ11＋Ｉ13）を端子１
２０９に出力し（out1）、（Ｉ10，Ｉ10＋Ｉ11，Ｉ10＋
Ｉ 11＋Ｉ12，Ｉ10＋Ｉ11＋Ｉ12＋Ｉ13）を端子１２１０
に出力する（out2）。符号化率４／５のパンクチャー１
２０８は、パンクチャー・マトリックス（０００１，１
１１１）に基づいて、各端子１２０９，１２１０の出力
をパンクチャド符号化して、（Ｉ10，Ｉ10＋Ｉ11，Ｉ10
＋Ｉ11＋Ｉ12，Ｉ11＋Ｉ13，Ｉ10＋Ｉ11＋Ｉ 12＋Ｉ13）
＝（Ｉ10’〜Ｉ14’）を端子１２１１に出力する。ディ
ファレンシャルプリコーダ９０４からのＱデータ
（Ｙj）についても、Ｉデータと同様に処理される。
【００２４】図１３（ａ），（ｂ），（ｃ）は、図９の
ＱＡＭマッパー９０７における６４ＱＡＭ符号点の配置
を説明するための図である。
ＱＡＭマッパー９０７における６４ＱＡＭ符号点の配置
を説明するための図である。
【００２５】ＱＡＭマッパー９０７においては、図１３
（ａ）のように６４ＱＡＭ符号点が配置され、縦軸から
Ｑデータが導出され、横軸からＩデータが導出される。
図１３（ｂ）に示すように、符号点は、（Ｉビット，Ｑ
ビット）＝（C(1) C(2) C(3)，C(4) C(5) C(6)）であ
る。C(1)、C(2)、C(4)およびC(5)は非符号化ビット、C
(3)およびC(6)は符号化ビットである（図９参照）。図
１３（ｃ）に示すように、符号化ビットC(3)およびC(6)
は、“０”と“１”の組み合わせにより、●、■、□、
◎の４つに分類でき、“０”は“−７，−３，＋１，＋
５”の信号レベルに対応し、“１”は“−５，−１，＋
３，＋７”の信号レベルに対応する。図１３（ａ）の６
４ＱＡＭ符号点の配置を参照して、符号点（C(1) C(2)
C(3)，C(4) C(5) C(6)）に対応するＩデータ及びＱデー
タが求められて出力される。
（ａ）のように６４ＱＡＭ符号点が配置され、縦軸から
Ｑデータが導出され、横軸からＩデータが導出される。
図１３（ｂ）に示すように、符号点は、（Ｉビット，Ｑ
ビット）＝（C(1) C(2) C(3)，C(4) C(5) C(6)）であ
る。C(1)、C(2)、C(4)およびC(5)は非符号化ビット、C
(3)およびC(6)は符号化ビットである（図９参照）。図
１３（ｃ）に示すように、符号化ビットC(3)およびC(6)
は、“０”と“１”の組み合わせにより、●、■、□、
◎の４つに分類でき、“０”は“−７，−３，＋１，＋
５”の信号レベルに対応し、“１”は“−５，−１，＋
３，＋７”の信号レベルに対応する。図１３（ａ）の６
４ＱＡＭ符号点の配置を参照して、符号点（C(1) C(2)
C(3)，C(4) C(5) C(6)）に対応するＩデータ及びＱデー
タが求められて出力される。
【００２６】次に、誤り訂正の復号について更に説明す
る。
る。
【００２７】畳み込み符号化及びパンクチャド符号化さ
れたデータの復号に関する文献として、例えば、特開平
８−２８８９６７（伝送方式とその送受信装置及びトレ
リス復号器、以下、文献２と略す）がある。この文献２
において、ビタビデコーダ（Viterbi Decoder）を用い
て符号化ビットを復号し、ビタビ復号されたデータを畳
み込み符号化（再符号化）したデータを用いて非符号化
ビットを復号する方法が記載されている。
れたデータの復号に関する文献として、例えば、特開平
８−２８８９６７（伝送方式とその送受信装置及びトレ
リス復号器、以下、文献２と略す）がある。この文献２
において、ビタビデコーダ（Viterbi Decoder）を用い
て符号化ビットを復号し、ビタビ復号されたデータを畳
み込み符号化（再符号化）したデータを用いて非符号化
ビットを復号する方法が記載されている。
【００２８】図１４は、図８Ｂのトレリスデコーダ８０
５および該トレリスデコーダ８０５の次段のデパーサー
（Deparser；図８Ｂに示さず）を示している。
５および該トレリスデコーダ８０５の次段のデパーサー
（Deparser；図８Ｂに示さず）を示している。
【００２９】図１４において、１４００、１４０１およ
び１４１３は端子である。１４０２は非符号化ビット復
号部、１４０３は領域判定部、１４０４は遅延器、１４
０５は符号化率１／２の畳み込み符号器、１４０６は符
号化率４／５のパンクチャー、１４０７は選択部であ
る。１４０８は符号化ビット復号部、１４０９はデパン
クチャー（Depuncture）、１４１０はビタビデコーダ、
１４１１はディファレンシャルポストコーダ（Differen
tial Postcoder）、１４１２はデパーサーである。
び１４１３は端子である。１４０２は非符号化ビット復
号部、１４０３は領域判定部、１４０４は遅延器、１４
０５は符号化率１／２の畳み込み符号器、１４０６は符
号化率４／５のパンクチャー、１４０７は選択部であ
る。１４０８は符号化ビット復号部、１４０９はデパン
クチャー（Depuncture）、１４１０はビタビデコーダ、
１４１１はディファレンシャルポストコーダ（Differen
tial Postcoder）、１４１２はデパーサーである。
【００３０】トレリスデコーダ８０５は、非符号化ビッ
ト復号部１４０２と符号化ビット復号部１４０８から成
る。
ト復号部１４０２と符号化ビット復号部１４０８から成
る。
【００３１】符号化ビット復号部１４０８において、Ｑ
ＡＭ復調されたＩデータおよびＱデータを端子１４００
および端子１４０１を介してそれぞれ入力する。デパン
クチャー１４０９は、ＩデータおよびＱデータをデパン
クチャーし、デパンクチャーされたＩデータ（Ｉdp）お
よびＱデータ（Ｑdp）を出力する。ビタビデコーダ１４
１０は、デパンクチャーされたＩデータ（Ｉdp）および
Ｑデータ（Ｑdp）をビタビ復号する。ディファレンシャ
ルポストコーダ１４１１は、ビタビ復号されたＩデータ
（Ｉv）およびＱデータ（Ｑv）を差動復号して出力す
る。
ＡＭ復調されたＩデータおよびＱデータを端子１４００
および端子１４０１を介してそれぞれ入力する。デパン
クチャー１４０９は、ＩデータおよびＱデータをデパン
クチャーし、デパンクチャーされたＩデータ（Ｉdp）お
よびＱデータ（Ｑdp）を出力する。ビタビデコーダ１４
１０は、デパンクチャーされたＩデータ（Ｉdp）および
Ｑデータ（Ｑdp）をビタビ復号する。ディファレンシャ
ルポストコーダ１４１１は、ビタビ復号されたＩデータ
（Ｉv）およびＱデータ（Ｑv）を差動復号して出力す
る。
【００３２】非符号化ビット復号部１４０２において
は、ＱＡＭ復調されたＩデータおよびＱデータを領域判
定部１４０３に入力する。領域判定部１４０３は、Ｉデ
ータおよびＱデータに基づいて、１〜４９の領域を判定
し、この判定された領域を示す領域情報Ａを出力する。
は、ＱＡＭ復調されたＩデータおよびＱデータを領域判
定部１４０３に入力する。領域判定部１４０３は、Ｉデ
ータおよびＱデータに基づいて、１〜４９の領域を判定
し、この判定された領域を示す領域情報Ａを出力する。
【００３３】これらの領域１〜４９は、図１３に示す様
に、●、■、□、◎の４つの符号点が四角形の頂点に配
置されるように６４ＱＡＭ符号点の領域を決め、これら
の領域に１〜４９の番号を付けたものである。ただし、
領域１、領域２などの領域は外側の領域を含むように領
域を決める。
に、●、■、□、◎の４つの符号点が四角形の頂点に配
置されるように６４ＱＡＭ符号点の領域を決め、これら
の領域に１〜４９の番号を付けたものである。ただし、
領域１、領域２などの領域は外側の領域を含むように領
域を決める。
【００３４】遅延器１４０４は、領域情報Ａを遅延す
る。符号化率１／２の畳み込み符号器１４０５は、ビタ
ビ復号されたＩデータ（Ｉv）およびＱデータ（Ｑv）を
符号化率１／２の畳み込み符号化する。符号化率４／５
のパンクチャー１４０６は、畳み込み符号化されたＩデ
ータ（Ｉc）およびＱデータ（Ｑc）を符号化率４／５の
パンクチャド符号化して、符号化ビットC(3)およびC(6)
を復号し、選択部１４０７に出力する。
る。符号化率１／２の畳み込み符号器１４０５は、ビタ
ビ復号されたＩデータ（Ｉv）およびＱデータ（Ｑv）を
符号化率１／２の畳み込み符号化する。符号化率４／５
のパンクチャー１４０６は、畳み込み符号化されたＩデ
ータ（Ｉc）およびＱデータ（Ｑc）を符号化率４／５の
パンクチャド符号化して、符号化ビットC(3)およびC(6)
を復号し、選択部１４０７に出力する。
【００３５】ある領域に属する●、■、□、◎の４つの
符号点の符号化ビットC(3)とC(6)の組み合わせはすべて
異なることを利用して、選択部１４０７は、領域情報Ａ
dと復号した符号化ビットC(3)と復号した符号化ビットC
(6)から非符号化ビットを復号する。
符号点の符号化ビットC(3)とC(6)の組み合わせはすべて
異なることを利用して、選択部１４０７は、領域情報Ａ
dと復号した符号化ビットC(3)と復号した符号化ビットC
(6)から非符号化ビットを復号する。
【００３６】以上のように復号された符号化ビットと非
符号化ビットをデパーサー１４１２に入力する。デパー
サー１４１２は、ＩビットおよびＱビットをそれぞれ合
わせ、ＩシンボルおよびＱシンボルとして、端子１４１
３から出力する。
符号化ビットをデパーサー１４１２に入力する。デパー
サー１４１２は、ＩビットおよびＱビットをそれぞれ合
わせ、ＩシンボルおよびＱシンボルとして、端子１４１
３から出力する。
【００３７】
【発明が解決しようとする課題】上記従来の技術では、
ビタビ復号されたデータを畳み込み符号器１４０５及び
パンクチャー１４０６によって畳み込み符号化（再符号
化）及びパンクチャド符号化したデータと、領域情報と
を組み合わせて非符号化ビットを復号していた。そのた
め、特にＣ／Ｎが悪いとき、畳み込み符号化（再符号
化）時に誤り伝播を起こして誤り率が悪くなるという問
題点を有していた。さらにその復号処理が複雑化であっ
た。
ビタビ復号されたデータを畳み込み符号器１４０５及び
パンクチャー１４０６によって畳み込み符号化（再符号
化）及びパンクチャド符号化したデータと、領域情報と
を組み合わせて非符号化ビットを復号していた。そのた
め、特にＣ／Ｎが悪いとき、畳み込み符号化（再符号
化）時に誤り伝播を起こして誤り率が悪くなるという問
題点を有していた。さらにその復号処理が複雑化であっ
た。
【００３８】本発明は、上記従来の技術の問題点を解決
するもので、ビタビ復号したデータを畳み込み符号化
（再符号化）せずに、非符号化ビットを復号する誤り訂
正回路を提供することを目的とする。
するもので、ビタビ復号したデータを畳み込み符号化
（再符号化）せずに、非符号化ビットを復号する誤り訂
正回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の誤り訂正回路は、入力ａ（ａは整数）ビッ
トのデータ系列のうちのｂ（ｂは整数）ビットを符号化
ぜずに、（ａ−ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、
ｎ1は整数）の畳み込み符号化し、前記畳み込み符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列を最尤復号する手段
と、前記最尤復号された第２のデータ系列をデマッパー
する手段とを具備している。
に、本発明の誤り訂正回路は、入力ａ（ａは整数）ビッ
トのデータ系列のうちのｂ（ｂは整数）ビットを符号化
ぜずに、（ａ−ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、
ｎ1は整数）の畳み込み符号化し、前記畳み込み符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列を最尤復号する手段
と、前記最尤復号された第２のデータ系列をデマッパー
する手段とを具備している。
【００４０】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットと前記符号化していないｂビットを符
号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化
し、前記トレリス符号化したｃ（ｃは整数）ビットを、
２次元のｍ（ｍは整数）値のデータ系列にマッピング
し、前記２次元ｍ値のデータ系列を復号する誤り訂正回
路であって、前記２次元ｍ値のデータ系列を最尤復号す
る手段と、前記最尤復号された第１のデータ系列を差動
復号する手段と、前記最尤復号された第２のデータ系列
をデマッパーする手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットと前記符号化していないｂビットを符
号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化
し、前記トレリス符号化したｃ（ｃは整数）ビットを、
２次元のｍ（ｍは整数）値のデータ系列にマッピング
し、前記２次元ｍ値のデータ系列を復号する誤り訂正回
路であって、前記２次元ｍ値のデータ系列を最尤復号す
る手段と、前記最尤復号された第１のデータ系列を差動
復号する手段と、前記最尤復号された第２のデータ系列
をデマッパーする手段とを具備している。
【００４１】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットを符号化率ｋ2／ｎ
2（ｋ2、ｎ2は整数）のパンクチャド符号化し、前記パ
ンクチャド符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列をデパ
ンクチャーする手段と、前記デパンクチャーされたデー
タ系列を最尤復号する手段と、前記最尤復号された第２
のデータ系列を符号化率ｋ2／ｎ2のパンクチャド符号化
する手段と、前記最尤復号された第２のデータ系列を符
号化率ｋ2／ｎ2のパンクチャド符号化したデータ系列を
デマッパーする手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットを符号化率ｋ2／ｎ
2（ｋ2、ｎ2は整数）のパンクチャド符号化し、前記パ
ンクチャド符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列をデパ
ンクチャーする手段と、前記デパンクチャーされたデー
タ系列を最尤復号する手段と、前記最尤復号された第２
のデータ系列を符号化率ｋ2／ｎ2のパンクチャド符号化
する手段と、前記最尤復号された第２のデータ系列を符
号化率ｋ2／ｎ2のパンクチャド符号化したデータ系列を
デマッパーする手段とを具備している。
【００４２】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットを符号化率ｋ2／ｎ2（ｋ2、ｎ2は整
数）のパンクチャド符号化し、前記パンクチャド符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列をデパンクチャーする
手段と、前記デパンクチャーされたデータ系列を最尤復
号する手段と、前記最尤復号された第１のデータ系列を
差動復号する手段と、前記最尤復号された第２のデータ
系列を符号化率ｋ2／ｎ2のパンクチャド符号化する手段
と、前記最尤復号された第２のデータ系列を符号化率ｋ
2／ｎ2のパンクチャド符号化したデータ系列をデマッパ
ーする手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットを符号化率ｋ2／ｎ2（ｋ2、ｎ2は整
数）のパンクチャド符号化し、前記パンクチャド符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列をデパンクチャーする
手段と、前記デパンクチャーされたデータ系列を最尤復
号する手段と、前記最尤復号された第１のデータ系列を
差動復号する手段と、前記最尤復号された第２のデータ
系列を符号化率ｋ2／ｎ2のパンクチャド符号化する手段
と、前記最尤復号された第２のデータ系列を符号化率ｋ
2／ｎ2のパンクチャド符号化したデータ系列をデマッパ
ーする手段とを具備している。
【００４３】１実施形態では、前記最尤復号する手段
は、ブランチメトリックを生成する手段と、加算、比較
及び選択する手段と、ｉ（ｉは整数）個の異なるパスメ
トリックを記憶する手段と、ｉ個の異なるパスメモリ
と、符号化されたデータ系列を復号した第１のデータ系
列と符号化されていないデータ系列の情報を含むデータ
系列を復号した第２のデータ系列を出力するトレースバ
ック処理部とを具備してなる。
は、ブランチメトリックを生成する手段と、加算、比較
及び選択する手段と、ｉ（ｉは整数）個の異なるパスメ
トリックを記憶する手段と、ｉ個の異なるパスメモリ
と、符号化されたデータ系列を復号した第１のデータ系
列と符号化されていないデータ系列の情報を含むデータ
系列を復号した第２のデータ系列を出力するトレースバ
ック処理部とを具備してなる。
【００４４】１実施形態では、前記最尤復号する手段
は、ブランチメトリックを生成する手段と、加算、比較
及び選択する手段と、ｉ（ｉは整数）個の異なるパスメ
トリックを記憶する手段と、ｉ個の異なるパスメモリ
と、符号化されたデータ系列を復号した第１のデータ系
列と符号化されていないデータ系列の情報を含むデータ
系列を復号した第２のデータ系列を出力するレジスタ交
換処理部とを具備してなる。
は、ブランチメトリックを生成する手段と、加算、比較
及び選択する手段と、ｉ（ｉは整数）個の異なるパスメ
トリックを記憶する手段と、ｉ個の異なるパスメモリ
と、符号化されたデータ系列を復号した第１のデータ系
列と符号化されていないデータ系列の情報を含むデータ
系列を復号した第２のデータ系列を出力するレジスタ交
換処理部とを具備してなる。
【００４５】また、本発明の誤り訂正回路は、データ系
列を最尤復号する手段を備える誤り訂正回路であって、
前記最尤復号する手段は、ブランチメトリックを生成す
る手段と、加算、比較及び選択する手段と、ｉ（ｉは整
数）個の異なるパスメトリックを記憶する手段と、ｉ個
の異なるパスメモリと、符号化されたデータ系列を復号
した第１のデータ系列と符号化されていないデータ系列
の情報を含むデータ系列を復号した第２のデータ系列を
出力するトレースバック処理部とを具備してなる。
列を最尤復号する手段を備える誤り訂正回路であって、
前記最尤復号する手段は、ブランチメトリックを生成す
る手段と、加算、比較及び選択する手段と、ｉ（ｉは整
数）個の異なるパスメトリックを記憶する手段と、ｉ個
の異なるパスメモリと、符号化されたデータ系列を復号
した第１のデータ系列と符号化されていないデータ系列
の情報を含むデータ系列を復号した第２のデータ系列を
出力するトレースバック処理部とを具備してなる。
【００４６】また、本発明の誤り訂正回路は、データ系
列を最尤復号する手段を備える誤り訂正回路であって、
前記最尤復号する手段は、ブランチメトリックを生成す
る手段と、加算、比較及び選択する手段と、ｉ（ｉは整
数）個の異なるパスメトリックを記憶する手段と、ｉ個
の異なるパスメモリと、符号化されたデータ系列を復号
した第１のデータ系列と符号化されていないデータ系列
の情報を含むデータ系列を復号した第２のデータ系列を
出力するレジスタ交換処理部とを具備してなる。
列を最尤復号する手段を備える誤り訂正回路であって、
前記最尤復号する手段は、ブランチメトリックを生成す
る手段と、加算、比較及び選択する手段と、ｉ（ｉは整
数）個の異なるパスメトリックを記憶する手段と、ｉ個
の異なるパスメモリと、符号化されたデータ系列を復号
した第１のデータ系列と符号化されていないデータ系列
の情報を含むデータ系列を復号した第２のデータ系列を
出力するレジスタ交換処理部とを具備してなる。
【００４７】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列を最尤
復号する手段と、前記２次元ｍ値のデータ系列をデマッ
パーする手段と、前記デマッパーされたデータ系列を遅
延する手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列を最尤
復号する手段と、前記２次元ｍ値のデータ系列をデマッ
パーする手段と、前記デマッパーされたデータ系列を遅
延する手段とを具備している。
【００４８】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットと前記符号化していないｂビットを符
号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化
し、前記トレリス符号化したｃ（ｃは整数）ビットを、
２次元のｍ（ｍは整数）値のデータ系列にマッピング
し、前記２次元ｍ値のデータ系列を復号する誤り訂正回
路であって、前記２次元ｍ値のデータ系列を最尤復号す
る手段と、前記最尤復号されたデータ系列を差動復号す
る手段と、前記２次元ｍ値のデータ系列をデマッパーす
る手段と、前記デマッパーされたデータ系列を遅延する
手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットと前記符号化していないｂビットを符
号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化
し、前記トレリス符号化したｃ（ｃは整数）ビットを、
２次元のｍ（ｍは整数）値のデータ系列にマッピング
し、前記２次元ｍ値のデータ系列を復号する誤り訂正回
路であって、前記２次元ｍ値のデータ系列を最尤復号す
る手段と、前記最尤復号されたデータ系列を差動復号す
る手段と、前記２次元ｍ値のデータ系列をデマッパーす
る手段と、前記デマッパーされたデータ系列を遅延する
手段とを具備している。
【００４９】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットを符号化率ｋ2／ｎ
2（ｋ2、ｎ2は整数）のパンクチャド符号化し、前記パ
ンクチャド符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列をデパ
ンクチャーする手段と、前記デパンクチャーされたデー
タ系列を最尤復号する手段と、前記２次元ｍ値のデータ
系列をデマッパーする手段と、前記デマッパーされたデ
ータ系列を遅延する手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを符号化
率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号化し、前
記畳み込み符号化したビットを符号化率ｋ2／ｎ
2（ｋ2、ｎ2は整数）のパンクチャド符号化し、前記パ
ンクチャド符号化したビットと前記符号化していないｂ
ビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリ
ス符号化し、前記トレリス符号化したｃ（ｃは整数）ビ
ットを、２次元のｍ（ｍは整数）値のデータ系列にマッ
ピングし、前記２次元ｍ値のデータ系列を復号する誤り
訂正回路であって、前記２次元ｍ値のデータ系列をデパ
ンクチャーする手段と、前記デパンクチャーされたデー
タ系列を最尤復号する手段と、前記２次元ｍ値のデータ
系列をデマッパーする手段と、前記デマッパーされたデ
ータ系列を遅延する手段とを具備している。
【００５０】また、本発明の誤り訂正回路は、入力ａ
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットを符号化率ｋ2／ｎ2（ｋ2、ｎ2は整
数）のパンクチャド符号化し、前記パンクチャド符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列をデパンクチャーする
手段と、前記デパンクチャーされたデータ系列を最尤復
号する手段と、前記最尤復号されたデータ系列を差動復
号する手段と、前記２次元ｍ値のデータ系列をデマッパ
ーする手段と、前記デマッパーされたデータ系列を遅延
する手段とを具備している。
（ａは整数）ビットのデータ系列のうちのｂ（ｂは整
数）ビットを符号化ぜずに、（ａ−ｂ）ビットを差動符
号化し、前記差動符号化したビットを符号化率ｋ1／ｎ1
（ｋ1、ｎ1は整数）の畳み込み符号化し、前記畳み込み
符号化したビットを符号化率ｋ2／ｎ2（ｋ2、ｎ2は整
数）のパンクチャド符号化し、前記パンクチャド符号化
したビットと前記符号化していないｂビットを符号化率
ｋ3／ｎ3（ｋ3、ｎ3は整数）のトレリス符号化し、前記
トレリス符号化したｃ（ｃは整数）ビットを、２次元の
ｍ（ｍは整数）値のデータ系列にマッピングし、前記２
次元ｍ値のデータ系列を復号する誤り訂正回路であっ
て、前記２次元ｍ値のデータ系列をデパンクチャーする
手段と、前記デパンクチャーされたデータ系列を最尤復
号する手段と、前記最尤復号されたデータ系列を差動復
号する手段と、前記２次元ｍ値のデータ系列をデマッパ
ーする手段と、前記デマッパーされたデータ系列を遅延
する手段とを具備している。
【００５１】１実施形態では、前記最尤復号する手段
は、ビタビアルゴリズムを用いて復号を行う。
は、ビタビアルゴリズムを用いて復号を行う。
【００５２】１実施形態では、前記ａは、２８又は３８
である。
である。
【００５３】１実施形態では、前記ｂは、２０又は３０
である。
である。
【００５４】１実施形態では、前記ｃは、３０又は４０
である。
である。
【００５５】１実施形態では、前記ｋ1／ｎ1は、１／２
である。
である。
【００５６】１実施形態では、前記ｋ2／ｎ2は、４／５
である。
である。
【００５７】１実施形態では、前記ｋ3／ｎ3は、１４／
１５又は１９／２０である。
１５又は１９／２０である。
【００５８】１実施形態では、前記ｍは、６４又は２５
６である。
６である。
【００５９】１実施形態では、前記ｉは、２である。
【００６０】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照しながら説明する。
面を参照しながら説明する。
【００６１】（実施形態１）図１は、本発明の誤り訂正
回路の実施形態１におけるトレリスデコーダおよびデパ
ーサーを示すブロック図である。この実施形態１におけ
るトレリスデコーダおよびデパーサーは、図１４に示す
トレリスデコーダおよびデパーサーの代わりに用いられ
るものであって、図８Ｂのトレリスデコーダ８０５の代
わりに適用される。
回路の実施形態１におけるトレリスデコーダおよびデパ
ーサーを示すブロック図である。この実施形態１におけ
るトレリスデコーダおよびデパーサーは、図１４に示す
トレリスデコーダおよびデパーサーの代わりに用いられ
るものであって、図８Ｂのトレリスデコーダ８０５の代
わりに適用される。
【００６２】図１において、１００、１０１および１１
０は端子である。１０２は符号化ビット復号部、１０３
はデパンクチャー、１０４はビタビデコーダ、１０５は
ディファレンシャルポストコーダである。１０６は非符
号化ビット復号部、１０７は符号化率４／５のパンクチ
ャー、１０８はＱＡＭデマッパー、１０９はデパーサー
である。
０は端子である。１０２は符号化ビット復号部、１０３
はデパンクチャー、１０４はビタビデコーダ、１０５は
ディファレンシャルポストコーダである。１０６は非符
号化ビット復号部、１０７は符号化率４／５のパンクチ
ャー、１０８はＱＡＭデマッパー、１０９はデパーサー
である。
【００６３】トレリスデコーダは、非符号化ビット復号
部１０６と符号化ビット復号部１０２から成る。
部１０６と符号化ビット復号部１０２から成る。
【００６４】符号化ビット復号部１０２において、ＱＡ
Ｍ復調されたＩデータおよびＱデータを端子１００およ
び端子１０１を介してそれぞれ入力し、デパンクチャー
１０３は、これらのＩデータおよびＱデータをデパンク
チャーする。ビタビデコーダ１０４は、デパンクチャー
されたＩデータＩdpおよびＱデータＱdpをビタビ復号
し、ビタビ復号されたＩデータＩv1およびＱデータ
v1と、非符号化ビットの復号に用いられるＩデータＩv2
およびＱデータＱv2を形成する。ディファレンシャルポ
ストコーダ１０５は、ビタビ復号されたＩデータＩv1お
よびＱデータＱv1から符号化ビットを差動復号する。
Ｍ復調されたＩデータおよびＱデータを端子１００およ
び端子１０１を介してそれぞれ入力し、デパンクチャー
１０３は、これらのＩデータおよびＱデータをデパンク
チャーする。ビタビデコーダ１０４は、デパンクチャー
されたＩデータＩdpおよびＱデータＱdpをビタビ復号
し、ビタビ復号されたＩデータＩv1およびＱデータ
v1と、非符号化ビットの復号に用いられるＩデータＩv2
およびＱデータＱv2を形成する。ディファレンシャルポ
ストコーダ１０５は、ビタビ復号されたＩデータＩv1お
よびＱデータＱv1から符号化ビットを差動復号する。
【００６５】非符号化ビット復号部１０６において、ビ
タビデコーダ１０４は、ビタビ復号されたＩデータＩv2
（信号レベル）およびＱデータＱv2（信号レベル）を符
号化率４／５のパンクチャー１０７に入力する。符号化
率４／５のパンクチャー１０７は、ビタビ復号されたＩ
データＩv2（信号レベル）およびＱデータＱv2（信号レ
ベル）を符号化率４／５のパンクチャド符号化する。Ｑ
ＡＭデマッパー１０８は、パンクチャド符号化されたＩ
データＩp（信号レベル）およびＱデータＱp（信号レベ
ル）をデマッピングして、非符号化ビットを形成して出
力する。
タビデコーダ１０４は、ビタビ復号されたＩデータＩv2
（信号レベル）およびＱデータＱv2（信号レベル）を符
号化率４／５のパンクチャー１０７に入力する。符号化
率４／５のパンクチャー１０７は、ビタビ復号されたＩ
データＩv2（信号レベル）およびＱデータＱv2（信号レ
ベル）を符号化率４／５のパンクチャド符号化する。Ｑ
ＡＭデマッパー１０８は、パンクチャド符号化されたＩ
データＩp（信号レベル）およびＱデータＱp（信号レベ
ル）をデマッピングして、非符号化ビットを形成して出
力する。
【００６６】こうして復号された符号化ビットと非符号
化ビットをデパーサー１０９に入力する。デパーサー１
０９は、ＩビットおよびＱビットをそれぞれ合わせ、Ｉ
シンボルおよびＱシンボルとして、端子１１０から出力
する。
化ビットをデパーサー１０９に入力する。デパーサー１
０９は、ＩビットおよびＱビットをそれぞれ合わせ、Ｉ
シンボルおよびＱシンボルとして、端子１１０から出力
する。
【００６７】図２は、図１の符号化ビット復号部１０２
におけるビタビデコーダ１０４を示すブロック図であ
る。
におけるビタビデコーダ１０４を示すブロック図であ
る。
【００６８】図２において、２００、２０６および２０
７は端子である。２０１はブランチメトリック生成部、
２０２はＡＣＳ（加算−比較−選択）部、２０３ａおよ
び２０３ｂはパスメトリック記憶部、２０４はトレース
バック処理部、２０５ａおよび２０５ｂはパスメモリで
ある。
７は端子である。２０１はブランチメトリック生成部、
２０２はＡＣＳ（加算−比較−選択）部、２０３ａおよ
び２０３ｂはパスメトリック記憶部、２０４はトレース
バック処理部、２０５ａおよび２０５ｂはパスメモリで
ある。
【００６９】図３（ａ）は、状態遷移ダイアグラムであ
る。この状態遷移ダイアグラムにおいて、Ｓ0〜Ｓ15は
状態、Ｄ4Ｄ3Ｄ2Ｄ1は、図８Ａに示す送信器７０３にお
けるトレリスエンコーダ８０４の図１２に示す各遅延器
１２０３〜１２０６の遅延情報、out1 out2／inは、図
１２に示す符号化率１／２の畳み込み符号器１２０１の
出力１出力２／入力である。ビタビデコーダ１０４は、
図３（ａ）に示す状態遷移ダイアグラムを用いてデータ
Ｉv1，Ｑv1，Ｉv2，Ｑv2を形成する。
る。この状態遷移ダイアグラムにおいて、Ｓ0〜Ｓ15は
状態、Ｄ4Ｄ3Ｄ2Ｄ1は、図８Ａに示す送信器７０３にお
けるトレリスエンコーダ８０４の図１２に示す各遅延器
１２０３〜１２０６の遅延情報、out1 out2／inは、図
１２に示す符号化率１／２の畳み込み符号器１２０１の
出力１出力２／入力である。ビタビデコーダ１０４は、
図３（ａ）に示す状態遷移ダイアグラムを用いてデータ
Ｉv1，Ｑv1，Ｉv2，Ｑv2を形成する。
【００７０】図３（ａ）の状態遷移ダイアグラムおよび
ビタビアルゴリズムを用いてデータを復号するビタビデ
コーダ１０４による処理を説明する。
ビタビアルゴリズムを用いてデータを復号するビタビデ
コーダ１０４による処理を説明する。
【００７１】図２において、端子２００から図１のデパ
ンクチャーされたＩデータＩdpまたはＱデータＱdpを入
力する。ある状態から次の状態への状態遷移には、それ
ぞれ２つのブランチがある。ブランチメトリック生成部
２０１は、各データに対する各ブランチのブランチメト
リックを生成し、ＡＣＳ部２０２に出力する。
ンクチャーされたＩデータＩdpまたはＱデータＱdpを入
力する。ある状態から次の状態への状態遷移には、それ
ぞれ２つのブランチがある。ブランチメトリック生成部
２０１は、各データに対する各ブランチのブランチメト
リックを生成し、ＡＣＳ部２０２に出力する。
【００７２】ブランチメトリックには、ユークリッド距
離（Euclidean distance）の二乗を用いる。ただし、パ
ンクチャーされたout1のデータに対応するブランチメト
リックは計算しない。
離（Euclidean distance）の二乗を用いる。ただし、パ
ンクチャーされたout1のデータに対応するブランチメト
リックは計算しない。
【００７３】次の状態への遷移はそれぞれ２つの状態か
らの遷移が考えられ、ＡＣＳ部２０２は、各ブランチの
ブランチメトリックとパスメトリック記憶部（パスメト
リック記憶部２０３ａまたは２０３ｂ）に記憶されてい
る各状態のパスメトリックを加算し、その和を比較して
小さい方を選択して、各状態の新たなパスメトリックと
する。その各状態の新たなパスメトリックを同じパスメ
トリック記憶部（パスメトリック記憶部２０３ａまたは
２０３ｂ）に記憶する。各状態の新たなパスメトリック
に対応するデータをパスメトリック記憶部と同じ番号の
パスメモリ（パスメモリ２０５ａまたは２０５ｂ）に記
憶する。
らの遷移が考えられ、ＡＣＳ部２０２は、各ブランチの
ブランチメトリックとパスメトリック記憶部（パスメト
リック記憶部２０３ａまたは２０３ｂ）に記憶されてい
る各状態のパスメトリックを加算し、その和を比較して
小さい方を選択して、各状態の新たなパスメトリックと
する。その各状態の新たなパスメトリックを同じパスメ
トリック記憶部（パスメトリック記憶部２０３ａまたは
２０３ｂ）に記憶する。各状態の新たなパスメトリック
に対応するデータをパスメトリック記憶部と同じ番号の
パスメモリ（パスメモリ２０５ａまたは２０５ｂ）に記
憶する。
【００７４】パスメモリ２０５ａまたは２０５ｂに記憶
するデータは、図３の状態遷移元のＤ4（図３の左側の
Ｄ4）の遅延情報（“０”または“１”）と、out1およ
びout2に対応する信号レベル（out1またはout2が“０”
の場合は“−７，−３，＋１，＋５”のうちのいずれか
１つ、“１”の場合は“−５，−１，＋３，＋７”のう
ちのいずれか１つ）である。ただし、パンクチャーされ
たout1のデータ（out1に対応する信号レベル）はパスメ
モリに記憶しない。
するデータは、図３の状態遷移元のＤ4（図３の左側の
Ｄ4）の遅延情報（“０”または“１”）と、out1およ
びout2に対応する信号レベル（out1またはout2が“０”
の場合は“−７，−３，＋１，＋５”のうちのいずれか
１つ、“１”の場合は“−５，−１，＋３，＋７”のう
ちのいずれか１つ）である。ただし、パンクチャーされ
たout1のデータ（out1に対応する信号レベル）はパスメ
モリに記憶しない。
【００７５】トレースバック処理部２０４は、新たなパ
スメトリックが最小である状態の生き残りパスを打ち切
りパス長で決められた時点までさかのぼり、データ
Ｉv1，Ｑ v1，Ｉv2，Ｑv2を決定し、データＩv2，Ｑv2を
端子２０６から出力し、データＩ v1，Ｑv1を端子２０７
から出力する。
スメトリックが最小である状態の生き残りパスを打ち切
りパス長で決められた時点までさかのぼり、データ
Ｉv1，Ｑ v1，Ｉv2，Ｑv2を決定し、データＩv2，Ｑv2を
端子２０６から出力し、データＩ v1，Ｑv1を端子２０７
から出力する。
【００７６】図４は、図１のディファレンシャルポスト
コーダ１０５を示す図である。図４において、４００、
４０１、４０２および４０３は端子である。
コーダ１０５を示す図である。図４において、４００、
４０１、４０２および４０３は端子である。
【００７７】ここでは、ビタビデコーダ１０４からのＩ
データＩv1（＝Ｘj）を端子４００に入力し、ビタビデ
コーダ１０４からのＱデータＱv1（＝Ｙj）を端子４０
１に入力する。ディファレンシャルポストコーダ１０５
は、下記の差動復号式（３）及び（４）（ｊは整数）に
基づいて、ＩデータおよびＱデータを差動復号する。端
子４０２および４０３から差動復号されたデータ（Ｗj
およびＺj）を出力する。
データＩv1（＝Ｘj）を端子４００に入力し、ビタビデ
コーダ１０４からのＱデータＱv1（＝Ｙj）を端子４０
１に入力する。ディファレンシャルポストコーダ１０５
は、下記の差動復号式（３）及び（４）（ｊは整数）に
基づいて、ＩデータおよびＱデータを差動復号する。端
子４０２および４０３から差動復号されたデータ（Ｗj
およびＺj）を出力する。
【００７８】 Ｗj＝Ｘj＋Ｘj-1＋Ｚj（Ｘj-1＋Ｙj-1） ……… （３） Ｚj＝Ｘj＋Ｙj＋Ｘj-1＋Ｙj-1 ……… （４） 以上のように、本発明の実施形態１によれば、符号化さ
れたデータ系列を復号した第１のデータ系列と符号化さ
れていないデータ系列の情報を含むデータ系列を復号し
た第２のデータ系列を復号するビタビデコーダを備える
ことにより、ビタビ復号したデータ系列を畳み込み符号
化（再符号化）せずに、符号化されていないデータ系列
（非符号化ビット）を復号することができる。
れたデータ系列を復号した第１のデータ系列と符号化さ
れていないデータ系列の情報を含むデータ系列を復号し
た第２のデータ系列を復号するビタビデコーダを備える
ことにより、ビタビ復号したデータ系列を畳み込み符号
化（再符号化）せずに、符号化されていないデータ系列
（非符号化ビット）を復号することができる。
【００７９】（実施形態２）図５は、本発明の誤り訂正
回路の実施形態２におけるトレリスデコーダおよびデパ
ーサーを示すブロック図である。この実施形態２におけ
るトレリスデコーダおよびデパーサーは、図１４に示す
トレリスデコーダおよびデパーサーの代わりに用いられ
るものであって、図８Ｂのトレリスデコーダ８０５の代
わりに適用される。
回路の実施形態２におけるトレリスデコーダおよびデパ
ーサーを示すブロック図である。この実施形態２におけ
るトレリスデコーダおよびデパーサーは、図１４に示す
トレリスデコーダおよびデパーサーの代わりに用いられ
るものであって、図８Ｂのトレリスデコーダ８０５の代
わりに適用される。
【００８０】図５において、５００、５０１および５１
０は端子である。５０５は符号化ビット復号部、５０６
はデパンクチャー、５０７はビタビデコーダ、５０８は
ディファレンシャルポストコーダである。５０２は非符
号化ビット復号部、５０３はＱＡＭデマッパー、５０４
は遅延器、５０９はデパーサーである。
０は端子である。５０５は符号化ビット復号部、５０６
はデパンクチャー、５０７はビタビデコーダ、５０８は
ディファレンシャルポストコーダである。５０２は非符
号化ビット復号部、５０３はＱＡＭデマッパー、５０４
は遅延器、５０９はデパーサーである。
【００８１】トレリスデコーダは、非符号化ビット復号
部５０２と符号化ビット復号部５０５から成る。
部５０２と符号化ビット復号部５０５から成る。
【００８２】符号化ビット復号部５０５において、ＱＡ
Ｍ復調されたＩデータおよびＱデータを端子５００およ
び端子５０１を介してそれぞれ入力する。デパンクチャ
ー５０６は、これらのＩデータおよびＱデータをデパン
クチャーする。ビタビデコーダ５０７は、デパンクチャ
ーされたＩデータＩdpおよびＱデータＱdpをビタビ復号
して、ビタビ復号されたＩデータＩvおよびＱデータＱv
を形成する。ディファレンシャルポストコーダ５０８
は、ビタビ復号されたＩデータＩvおよびＱデータＱvを
差動復号して、符号化ビットを形成する。
Ｍ復調されたＩデータおよびＱデータを端子５００およ
び端子５０１を介してそれぞれ入力する。デパンクチャ
ー５０６は、これらのＩデータおよびＱデータをデパン
クチャーする。ビタビデコーダ５０７は、デパンクチャ
ーされたＩデータＩdpおよびＱデータＱdpをビタビ復号
して、ビタビ復号されたＩデータＩvおよびＱデータＱv
を形成する。ディファレンシャルポストコーダ５０８
は、ビタビ復号されたＩデータＩvおよびＱデータＱvを
差動復号して、符号化ビットを形成する。
【００８３】非符号化ビット復号部５０２において、Ｑ
ＡＭ復調されたＩデータおよびＱデータをＱＡＭデマッ
パー５０３に入力する。ＱＡＭデマッパー５０３は、Ｉ
データおよびＱデータに基づいて、デマッピングを行
い、非符号化ビットを形成する。遅延器５０４は、復号
された非符号化ビットを遅延する。
ＡＭ復調されたＩデータおよびＱデータをＱＡＭデマッ
パー５０３に入力する。ＱＡＭデマッパー５０３は、Ｉ
データおよびＱデータに基づいて、デマッピングを行
い、非符号化ビットを形成する。遅延器５０４は、復号
された非符号化ビットを遅延する。
【００８４】こうして復号された符号化ビットと非符号
化ビットをデパーサー５０９に入力する。デパーサー５
０９は、ＩビットおよびＱビットをそれぞれ合わせ、Ｉ
シンボルおよびＱシンボルとして、端子５１０から出力
する。
化ビットをデパーサー５０９に入力する。デパーサー５
０９は、ＩビットおよびＱビットをそれぞれ合わせ、Ｉ
シンボルおよびＱシンボルとして、端子５１０から出力
する。
【００８５】図６（ａ），（ｂ），（ｃ）は、図５のＱ
ＡＭデマッパー５０３における６４ＱＡＭ符号点の配置
を説明するための図である。
ＡＭデマッパー５０３における６４ＱＡＭ符号点の配置
を説明するための図である。
【００８６】ＱＡＭデマッパー５０３においては、図６
（ａ）のように６４ＱＡＭ符号点が配置され、縦軸のＱ
データ及び横軸のＩデータに対応する非符号化ビットが
導出される。図６（ｂ）に示すように、符号点は、（Ｉ
ビット，Ｑビット）＝（C(1)C(2) C(3)，C(4) C(5) C
(6)）である。C(1)、C(2)、C(4)およびC(5)は非符号化
ビット、C(3)およびC(6)は符号化ビットである（図９参
照）。図６（ｃ）に示すように、符号化ビットC(3)およ
びC(6)は、“０”と“１”の組み合わせにより、●、
■、□、◎の４つに分類でき、“０”は“−７，−３，
＋１，＋５”の信号レベルに対応し、“１”は“−５，
−１，＋３，＋７”の信号レベルに対応する。図６
（ａ）の６４ＱＡＭ符号点の配置を参照して、Ｉデータ
及びＱデータに対応するＩビット及びＱビットを求め、
これらのＩビット及びＱビットから非符号化ビットを抽
出して出力する。
（ａ）のように６４ＱＡＭ符号点が配置され、縦軸のＱ
データ及び横軸のＩデータに対応する非符号化ビットが
導出される。図６（ｂ）に示すように、符号点は、（Ｉ
ビット，Ｑビット）＝（C(1)C(2) C(3)，C(4) C(5) C
(6)）である。C(1)、C(2)、C(4)およびC(5)は非符号化
ビット、C(3)およびC(6)は符号化ビットである（図９参
照）。図６（ｃ）に示すように、符号化ビットC(3)およ
びC(6)は、“０”と“１”の組み合わせにより、●、
■、□、◎の４つに分類でき、“０”は“−７，−３，
＋１，＋５”の信号レベルに対応し、“１”は“−５，
−１，＋３，＋７”の信号レベルに対応する。図６
（ａ）の６４ＱＡＭ符号点の配置を参照して、Ｉデータ
及びＱデータに対応するＩビット及びＱビットを求め、
これらのＩビット及びＱビットから非符号化ビットを抽
出して出力する。
【００８７】以上のように、本発明の実施形態２によれ
ば、復調されたデータ系列から符号化されていないデー
タ系列を復号するデマッパーを備えることにより、ビタ
ビ復号したデータ系列を畳み込み符号化（再符号化）せ
ずに、符号化されていないデータ系列（非符号化ビッ
ト）を復号することができる。
ば、復調されたデータ系列から符号化されていないデー
タ系列を復号するデマッパーを備えることにより、ビタ
ビ復号したデータ系列を畳み込み符号化（再符号化）せ
ずに、符号化されていないデータ系列（非符号化ビッ
ト）を復号することができる。
【００８８】なお、本発明は、上記各実施形態１および
２に限定されるものでなく、多様に変形することが可能
である。
２に限定されるものでなく、多様に変形することが可能
である。
【００８９】例えば、上記各実施形態１および２では、
ビタビデコーダとして、トレースバック処理部を用いた
が、トレースバック処理部の代わりにレジスタ交換処理
部を用いてもよい。
ビタビデコーダとして、トレースバック処理部を用いた
が、トレースバック処理部の代わりにレジスタ交換処理
部を用いてもよい。
【００９０】また、ブランチメトリックとして、ユーク
リッド距離の二乗を用いたが、ユークリッド距離の絶対
値などでもよい。ブランチメトリック生成部において、
パンクチャーされたout1のデータに対応するブランチメ
トリックは計算しないとしたが、パンクチャーされたou
t1のデータに対応するブランチメトリックを定数（例え
ば、１）としてもよい。
リッド距離の二乗を用いたが、ユークリッド距離の絶対
値などでもよい。ブランチメトリック生成部において、
パンクチャーされたout1のデータに対応するブランチメ
トリックは計算しないとしたが、パンクチャーされたou
t1のデータに対応するブランチメトリックを定数（例え
ば、１）としてもよい。
【００９１】また、６４ＱＡＭの場合について説明した
が、２５６ＱＡＭなどの他の方式の場合でも同様にして
復号できる。
が、２５６ＱＡＭなどの他の方式の場合でも同様にして
復号できる。
【００９２】さらに、差動符号化／復号およびパンクチ
ャド符号化／復号の両方を備える場合について説明した
が、差動符号化／復号およびパンクチャド符号化／復号
のどちらか一方を省略したり、あるいは両方を省略した
場合でも、本願発明を適用して、上記実施形態と同様に
符号化及び復号を行うことができる。すなわち、送信側
で、トレリス符号化及び２次元のｍ値へのマッピングが
少なくとも行われ、受信側で、最尤復号及びデマッパー
が少なくとも行われる場合には、本発明を適用すること
ができる。
ャド符号化／復号の両方を備える場合について説明した
が、差動符号化／復号およびパンクチャド符号化／復号
のどちらか一方を省略したり、あるいは両方を省略した
場合でも、本願発明を適用して、上記実施形態と同様に
符号化及び復号を行うことができる。すなわち、送信側
で、トレリス符号化及び２次元のｍ値へのマッピングが
少なくとも行われ、受信側で、最尤復号及びデマッパー
が少なくとも行われる場合には、本発明を適用すること
ができる。
【００９３】
【発明の効果】以上のように、本発明は、符号化された
データ系列を復号した第１のデータ系列と符号化されて
いないデータ系列の情報を含むデータ系列を復号した第
２のデータ系列を復号するビタビデコーダ、または復調
されたデータ系列から符号化されていないデータ系列を
復号するデマッパーを備えることにより、ビタビ復号し
たデータ系列を畳み込み符号化（再符号化）せずに、符
号化されていないデータ系列（非符号化ビット）を復号
することができる誤り訂正回路を実現できるものであ
る。
データ系列を復号した第１のデータ系列と符号化されて
いないデータ系列の情報を含むデータ系列を復号した第
２のデータ系列を復号するビタビデコーダ、または復調
されたデータ系列から符号化されていないデータ系列を
復号するデマッパーを備えることにより、ビタビ復号し
たデータ系列を畳み込み符号化（再符号化）せずに、符
号化されていないデータ系列（非符号化ビット）を復号
することができる誤り訂正回路を実現できるものであ
る。
【図１】本発明の誤り訂正回路の実施形態１におけるト
レリスデコーダおよびデパーサーを示すブロック図であ
る。
レリスデコーダおよびデパーサーを示すブロック図であ
る。
【図２】図１の符号化ビット復号部におけるビタビデコ
ーダを示すブロック図である。
ーダを示すブロック図である。
【図３】（ａ）は本発明に係る状態遷移ダイアグラムを
示す図、（ｂ）は本発明に係るout1，out2と信号レベル
の関係を示す表である。
示す図、（ｂ）は本発明に係るout1，out2と信号レベル
の関係を示す表である。
【図４】図１のディファレンシャルポストコーダを示す
図である。
図である。
【図５】本発明の誤り訂正回路の実施形態２におけるト
レリスデコーダおよびデパーサーを示すブロック図であ
る。
レリスデコーダおよびデパーサーを示すブロック図であ
る。
【図６】（ａ）は本発明に係る６４ＱＡＭ符号点の配置
を示す図、（ｂ）は本発明に係る符号点を示す図、
（ｃ）は本発明に係る符号化ビットC(3)およびC(6)を示
す表である。
を示す図、（ｂ）は本発明に係る符号点を示す図、
（ｃ）は本発明に係る符号化ビットC(3)およびC(6)を示
す表である。
【図７】従来のデジタルＣＡＴＶの送信機および受信機
の構成を示すブロック図である。
の構成を示すブロック図である。
【図８Ａ】図７の送信機における誤り訂正符号化部を示
すブロック図である。
すブロック図である。
【図８Ｂ】図７の受信機における誤り訂正復号部を示す
ブロック図である。
ブロック図である。
【図９】図８Ａの誤り訂正符号化部におけるパーサー、
トレリスエンコーダ、およびＱＡＭマッパーを示すブロ
ック図である。
トレリスエンコーダ、およびＱＡＭマッパーを示すブロ
ック図である。
【図１０】図９のパーサーの処理を示す図である。
【図１１】図９のディファレンシャルプリコーダを示す
図である。
図である。
【図１２】図９の符号化率１／２の畳み込み符号器およ
び符号化率４／５のパンクチャーを示すブロック図であ
る。
び符号化率４／５のパンクチャーを示すブロック図であ
る。
【図１３】（ａ）は図９のＱＡＭマッパーにおける６４
ＱＡＭ符号点の配置を示す図、（ｂ）は図９のＱＡＭマ
ッパーにおける符号点を示す図、（ｃ）は図９のＱＡＭ
マッパーにおける符号化ビットC(3)およびC(6)を示す表
である。
ＱＡＭ符号点の配置を示す図、（ｂ）は図９のＱＡＭマ
ッパーにおける符号点を示す図、（ｃ）は図９のＱＡＭ
マッパーにおける符号化ビットC(3)およびC(6)を示す表
である。
【図１４】図８Ｂのトレリスデコーダおよびデパーサー
を示すブロック図である。
を示すブロック図である。
１００、１０１ 端子 １０２ 符号化ビット復号部 １０３ デパンクチャー １０４ ビタビデコーダ １０５ ディファレンシャルポストコーダ １０６ 非符号化ビット復号部 １０７ 符号化率４／５のパンクチャー １０８ ＱＡＭデマッパー １０９ デパーサー １１０ 端子 ２００ 端子 ２０１ ブランチメトリック生成部 ２０２ ＡＣＳ（加算−比較−選択）部 ２０３ａ、２０３ｂ パスメトリック記憶部 ２０４ トレースバック処理部 ２０５ａ、２０５ｂ パスメモリ ２０６、２０７ 端子 ４００〜４０３ 端子 ５００、５０１ 端子 ５０２ 非符号化ビット復号部 ５０３ ＱＡＭデマッパー ５０４ 遅延器 ５０５ 符号化ビット復号部 ５０６ デパンクチャー ５０７ ビタビデコーダ ５０８ ディファレンシャルポストコーダ ５０９ デパーサー ５１０ 端子 ７００ 端子 ７０１ 送信機 ７０２ ＭＰＥＧフレーム化部（送信機側） ７０３ 誤り訂正符号化部 ７０４ ＱＡＭ変調部 ７０５ 伝送路 ７０６ 受信機 ７０７ ＱＡＭ復調部 ７０８ 誤り訂正復号部 ７０９ ＭＰＥＧフレーム化部（受信機側） ７１０ 端子 ８００ 端子 ８０１ リードソロモンエンコーダ ８０２ インターリーバー ８０３ ランダマイザー ８０４ トレリスエンコーダ ８０５ トレリスデコーダ ８０６ デランダマイザー ８０７ デインターリーバー ８０８ リードソロモンデコーダ ８０９ 端子 ９００ 端子 ９０１ パーサー ９０２ 非符号化部 ９０３ 符号化部 ９０４ ディファレンシャルプリコーダ ９０５、９０６ 符号化率１／２の畳み込み符号器およ
び符号化率４／５のパンクチャー ９０７ ＱＡＭマッパー ９０８、９０９ 端子 １０００、１００１ リードソロモン符号化され、イン
ターリーブされ、ランダム化された７ビットのデータ
（Ｉシンボル） １００２、１００３ リードソロモン符号化され、イン
ターリーブされ、ランダム化された７ビットのデータ
（Ｑシンボル） １００４ 非符号化ビット １００５ 非符号化ビット（下位３ビット）および符号
化ビット（上位４ビット） １００６ 非符号化ビット １００７ 非符号化ビット １００８ 符号化ビット １２００ 端子 １２０１ 符号化率１／２の畳み込み符号器 １２０２ 加算器（modulo 2） １２０３〜１２０６ 遅延器 １２０７ 加算器（modulo 2） １２０８ 符号化率４／５のパンクチャー １２０９〜１２１１ 端子 １４００、１４０１ 端子 １４０２ 非符号化ビット復号部 １４０３ 領域判定部 １４０４ 遅延器 １４０５ 符号化率１／２の畳み込み符号器 １４０６ 符号化率４／５のパンクチャー １４０７ 選択部 １４０８ 符号化ビット復号部 １４０９ デパンクチャー １４１０ ビタビデコーダ １４１１ ディファレンシャルポストコーダ １４１２ デパーサー １４１３ 端子
び符号化率４／５のパンクチャー ９０７ ＱＡＭマッパー ９０８、９０９ 端子 １０００、１００１ リードソロモン符号化され、イン
ターリーブされ、ランダム化された７ビットのデータ
（Ｉシンボル） １００２、１００３ リードソロモン符号化され、イン
ターリーブされ、ランダム化された７ビットのデータ
（Ｑシンボル） １００４ 非符号化ビット １００５ 非符号化ビット（下位３ビット）および符号
化ビット（上位４ビット） １００６ 非符号化ビット １００７ 非符号化ビット １００８ 符号化ビット １２００ 端子 １２０１ 符号化率１／２の畳み込み符号器 １２０２ 加算器（modulo 2） １２０３〜１２０６ 遅延器 １２０７ 加算器（modulo 2） １２０８ 符号化率４／５のパンクチャー １２０９〜１２１１ 端子 １４００、１４０１ 端子 １４０２ 非符号化ビット復号部 １４０３ 領域判定部 １４０４ 遅延器 １４０５ 符号化率１／２の畳み込み符号器 １４０６ 符号化率４／５のパンクチャー １４０７ 選択部 １４０８ 符号化ビット復号部 １４０９ デパンクチャー １４１０ ビタビデコーダ １４１１ ディファレンシャルポストコーダ １４１２ デパーサー １４１３ 端子
フロントページの続き Ｆターム(参考） 5C059 MA00 ME00 RD03 RD05 RD07 RF09 SS02 UA02 UA05 UA38 5J065 AA01 AB01 AC02 AD10 AD11 AE06 AG05 AG06 AH02 AH06 AH07 AH09 AH15 AH23 5K004 AA08 JA03
Claims (21)
- 【請求項１】 入力ａ（ａは整数）ビットのデータ系列
のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ−
ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳
み込み符号化し、前記畳み込み符号化したビットと前記
符号化していないｂビットを符号化率ｋ3／ｎ3（ｋ3、
ｎ3は整数）のトレリス符号化し、前記トレリス符号化
したｃ（ｃは整数）ビットを、２次元のｍ（ｍは整数）
値のデータ系列にマッピングし、前記２次元ｍ値のデー
タ系列を復号する誤り訂正回路であって、 前記２次元ｍ値のデータ系列を最尤復号する手段と、 前記最尤復号された第２のデータ系列をデマッパーする
手段とを具備することを特徴とする誤り訂正回路。 - 【請求項２】 入力ａ（ａは整数）ビットのデータ系列
のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ−
ｂ）ビットを差動符号化し、前記差動符号化したビット
を符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符号
化し、前記畳み込み符号化したビットと前記符号化して
いないｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）
のトレリス符号化し、前記トレリス符号化したｃ（ｃは
整数）ビットを、２次元のｍ（ｍは整数）値のデータ系
列にマッピングし、前記２次元ｍ値のデータ系列を復号
する誤り訂正回路であって、 前記２次元ｍ値のデータ系列を最尤復号する手段と、 前記最尤復号された第１のデータ系列を差動復号する手
段と、 前記最尤復号された第２のデータ系列をデマッパーする
手段とを具備することを特徴とする誤り訂正回路。 - 【請求項３】 入力ａ（ａは整数）ビットのデータ系列
のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ−
ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳
み込み符号化し、前記畳み込み符号化したビットを符号
化率ｋ2／ｎ2（ｋ2、ｎ2は整数）のパンクチャド符号化
し、前記パンクチャド符号化したビットと前記符号化し
ていないｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整
数）のトレリス符号化し、前記トレリス符号化したｃ
（ｃは整数）ビットを、２次元のｍ（ｍは整数）値のデ
ータ系列にマッピングし、前記２次元ｍ値のデータ系列
を復号する誤り訂正回路であって、 前記２次元ｍ値のデータ系列をデパンクチャーする手段
と、 前記デパンクチャーされたデータ系列を最尤復号する手
段と、 前記最尤復号された第２のデータ系列を符号化率ｋ2／
ｎ2のパンクチャド符号化する手段と、 前記最尤復号された第２のデータ系列を符号化率ｋ2／
ｎ2のパンクチャド符号化したデータ系列をデマッパー
する手段とを具備することを特徴とする誤り訂正回路。 - 【請求項４】 入力ａ（ａは整数）ビットのデータ系列
のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ−
ｂ）ビットを差動符号化し、 前記差動符号化したビットを符号化率ｋ1／ｎ1（ｋ1、
ｎ1は整数）の畳み込み符号化し、 前記畳み込み符号化したビットを符号化率ｋ2／ｎ2（ｋ
2、ｎ2は整数）のパンクチャド符号化し、 前記パンクチャド符号化したビットと前記符号化してい
ないｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）の
トレリス符号化し、 前記トレリス符号化したｃ（ｃは整数）ビットを、２次
元のｍ（ｍは整数）値のデータ系列にマッピングし、 前記２次元ｍ値のデータ系列を復号する誤り訂正回路で
あって、 前記２次元ｍ値のデータ系列をデパンクチャーする手段
と、 前記デパンクチャーされたデータ系列を最尤復号する手
段と、 前記最尤復号された第１のデータ系列を差動復号する手
段と、 前記最尤復号された第２のデータ系列を符号化率ｋ2／
ｎ2のパンクチャド符号化する手段と、 前記最尤復号された第２のデータ系列を符号化率ｋ2／
ｎ2のパンクチャド符号化したデータ系列をデマッパー
する手段とを具備することを特徴とする誤り訂正回路。 - 【請求項５】 前記最尤復号する手段は、 ブランチメトリックを生成する手段と、 加算、比較及び選択する手段と、 ｉ（ｉは整数）個の異なるパスメトリックを記憶する手
段と、 ｉ個の異なるパスメモリと、 符号化されたデータ系列を復号した第１のデータ系列と
符号化されていないデータ系列の情報を含むデータ系列
を復号した第２のデータ系列を出力するトレースバック
処理部とを具備してなることを特徴とする請求項１乃至
４のいずれかに記載の誤り訂正回路。 - 【請求項６】 前記最尤復号する手段は、 ブランチメトリックを生成する手段と、 加算、比較及び選択する手段と、 ｉ（ｉは整数）個の異なるパスメトリックを記憶する手
段と、 ｉ個の異なるパスメモリと、 符号化されたデータ系列を復号した第１のデータ系列と
符号化されていないデータ系列の情報を含むデータ系列
を復号した第２のデータ系列を出力するレジスタ交換処
理部とを具備してなることを特徴とする請求項１乃至４
のいずれかに記載の誤り訂正回路。 - 【請求項７】 データ系列を最尤復号する手段を備える
誤り訂正回路であって、 前記最尤復号する手段は、 ブランチメトリックを生成する手段と、 加算、比較及び選択する手段と、 ｉ（ｉは整数）個の異なるパスメトリックを記憶する手
段と、 ｉ個の異なるパスメモリと、 符号化されたデータ系列を復号した第１のデータ系列と
符号化されていないデータ系列の情報を含むデータ系列
を復号した第２のデータ系列を出力するトレースバック
処理部とを具備してなることを特徴とする誤り訂正回
路。 - 【請求項８】 データ系列を最尤復号する手段を備える
誤り訂正回路であって、 前記最尤復号する手段は、 ブランチメトリックを生成する手段と、 加算、比較及び選択する手段と、 ｉ（ｉは整数）個の異なるパスメトリックを記憶する手
段と、 ｉ個の異なるパスメモリと、 符号化されたデータ系列を復号した第１のデータ系列と
符号化されていないデータ系列の情報を含むデータ系列
を復号した第２のデータ系列を出力するレジスタ交換処
理部とを具備してなることを特徴とする誤り訂正回路。 - 【請求項９】 入力ａ（ａは整数）ビットのデータ系列
のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ−
ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳
み込み符号化し、前記畳み込み符号化したビットと前記
符号化していないｂビットを符号化率ｋ3／ｎ3（ｋ3、
ｎ3は整数）のトレリス符号化し、前記トレリス符号化
したｃ（ｃは整数）ビットを、２次元のｍ（ｍは整数）
値のデータ系列にマッピングし、前記２次元ｍ値のデー
タ系列を復号する誤り訂正回路であって、 前記２次元ｍ値のデータ系列を最尤復号する手段と、 前記２次元ｍ値のデータ系列をデマッパーする手段と、 前記デマッパーされたデータ系列を遅延する手段とを具
備することを特徴とする誤り訂正回路。 - 【請求項１０】 入力ａ（ａは整数）ビットのデータ系
列のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ
−ｂ）ビットを差動符号化し、前記差動符号化したビッ
トを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符
号化し、前記畳み込み符号化したビットと前記符号化し
ていないｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整
数）のトレリス符号化し、前記トレリス符号化したｃ
（ｃは整数）ビットを、２次元のｍ（ｍは整数）値のデ
ータ系列にマッピングし、前記２次元ｍ値のデータ系列
を復号する誤り訂正回路であって、 前記２次元ｍ値のデータ系列を最尤復号する手段と、 前記最尤復号されたデータ系列を差動復号する手段と、 前記２次元ｍ値のデータ系列をデマッパーする手段と、 前記デマッパーされたデータ系列を遅延する手段とを具
備することを特徴とする誤り訂正回路。 - 【請求項１１】 入力ａ（ａは整数）ビットのデータ系
列のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ
−ｂ）ビットを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の
畳み込み符号化し、前記畳み込み符号化したビットを符
号化率ｋ2／ｎ2（ｋ2、ｎ2は整数）のパンクチャド符号
化し、前記パンクチャド符号化したビットと前記符号化
していないｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整
数）のトレリス符号化し、前記トレリス符号化したｃ
（ｃは整数）ビットを、２次元のｍ（ｍは整数）値のデ
ータ系列にマッピングし、前記２次元ｍ値のデータ系列
を復号する誤り訂正回路であって、 前記２次元ｍ値のデータ系列をデパンクチャーする手段
と、 前記デパンクチャーされたデータ系列を最尤復号する手
段と、 前記２次元ｍ値のデータ系列をデマッパーする手段と、 前記デマッパーされたデータ系列を遅延する手段とを具
備することを特徴とする誤り訂正回路。 - 【請求項１２】 入力ａ（ａは整数）ビットのデータ系
列のうちのｂ（ｂは整数）ビットを符号化ぜずに、（ａ
−ｂ）ビットを差動符号化し、前記差動符号化したビッ
トを符号化率ｋ1／ｎ1（ｋ1、ｎ1は整数）の畳み込み符
号化し、前記畳み込み符号化したビットを符号化率ｋ2
／ｎ2（ｋ2、ｎ2は整数）のパンクチャド符号化し、前
記パンクチャド符号化したビットと前記符号化していな
いｂビットを符号化率ｋ3／ｎ3（ｋ3、ｎ3は整数）のト
レリス符号化し、前記トレリス符号化したｃ（ｃは整
数）ビットを、２次元のｍ（ｍは整数）値のデータ系列
にマッピングし、前記２次元ｍ値のデータ系列を復号す
る誤り訂正回路であって、 前記２次元ｍ値のデータ系列をデパンクチャーする手段
と、 前記デパンクチャーされたデータ系列を最尤復号する手
段と、 前記最尤復号されたデータ系列を差動復号する手段と、 前記２次元ｍ値のデータ系列をデマッパーする手段と、 前記デマッパーされたデータ系列を遅延する手段とを具
備することを特徴とする誤り訂正回路。 - 【請求項１３】 前記最尤復号する手段は、ビタビアル
ゴリズムを用いて復号を行うことを特徴とする請求項１
乃至１２のいずれかに記載の誤り訂正回路。 - 【請求項１４】 前記ａは、２８又は３８である請求項
１乃至４及び９乃至１２のいずれかに記載の誤り訂正回
路。 - 【請求項１５】 前記ｂは、２０又は３０である請求項
１乃至４及び９乃至１２のいずれかに記載の誤り訂正回
路。 - 【請求項１６】 前記ｃは、３０又は４０である請求項
１乃至４及び９乃至１２のいずれかに記載の誤り訂正回
路。 - 【請求項１７】 前記ｋ1／ｎ1は、１／２である請求項
１乃至４及び９乃至１２のいずれかに記載の誤り訂正回
路。 - 【請求項１８】 前記ｋ2／ｎ2は、４／５である請求項
３、４、１１及び１２のいずれかに記載の誤り訂正回
路。 - 【請求項１９】 前記ｋ3／ｎ3は、１４／１５又は１９
／２０である請求項１乃至４及び９乃至１２のいずれか
に記載の誤り訂正回路。 - 【請求項２０】 前記ｍは、６４又は２５６である請求
項１乃至４及び９乃至１２のいずれかに記載の誤り訂正
回路。 - 【請求項２１】 前記ｉは、２である請求項５乃至８の
いずれかに記載の誤り訂正回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20236498A JP2000036763A (ja) | 1998-07-16 | 1998-07-16 | 誤り訂正回路 |
| US09/311,394 US6738949B2 (en) | 1998-05-13 | 1999-05-13 | Error correction circuit and error correction method |
| US10/772,611 US20040158798A1 (en) | 1998-05-13 | 2004-02-05 | Error correction circuit and error correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20236498A JP2000036763A (ja) | 1998-07-16 | 1998-07-16 | 誤り訂正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000036763A true JP2000036763A (ja) | 2000-02-02 |
Family
ID=16456290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20236498A Withdrawn JP2000036763A (ja) | 1998-05-13 | 1998-07-16 | 誤り訂正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000036763A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090856A1 (ja) * | 2005-02-24 | 2006-08-31 | Kyocera Corporation | 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム |
| JP2014050040A (ja) * | 2012-09-03 | 2014-03-17 | Nippon Hoso Kyokai <Nhk> | 時空間トレリス符号化ｍｉｍｏ送信装置及び受信装置 |
| KR20150093184A (ko) * | 2012-12-03 | 2015-08-17 | 퀄컴 인코포레이티드 | Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치 |
-
1998
- 1998-07-16 JP JP20236498A patent/JP2000036763A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090856A1 (ja) * | 2005-02-24 | 2006-08-31 | Kyocera Corporation | 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム |
| JP2006237938A (ja) * | 2005-02-24 | 2006-09-07 | Kyocera Corp | 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム |
| JP4610370B2 (ja) * | 2005-02-24 | 2011-01-12 | 京セラ株式会社 | 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム |
| JP2014050040A (ja) * | 2012-09-03 | 2014-03-17 | Nippon Hoso Kyokai <Nhk> | 時空間トレリス符号化ｍｉｍｏ送信装置及び受信装置 |
| KR20150093184A (ko) * | 2012-12-03 | 2015-08-17 | 퀄컴 인코포레이티드 | Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치 |
| KR101692899B1 (ko) | 2012-12-03 | 2017-01-04 | 퀄컴 인코포레이티드 | Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738949B2 (en) | Error correction circuit and error correction method | |
| JP3179060B2 (ja) | 情報データ多重化伝送システムとその多重化装置及び分離装置 | |
| US6269129B1 (en) | 64/256 quadrature amplitude modulation trellis coded modulation decoder | |
| Thomos et al. | Wireless image transmission using turbo codes and optimal unequal error protection | |
| Martinian et al. | Burst erasure correction codes with low decoding delay | |
| KR100773448B1 (ko) | 로버스트 디지털 통신 시스템 | |
| KR100524961B1 (ko) | 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법 | |
| JP5116683B2 (ja) | アウタエンコーダ及びその方法 | |
| US7783963B2 (en) | Decoding a concatenated convolutional-encoded and block encoded signal | |
| KR100794791B1 (ko) | 터보 스트림 처리 장치 및 그 방법 | |
| US6233712B1 (en) | Apparatus and method for recovering information bits from a 64/256-quadrature amplitude modulation treliss coded modulation decoder | |
| US20100017689A1 (en) | Vsb transmission system | |
| US20080010582A1 (en) | System and method for variable forward error correction (fec) protection | |
| US20020146074A1 (en) | Unequal error protection of variable-length data packets based on recursive systematic convolutional coding | |
| JP5205269B2 (ja) | デジタル放送システム及びその方法 | |
| TW200836491A (en) | Apparatus and method for determining a detected punctured position in punctured convolutional codes | |
| EP1119109A1 (en) | Bandwidth-efficient concatenated trellis-coded modulation decoder and decoding method thereof | |
| Chou et al. | Turbo coded trellis-based constructions for data embedding: channel coding with side information | |
| JP2000036763A (ja) | 誤り訂正回路 | |
| US7570699B2 (en) | QAM symbol mapping method and apparatus for downstream transmission of a cable modem | |
| WO2002067429A2 (en) | System and method for enhanced error correction in trellis decoding | |
| JPH0832632A (ja) | 伝送方式及びその装置 | |
| JP3244121B2 (ja) | 復号装置 | |
| JP2006173724A (ja) | トレリス又はターボトレリス符号化変調方式における復号方法及び復号装置 | |
| Adeyemo et al. | Investigation of the Effectiveness of Turbo Code in Wireless System over Rician Channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |