JP2000032356A - Ccd image pickup device - Google Patents

Ccd image pickup device

Info

Publication number
JP2000032356A
JP2000032356A JP10202079A JP20207998A JP2000032356A JP 2000032356 A JP2000032356 A JP 2000032356A JP 10202079 A JP10202079 A JP 10202079A JP 20207998 A JP20207998 A JP 20207998A JP 2000032356 A JP2000032356 A JP 2000032356A
Authority
JP
Japan
Prior art keywords
vertical
register
ccd
read
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10202079A
Other languages
Japanese (ja)
Other versions
JP4174860B2 (en
Inventor
Hiroaki Tanaka
弘明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20207998A priority Critical patent/JP4174860B2/en
Publication of JP2000032356A publication Critical patent/JP2000032356A/en
Application granted granted Critical
Publication of JP4174860B2 publication Critical patent/JP4174860B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To correct a signal shading when a sweep out transfer is performed and to make it a fixed value by performing read-out of the picture element signal and transfer of a read picture element signal by vertical and horizontal registers after an empty transfer of the vertical and horizontal registers is performed at the beginning of a picture element read-out period of term. SOLUTION: This device has a photoelectric conversion part PEC, a CCD imaging device 1, a CCD driving circuit 2 and a mechanical shutter. In this device, at the beginning of a picture element read-out period of term in which the mechanical shutter is in a closed state after an exposure period of term in which the mechanical shutter is in an open state, an empty transfer of a vertical register VR and a horizontal register HR is performed for more than one vertical cycle period of time. Then, after that, the CCD imaging device 1 is controlled by the CCD driving circuit 2 so as to perform reading of a picture element signal from plural photoelectric conversion part PEC and transfer the picture element signal read out by the vertical register VR and the horizontal register HR.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はインターライン転送
方式のCCD撮像素子及びメカニカルシャッタ、液晶シ
ャッタ等の遮光手段を有するCCD撮像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CCD image pickup device of an interline transfer system and a CCD image pickup device having a light shielding means such as a mechanical shutter and a liquid crystal shutter.

【0002】[0002]

【従来の技術】先ず、図3を参照して、IT方式(イン
ターライン転送方式)のCCD(電荷結合デバイス)撮
像素子を用いたCCD撮像装置について説明する。1は
IT方式のCCD撮像素子、2はCCD撮像素子1を駆
動するCCD駆動回路である。CCD撮像素子1は、イ
メージ部を構成する被写体像が投影されるマトリックス
状に配された多数の光電変換部(フォトダイオードから
構成される)PEC及び各列の光電変換部PECより1
フィールド期間の受光によって得られた画素信号が、垂
直ブランキング期間毎にそれぞれ一斉に転送されて読み
出されるそれぞれアルミニウム薄膜で遮光された各列の
垂直レジスタVR(それぞれ多段のCCDから構成され
るている)と、各列の垂直レジスタVRからのライン毎
の画素信号が水平ブランキング期間毎に転送される1個
の水平レジスタHR(多段のCCDから構成されるてい
る)から構成され、水平レジスタHRからフィールド毎
の映像信号が出力される。
2. Description of the Related Art First, with reference to FIG. 3, a CCD image pickup apparatus using an IT (interline transfer type) CCD (charge coupled device) image pickup device will be described. Reference numeral 1 denotes a CCD imaging device of an IT system, and reference numeral 2 denotes a CCD driving circuit that drives the CCD imaging device 1. The CCD image pickup device 1 is composed of a large number of photoelectric conversion units (composed of photodiodes) PEC arranged in a matrix on which a subject image forming an image unit is projected, and one column of photoelectric conversion units PEC.
The pixel signals obtained by the light reception in the field period are simultaneously transferred and read in each of the vertical blanking periods, and are read out from each column of vertical registers VR (each of which is composed of multi-stage CCDs) shielded by an aluminum thin film. ) And one horizontal register HR (comprising a multistage CCD) in which pixel signals for each line from the vertical register VR of each column are transferred for each horizontal blanking period. Output a video signal for each field.

【0003】この図1のCCD撮像装置では、図示を省
略するも、被写体よりの光が、対物レンズ、アイリス及
びメカニカルシャッタ(液晶シャッタ等の他の遮光手段
も可能である)を通じて、CCD撮像素子1の受光面に
照射されるようになされている。メカニカルシャッタは
システム制御装置(CPUが内蔵されている)によって
制御される。上述のCCD駆動回路2も、このシステム
制御装置によって制御される。
In the CCD image pickup apparatus shown in FIG. 1, although not shown, light from a subject passes through an objective lens, an iris, and a mechanical shutter (other light shielding means such as a liquid crystal shutter can be used). One light receiving surface is irradiated. The mechanical shutter is controlled by a system control device (with a built-in CPU). The above-described CCD drive circuit 2 is also controlled by this system controller.

【0004】尚、このCCD撮像素子では、フィールド
読み出しが採用されており、各列の光電変換部PECの
連続する2つの画素信号が、垂直レジスタVRの1段の
CCDに転送される。従って、各列の光電変換部PEC
がR個あれば、垂直レジスタVRのCCDの段数はR/
2となる。この場合、各列の光電変換部PECの連続す
る2つの画素信号は、奇数フィールド及び偶数フィール
ドで、その組み合わせが変更される。勿論、フレーム読
み出しも可能である。
In this CCD image pickup device, field readout is adopted, and two consecutive pixel signals of the photoelectric conversion unit PEC of each column are transferred to a single stage CCD of the vertical register VR. Therefore, the photoelectric conversion units PEC of each column
Is R, the number of CCD stages of the vertical register VR is R /
It becomes 2. In this case, the combination of two consecutive pixel signals of the photoelectric conversion unit PEC in each column is changed in an odd field and an even field. Of course, frame reading is also possible.

【0005】次に、図4を参照して、IT方式のCCD
撮像素子における暗信号について説明する。図4AのV
φは、垂直レジスタVRに関するクロックを示し、この
クロックVφは、各列の光電変換部PECから各列の垂
直レジスタVRへの画素信号の読み出しクロックRCK
と、各列の垂直レジスタVRに蓄積された画素信号を、
水平ブランキング期間毎に水平レジスタHRに向かって
ラインシフトする垂直転送クロックVTCKからなる。
[0005] Next, referring to FIG.
A dark signal in the image sensor will be described. V in FIG. 4A
φ indicates a clock related to the vertical register VR, and this clock Vφ is a read clock RCK of a pixel signal from the photoelectric conversion unit PEC of each column to the vertical register VR of each column.
And the pixel signal accumulated in the vertical register VR of each column,
The vertical transfer clock VTCK is line-shifted toward the horizontal register HR every horizontal blanking period.

【0006】図4Bは、読み出しクロックRCKの発生
直前にCCD撮像装置の電源が投入され(電源がONと
され)、その後読み出しクロックRCKの発生により、
未受光の各列の光電変換部PECからの画素信号が、各
列の垂直レジスタVRによって読み出された直後の垂直
レジスタVRに蓄積されている画素信号の状態を示す。
尚、各列の光電変換部PECの連続する2個の画素信号
が、垂直レジスタVRの1段のCCDに転送されるもの
とする。CR2、CR1はそれぞれ上下の垂直方向の画
素数がb個、a個の遮光領域の画素信号を示す。PRは
垂直方向の画素数がn個の有効画素領域の画素信号を示
す。この場合の各列の垂直レジスタの段数は、(n+a
+b)/2となる。
FIG. 4B shows that the power of the CCD imaging device is turned on (the power is turned on) immediately before the generation of the read clock RCK, and thereafter, the read clock RCK is generated.
This shows the state of the pixel signals stored in the vertical register VR immediately after the pixel signals from the photoelectric conversion units PEC of each column that have not been received are read by the vertical register VR of each column.
It is assumed that two consecutive pixel signals of the photoelectric conversion unit PEC in each column are transferred to the one-stage CCD of the vertical register VR. CR2 and CR1 indicate pixel signals of a light-shielding region having b and a pixels in the upper and lower vertical directions, respectively. PR indicates a pixel signal of an effective pixel area having n pixels in the vertical direction. In this case, the number of stages of the vertical register in each column is (n + a
+ B) / 2.

【0007】図4Cは、各列の垂直レジスタVRに蓄積
された画素信号が、水平ブランキング期間毎に水平レジ
スタHRに向かって転送(ラインシフト)されたとき
の、1f(フィールド)期間における水平レジスタHR
の暗信号出力波形(ダークシェーディング)を示し、
時間の経過に従って、画素信号の垂直レジスタVR内に
おける蓄積時間に比例してレベルが大きくなる特性を有
する。
FIG. 4C shows a horizontal signal in the 1f (field) period when the pixel signals accumulated in the vertical register VR of each column are transferred (line shifted) toward the horizontal register HR in each horizontal blanking period. Register HR
Shows the dark signal output waveform (dark shading) of
As time elapses, the level has a characteristic that the level increases in proportion to the accumulation time of the pixel signal in the vertical register VR.

【0008】図4Dは、電源ONの後の2つ目の読み出
しクロックRCKが発生した直後の、未受光の各列の光
電変換部PECからの画素信号が、各列の垂直レジスタ
VRによって読出された直後の垂直レジスタVRに蓄積
されている画素信号の状態を示す。この各列の垂直レジ
スタVRに蓄積されている画素信号には、前の1フィー
ルド期間のラインシフト時に形成された垂直レジスタV
Rの上端からから下端に行くに従って、レベルがリニア
に増大する特性Sにて示す暗信号が含まれている。
FIG. 4D shows a pixel signal from the photoelectric conversion unit PEC in each unreceived column immediately after the second read clock RCK is generated after the power is turned on, by the vertical register VR in each column. Shows the state of the pixel signals stored in the vertical register VR immediately after the operation. The pixel signals stored in the vertical register VR of each column include the vertical register V formed at the time of the line shift in the previous one field period.
A dark signal indicated by a characteristic S whose level linearly increases from the upper end to the lower end of R is included.

【0009】図4Eは、2つ目の読み出しクロックRC
Kの直後に各列の垂直レジスタVRに蓄積された画素信
号が、水平ブランキング期間毎に水平レジスタHRに向
かって転送(ラインシフト)されたときの、1f(フィ
ールド)期間における水平レジスタの暗信号出力波形
(ダークシェーディング)を示し、この波形は、時
間の経過に従って、画素信号の垂直レジスタ内における
蓄積時間に比例してレベルが大きくなる特性に、図4
Dに示した特性Sに示すように垂直レジスタの上端から
から下端に行くに従って、レベルがリニアに増大する暗
信号が加算された信号であって、時間の経過に従って、
レベルの一定な特性を有する。電源ONの後の3つ目以
降の読み出しクロックRCKが発生した後の水平レジス
タの暗信号出力波形は、図4Eのと同様になる。
FIG. 4E shows a second read clock RC.
Immediately after K, when the pixel signals accumulated in the vertical registers VR of each column are transferred (line-shifted) toward the horizontal registers HR in each horizontal blanking period, the darkness of the horizontal registers in the 1f (field) period 4 shows a signal output waveform (dark shading). This waveform has a characteristic that the level increases in proportion to the accumulation time of the pixel signal in the vertical register as time passes.
D is a signal obtained by adding a dark signal whose level linearly increases from the upper end to the lower end of the vertical register as shown by the characteristic S shown in FIG.
Has constant characteristics of level. The dark signal output waveform of the horizontal register after the third and subsequent read clocks RCK after the power is turned on is similar to that of FIG. 4E.

【0010】メカニカルシャッタを使用する電子スチル
カメラでは、CCD撮像素子のフレーム読出し方式、又
は、垂直レジスタ中で信号を混合しない全画素読出し方
式が採用されている。フレーム読出し方式では、1フレ
ーム分の映像信号を得るためには、2フィールド分の映
像信号が必要であり、電子スチルカメラのように、1回
の露光で1枚の画像の映像信号を得る場合は、第1及び
第2フィールドの画像の映像信号を変化させないため
に、露光完了後メカニカルシャッタ等で遮光する必要が
ある。
In an electronic still camera using a mechanical shutter, a frame reading method of a CCD image pickup device or an all-pixel reading method in which signals are not mixed in a vertical register is adopted. In the frame reading method, in order to obtain a video signal for one frame, a video signal for two fields is required. When a video signal for one image is obtained by one exposure as in an electronic still camera, Needs to be shielded by a mechanical shutter or the like after the exposure is completed in order not to change the video signals of the images of the first and second fields.

【0011】次に、図5を参照して、従来のメカニカル
シャッタを使用するインターライン方式のCCD撮像素
子の暗信号について説明する。図5Aはメカニカルシャ
ッタの開閉状態を示す。図5BのφSUBは基板クロッ
クを示し、電子シャッタを動作させるためのクロックで
ある。この基板クロックφSUBにより、電子シャッタ
による信号電荷の排出を行っており、この基板クロック
φSUBの終わりが露光期間の開始点となる。図5Cの
Vφは、垂直レジスタVRに関するクロックを示し、こ
のクロックVφは、各列の光電変換部PECから各列の
垂直レジスタへVRの画素信号の読み出しクロックRC
Kと、各列の垂直レジスタVRに蓄積された画素信号
を、水平ブランキング期間毎に水平レジスタHRに向か
って転送する垂直転送クロックVTCKからなる。SO
Tは、各列の垂直レジスタの掃き出し転送を示し、ここ
では読み出しクロックRCKの直前にその掃き出し転送
が行われている。
Next, with reference to FIG. 5, a dark signal of an interline CCD image pickup device using a conventional mechanical shutter will be described. FIG. 5A shows the open / closed state of the mechanical shutter. ΦSUB in FIG. 5B indicates a substrate clock, which is a clock for operating the electronic shutter. The signal charge is discharged by the electronic shutter according to the substrate clock φSUB, and the end of the substrate clock φSUB is a start point of the exposure period. VC in FIG. 5C indicates a clock relating to the vertical register VR, and this clock Vφ is a clock RC for reading VR pixel signals from the photoelectric conversion unit PEC of each column to the vertical register of each column.
K and a vertical transfer clock VTCK for transferring the pixel signals accumulated in the vertical registers VR of each column toward the horizontal registers HR for each horizontal blanking period. SO
T indicates sweep transfer of the vertical register of each column, and here, the sweep transfer is performed immediately before the read clock RCK.

【0012】次に、図5D〜Gを参照して、IT方式の
CCD撮像素子における暗信号がどのように変化するか
を説明する。図5Cに示す如く、CCD撮像装置の電源
が投入されると同時に、露光期間の終了後、メカニカル
シャッタが開状態から閉状態に移行すると共に、スミア
信号等の除去のために、掃き出し転送SOTが開始され
る。尚、全画素読出し方式の場合には、メカニカルシャ
ッタを使用しなくても、1回の露光で1枚の画像分の映
像信号を得ることが可能であるが、スミア成分等の除去
を行うために、同様の掃き出し転送を行う場合がある。
Next, with reference to FIGS. 5D to 5G, how the dark signal in the IT type CCD image sensor changes will be described. As shown in FIG. 5C, at the same time when the power of the CCD imaging device is turned on, the mechanical shutter shifts from the open state to the closed state after the end of the exposure period, and the sweeping out transfer SOT is performed to remove the smear signal and the like. Be started. In the case of the all-pixel reading method, a video signal for one image can be obtained by one exposure without using a mechanical shutter. Then, the same sweep transfer may be performed.

【0013】図5Dは、電源投入後の1回目の掃き出し
転送SOTの終了後、垂直レジスタVRに蓄積されてい
る画素信号の状態を示し、掃き出し転送SOTは垂直ク
ロックによるラインシフトに較べて、頗る高速に行われ
るので、ラインシフト時とは異なり、各列の垂直レジス
タにおける画素信号の滞留によって発生する特性Sにで
示す暗信号のレベルは無視できる程度に低い。即ち、垂
直レジスタVRに蓄積されている信号が殆ど無いことを
示す。
FIG. 5D shows the state of the pixel signals stored in the vertical register VR after the first sweep transfer SOT after the power is turned on, and the sweep transfer SOT is much less than the line shift by the vertical clock. Since the operation is performed at high speed, the level of the dark signal indicated by the characteristic S caused by the stagnation of the pixel signal in the vertical register of each column is negligibly low unlike the case of the line shift. That is, there is almost no signal accumulated in the vertical register VR.

【0014】図5Eは、第1のフィールド期間における
水平レジスタの暗信号出力波形を示し、暗信号の有効
画素信号の垂直レジスタ内における滞留時間に比例して
レベルが高くなり、即ち、暗信号が画面の位置により異
なってしまうので、黒いもの又は暗い所を撮像したとき
に画面位置により、若干異なった見え方をしてしまう。
このため、より高画質が要求される電子スチルカメラで
は問題がある場合がある。
FIG. 5E shows a dark signal output waveform of the horizontal register during the first field period, and the level increases in proportion to the residence time of the effective pixel signal of the dark signal in the vertical register. Since it differs depending on the position of the screen, when a black object or a dark place is imaged, the image looks slightly different depending on the screen position.
For this reason, an electronic still camera that requires higher image quality may have a problem.

【0015】図5Cに示す如く、電源投入後の2回目の
掃き出し転送が行われ、スミア信号と共に、暗信号が除
去され、その2回目の掃き出し転送SOTの終了後、直
ちに2回目の読み出しクロックRCKが発生する。
As shown in FIG. 5C, the second sweep transfer after the power is turned on is performed, the dark signal is removed together with the smear signal, and the second read clock RCK immediately after the second sweep transfer SOT is completed. Occurs.

【0016】図5Fは、図5Dと同様であり、垂直レジ
スタVRに蓄積されている信号が殆ど無いことを示す。
FIG. 5F is similar to FIG. 5D and shows that little signal is stored in the vertical register VR.

【0017】図5Gは、第2のフィールド期間における
水平レジスタの暗信号出力波形を示し、暗信号の有効
画素信号の垂直レジスタ内における滞留時間に比例して
レベルが高くなり、即ち、暗信号が画面の位置により異
なってしまうので、黒いもの又は暗い所を撮像したとき
に画面位置により、若干異なった見え方をしてしまう。
このため、より高画質が要求される電子スチルカメラで
は問題がある場合がある。
FIG. 5G shows a dark signal output waveform of the horizontal register during the second field period, and the level increases in proportion to the residence time of the effective pixel signal of the dark signal in the vertical register. Since it differs depending on the position of the screen, when a black object or a dark place is imaged, the image looks slightly different depending on the screen position.
For this reason, an electronic still camera that requires higher image quality may have a problem.

【0018】又、掃き出し転送は、露光期間中のスミア
成分を除去できれば良いので、必ずしも図5Cに示す如
く、第2フィールドの読出し直前に行う必要はない。
Since the sweep transfer is only required to remove the smear component during the exposure period, it is not always necessary to perform the sweep transfer immediately before reading the second field as shown in FIG. 5C.

【0019】図6に、第2フィールドの読み出し直前に
掃き出し転送を行わない場合の例を示す。尚、図6A〜
Gは、それぞれ図5A〜Gに対応する図である。図6F
は、電源ONの後の2つ目の読み出しクロックRCKが
発生した直後の、未受光の各列の光電変換部PECから
の画素信号が、各列の垂直レジスタVRによって読出さ
れた直後の垂直レジスタVRに蓄積されている画素信号
の状態を示す。この各列の垂直レジスタVRに蓄積され
ている画素信号には、図4Dと同様に、前の1フィール
ド期間のラインシフト時に形成された、特性Sに示すよ
うに垂直レジスタVRの上端からから下端に行くに従っ
て、レベルがリニアに増大する暗信号が含まれている。
FIG. 6 shows an example in which the sweep transfer is not performed immediately before the reading of the second field. In addition, FIG.
G is a figure respectively corresponding to FIGS. FIG. 6F
The vertical register immediately after the second read clock RCK after the power is turned on and the pixel signal from the photoelectric conversion unit PEC of each column that has not received light has been read by the vertical register VR of each column. This shows the state of the pixel signal stored in VR. As shown in FIG. 4D, the pixel signals stored in the vertical register VR of each column include, from the upper end to the lower end of the vertical register VR, as shown in the characteristic S, which was formed during the line shift of the previous one field period. , A dark signal whose level increases linearly is included.

【0020】図6Gは、図4Eと同様に、時間の経過に
従って、画素信号の垂直レジスタVR内における蓄積時
間に比例してレベルが大きくなる特性に、図6Fに示
した特性Sに示すように垂直レジスタVRの上端から下
端に行くに従って、レベルがリニアに増大する暗信号が
加算された信号であって、時間の経過に従ってレベルの
一定な特性を有する。尚、その他は、図5同様なので、
説明を省略する。
FIG. 6G shows a characteristic in which the level increases in proportion to the accumulation time of the pixel signal in the vertical register VR over time, as shown in FIG. 4F, and a characteristic S shown in FIG. A signal to which a dark signal whose level linearly increases from the upper end to the lower end of the vertical register VR is added, and has a characteristic that the level is constant as time passes. The rest is the same as in FIG.
Description is omitted.

【0021】[0021]

【発明が解決しようとする課題】上述の点に鑑み、本発
明は、インターライン方式のCCD撮像素子及びメカニ
カルシャッタを有するCCD撮像装置において、掃き出
し転送を行った場合の信号シェーディングを補正して、
一定値にすることのできるものを提案しようとするもの
である。
SUMMARY OF THE INVENTION In view of the above, the present invention corrects signal shading when performing sweep transfer in a CCD imaging device having an interline CCD imaging device and a mechanical shutter.
It is intended to propose something that can be made a constant value.

【0022】[0022]

【課題を解決するための手段】本発明は、複数の列を構
成するように配された複数の光電変換部と、その複数の
光電変換部の複数の列にそれぞれ対応して設けられ、各
列の光電変換部から読出された画素信号を転送する複数
の垂直レジスタと、その複数の垂直レジスタからの画素
信号を転送する水平レジスタするとを備えるインターラ
イン転送方式のCCD撮像素子と、そのCCD撮像素子
を駆動するCCD駆動回路と、CCD撮像素子に対する
光の入射を制御する遮光手段とを有するCCD撮像装置
において、露光期間の終了後の画素読出し期間の始め
に、1垂直周期期間以上の間、垂直レジスタ及び水平レ
ジスタの空転送を行った後、複数の光電変換部からの画
素信号の読出し並びに垂直レジスタ及び水平レジスタに
よる読み出された画素信号の転送を行うように、CCD
駆動回路によって、CCD撮像素子を制御するようにし
たものである。
SUMMARY OF THE INVENTION The present invention provides a plurality of photoelectric conversion units arranged to form a plurality of columns, and a plurality of photoelectric conversion units provided corresponding to the plurality of columns of the plurality of photoelectric conversion units, respectively. An interline transfer type CCD image sensor including a plurality of vertical registers for transferring pixel signals read from the photoelectric conversion units of a column, and a horizontal register for transferring pixel signals from the plurality of vertical registers, and the CCD image sensor In a CCD imaging device having a CCD driving circuit for driving an element and light blocking means for controlling light incidence on the CCD imaging element, at the beginning of a pixel reading period after the end of an exposure period, for at least one vertical period, After performing the idle transfer of the vertical register and the horizontal register, the pixel signals are read from the plurality of photoelectric conversion units and the image read by the vertical register and the horizontal register is read. As the transfer of signals, CCD
The driving circuit controls the CCD image pickup device.

【0023】かかる本発明によれば、メカニカルシャッ
タが開状態にある露光期間の終了後の、メカニカルシャ
ッタが閉状態にある画素読出し期間の始めに、1垂直周
期期間以上の間、垂直レジスタ及び水平レジスタの空転
送を行った後、複数の光電変換部からの画素信号の読出
し並びに垂直レジスタ及び水平レジスタによる読み出さ
れた画素信号の転送を行うように、CCD駆動回路によ
って、CCD撮像素子を制御するようにする。
According to the present invention, after the end of the exposure period in which the mechanical shutter is in the open state, at the beginning of the pixel reading period in which the mechanical shutter is in the closed state, the vertical register and the horizontal register are maintained for at least one vertical cycle period. After performing the idle transfer of the register, the CCD driving circuit controls the CCD image pickup device so as to read the pixel signals from the plurality of photoelectric conversion units and transfer the pixel signals read by the vertical register and the horizontal register. To do it.

【0024】[0024]

【発明の実施の形態】本発明は、複数の列を構成するよ
うに配された複数の光電変換部と、その複数の光電変換
部の複数の列にそれぞれ対応して設けられ、各列の光電
変換部から読出された画素信号を転送する複数の垂直レ
ジスタと、その複数の垂直レジスタからの画素信号を転
送する水平レジスタするとを備えるインターライン転送
方式のCCD撮像素子と、そのCCD撮像素子を駆動す
るCCD駆動回路と、CCD撮像素子に対する光の入射
を制御する遮光手段とを有するCCD撮像装置におい
て、露光期間の終了後の画素読出し期間の始めに、1垂
直周期期間以上の間、垂直レジスタ及び水平レジスタの
空転送を行った後、複数の光電変換部からの画素信号の
読出し並びに垂直レジスタ及び水平レジスタによる読み
出された画素信号の転送を行うように、CCD駆動回路
によって、CCD撮像素子を制御するようにしたCCD
撮像装置である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention provides a plurality of photoelectric conversion units arranged to form a plurality of columns, and a plurality of photoelectric conversion units provided in correspondence with the plurality of columns, respectively. An inter-line transfer type CCD imaging device including a plurality of vertical registers for transferring pixel signals read from the photoelectric conversion unit, and a horizontal register for transferring pixel signals from the plurality of vertical registers, and the CCD imaging device. In a CCD imaging device having a driving circuit for driving a CCD and light blocking means for controlling incidence of light to the CCD imaging device, a vertical register is provided for at least one vertical cycle period at the beginning of a pixel reading period after an exposure period. And after performing idle transfer of the horizontal register, reading pixel signals from the plurality of photoelectric conversion units and reading pixel signals read by the vertical register and the horizontal register. As performs transmission, by a CCD drive circuit, CCD which is adapted to control the CCD image sensor
An imaging device.

【0025】〔発明の実施の形態の具体例〕本発明の実
施の形態の具体例のCCD撮像装置は、図3について説
明したような、複数の列を構成するように配された複数
の光電変換部PECと、その複数の光電変換部PECの
複数の列にそれぞれ対応して設けられ、各列の光電変換
部から読出された画素信号を転送する複数の垂直レジス
タVRと、その複数の垂直レジスタVRからの画素信号
を転送する水平レジスタHRするとを備えるインターラ
イン転送方式のCCD撮像素子1と、そのCCD撮像素
子1を駆動するCCD駆動回路2と、CCD撮像素子1
に対する光の入射を制御する遮光手段としてのメカニカ
ルシャッタ(液晶シャッタ等の他の遮光手段も可能であ
る)とを有するCCD撮像装置において、メカニカルシ
ャッタが開状態にある露光期間の終了後の、メカニカル
シャッタが閉状態にある画素読出し期間の始めに、1垂
直周期期間以上(垂直周期期間の1、2、3、‥‥‥倍
の期間)の間、垂直レジスタVR及び水平レジスタHR
の空転送を行った後、複数の光電変換部PECからの画
素信号の読出し並びに垂直レジスタVR及び水平レジス
タHRによる読み出された画素信号の転送を行うよう
に、CCD駆動回路2によって、CCD撮像素子1を制
御するようにする。
[Specific Example of the Embodiment of the Invention] The CCD image pickup device according to the specific example of the embodiment of the present invention has a plurality of photoelectric elements arranged so as to form a plurality of columns as described with reference to FIG. A plurality of vertical registers VR which are provided corresponding to the conversion units PEC and the plurality of columns of the plurality of photoelectric conversion units PEC and transfer pixel signals read from the photoelectric conversion units of the respective columns; An interline transfer type CCD image sensor 1 including a horizontal register HR for transferring a pixel signal from a register VR, a CCD driving circuit 2 for driving the CCD image sensor 1, and a CCD image sensor 1
In a CCD imaging device having a mechanical shutter (another light-shielding unit such as a liquid crystal shutter is also possible) as a light-shielding unit for controlling the incidence of light on the mechanical shutter after the end of the exposure period in which the mechanical shutter is in the open state, At the beginning of the pixel reading period in which the shutter is in the closed state, the vertical register VR and the horizontal register HR are kept for one vertical cycle period or more (1, 2, 3, ‥‥‥ times the vertical cycle period).
After the idle transfer, the CCD driving circuit 2 reads out the pixel signals from the plurality of photoelectric conversion units PEC and transfers the pixel signals read out by the vertical register VR and the horizontal register HR. The element 1 is controlled.

【0026】次に、図1を参照して、具体例のメカニカ
ルシャッタを使用するインターライン方式のCCD撮像
素子の暗信号について説明する。図1Aはメカニカルシ
ャッタの開閉状態を示す。図1BのφSUBは基板クロ
ックを示し、電子シャッタを動作させるためのクロック
である。この基板クロックφSUBにより、電子シャッ
タによる信号電荷の排出を行っており、この基板クロッ
クφSUBの終わりが露光期間の開始点となる。図1C
のVφは、垂直レジスタVRに関するクロックを示し、
このクロックVφは、各列の光電変換部PECから各列
の垂直レジスタへVRの画素信号の読み出しクロックR
CKと、各列の垂直レジスタVRに蓄積された画素信号
を、水平ブランキング期間毎に水平レジスタHRに向か
って転送する垂直転送クロックVTCKからなる。SO
Tは、各列の垂直レジスタの掃き出し転送を示し、ここ
では読み出しクロックRCKの直前にその掃き出し転送
が行われている。
Next, with reference to FIG. 1, a dark signal of an interline CCD image pickup device using a mechanical shutter of a specific example will be described. FIG. 1A shows the open / closed state of the mechanical shutter. In FIG. 1B, φSUB indicates a substrate clock, which is a clock for operating the electronic shutter. The signal charge is discharged by the electronic shutter according to the substrate clock φSUB, and the end of the substrate clock φSUB is a start point of the exposure period. FIG. 1C
Vφ indicates a clock related to the vertical register VR,
This clock Vφ is a read clock R of the VR pixel signal from the photoelectric conversion unit PEC of each column to the vertical register of each column.
CK and a vertical transfer clock VTCK for transferring the pixel signals stored in the vertical register VR of each column toward the horizontal register HR every horizontal blanking period. SO
T indicates sweep transfer of the vertical register of each column, and here, the sweep transfer is performed immediately before the read clock RCK.

【0027】次に、図1D〜Gを参照して、IT方式の
CCD撮像素子における暗信号がどのように変化するか
を説明する。図1Cに示す如く、CCD撮像装置の電源
が投入されると同時に、露光期間の終了後、メカニカル
シャッタが開状態から閉状態に移行すると共に、スミア
信号等の除去のために、掃き出し転送SOTが開始され
る。尚、全画素読出し方式の場合には、メカニカルシャ
ッタを使用しなくても、1回の露光で1枚の画像分の映
像信号を得ることが可能であるが、スミア成分等の除去
を行うために、同様の掃き出し転送を行う場合がある。
Next, with reference to FIGS. 1D to 1G, how the dark signal in the IT type CCD image sensor changes will be described. As shown in FIG. 1C, at the same time when the power of the CCD imaging device is turned on, the mechanical shutter shifts from the open state to the closed state after the end of the exposure period, and the sweeping transfer SOT is performed to remove the smear signal and the like. Be started. In the case of the all-pixel reading method, a video signal for one image can be obtained by one exposure without using a mechanical shutter. Then, the same sweep transfer may be performed.

【0028】図1Dは、電源投入後の1回目の掃き出し
転送SOTの終了後、垂直レジスタVRに蓄積されてい
る画素信号の状態を示し、掃き出し転送SOTは、垂直
クロックによるラインシフトに較べて頗る高速に行われ
るので、ラインシフト時とは異なり、各列の垂直レジス
タにおける画素信号の滞留によって発生する特性Sにて
示す暗信号のレベルは無視できる程度に低い。即ち、垂
直レジスタVRに蓄積されている信号が殆ど無いことを
示す。
FIG. 1D shows the state of the pixel signals stored in the vertical register VR after the first sweep transfer SOT after the power is turned on, and the sweep transfer SOT is much smaller than the line shift by the vertical clock. Since the operation is performed at high speed, unlike the line shift, the level of the dark signal indicated by the characteristic S caused by the stagnation of the pixel signal in the vertical register of each column is negligibly low. That is, there is almost no signal accumulated in the vertical register VR.

【0029】図1Eは、空転送によるラインシフトが行
なわれるときの、暗信号出力波形を示し、暗信号の垂
直レジスタ内における滞留時間に比例してレベルが高く
なり、即ち、暗信号が画面の位置により異なってしま
う。
FIG. 1E shows a dark signal output waveform when a line shift due to idle transfer is performed. The level of the dark signal increases in proportion to the residence time of the dark signal in the vertical register. It depends on the position.

【0030】図1Cに示す如く、電源投入後の1回目の
読出しクロックRCKによって、複数の光電変換部PE
Cから画素信号が読み出される。
As shown in FIG. 1C, a plurality of photoelectric conversion units PE are supplied by the first read clock RCK after the power is turned on.
The pixel signal is read from C.

【0031】図1Fは、電源ONの後の1つ目の読み出
しクロックRCKが発生した直後の、未受光の各列の光
電変換部PECからの画素信号が、各列の垂直レジスタ
VRによって読出された直後の垂直レジスタVRに蓄積
されている画素信号の状態を示す。この各列の垂直レジ
スタVRに蓄積されている画素信号には、前の1フィー
ルド期間の空転送時に形成された、特性Sに示すように
垂直レジスタVRの上端からから下端に行くに従って、
レベルがリニアに増大する暗信号が含まれている。
FIG. 1F shows a pixel signal from the photoelectric conversion unit PEC of each column that has not received light immediately after the first read clock RCK is generated after the power is turned on by the vertical register VR of each column. Shows the state of the pixel signals stored in the vertical register VR immediately after the operation. The pixel signals accumulated in the vertical register VR of each column include, from the upper end to the lower end of the vertical register VR, as shown by the characteristic S, formed during the idle transfer in the previous one field period.
A dark signal whose level increases linearly is included.

【0032】図1Gは、1つ目の読み出しクロックRC
Kの直後に各列の垂直レジスタVRに蓄積された画素信
号が、水平ブランキング期間毎に水平レジスタHRに向
かって転送(ラインシフト)されたときの、1f(フィ
ールド)期間における水平レジスタの暗信号出力波形
(ダークシェーディング)を示し、この波形は、時
間の経過に従って、画素信号の垂直レジスタ内における
蓄積時間に比例してレベルが大きくなる特性に、特性
Sに示すように垂直レジスタの上端からから下端に行く
に従って、レベルがリニアに増大する暗信号が加算され
た、時間の経過に従って、レベルの一定な特性を呈す
る。
FIG. 1G shows a first read clock RC.
Immediately after K, when the pixel signals accumulated in the vertical registers VR of each column are transferred (line-shifted) toward the horizontal registers HR in each horizontal blanking period, the darkness of the horizontal registers in the 1f (field) period 5 shows a signal output waveform (dark shading). This waveform has a characteristic in which the level increases in proportion to the accumulation time of the pixel signal in the vertical register as time elapses. From the lower end to the lower end, a dark signal whose level increases linearly is added, and the characteristic exhibits a constant level as time passes.

【0033】図1Cに示す如く、電源投入後の2回目の
読出しクロックRCKによって、複数の光電変換部PE
Cから画素信号が読み出される。
As shown in FIG. 1C, a plurality of photoelectric conversion units PE are supplied by a second read clock RCK after power-on.
The pixel signal is read from C.

【0034】電源ONの後の2つ目の読み出しクロック
RCKが発生した直後の、未受光の各列の光電変換部P
ECからの画素信号が、各列の垂直レジスタVRによっ
て読出された直後の垂直レジスタVRに蓄積されている
画素信号の状態は、図1Fと同様である。この各列の垂
直レジスタVRに蓄積されている画素信号には、前の1
フィールド期間のラインシフト時に形成された、特性S
に示すように垂直レジスタVRの上端からから下端に行
くに従って、レベルがリニアに増大する暗信号が含まれ
ている。
Immediately after the generation of the second read clock RCK after the power is turned on, the photoelectric conversion unit P of each column that has not received light yet.
The state of the pixel signal stored in the vertical register VR immediately after the pixel signal from the EC is read by the vertical register VR of each column is the same as that in FIG. 1F. The pixel signal stored in the vertical register VR of each column includes the previous one.
The characteristic S formed during the line shift during the field period
As shown in FIG. 7, a dark signal whose level linearly increases from the upper end to the lower end of the vertical register VR is included.

【0035】図1Hは、2つ目の読み出しクロックRC
Kの直後に各列の垂直レジスタVRに蓄積された画素信
号が、水平ブランキング期間毎に水平レジスタHRに向
かって転送(ラインシフト)されたときの、1f(フィ
ールド)期間における水平レジスタの暗信号出力波形
(ダークシェーディング)を示し、この波形は、時
間の経過に従って、画素信号の垂直レジスタ内における
蓄積時間に比例してレベルが大きくなる特性に、特性
Sに示すように垂直レジスタの上端からから下端に行く
に従って、レベルがリニアに増大する暗信号が加算され
た、時間の経過に従って、レベルの一定な特性を呈す
る。
FIG. 1H shows a second read clock RC.
Immediately after K, when the pixel signals accumulated in the vertical registers VR of each column are transferred (line-shifted) toward the horizontal registers HR in each horizontal blanking period, the darkness of the horizontal registers in the 1f (field) period 5 shows a signal output waveform (dark shading). This waveform has a characteristic in which the level increases in proportion to the accumulation time of the pixel signal in the vertical register as time elapses. From the lower end to the lower end, a dark signal whose level increases linearly is added, and the characteristic exhibits a constant level as time passes.

【0036】ところで、図1の具体例では、電源投入後
の1垂直周期期間は、光電変換部PECらの画素信号の
読出しを行わず、垂直レジスタVR及び水平レジスタH
Rの空転送を行うので、この間にスミア信号の除去が可
能であるので、図1の具体例における図1Cの掃き出し
転送SOTを省略することができ、その場合の具体例を
図2に示す。尚、図2において、図1のA、B、Cはそ
れぞれ図2のA、B、Cに対応し、図1のE、F、G、
Hはそれぞれ図2のD、E、F、Gに対応する。
By the way, in the specific example of FIG. 1, during one vertical cycle period after the power is turned on, the pixel signals from the photoelectric conversion units PEC are not read out, and the vertical register VR and the horizontal register H are not read.
Since the idle transfer of R is performed, the smear signal can be removed during this time, so that the sweep transfer SOT of FIG. 1C in the specific example of FIG. 1 can be omitted, and a specific example in that case is shown in FIG. 2, A, B, and C in FIG. 1 correspond to A, B, and C in FIG. 2, respectively, and E, F, G, and
H corresponds to D, E, F, and G in FIG. 2, respectively.

【0037】図2Dは、空転送によるラインシフトが行
なわれるときの、暗信号出力波形を示し、暗信号の垂
直レジスタ内における滞留時間に比例してレベルが高く
なり、即ち、暗信号が画面の位置により異なってしま
う。
FIG. 2D shows a dark signal output waveform when a line shift due to idle transfer is performed. The level of the dark signal increases in proportion to the residence time of the dark signal in the vertical register. It depends on the position.

【0038】図2Cに示す如く、電源投入後の1回目の
読出しクロックRCKによって、複数の光電変換部PE
Cから画素信号が読み出される。
As shown in FIG. 2C, the plurality of photoelectric conversion units PE are supplied by the first read clock RCK after the power is turned on.
The pixel signal is read from C.

【0039】図2Eは、電源ONの後の1つ目の読み出
しクロックRCKが発生した直後の、未受光の各列の光
電変換部PECからの画素信号が、各列の垂直レジスタ
VRによって読出された直後の垂直レジスタVRに蓄積
されている画素信号の状態を示す。この各列の垂直レジ
スタVRに蓄積されている画素信号には、前の1フィー
ルド期間の空転送時に形成された、特性Sに示すように
垂直レジスタVRの上端からから下端に行くに従って、
レベルがリニアに増大する暗信号が含まれている。
FIG. 2E shows a pixel signal from the photoelectric conversion unit PEC of each column that has not received light immediately after the first read clock RCK is generated after the power is turned on, by the vertical register VR of each column. Shows the state of the pixel signals stored in the vertical register VR immediately after the operation. The pixel signals accumulated in the vertical register VR of each column include, from the upper end to the lower end of the vertical register VR, as shown by the characteristic S, formed during the idle transfer in the previous one field period.
A dark signal whose level increases linearly is included.

【0040】図2Fは、1つ目の読み出しクロックRC
Kの直後に各列の垂直レジスタVRに蓄積された画素信
号が、水平ブランキング期間毎に水平レジスタHRに向
かって転送(ラインシフト)されたときの、1f(フィ
ールド)期間における水平レジスタの暗信号出力波形
(ダークシェーディング)を示し、この波形は、時
間の経過に従って、画素信号の垂直レジスタ内における
蓄積時間に比例してレベルが大きくなる特性に、特性
Sに示すように垂直レジスタの上端からから下端に行く
に従って、レベルがリニアに増大する暗信号が加算され
た、時間の経過に従って、レベルの一定な特性を呈す
る。
FIG. 2F shows a first read clock RC.
Immediately after K, when the pixel signals accumulated in the vertical registers VR of each column are transferred (line-shifted) toward the horizontal registers HR in each horizontal blanking period, the darkness of the horizontal registers in the 1f (field) period is reduced. 5 shows a signal output waveform (dark shading). This waveform has a characteristic in which the level increases in proportion to the accumulation time of the pixel signal in the vertical register as time elapses. From the lower end to the lower end, a dark signal whose level increases linearly is added, and the characteristic exhibits a constant level as time passes.

【0041】図2Cに示す如く、電源投入後の2回目の
読出しクロックRCKによって、複数の光電変換部PE
Cから画素信号が読み出される。
As shown in FIG. 2C, a plurality of photoelectric conversion units PE are supplied by a second read clock RCK after power-on.
The pixel signal is read from C.

【0042】電源ONの後の2つ目の読み出しクロック
RCKが発生した直後の、未受光の各列の光電変換部P
ECからの画素信号が、各列の垂直レジスタVRによっ
て読出された直後の垂直レジスタVRに蓄積されている
画素信号の状態は、図2Eと同様である。この各列の垂
直レジスタVRに蓄積されている画素信号には、前の1
フィールド期間のラインシフト時に形成された、特性S
に示すように垂直レジスタVRの上端からから下端に行
くに従って、レベルがリニアに増大する暗信号が含まれ
ている。
Immediately after the generation of the second read clock RCK after the power is turned on, the photoelectric conversion unit P of each column that has not received light yet
The state of the pixel signal stored in the vertical register VR immediately after the pixel signal from the EC is read by the vertical register VR of each column is the same as that in FIG. 2E. The pixel signal stored in the vertical register VR of each column includes the previous one.
The characteristic S formed during the line shift during the field period
As shown in FIG. 7, a dark signal whose level linearly increases from the upper end to the lower end of the vertical register VR is included.

【0043】図2Gは、2つ目の読み出しクロックRC
Kの直後に各列の垂直レジスタVRに蓄積された画素信
号が、水平ブランキング期間毎に水平レジスタHRに向
かって転送(ラインシフト)されたときの、1f(フィ
ールド)期間における水平レジスタの暗信号出力波形
(ダークシェーディング)を示し、この波形は、時
間の経過に従って、画素信号の垂直レジスタ内における
蓄積時間に比例してレベルが大きくなる特性に、特性
Sに示すように垂直レジスタの上端からから下端に行く
に従って、レベルがリニアに増大する暗信号が加算され
た、時間の経過に従って、レベルの一定な特性を呈す
る。
FIG. 2G shows a second read clock RC.
Immediately after K, when the pixel signals accumulated in the vertical registers VR of each column are transferred (line-shifted) toward the horizontal registers HR in each horizontal blanking period, the darkness of the horizontal registers in the 1f (field) period 5 shows a signal output waveform (dark shading). This waveform has a characteristic in which the level increases in proportion to the accumulation time of the pixel signal in the vertical register as time elapses. From the lower end to the lower end, a dark signal whose level increases linearly is added, and the characteristic exhibits a constant level as time passes.

【0044】[0044]

【発明の効果】本発明によれば、複数の列を構成するよ
うに配された複数の光電変換部と、その複数の光電変換
部の複数の列にそれぞれ対応して設けられ、各列の光電
変換部から読出された画素信号を転送する複数の垂直レ
ジスタと、その複数の垂直レジスタからの画素信号を転
送する水平レジスタするとを備えるインターライン転送
方式のCCD撮像素子と、そのCCD撮像素子を駆動す
るCCD駆動回路と、CCD撮像素子に対する光の入射
を制御する遮光手段とを有するCCD撮像装置におい
て、露光期間の終了後の画素読出し期間の始めに、1垂
直周期期間以上の間、垂直レジスタ及び水平レジスタの
空転送を行った後、複数の光電変換部からの画素信号の
読出し並びに垂直レジスタ及び水平レジスタによる読み
出された画素信号の転送を行うように、CCD駆動回路
によって、CCD撮像素子を制御するようにしたので、
メカニカルシャッタ及びインターライン方式のCCD撮
像素子を有するCCD撮像装置において、掃き出し転送
を行った場合の信号シェーディングを補正して、一定値
にすることのできるCCD撮像装置を得ることができる
ものである。
According to the present invention, a plurality of photoelectric conversion units arranged to form a plurality of columns, and a plurality of photoelectric conversion units are provided corresponding to the plurality of columns, respectively. An inter-line transfer type CCD imaging device including a plurality of vertical registers for transferring pixel signals read from the photoelectric conversion unit, and a horizontal register for transferring pixel signals from the plurality of vertical registers, and the CCD imaging device. In a CCD imaging device having a driving circuit for driving a CCD and light blocking means for controlling incidence of light to the CCD imaging device, a vertical register is provided for at least one vertical cycle period at the beginning of a pixel reading period after an exposure period. And after performing idle transfer of the horizontal register, reading pixel signals from the plurality of photoelectric conversion units and reading pixel signals read by the vertical register and the horizontal register. As performs transmission, by a CCD driving circuit, since to control the CCD image sensor,
In a CCD imaging device having a mechanical shutter and an interline CCD imaging device, it is possible to obtain a CCD imaging device capable of correcting signal shading when sweeping transfer is performed to a constant value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の具体例のIT方式のCC
D撮像素子及びメカニカルシャッタを有するCCD撮像
装置におけるそのCCD撮像素子のシェーディング補正
の説明図である。
FIG. 1 shows a CC of an IT system according to a specific example of an embodiment of the present invention.
FIG. 3 is an explanatory diagram of shading correction of the CCD image pickup device in a CCD image pickup device having a D image pickup device and a mechanical shutter.

【図2】本発明の実施の形態の他の具体例のIT方式の
CCD撮像素子及びメカニカルシャッタを有するCCD
撮像装置におけるそのCCD撮像素子のシェーディング
補正の説明図である。
FIG. 2 is a CCD having an IT type CCD image pickup device and a mechanical shutter according to another specific example of the embodiment of the present invention;
FIG. 4 is an explanatory diagram of shading correction of the CCD image pickup device in the image pickup device.

【図3】IT方式のCCD撮像素子を有するCCD撮像
装置を示すブロック線図である。
FIG. 3 is a block diagram showing a CCD imaging device having an IT type CCD imaging device.

【図4】IT方式のCCD撮像素子における暗信号の説
明図である。
FIG. 4 is an explanatory diagram of a dark signal in the IT type CCD imaging device.

【図5】従来例のIT方式のCCD撮像素子及びメカニ
カルシャッタを有するCCD撮像装置におけるそのCC
D撮像素子のシェーディング補正の説明図である。
FIG. 5 shows a conventional example of an IT-type CCD imaging device and its CC in a CCD imaging device having a mechanical shutter.
FIG. 4 is an explanatory diagram of shading correction of a D imaging element.

【図6】他の従来例のIT方式のCCD撮像素子及びメ
カニカルシャッタを有するCCD撮像装置におけるその
CCD撮像素子のシェーディング補正の説明図である。
FIG. 6 is an explanatory diagram of another conventional example of an IT-type CCD image pickup device and shading correction of the CCD image pickup device in a CCD image pickup device having a mechanical shutter.

【符号の説明】[Explanation of symbols]

1 IT方式のCCD撮像素子、2 CCD駆動回路、
PEC 光電変換部、VR 垂直レジスタ、HR 水平
レジスタ。
1 IT type CCD imaging device, 2 CCD drive circuit,
PEC photoelectric converter, VR vertical register, HR horizontal register.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の列を構成するように配された複数
の光電変換部と、該複数の光電変換部の複数の列にそれ
ぞれ対応して設けられ、各列の光電変換部から読出され
た画素信号を転送する複数の垂直レジスタと、該複数の
垂直レジスタからの画素信号を転送する水平レジスタす
るとを備えるインターライン転送方式のCCD撮像素子
と、 該CCD撮像素子を駆動するCCD駆動回路と、 上記CCD撮像素子に対する光の入射を制御する遮光手
段とを有するCCD撮像装置において、 露光期間の終了後の画素読出し期間の始めに、1垂直周
期期間以上の間、上記垂直レジスタ及び上記水平レジス
タの空転送を行った後、上記複数の光電変換部からの画
素信号の読出し並びに上記垂直レジスタ及び上記水平レ
ジスタによる上記読み出された画素信号の転送を行うよ
うに、上記CCD駆動回路によって、上記CCD撮像素
子を制御するようにしたことを特徴とするCCD撮像装
置。
1. A plurality of photoelectric conversion units arranged to form a plurality of columns, and a plurality of photoelectric conversion units are provided corresponding to the plurality of columns of the plurality of photoelectric conversion units, and read from the photoelectric conversion units of each column. A plurality of vertical registers for transferring pixel signals from the plurality of vertical registers, and a horizontal register for transferring pixel signals from the plurality of vertical registers; a CCD imaging device of an interline transfer system; a CCD driving circuit for driving the CCD imaging device; A CCD imaging device having a light-blocking means for controlling the incidence of light on the CCD imaging device, wherein at the beginning of a pixel reading period after the end of an exposure period, the vertical register and the horizontal register After performing the idle transfer, the pixel signals are read from the plurality of photoelectric conversion units, and the read pixels are read by the vertical register and the horizontal register. A CCD image pickup apparatus characterized in that the CCD drive circuit controls the CCD image pickup device so as to transfer signals.
JP20207998A 1998-07-16 1998-07-16 CCD imaging device Expired - Lifetime JP4174860B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20207998A JP4174860B2 (en) 1998-07-16 1998-07-16 CCD imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20207998A JP4174860B2 (en) 1998-07-16 1998-07-16 CCD imaging device

Publications (2)

Publication Number Publication Date
JP2000032356A true JP2000032356A (en) 2000-01-28
JP4174860B2 JP4174860B2 (en) 2008-11-05

Family

ID=16451620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20207998A Expired - Lifetime JP4174860B2 (en) 1998-07-16 1998-07-16 CCD imaging device

Country Status (1)

Country Link
JP (1) JP4174860B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094474A (en) * 2004-08-24 2006-04-06 Matsushita Electric Ind Co Ltd Imaging apparatus and image data correcting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094474A (en) * 2004-08-24 2006-04-06 Matsushita Electric Ind Co Ltd Imaging apparatus and image data correcting method

Also Published As

Publication number Publication date
JP4174860B2 (en) 2008-11-05

Similar Documents

Publication Publication Date Title
EP0981245B1 (en) Solid-state image sensing apparatus including sensor cells for focus measurement and / or cells for photometry
KR100512235B1 (en) Solid state image sensing apparatus, camera using the apparatus, and method for driving the apparatus
EP0926885B1 (en) Solid state image pickup apparatus
JPH08223465A (en) Electronic camera with high-speed automatic focusing adjustment of picture on sequentially scanning image pickup sensor
US5298734A (en) Solid state image pickup apparatus with shutter signal and overflow drain
US7675559B2 (en) Image sensing apparatus having a two step transfer operation and method of controlling same
JP2003087658A (en) Solid-state imaging apparatus and its driving method
US6118481A (en) Solid state image pick-up device and image pick-up apparatus
JPH0369282A (en) Image pickup element driving device
JP2000106678A (en) Image pickup device
JP2007325026A (en) Image pickup device, its driving method, its signal processing method, and electronic information equipment
JPS63177664A (en) Electronic still camera
JP3162206B2 (en) Digital electronic still camera with variable system clock
JP4174860B2 (en) CCD imaging device
JPS61284183A (en) Solid-state image pickup device with shutter function
JPH11205690A (en) Digital still camera
JP2002010143A (en) Image pickup device
JP4602541B2 (en) Imaging device
JP2692535B2 (en) Solid-state imaging device for capturing strobe images
JP3794672B2 (en) Solid-state imaging device
JP2647547B2 (en) Imaging device and solid-state imaging device driving device
JP4798501B2 (en) IMAGING ELEMENT, IMAGE INPUT DEVICE, AND IMAGING DEVICE
JP2549653B2 (en) Solid-state image sensor camera
JP2006140581A (en) Imaging element and image input device
JP2684377B2 (en) Color solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term