JP2000020445A - Computer system provided with memory control unit - Google Patents

Computer system provided with memory control unit

Info

Publication number
JP2000020445A
JP2000020445A JP10184241A JP18424198A JP2000020445A JP 2000020445 A JP2000020445 A JP 2000020445A JP 10184241 A JP10184241 A JP 10184241A JP 18424198 A JP18424198 A JP 18424198A JP 2000020445 A JP2000020445 A JP 2000020445A
Authority
JP
Japan
Prior art keywords
channel
reconnection request
priority
processor
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10184241A
Other languages
Japanese (ja)
Inventor
Kenji Ido
健嗣 井戸
Hisaharu Takeuchi
久治 竹内
Shizuo Yokohata
静生 横畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10184241A priority Critical patent/JP2000020445A/en
Publication of JP2000020445A publication Critical patent/JP2000020445A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the useless processing of a channel and memory control unit(MCU) by reducing the cancel of a reconnection request to channel paths composing of a path group. SOLUTION: This computer system is composed of an MCU 301 connected with a host computer 101 through plural channel paths 201-204 and a storage device 601 for storing input/output data. In this case, the MCU is provided with plural processors 501-504 and a shared memory 505, reconnection request managing information is held in the shared memory, the priority of channel reconnection request is determined among the processors based on the reconnection request managing information, only the processor, to which priority is applied, can preferentially perform the channel reconnection request and the processor, to which priority is not applied, does not perform the channel reconnection request.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータシス
テムに関し、特に、複数チャネルパスを有するホストコ
ンピュータと、該ホストコンピュータとデータの入出力
を行う記憶制御装置間のチャネル再接続方式技術を用い
たコンピュータシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer system, and more particularly, to a computer using a technique of a channel reconnection method between a host computer having a plurality of channel paths and a storage controller for inputting and outputting data to and from the host computer. About the system.

【0002】[0002]

【従来の技術】近年の計算機システムでは、ホストコン
ピュータからのI/O処理に対して、記憶制御装置は、
データ転送開始までの間、ホストコンピュータとの接続
を切断し、ホストコンピュータから別のI/O処理を受
け付ける。これによって、記憶制御装置は、I/O処理
を多重で受け付ける事ができる。しかし、記憶制御装置
から当該チャネルへ再接続要求を行なおうとしても、多
重処理のために別のI/O処理を行なっていて、再接続
要求を行なえない事がある。この場合には、当該処理は
沈み込み、システム全体としての性能は悪化する。
2. Description of the Related Art In a recent computer system, a storage controller is required for I / O processing from a host computer.
Until the data transfer starts, the connection with the host computer is disconnected, and another I / O process is received from the host computer. Thus, the storage control device can receive I / O processing in a multiplexed manner. However, even if an attempt is made to make a reconnection request to the channel from the storage control device, another I / O process is being performed for multiplexing, and the reconnection request may not be made. In this case, the processing sinks, and the performance of the entire system deteriorates.

【0003】このような問題を解決する手段として、例
えば特開昭54−146941号公報で開示される技術
では、ホストコンピュータとの接続パスの本数を複数本
にし、これらをパスグループとすることで、ホストコン
ピュータから起動を受け付けたチャネルパスとは別のチ
ャネルパスへデータ転送開始のためのチャネル再接続を
行なう事を可能としている。これにより、当該パスグル
ープのうち任意の最も起動の早いチャネルと再接続を行
い、I/O処理を再開することで、チャネルに対する再
接続待ち時間を減らし、システム全体としてのスループ
ット向上が期待できる。
As a means for solving such a problem, for example, in the technique disclosed in Japanese Patent Application Laid-Open No. 54-146541, the number of connection paths with a host computer is made plural and these are made into a path group. In addition, it is possible to perform a channel reconnection for starting data transfer to a channel path different from the channel path whose activation has been received from the host computer. As a result, by reconnecting to an arbitrary earliest channel in the path group and restarting the I / O processing, the reconnection waiting time for the channel can be reduced, and an improvement in the throughput of the entire system can be expected.

【0004】しかし、前記公報で開示される技術は、あ
くまでもホストコンピュータから見たスループットの向
上に主眼を置いている。記憶制御装置は、同一I/Oに
対する再接続要求を、初期起動を受け付けたチャネルパ
スを含めた、チャネルパスグループの全てのチャネルパ
スに対して一斉に行なうことによって最もレスポンスの
早いチャネルと再接続を行いI/O処理を再開するが、
反面、実際に再接続を行なうチャネルパス以外のチャネ
ルパスは、無駄な再接続要求になってしまう。この時、
再接続要求の徹回となり、チャネル、記憶制御装置共
に、無駄な処理を行なうことになり、その分システム全
体としてのレスポンスが低下する要因となる。
However, the technique disclosed in the above publication focuses on improving the throughput as viewed from the host computer. The storage controller performs a reconnection request for the same I / O simultaneously to all the channel paths of the channel path group including the channel path for which the initial activation has been received, thereby reconnecting to the channel with the fastest response. To restart the I / O processing,
On the other hand, a channel path other than the channel path for actually reconnecting is a useless reconnection request. At this time,
As the reconnection request is repeated, both the channel and the storage controller perform wasteful processing, which causes a decrease in the response of the entire system.

【0005】記憶デバイスを多重に処理している場合、
ある記憶デバイスの再接続要求を一斉に行なうことによ
り、記憶制御装置内のプロセッサのうち、実際にチャネ
ルと再接続されたパスを扱うプロセッサ以外のプロセッ
サは、チャネル再接続要求徹回の処理を行なっており、
同時期に再接続要求を必要とする他の記憶デバイスがあ
っても、当該再接続要求を行なえるのは、前記チャネル
再接続要求徹回処理を終えてからとなる。
If multiple storage devices are processed,
By simultaneously requesting reconnection of a certain storage device, processors other than the processor that handles the path actually reconnected to the channel among the processors in the storage control device perform the process of passing the channel reconnection request. And
Even if there is another storage device requiring a reconnection request at the same time, the reconnection request can be made only after the channel reconnection request repetition processing is completed.

【0006】また、反対にチャネルが他の記憶デバイス
に初期起動を発行しようとしている時に、記憶制御装置
から再接続要求が全パスに対して発行された場合、当該
チャネルは再接続要求撤回の処理が終了するまでの間、
当該初期起動を発行出来ない。
On the other hand, if a reconnection request is issued to all paths from the storage controller while the channel is about to issue an initial activation to another storage device, the channel is processed to cancel the reconnection request. Until the end of
The initial startup cannot be issued.

【0007】[0007]

【発明が解決しようとする課題】前記従来技術では、ホ
ストコンピュータと記憶制御装置の間に、複数本のチャ
ネルパスを接続し、これらをパスグループとすること
で、記憶デバイスを多重で処理している時も、パスグル
ープのうちの任意のパスと再接続を行なって、I/O処
理を再開することができる。このようにして、システム
全体としてのスループットを向上させている。
In the above-mentioned prior art, a plurality of channel paths are connected between a host computer and a storage controller, and these are made into path groups, so that storage devices are processed in a multiplexed manner. Also, the I / O processing can be resumed by reconnecting to an arbitrary path in the path group. In this way, the throughput of the entire system is improved.

【0008】しかし、チャネルが、一定数以上の記憶装
置と多重処理を行なうようになると、記憶制御装置が、
ある記憶デバイスに対するチャネル再接続要求を行なっ
た直後に、別の記憶デバイスのチャネル再接続要求が可
能になる場合が生じてくる。この場合、チャネルに優位
性を持たせるために、全チャネルパスに対して、チャネ
ル再接続要求を行なっていると、実際に再接続を行なっ
たチャネルパス以外のチャネルパスでは、再接続要求の
撤回処理が行なわれ、その間は、前記の別のチャネル再
接続要求は待たされることになる。
However, when the channel performs multiplex processing with a certain number or more of storage devices, the storage control device
Immediately after a channel reconnection request for a certain storage device is made, a case may arise where a channel reconnection request for another storage device becomes possible. In this case, if a channel reconnection request is issued for all channel paths in order to give the channel superiority, the cancellation of the reconnection request will be canceled for channel paths other than the channel path that actually reconnected. The processing is performed, during which the another channel reconnection request is to be waited.

【0009】また、反対にチャネルが他の記憶デバイス
に初期起動を発行しようとしている時に、記憶制御装置
からチャネル再接続要求が全パスから発行された場合も
同様に、チャネルは、チャネル再接続要求撤回の処理が
終了するまでの間、当該初期起動を発行出来ず待たされ
ることになる。
Similarly, when a channel reconnection request is issued from all paths from the storage controller when the channel is about to issue an initial activation to another storage device, the channel is similarly set to the channel reconnection request. Until the withdrawal processing is completed, the initial startup cannot be issued and the user has to wait.

【0010】本発明の目的は、複数のチャネルパスを有
する記憶サブシステムにおける、記憶制御装置からチャ
ネルに対するチャネル再接続要求に対して、チャネル再
接続要求の撤回を減らすことで、前記のような待ち状態
を減らし、システム全体としてのレスポンスの向上を図
ることである。
SUMMARY OF THE INVENTION An object of the present invention is to reduce the cancellation of a channel reconnection request in response to a channel reconnection request for a channel from a storage controller in a storage subsystem having a plurality of channel paths. The purpose is to reduce the state and improve the response of the entire system.

【0011】[0011]

【課題を解決するための手段】前記課題を解決するため
に、本発明は主として次のような構成を採用する。
In order to solve the above problems, the present invention mainly employs the following configuration.

【0012】ホストコンピュータと、前記ホストコンピ
ュータと複数のチャネルパスで接続された記憶制御装置
と、前記記憶制御装置に接続されて前記ホストコンピュ
ータの入出力データを記憶する記憶デバイスと、から構
成されるコンピュータシステムにおいて、前記記憶制御
装置は、前記ホストコンピュータの複数チャネルの中
で、チャネル再接続要求を行なう少なくとも1つのパス
を選択し、前記選択したパスのみにチャネル再接続要求
を送信し、残りのチャネルに対してはチャネル再接続要
求を行なわないようにする機能を有し、前記複数チャネ
ルに対するトータルレスポンスを向上させる記憶制御装
置を備えたコンピュータシステム。
A host computer; a storage controller connected to the host computer via a plurality of channel paths; and a storage device connected to the storage controller and storing input / output data of the host computer. In the computer system, the storage control device selects at least one path for performing a channel reconnection request from among a plurality of channels of the host computer, transmits a channel reconnection request only to the selected path, and A computer system having a function of preventing a channel reconnection request from being made to a channel, and having a storage control device for improving a total response to the plurality of channels.

【0013】また、ホストコンピュータと、前記ホスト
コンピュータと複数のチャネルパスで接続された記憶制
御装置と、前記記憶制御装置に接続されて前記ホストコ
ンピュータの入出力データを記憶する記憶デバイスと、
から構成されるコンピュータシステムにおいて、前記記
憶制御装置は、複数のプロセッサと前記プロセッサ間で
共有する共有メモリとを備え、前記共有メモリには、記
憶デバイス単位に再接続要求管理情報を保持させ、前記
再接続要求管理情報に基づいてプロセッサ間でチャネル
再接続要求の優先権を決定し、前記優先権を与えられた
プロセッサのみが優先的にチャネル再接続要求を行える
ようにされ、前記優先権を与えられないプロセッサはチ
ャネル再接続要求を行わないようにした記憶制御装置を
備えたコンピュータシステム。
A host computer, a storage controller connected to the host computer via a plurality of channel paths, and a storage device connected to the storage controller and storing input / output data of the host computer;
In the computer system configured from the above, the storage control device comprises a plurality of processors and a shared memory shared between the processors, the shared memory holds reconnection request management information for each storage device, The priority of the channel reconnection request is determined between the processors based on the reconnection request management information, so that only the processor to which the priority has been given can perform the channel reconnection request with priority, and the priority is given. A computer system having a storage controller in which a processor that cannot be made does not make a channel reconnection request.

【0014】[0014]

【発明の実施の形態】本発明の実施形態について、図1
〜図8を用いて以下詳細に説明をする。図1は、本発明
におけるコンピュータシステムの一実施形態を示した図
である。図1のコンピュータシステムにおいて、記憶制
御装置301は、ホストコンピュータ101のチャネル
102、チャネル103、チャネル104、チャネル1
05からそれぞれ出るチャネルパス201〜204を介
してホストコンピュータ101に接続され、複数記憶デ
バイス601、602、603…に対して要求されるI
/O処理を制御する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG.
This will be described in detail below with reference to FIG. FIG. 1 is a diagram showing an embodiment of a computer system according to the present invention. In the computer system of FIG. 1, the storage control device 301 is configured to control the channels 102, 103, 104,
Are connected to the host computer 101 via channel paths 201 to 204 respectively coming out of the host computer 101 and required for a plurality of storage devices 601, 602, 603,.
/ O processing is controlled.

【0015】記憶制御装置301は、チャネルポート4
01、402、403、404、及びI/O処理制御部
(プロセッサ)501、502、503、504、及び
プロセッサ毎の個別メモリ506〜509、及びプロセ
ッサ間共有メモリ505、キャッシュメモリ(不図
示)、を備えている。I/O処理制御部501〜504
は、それぞれ独立に複数記憶デバイス601…に対して
データの入出力を行う。
[0015] The storage control device 301 is connected to the channel port 4
01, 402, 403, 404, I / O processing control units (processors) 501, 502, 503, 504, individual memories 506 to 509 for each processor, shared memory 505 between processors, cache memory (not shown), It has. I / O processing control units 501 to 504
Performs data input / output with respect to a plurality of storage devices 601.

【0016】共有メモリ505には、チャネル102〜
105へチャネル再接続要求を制御する為の再接続要求
プロセッサ情報テーブル512、再接続要求優先プロセ
ッサ情報テーブル513や優先権取得時刻テーブル51
4が格納されており(図2参照)、プロセッサ501〜
504は、それぞれ共有メモリ505内の再接続要求管
理情報510に従ってチャネル再接続要求を行う。
The shared memory 505 includes channels 102 to
A reconnection request processor information table 512, a reconnection request priority processor information table 513, and a priority right acquisition time table 51 for controlling a channel reconnection request to 105
4 (see FIG. 2) and the processors 501 to 501
504 each issue a channel reconnection request according to the reconnection request management information 510 in the shared memory 505.

【0017】図1の構成において、チャネルパス201
〜204はパスグループを組んでおり、記憶制御装置3
01は、あるチャネルからのI/O処理を一旦切り離し
た後、別のチャネルパスに対してチャネル再接続要求を
行い、I/O処理を続行することができる。
In the configuration shown in FIG.
204 form a path group, and the storage controller 3
01 can once disconnect the I / O processing from a certain channel, issue a channel reconnection request to another channel path, and continue the I / O processing.

【0018】例えば、チャネル102から記憶デバイス
601とのデータ転送のためのコマンドが、チャネルポ
ート401を介して、プロセッサ501に発行され、デ
ータ転送の準備ができていない場合(一例として、キャ
ッシュメモリに転送すべきデータが存在しない場合)、
プロセッサ501は、チャネル102との接続を一旦切
り離す。その後、データ転送の準備が完了したところ
で、別のプロセッサ504がチャネルポート404経由
でチャネル105へ再接続要求を行なって、I/O処理
の続きを行なうことができる。
For example, when a command for data transfer from the channel 102 to the storage device 601 is issued to the processor 501 via the channel port 401 and data transfer is not ready (as an example, the cache memory If there is no data to transfer),
The processor 501 disconnects the connection with the channel 102 once. Thereafter, when the preparation for data transfer is completed, another processor 504 can issue a reconnection request to the channel 105 via the channel port 404 to continue the I / O processing.

【0019】通常は、記憶制御装置301内でプロセッ
サ501〜504は独立に動作しているので、チャネル
への再接続要求可能な時には、各プロセッサがそれぞれ
チャネルポート401〜404を経由して、一斉にチャ
ネル再接続要求を行ない、その結果、記憶デバイス60
1を確保したプロセッサと接続しているチャネルのみが
I/O処理の続きを行なうことができ、その他のチャネ
ルは、記憶制御装置301内のプロセッサに再接続要求
を徹回されてしまう。再接続要求の徹回により、チャネ
ルと記憶制御装置301内のプロセッサの動作に無駄が
生じ、その分他の記憶デバイスのデータ転送の為のチャ
ネル再接続要求や、チャネルからの別の記憶デバイスに
対する初期起動が遅れ、記憶サブシステム全体として
の、レスポンスの低下につながる。
Normally, the processors 501 to 504 operate independently in the storage control device 301. Therefore, when a reconnection request to a channel can be made, each processor simultaneously transmits via the channel port 401 to 404, respectively. Makes a channel reconnection request to the storage device 60.
Only the channel connected to the processor that has secured 1 can continue the I / O process, and the other channels are rejected by the processor in the storage controller 301 for the reconnection request. Through the reconnection request, the operation of the channel and the processor in the storage controller 301 is wasted, and a channel reconnection request for data transfer of another storage device or a request for another storage device from the channel is made accordingly. The initial startup is delayed, leading to a reduction in the response of the entire storage subsystem.

【0020】図2は、記憶制御装置301内の共有メモ
リ505上で、記憶デバイス単位に管理される再接続要
求管理情報テーブル510である。再接続要求管理情報
テーブル510では、再接続要求をプロセッサ間で排他
的に行なうための、再接続要求プロセッサ情報512、
再接続要求優先プロセッサ情報513が管理される。す
なわち、512は再接続を要求するプロセッサを表し、
513は、優先プロセッサ数が1の場合、1個の優先プ
ロセッサが表わされ、後述するが再接続要求に対するチ
ャネル応答が遅い場合には当該優先プロセッサはクリア
されて次の優先プロセッサが表わされる。
FIG. 2 shows a reconnection request management information table 510 managed in units of storage devices on the shared memory 505 in the storage controller 301. In the reconnection request management information table 510, the reconnection request processor information 512, for making a reconnection request exclusively between processors,
The reconnection request priority processor information 513 is managed. That is, 512 represents a processor requesting reconnection,
Reference numeral 513 denotes one priority processor when the number of priority processors is one, and if the channel response to the reconnection request is slow, the priority processor is cleared and the next priority processor is represented, as described later.

【0021】また、最初にあるプロセッサが優先権を取
得した時の時刻を格納する初期優先権取得時刻516
(当該I/O処理中は前記時刻は変わらずに保持され
る)、一時的に優先権を取得した時の時刻を格納する優
先権取得時刻テーブル514(前記時刻は優先プロセッ
サが変わる毎に更新される)を持つ。更に、チャネル再
接続要求を行なえるプロセッサ数Nを決める優先プロセ
ッサ数515を持つ。
An initial priority acquisition time 516 for storing a time when a processor first acquires a priority.
(The time is held unchanged during the I / O processing), a priority acquisition time table 514 storing the time when the priority is temporarily acquired (the time is updated every time the priority processor changes). Be). Further, it has a priority processor number 515 that determines the number N of processors that can perform a channel reconnection request.

【0022】図3は、プロセッサ501〜504単位に
持つ個別メモリ506〜509上で管理される再接続要
求情報520である。この再接続要求情報テーブル52
0は、再接続するチャネルパスルート523と、記憶デ
バイス番号522と、共有メモリ505上の再接続要求
優先プロセッサ情報513(図2参照)で自プロセッサ
が優先権を取得したかどうかを記憶する為の優先情報5
21と、を持つ。
FIG. 3 shows reconnection request information 520 managed on the individual memories 506 to 509 of the processors 501 to 504. This reconnection request information table 52
0 indicates whether the own processor has acquired the priority based on the channel path route 523 to be reconnected, the storage device number 522, and the reconnection request priority processor information 513 (see FIG. 2) on the shared memory 505. Priority information 5
21.

【0023】図4は、初期起動を受け付けた時に、チャ
ネルと一旦接続を切り離すかどうかの判断と、それに応
じた処理のフローを示した図、図5は記憶デバイスの準
備が完了し、チャネルへ再接続要求を行なう時のフロー
を示した図、図6はチャネルから再接続され、再接続要
求管理情報を後始末するフローを示した図である。
FIG. 4 is a diagram showing a determination of whether or not to temporarily disconnect the connection from the channel when the initial startup is received, and a flow of processing according to the determination. FIG. FIG. 6 is a diagram showing a flow at the time of making a reconnection request, and FIG. 6 is a diagram showing a flow of reconnecting from a channel and cleaning up the reconnection request management information.

【0024】図4でまず、チャネルからの初期起動で記
憶デバイスを確保し(ステップ701)、コマンドを受
け付ける(ステップ702)。一旦チャネルとの切り離
しが必要な時(ステップ703)は、切り離しを行ない
(ステップ704)、前回のI/O処理の再接続管理情
報が残っている場合も考えられるので、再接続要求管理
情報(再接続要求優先プロセッサ情報、再再接続要求プ
ロセッサ情報、優先権取得時刻、優先プロセッサ数)の
クリアをする(ステップ705)。切り離しの必要が無
い場合は、そのままコマンドの処理に進む(ステップ7
07)。その後デバイスを解放する(ステップ70
6)。
In FIG. 4, first, a storage device is secured by initial activation from a channel (step 701), and a command is accepted (step 702). When it is necessary to disconnect the channel once (step 703), the channel is disconnected (step 704), and the reconnection management information of the previous I / O process may remain. The reconnection request priority processor information, the reconnection request processor information, the priority acquisition time, and the number of priority processors are cleared (step 705). If there is no need for disconnection, the process directly proceeds to the command processing (step 7).
07). Thereafter, the device is released (step 70).
6).

【0025】図5は、図4でチャネルと切り離しを行な
った場合に、その後再接続要求処理の準備完了チェック
をする処理を示している。再接続準備完の場合(ステッ
プ710)、まず再接続要求管理情報を取得し(ステッ
プ711)、優先プロセッサ有無のチェックをする(ス
テップ712)。優先プロセッサが決定していなければ
(優先プロセッサの決定は、ホストコンピュータが介在
せず、記憶制御装置301自体が複数プロセッサからの
応答によって決定する)、優先権の取得を行なう(ステ
ップ713)。自プロセッサが優先プロセッサになった
場合(ステップ714)、チャネルに対して再接続要求
を行なっているプロセッサがいなければ(ステップ71
5)、共有メモリ上の初期優先取得時刻TPと優先権取
得時刻TSをセットし(ステップ716)、チャネルに
対して再接続要求を行なう(ステップ717)。
FIG. 5 shows a process for checking the completion of preparation for the reconnection request process after disconnection from the channel in FIG. When reconnection preparation is completed (step 710), reconnection request management information is acquired first (step 711), and the presence or absence of a priority processor is checked (step 712). If the priority processor has not been determined (priority processor is not determined by the host computer and the storage controller 301 itself is determined by responses from a plurality of processors), priority is acquired (step 713). If the own processor has become the priority processor (step 714), if there is no processor requesting reconnection to the channel (step 71).
5) The initial priority acquisition time T P and the priority acquisition time T S on the shared memory are set (step 716), and a reconnection request is made to the channel (step 717).

【0026】既に優先プロセッサが決定している場合
は、そのプロセッサが自プロセッサかどうかを判断し
(ステップ718)、自プロセッサであれば、現在時刻
Nと優先権取得時刻TSから、まず優先権取得時間T
(=TN−TS)を求め、これをチェックする(ステップ
719)。時間Tが、T>(第一の待ち時間T0)であ
る時は、自プロセッサからの再接続要求に対するチャネ
ルの応答が遅いと判断し、優先プロセッサ情報、及び自
プロセッサの優先権取得時刻TSを解除(クリア)し(ス
テップ720)、他のプロセッサに通知(ブロードキャ
スト)する(ステップ721)。第一の待ち時間T0
適宜に設定されるものである。
If the priority processor has already been determined, it is determined whether or not the processor is the own processor (step 718). If the processor is the own processor, the priority is first determined from the current time T N and the priority acquisition time T S. Right acquisition time T
(= T N -T S) and this correction value is checked (step 719). When the time T satisfies T> (first waiting time T 0 ), it is determined that the channel response to the reconnection request from the own processor is slow, and the priority processor information and the priority acquisition time T of the own processor are determined. S is released (cleared) (step 720) and notified (broadcast) to another processor (step 721). The first waiting time T 0 is appropriately set.

【0027】ブロードキャスト511により他のプロセ
ッサは図5のステップ713により優先権取得競争を行
い、他のプロセッサのうちの一つが新たに優先プロセッ
サになる。この時、再接続要求プロセッサ情報はそのま
まにしておき、優先プロセッサが出していた再接続要求
はそのままにしておくことで、直後に当該パスに対して
チャネルから再起動が発行されても、受け付けることが
できるようにする。すなわち、第一の待ち時間内にチャ
ネルからの応答が無いチャネルへのチャネル再接続要求
はそのままで、第2のパスへもチャネル再接続要求を行
うということを繰り返す。
By the broadcast 511, another processor competes for priority in step 713 of FIG. 5, and one of the other processors becomes a new priority processor. At this time, the reconnection request processor information is left as it is, and the reconnection request issued by the priority processor is left as it is, so that even if a restart is issued from the channel to the path immediately after that, the reception is accepted. To be able to That is, it repeats that the channel reconnection request to the channel for which there is no response from the channel within the first waiting time remains as it is, and the channel reconnection request is also made to the second path.

【0028】また図7のように、チャネル再接続要求を
クリアし(ステップ727)、再接続要求プロセッサ情
報(512)、再接続要求情報(520)を解除し、新
たな優先プロセッサのみが、チャネル再接続要求を行な
っても良い。
Further, as shown in FIG. 7, the channel reconnection request is cleared (step 727), the reconnection request processor information (512) and the reconnection request information (520) are released, and only the new priority processor becomes the channel A reconnection request may be made.

【0029】また処理を速める為に、ステップ718の
自プロセッサが優先プロセッサかどうかを判定する時
は、図3の個別のローカルメモリ506〜509上で管
理される再接続要求情報520の優先情報521から判
断してもよい。
In order to speed up the processing, when it is determined at step 718 whether or not the own processor is the priority processor, the priority information 521 of the reconnection request information 520 managed on the individual local memories 506 to 509 in FIG. You may judge from.

【0030】自プロセッサが優先プロセッサでない時に
は、初期優先取得時間T(T=TN−TP)をチェックす
る(ステップ723)。時刻TがT>(第二の待ち時間
1:T1>>T0)である時は、チャネルからの再起動
が遅く、当該記憶デバイスは沈み込み始めていると判断
し、優先プロセッサ情報を全プロセッサとし(ステップ
724)、ブロードキャストにより全プロセッサに通知
を行なう(ステップ725)。これにより、自プロセッ
サを含め、全てのプロセッサでチャネル再接続要求を行
い、最も応答の早いチャネルからの再起動を受け付け
る。この時はチャネルパスグループに従った再接続要求
であり、チャネルからの再起動により該当する記憶デバ
イスを確保できたプロセッサ以外の、他のプロセッサに
対する再起動は再接続要求撤回となる。
[0030] When the own processor is not the preferred processor checks the initial acquisition priority time T (T = T N -T P ) ( step 723). When the time T is T >> (second waiting time T 1 : T 1 >> T 0 ), it is determined that the restart from the channel is slow, the storage device is starting to sink, and the priority processor information is determined. All processors are set (step 724), and all processors are notified by broadcast (step 725). As a result, all the processors including the own processor make a channel reconnection request, and accept a restart from the channel with the fastest response. At this time, the reconnection request is in accordance with the channel path group, and the restart of other processors other than the processor for which the corresponding storage device has been secured by the restart from the channel is the reconnection request withdrawn.

【0031】途中で優先プロセッサを変更する処理は、
救済を意識した処理である。救済までの時間は、例えば
最初に優先プロセッサとなったプロセッサの再接続要求
に対して、チャネルがビジーでないときのチャネル応答
時間の平均値をTrとすると、T0=(Tr+α)とな
るようにT0を調節する。また優先プロセッサを全プロ
セッサとする時間T1は、例えば、T1=T0×プロセッ
サ数となるようにT1を調節する。
The process of changing the priority processor on the way is as follows:
This is a process that considers rescue. The time until the remedy is, for example, T 0 = (Tr + α), where Tr is the average value of the channel response time when the channel is not busy in response to the reconnection request of the processor that first became the priority processor. to adjust the T 0. The time T 1 to the priority processor and all processors, for example, to adjust the T 1 so that T 1 = T 0 × number of processors.

【0032】その後、図6でチャネルからの再接続処理
を開始し、再接続可能なデバイスが存在すれば(ステッ
プ731)、デバイスの確保に成功したところで(ステ
ップ732)、再接続要求管理情報510と再接続要求
情報520の取得を行い、再接続要求優先プロセッサ情
報513、再接続要求プロセッサ情報512、優先権取
得時刻514、初期優先取得時刻516と再接続要求情
報520をそれぞれクリアし(ステップ733)、コマ
ンドの受け付け等のI/O処理を行なう(ステップ73
4)。再起動可能デバイスが無い場合には、再接続要求
の徹回処理を行ない(ステップ736)、再接続要求管
理情報510と再接続要求情報520のクリアをする。
Thereafter, the reconnection process from the channel is started in FIG. 6, and if there is a reconnectable device (step 731), when the device is successfully secured (step 732), the reconnection request management information 510 And the reconnection request information 520, and clears the reconnection request priority processor information 513, the reconnection request processor information 512, the priority acquisition time 514, the initial priority acquisition time 516, and the reconnection request information 520, respectively (step 733). ), And perform I / O processing such as command reception (step 73).
4). If there is no restartable device, the reconnection request is repeatedly processed (step 736), and the reconnection request management information 510 and the reconnection request information 520 are cleared.

【0033】また、図5の代わりに、図3において、記
憶制御装置内で優先プロセッサ数N515を定義してお
き、図8のように、優先プロセッサ数分のプロセッサが
優先権を取得し728、他のプロセッサよりも優先的
に、チャネル再接続要求を行なう方法もある。
Instead of FIG. 5, in FIG. 3, a priority processor number N515 is defined in the storage control device, and as shown in FIG. There is also a method of making a channel reconnection request with priority over other processors.

【0034】以上説明したように、本発明の実施形態
は、複数のチャネルパスを一つのパスグループとしてI
/O処理を行なうシステムにおいて、パスグループとし
ての特性を生かしながら、チャネル再接続要求の撤回を
減らし、システム全体としてのレスポンスを向上させる
ためのものであって、次に示すような構成例を含むもの
である。
As described above, according to the embodiment of the present invention, a plurality of channel paths are defined as one path group.
In the system for performing the / O processing, it is intended to reduce the cancellation of the channel reconnection request and improve the response as a whole system while utilizing the characteristics as the path group, and includes the following configuration example. It is a thing.

【0035】(1)記憶制御装置内に設けたプロセッサ
間共有メモリにおいて、記憶デバイス単位に再接続要求
管理情報を持ち、該再接続要求管理情報を元にプロセッ
サ間でチャネル再接続要求の優先権を決定し、決められ
た数のプロセッサのみが優先的にチャネル再接続要求を
行なうようにするもの。
(1) In the inter-processor shared memory provided in the storage controller, the reconnection request management information is provided for each storage device, and the priority of the channel reconnection request between the processors is determined based on the reconnection request management information. In which only a predetermined number of processors make a channel reconnection request with priority.

【0036】(2)前記(1)において、記憶制御装置
内部で定めた一定時間が経過しても、チャネルから再接
続されない場合、最初のプロセッサは優先権を解放しチ
ャネル再接続要求を取りやめ、別の一つまたは複数のプ
ロセッサが新たに優先権を取得し、該プロセッサのみが
チャネル再接続要求を行なうようにするもの。
(2) In the above (1), if the connection is not re-established from the channel even after the elapse of a predetermined time set in the storage controller, the first processor releases the priority and cancels the channel re-connection request. Another one or more processors acquire a new priority, and only this processor makes a channel reconnection request.

【0037】(3)前記(2)において、一定時間が経
過した後も、初回のチャネル再接続要求はそのまま行い
続け、新たに優先権を得たプロセッサが、更にチャネル
再接続要求を行なうようにするもの。
(3) In the above (2), even after a certain period of time, the first channel reconnection request is kept as it is, and the processor which has newly obtained the priority makes another channel reconnection request. What to do.

【0038】(4)前記(1)において記憶制御装置内
部で定めた第二の一定時間が経過しても、チャネルから
再接続されない場合、残りの全プロセッサからチャネル
再接続要求を行なうようにするもの。
(4) If the connection is not re-established from the channel after the elapse of the second fixed time set in the storage controller in the above (1), all the remaining processors make a channel re-connection request. thing.

【0039】[0039]

【発明の効果】本発明によれば、記憶制御装置からチャ
ネルへの再接続要求を行なうパスに対応するプロセッサ
を絞ることで、チャネルからの再起動の撤回を抑えるこ
とができ、次に示すような効果が期待できる。
According to the present invention, the cancellation of the restart from the channel can be suppressed by narrowing down the processors corresponding to the path for performing a reconnection request from the storage controller to the channel. Effect can be expected.

【0040】記憶デバイスの多重処理を行なっている場
合に、記憶制御装置からの無駄な再接続要求が抑えら
れ、チャネル再接続撤回の処理が抑えられる分、チャネ
ル、記憶サブシステム共に、I/O処理の負荷が軽減さ
れ、記憶サブシステム全体としてのI/O処理のレスポ
ンスが向上する。
When multiplex processing of a storage device is performed, useless reconnection requests from the storage control device are suppressed, and processing of channel reconnection withdrawal is suppressed. The processing load is reduced, and the response of the I / O processing as the whole storage subsystem is improved.

【0041】記憶制御装置からチャネルへの無駄な再接
続要求と、チャネルからの別の記憶デバイスに対する初
期起動が競合することによる、チャネルからの初期起動
の遅れを無くし、記憶サブシステム全体としてのレスポ
ンスが低下することを防ぐ。
The delay of the initial startup from the channel due to the conflict between the useless reconnection request from the storage controller to the channel and the initial startup from the channel to another storage device is eliminated, and the response of the entire storage subsystem is eliminated. Is prevented from lowering.

【0042】無駄な再接続要求によって、逆に記憶制御
装置からの別の記憶デバイスの再接続要求の検出が不当
に遅れることによる、記憶サブシステム全体としてのレ
スポンスが低下することを防ぐ。
It is possible to prevent a useless reconnection request from unduly delaying the detection of a reconnection request for another storage device from the storage controller, thereby reducing the response of the entire storage subsystem.

【0043】記憶サブシステム内のプロセッサを他の処
理(例えば、他ホストコンピュータのチャネルからのI
/O処理や、記憶制御装置内部固有の処理)に割り当て
ることができる。
The processor in the storage subsystem is used for other processing (for example, I / O from a channel of another host computer).
/ O processing and processing unique to the storage controller).

【図面の簡単な説明】[Brief description of the drawings]

【図1】ホストコンピュータと、ホストコンピュータに
一つのパスグループとしての複数のチャネルパスを介し
て接続されて複数のチャネルポートと複数のプロセッサ
を持つ記憶制御装置と、記憶制御装置に接続された配下
の複数の記憶デバイスと、からなるコンピュータシステ
ムの概略を示す図である。
FIG. 1 is a host computer, a storage controller connected to a host computer via a plurality of channel paths as one path group and having a plurality of channel ports and a plurality of processors, and a subordinate connected to the storage controller. Is a diagram schematically illustrating a computer system including a plurality of storage devices.

【図2】チャネルへの再接続要求を行なう際に、記憶制
御装置内の複数のプロセッサ間で、再接続要求を管理
し、チャネルからの再接続撤回を抑えるための、本発明
の実施形態に係る再接続要求管理情報テーブルを示す図
である。
FIG. 2 illustrates an embodiment of the present invention for managing a reconnection request among a plurality of processors in a storage controller and suppressing reconnection withdrawal from a channel when a reconnection request to a channel is made. It is a figure showing the reconnection request management information table.

【図3】記憶制御装置内の各プロセッサにあり、チャネ
ルへの再起動要求を行なっているパスの情報、記憶デバ
イスの情報、プロセッサの再接続要求の優先情報を格納
している個別メモリを示す図である。
FIG. 3 shows an individual memory in each processor in the storage control device, which stores information on a path requesting a restart to a channel, information on a storage device, and priority information on a reconnection request of the processor. FIG.

【図4】チャネルからの初期起動時のフローを示す図で
ある。
FIG. 4 is a diagram showing a flow at the time of initial startup from a channel.

【図5】チャネルに対して、再起動要求を行なう為の記
憶デバイスのチェック処理において、再接続要求を行な
うプロセッサに優先度を持たせることで、チャネルに対
して無駄な再接続要求を行なわないようにする為の処理
フローを示す図である。
FIG. 5 is a flowchart illustrating a process of checking a storage device for issuing a restart request to a channel, by giving a priority to a processor that issues a reconnection request, thereby preventing a wasteful reconnection request from being issued to a channel. FIG. 4 is a diagram showing a processing flow for performing the above.

【図6】チャネルからの再起動処理において、再接続要
求のための情報を後始末する処理フローを示す図であ
る。
FIG. 6 is a diagram showing a processing flow for rearranging information for a reconnection request in a restart processing from a channel.

【図7】図5において、優先プロセッサでなくなった時
に、チャネル再接続要求をクリアするケースのフローを
示した図である。
FIG. 7 is a diagram showing a flow of a case in which a channel reconnection request is cleared when the processor is no longer a priority processor in FIG. 5;

【図8】図5において、記憶制御装置内で定義した優先
プロセッサの数だけ優先的にチャネル再接続要求を行な
う処理フローを示す図である。
FIG. 8 is a diagram showing a processing flow of giving a channel reconnection request preferentially by the number of priority processors defined in the storage control device in FIG. 5;

【符号の説明】[Explanation of symbols]

101 ホストコンピュータ 102〜105 ホストコンピュータ側チャネルポート 201〜204チャネルパス 301 記憶制御装置 401〜404 記憶制御装置側チャネルポート 501〜504 I/O処理制御部(プロセッサ) 505 プロセッサ間共有メモリ 506〜509 プロセッサ個別メモリ 601〜603 記憶装置 510 再接続要求管理情報 511 ブロードキャスト(全プロセッサへの一斉通知
手段) 512 再接続要求プロセッサ情報 513 再接続要求優先プロセッサ情報 514 優先権取得時刻 515 優先プロセッサ数 516 初期優先取得時刻 520 再接続要求情報 521 優先情報 522 記憶デバイス番号 523 チャネルパスルート 701〜737 処理ステップ
101 Host computer 102-105 Host computer side channel port 201-204 channel path 301 Storage controller 401-404 Storage controller side channel port 501-504 I / O processing controller (processor) 505 Inter-processor shared memory 506-509 Processor Individual memory 601 to 603 Storage device 510 Reconnection request management information 511 Broadcast (simultaneous notification means to all processors) 512 Reconnection request processor information 513 Reconnection request priority processor information 514 Priority acquisition time 515 Priority processor number 516 Initial priority acquisition Time 520 Reconnection request information 521 Priority information 522 Storage device number 523 Channel path route 701 to 737 Processing step

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横畑 静生 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 Fターム(参考) 5B014 GA03 GA35 GA60 GD16  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shizuo Yokohata 2880 Kozu, Odawara-shi, Kanagawa F-term in Storage Systems Division, Hitachi, Ltd. F-term (reference) 5B014 GA03 GA35 GA60 GD16

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ホストコンピュータと、前記ホストコン
ピュータと複数のチャネルパスで接続された記憶制御装
置と、前記記憶制御装置に接続されて前記ホストコンピ
ュータの入出力データを記憶する記憶デバイスと、から
構成されるコンピュータシステムにおいて、 前記記憶制御装置は、前記ホストコンピュータの複数チ
ャネルの中で、チャネル再接続要求を行なう少なくとも
1つのパスを選択し、前記選択したパスのみにチャネル
再接続要求を送信し、残りのチャネルに対してはチャネ
ル再接続要求を行なわないようにする機能を有し、 前記複数チャネルに対するトータルレスポンスを向上さ
せることを特徴とする記憶制御装置を備えたコンピュー
タシステム。
1. A host computer, a storage controller connected to the host computer via a plurality of channel paths, and a storage device connected to the storage controller and storing input / output data of the host computer. In the computer system, the storage control device selects at least one path for performing a channel reconnection request among a plurality of channels of the host computer, and transmits a channel reconnection request only to the selected path. A computer system comprising a storage control device having a function of preventing a channel reconnection request from being made for the remaining channels, and improving a total response to the plurality of channels.
【請求項2】 請求項1に記載の記憶制御装置を備えた
コンピュータシステムにおいて、 前記チャネル再接続要求に対して、前記記憶制御装置内
部で定めた所定時間内にホストコンピュータの当該チャ
ネルからの応答が無い場合には、残りの全てのチャネル
に対してチャネル再接続要求を行うことを特徴とする記
憶制御装置を備えたコンピュータシステム。
2. A computer system comprising the storage control device according to claim 1, wherein a response from the channel of the host computer to the channel reconnection request within a predetermined time set inside the storage control device. A computer system provided with a storage control device, wherein when there is no channel, a channel reconnection request is made for all remaining channels.
【請求項3】 ホストコンピュータと、前記ホストコン
ピュータと複数のチャネルパスで接続された記憶制御装
置と、前記記憶制御装置に接続されて前記ホストコンピ
ュータの入出力データを記憶する記憶デバイスと、から
構成されるコンピュータシステムにおいて、 前記記憶制御装置は、複数のプロセッサと前記プロセッ
サ間で共有する共有メモリとを備え、 前記共有メモリには、記憶デバイス単位に再接続要求管
理情報を保持させ、 前記再接続要求管理情報に基づいてプロセッサ間でチャ
ネル再接続要求の優先権を決定し、前記優先権を与えら
れたプロセッサのみが優先的にチャネル再接続要求を行
えるようにされ、前記優先権を与えられないプロセッサ
はチャネル再接続要求を行わないことを特徴とする記憶
制御装置を備えたコンピュータシステム。
3. A host computer, a storage controller connected to the host computer via a plurality of channel paths, and a storage device connected to the storage controller and storing input / output data of the host computer. In the computer system, the storage control device includes a plurality of processors and a shared memory shared between the processors, the shared memory holds reconnection request management information for each storage device, The priority of the channel reconnection request is determined between the processors based on the request management information, and only the processor given the priority can make the channel reconnection request with priority, and the priority cannot be given. A processor having a storage controller characterized by not making a channel reconnection request; Data system.
【請求項4】 請求項3に記載の記憶制御装置を備えた
コンピュータシステムにおいて、 前記記憶制御装置内部で定めた一定時間が経過しても、
前記ホストコンピュータのチャネルから再接続されない
場合、前記優先権を与えられたプロセッサは優先権を解
放されてチャネル再接続要求を取りやめ、残りのプロセ
ッサが新たに優先権を取得し、前記取得されたプロセッ
サのみが優先的にチャネル再接続要求を行なうようにさ
れることを特徴とする記憶制御装置を備えたコンピュー
タシステム。
4. A computer system comprising the storage control device according to claim 3, wherein even if a predetermined time set inside the storage control device has passed,
If not reconnected from the channel of the host computer, the processor given the priority is released from the priority and cancels the channel reconnection request, and the remaining processors newly obtain the priority, and the acquired processor A computer system provided with a storage control device, wherein only a channel reconnection request is preferentially made.
【請求項5】 請求項3に記載の記憶制御装置を備えた
コンピュータシステムにおいて、 前記記憶制御装置内部で定めた一定時間が経過しても、
前記ホストコンピュータのチャネルから再接続されない
場合、前記優先権を与えられたプロセッサはそのままチ
ャネル再接続要求を行い続け、新たに優先権を得たプロ
セッサが更にチャネル再接続要求を行なうことを特徴と
する記憶制御装置を備えたコンピュータシステム。
5. A computer system comprising the storage control device according to claim 3, wherein even if a predetermined time set inside the storage control device has passed,
When the channel is not reconnected from the channel of the host computer, the processor to which the priority has been given continues to make a channel reconnection request as it is, and the processor having newly obtained the priority further makes a channel reconnection request. Computer system with storage controller.
JP10184241A 1998-06-30 1998-06-30 Computer system provided with memory control unit Pending JP2000020445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10184241A JP2000020445A (en) 1998-06-30 1998-06-30 Computer system provided with memory control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10184241A JP2000020445A (en) 1998-06-30 1998-06-30 Computer system provided with memory control unit

Publications (1)

Publication Number Publication Date
JP2000020445A true JP2000020445A (en) 2000-01-21

Family

ID=16149860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10184241A Pending JP2000020445A (en) 1998-06-30 1998-06-30 Computer system provided with memory control unit

Country Status (1)

Country Link
JP (1) JP2000020445A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193604A2 (en) * 2000-09-28 2002-04-03 Hitachi, Ltd. Storage control apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193604A2 (en) * 2000-09-28 2002-04-03 Hitachi, Ltd. Storage control apparatus
US6904469B2 (en) 2000-09-28 2005-06-07 Hitachi, Ltd. Storage control apparatus
EP1193604A3 (en) * 2000-09-28 2006-01-25 Hitachi, Ltd. Storage control apparatus
US7478231B2 (en) 2000-09-28 2009-01-13 Hitachi, Ltd. Storage control apparatus

Similar Documents

Publication Publication Date Title
US20090106569A1 (en) Apparatus and method for controlling voltage and frequency in network on chip
US5898691A (en) Method and apparatus for congestion distributed adaptive routing
JPH09179816A (en) Data processing system (asymmetry bus arbitration protocol)
US20030038969A1 (en) Apparatus and method for determining bus use right
US20020009098A1 (en) Communication control method and device
JP2000020445A (en) Computer system provided with memory control unit
JP2003527777A (en) Variable Access Fairness of Fiber Channel Arbitrated Loop
JP2006100906A (en) Method for managing operation of network system and storage device
JPH064239A (en) Printer server system for lan
US5692112A (en) Method and apparatus for buffering data between a raster image processor (RIP) and an output device
US20040225707A1 (en) Systems and methods for combining a slow data stream and a fast data stream into a single fast data stream
JP3163526B2 (en) LAN broadcast frame processing method and apparatus
JPH0962624A (en) Processing method and processing system for on-line transaction
JP3747020B2 (en) Crossbar mediation system
JPH09149067A (en) Switching hub
JP2836591B2 (en) Inter-processor bus transmission method and inter-processor bus transmission system
JP2005070994A (en) Storage controller
JP3214557B2 (en) I / O control device and DMA transfer control method
US6421712B1 (en) Method and apparatus for broadcasting invalidation messages in a computer system
JPS61848A (en) Bus selection system for decentralized control system
JPH0744505A (en) Load distribution method in parallel computer
JP2003069612A (en) Method and device for utopia interface control and back wire board used in the device
JP2001156825A (en) Node
JP3839965B2 (en) Broadcast communication method and communication apparatus
JP2541686B2 (en) Input / output control method