ITMI940376A1

ITMI940376A1 - PERFECTED INTEGRATED MAGNETIC VOLTAGE LOWER CONVERTER

Info

Publication number: ITMI940376A1
Application number: IT000376A
Authority: IT
Inventors: Cesare Antonio Bocchiola
Original assignee: Whirlpool Italia S R L Di Comerio
Priority date: 1994-03-02
Filing date: 1994-03-02
Publication date: 1995-09-03
Also published as: IT1273363B; ITMI940376A0

Description

Descrizione di un brevetto d'invenzione Description of an invention patent

La presente invenzione si riferisce a dei perfezionamenti apportati ai convertitori GL.ac abbassatori di tensione a magnetica integrata comprendenti un commutatore statico commutato frequenzialmente in chiusura/apertura, un mezzo induttore a prese, un diodo ed un mezzo capacitivo, quest'ultimo posto in parallelo al carico alimentato dal convertitore. Tali circuiti sono noti, ad esempio dalla pubblicazione "Modern DC to DC Switchmode Power Convertor Circuìts autori Severns-Bloom, Editore: Van Nostrand, dell'aprile The present invention relates to improvements made to GL.ac converters with integrated magnetic voltage lowering devices comprising a static switch frequently switched in closing / opening, a socket inductor means, a diode and a capacitive means, the latter placed in parallel to the load powered by the converter. Such circuits are known, for example, from the publication "Modern DC to DC Switchmode Power Convertor Circuìts authors Severns-Bloom, Publisher: Van Nostrand, April

1983, pag.178, figure 8.2(B). 1983, page 178, figures 8.2 (B).

Nei convertitori, tradizionali nei quali una In converters, traditional in which one

tensione in c.c. non regolata, viene portato ad un DC voltage not regulated, it is brought to a

valore più basso, quindi regolato, comandando lower value, then adjusted, by commanding

secondo una data frequenza, l'apertura e la according to a given frequency, the opening and the

chiusura di un commutatore statico, quest'ultimo è closing a static switch, the latter is

soggetto nel transitorio di ascensione del subject in the ascension transition of

convertitore ad elevate sollecitazioni che high stress converter which

costringono all'adozione di commutatori statici ad force the adoption of static switches ad

alte prestazioni. Queste sollecitazioni derivano High performance. These stresses arise

principalmente dalle elevate escursioni della tensione nel commutatore statico. E' da considerare infatti che il commutatore controllato deve essere previsto per la massima tensione d'ingresso, più un certo margine che tenga conto di transitori di breve durata ed altri fenomeni di dispersione. mainly from the high voltage excursions in the static switch. In fact, it should be considered that the controlled commutator must be provided for the maximum input voltage, plus a certain margin that takes into account short duration transients and other dispersion phenomena.

I problemi sopraindicati vengono risolti dall'invenzione attraverso l'adozione delle soluzioni che formano oggetto delle annesse rivendicazioni . The above problems are solved by the invention through the adoption of the solutions which form the subject of the attached claims.

L'invenzione sarà meglio compresa dalla seguente descrizione dettagliata, fornita a puro titolo esemplificativo è fatta in relazione all'annesso disegno, in cui: The invention will be better understood from the following detailed description, provided purely by way of example, is made in relation to the attached drawing, in which:

la figura 1 mostra una prima forma di realizzazione dell'invenzione fondata sull'impiego di elementi discreti, mentre Figure 1 shows a first embodiment of the invention based on the use of discrete elements, while

la figura 2 mostra l'andamento delle tensioni nei corrispondenti punti della figura 1; Figure 2 shows the trend of the stresses in the corresponding points of Figure 1;

la figura 3 mostra in forma schematica una forma di realizzazione fondata sull'uso di un circuito integrato (microcontrollore). Figure 3 schematically shows an embodiment based on the use of an integrated circuit (microcontroller).

Con riferimento alle figure 1 e 2, VIN indica una sorgente di tensione non regolata in c.c., sorgente che può essere costituita da un ponte raddrizzatore e da un successivo filtro livellatore in caso di alimentazione da rete (115 oppure 230 V). With reference to Figures 1 and 2, VIN indicates an unregulated DC voltage source, a source that can consist of a rectifier bridge and a subsequent smoothing filter in the case of mains power supply (115 or 230 V).

In serie a tale sorgente e tra loro sono disposti due commutatori statici Q1 e Q2 aventi opportunamente caratteristiche diverse. In particolare, Q1 può essere un MOS di potenza e Q2 un transistore bipolare o un transistore bipolare a porta isolata. L'emettitore di quest'ultimo (Q2) è collegato ad una presa intermedia FCT di un induttore (L1+L2) avvolto su un nucleo magnetico. La parte LI dell'induttore comprende Ni spire, mentre la parte L2 comprende N2 spire. Two static switches Q1 and Q2 are arranged in series with this source and between them, having suitably different characteristics. In particular, Q1 can be a power MOS and Q2 a bipolar transistor or an insulated gate bipolar transistor. The emitter of the latter (Q2) is connected to an intermediate FCT socket of an inductor (L1 + L2) wound on a magnetic core. The part L1 of the inductor comprises Ni turns, while the part L2 comprises N2 turns.

PI rappresenta il lato positivo e PCT il lato negativo della parte Li dell'induttore, mentre PCT rappresenta il lato positivo della parte L2 il cui lato negativo è rappresentato da P2. PI represents the positive side and PCT the negative side of the Li part of the inductor, while PCT represents the positive side of the L2 part whose negative side is represented by P2.

Il lato PI è collegato al catodo di un diodo volano DI, il cui anodo è collegato al negativo della sorgente VIN. Il lato P2 è collegato al carico RL, in parallelo al quale è disposto un condensatore di livellamento CO. Il lato negativo del carico è collegato con il negativo della sorgente VIN. The PI side is connected to the cathode of a flywheel diode DI, the anode of which is connected to the negative of the source VIN. Side P2 is connected to the load RL, in parallel with which a smoothing capacitor CO is arranged. The negative side of the load is connected with the negative of the VIN source.

In parallelo al carico RL è previsto un partitore di tensione RI, R2. Alla presa intermedia del partitore si collega 1'ingresso invertente di un amplificatore di errore EA1 attraverso un resistore RF1 . All'amplificatore di errore EA1 si collega un ramo di retroazione formato dal condensatore CF1 e dal resistore RF2 in serie tra loro. I componenti RF1, RF2 e CF1 formano un mezzo regolatore proporzionale-integrale per l'amplificatore di errore EA1. A voltage divider RI, R2 is provided in parallel with the load RL. The inverting input of an error amplifier EA1 is connected to the intermediate socket of the divider through a resistor RF1. A feedback branch formed by capacitor CF1 and resistor RF2 in series with each other is connected to the error amplifier EA1. The components RF1, RF2 and CF1 form a proportional-integral regulating means for the error amplifier EA1.

L'ingresso non invertente dall’amplificatore di errore EA1 è connessa ad una tensione di riferimento VREF. L'uscita VI di tale amplificatore di errore EAl è connesso all'ingresso non invertente di un comparatore CMPl. L 'ingresso invertente di quest'ultimo è connesso ad una uscita ad alta frequenza FSH di un oscillatore OSC. Tale segnale di uscita è a dente di sega. The non-inverting input from the EA1 error amplifier is connected to a reference voltage VREF. The output VI of this error amplifier EAl is connected to the non-inverting input of a comparator CMP1. The inverting input of the latter is connected to a high frequency FSH output of an OSC oscillator. This output signal is a sawtooth.

Il segnale di uscita V3 del comparatore CMPl è connesso con l'ingresso di un amplificatore d'isolamento IA1 connesso con la base del MOS di potenza Q1. The output signal V3 of the comparator CMP1 is connected with the input of an isolation amplifier IA1 connected with the base of the power MOS Q1.

La tensione di riferimento VREF è anche applicata all 'ingresso invertente di un altro comparatore CMP3, mentre il suo ingresso non invertente è connesso con il collettore di un transistore Q3 il cui emettitore è posto a massa, mentre la relativa base può, attraverso un commutatore non riprodotto, essere alternativamente portata alta (ON) o bassa ( OFF ) . The reference voltage VREF is also applied to the inverting input of another comparator CMP3, while its non-inverting input is connected to the collector of a transistor Q3 whose emitter is grounded, while its base can, through a commutator not reproduced, alternately be carried high (ON) or low (OFF).

L'ingresso non invertente del comparatore CMP3 è altresì connesso attraverso un resistore RC2 con 1 'ingresso non invertente di un ulteriore comparatore CMP2. Tra tale ingresso ed il resistore RC2 trovasi collegato un resistore RC1 (connesso ad una tensione Vcc in c.c.) ed un condensatore CI posto a massa nonché un diodo D2 connesso con l'uscita V5 dal comparatore CMP3. The non-inverting input of the comparator CMP3 is also connected through a resistor RC2 with the non-inverting input of a further comparator CMP2. Between this input and the resistor RC2 there is connected a resistor RC1 (connected to a voltage Vcc in d.c.) and a capacitor C1 placed to ground as well as a diode D2 connected with the output V5 from the comparator CMP3.

L 'ingresso invertente del comparatore CMP2 è connesso all'oscillatore OSC precisamente all'uscita FSL su cui è presente una tensione a dente di sega di frequenza inferiore (detta in seguito bassa) a quella dell'uscita FSH. Il segnale d'uscita V4 del comparatore CMP2 è applicato all'ingresso di un amplificatore d'isolamento IA2 connesso con la base del transistore Q2. The inverting input of the CMP2 comparator is connected to the OSC oscillator precisely to the FSL output on which there is a sawtooth voltage of lower frequency (hereinafter called low) than that of the FSH output. The output signal V4 of the comparator CMP2 is applied to the input of an isolation amplifier IA2 connected to the base of the transistor Q2.

Nel collegamento tra l'uscita FSH dell'oscillatore OSC e l'ingresso del comparatore CMP1 si collega un diodo D3 che porta all'uscita del comparatore CMP3. In the connection between the FSH output of the oscillator OSC and the input of the comparator CMP1, a diode D3 is connected which leads to the output of the comparator CMP3.

Sarà ora descritta la sequenza di accensione e spegnimento dei componenti Q1 e Q2 che consente di conseguire i vantaggi insiti nella soluzione dell 'invenzione The sequence of switching on and off of the components Q1 and Q2 will now be described, which allows to achieve the advantages inherent in the solution of the invention.

All'istante iniziale (a tempo=0) l'interruttore che controlla la base del transistore Q3 è in OFF con chè alla base è applicato un segnale alto che porta il transistore Q3 in saturazione. Il condensatore CI è quindi scarico come lo sono tutti gli altri condensatori. At the initial instant (time = 0) the switch which controls the base of the transistor Q3 is OFF with a high signal applied to the base which brings the transistor Q3 to saturation. The capacitor CI is therefore discharged as are all the other capacitors.

Sia il MOS di potenza Q1 che il transistore Q2 sono "spenti" e la tensione di uscita VO è nulla. Quando il citato interruttore viene portato in ON (livello basso sulla base del transistore Q3) il transistore Q3 si interdice, ed il circuito inizia ad operare attraverso il caricarsi del condensatore CI (che si carica con una costante di tempo data dai valori dei componenti RC1 e CI). Both the power MOS Q1 and the transistor Q2 are "off" and the output voltage VO is zero. When the aforementioned switch is turned ON (low level on the base of the transistor Q3) the transistor Q3 is cut off, and the circuit begins to operate by charging the capacitor CI (which is charged with a time constant given by the values of the components RC1 and CI).

Poiché all'ingresso invertente è applicata la tensione VREF (maggiore di 0), la sua uscita (V5) sarà bassa fintantoché la tensione V2 sul condensatore CI non ha raggiunto il valore VREF. Si osserva che la caduta di tensione sul resistore RC2 non conta dato che il transistore Q3 essendo interdetto non assorbe corrente. Since the VREF voltage (greater than 0) is applied to the inverting input, its output (V5) will be low until the voltage V2 on the capacitor CI has reached the VREF value. It is observed that the voltage drop across resistor RC2 does not count since transistor Q3, being cut off, does not absorb current.

La tensione di uscita V5 del comparatore CMP3 tiene basso l'ingresso invertente del comparatore CMP1 attraverso il diodo D3. L'ingresso non invertente del comparatore CMPl è invece a livello alto (vedasi VI) poiché l'amplificatore di errore EAl ha il suo ingresso non invertente alla tensione VREF, mentre quello invertente è alla tensione di uscita VO del convertitore, tensione quest'ultima che sarà in fase crescente (vedi figura 2). L'uscita VI dell'amplificatore di errore EAl è a livello alto e tale è pertanto ingresso non invertente del comparatore CMPl. Quindi 1'uscita V3 del comparatore CMPl è alta e pilota in conduzione (ON) al 100% il MOS di potenza Q1 attraverso l'amplificatore d'isolamento IAl, che funge da traslatore di livello essendo il MOS di potenza sospeso in alta tensione. The output voltage V5 of the comparator CMP3 keeps the inverting input of the comparator CMP1 low through the diode D3. The non-inverting input of the comparator CMPl is instead at a high level (see VI) since the error amplifier EAl has its non-inverting input at the voltage VREF, while the inverting one is at the output voltage VO of the converter, the latter voltage which will be in an increasing phase (see figure 2). The output VI of the error amplifier EAl is at a high level and this is therefore a non-inverting input of the comparator CMP1. Therefore, the output V3 of the comparator CMP1 is high and drives the power MOS Q1 into conduction (ON) at 100% through the isolation amplifier 11A, which acts as a level translator being the power MOS suspended in high voltage.

Nel contempo il comparatore CMP2 riceve la tensione a bassa frequenza dall'uscita FSL dell'oscillatore OSC. Avendo al suo ingresso non invertente la tensione V2 che sta salendo, il comparatore CMP2 fornirà al transistore Q2 attraverso l'amplificatore d'isolamento IA2 una tensione di pilotaggio ad onda quadro V4 a fattore di utilizzazione (duty cycle) crescente col crescere di V2, così da consentire la partenza del convertitore e la salita graduale (soft start) della tensione di uscita VO. At the same time the comparator CMP2 receives the low frequency voltage from the FSL output of the oscillator OSC. Having at its non-inverting input the rising voltage V2, the comparator CMP2 will supply the transistor Q2 through the isolation amplifier IA2 with a square wave driving voltage V4 with duty cycle increasing with the increase of V2, so as to allow the converter to start and the gradual rise (soft start) of the output voltage VO.

Quando la tensione V2 ha raggiunto il valore VREF, la tensione VO ha assunto un valore dato da VO=VINxVREF/VCC x R1/R2 (se Rl>>R2); VCC è la tensione ausiliaria del circuito di pilotaggio. Non è detto che questo sia il valore finale che VO deve raggiungere, ma il circuito sarà dimensionato in modo tale che vi sia molto vicino e leggermente inferiore. When the voltage V2 has reached the VREF value, the voltage VO has assumed a value given by VO = VINxVREF / VCC x R1 / R2 (if Rl >> R2); VCC is the auxiliary voltage of the driving circuit. This is not necessarily the final value that VO must reach, but the circuit will be sized in such a way that it is very close to it and slightly lower.

Riassumendo, nella fase di avviamento o di transizione il MOS di potenza Q1 sarà sempre in conduzione, mentre il transistore Q2 sarà pilotato ON/OFF frequenzialmente con fattore di utilizzazione crescente. In summary, in the starting or transition phase the power MOS Q1 will always be in conduction, while the transistor Q2 will be driven ON / OFF frequently with increasing utilization factor.

La fase di regime permanente parte sostanzialmente da quando V2 raggiunge il valore di VREF. Il comparatore CMP3 commuta allora la sua uscita V5 a livello alto liberando l'ingresso invertente del comparatore CMP1 e forzando alto 1'ingresso non invertente del comparatore CMP2 . Quindi l'uscita V4 del comparatore CMP2 si porta a livello alto e pilota il transistore Q2 in modo che sia completamente in conduzione (cioè allo stato di ON senza fasi di OFF). The steady state phase starts substantially from when V2 reaches the VREF value. The comparator CMP3 then switches its output V5 to a high level, freeing the inverting input of the comparator CMP1 and forcing the non-inverting input of the comparator CMP2 high. Then the output V4 of the comparator CMP2 goes to a high level and drives the transistor Q2 so that it is completely in conduction (ie to the ON state without OFF phases).

Nel contempo, il comparatore CMP1 riceve al suo ingresso invertente la tensione a dente di sega ad alta frequenza proveniente dalla uscita FSH dell'oscillatore OSC. Quindi la sua uscita V3 inizia a commutare in apertura/chiusura (0N/0FF) il MOS di potenza Q1 con la frequenza FSH e con fattore di utilizzazione che dipende dal confronto tra il dente di sega con il valore della tensione VI che nel frattempo sarà scesa poiché la tensione VO ha già quasi raggiunto il suo valore finale. At the same time, the comparator CMP1 receives at its inverting input the high frequency sawtooth voltage coming from the FSH output of the oscillator OSC. Then its output V3 begins to switch the power MOS Q1 to open / close (0N / 0FF) with the frequency FSH and with a duty cycle that depends on the comparison between the sawtooth with the value of the voltage VI which in the meantime will be dropped because the voltage VO has already almost reached its final value.

L'anello di controllo della tensione, formato dal partitore di tensione RI, R2, dall'amplificatore di errore EA1 con i relativi componenti RFl, RF2 e CF2, e dal comparatore CMP1 entra così pienamente in funzione e porta la tensione VO al suo valore finale, il quale dipende da VREF e dal rapporto di partizione di RI, R2. The voltage control loop, formed by the voltage divider RI, R2, by the error amplifier EA1 with the related components RFl, RF2 and CF2, and by the comparator CMP1 thus enters fully into operation and brings the voltage VO to its value final, which depends on VREF and the partition ratio of RI, R2.

In condizione di regime, quindi, il transistore Q2 è sempre in conduzione, mentre il MOS di potenza viene fatto lavorare frequenzialmente in commutazione aperto/chiuso (0N/0FF). In steady state conditions, therefore, the transistor Q2 is always in conduction, while the power MOS is operated frequently in open / closed switching (0N / 0FF).

Nel transitorio di accensione del convertitore si verifica l'opposto; è infatti il transistore Q2 a dover commutare una tensione che inizialmente è pari a VIN per poi decrescere quando, raggiunto il regime permanente, la commutazione passa al MOS di potenza Q1. Inoltre a seguito dell'utilizzo del circuito magnetica integrata, a regime Q1 vede uno swing di tensione inferiore. Pertanto Q1 è dimensionato per una tensione inferiore rispetto ai convertitori tradizionali e l'efficenza del convertitore è maggiore. L'aumento di efficenza del convertitore deriva dal fatto che il MOS di potenza Ql commuta a tensioni inferiori come pure dal fatto che, potendo essere dimensionato per tali tensioni inferiori, sarà per questioni tecnologiche costruttive, un componente più veloce e con minore resistenza in stato "chiuso" (cioè di ON). Pertanto tra le perdite di commutazione, sia quelle di conduzione saranno grandemente ridotte. The opposite occurs in the converter switch-on transient; in fact it is the transistor Q2 that has to switch a voltage which is initially equal to VIN and then decreases when, once the permanent regime is reached, the switching passes to the power MOS Q1. Furthermore, following the use of the integrated magnetic circuit, at steady state Q1 sees a lower voltage swing. Therefore Q1 is sized for a lower voltage than traditional converters and the efficiency of the converter is higher. The increase in efficiency of the converter derives from the fact that the power MOS Ql switches at lower voltages as well as from the fact that, since it can be sized for such lower voltages, it will be a faster component with lower resistance in state "closed" (ie ON). Therefore, both switching and conduction losses will be greatly reduced.

In definitiva, il componente Ql (che non è necessario sia un MOS di potenza, indicato come semplice esempio) può essere un qualsiasi commutatore allo stato solido contraddistinto da una elevata velocità di commutazione, da una bassa resistenza interna e limitato a sopportare basse tensioni (inferiori all'intera tensione VIN), mentre il componente Q2 può essere un qualsiasi commutatore allo stato solido contraddistinto da una bassa velocità di commutazione, da un basso costo, atto a operare ad alta tensione (poiché esso lavora per un tempo molto breve durante il transitorio di accensione del convertitore). Ultimately, the Ql component (which does not need to be a power MOS, indicated as a simple example) can be any solid state switch characterized by a high switching speed, a low internal resistance and limited to withstand low voltages ( lower than the entire voltage VIN), while the Q2 component can be any solid state switch characterized by a low switching speed, a low cost, suitable for operating at high voltage (since it works for a very short time during the converter switch-on transient).

In fase di spegnimento del convertitore descritto si verifica quanto segue: When the converter described is switched off, the following occurs:

lo stato iniziale è caratterizzato dal fatto che tutte le tensioni del circuito sono a regime. VO è al valore impostato dal circuito di controllo descritto, il comparatore CMP1 sta commutando a frequenza costante (alla frequenza cioè dell'uscita FSH dell'oscillatore OSC) e con fattore di utilizzazione pure costante dato che anche VI è a regime. Il condensatore CI è completamente carico (V2 è eguale alla tensione ausiliaria VCC) e l'uscita del comparatore CMP3 è alta e parimenti alta è la tensione V4. the initial state is characterized by the fact that all the circuit voltages are in steady state. VO is at the value set by the control circuit described, the comparator CMP1 is switching at a constant frequency (ie at the frequency of the output FSH of the oscillator OSC) and with a constant duty cycle since VI is also in steady state. The capacitor CI is fully charged (V2 is equal to the auxiliary voltage VCC) and the output of the comparator CMP3 is high and the voltage V4 is equally high.

Lo spegnimento del convertitore è ottenuto portando in OFF, cioè alta (attraverso il non riprodotto interruttore) la base del transistore Q3; quest’ultimo entra così in saturazione e la sua tensione di collettore diviene bassa. Quindi l'ingresso non invertente del comparatore CMP3 si abbassa ed il comparatore commuta cosicché la sua uscita V5 diventa bassa. Ciò forza attraverso il diodo D3 l'ingresso Invertente del comparatore CMPl a livello basso, cosicché la uscita V3 diventa immediatamente alta ed il MOS di potenza Q1 è pilotato in modo da trovarsi sempre "acceso" (cioè allo stato di ON). Nel frattempo CI si scarica con relativa -lentezza attraverso il resistore RC2 ed il transistore Q3. Il diodo D2 rimane interdetto e non interviene più. Così facendo il comparatore CMP2 si trova a commutare con fattore di utilizzazione decrescente e con frequenza fissa FSL (relativamente bassa) commutando acceso/spento (ON/OFF) il transistore Q2 attraverso l'amplificatore IA2. Ciò porta ad una progressiva riduzione della tensione di uscita VO del convertitore. E' da notare che tale fase di spegnimento, sebbene "morbida", sarà in realtà più veloce della fase di accensione, poiché nelle applicazione normali non si richiede che la tensione VO si annulli lentamente. L'unica cosa importante, al fine di evitare sollecitazioni sul transistore Ql, è che la fase di spegnimento comporti dapprima la sua piena accensione (in modo che si trovi a non dover sopportare picchi di tensione ai suoi capi), ed il suo spegnimento solo dopo quello del commutatore Q2. Quindi la scarica del condensatore CI potrà avvenire nel tempo di due o tre cicli della frequenza di FSL. The converter is switched off by turning the base of transistor Q3 to OFF, ie high (through the switch not reproduced); the latter thus enters saturation and its collector voltage becomes low. Then the non-inverting input of the comparator CMP3 goes down and the comparator switches so that its output V5 goes low. This forces through the diode D3 the inverting input of the comparator CMP1 to a low level, so that the output V3 immediately becomes high and the power MOS Q1 is driven in such a way as to be always "on" (ie in the ON state). In the meantime Cl is discharged relatively slowly through resistor RC2 and transistor Q3. Diode D2 remains off and no longer intervenes. In this way, the comparator CMP2 is found to switch with a decreasing duty factor and with a fixed frequency FSL (relatively low) by switching the transistor Q2 on / off (ON / OFF) through the amplifier IA2. This leads to a progressive reduction of the converter output voltage VO. It should be noted that this switch-off phase, although "soft", will actually be faster than the switch-on phase, since in normal applications the voltage VO is not required to slowly cancel. The only important thing, in order to avoid stresses on the transistor Ql, is that the switching off phase first involves its full switching on (so that it does not have to bear voltage peaks at its ends), and its switching off only after that of switch Q2. Therefore, the discharge of the capacitor C1 can occur in the time of two or three cycles of the frequency of FSL.

Va precisato che sulle frequenze relative di FSH e FSL non vi sono particolari vincoli; FSL sarà tipicamente inferiore di un fattore 1,5 rispetto a FSH, ciò per evitare sovradimensionamento delle induttanze LI e L2 (che sono avvolte sullo stesso nucleo). Le perdite di commutazione del transistore Q2 esistono solo quando esso commuta, cioè per un tempo molto limitato, sicché, anche se alte, non possono provocare surriscaldamenti pericolosi. It should be noted that there are no particular constraints on the relative frequencies of FSH and FSL; FSL will typically be lower by a factor of 1.5 than FSH, this to avoid oversizing of the inductors L1 and L2 (which are wound on the same core). The switching losses of the transistor Q2 exist only when it switches, that is, for a very limited time, so that, even if high, they cannot cause dangerous overheating.

Per quanto l'invenzione sia stata esplicitata nella forma discreta di cui alle figure 1 e 2, è possibile facilmente ad un esperto del ramo implementare il pilotaggio dei due commutatori Q1 e Q2 in un microcontrollore o microprocessore Cl, come schematizzato nella figura 3 ove per identificare gli stessi componenti esterni sono stati adottati gli stessi riferimenti. Although the invention has been made explicit in the discrete form of Figures 1 and 2, it is easily possible for an expert in the art to implement the driving of the two switches Q1 and Q2 in a microcontroller or microprocessor Cl, as schematized in Figure 3 where for identifying the same external components were adopted the same references.

Il convertitore dell'invenzione trova la sua precipua utilizzazione in tutte le applicazioni ove la tensione di ingresso sia elevata (per esempio tensione di rete raddrizzata) cioè, ad esempio nel caso dei forni domestici a resistenza elettrica (ove la resistenza di carico RL dei circuiti rappresentati costituisce tale resistenza), essiccatori (dryer) per biancheria dopo suo lavaggio, i quali essiccatori comprendono resistenze per produrre il riscaldamento dell'aria di asciugatura, nei frigoriferi o congelatori domestici dove si impiegano resistenze di sbrinamento, nei piani di cottura che impiegano elementi riscaldanti resistivi o a raggi infrarossi. The converter of the invention finds its main use in all applications where the input voltage is high (for example rectified mains voltage), that is, for example in the case of electric resistance domestic ovens (where the load resistance RL of the circuits represented constitutes this resistance), dryers for laundry after its washing, which dryers include resistors to heat the drying air, in domestic refrigerators or freezers where defrost resistors are used, in cooking hobs that use elements resistive or infrared heaters.

Claims

CLAIMS 1. Enhancement to DC Voltage Sagging Converters with integrated magnetic, comprising: a static switch (Q1) which can be switched frequently in closing / opening through a driving circuit, a socket inductor means (L1 + L2) to one of which (PCT) the output of this static switch is connected (Q1), a flywheel diode (DI) connected to another socket (PI) of this inductor means (L1 + L2), and a capacitive means (10) connected to a further socket (P2) of this inductor means (L1 + L2) and in parallel with the load (RL), characterized by the fact that in series with said static switch (Ql) there is a second static switch (Q2) and the pilot circuit, in the transients of the converter, in closing said switch static (Ql) and in open / closed frequency switching called second static switch (Q2), while, in steady state, it reverses the driving mode of the two switches.

2. Improvements according to claim 1, characterized in that the switching frequencies (FSL and FSH) of the driving circuit are different for said static switch (Q1) and the second static switch (Q2), and the driving frequency of the first (Ql) is greater than that of the second (Q2).

3, Improvements according to claims 1 and 1 and 2, characterized by the fact that said static switch (Ql) is characterized by a high switching speed, by a low internal resistance and to withstand voltages lower than those supplying the converter, while the second static switch (Q2) is characterized by a lower switching speed, by a low cost and designed to withstand voltages higher than those of the other static switch (Ql).

4. The use of the converter according to claim 1 or according to claim 2 and one or both of claims 2 and 3, in a household appliance comprising resistive heating elements, for driving the latter.