ITMI20120944A1 - Unità di controllo di circuiti di alimentazione per uno o più punti di carico di un sistema elettronico con nvm esterna di personalizzazione - Google Patents

Description

UNITÀ DI CONTROLLO DI CIRCUITI DI ALIMENTAZIONE PER UNO O PIÙ PUNTI DI CARICO DI UN SISTEMA ELETTRONICO CON NVM ESTERNA DI PERSONALIZZAZIONE

BACKGROUND

Campo tecnico

La presente descrizione concerne in generale i sistemi di controllo della potenza di alimentazione di complessi sistemi elettronici e in particolare un metodo per controllare una pluralità di regolatori di tensione per altrettanti punti di carico del sistema.

Discussione della tecnica anteriore

Un sistema digitale di gestione della potenza di alimentazione di complessi sistemi elettronici brevemente PMU, acronimo per Power Management Unit, è un’ unità digitale atta a gestire la programmazione, il controllo e la telemetria di numerosi regolatori di tensione di punti di carico del sistema elettronico (brevemente POL, acronimo per Point Of Load) ad essa associati. Ciascun regolatore di tensione o POL utilizza una interfaccia digitale seriale, almeno un segnale di sincronismo, detto Clock, e un segnale di trasporto dei dati, detto Data, necessari alla PMU per adempiere ai propri compiti.

L’ implementazione della PMU avviene oggi come descrizione di comandi (COMMAND) riferiti ad un particolare POL identificato con un indirizzo (ADDRESS). L’interfaccia digitale seriale può essere proprietaria (AMD e Intel ne hanno definita una) oppure aderente ad uno standard che ne specifica le caratteristiche elettriche (SMBUS.org). La descrizione dei comandi può essere proprietaria dipendente dal vendor oppure aderente ad uno standard intemazionale (PMBUS.org).

Tuttavia gli sviluppatori di Server che peraltro hanno partecipato alla definizione dello standard, lo considerano un nucleo centrale di comandi e funzioni considerate indispendabili ma non sufficienti alle loro specifiche e quindi aggiungono all’elenco dei comandi del PMBUS.org dei loro comandi proprietari specifici dei loro sistemi e del loro know-how.

Comunemente viene chiamata unità di Power Management (PMU) l’insieme dei comandi e delle funzioni aderente allo standard Intemazionale PMBUS.org e dei comandi specifici aggiunti. La trasmissione dei comandi avviene come da protocollo PMBUS (e basato sul layer fisico dello standard SMBUS.org): ad ogni comando inviato dal System Controller corrisponde una procedura di esecuzione del comando stesso. Per offrire agli sviluppatori di Server la possibilità di estendere i comandi PMBUS, la protezione del loro know-how e la flessibilità di sviluppare in modo software i requisiti particolari del proprio sistema, la soluzione adottata è quella di passare da un’unità di Power Management (PMU) rigida e di tipo H/W ad un’unità basata su una architettura a microprocessore. Tuttavia, per motivi di costo, la PMU usa processi produttivi CMOS che non hanno la possibilità di implementare una memoria non volatile riscrivibile (EEPROM o FLASH) che contenga i dati necessari ai comandi.

Un’architettura di power management composta da una PMU per ciascun POL, collegati mediante un’ interfaccia seriale è oggi comune e descritta nel brevetto US7000125 (Power-One) e illustrata schematicamente in una figura del brevetto, qui replicata come Fig. 1.

Una PMU come descritta nel sopra citato brevetto US7000125 non definisce in modo rigido uno standard (ovvero un protocollo con un set di comandi predefiniti), ma solo in modo generico per “programmare” e “monitorare” le funzioni della PMU. In pratica, sarebbe necessaria l’intera copia del programma in RAM per poter riscrivere parte del programma per correggerlo/adattarlo alle caratteristiche e necessità del proprio sistema. E’ nota una tecnica cosiddetta di “Patch Manager” applicata a sistemi digitali di cattura ed elaborazione d’immagini, dove l’applicazione di controllo è normalmente eseguita da un microprocessore, di cui il brevetto US5938766 (Apple) ne è esempio. Secondo questa tecnica, per evitare l’uso di una RAM grande come tutto il programma, il programma è scritto in modo che possa essere diviso in routine in ROM e viene introdotta la possibilità di correggere il programma eseguito dal microprocessore senza che il codice del programma venga interamente copiato dalla ROM in cui esso risiede nella RAM associata al microprocessore. Una parte della ROM possiede gli indirizzi (o simboli) di ciascuna routine che compone il programma. Il Patch Manager è quindi un insieme di indirizzi contenuti in ROM. Alla partenza, il Patch Manager copia i puntatori ad una predeterminata locazione di RAM per fornire un accesso alle routine del programma in ROM. Per esempio se una prima routine in ROM ha bisogno di chiamare una seconda routine in ROM piuttosto che ridirigere l esecuzione del programma all'indirizzo ROM della seconda routine, la prima routine accede all' indirizzo predeterminato in RAM del puntatore della seconda routine. Quindi il puntatore per la seconda routine in ROM ridirige l’esecuzione allindirizzo ROM della seconda routine. Ipotizzando l implementazione di una tecnica di Patch Manager utilizzata in altri settori tecnici come ad esempio nel brevetto US5938766 (Apple), al cliente utilizzatore risulterebbe impossibile correggere una qualunque procedura a seguito di un proprio comando che non sia compreso tra quelli dello standard di Power Management implementato dal vendor, per esempio il PMBUS.org, senza che i valori dei relativi parametri siano stati registrati in una NVM interna al dispositivo e come tali leggibili. Tali valori sono spesso dati sensibili che qualificano/disvelano informazioni cruciali della tecnologia del cliente-utilizzatore e la tecnica ipotizzata pur offrendo indubbi vantaggi economici evitando la necessità di una RAM molto grande, ha questo aspetto spesso inaccettabile.

SCOPO E SOMMARIO DELL’INVENZIONE

Ai sopra discussi inconvenienti, limitazioni e costi implementativi dei sistemi di controllo di regolatori dell’ alimentazione per molteplici punti di carico (POL) di un complesso sistema elettronico della tecnica attuale, la richiedente ha trovato un’efficace soluzione che risponde sia all’esigenza di non richiedere il caricamento in RAM dell’intero programma per correzioni, modifiche o adattamento alle caratteristiche ed esigenze del proprio sistema elettronico che all’esigenza di non dover comunicare o rendere leggibili dati sensibili della propria tecnologia.

L’innovazione si basa sul riconoscimento da parte di una PMU di valori di ADDRESS e COMMAND contenuti in una comunicazione seriale e, in base al riconoscimento di tali valori, eseguire una particola procedura di programmazione, controllo o monitoraggio di un corrispondente POL.

Un’architettura basata su microprocessore oltre ad offrire notevoli vantaggi sulla flessibilità e rischi di progettazione si presta in modo particolare allo scopo e l’impiego secondo il trovato della richiedente di un blocco logico dedicato e di una memoria non volatile riscrivibile (NVM) esterna al dispositivo PMU si rivela risolutivo potendo in questo modo il blocco logico dedicato interno e la memoria esterna fungere da vero e proprio PMU_EXTENDER. Oltre ad eliminare la necessità di condividere certe informazioni con il vendor, il modo in cui l estensione di personalizzazione, progettata interamente dal cliente-utilizzatore, viene scaricata dalla memoria esterna (per implementare la funzione di PMU_EXTENDER) può opzionalmente contemplare la criptazione dei dati, evitando che possano essere ricavate le informazioni sensibili sul sistema elettronico.

Per implementare questa funzione si può usare un algoritmo di encryption e/o una chiave di ECC. L'encription e la chiave si aggiungono comunque ad una formattazione dei dati al download dell’ estensione dalla NVM esterna che deve coincidere con quella realizzata nel progetto hardware. In pratica, un malware dovrebbe conoscere l'implementazione hardware per poter risalire al firmware altrimenti difficilmente riconoscerebbe che i byte che estrae rappresentano codice Assembler di una CPU 8051. A tal fine, la NVM esterna dovrà avere una chiave di accesso al dispositivo per abilitare il controllo ECC (Errar Correcting Code) senza il quale il download non avrebbe successo. Questa chiave può essere scritta nella NVM interna (e quindi solo utenti hardware potrebbero inserirla con la rispettiva GUI) e deve coincidere con la chiave registrata nella NVM esterna.

Decisamente un algoritmo di encryption aumenta molto la protezione e può comunemente essere già previsto in ROM ancorché non abilitato e non pubblicizzato dal produttore del dispositivo integrato.

Le estensioni custom possono quindi essere gestite dallo stesso sistema che normalmente usa un file di simboli estratto dalla ROM dove i simboli sono inseriti al momento dello sviluppo del programma per generare una tabella di simboli che include almeno i nomi e gli indirizzi ROM delle routine del programma originale e che potrà anche contenere un numero di simboli aggiuntivi in grado di copiare in RAM altrettante routine adattate o modificate autonomamente dall’ utilizzatore. Il Patch Manager aggiorna la tabella dei simboli per collegare una estensione, modificando il puntatore di programma. Dopo l’aggiornamento il file dei simboli può essere rimosso e il sistema PMU funziona normalmente con l’estensione introdotta.

L’invenzione è definita nelle annesse rivendicazioni, il contenuto delle quali si intende far parte integrante della presente descrizione e qui incorporato per espresso riferimento.

BREVE DESCRIZIONE DEI DISEGNI

Fig. 1 è uno schema di principio di una PMU basata sull’impiego di un microprocessore rappresentativa dell’arte nota, come già discussa sopra.

Fig. 2 mostra lo schema funzionale di una PMU del presente trovato:

Fig. 3 mostra lo schema di abilitazione del blocco logico PMU_EXTENDER allo startup del sistema elettronico.

Fig. 4 è uno schema di principio di una forma di realizzazione della PMU

dell’ invenzione.

Fig. 5 mostra un esempio di schema circuitale di principio del blocco logico PMU_EXTENDER

Fig. 6 mostra il diagramma di flusso implementato dalla PMU della Fig. 4.

DESCRIZIONE DI FORME ESEMPLIFICATIVE DI REALIZZAZIONE

Lo schema strettamente funzionale della Fig. 2 mostra un esempio generico di implementazione di un’unità di controllo (PMU) per circuiti regolatori di tensione di alimentazione di uno o più punti di carico (POL) di un sistema elettronico, secondo il trovato. Gli elementi fondamentali sono un dispositivo integrato contenente un micro processore (pC), nell’esempio considerato una CPU-8051, la RAM e la ROM di sistema, un primo blocco circuitale di logica SMBUS, un secondo blocco circuitale di logica PMU_EXTENDER, un’interfaccia seriale SERIAL_INTERFACE, ed opzionalmente anche una memoria non volatile riscrivibile NVM, non essenziale all’ implementazione del trovato della richiedente, ed una memoria non volatile riscrivibile esterna NVMext, accoppiata al dispositivo tramite detta interfaccia seriale. In dettaglio:

pC: è un microprocessore che costituisce il cuore del sistema che a fronte di una comunicazione seriale sul bus dati esterno al micro processore, composta da un valore ADDRESS e un valore COMMAND, validi e ricevuti dal blocco logico SMBUS, esegue il corrispettivo compito o procedura.

SMBUS: è un blocco circuitale che implementa una funzione logica che traduce una comunicazione seriale in pacchetti di byte (ad esempio per il layer dati di un protocollo ISO, mentre il layer fisico può essere un banale protocollo I2C ed il layer comandi un PMBUS.org) affinché siano validamente ricevuti dal microprocessore. Il metodo con la quale il microprocessore riceve queste informazioni può essere dipendente dal tipo di microprocessore e dalla architettura del software che il microprocessore esegue.

Nell’esempio considerato il riconoscimento di un valore di ADDRESS valido avviene nel blocco logico SMBUS e fa scattare un interrupt (IRQ) al microprocessore che gli permette di usare il COMMAND come un puntatore in una lista di comandi validi. Ad ogni comando, il microprocessore esegue una procedura o routine che rappresenta una azione da eseguire.

RAM: è una memoria ad accesso casuale necessaria a qualunque tipo di microprocessore per immagazzinare in modo temporaneo dati necessari alla esecuzione del programma software. Dati possibili possono essere anche quelli relativi al programma stesso, ad esempio specifiche routine in cui un intero codice di programma può essere suddiviso. Il collegamento della RAM al pC può essere implementato con un idoneo bus di dati oppure con un bus condiviso.

ROM: è una memoria a sola lettura dedicata a contenere i dati che descrivono il programma software in esecuzione da parte del microprocessore. Il microprocessore scandisce l’esecuzione del programma attraverso un contatore denominato Program_Counter.

NVM: è una memoria non volatile riscrivibile dove nei dispositivi commerciali dell’arte nota vengono comunemente conservati i parametri necessari alla programmazione e alla configurazione del POL e che può opzionalmente essere presente allo stesso fine, benché non essenziale ai fini di implementazione dell’invenzione della richiedente. PMU_EXTENDER: è un blocco circuitale che implementa una funzione logica allo scopo di correggere una parte o del tutto il codice programma contenuto in ROM quando esso è in esecuzione da parte del microprocessore, in pratica, nel presente contesto, per modificare e/o aumentare il numero di COMMAND eseguibili dalla PMU. La funzione si estrinseca nel registrare in RAM due tabelle logiche: una rappresentante valori del Program_Counter ai quali effettuare un salto nello spazio degli indirizzi della ROM verso corrispettivi indirizzi di RAM e viceversa; l’altra rappresentante il contenuto in RAM che sostituisce, a quel punto di esecuzione, il codice programma contenuto in ROM.

SERIALJNTERFACE attua l’accoppiamento con una periferica esterna al dispositivo.

NVMext è una memoria non volatile riscrivibile esterna al dispositivo () che contiene le due tabelle.

Preferibilmente, può essere implementata una programmazione hardware che, all’avvio del sistema elettronico (al Boot), abilita la ricerca (funzione di “Patch Enable”) della memoria esterna, NVMext, attraverso l’interfaccia seriale (che può non necessariamente essere per un protocollo I2C, ma anche SPI o altro). La funzione logica dell’interfaccia traduce da seriale a bytes le informazioni raccolte dalla memoria esterna NVMext.

Opzionalmente i dati tradotti potrebbero essere oggetto di criptazione per evitare che dall’ esterno possano essere ricavate informazioni sensibili sul proprio sistema elettronico. In tale caso la funzione logica implementata dal PMU_EXTENDER deve possedere una chiave di de-criptazione contenuta in ROM o proveniente anch’essa dall’esterno, ad esempio attraverso il blocco logico SMBUS. Se le dimensioni della RAM lo consentono, anche la seconda tabella può essere completamente scaricata in RAM oppure, in base alla esecuzione delle procedure del codice programma software di ciascun comando, essere scaricata dalla NVM esterna “a pezzi” e quando necessario. Come illustrato schematicamente in Fig. 3, se la NVM esterna viene trovata, allora il suo contenuto viene scaricato in RAM per completare le due tabelle sopra descritte e consentire così di effettuare le correzione o estendere i comandi eseguiti dalla PMU.

ESEMPIO

Con riferimento allo schema di una possibile forma di realizzazione della Fig. 4, allo start-up viene abilitata la funzione logica del blocco PMU_EXTENDER, un esempio di schema circuitale del quale è mostrato in Fig. 5, che attraverso una porta seriale scarica da una memoria esterna NVMext due tabelle. La porta seriale ottiene dati seriali dalla NVMext che vengono tradotti in byte per riempire in un ordine predeterminato la tabella dei puntatori XRAM_Pointers e la tabella delle estensioni XRAM_Extensions. Quest’ ultima rappresenta il codice programma scritto dal cliente-utilizzatore che viene eseguito per correggere o estendere i comandi PMBUS verso i rispettivi POL.

Lo scaricamento dei dati dalla memoria esterna NVMext può essere soggetto a verifica di integrità dei dati (parity bit, sum check) e a criptazione.

I dati delle tabelle vengono rilasciati solo dopo che i controlli di integrità e dell’eventuale de-criptazione sono andati a buon fine. Il flusso dei dati allo start-up viene indicato con la linea tratteggiata nello schema della Fig. 4.

Quando il microprocessore μC esegue un programma scaricandone il codice dalla memoria ROM, aggiorna il puntatore della memoria contenente i dati del programma, denominato “Program_Counter” (della memoria ROM nel caso in cui il programma risieda solo in ROM oppure di entrambe ROM e RAM nel caso in cui le due memorie condividano lo stesso spazio di indirizzamento).

La tabella dei puntatori è in pratica la lista degli indirizzi della memoria programma (ROM o ROM e RAM nel caso di memoria condivisa) dalla quale il Program_Counter deve ridirigere l’esecuzione (jumping address) e la lista degli indirizzi della memoria programma XRAM_Extensions alla quale il Program_Counter deve dirigere per continuare l’esecuzione del programma (returning address).

Quando il controllore di sistema invia un comando PMBUS, la periferica SMBUS ne controlla l’ADDRESS e se questo risulta corretto estrae dalla trasmissione seriale il byte del rispettivo comando COMMAND e genera un interrupt IRQ al microprocessore (pC). Il microprocessore usa l informazione COMMAND come puntatore programma (Program_Counter_pP) per l’esecuzione della routine corrispondente al comando ricevuto. Il PMU_EXTENDER confronta il puntatore programma (Program_Counter_pP) con la tabella dei puntatori XRAM_Pointers alla lista Jumping Address. Se non trova una corrispondenza lascia che il Program_Counter rimanga invariato e quindi la routine eseguita è effettivamente quella originale (la routine presente in ROM) e il Program_Counter viene incrementato con l’evolversi del Clock del pC.

Se il PMU_EXTENDER trova una corrispondenza con un Jumping Address, allora assegna al Program_Counter l’indirizzo Retuming_Address e quindi ridirige l’esecuzione del programma per esempio in una routine di estensione copiata in XRAM_Extensions e il Program_Counter viene incrementato con l’evolversi del Clock del μC.

In una possibile implementazione è possibile forzare il Program_Counter_ μC al un valore nuovo del Program_Counter impostato dal PMU_EXTENDER inserendo nel flusso di dati che dalla RAM/ROM giunge al pC per eseguire il programma (Instruction Data) una istruzione di Junp all'indirizzo dato dal Returning Address; questo forzerà il Program_Counter alPindirizzo del Retuming Address.

L’istruzione di Jump è comune in tutti i microprocessori;: nell’esempio di realizzazione considerato con un 8051, l’istruzione è codificata con un byte e rindirizzo di memoria con due byte: quindi il PMU_EXTENDER inserisce nell’Istruction Data tre byte per forzare il Program_Counter.

II meccanismo consente di modificare alcune routine dei comandi oppure di aggiungerne di nuovi. Ad un nuovo comando non presente nella ROM del dispositivo commerciale, corrisponde un Program_Counter_μP che non ha una corrispondenza fisica in ROM, ma a seguito dell’ estensione avrà un Jumping Address verso una routine presente in RAM al corrispettivo indirizzo Retuming Address.

E’ così possibile sostituire persino una singola istruzione del programma come per esempio l’assegnazione di un valore ad una variabile.

Per esempio sia da 100 a 500 lo spazio di indirizzamento del Program_Counter in ROM. Sia da 1000 a 2000 lo spazio di indirizzamento delle estensioni in XRAM_Extensions, e la tabella dei puntatori abbia i seguenti valori 150/1100; 1200/152. Si assuma che il controllore di sistema invii un comando PMBUS numero 127.

Il μC assegna al Program_Counter_μP il valore 127. Il Program_Counter_μP ed il Program_Counter coincidono e vengono incrementati con il CLOCK.

Quando il Program_Counter_μP = 150, il PMU_EXTENDER assegna al Program_Counter il valore 1100.

In una implementazione possibile, il PMU Extender forza il Program_Counter_pP al valore 1100. Il programma del μC viene eseguito in RAM dall’ allocazione 1100 in poi e il Program_Counter evolve con il CLOCK fino a raggiungere il valore 1200. A questo punto il PMU_EXTENDER assegna il valore 152, ridirigendo l’esecuzione del programma in ROM. In pratica due istruzioni del pC in ROM (la 150 e la 151) sono state sostituite con 100 istruzioni in RAM (dalla 1100 alla 1199).

La Fig. 6 mostra il diagramma di flusso implementato dalla PMU della Fig. 4.

Claims (6)

1. RIVENDICAZIONI 1. Unità di controllo (PMU) per circuiti regolatori di tensione di alimentazione di uno o più punti di carico (POL) di un sistema elettronico, composta da un dispositivo comprendente: a) un microprocessore (μP); b) una memoria ad accesso casuale (RAM) di immagazzinaggio temporaneo di dati necessari all’esecuzione di un programma da parte del microprocessore; c) una memoria a sola lettura (ROM) contenente dati di un programma software originale del dispositivo, eseguito dal microprocessore scandendone l’esecuzione mediante un contatore (Program_Counter); d) più bus di comunicazione seriale del microprocessore con periferiche ad esso associate; e) un primo blocco circuitale di logica (SMBUS) atta a tradurre una comunicazione seriale su bus in pacchetti di byte di informazioni operative trasmesse al microprocessore; f) una memoria non volatile riscrivibile (NVMext) esterna ad dispositivo, contenente dati di programma software sostitutivi di dati di detto programma software originale del dispositivo contenuto nella memoria a sola lettura (ROM) atti ad aggiungere o modificare comandi implementati con rispettive procedure software ad un protocollo di comunicazione dell’unità di controllo (PMU) tra ogni circuito regolatore di tensione di alimentazione di un punto di carico (POL) ed il microprocessore e/o valori di parametri di programmazione e conseguente configurazione di rispettivi circuiti regolatori di detti punti di carico (POL), accoppiata ad un bus interno al dispositivo; g) un secondo blocco circuitale di logica (PMU_EXTENDER), atto a copiare detti dati di programma software sostitutivi per aggiungere o modificare comandi e/o valori di parametri di programmazione in una tabella in detta memoria ad accesso casuale (RAM) e ad implementare salti dallo spazio indirizzi di detti dati di programma residenti in detta memoria a sola lettura (ROM) verso indirizzi di detta tabella nella memoria ad accesso casuale (RAM), contenenti dati di programma di dette procedure software sostitutive e/o detti valori, e viceversa, al raggiungimento di determinati valori di conteggio di detto contatore (Program_Counter) ; h) un’interfaccia seriale di accoppiamento di detta memoria non volatile riscrivibile esterna (NVMext) ad un bus interno del dispositivo.
2. 2. L’unità di controllo (PMU) della rivendicazione 1, in cui all’avvio del sistema elettronico, detto secondo blocco circuitale di logica (PMU_EXTENDER) registra due tabelle logiche in detta memoria ad accesso casuale (RAM): una rappresentante valori del Program_Counter ai quali effettuare un salto dallo spazio degli indirizzi ROM verso corrispettivi indirizzi RAM e viceversa; l’altra rappresentante contenuti indirizzabili di dati di programma software sostitutivi, a quel punto di esecuzione, del programma software originale residente in ROM.
3. 3. L’unità di controllo (PMU) della rivendicazione 1, in cui, al download dell’estensione, i dati contenuti in detta memoria non volatile riscrivibile esterna (NVMext) sono formattati coerentemente alla formattazione implementata nel progetto hardware del dispositivo, e detta memoria non volatile riscrivibile esterna (NVMext) ha una chiave di accesso al dispositivo, atta ad abilitare il controllo ECC (Errar Correcting Code), identica ad una chiave scritta in una memoria non volatile riscrivibile interna (NVM) al dispositivo.
4. 4. L’unità di controllo (PMU) della rivendicazione 1, in cui i dati contenuti in detta memoria non volatile riscrivibile esterna (NVMext) sono criptati e detto secondo blocco logico (PMU_EXTENDER) ha una chiave di de-criptazione registrata in ROM o fornita al dispositivo dall’ esterno attraverso detto primo blocco logico (SMBUS).
5. 5. L’unità di controllo (PMU) della rivendicazione 2, in cui detto secondo blocco circuitale logico (PMU_EXTENDER) include mezzi di programmazione hardware atti ad abilitare la ricerca di detta memoria esterna (NVMext) attraverso detta interfaccia seriale all’avvio del sistema elettronico e la copiatura in RAM di dette tabelle logiche.
6. 6. L’unità di controllo (PMU) secondo una qualsiasi delle precedenti rivendicazioni 1-5, in cui detta pluralità di bus di comunicazione seriale include un bus afferente a un layer dati di un protocollo ISO, un bus afferente ad un layer fisico di protocollo I2C e un bus afferente a un layer comandi di protocollo PMBUS.org.