HU194423B - Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched - Google Patents
Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched Download PDFInfo
- Publication number
- HU194423B HU194423B HU490785A HU490785A HU194423B HU 194423 B HU194423 B HU 194423B HU 490785 A HU490785 A HU 490785A HU 490785 A HU490785 A HU 490785A HU 194423 B HU194423 B HU 194423B
- Authority
- HU
- Hungary
- Prior art keywords
- wiring harness
- central
- inputs
- control unit
- data
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Az eljárás során a kiegészítő processzorok), illetőleg az alap processzor időmultiplex módon dolgoznak. A kiegészítő processzor(ok) működési igénye esetén a hagyományos felépítésű rendszer futását direkt transzfer kéréssel megszakítjuk. Miután a direkt transzfer végrehajtására a processzor engedélyt adott, megkezdjük a kiegészítő processzorok) működtetését. Miután a kiegészítő processzorba a szükséges adatokat a rendszer perifériákról áttöltöttük vagy a perifériákba betöltöttük, megszüntetjük a direkt adatátvitelt és a két vagy több processzor egyidejűleg dolgozik mindaddig, amíg újabb direkt adatátvitel nem válik szükségessé. A berendezésnek központi vezérlő egysége (11), központi memóriája (12), központi perifériái (13), kiegészítő memóriája (14), kiegészítő vezérlő egysége (15) és architektúra szervező egysége (16) van. Az architektúra szervező egység (16) ki/bemenetei részben központi vezetékkötegen (A) keresztül a központi vezérlő egység (11), központi memória (12) és a központi perifériái (13) ki/bemeneteire, részben pedig átviteli vezetékkötegén (C) át a kiegészítő vezérlő egység (15) ki/bemeneteire vannak csatlakoztatva. A kiegészítő memória (14) ki/bemenetei memória vezetékkötegen (B) keresztül a kiegészítő vezérlő egység (15) további ki/bemeneteire vannak kötve (2. ábra).Additional processors during the process) or the basic processor is working in a time-multiplex mode. Functional need of additional processor (s) in the case of a conventional system, run directly interrupted by transfer request. After the direct the processor authorized the transfer, we start operating the additional processors). After the additional processor is needed data was transferred from system peripherals or loaded into peripherals, we stop the direct data transfer and two or more processors work simultaneously as long as no further direct data is transmitted becomes necessary. The unit has a central control unit (11), central memory (12), central peripherals (13), additional memory (14), auxiliary control unit (15) and an architecture organizing unit (16). The in the Output / Output section of the Architecture Organizer (16) central central harness (A) a control unit (11), a central memory (12) and a central peripheries (13), in part and the accessory through the transmission harness (C) are connected to the on / off inputs of the control unit (15). Output / Output Memory of the auxiliary memory (14) via the harness (B) the additional controller (15) are connected to further outputs / inputs (Figure 2).
Description
A találmány tárgya eljárás és berendezés hagyományos számítógép architektúra multiprocesszoros rendszerre alakítására a hagyományos funkciók érintetlenül hagyásával.The present invention relates to a method and apparatus for converting a conventional computer architecture into a multiprocessor system without affecting conventional functions.
Mint ismeretes az elmúlt tíz évben az integrált áramkörök és különösen a memóriák, valamint mikroprocesszorok szédületes fejlődésének lehettünk szemtanúi. Azelőtt elképzelhetetlen mennyiségű áramköri elemet sikerült ma már egy chipben összeintegrálni.As has been known for the past ten years, we have witnessed the spectacular development of integrated circuits, and in particular of memory and microprocessors. An unimaginable amount of circuitry has now been integrated into a single chip.
Ennek a fejlődésnek a következtében megjelentek a személyi számítógépek, amelyek régebbi, csak mini, vagy nagy gép központi vezérlő ciklus jelet megvalósító konfigurációkkal egyenértékűek. A személyi számít ót épek széleskörű elterjedésével együtt az alkalmazói programok is hihetetlen mértékben fejlődtek. Sokszor egy sikeres alkalmazói programnak köszönhetően terjedt el egy személyi számítógép típus. Az ilyen sikeres programok láttán felmerül a kérdés, hogyan lehetne ezeket a programokat a már meglévő régebbi számítógépeken futtatni.As a result of this evolution, personal computers have emerged that are equivalent to older configurations that only implement a mini or large machine central control cycle signal. Along with the widespread adoption of personal computing, application programs have also developed at an incredible rate. Many times, a successful application program has become a widespread type of PC. The success of such successful programs raises the question of how to run these programs on existing older computers.
Egy számítógép rendszer durván öt funkcióból áll: tápegység, memória, processzor, periféria illesztők és perifériák. Mivel az elmúlt években a memóriák és processzorok fejlődtek a legnagyobb mértékben, ezek realtív ára és mérete az egész rendszer árához és méretéhez viszonyítva egyre csökken.A computer system consists of roughly five functions: power supply, memory, processor, peripheral adapters and peripherals. As memory and processors have evolved the most in recent years, their real-world price and size relative to the price and size of the system as a whole are decreasing.
Egy adott program vagy operációs rendszer futtatásához szükséges környezet (memória és processzor) már egészen kis méretben és olcsón előállítható. A probléma az, hogy egy memóriát és processzort tartalmazó operációs kártyával egy meglévő számítógép konfigurációt úgy kell multiprocesszoros rendszerré átalakítani, hogy az eredeti rendszer továbbra is működőképes legyen, ne legyen hardware átalakítás, de az opcionális processzor kezelni tudja a perifériákat.The environment (memory and processor) needed to run a particular program or operating system can be produced in a very small and inexpensive way. The problem is, with an operating card containing memory and processor, you need to convert an existing computer configuration into a multiprocessor system so that the original system remains functional, no hardware conversion, but the optional processor can handle the peripherals.
A találmánnyal célunk a fentiekben vázolt nehézség kiküszöbölése.It is an object of the present invention to overcome the difficulties outlined above.
A találmánnyal megoldandó feladat ennek megfelelően egy olyan eljárás és berendezés kialakítása, mely alkalmas hagyományos számítógép architektúra multiprocesszoros rendszerré alakítására.Accordingly, the object of the present invention is to provide a method and apparatus for converting a conventional computer architecture into a multiprocessor system.
A találmány alapja az a felismerés, hogy a feladat egyszerűen megoldódik, ha a kiegészítő processzor mint közvetlen' adatátvitelt kérő egység fordul a rendszerhez.The present invention is based on the discovery that the task is simply solved when the auxiliary processor, as a direct requesting unit for data transmission, turns to the system.
A találmány szerinti eljárás egy olyan ismert eljárás továbbfejlesztése, melynek során a kiegészítő processzorfok), illetőleg az alap processzor időmultiplex módon dolgoznak.The process of the present invention is a further development of a known process in which the auxiliary processor (s) or the base processor (s) operate in a time-multiplexed manner.
A továbbfejlesztés, vagyis a találmány abban van, hogy a kiegészítő processzorfok) működési igénye esetén a hagyományos felépítésű rendszer futását direkt transzfer kéréssel megszakítjuk. Miután a direkt transzfer végrehajtására az alap processzor engedélyt adott, megkezdjük a kiegészítő processzorfok) működtetését, miután a kiegészítő processzorba a szükséges adatokat a rendszer perifériákról áttöltöttük, vagy a perifériákba betöltöttük, megszüntetjük a direkt adatátvitelt és a két vagy több processzor egyidejűleg dolgozik, mindaddig, amíg újabb direkt adatátvitel nem válik szükségessé.An improvement, i.e. the invention, is that when the additional processor (s) are required to operate, the operation of the conventional system is interrupted by a direct transfer request. Once the base processor has given permission to execute the direct transfer, we start operating the auxiliary processors) after uploading or loading the necessary data to the auxiliary processor from the system peripherals, terminating the direct data transfer, and two or more processors working simultaneously, until another direct data transmission becomes necessary.
A találmány értelmében célszerű, ha a direkt adatátvitel ideje alatt az átvitelt kérő kiegészítő processzor működését is felfüggesztjük, mindaddig, amig az átvitel meg nem történik.In accordance with the present invention, it is convenient to suspend the operation of the auxiliary processor requesting the transfer during the direct data transmission until such time as the transmission is completed.
Nevezetesen célszerű, ha direkt adatátvitelt csak abban az esetben kezdeményezünk, ha a kiegészítő processzor perifériától várt adatot, vagy perifériának küld adatot.Namely, it is expedient to initiate direct data transmission only if the auxiliary processor sends data expected from the periphery or sends data to the periphery.
A találmány szerinti berendezés egy olyan ismert berendezés továbbfejlesztése, melynek központi vezetékkötegre kapcsolódó központi memóriája és központi perifériái vannak.The apparatus of the present invention is an improvement of a known apparatus having a central memory and central peripherals connected to a central wiring harness.
A továbbfejlesztés, vagyis a találmány abban van, hogy a berendezésnek kiegészítő memóriája, kiegészítő vezérlő egysége és architektúra szervező egysége is van. Az architektúra szervező egység ki/bemenetei részben központi vezetékkötegen keresztül a központi perifériák ki/bemeneteíre, részben pedig átviteli vezetékkötegen át a kiegészítő vezérlő egység ki/bemeneteire van csatlakoztatva. A kiegészítő memória ki/bemenetei memória vezetékkötegen keresztül a kiegészítő vezérlő egység további ki/bemeneteire vannak kötve.An improvement, i.e. the invention, is that the apparatus also has an additional memory, an additional control unit and an architecture organizing unit. The inputs / outputs of the architecture organizer unit are connected partly through a central wiring harness to the inputs / inputs of the central peripherals and partly through a transmission wiring harness to the inputs / inputs of the auxiliary control unit. The auxiliary memory I / O is connected via a memory harness to the auxiliary control unit's additional I / O.
A találmány értelmében célszerű, ha az architektúra szervező egységnek első illesztő egysége,időrendi vezérlő egysége és átmeneti tárolója van. Az első illesztő egység ki/bemenetei részben központi vezetékkötegre, részben pedig első belső vezetékkötegen át időrendi vezérlő egységre, továbbá az első belső vezetékköteg részét képező első adat vezetékkötegen keresztül az átmeneti tároló kimeneteire vannak kötve. Az időrendi vezérlő egység további ki/bemenetei második belső vezetékkötegen keresztül a második illesztő egység ki/bemeneteire, valamint a második belső vezetékköteg részét képező második adat vezetékkötegen keresztül az átmeneti tároló bemenetelre, kimenete pedig beíró vezetéken át az átmeneti tároló bemenetére van csatlakoztatva. A második illesztő egység további ki/bemenetei az átviteli vezetékkötegre vannak kötve.According to the invention, it is expedient for the architecture organizing unit to have a first interface unit, a chronological control unit and a temporary storage unit. The I / O inputs of the first interface unit are connected partly to the central wiring harness and partly through the first internal wiring harness to the chronological control unit and through the first data wiring harness portion of the first internal wiring harness to the outputs of the temporary storage. The further inputs / outputs of the chronological control unit are connected via a second internal wiring harness to the inputs and outputs of the second interface unit and via a second data wiring harness part of the second internal wiring harness to the temporary storage input and its output to the temporary storage input. Further inputs / outputs of the second interface unit are connected to the transmission wiring harness.
Nevezetesen célszerű, ha az időrendi vezérlő egységnek kérés vezériő áramköre, ciklus tároló áramköre, vezérlő kapuja és adat kapcsolója van. A kérés vezérlő áramkör bemenetel az első belső vezetékköteg részét képező felfüggesztés engedélyező vezetékre, valamint a második belső vezetékköteg részét képező átvitel kérő vezetéken keresztül a vezérlő kapu bemenetére, kimenetei pedig az első belső vezetékköteg részét képező kérő vezetékre, valamint időzítő vezetéken át a ciklus tároló áramkör bemenetére van csatlakoztatva. A ciklus tároló áramkör további bemenete az első belső vezetékköteg részét képező ciklus leállító vezetéken keresztül a vezérlő kapu bemenetére,kimenetei pedig részben az első belső vezetékköteg részét képező ciklus indító vezetéken keresztül az adat kapcsoló bemenetére, kimenete pedig beíró vezetékre van kötve. A vezérlő kapu kimenete a második belső vezetékköteg részét képező vezérlő vezetékre van csatlakoztatva. Az adat kapcsoló további bemenetel a második belső vezetékköteg részét képező második adat vezetékkötegre, kimenetei pedig az első belső vezetékköteg részét képező első adat vezetékkötegre vannak csatlakoztatva.In particular, the chronological control unit has a request control circuit, a cycle storage circuit, a control gate, and a data switch. Request control circuit input to the first internal wiring harness suspension enable wire, and second internal wiring harness transmission through the request wire to the control gate input, and its outputs to the first internal wiring harness request wire, and timing wire to the cycle storage circuit is connected to its input. The additional input of the cycle storage circuit is connected to the control gate input via the cycle stop wire forming part of the first internal wiring harness, and its outputs are partially connected to the data switch input via the loop starting wire forming part of the first internal wiring harness. The output of the control gate is connected to the control wire that is part of the second internal wiring harness. The data switch further connects to the second data wiring harness as part of the second internal wiring harness, and its outputs are connected to the first data wiring harness forming part of the first internal wiring harness.
Célszerű továbbá, ha a vezérlő kapu ESkapu.Further, the control gate is an ES gate.
A találmány értelmében célszerű az is, ha ciklus tároló áramkör dinamikus tároló, előnyösen D típusú.According to the invention, it is also desirable that the cycle storage circuit is a dynamic storage, preferably Type D.
Nevezetesen célszerű az is, ha a beíró vezeték és ciklus leállító vezeték megegyezik.Namely, it is also advisable that the entry line and the cycle stop line are the same.
A találmány értelmében célszerű még, ha a kérés vezérlő áramkörnek időzítő tárolója és időzítő kapuja van. Az időzítő tároló bemenetel részben a felfüggesztés engedélyező vezetékre, részben pedig átvitel kérő vezetéken át az időzítő kapu bemenetére,kimenete pedig időzítő vezetéken keresztül az időzítő kapu további bemenetére van csatlakoztatva. Az idő-22 zitő kapu kimenete a kérő vezetékre van kötve. Nevezetesen célszerű még, ha az időzítő tároló dinamikus tároló, előnyösen D-típusú.In accordance with the present invention, it is also desirable for the request control circuit to have a timer store and a timer gate. The timer storage input is connected, in part, to the suspension enable wire, and partly through a transmission request wire to the timer gate input, and its output through a timing wire to the additional timer gate input. The output of the time-22 gate is connected to the request wire. In particular, it is desirable if the timer storage is a dynamic storage, preferably D-type.
Célszerű továbbá még, ha az időzítő kapu ÉS kapu A találmányt részletesebben rajz alapján ismertetjük, melyen a találmány szerinti eljárást, az ismert és a találmány szerinti berendezés példaként! kiviteli alakjait tüntettük fel. A rajzon azIt is further advantageous if the timing gate AND gate are described in more detail on the basis of the drawing, in which the method according to the invention is described by way of example and with the apparatus according to the invention. Embodiments of the invention are shown. In the drawing it is
1. ábra a találmány szerinti eljárás idődiagramja; aFigure 1 is a time diagram of the method of the invention; the
2. ábra az ismert és a találmány szerinti berendezés példakénti kiviteli alakja; aFig. 2 shows an exemplary embodiment of a known and inventive apparatus; the
3. ábra a találmány szerinti architektúra szervező egység példaként) kiviteli alakja; aFigure 3 shows an exemplary embodiment of the architecture organizing unit according to the invention; the
4. ábra a találmány szerinti időrendi vezérlő egység példaként] kiviteli alakjai;az4 illustrates exemplary embodiments of the chronological control unit of the present invention;
5. ábra a találmány szerinti kérés vezérlő áramkör példakénti kiviteli alakja.Figure 5 is an exemplary embodiment of a request control circuit according to the invention.
A rajzon az egyirányú kapcsolatokat nyíllal, a kétirányú kapcsolatokat kettős nyíllal jeleztük.In the drawing, unidirectional connections are indicated by arrows and bi-directional connections are indicated by double arrows.
A találmány szerinti eljárást részletesebben az 1. ábra idődiagramja alapján ismertetjük, pontosabban azt, hogy a találmány szerinti eljárás alkalmazása esetén a multiprocesszor rendszer központi busz ciklusai hogyan alakulnak. A központi vezérlő busz ciklusai pp központi vezérlő ciklus jel, a kiegészítő vezérlő busz ciklusait oo kiegészítő vezérlő ciklus jel mutatja. A kiegészítő vezérlő ti első időpillanatban dd átvitel kérő jellel periféria használatot kér, aminek hatására megjelenik ee kérő jel és mm vezérlőjel, ami leállítja a kiegészítő vezérlőt, A központi vezérlő t2 második időpillanatban válaszol az ee kérő jelre ff felfüggesztés engedélyező jellel, aminek hatására akiegészítő vezérlő megszünteti az ee kérő jelet és kiadja gg időzítő jelet és hh ciklus indítójellel jelzi, aminek hatására t4 negyedik időpillanatban megszűnik a gg időzítő jel, az mm vezérlő jel és a hh ciklus indító jel. Az mm vezérlőjel megszüntetése törli, a dd átvitel kérő jelet. A hh ciklus indító jel megszűnésére t5 ötödik időpillanatban a központi vezérlő megszünteti az ff felfüggesztés engedélyező jelet.The method of the present invention will be described in more detail on the basis of the time diagram of Figure 1, and more specifically, how the central bus cycles of the multiprocessor system are formed when the method of the present invention is applied. The central controller bus cycles are pp central controller cycle signals, the auxiliary controller bus cycles are represented by the auxiliary controller cycle signal. The auxiliary controller ti requests the use of a peripheral with the transmission request signal dd at the first instant, causing the request signal ee and the control signal mm to stop the auxiliary controller. The second controller t2 responds to the request request ee with a suspension enable signal ff at the second instant. interrupts the request signal ee and outputs a timing signal gg and signals it with a cycle start signal hh, which causes the gg timing signal, the mm control signal and the hh cycle start signal to disappear at the fourth instant t4. Removing the mm control signal clears the dd transmission request signal. To terminate the hh cycle start signal at time t5, the central controller terminates the suspension enable signal ff.
Az ismert berendezést a 2. ábra alapján ismertetjük. A berendezésnek A központi vezetékkötegre kapcsolódó 11 központi vezérlő egysége, 12 központi memóriája és 13 központi perifériái vannak.The known apparatus is illustrated in FIG. The apparatus has a central control unit 11, a central memory 12 and a central peripheral 13 connected to the central wiring harness.
Az A központi vezetékkötegen lévő összes átvitelt all központi vezérlő egység vezérli önmaga a 12 központi memória, továbbá önmaga és a 13 központi perifériák között, valamint a 12 központi memória és 13 központi perifériák közötti összeköttetés esetén a 11 központi vezérlő egység működése csak a 12 központi memória és 13 központi perifériák között zajló direkt adatátviteli művelet engedélyezésére szorítkozik.All transmissions on the central wiring harness A are controlled by the central control unit 12 itself, and between itself and the central peripherals 13, and in the case of communication between the central memory 12 and the central peripherals 13, the central control unit 11 operates only on the central memory 12. and 13 is limited to allowing direct data transmission between central peripherals.
A találmány szerinti berendezést ugyancsak a 2. ábra alapján ismertetjük. A berendezésnek 11 közfonti vezérlő egysége, 12 központi memóriája, 13 özponti perifériái, 14 kiegészítő memóriája, 15 kiegészítő vezérlő egysége és 16 architektúra szervező egysége van. A 16 architektúra szervező egység ki/bemenetei részben A központi vezetékkötegen keresztül a 11 központi vezérlő egység, a 12 központi memória és a 13 központi perifériák ki/bemeneteire, részben pedig C átviteli vezetékkötegen át a 15 kiegészítő vezérlő egység ki/bemeneteire van csatlakoztatva. A 14 kiegészítő memória ki/bemenetei B memória vezetékkötegen keresztül a 15 kiegészítő vezérlő egység további ki/bemeneteire vannak kötve.The apparatus according to the invention will also be described with reference to Figure 2. The device has a central control unit 11, a central memory 12, a central peripheral 13, an additional memory 14, an additional control unit 15, and an architecture organizing unit 16. Inputs / outputs of the architecture organizing unit 16 are connected via the central wiring harness to the inputs / inputs of the central control unit 11, the central memory 12 and the central peripherals 13 and partly through the transmission wiring harness C to the auxiliary control unit 15. The inputs / outputs of the auxiliary memory 14 are connected via a memory harness B to the additional inputs / outputs of the auxiliary control unit 15.
A berendezés működése megegyezik az ismertével, azzal a kiegészítéssel, hogy amikor a 15 kiegészítő vezérlő egység a C átviteli vezetékkötegen, á a 16 architektúra szervező egységen keresztül az A központi vezetékkötegen lévő 13 központi perifériákhoz vagy a 12 központi memóriához fordul, akkor ezt úgy intézi all központi vezérlő egység felé, mint ha a 12 központi memória és a 13 központi perifériák közötti átvitel történne. A 16 architektúra szervező egység a 15 kiegészítő vezérlő egység felé perifériaként viselkedik, amely látszólag közvetlen hozzáférésű, valójában azonban a 15 kiegészítő vezérlő egység működését arra az időre felfüggeszti, amíg az A központi vezetékköteg felől, vagy az A központi vezetékköteg felé az átvitel be nem fejeződik. Természetesen akkor amikor a 15 kiegészítő vezérlő egység és a 14 kiegészítő memória között zajlik az átvitel aló architektúra szervező egység nem működik. Következésképpen ilyenkor egyidejűleg egymástól függetlenül működik a 11 központi vezérlő egység és a 15 kiegészítő vezérlő egység.The operation of the apparatus is the same as that known, with the addition that when the auxiliary control unit 15 turns to the central peripherals 13 or the central memory 12 via the transmission wiring harness C, the architecture organizing unit 16 and the central wiring harness 12, to the central control unit as if transmission between the central memory 12 and the central peripherals 13 were to take place. The architecture organizing unit 16 acts as a peripheral to the auxiliary control unit 15, which is apparently directly accessible, but in fact suspends the operation of the auxiliary control unit 15 until the transmission from the central wiring harness A to the central wiring harness A is completed. . Of course, when the transmission control architecture organizer is running between the auxiliary control unit 15 and the auxiliary memory 14. Consequently, the central control unit 11 and the auxiliary control unit 15 operate independently at the same time.
A találmány szerinti 16 architektúra szervező egység példakénti kiviteli alakját a 3. ábra alapján ismertetjük. A 16 architektúra szervező egységnek 17 első illesztő egysége, 18 időrendi vezérlő egysége, 19 második illesztő egysége és 10 átmeneti tárolója van. A 17 első illesztő egység ki/bemenetei részben az A központi vezetékkötegen át a 18 időrendi vezérlő egység, továbbá a D első belső vezetékköteg részét képező F első adat vezetékkötegen keresztül a 20 átmeneti tároló kimeneteire vannak kötve. A 18 időrendi vezérlő egység további ki/bemenetei E második belső vezetékkötegen keresztül a 19 második illesztő egység ki/ /bemenetelre, valamint az E második belső vezetékköteg részét képező G második adat vezetékkötegen keresztül a 20 átmeneti tároló bemenetelre,kimenetei pedig b beíró vezetéken át a 20 átmeneti tároló bemenetére van csatlakoztatva. A 19 második illesztő egység további ki/bemenetei a C átviteli vezetékkötegre vannak kötve.An exemplary embodiment of the architecture organizing unit 16 of the present invention will be described with reference to FIG. The architecture organizing unit 16 has a first interface unit 17, a chronological control unit 18, a second interface unit 19 and a temporary storage 10. The outputs / inputs of the first adapter 17 are partially connected through the central wiring harness A to the outputs of the temporary storage 20 via the timing control unit 18 and the first data wiring F of the first internal wiring harness D. The additional inputs / outputs of the chronological control unit 18 via the second internal wiring harness E to the second in / out input 19 of the second interface unit and the second data wiring G of the second internal wiring harness E to the temporary storage input 20. It is connected to the inputs of 20 temporary storage units. Further outputs / inputs of the second interface unit 19 are connected to the transmission wiring harness C.
A 17 első illesztő egység és a 19 második illesztő egység feladata a színt leválasztás. A 18 időrendi vezérlő egység vezérli 'az összeköttetést és egyben felfüggeszti a 15 kiegészítő vezérlő egység működését. Mivel az átvitel idején a 15 kiegészítő vezérlő egység statikus állapotot vesz fel, így A központi vezetékköteg felé történő átvitel esetén az adat C átviteli vezetékkötegen végig rajta van, tehát onnét kapuzás;al továbbadható. Abban az esetben,ha az átvitel az A központi vezetékköteg felől törtélik, az adatot a 20 átmeneti tároló tárolója a 18 időrendi vezérlő igység, és miután a 15 kiegészítő vezérlő egység felfüggesztését megszünteti, innét adja tovább a C átviteli vezetékkötegre.The first fitting unit 17 and the second fitting unit 19 are responsible for color separation. The chronological control unit 18 controls the connection and also suspends the operation of the auxiliary control unit 15. Since at the time of transmission, the auxiliary control unit 15 is in a static state, the data is on the transmission wiring harness C for transmission to the central wiring harness A so that gateways can be transmitted from there. In the case of transmission from the central wiring harness A, the data is stored in the temporary storage 20 by the chronological control unit 18 and, after the suspension of the auxiliary control unit 15 is terminated, it is passed on to the transmission wiring harness C.
A találmány szerinti 18 időrendi vezérlő egység példakénti kiviteli alakját a 4. ábra alapján ismertetjük. A 18 időrendi vezérlő egységnek 21 kérés vezérlő áramköre, 22 ciklus tároló áramköre, 23 vezérlő kapuja és 24 adat kapcsolója van. A 21 kérés vezérlő áramkör bemenetei a D első belső vezetékköteg részét képező f felfüggesztés engedélyező vezetékre, valamint az E második belső vezetékköteg részét képező d átvitel kérő vezetéken keresztül a 23 vezérlő kapu bemenetére, kimenetel pedig a D első belső vezetékköteg részét képező e kérő vezetékre, valamint g időzitő vezetéken át a 22 ciklustároló áramkör bemenetére van csatlakoztatva. A 22 ciklus tároló áramkör további bemenete a D első belső vezetékköteg részét képező k ciklus leállító vezetéken keresztül a 23 ve-32An exemplary embodiment of the chronological control unit 18 of the present invention will be described with reference to FIG. The chronological control unit 18 has a request control circuit 21, a cycle storage circuit 22, a control gate 23 and a data switch 24. The inputs of request control circuit 21 to the suspension enable wire f, which is part of the first internal wiring harness, and to the gate input 23 via the request wire d, which is part of the second internal wiring harness, and the output to this request wire, and connected via a timing line g to the input of the cycle storage circuit 22. The additional input of the loop storage circuit 22 is via the loop stop wire k of the first internal wiring harness D to the ve-32
194.423 zérlő kapu bemenetére, kimenetei pedig részben a D első belső vezetékköteg részét képező h ciklus indító vezetéken keresztül a 24 adat kapcsoló bemenetére, kimenete pedig az E második belső vezetékköteg részét képező m vezérlő vezetékre van csatlakoztatva. A 24 adat kapcsoló további bemenetei az E második belső vezetékköteg részét képező G második adat vezetékkötegre, kimenetei pedig a D első belső vezetékköteg részét képező F első adat vezetékkötegre vgnnak csatlakoztatva.194,423 is connected to the input of control gate 194423, and its outputs are partially connected to the input of the data switch 24 via the start loop h of the first internal wiring harness D and to the control wire m of the second internal wiring harness E. Further inputs of the data switch 24 are connected to the second data harness G, which is part of the second internal harness E, and its outputs are connected to the first data harness F, which is part of the first internal harness D.
A 21 kérés vezérlő áramkör az E második belső vezetékköteg részét képező d átvitel kérő vezetéken érkező impulzus hatására a D első belső vezetékköteg részét képező e kérő vezetékre jelet ad (és ezzel egyidőben a 23 vezérlő kapu az m vezérlő vezetéken keresztül leállítja a 15 kiegészítő vezérlő egység működését), amikor a D első belső vezetékköteg részét képező f felfüggesztés engedélyező vezetéken válasz érkezik megszünteti a jelet az e kérő vezetéken, és ezzel egyidőben jelet ad a g időzítő vezetékre. A g időzítő vezeték hatására a 22 ciklus tároló áramkör a D első belső vezetékköteg részét képező h ciklus indító vezetékre ciklusinűító jelet ad és egyben a adat kapcsolót kapuzza, amennyiben az adatátvitel iránya a D első belső vezetékköteg felől az E második belső vezetékköteg felé mutat. Amikor a D első belső vezetékköteg részét képező k ciklus leállító vezetéken jel érkezik a 22 ciklus tároló áramkör megszünteti a h ciklus indító vezetéken a jelét és egyben a 23 vezérlő kapu az m vezélrő vezetékre adott a 15 kiegészítő vezérlő egység működését leállítójelét oldja.The request control circuit 21 sends a signal to this request line which is part of the first internal wiring harness D as a result of a pulse coming from the transmission request wire d of the second inner wiring harness d (and simultaneously the control gate 23 stops the auxiliary control unit 15 operation), when a response on the suspension enable wire f, which is part of the first internal wiring harness D, terminates the signal on this requesting wire and simultaneously signals the g timer wire. As a result of timing wire g, the cycle storage circuit 22 provides a loop-down signal to the loop starter wire h that is part of the first inner wiring harness D and also gates the data switch if the data transmission direction is from the first inner wiring harness D to the second inner wiring harness. When a signal is received on the cycle stop line k, which is part of the first internal wiring harness D, the cycle storage circuit 22 terminates the signal on the cycle starter line h and the control gate 23 also releases the stop signal of the auxiliary control unit 15.
A találmány szerinti 18 időrendi vezélrő egység további példaként! kiviteli alakjait ugyancsak a 4. ábra alapján ismertetjük. A 18 időrendi vezérlő egység ezen kiviteli alakjai a korábbitól abban térnek el, hogy a 2 3 vezérlő kapu ÉS kapu, a ciklus tároló áramkör dinamikus tároló, előnyösen D-típusú, a b beíró vezeték és k ciklus leállító vezeték megegyezik.The chronological control unit 18 according to the invention is a further example. Embodiments thereof are also described with reference to Figure 4. These embodiments of the chronological control unit 18 differ from the previous one in that the control gate AND the gate, the cycle storage circuit is a dynamic storage, preferably type D, the entry line b and the cycle stop line k.
Ezen kiviteli alakok működése megegyezik a már ismertetettével.The operation of these embodiments is the same as described above.
A találmány szerinti 21 kérés vezérlő áramkör példaként! kiviteli alakját az 5. ábra alapján ismertetjük részletesebben. A 21 kérés vezérlő áramkörnek időzítő tárolója és 26 időzitő kapuja van. A 25 időzítő tároló bemenetel részben az f felfüggesztés engedélyező vezetékre, részben pedig a d átvitel kérő vezetéken át a 26időzítő kapu bemenetére,kimenete pedig g időzítő vezetéken keresztül a 26 időzítő kapu további bemenetére van csatlakoztatva. A 26 időzítő kapu kimenete az e kérő vezetékre van kötve.The request control circuit 21 according to the invention is an example. 5 is described in more detail. The request control circuit 21 has a timer store and a timer gate 26. The timer storage input 25 is connected, in part, to the suspension enable line f, and partly through the transmission request line d to the input of the timing gate 26, and its output via the timing line g to the other input of the timing gate 26. The output of timer gate 26 is connected to the request wire e.
Amikor a d átvitel kérő vezetéken jel van,engedélyeződík a 25 időzítő tároló beírása és egyben a 26 időzítő kapu az e kérő vezetékre jelet ad. Amikor az f felfüggesztés engedélyező vezetéken jel érkezik a 25 időzítő tároló beíródík és a g időzítő vezetékre jelet ad, ennek következtében 26 időzítő kapu azé kérő vezetéken a jelét megszünteti. Amikor a d átvitel kérő vezeték jele megszűnik, a 25 időzítő tároló törlődik és mindaddig törölt állapotban marad, amíg a d'átvitel kérő vezetéken újra jel nem lesz.When there is a signal on the transmission request line d, the authorization fees for entering the timer store 25 and the timing gate 26 will provide a signal to this request line. When a signal is received on the suspension enable line f from the timer storage entry plate 25 and provides a signal to the timer line g, the timer gate 26 thereby terminates its signal on the requesting line. When the signal of the transmission request line d ceases, the timer store 25 is erased and remains erased until the signal on the transmission request line d is again present.
A találmány szerinti 21 kérés vezérlő áramkör további példaként! kiviteli alakjait ugyancsak az 5. ábra alapján ismertetjük, melyek a korábbitól abban térnek el,hogy a 25 időzítő tároló dinamikus tároló,előnyösen D-típusú, a 26 időzitő kapu ÉS kapu. Működésük megegyezik a már ismertetettével.The request control circuit 21 according to the invention is a further example. Embodiments thereof are also described with reference to Fig. 5, which differs from the previous one in that the timer store 25 is a dynamic store, preferably a D-type, the timer gate 26 is an AND gate. Their operation is the same as described above.
A találmány szerinti eljárás és berendezés alkalmazása lehetővé teszi meglévő számítógép rendszerek kiegészítő processzor és memória opdó(k) segítségével multiprocesszoros rendszerré átalakítását úgy, hogy a hagyományos rendszerben nincs hardware átalakítás, a számítógép változatlanul működőképes marad, de lehetőség van a meglévő rendszenei más típusú program futási környezet biztosítására.The use of the method and apparatus of the present invention allows for the conversion of existing computer systems into a multiprocessor system using an additional processor and memory opto (s), without the need for hardware conversion in the conventional system; environment.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU490785A HU194423B (en) | 1985-12-20 | 1985-12-20 | Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU490785A HU194423B (en) | 1985-12-20 | 1985-12-20 | Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| HUT42198A HUT42198A (en) | 1987-06-29 |
| HU194423B true HU194423B (en) | 1988-01-28 |
Family
ID=10969225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU490785A HU194423B (en) | 1985-12-20 | 1985-12-20 | Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched |
Country Status (1)
| Country | Link |
|---|---|
| HU (1) | HU194423B (en) |
-
1985
- 1985-12-20 HU HU490785A patent/HU194423B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HUT42198A (en) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117498A (en) | Processer with flexible return from subroutine | |
| US4504906A (en) | Multiprocessor system | |
| US4591979A (en) | Data-flow-type digital processing apparatus | |
| KR0185034B1 (en) | Microcontroller with multiple timing functions available in a single peripheral module | |
| EP0354998B1 (en) | Timer channel for use in a multiple channel timer system | |
| KR950014179B1 (en) | Dedicated service processor with inter-channel communication features | |
| US4901225A (en) | Processing apparatus with hierarchical structure for implementing a machine instruction | |
| JPH0517566B2 (en) | ||
| US5138709A (en) | Spurious interrupt monitor | |
| US4712072A (en) | Timer apparatus | |
| US6742064B2 (en) | Programmable throttle circuit for each control device of a processing system | |
| HU194423B (en) | Method and device for transforming traditional computer architecture into multiprocessor system leaving its traditional function untouched | |
| US10948970B2 (en) | Low power microcontroller | |
| US5983143A (en) | Control unit with dynamically managed timers | |
| KR900005284B1 (en) | Micro computer | |
| JPS59114603A (en) | Coupling system with other computer device, of sequence controller | |
| JPS62174832A (en) | Information processor | |
| JPS58182750A (en) | Analog-digital converting circuit | |
| KR890004811Y1 (en) | Micro processor & interface circuits of bus | |
| Halang | New approaches for distributed industrial process control systems aimed to cope with strict time constraints | |
| JPS6342547A (en) | Line control unit | |
| JPS5840619A (en) | Sequence controller and its control method | |
| SU1410048A1 (en) | Computing system interface | |
| KR960014829B1 (en) | Bus requester operating method | |
| SU1532925A1 (en) | Microprogram control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HU90 | Patent valid on 900628 | ||
| HMM4 | Cancellation of final prot. due to non-payment of fee |