GR20090100534A - Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως - Google Patents

Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως

Info

Publication number
GR20090100534A
GR20090100534A GR20090100534A GR20090100534A GR20090100534A GR 20090100534 A GR20090100534 A GR 20090100534A GR 20090100534 A GR20090100534 A GR 20090100534A GR 20090100534 A GR20090100534 A GR 20090100534A GR 20090100534 A GR20090100534 A GR 20090100534A
Authority
GR
Greece
Prior art keywords
systolic array
matrix
columns
pipeline branches
implements
Prior art date
Application number
GR20090100534A
Other languages
English (en)
Other versions
GR1007291B (el
Inventor
Αθανασιος Δημητριου
Στυλιανος Περισσακης
Ηλιας Παναγιωτοπουλος
Original Assignee
Intracom Telecom,
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intracom Telecom, filed Critical Intracom Telecom,
Priority to GR20090100534A priority Critical patent/GR1007291B/el
Priority to PCT/EP2010/051094 priority patent/WO2011038940A1/en
Priority to EP10706170.7A priority patent/EP2484068B1/en
Publication of GR20090100534A publication Critical patent/GR20090100534A/el
Publication of GR1007291B publication Critical patent/GR1007291B/el

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/0242—Channel estimation channel estimation algorithms using matrix methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

Η παρούσα εφεύρεση αναφέρεται στο πεδίο των ασυρμάτων τηλεπικοινωνιών και συγκεκριμένα στη σχεδίαση αρχιτεκτονικής Παράλληλης Διοχετευμένης Συστολικής Διατάξεως (Parallel Pipeline Systolic Array - PPSA) για την υλοποίηση Φωρατή Επιβολής Μηδενισμού (Zero Forcing - ZF) τύπου πολλαπλών εισόδων πολλαπλών εξόδων (Multiple Input Multiple Output -ΜΙΜΟ). Ειδικότερα η εφεύρεση αφορά σε αρχιτεκτονική δομή συστολικής διατάξεως που υλοποιεί τον αλγόριθμο QR Αποδόμησης πίνακα, ήτοι μεθόδου για την αντιστροφή πινάκων και τον μηχανισμό για την υλοποίηση της μεθόδου. Επίσης η εφεύρεση αφορά στη συσκευή λήψεως τύπου ΜΙΜΟ. Ο μηχανισμός για την QR αποδόμηση ενός πίνακα Η με τουλάχιστον τέσσερις στήλες σε ένα άνω-τριγωνικό πίνακα R και ένα ορθογώνιο πίνακα Q, σύμφωνα με την παρούσα εφεύρεση αποτελείται από τουλάχιστον τέσσερις διοχετεύσεις, όπου α) κάθε μία από τις τέσσερις διοχετεύσεις υλοποιεί μια δομή συστολικής διατάξεως για την επεξεργασία μιας από τις τουλάχιστον τέσσερις στήλες του πίνακα Η και β) όπου τουλάχιστο δύο από τις τουλάχιστον τέσσερις συστολικές διατάξεις είναι διαφορετικές.
GR20090100534A 2009-10-01 2009-10-01 Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως GR1007291B (el)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GR20090100534A GR1007291B (el) 2009-10-01 2009-10-01 Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως
PCT/EP2010/051094 WO2011038940A1 (en) 2009-10-01 2010-01-29 Matrix inversion using qr decomposition on a parallel pipelined systolic array
EP10706170.7A EP2484068B1 (en) 2009-10-01 2010-01-29 Matrix inversion using qr decomposition on a parallel pipelined systolic array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GR20090100534A GR1007291B (el) 2009-10-01 2009-10-01 Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως

Publications (2)

Publication Number Publication Date
GR20090100534A true GR20090100534A (el) 2011-05-13
GR1007291B GR1007291B (el) 2011-06-01

Family

ID=42199180

Family Applications (1)

Application Number Title Priority Date Filing Date
GR20090100534A GR1007291B (el) 2009-10-01 2009-10-01 Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως

Country Status (3)

Country Link
EP (1) EP2484068B1 (el)
GR (1) GR1007291B (el)
WO (1) WO2011038940A1 (el)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GR1007932B (el) * 2010-06-25 2013-07-04 Intracom Telecom, Παραλληλη συστολικη διαταξη πολλαπλης διοχετευσης για μιγαδικη αποδομηση μοναδιαιας τιμης σε πολυ-επεξεργαστικη συσκευη.(a parallel multi-pipeline systolic array for complex singular value decomposition on a multi-processor device)
US8824603B1 (en) * 2013-03-01 2014-09-02 Futurewei Technologies, Inc. Bi-directional ring-bus architecture for CORDIC-based matrix inversion
CN104360986B (zh) * 2014-11-06 2017-07-25 江苏中兴微通信息科技有限公司 一种并行化矩阵求逆硬件装置的实现方法
CN104572588B (zh) * 2014-12-23 2018-10-23 中国电子科技集团公司第三十八研究所 矩阵求逆处理方法和装置
US10014926B1 (en) 2017-10-25 2018-07-03 Northrop Grumman Systems Corporation Symbol quality estimation for adaptive beam-forming
KR20230116028A (ko) * 2020-12-16 2023-08-03 아세니움 인코포레이티드 이중 분기 실행을 사용하는 고도의 병렬 처리 아키텍처

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037716A1 (en) * 2005-09-30 2007-04-05 Intel Corporation Communication system and technique using qr decomposition with a triangular systolic array
EP1772809A2 (en) * 2005-10-07 2007-04-11 Altera Corporation Method and apparatus for matrix decomposition in programmable logic devices
US20090116588A1 (en) * 2007-10-18 2009-05-07 Kabushiki Kaisha Toshiba Wireless communications apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675187B1 (en) 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037716A1 (en) * 2005-09-30 2007-04-05 Intel Corporation Communication system and technique using qr decomposition with a triangular systolic array
EP1772809A2 (en) * 2005-10-07 2007-04-11 Altera Corporation Method and apparatus for matrix decomposition in programmable logic devices
US20090116588A1 (en) * 2007-10-18 2009-05-07 Kabushiki Kaisha Toshiba Wireless communications apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EDMAN F ET AL: "Architectureipelined Complex Valued Matrix Inversion Architecture", CONFERENCE PROCEEDINGS / IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS):MAY 23 - 26, 2005, INTERNATIONAL CONFERENCE CENTER, KOBE, JAPAN, IEEE SERVICE CENTER, PISCATAWAY, NJ LNKD- DOI:10.1109/ISCAS.2005.1465629, 23 May 2005 (2005-05-23), XP010817161 *

Also Published As

Publication number Publication date
EP2484068B1 (en) 2016-10-26
EP2484068A1 (en) 2012-08-08
WO2011038940A1 (en) 2011-04-07
GR1007291B (el) 2011-06-01

Similar Documents

Publication Publication Date Title
GR20090100534A (el) Αντιστροφη πινακα δια εφαρμογης qr αποδομησης επι αρχιτεκτονικης δομης παραλληληλης διοχετευμενης συστολικης διαταξεως
MY154092A (en) Feedback method for performing a feedback by using a codebook in mimo system
WO2011041492A3 (en) Method and apparatus for multi-antenna transmission in uplink
EP2183893A4 (en) SYSTEM AND METHOD FOR WIRELESS COMMUNICATION WITH DISTRIBUTED INPUTS AND DISTRIBUTED OUTPUTS
WO2012129249A3 (en) Biologically based chamber matching
WO2011087280A3 (en) Method for generating preamble in multi-user multi-input multi-output system, and data transmission apparatus and user terminal using the method
WO2011043598A3 (ko) 다중 안테나 시스템에서 상향링크 전송 방법 및 장치
WO2011146204A3 (en) Method and apparatus for response scheduling in a downlink multiple-user multiple input multiple output network
EP2145400A4 (en) METHOD AND ARRANGEMENT FOR ADAPTING A MULTI-ANTENNA TRANSMISSION
WO2009023700A3 (en) Method and apparatus for creating a multi-user mimo codebook using a single user mimo codebook
WO2012021031A3 (en) Methods and apparatus for uplink control transmit diversity
EP2369757A3 (en) Beamforming method and apparatus for using rate splitting scheme in multi-cell multi-antenna interference channel
IN2012DN01129A (el)
WO2010079926A3 (ko) 다중 셀 환경에서 comp 수행 셀 결정방법 및 장치
WO2013032294A8 (en) Multiple antenna transmission with per-antenna power constraints
MY170865A (en) Flat panel array antenna
WO2010062051A2 (ko) 다중 입출력 시스템에서 공간 다중화 프리코딩 방법
WO2010093226A3 (ko) 다중안테나 시스템에서 데이터 전송방법 및 장치
WO2010013971A3 (en) Method and system for antenna training and communication protocol for multi-beamforming communication
RU2009107223A (ru) Устройство обработки шифрования, способ обработки шифрования и компьюторная программа
US8964869B2 (en) Pre-coding method and apparatus
FR3021813B1 (fr) Communication radio utilisant une pluralite d'antennes selectionnees
RU2011102441A (ru) Способы и системы для декодирования сигналов пространственно-временного кодирования с помощью mimo-декодера
WO2010035963A3 (en) Method and apparatus for cooperative mimo transmission operation in multi-cell wireless network
JP2018524881A5 (el)

Legal Events

Date Code Title Description
PG Patent granted

Effective date: 20110714