FR3141557A1 - Process for forming a layer of silicon carbide - Google Patents

Process for forming a layer of silicon carbide Download PDF

Info

Publication number
FR3141557A1
FR3141557A1 FR2211212A FR2211212A FR3141557A1 FR 3141557 A1 FR3141557 A1 FR 3141557A1 FR 2211212 A FR2211212 A FR 2211212A FR 2211212 A FR2211212 A FR 2211212A FR 3141557 A1 FR3141557 A1 FR 3141557A1
Authority
FR
France
Prior art keywords
layer
silicon carbide
substrate
silicon
oven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2211212A
Other languages
French (fr)
Inventor
Djamel Belhachemi
Didier Landru
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2211212A priority Critical patent/FR3141557A1/en
Priority to PCT/FR2023/051674 priority patent/WO2024089359A1/en
Priority to TW112141010A priority patent/TW202427568A/en
Publication of FR3141557A1 publication Critical patent/FR3141557A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

L’invention concerne un procédé de formation d’une couche de carbure de silicium (20) sur un substrat de silicium, ledit procédé comprenant successivement : le placement d’un substrat de base (10) en silicium dans un four, l’introduction d’un flux d’un mélange d’un gaz carboné dans le four, la montée à une température (TF) de formation d’une couche de carbure de silicium (20) pour former, par une réaction du propane avec le silicium, une couche de carbure de silicium (20) sur le substrat de base (10) et une couche de carbone (30) sur la couche de carbure de silicium (20),le retrait de ladite couche de carbone (30). Figure pour l’abrégé : Fig 2The invention relates to a method for forming a silicon carbide layer (20) on a silicon substrate, said method successively comprising: placing a silicon base substrate (10) in an oven, introducing of a flow of a mixture of a carbon gas in the oven, the rise to a temperature (TF) for forming a layer of silicon carbide (20) to form, by a reaction of propane with silicon, a silicon carbide layer (20) on the base substrate (10) and a carbon layer (30) on the silicon carbide layer (20),removing said carbon layer (30). Figure for abstract: Fig 2

Description

Procédé de formation d’une couche de carbure de siliciumProcess for forming a layer of silicon carbide

La présente invention concerne un procédé de fabrication d’un substrat de type semi-conducteur sur isolant ou piézoélectrique sur isolant pour applications radiofréquences.The present invention relates to a method of manufacturing a semiconductor-on-insulator or piezoelectric-on-insulator type substrate for radio frequency applications.

Etat de la techniqueState of the art

Les dispositifs radiofréquences (RF), qui traitent des signaux dont la fréquence est comprise entre environ 10 MHz et 300 GHz, trouvent notamment leur application dans le domaine des télécommunications.Radio frequency (RF) devices, which process signals with frequencies between approximately 10 MHz and 300 GHz, find particular application in the field of telecommunications.

De tels dispositifs peuvent être formés à partir de substrats de type semi-conducteur sur isolant ou piézoélectrique sur isolant, comprenant successivement un substrat de base, une couche de piégeage de charges électriques (appelée couche « trap rich » en anglais), une couche diélectrique disposée sur la couche de piégeage et une couche active semiconductrice ou piézoélectrique disposée sur la couche diélectrique. Des composants actifs et/ou passifs sont formés dans et/ou sur la couche active.Such devices can be formed from semiconductor-on-insulator or piezoelectric-on-insulator type substrates, successively comprising a base substrate, an electrical charge trapping layer (called a “trap rich” layer in English), a dielectric layer. disposed on the trapping layer and an active semiconductor or piezoelectric layer disposed on the dielectric layer. Active and/or passive components are formed in and/or on the active layer.

La couche de piégeage de charges prévient l’apparition d’un plan conducteur sous la couche électriquement isolante et la chute de résistivité du substrat de base. De plus, une telle couche élimine les porteurs de charges dans le substrat pouvant entrainer la génération d’harmoniques susceptibles d’interférer avec les signaux se propageant dans le dispositif radiofréquence et de dégrader leur qualité.The charge trapping layer prevents the appearance of a conductive plane under the electrically insulating layer and the drop in resistivity of the base substrate. In addition, such a layer eliminates charge carriers in the substrate which could lead to the generation of harmonics likely to interfere with the signals propagating in the radio frequency device and degrade their quality.

La couche de piégeage de charges peut être en carbure de silicium (SiC). La formation d’une telle couche est typiquement réalisée par épitaxie sur le substrat de base, afin d’obtenir la qualité cristalline nécessaire pour une suppression d’harmoniques efficace dans le composant RF. Cette étape est suivie d’un polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing »)) afin d‘obtenir une épaisseur homogène et une surface suffisamment lisse de la couche de carbure de silicium.The charge trapping layer may be made of silicon carbide (SiC). The formation of such a layer is typically carried out by epitaxy on the base substrate, in order to obtain the crystalline quality necessary for effective harmonic suppression in the RF component. This step is followed by chemical mechanical polishing (CMP, acronym for the Anglo-Saxon term “Chemical Mechanical Polishing”)) in order to obtain a uniform thickness and a sufficiently smooth surface of the silicon carbide layer.

Le dépôt par épitaxie d’une couche suffisamment épaisse de SiC est lente et par conséquent coûteuse. En outre, une enceinte d’épitaxie reçoit un seul substrat ou un nombre réduit de substrats.Epitaxy deposition of a sufficiently thick layer of SiC is slow and therefore expensive. In addition, an epitaxy enclosure receives a single substrate or a reduced number of substrates.

Par ailleurs, pendant un procédé d’épitaxie le substrat de base est chauffé par sa face arrière. Cette technique ne permet pas un contrôle précis de la température de la face avant. Ceci peut entrainer la disparition de la couche en carbure de silicium déposée en cas d’une température trop élevée de la face avant.Furthermore, during an epitaxy process the base substrate is heated by its rear face. This technique does not allow precise control of the temperature of the front panel. This can lead to the disappearance of the silicon carbide layer deposited if the front face temperature is too high.

Un but de l’invention est de concevoir un procédé de fabrication d’une couche de SiC sur un substrat de silicium, notamment pour former un substrat pour application radiofréquences, qui soit plus rapide et moins onéreux que les procédés connus.An aim of the invention is to design a process for manufacturing a layer of SiC on a silicon substrate, in particular to form a substrate for radio frequency applications, which is faster and less expensive than known processes.

A cet effet, l’invention propose un procédé de formation d’une couche de carbure de silicium sur un substrat de silicium, ledit procédé comprenant successivement :

  • le placement d’un substrat de base en silicium dans un four,
  • l’introduction d’un flux d’un mélange d’un gaz carboné dans le four,
  • la montée à une température de formation d’une couche de carbure de silicium pour former, par une réaction du propane avec le silicium, une couche de carbure de silicium sur le substrat de base et une couche de carbone sur la couche de carbure de silicium,
  • le retrait de ladite couche de carbone.
To this end, the invention proposes a process for forming a layer of silicon carbide on a silicon substrate, said process successively comprising:
  • placing a silicon base substrate in an oven,
  • introducing a flow of a mixture of carbon gas into the oven,
  • raising a temperature for forming a layer of silicon carbide to form, by a reaction of propane with silicon, a layer of silicon carbide on the base substrate and a layer of carbon on the layer of silicon carbide ,
  • removing said carbon layer.

De préférence, le gaz carboné est du propane ou de l’acétylène.Preferably, the carbon gas is propane or acetylene.

Avantageusement, le gaz porteur est de l’argon ou un mélange d’argon et d’hydrogène.Advantageously, the carrier gas is argon or a mixture of argon and hydrogen.

De manière avantageuse, la température de formation de la couche de carbure de silicium est comprise entre 750°C et 1100°C.Advantageously, the formation temperature of the silicon carbide layer is between 750°C and 1100°C.

Typiquement, la température de retrait de la couche de carbone est comprise entre 600 °C et 950°C.Typically, the removal temperature of the carbon layer is between 600°C and 950°C.

De préférence, le substrat de silicium présente une résistivité électrique supérieure à 500 Ohm.cm.Preferably, the silicon substrate has an electrical resistivity greater than 500 Ohm.cm.

De manière avantageuse, l’épaisseur de la couche de carbure de silicium est comprise entre 2 et 5 nm.Advantageously, the thickness of the silicon carbide layer is between 2 and 5 nm.

Avantageusement, le procédé comprend en outre, avant l’introduction du flux de propane :

  • l’échauffement du four à une température de décomposition d’un oxyde de silicium natif,
  • le retrait d’une couche d’oxyde de silicium natif du substrat de base par décomposition thermique dudit oxyde, et
  • le refroidissement du four à une température d’introduction du flux de propane.
Advantageously, the process further comprises, before the introduction of the propane flow:
  • heating the oven to a decomposition temperature of a native silicon oxide,
  • removing a layer of native silicon oxide from the base substrate by thermal decomposition of said oxide, and
  • cooling the oven to a temperature at which the propane flow is introduced.

De manière avantageuse, on dispose dans le four une pluralité de substrats de base superposés verticalement, un espace vertical étant ménagé entre deux substrats de base adjacents, de sorte à former une couche de carbure de silicium et une couche de carbone simultanément sur la surface de chacun desdits substrats de base.Advantageously, a plurality of base substrates superimposed vertically are placed in the oven, a vertical space being provided between two adjacent base substrates, so as to form a layer of silicon carbide and a layer of carbon simultaneously on the surface of each of said base substrates.

De préférence, la formation de la couche de carbure de silicium et le retrait de la couche de carbone sont réalisés dans le même four.Preferably, the formation of the silicon carbide layer and the removal of the carbon layer are carried out in the same oven.

Dans certains modes de réalisation, dans lequel le retrait de la couche de carbone est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène.In some embodiments, wherein the removal of the carbon layer is accomplished by introducing a flow of oxygen into the furnace and reacting the carbon layer with said flow of oxygen.

Dans d’autres modes de réalisation, le retrait de la couche de carbone est réalisé par un procédé de gravure par un plasma d’oxygène.In other embodiments, the removal of the carbon layer is carried out by an oxygen plasma etching process.

L’invention se concerne également un procédé de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences, comprenant les étapes suivantes :

  • la formation d’une couche de carbure de silicium sur un substrat de silicium tel que décrit ci-dessus pour former un substrat support,
  • la formation d’une zone de fragilisation par implantation d’espèces atomiques dans un substrat donneur en un matériau semiconducteur ou piézoélectrique,
  • le collage dudit substrat donneur sur la face avant du substrat support, une couche diélectrique étant agencée entre la couche de carbure de silicium et le substrat donneur,
  • le détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer une couche du matériau semiconducteur ou piézoélectrique sur le substrat support.
The invention also relates to a method of manufacturing a semiconductor or piezoelectric type substrate on insulator for radio frequency applications, comprising the following steps:
  • the formation of a layer of silicon carbide on a silicon substrate as described above to form a support substrate,
  • the formation of a weakening zone by implantation of atomic species in a donor substrate made of a semiconductor or piezoelectric material,
  • bonding said donor substrate to the front face of the support substrate, a dielectric layer being arranged between the silicon carbide layer and the donor substrate,
  • the detachment of the donor substrate along the weakening zone so as to transfer a layer of the semiconductor or piezoelectric material onto the support substrate.

 Brève description des figuresBrief description of the figures

D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :Other characteristics and advantages of the invention will emerge from the detailed description which follows, with reference to the appended drawings, in which:

Les figures 1A et 1B sont des vues schématiques d’un substrat de base avant un procédé selon l’invention.Figures 1A and 1B are schematic views of a base substrate before a process according to the invention.

La est une vue schématique d’un substrat de base comportant une couche en carbure de silicium et une couche de carbone.There is a schematic view of a base substrate comprising a silicon carbide layer and a carbon layer.

La est une vue schématique d’un substrat de base comportant une couche de piégeage de charges en carbure de siliciumThere is a schematic view of a base substrate comprising a charge trapping layer of silicon carbide

La montre le profil thermique utilisé pour un procédé selon l’invention.There shows the thermal profile used for a process according to the invention.

Les figures 5A à 5D illustrent les étapes de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant.Figures 5A to 5D illustrate the steps in manufacturing a semiconductor or piezoelectric type substrate on insulator.

La illustre un four de recuit adapté pour la formation pour former une couche de carbure de silicium sur le substrat de base et une couche de carbone sur la couche de carbure de silicium selon un mode de réalisation préféré de l’invention.There illustrates an annealing furnace suitable for forming to form a layer of silicon carbide on the base substrate and a layer of carbon on the layer of silicon carbide according to a preferred embodiment of the invention.

Description détaillée de modes de réalisationDetailed description of embodiments

Formation de la couche de carbure de silicium :Formation of the silicon carbide layer:

La illustre un substrat de base 10 en silicium destiné à la fabrication d’un substrat de type semi-conducteur sur isolant ou piézoélectrique sur isolant. La résistivité électrique d’un tel substrat de base est avantageusement supérieure à 500 Ohm.cm. Le substrat de base présente une face arrière 110 et une face avant 130. Typiquement, dans son état de départ, le substrat de base présente une couche d’oxyde de silicium natif 13 sur sa surface.There illustrates a silicon base substrate 10 intended for the manufacture of a semiconductor-on-insulator or piezoelectric-on-insulator type substrate. The electrical resistivity of such a base substrate is advantageously greater than 500 Ohm.cm. The base substrate has a rear face 110 and a front face 130. Typically, in its initial state, the base substrate has a layer of native silicon oxide 13 on its surface.

Afin de préparer la face avant pour les étapes ultérieures, on retire d’abord la couche d’oxyde natif. Cette étape est typiquement réalisée dans un four à une température comprise entre 950°C et 1150°C de préférence proche de 1100°C, sous atmosphère inerte. A l’issue de cette étape, en référence à la , le substrat présente une face avant 120 en silicium.To prepare the front face for subsequent steps, the native oxide layer is first removed. This step is typically carried out in an oven at a temperature between 950°C and 1150°C, preferably close to 1100°C, under an inert atmosphere. At the end of this step, with reference to the , the substrate has a front face 120 made of silicon.

On procède ensuite à la formation d’une couche de carbure de silicium 20 sur la face avant 120 du substrat de base. La formation de la couche de carbure de silicium est réalisée dans un four qui sera décrit ultérieurement. Avantageusement, le retrait de la couche d’oxyde natif est réalisé dans le même four afin d’éviter des étapes de transfert entrainant une perte de temps et d’énergie pour le refroidissement et chauffage subséquent, et un besoin de main d’œuvre supplémentaire.We then proceed to form a layer of silicon carbide 20 on the front face 120 of the base substrate. The formation of the silicon carbide layer is carried out in an oven which will be described later. Advantageously, the removal of the native oxide layer is carried out in the same oven in order to avoid transfer steps resulting in a loss of time and energy for cooling and subsequent heating, and a need for additional labor. .

La couche de carbure de silicium est formée en phase gazeuse, c’est-à-dire que le carbone est présent dans le four sous forme d’un gaz carboné, par exemple du propane (C3H8) ou de l’acétylène (C2H4) gazeux. Le gaz carboné est mélangé avec un gaz porteur, par exemple de l’argon ou un mélange d’argon et d’hydrogène.The silicon carbide layer is formed in the gas phase, that is to say the carbon is present in the oven in the form of a carbon gas, for example propane (C 3 H 8 ) or acetylene (C 2 H 4 ) gas. The carbon gas is mixed with a carrier gas, for example argon or a mixture of argon and hydrogen.

Le substrat est chauffé dans le four à une température de formation de la couche de carbure de silicium. La phase gazeuse de carbone se transforme en carbure de silicium par une réaction avec le silicium sur la surface du substrat. La réaction est auto-limitée, c'est-à-dire que lorsque tout le silicium surfacique de la face avant du substrat de base est consommé, la réaction de carbonisation s’arrête. On n’apporte pas de source de silicium supplémentaire. L’épaisseur finale de la couche de carbure de silicium 20 est comprise entre 2 et 5 nm. Simultanément, en référence à la , une couche de carbone 30 est formée sur la couche de carbure de silicium 20. A l’issue de cette étape, le substrat présente une face avant 320 en carbone.The substrate is heated in the oven to a temperature for forming the silicon carbide layer. The carbon gas phase is transformed into silicon carbide through a reaction with silicon on the substrate surface. The reaction is self-limited, that is to say that when all the surface silicon on the front face of the base substrate is consumed, the carbonization reaction stops. We do not provide an additional source of silicon. The final thickness of the silicon carbide layer 20 is between 2 and 5 nm. Simultaneously, with reference to the , a carbon layer 30 is formed on the silicon carbide layer 20. At the end of this step, the substrate has a front face 320 made of carbon.

On procède ensuite, en référence à la , au retrait de la couche de carbone. Avantageusement, ce retrait est réalisé par un apport en oxygène sur la face avant du substrat de base.We then proceed, with reference to the , upon removal of the carbon layer. Advantageously, this removal is carried out by a supply of oxygen on the front face of the base substrate.

Dans certains modes de réalisation, le retrait de la couche de carbone est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène. Dans ce cas, le retrait de la couche d’oxygène est avantageusement réalisé dans le même four que le dépôt de la couche de carbure de silicium. Ce traitement est donc réalisé in-situ et ne nécessite aucune étape de refroidissement ou de transfert dans une autre enceinte. Un retrait par un flux d’oxygène dans le même four permet d’obtenir une rugosité de la face avant 220 suffisamment faible pour les étapes ultérieures pour former un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences.In certain embodiments, the removal of the carbon layer is achieved by introducing a flow of oxygen into the furnace and reacting the carbon layer with said flow of oxygen. In this case, the removal of the oxygen layer is advantageously carried out in the same oven as the deposition of the silicon carbide layer. This treatment is therefore carried out in situ and does not require any cooling or transfer step to another enclosure. Removal by a flow of oxygen in the same oven makes it possible to obtain a roughness of the front face 220 that is sufficiently low for the subsequent steps to form a semiconductor or piezoelectric type substrate on insulator for radio frequency applications.

Dans d’autres modes de réalisation, le retrait de la couche de carbone est réalisé par un procédé de gravure par un plasma d’oxygène. Ce retrait est efficace, il nécessite cependant une étape de transfert du substrat vers une autre enceinte. En outre, le traitement par un plasma peut dégrader la rugosité de la face avant 220 du substrat de base, ce qui implique un traitement ultérieur pour améliorer la qualité de surface.In other embodiments, the removal of the carbon layer is carried out by an oxygen plasma etching process. This removal is effective, however it requires a step of transferring the substrate to another enclosure. Furthermore, plasma treatment can degrade the roughness of the front face 220 of the base substrate, which requires subsequent treatment to improve the surface quality.

La illustre un exemple de profil de température pour un procédé de formation d’une couche de carbure de silicium sur un substrat de silicium dans un four de recuit en fonction du temps écoulé. Dans ce cas, toutes les étapes du retrait de la couche d’oxyde natif jusqu’au retrait de la couche de carbone sont réalisées dans le même four.There illustrates an example temperature profile for a method of forming a layer of silicon carbide on a silicon substrate in an annealing furnace as a function of elapsed time. In this case, all stages from the removal of the native oxide layer to the removal of the carbon layer are carried out in the same oven.

On peut distinguer huit étapes du procédé :We can distinguish eight stages of the process:

La première étape E1 commence à un temps t0. Le substrat de base comportant une couche d’oxyde natif se trouve à température d’introduction dans le four qui est typiquement inférieure ou égale à 500°C. On introduit le substrat dans le four. On commence à chauffer le substrat de base à une température TOde retrait de la couche d’oxyde natif. Ce chauffage peut, de manière illustrative et non limitative, comprendre des montées en température de 5°C/min jusqu’à 900°C, puis de 2°C/min jusqu’à 1000°C, et de 1°C/min jusqu’à 1100°C. Au moment t1, on atteint la température TO de retrait d’oxyde natif.The first step E1 begins at time t0. The base substrate comprising a layer of native oxide is at a temperature of introduction into the oven which is typically less than or equal to 500°C. The substrate is introduced into the oven. We begin to heat the base substrate to a temperature T O for removal of the native oxide layer. This heating may, in an illustrative and non-limiting manner, include temperature rises of 5°C/min up to 900°C, then of 2°C/min up to 1000°C, and of 1°C/min up to 1100°C. At time t1, the native oxide withdrawal temperature TO is reached.

La température TOde retrait d’oxyde natif est comprise entre 1000°C et 1200°C, de préférence proche de 1100°C. Cette température est maintenue pendant l’étape E2 qui dure typiquement environ 20 minutes jusqu’à t2. La durée de cette étape E2 peut varier en fonction de l’épaisseur de la couche d’oxyde natif.The native oxide removal temperature T O is between 1000°C and 1200°C, preferably close to 1100°C. This temperature is maintained during step E2 which typically lasts around 20 minutes until t2. The duration of this step E2 can vary depending on the thickness of the native oxide layer.

On procède ensuite à un refroidissement pendant l’étape E3 jusqu’à une température TI d’injection de gaz carboné dans le four au moment t3. Par exemple, le refroidissement peut être réalisé à une vitesse de 5°C/min et la température d’injection de gaz TIest d’environ 750°C.Cooling is then carried out during step E3 up to a temperature TI for injecting carbon gas into the oven at time t3. For example, the cooling can be carried out at a speed of 5°C/min and the gas injection temperature T I is approximately 750°C.

Après l’injection du gaz carboné et le gaz porteur, on chauffe le substrat dans l’étape E4 à une température TFde formation de couche de carbure de silicium. La température TFde formation de la couche de carbure de silicium 30 est avantageusement comprise entre 750°C et 1100°C. La nucléation du carbure de silicium à la surface du substrat commence pendant la montée en température entre t3 et t4 pendant l’étape E4 et s’arrête quand le silicium sur la surface du substrat de base s’est transformé en carbure de silicium. La réaction de formation du SiC s’arrête pendant la montée en température, quand tout le silicium est consommé. Ensuite, on forme une couche de carbone liée à la décomposition à haute température du gaz carboné. On maintient la température TFpendant l’étape E5 pendant laquelle on évacue le gaz carboné du four sous un flux de gaz porteur pendant environ 10 minutes. Par la suite, toujours à la température TF, on réalise un recuit de la couche de carbure de silicium, par exemple pour une durée de 2 heures jusqu’à t5.After the injection of the carbon gas and the carrier gas, the substrate is heated in step E4 to a temperature T F for forming a layer of silicon carbide. The temperature T F for forming the silicon carbide layer 30 is advantageously between 750°C and 1100°C. The nucleation of silicon carbide on the surface of the substrate begins during the temperature rise between t3 and t4 during step E4 and stops when the silicon on the surface of the base substrate has transformed into silicon carbide. The SiC formation reaction stops during the temperature rise, when all the silicon is consumed. Then, a layer of carbon is formed linked to the high temperature decomposition of the carbon gas. The temperature T F is maintained during step E5 during which the carbon gas is evacuated from the oven under a flow of carrier gas for approximately 10 minutes. Subsequently, still at the temperature T F , the silicon carbide layer is annealed, for example for a period of 2 hours until t5.

On procède ensuite à un refroidissement E6 jusqu’à une température TRde retrait de la couche de carbone. La température TRest atteinte au moment t6 et est comprise entre 600 °C et 950°C. De manière illustrative et non limitative, cette température peut être aux alentours de 800°C. Dans l’étape de retrait E7 on maintient la température TRde retrait et injecte de l’oxygène O2dans le four. Par exemple, pour une injection à 2 à 20slm, la durée du retrait de la couche de carbone est d’environ 5 min jusqu’à t7. On baisse en suite, dans une étape finale E8, la température pour sortir le substrat du four.Cooling E6 is then carried out to a temperature T R for removing the carbon layer. The temperature T R is reached at time t6 and is between 600°C and 950°C. By way of illustration and not limitation, this temperature can be around 800°C. In the withdrawal step E7, the withdrawal temperature T R is maintained and oxygen O 2 is injected into the oven. For example, for an injection at 2 to 20 slm, the duration of removal of the carbon layer is approximately 5 min until t7. We then lower, in a final step E8, the temperature to remove the substrate from the oven.

Fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant :Manufacturing a semiconductor or piezoelectric type substrate on insulator:

Le substrat de base comportant la couche de piégeage de charges en carbure de silicium peut maintenant être utilisé pour la fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences.The base substrate comprising the silicon carbide charge trapping layer can now be used for the manufacture of a semiconductor or piezoelectric type substrate on insulator for radio frequency applications.

On va maintenant décrire les étapes pour la réalisation d’un tel substrat comprenant un substrat de base comportant une couche de piégeage de charges réalisée selon un procédé tel que décrit ci-dessus, une couche semiconductrice sur sa surface, et une couche électriquement isolante qui est agencée à l’interface entre la couche de piégeage de charges et la couche superficielle semiconductrice.We will now describe the steps for producing such a substrate comprising a base substrate comprising a charge trapping layer produced according to a method as described above, a semiconductor layer on its surface, and an electrically insulating layer which is arranged at the interface between the charge trapping layer and the semiconductor surface layer.

En référence à la , on commence par la mise à disposition d’un substrat donneur 500 semiconducteur ou piézoélectrique à partir duquel une couche semiconductrice ou piézoélectrique sera transférée sur le substrat de base et la couche de piégeage de charges. On forme une couche électriquement isolante 40 sur la surface du substrat donneur 500.In reference to the , we begin by providing a semiconductor or piezoelectric donor substrate 500 from which a semiconductor or piezoelectric layer will be transferred to the base substrate and the charge trapping layer. An electrically insulating layer 40 is formed on the surface of the donor substrate 500.

En référence à la , comme schématisé par les flèches, on met en œuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 40, de sorte à former une zone de fragilisation 51 dans le substrat donneur 500. Ladite zone de fragilisation 51 définit la couche semi-conductrice ou piézoélectrique 50 à transférer.In reference to the , as shown schematically by the arrows, an implantation of ionic species, such as hydrogen and/or helium, is implemented through the electrically insulating layer 40, so as to form a weakening zone 51 in the donor substrate 500. Said weakening zone 51 defines the semiconductor or piezoelectric layer 50 to be transferred.

En référence à la , on colle le substrat donneur 500 ainsi implanté sur la couche de piégeage de charges 20 sur substrat de base 10 par l’intermédiaire de la couche électriquement isolante 40. Cette dernière devient alors une couche d’oxyde enterrée 40.In reference to the , the donor substrate 500 thus implanted is glued to the charge trapping layer 20 on the base substrate 10 via the electrically insulating layer 40. The latter then becomes a buried oxide layer 40.

De manière alternative, la couche électriquement isolante 40 peut être formée sur la couche de piégeage de charges sur le substrat de base, et le substrat donneur 50 comprenant la zone de fragilisation 51 peut être collé sur le substrat de base 10 comportant la couche de piégeage de charges 20 et la couche électriquement isolante 40.Alternatively, the electrically insulating layer 40 can be formed on the charge trapping layer on the base substrate, and the donor substrate 50 comprising the weakened zone 51 can be bonded to the base substrate 10 comprising the trapping layer. of charges 20 and the electrically insulating layer 40.

En référence à la , on détache le substrat donneur 500 le long de la zone de fragilisation 51, ce qui conduit au transfert de la couche semi-conductrice ou piézoélectrique 50 sur le substrat support 100. La couche électriquement isolante 40 est agencée entre la couche de piégeage de charges 20 et la couche semi-conductrice ou piézoélectrique 50. On peut par la suite mettre en œuvre un traitement de finition de la couche transférée 50, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche 50. La structure de type semi-conducteur ou piézoélectrique sur isolant est maintenant achevée et peut être utilisée pour la fabrication de composants pour application radiofréquences.In reference to the , the donor substrate 500 is detached along the weakening zone 51, which leads to the transfer of the semiconductor or piezoelectric layer 50 onto the support substrate 100. The electrically insulating layer 40 is arranged between the charge trapping layer 20 and the semiconductor or piezoelectric layer 50. It is subsequently possible to carry out a finishing treatment of the transferred layer 50, so as to cure the defects linked to the implantation and to smooth the free surface of said layer 50. The semiconductor or piezoelectric type structure on insulator is now completed and can be used for the manufacture of components for radio frequency applications.

Présentation du four :Presentation of the oven:

Afin de rendre un procédé de traitement d’une pluralité de substrats efficace et rapide, on utilise de préférence un four de recuit pouvant traiter simultanément un maximum de substrats dans des conditions identiques. Un tel four est classiquement appelé four de « batch anneal » dans le domaine de la microélectronique.In order to make a process for treating a plurality of substrates efficient and rapid, an annealing furnace capable of simultaneously treating a maximum of substrates under identical conditions is preferably used. Such an oven is conventionally called a “batch anneal” oven in the field of microelectronics.

La illustre un four adapté pour recevoir une quantité comprise entre 120 et 150 substrats dans une chambre de recuit. Les substrats 10 sont positionnés horizontalement dans le four et sont superposés verticalement afin de traiter un maximum de substrats dans le même flux 73 de gaz chaud. On maintient un espace libre entre chaque substrat 10 et les substrats 10 adjacents pour optimiser le flux de gaz et faciliter la formation de la couche de carbure de silicium.There illustrates a furnace adapted to receive a quantity of between 120 and 150 substrates in an annealing chamber. The substrates 10 are positioned horizontally in the oven and are superimposed vertically in order to treat a maximum of substrates in the same flow 73 of hot gas. A free space is maintained between each substrate 10 and the adjacent substrates 10 to optimize the gas flow and facilitate the formation of the silicon carbide layer.

Un tel four utilise une configuration du type « top flow », c’est-à-dire qu’un flux de gaz est acheminé dans le four par le haut 71 et, après le passage du four, est évacué par une sortie 79 au fond du four. Typiquement un flux de gaz amène le gaz porteur, et un deuxième flux de gaz apporte un gaz carboné tel que du propane ou de l’acétylèneSuch an oven uses a “top flow” type configuration, that is to say that a flow of gas is routed into the oven from the top 71 and, after passing through the oven, is evacuated through an outlet 79 at the top. bottom of the oven. Typically one gas flow brings the carrier gas, and a second gas flow brings a carbon gas such as propane or acetylene

Tous les éléments de la chambre de recuit à l’intérieur du four, c’est-à-dire les parois intérieures 75, les porte-substrats pour maintenir les substrats dans une position horizontale et verticalement superposés, et le gaz compris dans la chambre de recuit sont à la même température pendant l’utilisation du four, à l’exception des éléments extérieurs tels que la paroi extérieure 76 et les extrémités des tuyaux d’arrivée de gaz. Par la même température, on entend que la différence de température entre l’extrémité 74 du haut du four et l’extrémité 78 du bas du four est minimale, typiquement de quelques degrés °C, par exemple moins de 3 degrés pour une température dans le four entre 800 et 1200°C.All elements of the annealing chamber inside the oven, i.e. the interior walls 75, the substrate holders for holding the substrates in a horizontal position and vertically superimposed, and the gas included in the chamber annealing are at the same temperature during use of the oven, with the exception of exterior elements such as the exterior wall 76 and the ends of the gas inlet pipes. By the same temperature, we mean that the temperature difference between the end 74 of the top of the oven and the end 78 of the bottom of the oven is minimal, typically a few degrees °C, for example less than 3 degrees for a temperature in the oven between 800 and 1200°C.

Les substrats sont chauffés principalement par conduction depuis les parois du four. Les flux du gaz sont injectés à la même température que la température à l’intérieur du four.The substrates are heated primarily by conduction from the oven walls. The gas flows are injected at the same temperature as the temperature inside the oven.

Un tel four permet de traiter simultanément un grand nombre de substrats grâce à l’agencement en superposition verticale. De plus, un tel four permet de réaliser l’étape de retrait de la couche d’oxyde natif, l’étape de dépôt de la couche de carbure de silicium et l’étape de retrait de la couche de carbone dans la même chambre, ce qui évite un risque de contamination pendant un transfert entre deux enceintes différentes. On évite des étapes de transfert entre différentes enceintes adaptées aux étapes respectives, évitant ainsi un refroidissement entre les étapes, le besoin de main d’œuvre pour le transfert et ainsi une perte de temps et d’efficacité.Such an oven makes it possible to simultaneously process a large number of substrates thanks to the vertical superposition arrangement. In addition, such an oven makes it possible to carry out the step of removing the native oxide layer, the step of depositing the silicon carbide layer and the step of removing the carbon layer in the same chamber, which avoids a risk of contamination during transfer between two different enclosures. Transfer stages between different enclosures adapted to the respective stages are avoided, thus avoiding cooling between stages, the need for labor for the transfer and thus a loss of time and efficiency.

Claims (13)

Procédé de formation d’une couche de carbure de silicium (20) sur un substrat de silicium, ledit procédé comprenant successivement :
  • le placement d’un substrat de base (10) en silicium dans un four,
  • l’introduction d’un flux d’un mélange d’un gaz carboné dans le four,
  • la montée à une température (TF) de formation d’une couche de carbure de silicium (20) pour former, par une réaction du propane avec le silicium, une couche de carbure de silicium (20) sur le substrat de base (10) et une couche de carbone (30) sur la couche de carbure de silicium (20),
  • le retrait de ladite couche de carbone (30).
Method for forming a layer of silicon carbide (20) on a silicon substrate, said method successively comprising:
  • placing a silicon base substrate (10) in an oven,
  • introducing a flow of a mixture of carbon gas into the oven,
  • raising to a temperature (T F ) for forming a layer of silicon carbide (20) to form, by a reaction of propane with silicon, a layer of silicon carbide (20) on the base substrate (10 ) and a carbon layer (30) on the silicon carbide layer (20),
  • removing said carbon layer (30).
Procédé selon la revendication 1, dans lequel le gaz carboné est du propane ou de l’acétylène.Process according to claim 1, in which the carbon gas is propane or acetylene. Procédé selon la revendication 1 ou la revendication 2, dans lequel le gaz porteur est de l’argon ou un mélange d’argon et d’hydrogène.A method according to claim 1 or claim 2, wherein the carrier gas is argon or a mixture of argon and hydrogen. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la température (TF) de formation de la couche de carbure de silicium (30) est comprise entre 750°C et 1100°C.Method according to any one of claims 1 to 3, in which the temperature (T F ) of formation of the layer of silicon carbide (30) is between 750°C and 1100°C. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la température (TR) de retrait de la couche de carbone est comprise entre 600 °C et 950°C.Method according to any one of claims 1 to 4, in which the temperature (T R ) for removing the carbon layer is between 600°C and 950°C. Procédé selon l’une quelconque des revendications précédentes, dans lequel le substrat de silicium présente une résistivité électrique supérieure à 500 Ohm.cm.Method according to any one of the preceding claims, in which the silicon substrate has an electrical resistivity greater than 500 Ohm.cm. Procédé selon l’une quelconque des revendications précédentes, dans lequel l’épaisseur de la couche de carbure de silicium (20) est comprise entre 2 et 5 nm.Method according to any one of the preceding claims, in which the thickness of the silicon carbide layer (20) is between 2 and 5 nm. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre, avant l’introduction du flux de propane :
  • l’échauffement du four à une température (TO) de décomposition d’un oxyde de silicium natif,
  • le retrait d’une couche d’oxyde de silicium natif (13) du substrat de base (100) par décomposition thermique dudit oxyde, et
  • le refroidissement du four à une température d’introduction du flux de propane (TI).
Method according to any one of the preceding claims, further comprising, before introducing the propane flow:
  • heating the oven to a temperature (T O ) for decomposition of a native silicon oxide,
  • removing a layer of native silicon oxide (13) from the base substrate (100) by thermal decomposition of said oxide, and
  • cooling the oven to a propane flow introduction temperature (TI).
Procédé selon l’une des revendications 1 à 8, dans lequel on dispose dans le four (70) une pluralité de substrats de base (10) superposés verticalement, un espace vertical étant ménagé entre deux substrats de base (100) adjacents, de sorte à former une couche de carbure de silicium (20) et une couche de carbone (30) simultanément sur la surface de chacun desdits substrats de base (10).Method according to one of claims 1 to 8, in which a plurality of base substrates (10) superimposed vertically are placed in the oven (70), a vertical space being provided between two adjacent base substrates (100), so forming a silicon carbide layer (20) and a carbon layer (30) simultaneously on the surface of each of said base substrates (10). Procédé selon l’une des revendications précédentes, dans lequel la formation de la couche de carbure de silicium (20) et le retrait de la couche de carbone (30) sont réalisés dans le même four (70).Method according to one of the preceding claims, in which the formation of the silicon carbide layer (20) and the removal of the carbon layer (30) are carried out in the same oven (70). Procédé selon la revendication 10, dans lequel le retrait de la couche de carbone (30) est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène.Method according to claim 10, wherein the removal of the carbon layer (30) is carried out by the introduction of a flow of oxygen into the furnace and a reaction of the carbon layer with said flow of oxygen. Procédé selon l’une quelconque des revendications 1 à 10, dans lequel le retrait de la couche de carbone (30) est réalisé par un procédé de gravure par un plasma d’oxygène.Method according to any one of claims 1 to 10, in which the removal of the carbon layer (30) is carried out by an oxygen plasma etching process. Procédé de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
  • la formation d’une couche de carbure de silicium (20) sur un substrat de silicium selon l’une quelconque des revendications précédentes pour former un substrat support (100),
  • la formation d’une zone de fragilisation (51) par implantation d’espèces atomiques dans un substrat donneur (500) en un matériau semiconducteur ou piézoélectrique,
  • le collage dudit substrat donneur (500) sur la face avant du substrat support (100), une couche diélectrique (40) étant agencée entre la couche de carbure de silicium (20) et le substrat donneur (500),
  • le détachement du substrat donneur (500) le long de la zone de fragilisation (51) de sorte à transférer une couche (50) du matériau semiconducteur ou piézoélectrique sur le substrat support (100).
Process for manufacturing a semiconductor or piezoelectric type substrate on insulator for radio frequency applications, comprising the following steps:
  • the formation of a layer of silicon carbide (20) on a silicon substrate according to any one of the preceding claims to form a support substrate (100),
  • the formation of a weakening zone (51) by implantation of atomic species in a donor substrate (500) made of a semiconductor or piezoelectric material,
  • bonding said donor substrate (500) to the front face of the support substrate (100), a dielectric layer (40) being arranged between the silicon carbide layer (20) and the donor substrate (500),
  • detaching the donor substrate (500) along the weakened zone (51) so as to transfer a layer (50) of the semiconductor or piezoelectric material onto the support substrate (100).
FR2211212A 2022-10-27 2022-10-27 Process for forming a layer of silicon carbide Pending FR3141557A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2211212A FR3141557A1 (en) 2022-10-27 2022-10-27 Process for forming a layer of silicon carbide
PCT/FR2023/051674 WO2024089359A1 (en) 2022-10-27 2023-10-25 Method for forming a layer of silicon carbide
TW112141010A TW202427568A (en) 2022-10-27 2023-10-26 Process for forming a silicon carbide layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211212 2022-10-27
FR2211212A FR3141557A1 (en) 2022-10-27 2022-10-27 Process for forming a layer of silicon carbide

Publications (1)

Publication Number Publication Date
FR3141557A1 true FR3141557A1 (en) 2024-05-03

Family

ID=84360091

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2211212A Pending FR3141557A1 (en) 2022-10-27 2022-10-27 Process for forming a layer of silicon carbide

Country Status (3)

Country Link
FR (1) FR3141557A1 (en)
TW (1) TW202427568A (en)
WO (1) WO2024089359A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020038916A (en) * 2018-09-05 2020-03-12 株式会社Sumco Soi wafer and production method thereof
FR3091011A1 (en) * 2018-12-21 2020-06-26 Soitec SEMICONDUCTOR-ON-INSULATION SUBSTRATE FOR RADIO FREQUENCY APPLICATIONS
FR3104322A1 (en) * 2019-12-05 2021-06-11 Soitec METHOD FOR FORMING A HANDLING SUBSTRATE FOR A COMPOSITE STRUCTURE TARGETING RF APPLICATIONS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020038916A (en) * 2018-09-05 2020-03-12 株式会社Sumco Soi wafer and production method thereof
FR3091011A1 (en) * 2018-12-21 2020-06-26 Soitec SEMICONDUCTOR-ON-INSULATION SUBSTRATE FOR RADIO FREQUENCY APPLICATIONS
FR3104322A1 (en) * 2019-12-05 2021-06-11 Soitec METHOD FOR FORMING A HANDLING SUBSTRATE FOR A COMPOSITE STRUCTURE TARGETING RF APPLICATIONS

Also Published As

Publication number Publication date
TW202427568A (en) 2024-07-01
WO2024089359A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
KR101379409B1 (en) Manufacturing process of a structure of semiconductor on insulator type, with reduced electrical losses and corresponding structure
US6375738B1 (en) Process of producing semiconductor article
FR3104318A1 (en) METHOD FOR FORMING A HIGH STRENGTH HANDLING SUPPORT FOR COMPOSITE SUBSTRATE
EP4128328B1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
CN102668033A (en) Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool
FR3103961A1 (en) PROCESS FOR MANUFACTURING A COMPOSITE STRUCTURE INCLUDING A THIN SIC MONOCRISTALLINE SIC LAYER ON A SIC SUPPORT SUBSTRATE
EP2110458B1 (en) Thermal treatment furnace with induction heating
FR2542500A1 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE OF THE TYPE COMPRISING AT LEAST ONE SILICON LAYER DEPOSITED ON AN INSULATING SUBSTRATE
FR3141557A1 (en) Process for forming a layer of silicon carbide
WO2021111062A1 (en) Method for forming a handling substrate for a composite structure intended for rf applications and handling substrate
FR2516097A1 (en) PLASMA SILICON DEPOSITION PROCESS
FR3085538A1 (en) SOI WAFER AND METHOD FOR PRODUCING THE SAME
TW573050B (en) Method to manufacture parts and vacuum-processing system
EP4066275B1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
KR20200026829A (en) Method for producing a support for a semiconductor structure
JPH09263498A (en) Production of silicon carbide single crystal
JP2009299173A (en) Vacuum apparatus
WO2020158656A1 (en) Film forming method and film forming apparatus
US4742384A (en) Structure for passivating a PN junction
FR3147427A1 (en) Process for manufacturing a substrate
WO2024126954A1 (en) Method for stabilizing a surface of a semiconductor material
JP3259452B2 (en) Electrode used for plasma CVD apparatus and plasma CVD apparatus
FR3138239A1 (en) Process for manufacturing a support substrate for radio frequency application
WO2018130516A1 (en) Treatment chamber for a chemical vapor deposition (cvd) reactor and thermalization process carried out in this chamber
EP1566468A2 (en) Method for fabrication of integrated circuits and corresponding device

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240503

PLFP Fee payment

Year of fee payment: 3