FR3126825A1 - RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same - Google Patents

RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same Download PDF

Info

Publication number
FR3126825A1
FR3126825A1 FR2109334A FR2109334A FR3126825A1 FR 3126825 A1 FR3126825 A1 FR 3126825A1 FR 2109334 A FR2109334 A FR 2109334A FR 2109334 A FR2109334 A FR 2109334A FR 3126825 A1 FR3126825 A1 FR 3126825A1
Authority
FR
France
Prior art keywords
input
transmission line
integrated circuit
output
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2109334A
Other languages
French (fr)
Inventor
Gerard Bouisse
Quention Delage
Julien Gonzalez
Sullivan PLET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wupatec
Original Assignee
Wupatec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wupatec filed Critical Wupatec
Priority to FR2109334A priority Critical patent/FR3126825A1/en
Priority to PCT/IB2022/058095 priority patent/WO2023031774A1/en
Publication of FR3126825A1 publication Critical patent/FR3126825A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

Circuit intégré d’amplificateur de puissance RF comprenant une puce à semi-conducteurs en boîtier, et carte de circuits imprimés le comprenant L’invention concerne un circuit intégré d’amplificateur de puissance RF (1) comprenant une puce à semi-conducteurs (2) encapsulée dans un boîtier (3), la puce (2) comprenant au moins un transistor de puissance RF (4) et un circuit de préadaptation d’entrée (5), le circuit de préadaptation d’entrée (5) comprenant une inductance shunt d’entrée et un réseau de stabilisation (16), l’inductance shunt d’entrée comprenant une ligne de transmission intégrée d’entrée (15a, 15b) et au moins un fil de connexion (14a, 14b), le réseau de stabilisation (16) comprenant au moins une résistance (17) et au moins un condensateur (18) reliés en parallèle entre la ligne de transmission intégrée d’entrée (15a, 15b) et la grille (4a) dudit au moins un transistor (4). Figure à publier avec l’abrégé : Figure 1RF power amplifier integrated circuit comprising a semiconductor chip in a package, and printed circuit board comprising it The invention relates to an RF power amplifier integrated circuit (1) comprising a semiconductor chip (2 ) encapsulated in a package (3), the chip (2) comprising at least one RF power transistor (4) and an input pre-matching circuit (5), the input pre-matching circuit (5) comprising an inductor input shunt and a stabilizing network (16), the input shunt inductor comprising an integrated input transmission line (15a, 15b) and at least one lead wire (14a, 14b), the stabilization (16) comprising at least one resistor (17) and at least one capacitor (18) connected in parallel between the integrated input transmission line (15a, 15b) and the gate (4a) of said at least one transistor (4 ). Figure to be published with abstract: Figure 1

Description

Circuit intégré d’amplificateur de puissance RF comprenant une puce à semi-conducteurs en boîtier, et carte de circuits imprimés le comprenantRF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same

La présente invention concerne le domaine des amplificateurs de puissance radiofréquence (RF), et porte en particulier sur un circuit intégré d’amplificateur de puissance RF comprenant une puce à semi-conducteurs en boîtier comportant au moins un transistor de puissance RF et un circuit de préadaptation d’entrée, et sur une carte de circuits imprimés le comprenant.The present invention relates to the field of radio frequency (RF) power amplifiers, and in particular relates to an RF power amplifier integrated circuit comprising a packaged semiconductor chip comprising at least one RF power transistor and a input pre-adaptation, and on a printed circuit board comprising it.

Un transistor de puissance RF discret est un transistor de puissance RF intégré (par exemple, un transistor à effet de champ métal-oxyde-semi-conducteur (MOSFET) au nitrure de gallium (GaN) ou un transistor à effet de champ métal-oxyde-semi-conducteur à diffusion latérale (LDMOS)) dont la puce est encapsulée dans un boîtier et reliée aux bornes d’entrée/sortie du boîtier à l’aide de fils de connexion (ou « wirebonding » en anglais) soudés aux aires de soudure (ou « bonding pads » en anglais) de la puce.A discrete RF power transistor is an integrated RF power transistor (for example, a gallium nitride (GaN) metal-oxide-semiconductor field-effect transistor (MOSFET) or a metal-oxide field-effect transistor -side diffusion semiconductor (LDMOS)) whose chip is encapsulated in a package and connected to the input/output terminals of the package using connection wires (or "wirebonding" in English) soldered to the areas of welding (or “bonding pads” in English) of the chip.

Un réseau de préadaptation, à l’entrée et/ou à la sortie du transistor de puissance RF, peut également être intégré entre le transistor et les bornes du boîtier. Ce réseau de préadaptation est généralement composé de fils de connexion et de condensateurs à base de semi-conducteurs (par exemple, de type métal-oxyde-semi-conducteur (MOS) ou de type métal-isolant-métal (MIM)).A pre-adapting network, at the input and/or at the output of the RF power transistor, can also be integrated between the transistor and the terminals of the package. This pre-matching network is usually composed of lead wires and semiconductor-based capacitors (eg, metal-oxide-semiconductor (MOS) type or metal-insulator-metal (MIM) type).

Deux types de boîtiers sont généralement utilisés pour encapsuler les puces de transistor de puissance RF, en fonction du niveau de puissance et des bandes de fréquences souhaités : les boîtiers à pattes, tel qu’un boîtier céramique à cavité ou un boîtier plastique surmoulé, et les boîtiers sans patte, tel qu’un boîtier QFN (pour « Quad Flat No-leads ») ou un boîtier DFN (pour « Dual Flat No-leads »).Two types of packages are typically used to encapsulate RF power transistor chips, depending on the power level and frequency bands desired: tabbed packages, such as a cavity ceramic package or an overmolded plastic package, and casings without legs, such as a QFN casing (for “Quad Flat No-leads”) or a DFN casing (for “Dual Flat No-leads”).

Les produits actuels sans réseau de préadaptation sont principalement des composants de puissance RF multi-usages, c’est-à-dire adaptés à n’importe quelle application dans n’importe quelle bande. Leurs inconvénients sont les suivants : un comportement instable (facteur de Rollet ou facteur K < 1 sur une bande très large), une partie réelle d’impédance de grille très faible, et un rapport Q de la partie imaginaire sur la partie réelle de l’impédance de grille assez élevé. Ces trois inconvénients combinés font qu’il est très difficile d’obtenir une comportement stable large bande, principalement en termes de gain et d’ondulation de gain.Current products without a pre-adapting network are mainly multi-purpose RF power components, i.e. suitable for any application in any band. Their disadvantages are as follows: an unstable behavior (Rollet factor or K factor < 1 on a very wide band), a very low real part of gate impedance, and a ratio Q of the imaginary part on the real part of the fairly high gate impedance. These three disadvantages combined make it very difficult to obtain a stable broadband behavior, mainly in terms of gain and gain ripple.

En outre, les produits actuels avec un réseau de préadaptation sont principalement des composants de puissance RF de télécommunications. Leurs inconvénients sont les suivants : un comportement instable (facteur de Rollet ou facteur K < 1 sur une bande très large), une partie réelle d’impédance de grille qui est préadaptée dans une bande étroite mais reste tout de même faible (même dans la bande préadaptée), et un rapport Q de la partie imaginaire sur la partie réelle de l’impédance de grille assez élevé même dans la bande préadaptée. Ainsi, en raison du réseau de préadaptation d’entrée bande étroite, il est uniquement possible de concevoir des amplificateurs de puissance RF bande étroite, et l’instabilité reste un problème.In addition, current products with a pre-matching network are mainly telecommunications RF power components. Their disadvantages are as follows: unstable behavior (Rollet factor or K factor < 1 on a very wide band), a real part of gate impedance which is pre-matched in a narrow band but still remains low (even in the pre-tuned band), and a fairly high ratio Q of the imaginary part to the real part of the gate impedance even in the pre-tuned band. Thus, due to the narrowband input pre-matching network, it is only possible to design narrowband RF power amplifiers, and jitter remains a problem.

Il est connu que les transistors de puissance RF de type GaN ont les caractéristiques suivantes :It is known that GaN type RF power transistors have the following characteristics:

- une impédance de sortie élevée et une capacité de sortie faible, ce qui entraîne une difficulté à faire résonner la capacité drain-source à des fréquences inférieures à 4 GHz (ceci limite lourdement la bande passante Doherty pour des amplificateurs de puissance de type Doherty. En effet, un amplificateur Doherty large bande nécessite (entre autres choses) une longue section d’adaptation de sortie 90° entre la source de courant et le nœud de combinaison des deux transistors de puissance RF),- high output impedance and low output capacitance, which causes difficulty in resonating the drain-source capacitance at frequencies below 4 GHz (this severely limits the Doherty bandwidth for Doherty-type power amplifiers. This is because a wideband Doherty amplifier requires (among other things) a long 90° output matching section between the current source and the combining node of the two RF power transistors),

- les transistors de type GaN sont très instables, ce qui les rend difficiles à utiliser, et- GaN type transistors are very unstable, which makes them difficult to use, and

- une impédance d’entrée très mauvaise, ce qui entraîne un gain bande étroite.- a very bad input impedance, which leads to a narrow band gain.

Il existe actuellement sur le marché des transistors discrets de type LDMOS avec des circuits de préadaptation d’entrée et de sortie intégrés, et des transistors discrets de type GaN sans circuit de préadaptation de sortie intégré et avec ou sans circuit de préadaptation d’entrée intégré. Cependant, ces transistors de puissance RF discrets existants, quelle que soit la technologie utilisée (à savoir, GaN ou LDMOS), souffrent des problèmes suivants :There are currently on the market discrete transistors of the LDMOS type with integrated input and output pre-adaptation circuits, and discrete transistors of the GaN type without an integrated output pre-adaptation circuit and with or without an integrated input pre-adaptation circuit. . However, these existing discrete RF power transistors, regardless of the technology used (i.e., GaN or LDMOS), suffer from the following problems:

- les dispositifs sont instables,- the devices are unstable,

- la bande passante est limitée en raison de la partie réelle faible et du rapport Q élevé de l’impédance d’entrée, et- the bandwidth is limited due to the low real part and the high Q ratio of the input impedance, and

- ils sont limités en bande passante RF Doherty, en raison de la valeur élevée de la capacité drain-source (Cds) pour la technologie LDMOS, et en raison de l’absence d’inductance shunt pour faire résonner Cds pour la technologie GaN.- they are limited in Doherty RF bandwidth, due to the high value of the drain-source capacitance (Cds) for LDMOS technology, and due to the absence of a shunt inductor to resonate Cds for GaN technology.

La présente invention vise à résoudre les inconvénients de l’état antérieur de la technique, en proposant un circuit intégré d’amplificateur de puissance RF comprenant une puce à semi-conducteurs en boîtier comportant au moins un transistor de puissance RF et un circuit de préadaptation d’entrée, ledit circuit de préadaptation d’entrée comprenant une inductance shunt d’entrée et un réseau de stabilisation qui ont un effet stabilisant et permettent en combinaison d’atteindre une stabilité inconditionnelle de l’au moins un transistor de puissance RF.The present invention aims to solve the drawbacks of the prior state of the art, by proposing an RF power amplifier integrated circuit comprising a packaged semiconductor chip comprising at least one RF power transistor and a pre-matching circuit input, said input pre-matching circuit comprising an input shunt inductor and a stabilizing network which have a stabilizing effect and in combination make it possible to achieve unconditional stability of the at least one RF power transistor.

La présente invention a donc pour objet un circuit intégré d’amplificateur de puissance radiofréquence (RF) comprenant une puce à semi-conducteurs encapsulée dans un boîtier, caractérisé par le fait que : la puce comprend au moins un transistor de puissance RF au nitrure de gallium (GaN), un circuit de préadaptation d’entrée, au moins une première aire de soudure, au moins une deuxième aire de soudure et au moins une troisième aire de soudure, la grille dudit au moins un transistor étant reliée à l’au moins une première aire de soudure par l’intermédiaire du circuit de préadaptation d’entrée, le drain dudit au moins un transistor étant relié à la deuxième aire de soudure, la source dudit au moins un transistor étant reliée à la masse de la puce ; le boîtier comprend au moins une broche d’entrée RF reliée à l’au moins une première aire de soudure par au moins un premier fil de connexion, au moins une broche de sortie RF reliée à l’au moins une deuxième aire de soudure par au moins un deuxième fil de connexion et au moins une broche de polarisation d’entrée reliée à l’au moins une troisième aire de soudure par au moins un troisième fil de connexion ; et le circuit de préadaptation d’entrée comprend une inductance shunt d’entrée et un réseau de stabilisation, l’inductance shunt d’entrée comprenant une ligne de transmission intégrée d’entrée, disposée entre les première et troisième aires de soudure, et l’au moins un troisième fil de connexion, le réseau de stabilisation comprenant au moins une résistance et au moins un condensateur reliés en parallèle entre la ligne de transmission intégrée d’entrée et la grille dudit au moins un transistor.The present invention therefore relates to a radio frequency (RF) power amplifier integrated circuit comprising a semiconductor chip encapsulated in a package, characterized in that: the chip comprises at least one RF power transistor gallium (GaN), an input pre-matching circuit, at least a first solder area, at least a second solder area and at least a third solder area, the gate of said at least one transistor being connected to the at least a first soldering area via the input pre-matching circuit, the drain of said at least one transistor being connected to the second soldering area, the source of said at least one transistor being connected to the ground of the chip; the package includes at least one RF input pin connected to the at least one first solder pad by at least one first lead wire, at least one RF output pin connected to the at least one second solder pad by at least one second bond wire and at least one input bias pin connected to the at least one third solder pad by at least one third bond wire; and the input pre-matching circuit includes an input shunt inductor and a stabilizing network, the input shunt inductor including an input integrated transmission line, disposed between the first and third bond pads, and the at least one third connection wire, the stabilization network comprising at least one resistor and at least one capacitor connected in parallel between the input integrated transmission line and the gate of said at least one transistor.

Ainsi, le circuit intégré selon la présente invention peut être monté sur une carte de circuits imprimés (également désignée « PCB », acronyme de l’anglais Printed Circuit Board) afin de réaliser un montage amplificateur de puissance RF dans lequel un signal d’entrée RF est transmis à la broche d’entrée RF du boîtier de circuit intégré et un signal de polarisation d’entrée est transmis à la broche de polarisation d’entrée du boîtier de circuit intégré de manière à polariser la grille du transistor de puissance RF du circuit intégré, un signal de sortie RF provenant du drain du transistor de puissance RF étant délivré au niveau de la broche de sortie RF du boîtier de circuit intégré.Thus, the integrated circuit according to the present invention can be mounted on a printed circuit board (also called "PCB", an acronym for the English Printed Circuit Board) in order to produce an RF power amplifier assembly in which an input signal RF is fed to the RF input pin of the IC package and an input bias signal is fed to the input bias pin of the IC package so as to bias the gate of the RF power transistor of the integrated circuit, an RF output signal from the drain of the RF power transistor being supplied to the RF output pin of the integrated circuit package.

Le réseau de stabilisation et l’inductance shunt d’entrée du circuit de préadaptation d’entrée, qui sont tous deux intégrés dans le boîtier du circuit intégré, ont un effet stabilisant sur l’entrée (c’est-à-dire, la grille) du transistor de puissance RF, et permettent en combinaison d’atteindre une stabilité inconditionnelle. Ils permettent en outre d’obtenir une perte de gain moins importante du transistor de puissance RF.The stabilizing network and the input shunt inductor of the input pre-matching circuit, which are both integrated in the IC package, have a stabilizing effect on the input (i.e., the gate) of the RF power transistor, and in combination achieve unconditional stability. They also allow to obtain a lower gain loss of the RF power transistor.

L’obtention d’une stabilité inconditionnelle permet ainsi de simplifier grandement la vie du concepteur d’amplificateur de puissance RF, en ce qu’il n’a plus besoin de se soucier de la stabilité, ni du compromis sur les performances pour obtenir la stabilité.Achieving unconditional stability thus greatly simplifies the life of the RF power amplifier designer, in that he no longer needs to worry about stability or the performance trade-off to achieve the stability.

Outre le fait que l’inductance shunt d’entrée contribue à la stabilité de l’entrée du transistor, elle permet également d’avoir un réseau de préadaptation d’entrée optimal et le plus large bande possible, et fournit une basse impédance pour la polarisation d’entrée.Besides the fact that the input shunt inductor contributes to the stability of the transistor input, it also allows to have an optimal input pre-matching network and the widest possible bandwidth, and provides a low impedance for the input bias.

De par la présence de la ligne de transmission intégrée sur la puce du circuit intégré, l’inductance shunt d’entrée du circuit intégré commence ainsi à l’intérieur du boîtier de circuit intégré et se poursuit à l’extérieur du boîtier de circuit intégré lorsque le circuit intégré est monté sur une PCB et qu’une ligne de transmission externe est imprimée sur la PCB et reliée à la borne de polarisation d’entrée du boîtier de circuit intégré.Due to the presence of the integrated transmission line on the chip of the integrated circuit, the input shunt inductance of the integrated circuit thus begins inside the integrated circuit package and continues outside the integrated circuit package when the integrated circuit is mounted on a PCB and an external transmission line is printed on the PCB and connected to the input bias terminal of the integrated circuit package.

Le circuit intégré selon la présente invention est ainsi un transistor de puissance RF discret qui est versatile, c’est-à-dire pouvant être utilisé pour plusieurs applications.The integrated circuit according to the present invention is thus a discrete RF power transistor which is versatile, that is to say which can be used for several applications.

En outre, l’intégration du circuit de préadaptation d’entrée à l’intérieur du boîtier de circuit intégré permet d’obtenir un montage amplificateur de puissance RF compact.In addition, the integration of the input pre-matching circuit inside the integrated circuit package allows to obtain a compact RF power amplifier assembly.

A titre d’exemple, le circuit intégré selon la présente invention peut être utilisé dans des amplificateurs de puissance RF en général, des amplificateurs de puissance RF pour les télécommunications (4G/5G) (par exemple, de type Doherty), dans des amplificateurs de puissance RF pour des applications radar, ou dans des amplificateurs de puissance RF large bande tels que pour l’instrumentation.By way of example, the integrated circuit according to the present invention can be used in RF power amplifiers in general, RF power amplifiers for telecommunications (4G/5G) (for example, of the Doherty type), in amplifiers RF power amplifiers for radar applications, or in broadband RF power amplifiers such as for instrumentation.

Selon une caractéristique particulière de l’invention, le circuit de préadaptation d’entrée comprend en outre au moins un condensateur de type métal-isolant-métal (MIM) disposé entre l’au moins une première aire de soudure et la ligne de transmission intégrée de l’inductance shunt d’entrée.According to a particular characteristic of the invention, the input pre-adaptation circuit further comprises at least one capacitor of the metal-insulator-metal (MIM) type arranged between the at least one first soldering area and the integrated transmission line of the input shunt inductor.

Ainsi, l’utilisation d’un condensateur de type MIM permet d’intégrer celui-ci sur la puce du circuit intégré à l’intérieur du boîtier.Thus, the use of a capacitor of the MIM type makes it possible to integrate it on the chip of the integrated circuit inside the case.

Ce condensateur de type MIM permet de réaliser un blocage DC (c’est-à-dire, un blocage de la tension continue) à l’entrée du transistor de puissance RF, le condensateur MIM ne laissant passer que la tension alternative à travers celui-ci.This MIM type capacitor enables DC blocking (i.e. DC voltage blocking) to be achieved at the input of the RF power transistor, the MIM capacitor allowing only the AC voltage to pass through the one -this.

De plus, le condensateur MIM possède de très faibles parasites, en comparaison avec les condensateurs montés en surface (ou « SMD ») qui sont bande étroite.In addition, the MIM capacitor has very low noise, compared to surface mount (or "SMD") capacitors which are narrowband.

Selon une caractéristique particulière de l’invention, l’au moins un condensateur du réseau de stabilisation est de type MIM.According to a particular characteristic of the invention, the at least one capacitor of the stabilization network is of the MIM type.

Selon une caractéristique particulière de l’invention, l’au moins une broche d’entrée RF et l’au moins une broche de polarisation d’entrée du boîtier sont disposées sur deux côtés distincts et adjacents du boîtier.According to a particular characteristic of the invention, the at least one RF input pin and the at least one input bias pin of the package are arranged on two distinct and adjacent sides of the package.

Selon une caractéristique particulière de l’invention, le boîtier est l’un parmi un boîtier à pattes, tel qu’un boîtier céramique à cavité ou un boîtier plastique surmoulé, et un boîtier sans patte, tel qu’un boîtier QFN ou un boîtier DFN.According to a particular characteristic of the invention, the case is one of a case with legs, such as a ceramic case with a cavity or an overmolded plastic case, and a case without a leg, such as a QFN case or a case DFN.

Le type de boîtier est choisi en fonction du niveau de puissance et des bandes de fréquences visés.The type of box is chosen according to the power level and the targeted frequency bands.

Selon une caractéristique particulière de l’invention, la puce comprend en outre au moins une quatrième aire de soudure reliée par au moins un quatrième fil de connexion à au moins une broche de polarisation de sortie du boîtier, la puce possédant en outre une inductance shunt de sortie comprenant une ligne de transmission intégrée de sortie, formée entre le drain dudit au moins un transistor et l’au moins une quatrième aire de soudure, et l’au moins un quatrième fil de connexion.According to a particular characteristic of the invention, the chip further comprises at least a fourth soldering area connected by at least a fourth connection wire to at least one output bias pin of the package, the chip further having a shunt inductor output comprising an integrated output transmission line, formed between the drain of said at least one transistor and the at least one fourth solder area, and the at least one fourth connection wire.

Lorsque le circuit intégré selon la présente invention est monté sur une PCB afin de réaliser un montage amplificateur de puissance RF, un signal de polarisation de sortie est transmis à la broche de polarisation de sortie du boîtier de circuit intégré de manière à polariser le drain du transistor de puissance RF du circuit intégré.When the integrated circuit according to the present invention is mounted on a PCB in order to achieve an RF power amplifier circuit, an output bias signal is transmitted to the output bias pin of the integrated circuit package so as to bias the drain of the integrated circuit RF power transistor.

De par la présence de la ligne de transmission intégrée de sortie sur la puce du circuit intégré, l’inductance shunt de sortie du circuit intégré commence ainsi à l’intérieur du boîtier de circuit intégré et se poursuit à l’extérieur du boîtier de circuit intégré lorsque le circuit intégré est monté sur une PCB et qu’une ligne de transmission externe est imprimée sur la PCB et reliée à la borne de polarisation de sortie du boîtier de circuit intégré.Due to the presence of the output integrated transmission line on the integrated circuit chip, the output shunt inductance of the integrated circuit thus begins inside the integrated circuit package and continues outside the circuit package. integrated when the integrated circuit is mounted on a PCB and an external transmission line is printed on the PCB and connected to the output bias terminal of the integrated circuit package.

Ainsi, l’inductance shunt de sortie intégrée dans le boîtier permet d’obtenir une large bande passante RF, et un amplificateur Doherty large bande optimal dans le cas où le circuit intégré est utilisé dans un montage amplificateur de puissance de type Doherty.Thus, the output shunt inductor integrated in the case makes it possible to obtain a wide RF bandwidth, and an optimal wide band Doherty amplifier in the case where the integrated circuit is used in a Doherty type power amplifier assembly.

Selon une caractéristique particulière de l’invention, l’au moins une broche de sortie RF et l’au moins une broche de polarisation de sortie du boîtier sont disposées sur deux côtés distincts et adjacents du boîtier.According to a particular characteristic of the invention, the at least one RF output pin and the at least one output bias pin of the package are arranged on two distinct and adjacent sides of the package.

La présente invention a également pour objet une carte de circuits imprimés comprenant au moins un circuit intégré d’amplificateur de puissance RF tel que décrit ci-dessus et au moins une ligne de transmission imprimée d’entrée dont l’une des extrémités est reliée à l’au moins une borne de polarisation d’entrée du boîtier de l’au moins un circuit intégré.The present invention also relates to a printed circuit board comprising at least one RF power amplifier integrated circuit as described above and at least one input printed transmission line, one of the ends of which is connected to the at least one input bias terminal of the package of the at least one integrated circuit.

Ainsi, le réseau de préadaptation d’entrée est accordable/réglable à l’aide de la ligne de transmission d’entrée imprimée sur la carte de circuits imprimés.Thus, the input pre-matching network is tunable/adjustable using the input transmission line printed on the circuit board.

La longueur de la ligne de transmission imprimée d’entrée est d’abord calculée en fonction de l’application souhaitée (c’est-à-dire, de la bande de fréquences visée, par exemple 0,7 à 1,3 GHz, 1,8 à 2,6 GHz ou 3,0 à 3,8 GHz), puis ladite ligne de transmission d’entrée est imprimée sur la PCB selon la longueur calculée.The length of the input printed transmission line is first calculated based on the desired application (i.e. target frequency band, e.g. 0.7 to 1.3 GHz, 1.8 to 2.6 GHz or 3.0 to 3.8 GHz), then said input transmission line is printed on the PCB according to the calculated length.

Le réseau de préadaptation d’entrée réglable utilise ainsi une topologie d’inductance shunt qui comprend trois éléments passifs : la ligne de transmission d’entrée intégrée (valeur d’inductance fixe et faible) dans le boîtier, l’au moins un troisième fil de connexion intégré (valeur d’inductance fixe) dans le boîtier, et la ligne de transmission d’entrée imprimée sur la PCB (à l’extérieur du boîtier du circuit intégré) dont la longueur peut être choisie par l’utilisateur en fonction de la valeur d’inductance souhaitée.The adjustable input pre-matching network thus uses a shunt inductor topology which includes three passive elements: the input transmission line integrated (fixed and low inductance value) in the housing, the at least one third wire integrated connection line (fixed inductance value) in the case, and the input transmission line printed on the PCB (outside the IC case) whose length can be chosen by the user according to the desired inductance value.

Selon une caractéristique particulière de l’invention, la carte de circuits imprimés comprend en outre au moins une ligne de transmission imprimée de sortie dont l’une des extrémités est reliée à l’au moins une borne de polarisation de sortie du boîtier de l’au moins un circuit intégré.According to a particular characteristic of the invention, the printed circuit board further comprises at least one output printed transmission line, one of the ends of which is connected to the at least one output bias terminal of the housing of the at least one integrated circuit.

Ainsi, le réseau de préadaptation de sortie est accordable/réglable à l’aide de la ligne de transmission de sortie imprimée sur la carte de circuits imprimés.Thus, the output pre-tuning network is tunable/adjustable using the output transmission line printed on the circuit board.

La longueur de la ligne de transmission imprimée de sortie est d’abord calculée en fonction de l’application souhaitée (c’est-à-dire, de la bande de fréquences visée), puis ladite ligne de transmission de sortie est imprimée sur la PCB selon la longueur calculée.The length of the output printed transmission line is first calculated according to the desired application (i.e., the target frequency band), then said output transmission line is printed on the PCB according to calculated length.

Le réseau de préadaptation de sortie réglable utilise ainsi une topologie d’inductance shunt qui comprend trois éléments passifs : la ligne de transmission de sortie intégrée (valeur d’inductance fixe et faible, basse impédance) dans le boîtier, l’au moins un quatrième fil de connexion intégré (valeur d’inductance fixe) dans le boîtier, et la ligne de transmission de sortie imprimée sur la PCB (à l’extérieur du boîtier du circuit intégré) dont la longueur peut être choisie par l’utilisateur en fonction de la valeur d’inductance souhaitée.The adjustable output pre-matching network thus uses a shunt inductor topology which includes three passive elements: the integrated output transmission line (fixed and low inductance value, low impedance) in the housing, the at least one fourth integrated lead wire (fixed inductance value) in the case, and the output transmission line printed on the PCB (outside the IC case) whose length can be selected by the user according to the desired inductance value.

Le réseau de préadaptation de sortie réglable peut ainsi être optimal et être le plus large bande possible.The adjustable output pre-adaptation network can thus be optimal and be the widest possible bandwidth.

Selon une caractéristique particulière de l’invention, la carte de circuits imprimés comprend en outre, pour chaque ligne de transmission imprimée, une pluralité de condensateurs de découplage reliés en parallèle entre l’autre des extrémités de ladite ligne de transmission imprimée et la masse de la carte de circuits imprimés, la pluralité de condensateurs ayant tous la même valeur de capacité comprise entre 1 nF et 1 µF.According to a particular characteristic of the invention, the printed circuit board further comprises, for each printed transmission line, a plurality of decoupling capacitors connected in parallel between the other of the ends of said printed transmission line and the ground of the the printed circuit board, the plurality of capacitors all having the same capacitance value between 1 nF and 1 µF.

Ainsi, la mise en parallèle de plusieurs condensateurs identiques permet de réaliser un découplage à la fois bande de base et RF, c’est-à-dire un découplage large bande.Thus, the parallel connection of several identical capacitors makes it possible to achieve both baseband and RF decoupling, that is to say broadband decoupling.

La valeur de capacité comprise entre 1 nF et 1 µF permet, après mise en parallèle des condensateurs, d’obtenir une valeur de capacité globale élevée ayant les propriétés suivantes :The capacitance value between 1 nF and 1 µF makes it possible, after paralleling the capacitors, to obtain a high overall capacitance value with the following properties:

- découplage simultané en bande de base et RF (pour ne pas dire découplage large bande), et- simultaneous baseband and RF decoupling (not to say broadband decoupling), and

- obtention d’une bande passante instantanée (IWB) optimale pour l’amplificateur de puissance RF.- obtaining optimal instantaneous bandwidth (IWB) for the RF power amplifier.

La valeur de capacité (comprise entre 1 nF et 1 µF) est de type bande de base, c’est-à-dire une valeur beaucoup plus élevée que celle d’un condensateur de découplage RF traditionnel (de l’ordre du pF). La fréquence d’auto-résonance est très faible comparée à la bande de fréquences RF.The capacitance value (between 1 nF and 1 µF) is of baseband type, i.e. a value much higher than that of a traditional RF decoupling capacitor (in the order of pF) . The self-resonant frequency is very low compared to the RF frequency band.

Selon une caractéristique particulière de l’invention, la carte de circuits imprimés comprend deux circuits intégrés d’amplificateur de puissance RF et des lignes de transmission supplémentaires agencés pour former un amplificateur Doherty double entrée.According to a particular characteristic of the invention, the printed circuit board comprises two integrated circuits of RF power amplifier and additional transmission lines arranged to form a double input Doherty amplifier.

Ainsi, l’un des circuits intégrés constitue le transistor de puissance RF discret principal de l’amplificateur Doherty double entrée et l’autre des circuits intégrés constitue le transistor de puissance discret RF auxiliaire de l’amplificateur Doherty double entrée.Thus, one of the ICs forms the main discrete RF power transistor of the dual input Doherty amplifier and the other of the ICs forms the auxiliary discrete RF power transistor of the dual input Doherty amplifier.

L’utilisation des deux circuits intégrés selon la présente invention pour réaliser les transistors discrets principal et auxiliaire permet ainsi d’obtenir un amplificateur Doherty large bande.The use of the two integrated circuits according to the present invention to produce the main and auxiliary discrete transistors thus makes it possible to obtain a broadband Doherty amplifier.

Pour mieux illustrer l’objet de la présente invention, on va en décrire ci-après, à titre illustratif et non limitatif, deux modes de réalisation préférés, avec référence aux dessins annexés.To better illustrate the object of the present invention, two preferred embodiments will be described below, by way of illustration and not limitation, with reference to the appended drawings.

Sur ces dessins :In these drawings:

est un schéma de principe d’un circuit intégré d’amplificateur de puissance RF selon un premier mode de réalisation de la présente invention ; is a block diagram of an RF power amplifier integrated circuit according to a first embodiment of the present invention;

est un schéma de principe d’un circuit intégré d’amplificateur de puissance RF selon un second mode de réalisation de la présente invention ; is a block diagram of an RF power amplifier integrated circuit according to a second embodiment of the present invention;

est une topologie à titre d’exemple de la puce du circuit intégré d’amplificateur de puissance RF selon le second mode de réalisation ; is an exemplary topology of the chip of the RF power amplifier integrated circuit according to the second embodiment;

est un schéma de la puce de la encapsulée dans un boîtier QFN ; is a schematic of the chip from the encapsulated in a QFN package;

est une autre topologie à titre d’exemple de la puce du circuit intégré d’amplificateur de puissance RF selon le second mode de réalisation ; et is another exemplary topology of the chip of the RF power amplifier integrated circuit according to the second embodiment; And

représente une carte de circuits imprimés selon la présente invention, formant un amplificateur Doherty double entrée. shows a printed circuit board according to the present invention, forming a double input Doherty amplifier.

Si l’on se réfère à la , on peut voir qu’il y est représenté un circuit intégré d’amplificateur de puissance RF 1 selon un premier mode de réalisation de la présente invention.If we refer to the , it can be seen that there is represented an integrated circuit of an RF power amplifier 1 according to a first embodiment of the present invention.

Le circuit intégré d’amplificateur de puissance RF 1 comprend une puce à semi-conducteurs 2 encapsulée dans un boîtier 3.The RF power amplifier integrated circuit 1 comprises a semiconductor chip 2 encapsulated in a package 3.

La puce 2 comprend un transistor de puissance RF au nitrure de gallium (GaN) 4 et un circuit de préadaptation d’entrée 5. Il est à noter que la puce 2 pourrait également comprendre plusieurs transistors de puissance RF de type GaN 4 montés en parallèle, sans s’écarter du cadre de la présente invention.Chip 2 comprises a gallium nitride (GaN) RF power transistor 4 and an input pre-matching circuit 5. It should be noted that chip 2 could also comprise several GaN type RF power transistors 4 connected in parallel , without departing from the scope of the present invention.

La puce 2 comprend en outre une première aire de soudure 6, une deuxième aire de soudure 7, et deux troisièmes aires de soudure 8a et 8b.Chip 2 further comprises a first bond area 6, a second bond area 7, and two third bond areas 8a and 8b.

La grille 4a du transistor 4 est reliée à la première aire de soudure 6 par l’intermédiaire du circuit de préadaptation d’entrée 5.Gate 4a of transistor 4 is connected to first soldering area 6 via input pre-matching circuit 5.

Le drain 4b du transistor 4 est relié à la deuxième aire de soudure 7.Drain 4b of transistor 4 is connected to second soldering area 7.

La source 4c du transistor 4 est reliée à la masse GND de la puce 2.Source 4c of transistor 4 is connected to ground GND of chip 2.

Le boîtier 3 comprend : une broche d’entrée RF 9 reliée à la première aire de soudure 6 de la puce 2 par un premier fil de connexion 10 ; une broche de sortie RF 11 reliée à la deuxième aire de soudure 7 de la puce 2 par un deuxième fil de connexion 12 ; et deux broches de polarisation d’entrée 13a et 13b respectivement reliées aux deux troisièmes aires de soudure 8a et 8b par deux troisièmes fils de connexion 14a et 14b.The package 3 comprises: an RF input pin 9 connected to the first soldering area 6 of the chip 2 by a first connection wire 10; an RF output pin 11 connected to the second soldering area 7 of chip 2 by a second connection wire 12; and two input bias pins 13a and 13b respectively connected to the two third soldering areas 8a and 8b by two third connection wires 14a and 14b.

Le circuit de préadaptation d’entrée 5 comprend une première ligne de transmission intégrée d’entrée 15a disposée entre la première aire de soudure 6 et la troisième aire de soudure 8a de la puce 2, et une seconde ligne de transmission intégrée d’entrée 15b disposée entre la première aire de soudure 6 et la troisième aire de soudure 8b de la puce 2.The input pre-adaptation circuit 5 comprises a first input integrated transmission line 15a arranged between the first soldering area 6 and the third soldering area 8a of the chip 2, and a second integrated input transmission line 15b arranged between the first soldering area 6 and the third soldering area 8b of the chip 2.

La première ligne de transmission intégrée d’entrée 15a associée au troisième fil de connexion 14a et la seconde ligne de transmission intégrée d’entrée 15b associée au troisième fil de connexion 14b constituent ainsi une inductance shunt d’entrée dans le boîtier 3.The first input integrated transmission line 15a associated with the third connection wire 14a and the second input integrated transmission line 15b associated with the third connection wire 14b thus constitute an input shunt inductance in the case 3.

Il est à noter que le circuit intégré 1 pourrait également comprendre une seule ligne de transmission intégrée d’entrée 15a, une seule troisième aire de soudure 8a, un seul troisième fil de connexion 14a et une seule broche de polarisation d’entrée 13a, sans s’écarter du cadre de la présente invention.It should be noted that the integrated circuit 1 could also comprise a single input integrated transmission line 15a, a single third soldering area 8a, a single third connection wire 14a and a single input bias pin 13a, without depart from the scope of the present invention.

Le circuit de préadaptation d’entrée 5 comprend en outre un réseau de stabilisation 16 comprenant au moins une résistance 17 et au moins un condensateur 18 reliés en parallèle entre les lignes de transmission intégrées d’entrée 15a et 15b et la grille 4a du transistor 4.The input pre-adaptation circuit 5 further comprises a stabilization network 16 comprising at least one resistor 17 and at least one capacitor 18 connected in parallel between the integrated input transmission lines 15a and 15b and the gate 4a of the transistor 4 .

L’au moins un condensateur 18 du réseau de stabilisation 16 est, de préférence, de type MIM.The at least one capacitor 18 of the stabilization network 16 is preferably of the MIM type.

Le circuit intégré 1 selon la présente invention peut ainsi être monté sur une carte de circuits imprimés (ou « PCB ») afin de réaliser un montage amplificateur de puissance RF dans lequel un signal d’entrée RF est transmis à la broche d’entrée RF 9 du boîtier 3 et un signal de polarisation d’entrée est transmis aux broches de polarisation d’entrée 13a et 13b du boîtier 3 de manière à polariser la grille 4a du transistor de puissance RF 4, un signal de sortie RF provenant du drain 4b du transistor de puissance RF 4 étant délivré au niveau de la broche de sortie RF 11 du boîtier 3.The integrated circuit 1 according to the present invention can thus be mounted on a printed circuit board (or "PCB") in order to produce an RF power amplifier assembly in which an RF input signal is transmitted to the RF input pin 9 of package 3 and an input bias signal is fed to input bias pins 13a and 13b of package 3 so as to bias gate 4a of RF power transistor 4, an RF output signal from drain 4b of the RF power transistor 4 being supplied to the level of the RF output pin 11 of the package 3.

Le réseau de stabilisation 16 et l’inductance shunt d’entrée du circuit de préadaptation d’entrée 5, qui sont tous deux intégrés dans le boîtier 3, ont un effet stabilisant sur l’entrée (c’est-à-dire, la grille 4a) du transistor de puissance RF 4, et permettent en combinaison d’atteindre une stabilité inconditionnelle.The stabilizing network 16 and the input shunt inductance of the input pre-matching circuit 5, which are both integrated in the package 3, have a stabilizing effect on the input (i.e., the gate 4a) of the RF power transistor 4, and in combination make it possible to achieve unconditional stability.

Outre le fait que l’inductance shunt d’entrée contribue à la stabilité de l’entrée du transistor 4, elle permet également d’avoir un réseau de préadaptation d’entrée optimal et le plus large bande possible, et fournit une basse impédance pour la polarisation d’entrée.Besides the fact that the input shunt inductor contributes to the stability of the input of transistor 4, it also allows to have an optimal input pre-matching network and the widest possible bandwidth, and provides a low impedance for the input bias.

Si l’on se réfère à la , on peut voir qu’il y est représenté un circuit intégré d’amplificateur de puissance RF 20 selon un second mode de réalisation de la présente invention.If we refer to the , there is shown an RF power amplifier integrated circuit 20 according to a second embodiment of the present invention.

Les éléments communs entre le circuit intégré 1 du premier mode de réalisation de l’invention sur la et ce circuit intégré 20 du second mode de réalisation de l’invention portent le même chiffre de référence, et ne seront pas décrits plus en détail ici lorsqu’ils sont de structures identiques.The common elements between the integrated circuit 1 of the first embodiment of the invention on the and this integrated circuit 20 of the second embodiment of the invention bear the same reference numeral, and will not be described in more detail here when they have identical structures.

Le circuit intégré 20 selon le second mode de réalisation est identique au circuit intégré 1 selon le premier mode de réalisation, à l’exception du fait que :The integrated circuit 20 according to the second embodiment is identical to the integrated circuit 1 according to the first embodiment, except for the fact that:

- le circuit de préadaptation d’entrée 5 comprend en outre un condensateur 21 de type métal-isolant-métal (MIM) disposé entre la première aire de soudure 6 et les lignes de transmission intégrées d’entrée 15a et 15b,- the input pre-adaptation circuit 5 further comprises a metal-insulator-metal (MIM) type capacitor 21 disposed between the first soldering area 6 and the integrated input transmission lines 15a and 15b,

- la puce 2 comprend en outre deux quatrièmes aires de soudure 22a et 22b reliées respectivement par deux quatrièmes fils de connexion 23a et 23b à deux broches de polarisation de sortie 24a et 24b du boîtier 3, et- chip 2 further comprises two fourth solder areas 22a and 22b respectively connected by two fourth connection wires 23a and 23b to two output bias pins 24a and 24b of package 3, and

- la puce 2 possède en outre une première ligne de transmission intégrée de sortie 25a formée entre le drain 4b du transistor 4 et la quatrième aire de soudure 22a de la puce 2, et une seconde ligne de transmission intégrée de sortie 25b formée entre le drain 4b du transistor 4 et la quatrième aire de soudure 22b de la puce 2.- chip 2 further has a first integrated output transmission line 25a formed between drain 4b of transistor 4 and fourth solder area 22a of chip 2, and a second integrated output transmission line 25b formed between drain 4b of transistor 4 and the fourth solder area 22b of chip 2.

La première ligne de transmission intégrée de sortie 25a associée au quatrième fil de connexion 23a et la seconde ligne de transmission intégrée de sortie 25b associée au quatrième fil de connexion 23b constituent ainsi une inductance shunt de sortie dans le boîtier 3.The first output integrated transmission line 25a associated with the fourth connection wire 23a and the second output integrated transmission line 25b associated with the fourth connection wire 23b thus constitute an output shunt inductance in the box 3.

Il est à noter que le circuit intégré 20 pourrait également comprendre une seule ligne de transmission intégrée de sortie 25a, une seule quatrième aire de soudure 22a, un seul quatrième fil de connexion 23a et une seule broche de polarisation de sortie 24a, sans s’écarter du cadre de la présente invention.It should be noted that the integrated circuit 20 could also comprise a single output integrated transmission line 25a, a single fourth solder pad 22a, a single fourth connection wire 23a and a single output bias pin 24a, without deviate from the scope of the present invention.

Le condensateur 21 de type MIM permet de réaliser un blocage DC (c’est-à-dire, un blocage de la tension continue) à l’entrée du transistor de puissance RF 4, le condensateur MIM 21 ne laissant passer que la tension alternative à travers celui-ci.Capacitor 21 of the MIM type makes it possible to carry out a DC blocking (that is to say, a blocking of the DC voltage) at the input of the RF power transistor 4, the MIM capacitor 21 only allowing the AC voltage to pass through this one.

Lorsque le circuit intégré 20 selon la présente invention est monté sur une PCB afin de réaliser un montage amplificateur de puissance RF, un signal de polarisation de sortie peut être transmis aux broches de polarisation de sortie 24a et 24b du boîtier 3 de manière à polariser le drain 4b du transistor 4.When the integrated circuit 20 according to the present invention is mounted on a PCB in order to achieve an RF power amplifier circuit, an output bias signal can be transmitted to the output bias pins 24a and 24b of the package 3 so as to bias the drain 4b of transistor 4.

Si l’on se réfère à la , on peut voir qu’il y est représenté une topologie à titre d’exemple de la puce 2 du circuit intégré 20 selon le second mode de réalisation.If we refer to the , it can be seen that there is shown a topology by way of example of the chip 2 of the integrated circuit 20 according to the second embodiment.

L’ensemble des composants de la puce 2 sont entourés par un anneau de garde 26 (ou « guard ring » en anglais).All the components of chip 2 are surrounded by a guard ring 26 (or "guard ring" in English).

Cette topologie à titre d’exemple comprend :This sample topology includes:

- deux premières aires de soudure 6, disposées sur la gauche de la puce 2, sur lesquelles sont soudés deux premiers fils de connexion 10,- two first soldering areas 6, arranged on the left of chip 2, on which two first connection wires 10 are soldered,

- deux troisièmes aires de soudure 8a et 8b, disposées respectivement en haut à gauche et en bas à gauche de la puce 2, sur lesquelles sont soudés deux troisièmes fils de connexion 14a et 14b, et- two third soldering areas 8a and 8b, arranged respectively at the top left and at the bottom left of the chip 2, on which are soldered two third connection wires 14a and 14b, and

- une ligne de transmission intégrée de sortie 25a, 25b en forme de C inversé disposée sur la droite de la puce 2, qui sert à la fois de deuxième aire de soudure 7 (le fût du C inversé) sur laquelle sont soudés six deuxièmes fils de connexion 12 et de quatrièmes aires de soudure 22a et 22b (les deux traverses du C inversé) sur lesquelles sont soudés trois quatrièmes fils de connexion 23a en partie supérieure et trois quatrièmes fils de connexion 23b en partie inférieure.- an integrated output transmission line 25a, 25b in the form of an inverted C arranged on the right of the chip 2, which serves both as a second soldering area 7 (the barrel of the inverted C) on which six second wires are soldered connection 12 and fourth weld areas 22a and 22b (the two crosspieces of the inverted C) to which are welded three fourth connection wires 23a in the upper part and three fourth connection wires 23b in the lower part.

La ligne de transmission intégrée de sortie 25a, 25b sert ainsi à la fois d’aire de soudure pour la sortie RF et la polarisation de sortie et d’inductance shunt de sortie.The integrated output transmission line 25a, 25b thus serves both as a bonding area for the RF output and the output bias and as an output shunt inductor.

En outre, cette topologie à titre d’exemple comprend deux condensateurs de type MIM 21 de blocage DC, chacun d’eux étant relié à l’une des deux premières aires de soudure 6 par l’intermédiaire d’une ligne de transmission 27, à l’une des deux troisièmes aires de soudure 8a ou 8b par l’intermédiaire d’une ligne de transmission intégrée d’entrée 15a ou 15b (servant d’inductance shunt d’entrée), et au réseau de stabilisation 16 par l’intermédiaire d’une ligne de transmission 28.In addition, this topology by way of example comprises two capacitors of the MIM type 21 for blocking DC, each of them being connected to one of the first two soldering areas 6 via a transmission line 27, to one of the two third weld areas 8a or 8b via an integrated input transmission line 15a or 15b (serving as an input shunt inductor), and to the stabilization network 16 via the through a transmission line 28.

Les résistances 17 et les condensateurs MIM 18 du réseau de stabilisation 16 sont répartis le long du transistor 4 et sont reliés à la grille du transistor 4 par l’intermédiaire d’une ligne de transmission 29.The resistors 17 and the MIM capacitors 18 of the stabilization network 16 are distributed along the transistor 4 and are connected to the gate of the transistor 4 via a transmission line 29.

Enfin, la ligne de transmission intégrée de sortie 25a, 25b est reliée au drain du transistor 4 par l’intermédiaire d’une ligne de transmission 30.Finally, the integrated output transmission line 25a, 25b is connected to the drain of transistor 4 via a transmission line 30.

Si l’on se réfère à la , on peut voir qu’il y est représenté la puce 2 du circuit intégré 20, dont la topologie est représentée à la , encapsulée à titre d’exemple dans un boîtier 3 de type QFN à 24 bornes.If we refer to the , it can be seen that chip 2 of integrated circuit 20 is shown there, the topology of which is shown at , encapsulated by way of example in a box 3 of the QFN type with 24 terminals.

Il est à noter que le boîtier 3 pourrait également être d’un autre type, par exemple un boîtier à pattes, tel qu’un boîtier céramique à cavité ou un boîtier plastique surmoulé, ou un autre boîtier sans patte, tel qu’un boîtier DFN, sans s’écarter du cadre de la présente invention.It should be noted that the casing 3 could also be of another type, for example a casing with tabs, such as a ceramic casing with a cavity or an overmolded plastic casing, or another casing without a leg, such as a casing DFN, without departing from the scope of the present invention.

Vu de dessus, deux des six broches du côté gauche du boîtier 3 servent de bornes d’entrée RF 9 et sont reliées aux deux premières aires de soudure 6 de la puce 2 par les premiers fils de connexion 10, quatre des six broches du côté droit du boîtier 3 servent de bornes de sortie RF 11 et sont reliées à la deuxième aire de soudure 7 de la puce 2 par les deuxièmes fils de connexion 12.Seen from above, two of the six pins on the left side of the housing 3 serve as RF input terminals 9 and are connected to the first two solder areas 6 of the chip 2 by the first connection wires 10, four of the six pins on the side right of the case 3 serve as RF output terminals 11 and are connected to the second soldering area 7 of the chip 2 by the second connection wires 12.

En outre, vu de dessus, l’une des six broches du côté supérieur du boîtier 3 et l’une des six broches du côté inférieur du boîtier 3 servent de bornes de polarisation d’entrée 13a et 13b et sont reliées aux deux troisièmes aires de soudure 8a et 8b de la puce 2 par les troisièmes fils de connexion 14a et 14b.Furthermore, seen from above, one of the six pins on the upper side of the housing 3 and one of the six pins on the lower side of the housing 3 serve as input bias terminals 13a and 13b and are connected to the two third areas solder 8a and 8b of chip 2 by the third connecting wires 14a and 14b.

De plus, toujours vu de dessus, l’une des six broches du côté supérieur du boîtier 3 et l’une des six broches du côté inférieur du boîtier 3 servent de bornes de polarisation de sortie 24a et 24b et sont reliées aux deux quatrièmes aires de soudure 22a et 22b de la puce 2 par les quatrièmes fils de connexion 23a et 23b.Moreover, always seen from above, one of the six pins on the upper side of the housing 3 and one of the six pins on the lower side of the housing 3 serve as output bias terminals 24a and 24b and are connected to the two fourth areas solder 22a and 22b of chip 2 by the fourth connecting wires 23a and 23b.

Si l’on se réfère à la , on peut voir qu’il y est représenté une autre topologie à titre d’exemple de la puce 2 du circuit intégré 20 selon le second mode de réalisation.If we refer to the , it can be seen that there is shown another topology by way of example of the chip 2 of the integrated circuit 20 according to the second embodiment.

Les éléments communs entre la topologie représentée à la et cette autre topologie représentée à la portent le même chiffre de référence, et ne seront pas décrits plus en détail ici lorsqu’ils sont de structures identiques.The common elements between the topology represented in and this other topology shown in bear the same reference numeral, and will not be described in more detail here when they are of identical structures.

Cette autre topologie représentée à la est identique à la topologie représentée à la , à l’exception du fait que :This other topology represented in is identical to the topology shown in , except that:

- la puce 2 comprend trois premières aires de soudure 6 et un unique condensateur MIM 21 de blocage DC, et- chip 2 comprises three first soldering areas 6 and a single DC blocking capacitor MIM 21, and

- la puce 2 comprend une ligne de transmission intégrée d’entrée 15a, 15b en forme de C dont les deux traverses servent de troisièmes aires de soudure 8a et 8b, ladite ligne de transmission intégrée d’entrée 15a, 15b étant reliée au condensateur MIM 21 par l’intermédiaire d’une ligne de transmission 31.- chip 2 comprises an integrated C-shaped input transmission line 15a, 15b, the two crosspieces of which serve as third soldering areas 8a and 8b, said integrated input transmission line 15a, 15b being connected to the MIM capacitor 21 via a transmission line 31.

La ligne de transmission intégrée d’entrée 15a, 15b en forme de C sert ainsi à la fois d’aire de soudure pour la polarisation d’entrée et d’inductance shunt d’entrée.The integrated C-shaped input transmission line 15a, 15b thus serves both as a bonding area for the input bias and as an input shunt inductor.

Si l’on se réfère à la , on peut voir qu’il y est représenté une carte de circuits imprimés 32 selon la présente invention, formant un montage amplificateur Doherty double entrée.If we refer to the , it can be seen that there is shown a printed circuit board 32 according to the present invention, forming a double input Doherty amplifier assembly.

La carte de circuits imprimés 32 comprend une plaque 33 sur laquelle sont soudés deux circuits intégrés 20a et 20b du second mode de réalisation de la présente invention.The printed circuit board 32 comprises a plate 33 on which are soldered two integrated circuits 20a and 20b of the second embodiment of the present invention.

Le circuit intégré 20b sert de transistor discret principal dans l’amplificateur Doherty et le circuit intégré 20a sert de transistor discret auxiliaire dans l’amplificateur Doherty.The integrated circuit 20b serves as the main discrete transistor in the Doherty amplifier and the integrated circuit 20a serves as the auxiliary discrete transistor in the Doherty amplifier.

La carte de circuits imprimés 32 possède une entrée RF 34, une sortie RF 35, deux entrées de polarisation d’entrée 36 et deux entrées de polarisation de sortie 37.Circuit board 32 has one RF input 34, one RF output 35, two input bias inputs 36, and two output bias inputs 37.

La carte de circuits imprimés 32 possède en outre un coupleur 38 relié à l’entrée RF 34 par une ligne de transmission imprimée 39, aux bornes d’entrée RF du circuit intégré 20b principal par une ligne de transmission imprimée 40 et aux bornes d’entrée RF du circuit intégré 20a auxiliaire par une ligne de transmission imprimée 41.The printed circuit board 32 further has a coupler 38 connected to the RF input 34 by a printed transmission line 39, to the RF input terminals of the main integrated circuit 20b by a printed transmission line 40 and to the terminals of RF input of the auxiliary integrated circuit 20a by a printed transmission line 41.

Les bornes de sortie RF du circuit intégré 20b principal sont reliées à un réseau d’adaptation de sortie principal constitué d’une ligne de transmission imprimée 42 et de condensateurs 43, ladite ligne de transmission imprimée 42 étant reliée à une ligne de transmission imprimée 90° 50 Ohms 44.The RF output terminals of the main integrated circuit 20b are connected to a main output matching network consisting of a printed transmission line 42 and capacitors 43, said printed transmission line 42 being connected to a printed transmission line 90 ° 50 Ohms 44.

Les bornes de sortie RF du circuit intégré 20a auxiliaire sont reliées à un réseau d’adaptation de sortie auxiliaire constitué d’une ligne de transmission imprimée 45 et de condensateurs 46, ladite ligne de transmission imprimée 45 étant reliée à la ligne de transmission imprimée 90° 50 Ohms 44.The RF output terminals of the auxiliary integrated circuit 20a are connected to an auxiliary output matching network consisting of a printed transmission line 45 and capacitors 46, said printed transmission line 45 being connected to the printed transmission line 90 ° 50 Ohms 44.

L’extrémité de la ligne de transmission imprimée 90° 50 Ohms 44 est reliée à la sortie RF 35 par l’intermédiaire d’un combinateur 47 puis d’une ligne de transmission imprimée 90° 35 Ohms 48.The end of the 90° 50 Ohms printed transmission line 44 is connected to the RF output 35 via a combiner 47 and then a 90° 35 Ohms printed transmission line 48.

Chacune des bornes de polarisation d’entrée des deux circuits intégrés 20a et 20b est reliée à une ligne de transmission imprimée d’entrée 49, elle-même reliée à une pluralité de condensateurs de découplage 50 reliés en parallèle à la masse de la carte de circuits imprimés 32, la pluralité de condensateurs de découplage 50 ayant tous la même valeur de capacité comprise entre 1 nF et 1 µF.Each of the input bias terminals of the two integrated circuits 20a and 20b is connected to an input printed transmission line 49, itself connected to a plurality of decoupling capacitors 50 connected in parallel to the ground of the circuit board. printed circuits 32, the plurality of decoupling capacitors 50 all having the same capacitance value between 1 nF and 1 μF.

Chacune des bornes de polarisation de sortie des deux circuits intégrés 20a et 20b est reliée à une ligne de transmission imprimée de sortie 51, elle-même reliée à une pluralité de condensateurs de découplage 52 reliés en parallèle à la masse de la carte de circuits imprimés 32, la pluralité de condensateurs de découplage 52 ayant tous la même valeur de capacité comprise entre 1 nF et 1 µF.Each of the output bias terminals of the two integrated circuits 20a and 20b is connected to an output printed transmission line 51, itself connected to a plurality of decoupling capacitors 52 connected in parallel to the ground of the printed circuit board 32, the plurality of decoupling capacitors 52 all having the same capacitance value between 1 nF and 1 µF.

Ainsi, les inductances shunt d’entrée et de sortie des réseaux de préadaptation d’entrée et de sortie de chacun des deux circuits intégrés 20a et 20b sont réglables à l’aide des lignes de transmission d’entrée 49 et de sortie 51 imprimées sur la plaque 33 de la carte de circuits imprimés 32.Thus, the input and output shunt inductors of the input and output pre-matching networks of each of the two integrated circuits 20a and 20b are adjustable using the input 49 and output 51 transmission lines printed on plate 33 of printed circuit board 32.

Les longueurs des lignes de transmission imprimées d’entrée 49 et de sortie 51 sont d’abord calculées en fonction de l’application souhaitée (c’est-à-dire, de la bande de fréquences visée), puis lesdites lignes de transmission d’entrée 49 et de sortie 51 sont imprimées sur la plaque 33 selon les longueurs calculées.The lengths of the input 49 and output 51 printed transmission lines are first calculated according to the desired application (that is to say, the targeted frequency band), then said transmission lines d The inlet 49 and outlet 51 are printed on the plate 33 according to the calculated lengths.

Pour chacun des deux circuits intégrés 20a et 20b, le réseau de préadaptation d’entrée réglable utilise ainsi une topologie d’inductance shunt qui comprend trois éléments passifs : la ligne de transmission d’entrée intégrée 15a, 15b (valeur d’inductance fixe et faible) dans le boîtier 3, les troisièmes fils de connexion 14a, 14b intégrés (valeur d’inductance fixe) dans le boîtier 3, et la ligne de transmission d’entrée imprimée 49 sur la carte de circuits imprimés 32 (à l’extérieur du boîtier 3) dont la longueur est choisie par l’utilisateur en fonction de la valeur d’inductance souhaitée.For each of the two integrated circuits 20a and 20b, the adjustable input pre-matching network thus uses a shunt inductance topology which comprises three passive elements: the integrated input transmission line 15a, 15b (fixed inductance value and low) in case 3, the third connecting wires 14a, 14b integrated (fixed inductance value) in case 3, and the input transmission line printed 49 on the printed circuit board 32 (outside of the casing 3) whose length is chosen by the user according to the desired inductance value.

En outre, pour chacun des deux circuits intégrés 20a et 20b, le réseau de préadaptation de sortie réglable utilise également une topologie d’inductance shunt qui comprend trois éléments passifs : la ligne de transmission de sortie intégrée 25a, 25b (valeur d’inductance fixe et faible, basse impédance) dans le boîtier 3, les quatrièmes fils de connexion 12 intégrés (valeur d’inductance fixe) dans le boîtier 3, et la ligne de transmission de sortie imprimée 51 sur la carte de circuits imprimés 32 (à l’extérieur du boîtier 3) dont la longueur est choisie par l’utilisateur en fonction de la valeur d’inductance souhaitée.Furthermore, for each of the two integrated circuits 20a and 20b, the adjustable output pre-matching network also uses a shunt inductor topology which includes three passive elements: the integrated output transmission line 25a, 25b (fixed inductance value and low, low impedance) in the housing 3, the fourth lead wires 12 embedded (fixed inductance value) in the housing 3, and the printed output transmission line 51 on the printed circuit board 32 (at the exterior of the casing 3) whose length is chosen by the user according to the desired inductance value.

L’utilisation des deux circuits intégrés 20a et 20b selon la présente invention pour réaliser les transistors discrets principal et auxiliaire du montage amplificateur Doherty permet ainsi d’obtenir un amplificateur Doherty large bande.The use of the two integrated circuits 20a and 20b according to the present invention to produce the main and auxiliary discrete transistors of the Doherty amplifier circuit thus makes it possible to obtain a broadband Doherty amplifier.

Il est bien entendu que les modes de réalisation particuliers qui viennent d’être décrits ont été donnés à titre indicatif et non limitatif, et que des modifications peuvent être apportées sans que l’on s’écarte pour autant de la présente invention.It is understood that the particular embodiments which have just been described have been given by way of indication and are not limiting, and that modifications may be made without thereby departing from the present invention.

Claims (11)

Circuit intégré d’amplificateur de puissance radiofréquence, RF, (1 ; 20) comprenant une puce à semi-conducteurs (2) encapsulée dans un boîtier (3), caractérisé par le fait que :
la puce (2) comprend au moins un transistor de puissance RF (4) au nitrure de gallium, GaN, un circuit de préadaptation d’entrée (5), au moins une première aire de soudure (6), au moins une deuxième aire de soudure (7) et au moins une troisième aire de soudure (8a, 8b), la grille (4a) dudit au moins un transistor (4) étant reliée à l’au moins une première aire de soudure (6) par l’intermédiaire du circuit de préadaptation d’entrée (5), le drain (4b) dudit au moins un transistor (4) étant relié à la deuxième aire de soudure (7), la source (4c) dudit au moins un transistor (4) étant reliée à la masse (GND) de la puce (2) ;
le boîtier (3) comprend au moins une broche d’entrée RF (9) reliée à l’au moins une première aire de soudure (6) par au moins un premier fil de connexion (10), au moins une broche de sortie RF (11) reliée à l’au moins une deuxième aire de soudure (7) par au moins un deuxième fil de connexion (12) et au moins une broche de polarisation d’entrée (13a, 13b) reliée à l’au moins une troisième aire de soudure (8a, 8b) par au moins un troisième fil de connexion (14a, 14b) ; et
le circuit de préadaptation d’entrée (5) comprend une inductance shunt d’entrée et un réseau de stabilisation (16), l’inductance shunt d’entrée comprenant une ligne de transmission intégrée d’entrée (15a, 15b), disposée entre les première (6) et troisième (8a, 8b) aires de soudure, et l’au moins un troisième fil de connexion (14a, 14b), le réseau de stabilisation (16) comprenant au moins une résistance (17) et au moins un condensateur (18) reliés en parallèle entre la ligne de transmission intégrée d’entrée (15a, 15b) et la grille (4a) dudit au moins un transistor (4).Radio frequency, RF, power amplifier integrated circuit (1; 20) comprising a semiconductor chip (2) encapsulated in a package (3), characterized in that:
the chip (2) comprises at least one gallium nitride, GaN RF power transistor (4), an input pre-matching circuit (5), at least a first bonding area (6), at least a second area solder (7) and at least a third solder area (8a, 8b), the gate (4a) of said at least one transistor (4) being connected to the at least a first solder area (6) by the intermediary of the input pre-adaptation circuit (5), the drain (4b) of the said at least one transistor (4) being connected to the second soldering area (7), the source (4c) of the said at least one transistor (4) being connected to ground (GND) of the chip (2);
the housing (3) comprises at least one RF input pin (9) connected to the at least one first soldering area (6) by at least one first connection wire (10), at least one RF output pin (11) connected to the at least one second soldering area (7) by at least one second connection wire (12) and at least one input bias pin (13a, 13b) connected to the at least one third welding area (8a, 8b) by at least one third connecting wire (14a, 14b); And
the input pre-matching circuit (5) comprises an input shunt inductor and a stabilizing network (16), the input shunt inductor comprising an input integrated transmission line (15a, 15b), arranged between the first (6) and third (8a, 8b) solder areas, and the at least one third connection wire (14a, 14b), the stabilization network (16) comprising at least one resistor (17) and at least a capacitor (18) connected in parallel between the integrated input transmission line (15a, 15b) and the gate (4a) of said at least one transistor (4). Circuit intégré d’amplificateur de puissance RF (20) selon la revendication 1, caractérisé par le fait que le circuit de préadaptation d’entrée (5) comprend en outre au moins un condensateur de type métal-isolant-métal, MIM, (21) disposé entre l’au moins une première aire de soudure (6) et la ligne de transmission intégrée (15a, 15b) de l’inductance shunt d’entrée.RF power amplifier integrated circuit (20) according to claim 1, characterized in that the input pre-matching circuit (5) further comprises at least one capacitor of the metal-insulator-metal, MIM, type (21 ) arranged between the at least a first welding area (6) and the integrated transmission line (15a, 15b) of the input shunt inductor. Circuit intégré d’amplificateur de puissance RF (1 ; 20) selon la revendication 1 ou 2, caractérisé par le fait que l’au moins un condensateur (18) du réseau de stabilisation (16) est de type MIM.RF power amplifier integrated circuit (1; 20) according to Claim 1 or 2, characterized in that the at least one capacitor (18) of the stabilization network (16) is of the MIM type. Circuit intégré d’amplificateur de puissance RF (1 ; 20) selon l’une des revendications 1 à 3, caractérisé par le fait que l’au moins une broche d’entrée RF (9) et l’au moins une broche de polarisation d’entrée (13a, 13b) du boîtier (3) sont disposées sur deux côtés distincts et adjacents du boîtier (3).Integrated RF power amplifier circuit (1; 20) according to one of Claims 1 to 3, characterized in that the at least one RF input pin (9) and the at least one bias pin input (13a, 13b) of the housing (3) are arranged on two distinct and adjacent sides of the housing (3). Circuit intégré d’amplificateur de puissance RF (1 ; 20) selon l’une des revendications 1 à 4, caractérisé par le fait que le boîtier (3) est l’un parmi un boîtier à pattes, tel qu’un boîtier céramique à cavité ou un boîtier plastique surmoulé, et un boîtier sans patte, tel qu’un boîtier QFN ou un boîtier DFN.RF power amplifier integrated circuit (1; 20) according to one of Claims 1 to 4, characterized in that the package (3) is one of a tabbed package, such as a ceramic package with cavity or an overmolded plastic case, and a legless case, such as a QFN case or a DFN case. Circuit intégré d’amplificateur de puissance RF (20) selon l’une des revendications 1 à 5, caractérisé par le fait que la puce (2) comprend en outre au moins une quatrième aire de soudure (22a, 22b) reliée par au moins un quatrième fil de connexion (23a, 23b) à au moins une broche de polarisation de sortie (24a, 24b) du boîtier (3), la puce (2) possédant en outre une inductance shunt de sortie comprenant une ligne de transmission intégrée de sortie (25a, 25b), formée entre le drain (4b) dudit au moins un transistor (4) et l’au moins une quatrième aire de soudure (22a, 22b), et l’au moins un quatrième fil de connexion (23a, 23b).RF power amplifier integrated circuit (20) according to one of Claims 1 to 5, characterized in that the chip (2) further comprises at least one fourth soldering area (22a, 22b) connected by at least a fourth connecting wire (23a, 23b) to at least one output bias pin (24a, 24b) of the package (3), the chip (2) further having an output shunt inductor comprising an integrated transmission line of output (25a, 25b), formed between the drain (4b) of said at least one transistor (4) and the at least one fourth solder area (22a, 22b), and the at least one fourth connection wire (23a , 23b). Circuit intégré d’amplificateur de puissance RF (20) selon la revendication 6, caractérisé par le fait que l’au moins une broche de sortie RF (11) et l’au moins une broche de polarisation de sortie (24a, 24b) du boîtier (3) sont disposées sur deux côtés distincts et adjacents du boîtier (3).RF power amplifier integrated circuit (20) according to claim 6, characterized in that the at least one RF output pin (11) and the at least one output bias pin (24a, 24b) of the housing (3) are arranged on two distinct and adjacent sides of the housing (3). Carte de circuits imprimés (32) comprenant au moins un circuit intégré d’amplificateur de puissance RF (1 ; 20 ; 20a, 20b) selon l’une des revendications 1 à 7 et au moins une ligne de transmission imprimée d’entrée (49) dont l’une des extrémités est reliée à l’au moins une borne de polarisation d’entrée (13a, 13b) du boîtier (3) de l’au moins un circuit intégré (1 ; 20 ; 20a, 20b).Printed circuit board (32) comprising at least one RF power amplifier integrated circuit (1; 20; 20a, 20b) according to one of Claims 1 to 7 and at least one input printed transmission line (49 ) one end of which is connected to at least one input bias terminal (13a, 13b) of the case (3) of the at least one integrated circuit (1; 20; 20a, 20b). Carte de circuits imprimés (32) selon la revendication 8 en dépendance de la revendication 6 ou 7, caractérisée par le fait qu’elle comprend en outre au moins une ligne de transmission imprimée de sortie (51) dont l’une des extrémités est reliée à l’au moins une borne de polarisation de sortie (24a, 24b) du boîtier (3) de l’au moins un circuit intégré (1 ; 20 ; 20a, 20b).Printed circuit board (32) according to Claim 8 when dependent on Claim 6 or 7, characterized in that it also comprises at least one output printed transmission line (51), one of the ends of which is connected to at least one output bias terminal (24a, 24b) of the case (3) of the at least one integrated circuit (1; 20; 20a, 20b). Carte de circuits imprimés (32) selon la revendication 8 ou 9, caractérisée par le fait qu’elle comprend en outre, pour chaque ligne de transmission imprimée (49, 51), une pluralité de condensateurs de découplage (50, 52) reliés en parallèle entre l’autre des extrémités de ladite ligne de transmission imprimée (49, 51) et la masse de la carte de circuits imprimés (32), la pluralité de condensateurs (50, 52) ayant tous la même valeur de capacité comprise entre 1 nF et 1 µF.Printed circuit board (32) according to Claim 8 or 9, characterized in that it also comprises, for each printed transmission line (49, 51), a plurality of decoupling capacitors (50, 52) connected in parallel between the other of the ends of said printed transmission line (49, 51) and the ground of the printed circuit board (32), the plurality of capacitors (50, 52) all having the same capacitance value between 1 nF and 1 µF. Carte de circuits imprimés (32) selon l’une des revendications 8 à 10, caractérisée par le fait qu’elle comprend deux circuits intégrés d’amplificateur de puissance RF (20a, 20b) et des lignes de transmission supplémentaires agencés pour former un amplificateur Doherty double entrée.Printed circuit board (32) according to one of Claims 8 to 10, characterized in that it comprises two integrated RF power amplifier circuits (20a, 20b) and additional transmission lines arranged to form an amplifier Doherty double entry.
FR2109334A 2021-09-06 2021-09-06 RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same Pending FR3126825A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2109334A FR3126825A1 (en) 2021-09-06 2021-09-06 RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same
PCT/IB2022/058095 WO2023031774A1 (en) 2021-09-06 2022-08-30 Rf power amplifier integrated circuit comprising a packaged semiconductor chip, and printed circuit board comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2109334 2021-09-06
FR2109334A FR3126825A1 (en) 2021-09-06 2021-09-06 RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same

Publications (1)

Publication Number Publication Date
FR3126825A1 true FR3126825A1 (en) 2023-03-10

Family

ID=79270103

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2109334A Pending FR3126825A1 (en) 2021-09-06 2021-09-06 RF power amplifier integrated circuit comprising packaged semiconductor chip, and printed circuit board comprising same

Country Status (2)

Country Link
FR (1) FR3126825A1 (en)
WO (1) WO2023031774A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200366259A1 (en) * 2018-01-18 2020-11-19 Viasat, Inc. Modularized power amplifier devices and architectures
US20210126593A1 (en) * 2019-10-29 2021-04-29 Nxp Usa, Inc. Rf amplifiers with input-side fractional harmonic resonator circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209769A (en) * 1997-01-24 1998-08-07 Nec Eng Ltd Amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200366259A1 (en) * 2018-01-18 2020-11-19 Viasat, Inc. Modularized power amplifier devices and architectures
US20210126593A1 (en) * 2019-10-29 2021-04-29 Nxp Usa, Inc. Rf amplifiers with input-side fractional harmonic resonator circuits

Also Published As

Publication number Publication date
WO2023031774A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10141899B2 (en) Broadband radio frequency power amplifiers, and methods of manufacture thereof
US9692363B2 (en) RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9621115B1 (en) Amplifier devices with in-package transmission line combiner
TW201937845A (en) Multiple-path amplifier with series component along inverter between amplifier outputs
US20190356284A1 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
FR2916108A1 (en) HIGH FREQUENCY POWER AMPLIFIER
US20210175866A1 (en) Amplifiers and manufacture method thereof
US11444586B2 (en) RF amplifiers with input-side fractional harmonic resonator circuits
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
JP6341461B2 (en) Power amplifier
WO2023031774A1 (en) Rf power amplifier integrated circuit comprising a packaged semiconductor chip, and printed circuit board comprising same
US20210194434A1 (en) Wideband rf power splitters and amplifiers including wideband rf power splitters
US20230079916A1 (en) T-match topology with baseband termination
EP0156708B1 (en) Microwave transistor oscillator controlled by a variable capacitance
WO2022195437A1 (en) Baseband and rf bias circuit, and rf power amplifier circuit comprising same
EP0372643A1 (en) Integrated semiconductor circuit with a power amplifier stage for ultra-high frequency
US20230260935A1 (en) Transistor with integrated passive components
US20220399856A1 (en) Doherty amplifiers and amplifier modules with shunt inductor and capacitor circuit for improved carrier harmonic loading
US20230216452A1 (en) Power transistor devices and amplifiers with input-side harmonic termination circuits
WO2021165213A1 (en) Radiofrequency amplifier
JP2008187633A (en) Microwave apparatus

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230310

PLFP Fee payment

Year of fee payment: 3