FR3125916A1 - Procede de realisation de portions dielectriques laterales - Google Patents

Procede de realisation de portions dielectriques laterales Download PDF

Info

Publication number
FR3125916A1
FR3125916A1 FR2110483A FR2110483A FR3125916A1 FR 3125916 A1 FR3125916 A1 FR 3125916A1 FR 2110483 A FR2110483 A FR 2110483A FR 2110483 A FR2110483 A FR 2110483A FR 3125916 A1 FR3125916 A1 FR 3125916A1
Authority
FR
France
Prior art keywords
layer
dielectric material
etching
silicon oxide
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2110483A
Other languages
English (en)
Inventor
Nicolas Posseme
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2110483A priority Critical patent/FR3125916A1/fr
Publication of FR3125916A1 publication Critical patent/FR3125916A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)

Abstract

Procédé de réalisation d’une portion diélectrique contre un flanc (114) d’une structure (108, 110, 112) reposant sur un substrat (102, 104, 106), comprenant : - dépôt d’une couche de matériau diélectrique à base de SiC, et recouvrant ledit flanc ainsi qu’un sommet de la structure et une partie du substrat non recouverte par la structure ; - exposition de la couche de matériau diélectrique à un plasma comprenant du dioxygène et dirigé perpendiculairement à une face (107) du substrat sur laquelle repose la structure, transformant le matériau diélectrique exposé en portions (120) d’oxyde de silicium ; - gravure des portions d’oxyde de silicium ; et dans lequel les étapes d’exposition et de gravure sont éventuellement répétées jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure et ladite partie du substrat non recouverte par la structure, le matériau diélectrique restant formant la portion diélectrique. Figure pour l’abrégé : figure 2.

Description

PROCEDE DE REALISATION DE PORTIONS DIELECTRIQUES LATERALES
L’invention concerne la réalisation d’au moins une portion diélectrique latérale contre au moins un flanc d’une structure. L’invention s’applique avantageusement à la réalisation d’espaceurs de grille pour des transistors à effet de champ.
État de la technique antérieure
L’utilisation de substrat de type semi-conducteur sur isolant, notamment SOI (« Silicon On Insulator » en anglais »), pour réaliser des transistors à effet de champ permet, grâce à la faible épaisseur de la couche superficielle de semi-conducteur d’un tel substrat (épaisseur par exemple inférieure ou égale à 10 nm), de réaliser des transistors très performants. Cette faible épaisseur de la couche superficielle de semi-conducteur rend toutefois critiques certaines étapes de fabrication des transistors. Par exemple, la mise en œuvre d’une implantation ionique dans le semi-conducteur de cette couche peut le rendre amorphe, ce qui se traduira par la présence de défauts dans du semi-conducteur formé par épitaxie depuis ce semi-conducteur amorphe. Il est donc important de contrôler le mieux possible l’épaisseur de la couche superficielle, et notamment d’éviter toute réduction involontaire de celle-ci.
Une étape critique qu’il convient de maîtriser pour éviter toute consommation de semi-conducteur de la couche superficielle est la formation des espaceurs sur les parois latérales, ou flancs, de la grille des transistors. Les espaceurs d’un transistor sont généralement obtenus en réalisant tout d’abord un dépôt conforme, c’est-à-dire sous la forme d’une couche d’épaisseur sensiblement constante sur l’ensemble des parois sur lesquelles la couche est déposée, du ou des matériaux diélectriques des espaceurs. De manière classique, une couche de SiN est ainsi déposée pour la réalisation des espaceurs. Cette couche recouvre la grille, à la fois sur son sommet et contre ses flancs, et est également déposée à côté de celle-ci. Une première gravure anisotrope de la couche de SiN est ensuite réalisée, supprimant ainsi une grande partie des portions de cette couche se trouvant sur le sommet de la grille et à côté de celle-ci. Une étape de sur-gravure (« Overetch » en anglais) sélective vis-à-vis du semi-conducteur présent sous la grille est ensuite mise en œuvre pour achever la réalisation des espaceurs, c’est-à-dire supprimer complètement la portion de SiN recouvrant le sommet de la grille et celles se trouvant à côté des portions latérales de SiN recouvrant les flancs de la grille. Les portions de SiN restantes à l’issue de cette gravure sont celles disposées contre les parois latérales de la grille et qui forment les espaceurs.
La dernière étape de sur-gravure est critique. En effet, si cette étape est mise en œuvre pendant une durée trop longue, le semi-conducteur présent sous les espaceurs peut être en partie gravé. Au contraire, si cette étape est stoppée prématurément pour éviter tout risque de consommation du semi-conducteur se trouvant sous les espaceurs, des portions de SiN présentes au pied des espaceurs, appelées pieds de gravure, peuvent ne pas être gravées. Des jonctions moins abruptes à la base des espaceurs sont alors obtenues, ce qui est préjudiciable à la définition précise des dimensions critiques des transistors.
Le document FR 3 000 601 A1 propose un procédé pour améliorer le contrôle de la gravure de la couche de SiN grâce à une étape de modification, par implantation d’ions légers, d’une partie de l’épaisseur du SiN à supprimer, puis une gravure sélective du SiN ainsi modifié.
Les documents FR 3 076 068 A1 et FR 3 091 002 A1 proposent d’autres procédés pour améliorer le contrôle de la gravure d’une couche de SiN, faisant notamment appel à des solutions de gravure à base de SiCl4.
Parallèlement à l’amélioration de la gravure, il a été proposé de faire appel à d’autres matériaux que le SiN pour la réalisation des espaceurs, dans le but d’améliorer les performances des transistors. Ainsi, afin de réduire les capacités de couplage à travers les espaceurs, il est possible de réaliser ces espaceurs avec du SiCO ou du SiBCN, poreux ou non, dont la constante diélectrique est plus faible que celle du SiN. Par contre, la gravure de ces matériaux est également problématique car ils sont bien plus sensibles aux plasmas de gravure utilisés. Par exemple, l’utilisation d’un plasma de gravure de type CH3F/He/O2modifie ces matériaux, engendrant une augmentation de leur constante diélectrique et pouvant également conduire à un retrait de ces matériaux lors d’étapes ultérieures de nettoyage. En outre, les procédés de gravure améliorée indiqués ci-dessus ne sont pas adaptés à la gravure de tels matériaux.
Les problèmes énoncés ci-dessus sont rencontrés en particulier lors de la réalisation d’espaceurs de grille de transistors à effet de champ, notamment de type MOSFET, mais également dans tout procédé de réalisation de portions diélectriques latérales à base de SiC disposées contre des parois latérales de structures via une gravure d’au moins une couche de ce ou ces matériaux.
Un but de la présente invention est de proposer un procédé de réalisation d’au moins une portion diélectrique latérale à base de SiC contre au moins un flanc d’une structure reposant sur un substrat et ne présentant pas au moins une partie des inconvénients des procédés de gravure de l’art antérieur précédemment décrits, c’est-à-dire qui soit adapté à la réalisation d’une ou plusieurs portions latérales comprenant un matériau diélectrique à base de SiC tout en réduisant ou supprimant le risque de gravure non-volontaire du substrat lors de la réalisation de la ou des portions diélectriques latérales.
Pour cela, la présente invention propose un procédé de réalisation d’au moins une portion diélectrique contre au moins un flanc d’une structure reposant sur un substrat, comprenant au moins :
- dépôt d’au moins une couche de matériau diélectrique à base de SiC, et recouvrant ledit au moins un flanc de la structure ainsi qu’un sommet de la structure et une partie du substrat non recouverte par la structure ;
- exposition de la couche de matériau diélectrique à au moins un plasma comprenant du dioxygène et dirigé perpendiculairement à une face du substrat sur laquelle repose la structure, transformant une partie de la couche de matériau diélectrique en portions d’oxyde de silicium ;
- gravure des portions d’oxyde de silicium sélectivement vis-à-vis du matériau diélectrique restant ;
et dans lequel les étapes d’exposition et de gravure sont éventuellement répétées une ou plusieurs fois jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure et ladite partie du substrat non recouverte par la structure, le matériau diélectrique restant formant ladite au moins une portion diélectrique contre au moins un flanc de la structure.
Ce procédé propose la réalisation d’une ou plusieurs portions diélectriques latérales comprenant un matériau diélectrique à base de SiC contre un ou plusieurs flancs d’une structure reposant sur un substrat. Par rapport au procédé de gravure mettant en œuvre une sur-gravure, les étapes d’exposition de la couche de matériau diélectrique au plasma comprenant du dioxygène et de gravure des portions d’oxyde de semi-conducteur formées par la transformation du matériau diélectrique exposé au plasma permettent de mieux contrôler la gravure réalisée et de réduire de manière très importante le risque de gravure du substrat.
La structure peut comporter une grille d’un transistor à effet de champ, et, lorsque le matériau diélectrique recouvrant le sommet de la structure et ladite partie du substrat non recouverte par la structure est complètement supprimé, des portions restantes de la couche de matériau diélectrique peuvent former des espaceurs disposés contre plusieurs flancs de la grille.
Le matériau diélectrique à base de SiC peut correspondre à du SiCO et/ou du SiBCN.
L’exposition de la couche de matériau diélectrique au plasma comprenant du dioxygène peut être mise en œuvre telle que chacune des portions d’oxyde de silicium ait une épaisseur comprise entre 1 nm et 3 nm. Cela permet de faciliter le retrait ultérieur des portions d’oxyde de silicium.
La gravure des portions d’oxyde de silicium peut correspondre à une gravure humide mise en œuvre avec une solution à base d’acide fluorhydrique, et/ou à une gravure sèche mise en œuvre en exposant les portions d’oxyde de silicium à un plasma à base de NH3/NF3et en réalisant un recuit à une température supérieure à 100°C.
La couche de matériau diélectrique déposée peut avoir une épaisseur comprise entre 5 nm et 20 nm.
Le procédé peut comporter en outre, entre le dépôt de la couche de matériau diélectrique et l’exposition de la couche de matériau diélectrique au plasma comprenant du dioxygène, un dépôt d’une couche d’oxyde de silicium sur la couche de matériau diélectrique, et :
- l’exposition de la couche de matériau diélectrique au plasma comprenant du dioxygène peut supprimer des premières parties de la couche d’oxyde de silicium disposées sur la partie de la couche de matériau diélectrique transformée ensuite en portions d’oxyde de silicium ; et
- la gravure des portions d’oxyde de silicium peut supprimer également au moins une deuxième partie de la couche d’oxyde de silicium disposée contre le matériau diélectrique recouvrant ledit au moins un flanc de la structure ;
et, comme les étapes d’exposition et de gravure, l’étape de dépôt de la couche d’oxyde de silicium peut être éventuellement répétée une ou plusieurs fois jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure et ladite partie du substrat non recouverte par la structure.
La ou les deuxièmes parties de la couche d’oxyde de silicium forment dans ce cas une protection recouvrant la ou les parties de la couche de matériau diélectrique destinées à être conservées à l’issue du procédé et protégeant cette ou ces parties vis-à-vis de l’exposition au plasma comprenant du dioxygène. Cette configuration permet d’éviter toute gravure non souhaitée de la ou des portions diélectriques latérales destinées à être conservées.
L’épaisseur de la couche d’oxyde de silicium peut être comprise entre 1 nm et 3 nm.
Le procédé peut comporter en outre, entre le dépôt de la couche de matériau diélectrique et l’exposition de la couche de matériau diélectrique au plasma comprenant du dioxygène, une gravure d’une partie de l’épaisseur de la couche de matériau diélectrique, mise en œuvre avec une solution de gravure fluorocarbonnée et telle qu’une épaisseur restante de la partie de la couche de matériau diélectrique destinée à être transformée en portions d’oxyde de silicium soit comprise entre 1 nm et 3 nm. Ainsi, il est possible de supprimer une grande partie de l’épaisseur de la couche de matériau diélectrique, et de réserver les étapes d’exposition au plasma comprenant du dioxygène et de gravure des portions d’oxyde de silicium pour l’achèvement des portions diélectriques latérales.
De manière avantageuse, toutes les étapes du procédé peuvent être mises en œuvre dans un même équipement de gravure.
L’équipement de gravure peut correspondre à un réacteur de type RIE (« Reactive Ion Etching » en anglais).
La structure peut comporter à son sommet un masque dur, et la couche de matériau diélectrique déposée peut recouvrir le masque dur.
Le substrat peut comporter une couche de semi-conducteur sur laquelle repose la structure. Cette couche de semi-conducteur peut comporter du silicium et/ou du germanium.
Le substrat peut être de type semi-conducteur sur isolant et peut comporter une couche diélectrique enterrée disposée entre une couche support et la couche de semi-conducteur.
Dans l’ensemble du document, le terme « sur » est utilisé sans distinction de l’orientation dans l’espace de l’élément auquel ce rapporte ce terme. Par exemple, dans la caractéristique « sur une face du substrat », cette face du substrat n’est pas nécessairement orientée vers le haut mais peut correspondre à une face orientée selon n’importe quelle direction. En outre, la disposition d’un premier élément sur un deuxième élément doit être comprise comme pouvant correspondre à la disposition du premier élément directement contre le deuxième élément, sans aucun élément intermédiaire entre les premier et deuxième éléments, ou bien comme pouvant correspondre à la disposition du premier élément sur le deuxième élément avec un ou plusieurs éléments intermédiaires disposés entre les premier et deuxième éléments.
La présente invention sera mieux comprise à la lecture de la description d’exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
, et
représentent les étapes d’un procédé de réalisation d’au moins une portion diélectrique contre au moins un flanc d’une structure reposant sur un substrat, objet de la présente invention, selon un premier mode de réalisation ;
, et
représentent une partie des étapes d’un procédé de réalisation d’au moins une portion diélectrique contre au moins un flanc d’une structure reposant sur un substrat, objet de la présente invention, selon un deuxième mode de réalisation.
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n’étant pas exclusives les unes des autres et peuvent se combiner entre elles.
E xposé détaillé de modes de réalisation particuliers
Un procédé de réalisation d’au moins une portion diélectrique contre au moins un flanc d’une structure reposant sur un substrat, selon un premier mode de réalisation, est décrit ci-dessous en lien avec les figures 1 à 4.
Dans l’exemple de réalisation décrit ci-dessous, la structure contre laquelle des portions diélectriques sont réalisées comporte une grille d’un transistor à effet de champ, ici de type MOSFET, et les portions diélectriques réalisées forment des espaceurs disposés contre plusieurs flancs de cette grille.
Le substrat sur lequel repose la structure correspond ici à un substrat de type semi-conducteur sur isolant. Ce substrat comporte une couche support 102 correspondant par exemple à une couche épaisse (par exemple de plusieurs centaines de microns) de semi-conducteur, ici de silicium. Le substrat comporte également une couche diélectrique enterrée 104, ou BOX (« Buried Oxide » en anglais) correspondant ici à une couche de SiO2. Le substrat comporte également une couche superficielle 106 (épaisseur par exemple inférieure ou égale à 10 nm) de semi-conducteur, par exemple de SiGe ou de silicium ou de germanium. La couche diélectrique enterrée 104 est disposée entre la couche support 102 et la couche superficielle 106.
Bien que cela ne soit pas visible sur la , des régions différemment dopées les unes par rapport aux autres sont formées dans la couche superficielle 106. Dans l’exemple de réalisation décrit ici où la structure comporte la grille d’un transistor à effet de champ, des régions de canal, de source et de drain sont formées au sein de la couche superficielle 106, la grille recouvrant la région de canal qui est disposée entre les régions de source et de drain.
La grille, qui repose sur une face supérieure 107 de la couche superficielle 106, comporte un diélectrique de grille 108 comprenant avantageusement un matériau diélectrique dit « high-k », c’est-à-dire dont la constante diélectrique est supérieure à celle du SiO2, comme par exemple du HfO2, du ZrO2, du TiO2ou de l’Al2O3. La grille comporte également une portion 110 de matériau électriquement conducteur, par exemple du silicium polycristallin dopé.
Outre cette grille, la structure contre laquelle des portions diélectriques sont destinées à être réalisées comporte également, à son sommet, un masque dur 112 comprenant par exemple du TiN.
La structure comporte des flancs 114, ou parois latérales, contre lesquels des portions diélectriques destinées à former des espaceurs vont être réalisées. Sur les figures 1 à 4, deux des flancs 114 de la structure sont visibles.
Dans l’exemple décrit ici, toutes les étapes servant à la réalisation des portions diélectriques contre les flancs 114 sont mises en œuvre au sein d’un même équipement de dépôt et de gravure, par exemple un réacteur RIE.
Pour réaliser les portions diélectriques contre les flancs 114, une couche 116 de matériau diélectrique à base de SiC est tout d’abord déposée en recouvrant la structure, c’est-à-dire en recouvrant à la fois ses flancs 114 et son sommet (formé par une face supérieure du masque dur 112), ainsi qu’une partie du substrat non recouverte par la structure (c’est-à-dire les parties de la face supérieure 107 de la couche superficielle 106 se trouvant autour de la structure). Un tel dépôt de la couche 116 correspond à un dépôt conforme, c’est-à-dire que la couche 116 a une épaisseur sensiblement constante sur chacune des surfaces sur lesquelles elle est déposée, par exemple par ALD (dépôt de couche atomique, ou « Atomic Layer Deposition » en anglais).
Le matériau diélectrique de la couche 116 correspond par exemple à du SiCO ou du SiBCN. L’épaisseur de la couche 116 est par exemple comprise entre 5 nm et 20 nm.
Dans l’exemple décrit ici, une seule couche 116 est déposée puis utilisée pour réaliser les portions diélectriques contre les flancs 114. En variante, il est possible que plusieurs couches de matériau diélectrique soient successivement déposées et utilisées pour réaliser les portions diélectriques contre les flancs 114.
La couche 116 est ensuite exposée à au moins un plasma comprenant du dioxygène. Sur la , ce plasma est représenté symboliquement par des flèches désignées par la référence 118. Ce plasma est dirigé perpendiculairement à la face 107 sur laquelle repose la structure, c’est-à-dire perpendiculairement au plan (X,Y) sur la . Cette exposition de la couche 116 au plasma correspond à un bombardement ionique obtenu en soumettant le plasma à une tension de polarisation par exemple comprise entre 50 V et 200 V, et de préférence comprise entre 100 V et 150 V. La puissance du générateur de ce plasma est par exemple comprise entre 100 W et 1000 W, et de préférence égale à environ 400 W. La pression de la chambre dans laquelle cette exposition est réalisée est faible et par exemple comprise entre 1mTorr, ou 133 mPa, et 50 mTorr, de préférence comprise entre 2 mTorr et 10 mTorr, et typiquement égale à 5 mTorr. Le flux de gaz servant à la génération de ce plasma est par exemple compris entre 50 sccm, ou 8,3.10-7m3/s en conditions standards de température et de pression, et 500 sccm, et de préférence égal à 200 sccm.
L’exposition de la couche 116 à ce plasma modifie de manière isotrope le matériau diélectrique de la couche 116, et transforme ainsi une partie de la couche 116 en portions 120 d’oxyde de silicium. Etant donné le caractère isotrope de cette exposition, les parties de la couche 116 transformées en portions 120 correspondent à celles présentant des surfaces qui ne sont pas parallèles à la direction du plasma, c’est-à-dire ici les parties de la couche 116 se trouvant au sommet de la structure, ou au-dessus de la face supérieure du masque dur 112, et sur les parties du substrat localisées à côté de la structure, qui ont ici des surfaces perpendiculaires à la direction du plasma. Le matériau diélectrique des parties de la couche 116 localisées contre les flancs 114 n’est pas affecté par cette étape d’exposition au plasma, et n’est donc pas transformé en oxyde de silicium. En outre, les paramètres de mise en œuvre de cette exposition de la couche tels que l’énergie des ions du plasma utilisé pour cette exposition, qui va influer sur la profondeur atteinte par ces ions, la dose d’ions et la durée de mise en œuvre sont avantageusement tels que chacune des portions 120 ait une épaisseur comprise entre 1 nm et 3 nm.
Les portions 120 sont ensuite gravées sélectivement vis-à-vis du matériau diélectrique restant de la couche 116, voire des éventuels autres matériaux présents sur le substrat et susceptibles d’être gravés par cette étape (voir ). La gravure des portions 120 peut correspondre à une gravure humide mise en œuvre avec une solution à base d’acide fluorhydrique dont la concentration est par exemple comprise entre 0,1 % et 5 %, et de préférence égale à 1 %, et dont la durée est par exemple de quelques dizaines de secondes, c’est-à-dire comprise entre 10 secondes et 1 minutes.
Cette gravure des portions 120 peut également correspondre à une gravure sèche mise en œuvre en exposant les portions 120 à un plasma à base de NH3/NF3et en réalisant un recuit à une température supérieure à 100°C. Au cours d’une telle gravure, le matériau des portions 120 est transformé en sels qui sont ensuite sublimés par le recuit ultérieur. L’exposition des portions 120 au plasma est par exemple mise en œuvre pendant une durée comprise entre 1 seconde et 10 minutes, à une température comprise entre 10°C et 50°C, et à une pression comprise entre 1 mTorr et 10 Torr. Le recuit réalisant la sublimation des sels est par exemple mis en œuvre pendant une durée de plusieurs dizaines de secondes (entre 10 secondes et 1 minute). Selon un exemple de réalisation, il est possible de former le plasma avec un flux de NF3égal à 50 sccm et un flux de NH3égal à 300 sccm, à une température égale à 30°C et une durée de 45 secondes, le recuit étant ensuite mis en œuvre à une température de 180°C pendant une durée de 60 secondes. Les principes de mise en œuvre d’une telle gravure sèche sont détaillés dans le document de H. Nishini et al., « Damage‐free selective etching of Si native oxides using NH3/NF3and SF6/H2O down‐flow etching », Journal of Applied Physics 74, 1345 (1993).
Dans l’exemple de réalisation décrit ici, à l’issue de cette gravure des portions 120, il reste encore du matériau diélectrique de la couche 116 au sommet de la structure et sur les parties du substrat localisées à côté de la structure. Les étapes d’exposition au plasma et de gravure des portions d’oxyde de silicium formées par l’exposition au plasma sont répétées une ou plusieurs fois (en fonction de l’épaisseur restante de la couche 116) jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure et les parties du substrat non recouvertes par la structure.
A l’issue de ces étapes, le matériau diélectrique restant forme des portions diélectriques 122 recouvrant les flancs 114 de la structure, c’est-à-dire ici des espaceurs diélectriques formés contre les flancs 114 de la grille.
En variante du premier mode de réalisation décrit ci-dessus, il est possible de mettre en œuvre, entre le dépôt de la couche 116 et l’exposition de la couche 116 au plasma comprenant du dioxygène, une gravure d’une partie de l’épaisseur de la couche 116 avec une solution de gravure fluorocarbonnée et telle qu’une épaisseur restante de la partie de la couche 116 destinée à être transformée en portions d’oxyde de silicium soit comprise entre 1 nm et 3 nm. Cette variante permet de graver dans un premier temps la majeure partie de l’épaisseur du matériau de la couche 116 à supprimer, sans endommager les matériaux se trouvant sous la couche 116, puis d’achever la suppression de ce matériau par les étapes d’exposition et de gravure précédemment décrites. Cela permet de réduire le nombre de répétitions des étapes d’exposition et de gravure, ce qui représente un gain de temps.
Dans le premier mode de réalisation décrit précédemment, il est possible que la répétition des étapes d’exposition de la couche 116 au plasma de dioxygène et de gravure des portions 120 vienne tout de même réduire l’épaisseur des parties de la couche 116 recouvrant les flancs 114, et donc l’épaisseur des portions diélectriques 122 obtenues au final, du fait qu’une faible partie du matériau diélectrique recouvrant les flancs 114 peut tout de même être transformée en oxyde de silicium et ensuite gravée. La variante du premier mode de réalisation précédemment décrite permet de limiter cette éventuelle gravure non souhaitée du matériau diélectrique de la couche 116 recouvrant les flancs 114 du fait que le nombre de répétitions de ces étapes est limité.
Un procédé de réalisation d’au moins une portion diélectrique contre au moins un flanc d’une structure reposant sur un substrat, selon un deuxième mode de réalisation, est décrit ci-dessous.
Comme dans le premier mode de réalisation, la couche 116 est tout d’abord réalisée. A ce stade du procédé, la configuration obtenue correspond à celle représentée sur la .
Une couche 124 d’oxyde de silicium est ensuite déposée sur la couche 116 (voir ). Comme pour la couche 116, ce dépôt de la couche 124 correspond à un dépôt conforme, c’est-à-dire que la couche 124 a une épaisseur sensiblement constante sur chacune des surfaces sur lesquelles elle est déposée, par exemple mis en œuvre dans le réacteur de gravure dans lequel les autres étapes sont mises en œuvre. Un tel dépôt est par exemple obtenu en utilisant un flux de SiCl4ou de SiF4dont le débit massique est par exemple compris entre 1 sccm et 5 sccm et mélangé avec un flux d’O2dont le débit massique est par exemple compris entre 10 sccm et 200 sccm (et avec optionnellement un flux d’argon dont le débit massique est par exemple compris entre 50 sccm et 1000 sccm). La puissance du générateur utilisé pour ce dépôt est par exemple inférieure à 2000 W, et une tension de polarisation par exemple comprise entre 50 V et 200 V peut être appliquée. En outre, ce dépôt de la couche 124 peut être réalisé à une pression comprise entre 5 mTorr et 100 mTorr, à une température comprise entre 10°C et 100°C, pendant une durée de quelques secondes. L’épaisseur de la couche 124 réalisée est par exemple comprise entre 1 nm et 3 nm, et est choisie de préférence égale à l’épaisseur des portions 120 qui seront formées ultérieurement.
L’exposition de la couche 116 au plasma comprenant du dioxygène précédemment décrite pour le premier mode de réalisation est ensuite mise en œuvre. La mise en œuvre de cette étape va consommer des premières parties de la couche 124 recevant ce plasma, c’est-à-dire celles recouvrant les parties de la couche 116 qui vont être transformées en portions 120, mais laisser intactes des deuxièmes parties 126 de la couche 124 qui servent à protéger les parties de la couche 116 recouvrant les flancs 114 et qui sont destinées à être conservées intactes.
Une fois les premières parties de la couche 124 consommées, les parties de la couche 116 exposées au plasma sont transformées en portions 120, comme dans le premier mode de réalisation. La configuration obtenue à ce stade du procédé est représentée sur la .
La gravure sélective des portions d’oxyde de silicium est ensuite mise en œuvre comme dans le premier mode de réalisation. La mise en œuvre de cette gravure permet de supprimer les portions 120 mais également les deuxièmes parties 126 de la couche 124 qui sont disposées contre le matériau diélectrique recouvrant les flancs 124.
Les étapes de dépôt de la couche 124, d’exposition au plasma et de gravure de l’oxyde de silicium sont répétées une ou plusieurs fois jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure et les parties du substrat non recouvertes par la structure.
La variante précédemment décrite pour le premier mode de réalisation, dans laquelle une gravure d’une partie de l’épaisseur de la couche 116 avec une solution de gravure fluorocarbonnée est réalisée entre le dépôt de la couche 116 et l’exposition de la couche 116 au plasma comprenant du dioxygène, peut également s’appliquer au deuxième mode de réalisation décrit ci-dessus.
De plus, comme dans le premier mode de réalisation, toutes les étapes servant à la réalisation des portions diélectriques 122 contre les flancs 114, y compris le dépôt de la couche 124 d’oxyde de silicium, peuvent être mises en œuvre dans un même équipement de dépôt et de gravure.
Dans les modes de réalisation précédemment décrits, la réalisation des portions diélectriques 124 correspond à une réalisation d’espaceurs latéraux de grille pour un transistor à effet de champ. Ce procédé peut s’appliquer à tout type de transistor nécessitant la présence d’espaceurs, comme par exemple les transistors FinFET. Plus généralement, ce procédé peut s’appliquer à d’autres types de dispositifs, comme par exemple des microLEDs, ou bien encore à toute structure comprenant un ou plusieurs flancs destinés à être recouverts d’au moins une portion diélectrique.

Claims (14)

  1. Procédé de réalisation d’au moins une portion diélectrique (122) contre au moins un flanc (114) d’une structure (108, 110, 112) reposant sur un substrat (102, 104, 106), comprenant au moins :
    - dépôt d’au moins une couche (116) de matériau diélectrique à base de SiC, et recouvrant ledit au moins un flanc (114) de la structure (108, 110, 112) ainsi qu’un sommet de la structure (108, 110, 112) et une partie du substrat (102, 104, 106) non recouverte par la structure (108, 110, 112) ;
    - exposition de la couche (116) de matériau diélectrique à au moins un plasma comprenant du dioxygène et dirigé perpendiculairement à une face (107) du substrat (102, 104, 106) sur laquelle repose la structure (108, 110, 112), transformant une partie de la couche (116) de matériau diélectrique en portions (120) d’oxyde de silicium ;
    - gravure des portions (120) d’oxyde de silicium sélectivement vis-à-vis du matériau diélectrique restant ;
    et dans lequel les étapes d’exposition et de gravure sont éventuellement répétées une ou plusieurs fois jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure (108, 110, 112) et ladite partie du substrat (102, 104, 106) non recouverte par la structure (108, 110, 112), le matériau diélectrique restant formant ladite au moins une portion diélectrique (122) contre au moins un flanc (114) de la structure (108, 110, 112).
  2. Procédé selon la revendication 1, dans lequel la structure (108, 110, 112) comporte une grille (108, 110) d’un transistor à effet de champ, et dans lequel, lorsque le matériau diélectrique recouvrant le sommet de la structure (108, 110, 112) et ladite partie du substrat (102, 104, 106) non recouverte par la structure (108, 110, 112)est complètement supprimé, des portions restantes (122) de la couche de matériau diélectrique forment des espaceurs disposés contre plusieurs flancs (114) de la grille (108, 110).
  3. Procédé selon l’une des revendications précédentes, dans lequel le matériau diélectrique à base de SiC correspond à du SiCO et/ou du SiBCN.
  4. Procédé selon l’une des revendications précédentes, dans lequel l’exposition de la couche (116) de matériau diélectrique au plasma comprenant du dioxygène est mise en œuvre telle que chacune des portions (120) d’oxyde de silicium ait une épaisseur comprise entre 1 nm et 3 nm.
  5. Procédé selon l’une des revendications précédentes, dans lequel la gravure des portions (120) d’oxyde de silicium correspond à une gravure humide mise en œuvre avec une solution à base d’acide fluorhydrique, et/ou à une gravure sèche mise en œuvre en exposant les portions (120) d’oxyde de silicium à un plasma à base de NH3/NF3et en réalisant un recuit à une température supérieure à 100°C.
  6. Procédé selon l’une des revendications précédentes, dans lequel la couche (116) de matériau diélectrique déposée a une épaisseur comprise entre 5 nm et 20 nm.
  7. Procédé selon l’une des revendications précédentes, comportant en outre, entre le dépôt de la couche (116) de matériau diélectrique et l’exposition de la couche (116) de matériau diélectrique au plasma comprenant du dioxygène, un dépôt d’une couche (124) d’oxyde de silicium sur la couche (116) de matériau diélectrique, et dans lequel :
    - l’exposition de la couche (116) de matériau diélectrique au plasma comprenant du dioxygène supprime des premières parties de la couche (124) d’oxyde de silicium disposées sur la partie de la couche (116) de matériau diélectrique transformée ensuite en portions (120) d’oxyde de silicium ; et
    - la gravure des portions (120) d’oxyde de silicium supprime également au moins une deuxième partie de la couche (124) d’oxyde de silicium disposée contre le matériau diélectrique recouvrant ledit au moins un flanc (114) de la structure (108, 110, 112) ;
    et dans lequel, comme les étapes d’exposition et de gravure, l’étape de dépôt de la couche (124) d’oxyde de silicium est éventuellement répétée une ou plusieurs fois jusqu’à la suppression complète du matériau diélectrique recouvrant le sommet de la structure (108, 110, 112) et ladite partie du substrat (102, 104, 106) non recouverte par la structure (108, 110, 112).
  8. Procédé selon la revendication 7, dans lequel l’épaisseur de la couche (124) d’oxyde de silicium est comprise entre 1 nm et 3 nm.
  9. Procédé selon l’une des revendications précédentes, comportant en outre, entre le dépôt de la couche (116) de matériau diélectrique et l’exposition de la couche (116) de matériau diélectrique au plasma comprenant du dioxygène, une gravure d’une partie de l’épaisseur de la couche (116) de matériau diélectrique, mise en œuvre avec une solution de gravure fluorocarbonnée et telle qu’une épaisseur restante de la partie de la couche (116) de matériau diélectrique destinée à être transformée en portions (120) d’oxyde de silicium soit comprise entre 1 nm et 3 nm.
  10. Procédé selon l’une des revendications précédentes, dans lequel toutes les étapes du procédé sont mises en œuvre dans un même équipement de gravure.
  11. Procédé selon la revendication 10, dans lequel l’équipement de gravure correspond à un réacteur de type RIE.
  12. Procédé selon l’une des revendications précédentes, dans lequel la structure (108, 110, 112) comporte à son sommet un masque dur (112), et dans lequel la couche (116) de matériau diélectrique déposée recouvre le masque dur (112).
  13. Procédé selon l’une des revendications précédentes, dans lequel le substrat (102, 104, 106) comporte une couche de semi-conducteur (106) sur laquelle repose la structure (108, 110, 112).
  14. Procédé selon la revendication 13, dans lequel le substrat (102, 104, 106) est de type semi-conducteur sur isolant et comporte une couche diélectrique enterrée (104) disposée entre une couche support (102) et la couche de semi-conducteur (106).
FR2110483A 2021-10-04 2021-10-04 Procede de realisation de portions dielectriques laterales Pending FR3125916A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2110483A FR3125916A1 (fr) 2021-10-04 2021-10-04 Procede de realisation de portions dielectriques laterales

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2110483A FR3125916A1 (fr) 2021-10-04 2021-10-04 Procede de realisation de portions dielectriques laterales
FR2110483 2021-10-04

Publications (1)

Publication Number Publication Date
FR3125916A1 true FR3125916A1 (fr) 2023-02-03

Family

ID=80448313

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2110483A Pending FR3125916A1 (fr) 2021-10-04 2021-10-04 Procede de realisation de portions dielectriques laterales

Country Status (1)

Country Link
FR (1) FR3125916A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3000601A1 (fr) 2012-12-28 2014-07-04 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US20160372331A1 (en) * 2015-06-19 2016-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for forming spacers for a transistor gate
US20170221767A1 (en) * 2016-02-02 2017-08-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a dopant transistor located vertically on the gate
US20170338157A1 (en) * 2016-05-20 2017-11-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing on the same transistors substrate having different characteristics
FR3076068A1 (fr) 2017-12-27 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d'une couche dielectrique tridimensionnelle
FR3091002A1 (fr) 2018-12-20 2020-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de gravure d’une couche diélectrique tridimensionnelle

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3000601A1 (fr) 2012-12-28 2014-07-04 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US20160372331A1 (en) * 2015-06-19 2016-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for forming spacers for a transistor gate
US20170221767A1 (en) * 2016-02-02 2017-08-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a dopant transistor located vertically on the gate
US20170338157A1 (en) * 2016-05-20 2017-11-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing on the same transistors substrate having different characteristics
FR3076068A1 (fr) 2017-12-27 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d'une couche dielectrique tridimensionnelle
FR3091002A1 (fr) 2018-12-20 2020-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de gravure d’une couche diélectrique tridimensionnelle

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. NISHINI ET AL.: "Damage-free selective etching of Si native oxides using NH /NF and SF /H 0 down-flow etching", JOURNAL OF APPLIED PHYSICS, vol. 74, 1993, pages 1345

Similar Documents

Publication Publication Date Title
EP2975645B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP2876677B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
FR3060840A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
EP3144973B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
FR3013503A1 (fr) Procede de gravure selective d’un masque dispose sur un substrat silicie
EP2750170A1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3107125B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3174092B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3506336B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
FR3025938A1 (fr) Realisation d'espaceurs au niveau de flancs d'une grille de transistor
EP3246953B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
EP3261124B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3246948B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
EP3107118B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3671814B1 (fr) Procédé de gravure d'une couche diélectrique
EP2975634B1 (fr) Procédé de formation d'ouvertures de contact pour un transistor
EP3671815B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
FR3125916A1 (fr) Procede de realisation de portions dielectriques laterales
EP4053883B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP4053884B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP3107124B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230203

RX Complete rejection

Effective date: 20230710