FR3123169A1 - Impedance matching network - Google Patents

Impedance matching network Download PDF

Info

Publication number
FR3123169A1
FR3123169A1 FR2105328A FR2105328A FR3123169A1 FR 3123169 A1 FR3123169 A1 FR 3123169A1 FR 2105328 A FR2105328 A FR 2105328A FR 2105328 A FR2105328 A FR 2105328A FR 3123169 A1 FR3123169 A1 FR 3123169A1
Authority
FR
France
Prior art keywords
circuit
chip
reception
transmission
frequency band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2105328A
Other languages
French (fr)
Inventor
Emmanuel Picard
Guillaume Blamon
Christophe Boyavalle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR2105328A priority Critical patent/FR3123169A1/en
Priority to CN202221221769.2U priority patent/CN219247834U/en
Publication of FR3123169A1 publication Critical patent/FR3123169A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

Réseau d'adaptation d'impédance La présente description concerne une puce électronique (200) comportant un réseau d'adaptation d'impédance comprenant un premier circuit de transmission et un premier circuit de réception de signaux dont la fréquence est comprise dans une première bande de fréquences, et un deuxième circuit de transmission et un deuxième circuit de réception de signaux dont la fréquence est comprise dans une deuxième bande de fréquences différente de la première bande de fréquences, dans lequel : - le premier circuit d'émission et le deuxième circuit de réception sont disposés spatialement côte à côte ; et - le deuxième circuit d'émission et le premier circuit de réception sont disposés spatialement côte à côte. Figure pour l'abrégé : Fig. 3Impedance matching network The present description relates to an electronic chip (200) comprising an impedance matching network comprising a first circuit for transmitting and a first circuit for receiving signals whose frequency is included in a first band of frequencies, and a second circuit for transmitting and a second circuit for receiving signals whose frequency is included in a second band of frequencies different from the first band of frequencies, in which: - the first circuit for transmitting and the second circuit for reception are spatially arranged side by side; and - the second transmission circuit and the first reception circuit are spatially arranged side by side. Figure for the abstract: Fig. 3

Description

Réseau d'adaptation d'impédanceImpedance matching network

La présente description concerne de façon générale les systèmes et dispositifs électroniques, et plus particulièrement, les systèmes et dispositifs électroniques adaptés à transmettre des signaux. La description concerne de façon plus particulière la réalisation d'un réseau d'adaptation d'impédance.The present description relates generally to electronic systems and devices, and more particularly, to electronic systems and devices suitable for transmitting signals. The description relates more particularly to the production of an impedance matching network.

La transmission de signaux entre plusieurs systèmes ou dispositifs électroniques est un enjeu important de l'industrie, notamment dans le domaine de l'internet des objets (IoT, Internet of Things). La transmission se doit d'être de plus en plus fiable, même avec des systèmes et des dispositifs de plus en plus petits.The transmission of signals between several systems or electronic devices is an important issue in the industry, particularly in the field of the Internet of Things (IoT, Internet of Things). Transmission needs to be increasingly reliable, even with ever smaller systems and devices.

Il serait souhaitable de pouvoir améliorer, au moins en partie, certains aspects des systèmes de transmission de signaux électriques.It would be desirable to be able to improve, at least in part, certain aspects of electrical signal transmission systems.

Il existe un besoin pour des systèmes de transmission de signaux électriques plus compacts et plus petits.There is a need for more compact and smaller electrical signal transmission systems.

Il existe un besoin pour des systèmes de transmission de signaux électriques plus fiables.There is a need for more reliable electrical signal transmission systems.

Il existe un besoin pour des systèmes de transmission de signaux électriques comprenant un réseau d'adaptation d'impédance plus compacts et plus petits.There is a need for electrical signal transmission systems comprising a more compact and smaller impedance matching network.

Un mode de réalisation pallie tout ou partie des inconvénients des systèmes de transmission de signaux électriques connus.One embodiment overcomes all or part of the drawbacks of known electrical signal transmission systems.

Un mode de réalisation prévoit une puce comprenant un réseau d'adaptation d'impédance plus compact et plus petit.One embodiment provides a chip comprising a more compact and smaller impedance matching network.

Un mode de réalisation prévoit une puce électronique comportant un réseau d'adaptation d'impédance comprenant un premier circuit de transmission et un premier circuit de réception de signaux dont la fréquence est comprise dans une première bande de fréquences, et un deuxième circuit de transmission et un deuxième circuit de réception de signaux dont la fréquence est comprise dans une deuxième bande de fréquences différente de la première bande de fréquences, dans lequel :
- le premier circuit d'émission et le deuxième circuit de réception sont disposés spatialement côte à côte ; et
- le deuxième circuit d'émission et le premier circuit de réception sont disposés spatialement côte à côte.One embodiment provides an electronic chip comprising an impedance matching network comprising a first circuit for transmitting and a first circuit for receiving signals whose frequency is included in a first frequency band, and a second circuit for transmitting and a second circuit for receiving signals whose frequency is included in a second frequency band different from the first frequency band, in which:
- the first transmission circuit and the second reception circuit are spatially arranged side by side; and
- The second transmission circuit and the first reception circuit are spatially arranged side by side.

Selon un mode de réalisation, le premier circuit de transmission et le deuxième circuit de réception sont disposés dans une première partie de la puce, et
le deuxième circuit de transmission et le premier circuit de réception sont disposés dans une deuxième partie de la puce non contigüe à ladite première partie.According to one embodiment, the first transmission circuit and the second reception circuit are arranged in a first part of the chip, and
the second transmission circuit and the first reception circuit are arranged in a second part of the chip not contiguous to said first part.

Selon un mode de réalisation, la puce comprend une carte de circuit imprimé composée d'au moins quatre niveaux de métallisations, dans lequel sont formés des composants inductifs des premier et deuxième circuits de transmission, et des premier et deuxième circuits de réception.According to one embodiment, the chip comprises a printed circuit board composed of at least four levels of metallizations, in which are formed inductive components of the first and second transmission circuits, and of the first and second reception circuits.

Selon un mode de réalisation, la puce comprend un premier dispositif comportant des premiers composants capacitifs du premier circuit de transmission et du deuxième circuit de réception, et
un deuxième dispositif comportant des deuxièmes composants capacitifs du deuxième circuit de transmission et du premier circuit de réception.According to one embodiment, the chip comprises a first device comprising first capacitive components of the first transmission circuit and of the second reception circuit, and
a second device comprising second capacitive components of the second transmission circuit and of the first reception circuit.

Selon un mode de réalisation, les premier et deuxième dispositifs sont montés sur ladite carte de circuit imprimé.According to one embodiment, the first and second devices are mounted on said printed circuit board.

Selon un mode de réalisation, ladite carte de circuit imprimé est en une résine de type résine triazine bismaléimide (BT, Bismaleimide-Triazine resin).According to one embodiment, said printed circuit board is made of a resin of the bismaleimide triazine resin type (BT, Bismaleimide-Triazine resin).

Selon un mode de réalisation, la première bande de fréquences s'étend entre 660 et 950 MHz.According to one embodiment, the first frequency band extends between 660 and 950 MHz.

Selon un mode de réalisation, la deuxième bande de fréquences s'étend entre 1650 et 2050 MHz.According to one embodiment, the second frequency band extends between 1650 and 2050 MHz.

Selon un mode de réalisation, ledit réseau d'adaptation d'impédance comprend, en outre, un premier amplificateur de puissance adapté aux signaux dont la fréquence est comprise dans la première bande de fréquences, et un deuxième amplificateur de puissance adapté aux signaux dont la fréquence est comprise dans la deuxième bande de fréquences.According to one embodiment, said impedance matching network further comprises a first power amplifier adapted to the signals whose frequency is included in the first frequency band, and a second power amplifier adapted to the signals whose frequency is included in the second frequency band.

Selon un mode de réalisation, lesdits premier et deuxième amplificateurs de puissance sont disposés dans un troisième dispositif monté sur ladite carte de circuit imprimé.According to one embodiment, said first and second power amplifiers are arranged in a third device mounted on said printed circuit board.

Selon un mode de réalisation, ledit réseau d'adaptation d'impédance comprend, en outre, une antenne d'émission et de réception de signaux dont la fréquence est comprise au moins dans la première bande de fréquences et au moins dans la deuxième bande de fréquences.According to one embodiment, said impedance matching network further comprises an antenna for transmitting and receiving signals whose frequency is included at least in the first frequency band and at least in the second frequency band. frequencies.

Selon un mode de réalisation, ledit réseau d'adaptation d'impédance comprend, en outre, un circuit d'aiguillage des signaux reçus ou émis par ladite antenne.According to one embodiment, said impedance matching network further comprises a circuit for routing signals received or transmitted by said antenna.

Selon un mode de réalisation, ledit circuit d'aiguillage est disposé dans un quatrième dispositif monté sur ladite carte de circuit imprimé.According to one embodiment, said switching circuit is arranged in a fourth device mounted on said printed circuit board.

Selon un mode de réalisation, ledit quatrième dispositif comprend un substrat de type isolant sur semiconducteur.According to one embodiment, said fourth device comprises an insulator-on-semiconductor type substrate.

Un autre mode de réalisation prévoit un système électronique comprenant une puce électronique décrit précédemment.Another embodiment provides an electronic system comprising an electronic chip described above.

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :These characteristics and advantages, as well as others, will be set out in detail in the following description of particular embodiments given on a non-limiting basis in relation to the attached figures, among which:

la représente, schématiquement et sous forme de blocs, un mode de réalisation d'un réseau d'adaptation d'impédance ;the represents, schematically and in the form of blocks, an embodiment of an impedance matching network;

la représente, schématiquement et sous forme de blocs, une vue en coupe d'une puce comprenant le mode de réalisation de la ;the represents, schematically and in the form of blocks, a sectional view of a chip comprising the embodiment of the ;

la représente, schématiquement et sous forme de blocs, une vue de dessus de la puce de la ; etthe represents, schematically and in the form of blocks, a top view of the chip of the ; and

la représente, schématiquement et sous forme de blocs, une vue de dessous de la puce de la .the represents, schematically and in the form of blocks, a bottom view of the chip of the .

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.The same elements have been designated by the same references in the various figures. In particular, the structural and/or functional elements common to the various embodiments may have the same references and may have identical structural, dimensional and material properties.

Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, le fonctionnement d'un réseau d'adaptation d'impédance n'est pas décrit ici. En effet, les modes de réalisation décrits sont compatibles avec les modes de fonctionnement des réseaux d'adaptation d'impédance déjà existants.For the sake of clarity, only the steps and elements useful for understanding the embodiments described have been represented and are detailed. In particular, the operation of an impedance matching network is not described here. Indeed, the embodiments described are compatible with the modes of operation of already existing impedance matching networks.

Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.Unless otherwise specified, when reference is made to two elements connected together, this means directly connected without intermediate elements other than conductors, and when reference is made to two elements connected (in English "coupled") between them, this means that these two elements can be connected or be linked through one or more other elements.

Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.In the following description, when referring to absolute position qualifiers, such as "front", "rear", "up", "down", "left", "right", etc., or relative, such as the terms "above", "below", "upper", "lower", etc., or to qualifiers of orientation, such as the terms "horizontal", "vertical", etc., it reference is made unless otherwise specified to the orientation of the figures.

Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.Unless specified otherwise, the expressions “about”, “approximately”, “substantially”, and “of the order of” mean to within 10%, preferably within 5%.

La est une représentation schématique et sous forme de blocs d'un mode de réalisation d'un réseau d'adaptation d'impédance 100.The is a schematic and block representation of one embodiment of a transimpedance matching network 100.

Un réseau d'adaptation d'impédance du type du réseau 100 est un circuit adapté à émettre et à recevoir des signaux électriques représentant des données, et adapté à ajuster l'impédance de ces signaux pour leur permettre d'être utilisés par un dispositif électronique ou par un dispositif de transmission de signaux.An impedance matching network of the type of network 100 is a circuit adapted to transmit and receive electrical signals representing data, and adapted to adjust the impedance of these signals to enable them to be used by an electronic device. or by a signal transmission device.

Le réseau 100 comprend une antenne 101 (A) adaptée à émettre et à recevoir des signaux. Plus particulièrement, l'antenne 101 est adaptée à émettre et à recevoir des signaux dont la fréquence est comprise dans au moins deux bandes de fréquences différentes. Selon un mode de réalisation, l'antenne est adaptée à recevoir des signaux dont la fréquence est comprise :
- dans une première bande de fréquences, bande de fréquences basse (low band), s'étendant, par exemple, de 660 à 950 MHz, par exemple, de 663 à 915 MHz ; ou
- dans une deuxième bande de fréquences, bande de fréquences moyenne (mid-band), s'étendant, par exemple, de 1650 à 2050 MHz, par exemple, de 1695 à 2020 MHz.The network 100 includes an antenna 101 (A) suitable for transmitting and receiving signals. More particularly, the antenna 101 is suitable for transmitting and receiving signals whose frequency is included in at least two different frequency bands. According to one embodiment, the antenna is adapted to receive signals whose frequency is included:
- In a first frequency band, low frequency band (low band), extending, for example, from 660 to 950 MHz, for example, from 663 to 915 MHz; Where
- In a second frequency band, medium frequency band (mid-band), extending, for example, from 1650 to 2050 MHz, for example, from 1695 to 2020 MHz.

Dans la suite de la description, on appelle signal de la bande moyenne, un signal dont la fréquence est comprise dans la bande de fréquences moyenne, et signal de la bande basse, un signal dont la fréquence est comprise dans la bande de fréquences basse.In the rest of the description, the term “medium band signal” refers to a signal whose frequency is included in the medium frequency band, and “low band signal” means a signal whose frequency is included in the low frequency band.

L'antenne 101 est accompagnée d'un circuit d'aiguillage 102 adapté à acheminer les signaux reçus par l'antenne vers les circuits du réseau 100. Selon un exemple de réalisation, le circuit d'aiguillage 102 est adapté à déterminer la fréquence d'un signal reçu et à le diriger vers une ligne de réception adaptée à cette fréquence. Selon un autre exemple de réalisation, le circuit d'aiguillage 102 est adapté à transmettre à l'antenne 101 un signal transmis par une des lignes de transmission.The antenna 101 is accompanied by a routing circuit 102 adapted to route the signals received by the antenna to the circuits of the network 100. According to an exemplary embodiment, the routing circuit 102 is adapted to determine the frequency of a received signal and to direct it towards a reception line adapted to this frequency. According to another exemplary embodiment, the switching circuit 102 is suitable for transmitting to the antenna 101 a signal transmitted by one of the transmission lines.

L'antenne 101 étant adaptée à émettre et à recevoir des signaux dont la fréquence est comprise dans au moins deux bandes de fréquences différentes, le réseau 100 comprend deux chaines d'émission et de réception, chacune de ces chaines étant adaptée à traiter des signaux d'une bande de fréquences. Plus particulièrement, le réseau 100 comprend une chaine 103 d'émission et de réception (délimitée par des pointillés en ) adaptée aux signaux de la bande moyenne, et une chaine 104 d'émission et de réception (délimitée par des pointillés en ) adaptée aux signaux de la bande basse. Chaque chaine d'émission et de réception comprend une ligne de transmission et une ligne de réception.The antenna 101 being adapted to transmit and receive signals whose frequency is included in at least two different frequency bands, the network 100 comprises two transmission and reception chains, each of these chains being adapted to process signals of a frequency band. More particularly, the network 100 comprises a transmission and reception chain 103 (delimited by dotted lines in ) adapted to the signals of the medium band, and a chain 104 of transmission and reception (delimited by dotted lines in ) suitable for low band signals. Each transmission and reception chain comprises a transmission line and a reception line.

Une ligne de transmission comprend au moins un circuit de transmission de signaux relié au circuit d'aiguillage par un ou plusieurs circuits de traitement de signaux. En et selon un exemple de réalisation, chaque ligne de transmission comprend au moins un amplificateur de puissance et un circuit de filtrage.A transmission line comprises at least one signal transmission circuit connected to the switching circuit by one or more signal processing circuits. In and according to an exemplary embodiment, each transmission line comprises at least one power amplifier and one filter circuit.

Une ligne de réception comprend au moins un circuit de réception de signaux relié au circuit d'aiguillage par un ou plusieurs circuits de traitement de signaux. En et selon un exemple de réalisation, chaque ligne de transmission comprend au moins un circuit de filtrage.A reception line comprises at least one signal reception circuit connected to the routing circuit by one or more signal processing circuits. In and according to an exemplary embodiment, each transmission line comprises at least one filter circuit.

Plus particulièrement, la chaine 103 d'émission et de réception comporte une ligne de transmission comprenant :
- un circuit de transmission 105 (MB TX) ;
- un amplificateur de puissance 106 ; et
- un circuit de filtrage 107.More specifically, the transmission and reception chain 103 comprises a transmission line comprising:
- a transmission circuit 105 (MB TX);
- a power amplifier 106; and
- a filter circuit 107.

Selon un mode de réalisation, une sortie du circuit de transmission 105 est reliée, de préférence connectée, à une entrée de l'amplificateur de puissance 106, et une sortie de l'amplificateur de puissance 106 est reliée, de préférence connectée, à une entrée du circuit de filtrage 107. Une sortie du circuit de filtrage est reliée, de préférence connectée, à une entrée du circuit d'aiguillage 102.According to one embodiment, an output of the transmission circuit 105 is connected, preferably connected, to an input of the power amplifier 106, and an output of the power amplifier 106 is connected, preferably connected, to a input of the filter circuit 107. An output of the filter circuit is connected, preferably connected, to an input of the routing circuit 102.

La chaine 103 d'émission et de réception comporte, en outre, une ligne de réception comprenant un circuit de réception 108 (MB RX) et un circuit de filtrage 109. Selon un mode de réalisation, une sortie du circuit de réception 108 est reliée, de préférence connectée, à une sortie du circuit de filtrage 109. Une sortie du circuit de filtrage 109 est reliée, de préférence connectée, à une entrée du circuit d'aiguillage 102.The transmission and reception chain 103 further comprises a reception line comprising a reception circuit 108 (MB RX) and a filter circuit 109. According to one embodiment, an output of the reception circuit 108 is connected , preferably connected, to an output of the filter circuit 109. An output of the filter circuit 109 is connected, preferably connected, to an input of the switching circuit 102.

De plus, et de la même façon que la chaine 103, la chaine 104 d'émission et de réception comporte une ligne de transmission comprenant :
- un circuit de transmission 110 (LB TX) ;
- un amplificateur de puissance 111 ; et
- un circuit de filtre 112.In addition, and in the same way as the chain 103, the transmission and reception chain 104 comprises a transmission line comprising:
- a transmission circuit 110 (LB TX);
- a power amplifier 111; and
- a filter circuit 112.

Selon un mode de réalisation, une sortie du circuit de transmission 110 est reliée, de préférence connectée, à une entrée de l'amplificateur de puissance 111, et une sortie de l'amplificateur de puissance 111 est reliée, de préférence connectée, à une entrée du circuit de filtrage 112. Une sortie du circuit de filtrage 112 est reliée, de préférence connectée, à une entrée du circuit d'aiguillage 102.According to one embodiment, an output of the transmission circuit 110 is connected, preferably connected, to an input of the power amplifier 111, and an output of the power amplifier 111 is connected, preferably connected, to a input of the filter circuit 112. An output of the filter circuit 112 is connected, preferably connected, to an input of the routing circuit 102.

La chaine 104 d'émission et de réception comporte, en outre, une ligne de réception comprenant un circuit de réception 113 (LB RX) et un circuit de filtrage 114. Selon un mode de réalisation, une sortie du circuit de réception 113 est reliée, de préférence connectée, à une sortie du circuit de filtrage 114. Une sortie du circuit de filtrage 114 est reliée, de préférence connectée, à une entrée du circuit d'aiguillage 102.The transmission and reception chain 104 further comprises a reception line comprising a reception circuit 113 (LB RX) and a filter circuit 114. According to one embodiment, an output of the reception circuit 113 is connected , preferably connected, to an output of the filter circuit 114. An output of the filter circuit 114 is connected, preferably connected, to an input of the routing circuit 102.

Le réseau 100 comprend, en outre, un circuit de commande 115 des amplificateurs de puissance 106 et 111 des chaines 103 et 104. Le circuit de commande 115 comprend au moins deux sorties reliées, de préférence connectées, à des bornes de commandes de amplificateur de puissance 106 et 111. Le circuit 115 est par exemple une interface de commande pour systèmes adaptés à la radio fréquence, comme une interface de type MIPI RFFE (MIPI Radio Frequence Front End Control Interface).The network 100 further comprises a control circuit 115 of the power amplifiers 106 and 111 of the chains 103 and 104. The control circuit 115 comprises at least two outputs connected, preferably connected, to control terminals of the power amplifier. power 106 and 111. Circuit 115 is for example a control interface for systems adapted to radio frequency, such as an interface of the MIPI RFFE (MIPI Radio Frequency Front End Control Interface) type.

Les figures 2 à 4 illustrent des modes de réalisation de mises en oeuvre pratiques du réseau d'adaptation d'impédance 100, et plus particulièrement sa réalisation en puce électronique. Une telle puce électronique pouvant être par la suite utilisée dans et/ou combinée à un système électronique plus complexe.FIGS. 2 to 4 illustrate embodiments of practical implementations of the impedance matching network 100, and more particularly its embodiment in an electronic chip. Such an electronic chip can subsequently be used in and/or combined with a more complex electronic system.

La est une vue en coupe, schématique et sous forme de blocs, d'un mode de réalisation d'une puce électronique 200. Le réseau d'adaptation d'impédance 100 décrit en relation avec la est adapté à être mise en oeuvre par une puce du type de la puce 200.The is a sectional view, schematic and in the form of blocks, of an embodiment of an electronic chip 200. The impedance matching network 100 described in relation to the is adapted to be implemented by a chip of the type of chip 200.

La puce électronique 200 est composée d'une carte de circuit imprimé 201 sur laquelle sont montés des dispositifs électroniques 202.The electronic chip 200 is composed of a printed circuit board 201 on which electronic devices 202 are mounted.

La carte de circuit imprimé 201 est un substrat isolant électriquement dans lequel sont formés des niveaux de métallisations reliés par des vias conducteurs 203. Les niveaux de métallisations de la carte 201 sont adaptés à comprendre des conducteurs, mais aussi des composants électroniques simples, comme, par exemple, des composants résistifs, inductifs, etc. Selon un exemple de réalisation, la carte 201 est en une résine isolante, par exemple une résine époxy, par exemple de type résine triazine bismaléimide (BT, Bismaleimide-Triazine resin).The printed circuit board 201 is an electrically insulating substrate in which are formed metallization levels connected by conductive vias 203. The metallization levels of the board 201 are adapted to include conductors, but also simple electronic components, such as, for example, resistive, inductive components, etc. According to an exemplary embodiment, the card 201 is made of an insulating resin, for example an epoxy resin, for example of the bismaleimide triazine resin type (BT, Bismaleimide-Triazine resin).

Selon un mode de réalisation, la carte 201 comprend au moins quatre niveaux de métallisations M1, M2, M3 et M4 ayant chacun une fonctionnalité propre. Les niveaux de métallisations M1 et M2 sont adaptés à comprendre des composants des circuits de la puce 201, comme des composants inductifs. Le niveau de métallisation M3 est adapté à réaliser les connexions électriques entre les différents composants des circuits de la puce 201. Le niveau de métallisation M4 est adapté à mettre en oeuvre des bornes de connexion de la puce 201, un exemple de bornes de connexion de la puce 201 est décrit en relation avec la .According to one embodiment, the card 201 comprises at least four levels of metallizations M1, M2, M3 and M4 each having its own functionality. The metallization levels M1 and M2 are adapted to include components of the circuits of chip 201, such as inductive components. The metallization level M3 is adapted to make the electrical connections between the various components of the circuits of the chip 201. The metallization level M4 is adapted to implement connection terminals of the chip 201, an example of connection terminals of chip 201 is described in connection with the .

Les dispositifs électroniques 202 peuvent être des composants solitaires, des circuits intégrés, des bornes de connexion, etc. Selon un mode de réalisation, les circuits du réseau 100 sont essentiellement mis en oeuvre par trois types de dispositifs électroniques. Les dispositifs électroniques comprennent des bornes de connexions reliées au premier niveau de métallisation M1 de la carte 201 par l'intermédiaire de cylindres conducteurs 204. Les cylindres conducteurs sont par exemple des cylindres en métal en ou en un alliage de métaux.The electronic devices 202 can be solitary components, integrated circuits, connection terminals, etc. According to one embodiment, the circuits of the network 100 are essentially implemented by three types of electronic devices. The electronic devices comprise connection terminals connected to the first level of metallization M1 of the card 201 via conductive cylinders 204. The conductive cylinders are, for example, cylinders made of metal or of a metal alloy.

Un premier type de dispositif électroniques est représenté par un dispositif 205 (Si). Le dispositif 205 comprend des composants formés dans et sur un substrat semiconducteur, par exemple un substrat en silicium. Selon un exemple, les amplificateurs de puissance 106 et 111 peuvent être des dispositifs électroniques 205.A first type of electronic device is represented by a device 205 (Si). Device 205 includes components formed in and on a semiconductor substrate, for example a silicon substrate. In one example, power amplifiers 106 and 111 may be electronic devices 205.

Un deuxième type de dispositif électronique est un dispositif 206 (SOI). Le dispositif 206 comprend des composants formés dans et sur un substrat semiconducteur de type silicium sur isolant (SOI, Silicium On Insulator). Selon un exemple, le circuit d'aiguillage 102 peut être un dispositif 206.A second type of electronic device is a 206 (SOI) device. The device 206 comprises components formed in and on a semiconductor substrate of silicon-on-insulator (SOI, Silicon On Insulator) type. According to one example, the switching circuit 102 can be a device 206.

Un troisième type de dispositif électronique est un dispositif 207 (IPD). Le dispositif 207 ne comprend que des composants passifs, comme des composants capacitifs. Des parties des circuits de transmission 105 et 110 et des circuits de réception 108 et 113 peuvent être mis en oeuvre par des dispositifs 207.A third type of electronic device is a device 207 (IPD). Device 207 only includes passive components, such as capacitive components. Portions of transmit circuits 105 and 110 and receive circuits 108 and 113 may be implemented by devices 207.

La est une vue de dessus, schématique et sous forme de blocs, d'un mode de réalisation la puce électronique 200 décrite en relation avec la . Plus particulièrement, la représente un exemple d'agencement spatiale des circuits du réseau 100 sur une puce 200 selon un mode de réalisation.The is a top view, schematic and in the form of blocks, of an embodiment of the electronic chip 200 described in relation to the . More specifically, the shows an example of the spatial arrangement of the circuits of the network 100 on a chip 200 according to one embodiment.

Pour mettre en oeuvre le réseau d'adaptation d'impédance 100, le placement des différents circuits du réseau 100 sur et dans la puce est soumis à plusieurs règles.To implement the impedance matching network 100, the placement of the various circuits of the network 100 on and in the chip is subject to several rules.

Selon un mode de réalisation, le circuit de transmission et le circuit de réception adaptés pour des signaux d'une même bande de fréquence ne sont pas disposés côte à côte. Ainsi, le circuit de transmission 105 n'est pas disposé à côté du circuit de réception 108, et, de même, le circuit de transmission 110 n'est pas disposé à côté du circuit de réception 113. En effet, cela permet de minimiser, voire d'éviter, des phénomènes de couplage de signaux qui peuvent nuire à la qualité d'un signal transmis ou reçu. Comme le réseau d'adaptation d'impédance 100 comprend deux chaines de transmission et de réception chacune adaptée à des signaux d'une bande de fréquences différentes, il suffit alors d'associer le circuit d'émission d'une première bande de fréquence au circuit de réception d'une deuxième bande de fréquence, et inversement. Ainsi, dans la puce 200, le circuit de transmission 105 et le circuit de réception 113 sont placés spatialement côte à côte, et le circuit de transmission 110 et le circuit de réception 108 sont placés spatialement côte à côte.According to one embodiment, the transmission circuit and the reception circuit suitable for signals of the same frequency band are not arranged side by side. Thus, the transmission circuit 105 is not arranged next to the reception circuit 108, and, similarly, the transmission circuit 110 is not arranged next to the reception circuit 113. Indeed, this makes it possible to minimize , or even to avoid, signal coupling phenomena which can harm the quality of a transmitted or received signal. As the impedance matching network 100 comprises two transmission and reception chains each adapted to signals of a different frequency band, it is then sufficient to associate the transmission circuit of a first frequency band with the circuit for receiving a second frequency band, and vice versa. Thus, in chip 200, transmit circuit 105 and receive circuit 113 are placed spatially side by side, and transmit circuit 110 and receive circuit 108 are placed spatially side by side.

De plus, selon un mode de réalisation, les composants des circuits de transmission 105 et 110 et des circuits de réception 108 et 113 sont dispersés dans deux types de dispositifs différents. En effet, les composants inductifs des circuits 105, 108, 110 et 113 sont formés dans les niveaux de métallisation de la carte de circuit imprimé 201, et les composants capacitifs de ces circuits sont formés par des dispositifs du type du dispositif 207. Plus particulièrement, le circuit de transmission 105 et le circuit de réception 113 étant placés spatialement côte à côte, les composants capacitifs des 105 et 113 sont formés dans un même dispositif du type du dispositif 207. De même, le circuit de transmission 110 et le circuit de réception 108 étant placés spatialement côte à côte, les composants capacitifs des 105 et 113 sont formés dans un même dispositif du type du dispositif 207.Moreover, according to one embodiment, the components of the transmission circuits 105 and 110 and of the reception circuits 108 and 113 are dispersed in two different types of devices. Indeed, the inductive components of the circuits 105, 108, 110 and 113 are formed in the metallization levels of the printed circuit board 201, and the capacitive components of these circuits are formed by devices of the device 207 type. , the transmission circuit 105 and the reception circuit 113 being placed spatially side by side, the capacitive components of 105 and 113 are formed in the same device of the type of device 207. Similarly, the transmission circuit 110 and the circuit of reception 108 being placed spatially side by side, the capacitive components of 105 and 113 are formed in a same device of the type of device 207.

Ainsi, en , sont représentées, en trait plein, des dispositifs électroniques, par exemple rectangulaire, montés sur la carte 201 de circuit imprimé, et, en pointillés, des parties de la carte 201 dans lesquelles sont formées des composants inductifs des circuits 105, 108, 110 et 113.Thus, in , are represented, in solid lines, electronic devices, for example rectangular, mounted on the printed circuit board 201, and, in dotted lines, parts of the board 201 in which are formed inductive components of the circuits 105, 108, 110 and 113.

Plus particulièrement, sont montés sur la carte 201 :
- un dispositif 210 (PA Si Die), du type du dispositif 205, et comprenant les amplificateurs de puissance 106 et 111, et, par exemple, le circuit de commande 115 ;
- un dispositif 211 (Switch SOI Die), du type du dispositif 206, et comprenant le circuit d'aiguillage 102 ;
- un premier dispositif 212 (Cap IPD Die 1), du type du dispositif 207, et comprenant les composants capacitifs du circuit de transmission 110 et du circuit de réception 108 ;
- un deuxième dispositif 213 (Cap IPD Die 2), du type du dispositif 207, et comprenant les composants capacitifs du circuit de transmission 104 et du circuit de réception 113 ; et
- un troisième dispositif 214 (Cap IPD Die 3), du type du dispositif 207, et comprenant des composants capacitifs du réseau 100, par exemple des composants de protection.More particularly, are mounted on the card 201:
- A device 210 (PA Si Die), of the device 205 type, and comprising the power amplifiers 106 and 111, and, for example, the control circuit 115;
- A device 211 (Switch SOI Die), of the device 206 type, and comprising the switching circuit 102;
- a first device 212 (Cap IPD Die 1), of the device 207 type, and comprising the capacitive components of the transmission circuit 110 and of the reception circuit 108;
- a second device 213 (Cap IPD Die 2), of the device 207 type, and comprising the capacitive components of the transmission circuit 104 and of the reception circuit 113; and
- a third device 214 (Cap IPD Die 3), of the device 207 type, and comprising capacitive components of the network 100, for example protection components.

De plus, les parties de la carte 201 dans lesquelles sont formées des composants inductifs des circuits 105, 108, 110 et 113 sont les suivantes :
- une première partie 220 (LB TX) au niveau de laquelle sont formés les composants inductifs du circuit de transmission 110 ;
- une deuxième partie 221 (MB RX) au niveau de laquelle sont formés les composants inductifs du circuit de réception 108 ;
- une troisième partie 222 (MB TX) au niveau de laquelle sont formés les composants inductifs du circuit de transmission 105 ; et
- une quatrième partie 223 (LB RX) au niveau de laquelle sont formés les composants inductifs du circuit de réception 113.Moreover, the parts of the board 201 in which the inductive components of the circuits 105, 108, 110 and 113 are formed are as follows:
- a first part 220 (LB TX) at which the inductive components of the transmission circuit 110 are formed;
- a second part 221 (MB RX) at which the inductive components of the reception circuit 108 are formed;
- a third part 222 (MB TX) at which the inductive components of the transmission circuit 105 are formed; and
- a fourth part 223 (LB RX) at which the inductive components of the reception circuit 113 are formed.

Comme décrit précédemment, les parties 220 et 221 sont disposées spatialement côte à côte. Selon un exemple, la partie 220 est plus grande que la partie 221. La partie 220 a, par exemple, une forme sensiblement de L inversé, et la partie 221 a, par exemple, une forme rectangulaire. En , les parties 220 et 221 se chevauchent partiellement, ce qui signifie que une partie des composants inductifs les circuits 110 et 108 sont entremêlés. Selon une variante de réalisation, les parties 220 et 221 pourraient ne pas se chevaucher.As previously described, parts 220 and 221 are spatially arranged side by side. According to one example, part 220 is larger than part 221. Part 220 has, for example, a substantially inverted L shape, and part 221 has, for example, a rectangular shape. In , parts 220 and 221 partially overlap, which means that part of the inductive components circuits 110 and 108 are intertwined. According to a variant embodiment, the parts 220 and 221 could not overlap.

De plus, et comme décrit précédemment, les parties 222 et 223 sont disposées spatialement côte à côte. Selon un exemple, la partie 222 est plus grande que la partie 223. La partie 222 a, par exemple, une forme sensiblement de L inversé, et la partie 223 a, par exemple, une forme rectangulaire. En , les parties 222 et 223 ne se chevauchent pas partiellement, mais selon une variante de réalisation, les parties 222 et 223 pourraient se chevaucher, autrement dit des composants inductifs des circuits 105 et 113 pourraient s'entremêler.Moreover, and as described above, the parts 222 and 223 are arranged spatially side by side. According to one example, part 222 is larger than part 223. Part 222 has, for example, a substantially inverted L shape, and part 223 has, for example, a rectangular shape. In , the parts 222 and 223 do not partially overlap, but according to a variant embodiment, the parts 222 and 223 could overlap, in other words inductive components of the circuits 105 and 113 could become entangled.

De plus, les parties 220 et 221 sont disposées d'un premier côté de la carte 201. En , la puce 201 est de forme rectangulaire, de préférence carrée. Les parties 220 et 221 sont alors disposées dans un coin supérieur droit de la carte 201 dans l'orientation de la figure, et les parties 222 et 223 sont disposées dans un coin inférieur droit de la carte 201.Moreover, the parts 220 and 221 are arranged on a first side of the card 201. In , chip 201 is rectangular, preferably square. Parts 220 and 221 are then placed in an upper right corner of card 201 in the orientation of the figure, and parts 222 and 223 are placed in a lower right corner of card 201.

Par ailleurs les dispositifs 212 et 213 sont disposées au-dessus des parties 220, 221, 222 ou 223 correspondantes. Plus particulièrement, le dispositif 212 comprenant des composants capacitifs des circuits 110 et 108, le dispositif 212 est disposé au-dessus des parties 220 et 221, par exemple à cheval sur des portions des parties 220 et 221. De même, le dispositif 213 comprenant des composants capacitifs des circuits 105 et 113, le dispositif 213 est disposé au-dessus des parties 222 et 223, par exemple à cheval sur des portions des parties 222 et 223.Furthermore, the devices 212 and 213 are arranged above the corresponding parts 220, 221, 222 or 223. More particularly, device 212 comprising capacitive components of circuits 110 and 108, device 212 is arranged above parts 220 and 221, for example straddling portions of parts 220 and 221. Similarly, device 213 comprising capacitive components of circuits 105 and 113, device 213 is arranged above parts 222 and 223, for example straddling portions of parts 222 and 223.

D'autre placements des dispositifs 212 et 213 sont à prévoir pour respecter les règles de placements définies ci-dessus. La personne du métier saura imaginer d'autres placements répondant à ces règles de placements.Other placements of the devices 212 and 213 are to be provided in order to comply with the placement rules defined above. The person skilled in the art will be able to imagine other investments that meet these investment rules.

Un avantage de ce mode de réalisation est qu'il permet de limiter les phénomènes de couplage de signaux utilisés par les circuits de transmission et de réception.An advantage of this embodiment is that it makes it possible to limit the signal coupling phenomena used by the transmission and reception circuits.

Un autre avantage de ce mode de réalisation est qu'il permet de minimiser l'aire occupée par les circuits de transmission et de réception du réseau 100, et donc de diminuer les dimensions de la carte 201, et donc de la puce 200. Selon un exemple, le carte 201 peut être de forme carrée et de dimension de l'ordre de 3 mm par 3 mm.Another advantage of this embodiment is that it makes it possible to minimize the area occupied by the transmission and reception circuits of the network 100, and therefore to reduce the dimensions of the card 201, and therefore of the chip 200. for example, the card 201 can be square in shape and have dimensions of the order of 3 mm by 3 mm.

La est une vue de dessous, schématique, de la puce 200 décrite en relation avec les figures 2 et 3.The is a schematic bottom view of the chip 200 described in relation to FIGS. 2 and 3.

La représente, plus précisément, le dernier niveau M4 de métallisation de la carte de circuit imprimé 201 de la puce 200. Ce dernier niveau de métallisation permet des connexions avec d'autres dispositifs électroniques et comprend principalement des bornes de connexion.The represents, more precisely, the last level M4 of metallization of the printed circuit board 201 of the chip 200. This last level of metallization allows connections with other electronic devices and mainly comprises connection terminals.

Le niveau de métallisation M4 comprend quatre "grandes" bornes de connexion 250 (GND) adaptées à recevoir un signal de référence GND, par exemple la masse. Les bornes de connexion 250 sont adaptées à former le plan de masse de la puce 200. Selon un exemple, en , les bornes 250 sont de forme sensiblement rectangulaire, voire sensiblement carrée, et sont disposées au niveau du centre de la carte 201.The metallization level M4 comprises four "large" connection terminals 250 (GND) suitable for receiving a reference signal GND, for example ground. The connection terminals 250 are adapted to form the ground plane of the chip 200. According to an example, in , the terminals 250 are of substantially rectangular or even substantially square shape, and are arranged at the level of the center of the card 201.

Le niveau de métallisation M4 comprend, en outre, vingt-quatre (24) "petites" bornes de connexion 251 adaptées à recevoir différents signaux et potentiels. Selon un exemple, en , les bornes 251 sont disposées le long de la périphérie de la carte 201. De plus, en , les bornes 251 sont numérotées de un à vingt-quatre. Les bornes numérotées un à cinq sont disposées sur un côté droit de la carte 201, les bornes numérotées six à douze sont disposées sur un côté supérieur de la carte 201, les bornes numérotées treize à dix-sept sont disposées sur un côté gauche de la carte 201, et les bornes numérotées dix-huit à vingt-quatre sont disposées sur un côté inférieur de la carte 201. Selon un exemple de réalisation, les bornes 251 reçoivent les signaux et potentiels suivants :
- les bornes numérotées trois, cinq, sept, huit, treize, quinze, dix-sept, dix-huit, vingt, vingt-deux, et vingt-trois reçoivent le potentiel de référence GND ;
- les bornes numérotées un et deux sont adaptées à recevoir n'importe quel potentiel ou signal NC et sont laissées libres ;
- la borne numérotée quatre reçoit et/ou transmet un signal d'antenne ANT ;
- la borne numérotée six transmet un signal MB_RX reçu par le circuit de réception 108 ;
- les bornes numérotées neuf, dix et onze reçoivent des signaux de commandes VIO, SCLK, et SDATA du circuit de commande 115 des amplificateurs de puissance 106 et 111 ;
- la borne numérotée douze reçoit un potentiel d'alimentation VDD de la puce 200 ;
- la borne numérotée quatorze transmet un signal MB_TX transmis par le circuit de transmission 105 ;
- la borne numérotée seize transmet un signal LB_TX transmis par le circuit de transmission 110 ;
- les bornes numérotées dix-neuf et vingt-et-un reçoivent des potentiels d'alimentation VCC1 et VCC2 de la puce 200 ; et
- la borne numérotée vingt-quatre transmet un signal LB_RX reçu par le circuit de réception 113.The metallization level M4 further comprises twenty-four (24) "small" connection terminals 251 adapted to receive different signals and potentials. According to an example, in , the terminals 251 are arranged along the periphery of the card 201. Moreover, in , the terminals 251 are numbered from one to twenty-four. Terminals numbered one to five are arranged on a right side of the board 201, terminals numbered six to twelve are arranged on an upper side of the board 201, terminals numbered thirteen to seventeen are arranged on a left side of the card 201, and the terminals numbered eighteen to twenty-four are arranged on a lower side of the card 201. According to an exemplary embodiment, the terminals 251 receive the following signals and potentials:
- the terminals numbered three, five, seven, eight, thirteen, fifteen, seventeen, eighteen, twenty, twenty-two, and twenty-three receive the reference potential GND;
- the terminals numbered one and two are adapted to receive any potential or NC signal and are left free;
- Terminal numbered four receives and/or transmits an ANT antenna signal;
- the terminal numbered six transmits a signal MB_RX received by the reception circuit 108;
- the terminals numbered nine, ten and eleven receive control signals VIO, SCLK, and SDATA from the control circuit 115 of the power amplifiers 106 and 111;
- Terminal numbered twelve receives a supply potential VDD from chip 200;
- the terminal numbered fourteen transmits a signal MB_TX transmitted by the transmission circuit 105;
- the terminal numbered sixteen transmits a signal LB_TX transmitted by the transmission circuit 110;
- Terminals numbered nineteen and twenty-one receive supply potentials VCC1 and VCC2 from chip 200; and
- the terminal numbered twenty-four transmits a signal LB_RX received by the reception circuit 113.

Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.Various embodiments and variants have been described. The person skilled in the art will understand that certain features of these various embodiments and variations could be combined, and other variations will occur to the person skilled in the art.

Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.Finally, the practical implementation of the embodiments and variants described is within the abilities of those skilled in the art based on the functional indications given above.

Claims (15)

Puce électronique (200) comportant un réseau d'adaptation d'impédance (100) comprenant un premier circuit de transmission (105) et un premier circuit de réception de signaux (108) dont la fréquence est comprise dans une première bande de fréquences, et un deuxième circuit de transmission (110) et un deuxième circuit de réception (113) de signaux dont la fréquence est comprise dans une deuxième bande de fréquences différente de la première bande de fréquences, dans lequel :
- le premier circuit d'émission (105) et le deuxième circuit de réception (113) sont disposés spatialement côte à côte ; et
- le deuxième circuit d'émission (110) et le premier circuit de réception (108) sont disposés spatialement côte à côte.Electronic chip (200) comprising an impedance matching network (100) comprising a first transmission circuit (105) and a first signal reception circuit (108) whose frequency is included in a first frequency band, and a second transmission circuit (110) and a second reception circuit (113) for signals whose frequency is included in a second frequency band different from the first frequency band, in which:
- the first transmission circuit (105) and the second reception circuit (113) are arranged spatially side by side; and
- the second transmission circuit (110) and the first reception circuit (108) are arranged spatially side by side. Puce selon la revendication 1, dans laquelle le premier circuit de transmission (105) et le deuxième circuit de réception (113) sont disposés dans une première partie (220, 221) de la puce (200), et
le deuxième circuit de transmission (110) et le premier circuit de réception (108) sont disposés dans une deuxième partie (222, 223) de la puce (200) non contigüe à ladite première partie (220, 221).Chip according to claim 1, in which the first transmission circuit (105) and the second reception circuit (113) are disposed in a first part (220, 221) of the chip (200), and
the second transmission circuit (110) and the first reception circuit (108) are arranged in a second part (222, 223) of the chip (200) not contiguous to said first part (220, 221). Puce (200) selon la revendication 1 ou 2, comprenant une carte de circuit imprimé (201) composée d'au moins quatre niveaux de métallisations (M1, M2, M3, M4), dans lequel sont formés des composants inductifs des premier et deuxième circuits de transmission (105, 110), et des premier et deuxième circuits de réception (108, 113).Chip (200) according to claim 1 or 2, comprising a printed circuit board (201) composed of at least four levels of metallizations (M1, M2, M3, M4), in which are formed inductive components of the first and second transmission circuits (105, 110), and first and second reception circuits (108, 113). Puce selon l'une quelconque des revendications 1 à 3, comprenant un premier dispositif (212) comportant des premiers composants capacitifs du premier circuit de transmission (105) et du deuxième circuit de réception (113), et
un deuxième dispositif (213) comportant des deuxièmes composants capacitifs du deuxième circuit de transmission (110) et du premier circuit de réception (108).Chip according to any one of claims 1 to 3, comprising a first device (212) comprising first capacitive components of the first transmission circuit (105) and of the second reception circuit (113), and
a second device (213) comprising second capacitive components of the second transmission circuit (110) and of the first reception circuit (108). Puce selon les revendications 3 et 4, dans laquelle les premier et deuxième dispositifs (212, 213) sont montés sur ladite carte de circuit imprimé (201).Chip according to claims 3 and 4, wherein the first and second devices (212, 213) are mounted on said printed circuit board (201). Puce selon la revendication 3 ou 5, dans laquelle ladite carte de circuit imprimé est en une résine de type résine triazine bismaléimide (BT, Bismaleimide-Triazine resin).A chip according to claim 3 or 5, wherein said printed circuit board is made of a Bismaleimide-Triazine resin (BT, Bismaleimide-Triazine resin). Puce selon l'une quelconque des revendications 1 à 6, dans laquelle la première bande de fréquences s'étend entre 660 et 950 MHz.Chip according to any one of Claims 1 to 6, in which the first frequency band extends between 660 and 950 MHz. Puce selon l'une quelconque des revendications 1 à 7, dans laquelle la deuxième bande de fréquences s'étend entre 1650 et 2050 MHz.Chip according to any one of Claims 1 to 7, in which the second frequency band extends between 1650 and 2050 MHz. Puce selon l'une quelconque des revendications 1 à 8, dans laquelle ledit réseau d'adaptation d'impédance (100) comprend, en outre, un premier amplificateur de puissance (106) adapté aux signaux dont la fréquence est comprise dans la première bande de fréquences, et un deuxième amplificateur de puissance (111) adapté aux signaux dont la fréquence est comprise dans la deuxième bande de fréquences.Chip according to any one of Claims 1 to 8, in which the said impedance matching network (100) further comprises a first power amplifier (106) adapted to the signals whose frequency is included in the first band frequencies, and a second power amplifier (111) adapted to the signals whose frequency is included in the second frequency band. Puce selon la revendication 9 dans son rattachement à la revendication 3, dans laquelle lesdits premier et deuxième amplificateurs de puissance (106, 111) sont disposés dans un troisième dispositif (210) monté sur ladite carte de circuit imprimé (201).A chip according to claim 9 when appended to claim 3, wherein said first and second power amplifiers (106, 111) are disposed in a third device (210) mounted on said printed circuit board (201). Puce selon l'une quelconque des revendications 1 à 10, dans laquelle ledit réseau d'adaptation d'impédance (100) comprend, en outre, une antenne d'émission et de réception (101) de signaux dont la fréquence est comprise au moins dans la première bande de fréquences et au moins dans la deuxième bande de fréquences.Chip according to any one of Claims 1 to 10, in which the said impedance matching network (100) further comprises a transmission and reception antenna (101) for signals whose frequency is comprised at least in the first frequency band and at least in the second frequency band. Puce selon la revendication 11, dans laquelle ledit réseau d'adaptation d'impédance (100) comprend, en outre, un circuit d'aiguillage (102) des signaux reçus ou émis par ladite antenne (101).Chip according to claim 11, wherein said impedance matching network (100) further comprises a circuit (102) for routing signals received or transmitted by said antenna (101). Puce selon la revendication 12 dans son rattachement à la revendication 3, dans laquelle ledit circuit d'aiguillage (102) est disposé dans un quatrième dispositif (211) monté sur ladite carte de circuit imprimé (201).A chip according to claim 12 when appended to claim 3, wherein said routing circuit (102) is disposed in a fourth device (211) mounted on said printed circuit board (201). Puce selon la revendication 13, dans laquelle ledit quatrième dispositif (211) comprend un substrat de type isolant sur semiconducteur (SOI).A chip according to claim 13, wherein said fourth device (211) comprises an insulator-on-semiconductor (SOI) substrate. Système électronique comprenant une puce électronique (200) selon l'une quelconque des revendications 1 à 14.Electronic system comprising an electronic chip (200) according to any one of claims 1 to 14.
FR2105328A 2021-05-21 2021-05-21 Impedance matching network Pending FR3123169A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2105328A FR3123169A1 (en) 2021-05-21 2021-05-21 Impedance matching network
CN202221221769.2U CN219247834U (en) 2021-05-21 2022-05-20 Electronic chip and electronic system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2105328A FR3123169A1 (en) 2021-05-21 2021-05-21 Impedance matching network
FR2105328 2021-05-21

Publications (1)

Publication Number Publication Date
FR3123169A1 true FR3123169A1 (en) 2022-11-25

Family

ID=77913159

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2105328A Pending FR3123169A1 (en) 2021-05-21 2021-05-21 Impedance matching network

Country Status (2)

Country Link
CN (1) CN219247834U (en)
FR (1) FR3123169A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003855A1 (en) * 2003-06-04 2005-01-06 Toshiyuki Wada Multi-band transceiver and radio communication device using the transceiver
US20190013793A1 (en) * 2017-07-05 2019-01-10 Murata Manufacturing Co., Ltd. Multiplexer
US20200235902A1 (en) * 2019-01-17 2020-07-23 Analog Devices International Unlimited Company Single local oscillator in a multi-band frequency division duplex transceiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003855A1 (en) * 2003-06-04 2005-01-06 Toshiyuki Wada Multi-band transceiver and radio communication device using the transceiver
US20190013793A1 (en) * 2017-07-05 2019-01-10 Murata Manufacturing Co., Ltd. Multiplexer
US20200235902A1 (en) * 2019-01-17 2020-07-23 Analog Devices International Unlimited Company Single local oscillator in a multi-band frequency division duplex transceiver

Also Published As

Publication number Publication date
CN219247834U (en) 2023-06-23

Similar Documents

Publication Publication Date Title
US9866244B2 (en) Electromagnetic couplers for multi-frequency power detection
US8299572B2 (en) Semiconductor die with backside passive device integration
US11881822B2 (en) Power amplifier module
US10985794B2 (en) Radio-frequency switch and communication device
JP4423210B2 (en) High frequency module and communication device using the same
US8838042B2 (en) RF front-end with integrated T/R switch
US10873352B2 (en) Radio-frequency module and communication apparatus
US11245386B2 (en) High-frequency module
US20050009484A1 (en) High frequency power amplifier module and semiconductor integrated circuit device
FR3077942A1 (en) NFC CONTROLLER
US11398843B2 (en) Radio frequency module and communication device
US20200127633A1 (en) Bulk acoustic wave components
KR20230037543A (en) A substrate including an inductor and a capacitor located in an encapsulation layer
JP2005505186A (en) Circuit device, switching module having the circuit device, and method of using the switching module
EP2249431A1 (en) Common mode filter
FR3123169A1 (en) Impedance matching network
JP4527570B2 (en) High frequency module and wireless communication apparatus equipped with the same
FR3004007A1 (en) BROADBAND COUPLER
US11984920B2 (en) Radio-frequency module and communication device
US20200091094A1 (en) Integrated filter technology with embedded devices
FR3044845A1 (en) NEGATIVE IMPEDANCE CIRCUIT
EP3644437A1 (en) Antenna for mobile communication device
US11463117B2 (en) Radio frequency module and communication device
JP4008881B2 (en) Circuit device, switching module having the circuit device, and method of using the switching module
US20240186212A1 (en) Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20221125

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4