FR3089014A1 - Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique - Google Patents
Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique Download PDFInfo
- Publication number
- FR3089014A1 FR3089014A1 FR1871842A FR1871842A FR3089014A1 FR 3089014 A1 FR3089014 A1 FR 3089014A1 FR 1871842 A FR1871842 A FR 1871842A FR 1871842 A FR1871842 A FR 1871842A FR 3089014 A1 FR3089014 A1 FR 3089014A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor substrate
- square resistance
- thermal annealing
- reflection factor
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 131
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000000137 annealing Methods 0.000 title claims abstract description 62
- 238000005468 ion implantation Methods 0.000 title claims abstract description 58
- 238000007654 immersion Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 238000009776 industrial production Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000004980 dosimetry Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Photovoltaic Devices (AREA)
Abstract
PROCEDE DE DETERMINATION D’UNE RESISTANCE CARREE D’UN SUBSTRAT SEMICONDUCTEUR APRES IMPLANTATION IONIQUE PAR IMMERSION PLASMA ET AVANT RECUIT THERMIQUE Un aspect de l’invention concerne un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, au moyen d’un facteur de réflexion dudit substrat semiconducteur, mesuré après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique. Figure à publier avec l’abrégé : pas de figure.
Description
Description
Titre de l’invention : PROCEDE DE DETERMINATION D’UNE
RESISTANCE CARREE D’UN SUBSTRAT SEMICONDUCTEUR APRES IMPLANTATION IONIQUE PAR IMMERSION PLASMA ET AVANT RECUIT THERMIQUE Domaine technique [0001] La présente invention appartient au domaine technique des cellules solaires, également appelées cellules photovoltaïque, et plus précisément à celui de leurs procédés de fabrication. La présente invention est relative à un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, ainsi qu’à un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée dudit substrat semiconducteur après recuit thermique, et à un procédé de fabrication de cellules solaires mettant en œuvre un calcul de résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique.
Technique antérieure [0002] Un procédé de fabrication de cellules solaires comporte une étape de dopage d’un substrat semiconducteur, qui comporte à son tour :
- une sous-étape d’implantation ionique des dopants, relativement rapide, c’est-à-dire de quelques secondes à quelques minutes, et
- une sous-étape d’activation des dopants par recuit thermique, relativement longue, c’est-à-dire de quelques minutes à plusieurs heures.
[0003] Toute variation de la dose de dopants implantés induit, après l’étape de recuit thermique, une variation de la résistance carrée de la zone dopée. Dans le cadre de la fabrication de cellules solaires, on cherche à contrôler la résistance carrée des substrats semiconducteurs dopés de manière à réduire la variabilité de la résistance carrée à l’échelle d’une chaîne de production.
[0004] La notion de résistance carrée est définie ci-après. Soit une couche s’étendant dans un plan de référence et présentant :
- une épaisseur W mesurée normalement au plan de référence,
- une longueur mesurée perpendiculairement à l’épaisseur W et
- une largeur mesurée perpendiculairement à l’épaisseur W et à la longueur, [0005] La couche est carrée au sens où sa largeur égale sa longueur. La couche présentant [0006] [0007] [0008] [0009] [0010] une résistivité p pour une conduction selon le plan de référence, on définit sa résistance carrée Rear par :
[Math.l]
Rear =
Il existe deux techniques d’implantation ionique :
- l’implantation ionique classique par faisceaux d’ions, qui consiste à accélérer des ions de masse et d’énergie sélectionnées en direction de la surface du matériau à doper, et
- l’implantation ionique par immersion plasma PIII (de l’anglais « Plasma Immersion Ion Implantation »), qui consiste à appliquer des impulsions négatives haute tension à un substrat conducteur plongé dans un plasma. Les ions positifs présents dans le plasma sont alors accélérés vers la surface du substrat où ils sont implantés.
Avec la première technique d’implantation ionique classique par faisceaux d’ions, on accède à la dose de dopants implantés en mesurant le courant d’implantation, sachant que tous les ions implantés sont des dopants. Cela permet de calculer la résistance carrée en cours d’implantation et/ou en fin d’implantation, au lieu de devoir attendre la fin du recuit thermique d’activation pour la mesurer.
Mais avec la deuxième technique d’implantation ionique par PIII, on ne dispose pas d’une méthode de dosimétrie suffisamment précise, fiable et répétable pour accéder à la dose de dopants implantés. Une raison à cela est notamment que la dose d’ions implantés n’est pas égale à la dose de dopants implantés car tous les ions du plasma sont implantés et pas seulement les ions dopants.
Afin d’améliorer le contrôle de l’implantation ionique par PIII, le document US 2008/0318345 Al propose d’établir initialement une table de correspondance entre facteur de réflexion et dose de dopant implantée. On peut ensuite exercer une surveillance en cours d’implantation et/ou un contrôle en fin d’implantation, au moyen d’une ou plusieurs mesures de facteur de réflexion. L’intérêt d’une surveillance en cours d’implantation est d’arrêter l’implantation dès que la bonne dose est atteinte, sans la dépasser. L’intérêt d’un contrôle en fin d’implantation est de n’envoyer à l’étape suivante de recuit thermique que des substrats ayant la bonne dose, les autres étant jetés ou renvoyés à l’étape d’implantation. Toutefois, l’étape initiale d’établissement de la table de correspondance entre facteur de réflexion et dose de dopant implantée peut s’avérer longue, complexe et coûteuse à mettre en œuvre. Elle requiert en effet l’utilisation de techniques de caractérisation avancées, comme la spectrométrie de masse à ionisation secondaire SIMS (de l’anglais « Secondary Ion Mass Spectrometry »). Cet inconvénient est d’autant plus problématique que la table fi3 nalement établie n’est valable que pour certaines conditions opératoires : dès que les conditions opératoires varient, une nouvelle table doit être établie. Pour toutes ces raisons, cet art antérieur n’est pas compatible avec une exploitation industrielle.
[0011] On constate qu’il existe un besoin de réduire la variabilité de la résistance carrée de substrats semiconducteurs dopés par implantation ionique par immersion plasma PIII sur une chaîne de production industrielle de cellules solaires. On entend par chaîne de production industrielle, une chaîne typiquement capable de traiter plus de 1500 substrats semiconducteurs par heure, et plus précisément de l’ordre de 3000 substrats semiconducteurs par heure.
Résumé de l’invention [0012] L’invention offre une solution à ce problème en proposant d’utiliser une table de correspondance directement entre facteur de réflexion après implantation et résistance carrée après recuit, sans passer par une mesure de la dose de dopants implantés. De cette manière, il n’est pas nécessaire lors de l’établissement de la table de correspondance de mettre en œuvre une technique de caractérisation avancée de type SIMS pour mesurer des doses de dopants implantés. L’invention offre une solution qui n’utilise que des caractérisations pouvant être mises en œuvre sur une chaîne de production industrielle de cellules solaires.
[0013] Un premier aspect de l’invention concerne ainsi un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, au moyen d’un facteur de réflexion dudit substrat semiconducteur, mesuré après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique.
[0014] Le procédé de détermination selon le premier aspect de l’invention peut facilement être introduit sur une chaîne de production industrielle, simplement par l’ajout d’un calculateur comportant une mémoire dans laquelle est enregistrée la table de correspondance, le calculateur étant apte à recevoir en entrée une valeur de facteur de réflexion et à renvoyer en sortie une valeur de résistance carrée, grâce à la table de correspondance. La modification apportée à la chaîne de production industrielle est très peu coûteuse, que ce soit en temps (de mesure et de calcul) ou en argent (prix de l’équipement additionnel).
[0015] Plus précisément, le procédé de détermination selon le premier aspect de l’invention peut comporter :
- une étape de mesure d’un facteur de réflexion dudit substrat semiconducteur, après son implantation ionique par immersion plasma et avant son recuit thermique ; et
- une étape de calcul de la résistance carrée dudit substrat semiconducteur au moyen du facteur de réflexion mesuré et de la table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique.
[0016] L’ajout d’une source de lumière et d’un capteur de lumière adaptés pour la mesure d’un facteur de réflexion du substrat semiconducteur est une modification facile à introduire sur une chaîne de production industrielle. La modification apportée à la chaîne de production industrielle reste très peu coûteuse, que ce soit en temps (de mesure et de calcul) ou en argent (prix de l’équipement additionnel).
[0017] Un deuxième aspect de l’invention concerne un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée dudit substrat semiconducteur après recuit thermique, le procédé comportant, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 :
- une étape d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un N-ième substrat semiconducteur distinct ;
- une étape de mesure d’un facteur de réflexion du N-ième substrat semiconducteur après son implantation ionique par immersion plasma ;
- une étape d’activation par recuit thermique du N-ième substrat semiconducteur ;
- une étape de mesure d’une résistance carrée du N-ième substrat semiconducteur après son activation par recuit thermique ;
- une étape de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur.
[0018] Le procédé d’établissement d’une table de correspondance selon le deuxième aspect de l’invention fait parcourir à plusieurs substrats semiconducteur le cycle classique d’une chaîne de production industrielle pour réaliser la table, en utilisant simplement un paramétrage d’implantation distinct pour chaque substrat semiconducteur de manière à implanter une dose distincte dans chaque substrat semiconducteur, et en ajoutant une mesure du facteur de réflexion de chaque substrat semiconducteur après son implantation. De même que le procédé selon le premier aspect de l’invention, le procédé d’établissement de la table de correspondance selon le deuxième aspect de l’invention est également un procédé peu coûteux et compatible avec une chaîne de production industrielle. Il peut par exemple être mis en œuvre au moyen d’une mesure de type 4 pointes.
[0019] Le procédé d’établissement d’une table de correspondance selon le deuxième aspect de l’invention peut également présenter une ou plusieurs des caractéristiques cidessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles :
- n est supérieur ou égal à 3, chacune des étapes étant réalisée au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes.
- Chaque étape de mesure d’un facteur de réflexion est réalisée à plusieurs longueurs d’onde. Cela permet d’obtenir plusieurs tables de correspondances et de choisir parmi elles celle qui présente la meilleure corrélation, avec la plus faible erreur, entre facteur de réflexion et résistance carrée. Par la suite, chaque mesure d’un facteur de réflexion pour la détermination d’une résistance carrée est réalisée à la même longueur d’onde que celle ayant servi à établir la table de correspondance.
[0020] Un troisième aspect de l’invention concerne un procédé de fabrication de cellules solaires comprenant :
- une étape d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ;
- une étape de mesure d’un facteur de réflexion du premier substrat semiconducteur après son implantation ionique par immersion plasma ;
- une étape de calcul de la résistance carrée du premier substrat semiconducteur au moyen du facteur de réflexion mesuré et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique ;
- une étape de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ;
- une étape d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction d’un résultat de l’étape de comparaison précédente : paramétrage ajusté identique au paramétrage initial si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage initial sinon.
[0021] Le procédé de fabrication selon le troisième aspect de l’invention met en place une boucle de contre-réaction : l’implantation ionique par immersion plasma du substrat semiconducteur (n+1) bénéficie du contrôle réalisé à l’issue de l’implantation ionique par immersion plasma du substrat semiconducteur n.
[0022] Le procédé de fabrication selon le troisième aspect de l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles :
- Un seul facteur de réflexion, à une seule longueur d’onde, est mesuré lors de l’étape de mesure. Cela permet de simplifier l’équipement à insérer dans la ligne de production et d’accélérer l’étape de mesure. On utilise la longueur d’onde ayant servi à établir la table de correspondance.
- La longueur d’onde de mesure est comprise de préférence entre 280 nm et 390 nm. On constate expérimentalement une très bonne correspondance entre facteur de réflexion et résistance carrée, avec une faible marge d’erreur, pour cet intervalle de longueurs d’onde.
- Le procédé de fabrication comporte en outre :
- une étape d’activation par recuit thermique du premier substrat semiconducteur ;
- une étape de mesure de la résistance carrée du premier substrat semiconducteur après son activation par recuit thermique ;
- une étape de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur.
- Le procédé de fabrication comporte une étape initiale d’établissement de la table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique, selon le deuxième aspect de l’invention.
[0023] Un quatrième aspect de l’invention concerne une chaîne de production industrielle de cellules solaires comportant des moyens aptes et destinés à mettre en œuvre un procédé selon l’un quelconque des premier, deuxième ou troisième aspects de l’invention.
[0024] D’une manière générale, les étapes listées dans les différents procédés ne sont pas exhaustives. En particulier, l’étape de mesure de la résistance carrée du N-ième substrat semiconducteur n’est pas nécessairement immédiatement consécutive à l’étape d’activation par recuit thermique du N-ième substrat semiconducteur : il peut y avoir des étapes intermédiaires, par exemple de nettoyage et/ou dépôt de couches passivantes et/ou anti-reflet et/ou dépôt de lignes métalliques. A la limite, la mesure de résistance carrée peut être réalisée sur cellule solaire finie.
[0025] Par ailleurs, sur une chaîne de production industrielle de cellules solaires, le procédé de détermination d’une résistance carrée selon le premier aspect de l’invention n’est de préférence pas appliqué à tous les substrats semiconducteurs passant sur la ligne de production, afin de privilégier un débit plus rapide. On préfère appliquer le procédé selon le premier aspect de l’invention à une partie seulement des substrats semiconducteurs, par exemple un par lot (« run » en anglais) ou un par minute, afin de vérifier qu’il n’y a pas de dérive. Lorsqu’une dérive est détectée, le paramétrage est ajusté de préférence pour les lots suivants, en laissant les substrats semiconducteurs ayant commencé à subir une dérive poursuivre leur parcours sur la ligne de production. De même, lorsque la table de correspondance est mise à jour au cours du procédé de fabrication selon le troisième aspect de l’invention, la chaîne de production n’est de préférence pas interrompue, de sorte que de nombreux substrats semiconducteurs sont implantés entre l’implantation du premier substrat semiconducteur et la mise à jour de la table de correspondance.
Brève description des dessins [0026] D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées listées ci-après.
[0027] [fig. 1] montre un diagramme des étapes d’un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, selon un premier aspect de l’invention.
[0028] [fig.2] montre un diagramme des étapes d’un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée dudit substrat semiconducteur après recuit thermique, selon un deuxième aspect de l’invention.
[0029] [fig.3a] montre un diagramme des étapes d’un procédé de fabrication de cellules solaires, selon un premier mode de réalisation d’un troisième aspect de l’invention.
[0030] [fig.3b] montre un diagramme des étapes d’un procédé de fabrication de cellules solaires, selon un deuxième mode de réalisation du troisième aspect de l’invention.
[0031] Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur l’ensemble des figures.
Description des modes de réalisation [0032] Un premier aspect de l’invention concerne un procédé 1 de détermination d’une résistance carrée d’un substrat semiconducteur, après implantation ionique par immersion plasma PIII et avant recuit thermique, au moyen d’un facteur de réflexion dudit substrat semiconducteur, mesuré après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique. Le procédé 1 comporte donc au moins une étape 12 de détermination, ou calcul, d’une résistance carrée dudit substrat semiconducteur au moyen d’un facteur de réflexion mesuré et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique. L’étape 12 est mise en œuvre au moyen d’un calculateur, par exemple un processeur, comportant une mémoire, par exemple une mémoire RAM, sur laquelle est enregistrée la table de correspondance. Le calculateur est configuré pour recevoir en entrée une mesure de facteur de réflexion et pour renvoyer en sortie une résistance carrée correspondante, selon la table de correspondance.
[0033] Plus précisément, le procédé 1 peut comporter une étape 11 de mesure d’un facteur de réflexion dudit substrat semiconducteur, après son implantation ionique par immersion plasma PIII et avant son recuit thermique ; et l’étape 12 de calcul de la résistance carrée dudit substrat semiconducteur au moyen du facteur de réflexion mesuré et de la table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique, comme le montre schématiquement le diagramme de la figure 1. L’étape 11 est mise en œuvre au moyen d’une source de lumière, par exemple une source laser, configurée pour éclairer le substrat semiconducteur à une certaine longueur d’onde ou plage de longueurs d’onde d’intérêt, et d’un capteur de lumière configuré pour mesurer un facteur de réflexion du substrat semiconducteur.
[0034] On mesure de préférence un seul facteur de réflexion, à une seule longueur d’onde, lors de l’étape 11. La longueur d’onde est de préférence comprise entre 280 nm et 390 nm, par exemple 350 nm. En effet, on observe expérimentalement une très bonne correspondance entre facteur de réflexion et résistance carrée à ces longueurs d’onde, permettant une faible erreur sur la détermination de la résistance carrée.
[0035] La figure 3a montre un diagramme des étapes d’un procédé 3 de fabrication de cellules solaires, selon un premier mode de réalisation d’un troisième aspect de l’invention. Selon le premier mode de réalisation, le procédé 3 comporte une étape 10 d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ; suivie de l’étape 11 de mesure d’un facteur de réflexion du premier substrat semiconducteur ; puis de l’étape 12 de calcul de la résistance carrée du premier substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance. Le procédé 3 comporte ensuite une étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ; puis une étape 20 d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction du résultat de l’étape de comparaison précédente. Si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible, le paramétrage ajusté est identique au paramétrage initial de l’étape 10. Sinon, le paramétrage ajusté est différent du paramétrage initial de l’étape 10. Parallèlement à l’étape 13 de comparaison et à l’étape 20 d’implantation ionique du deuxième substrat semiconducteur, le premier substrat semiconducteur poursuit typiquement son parcours sur la ligne de production.
[0036] Le procédé 3 selon le premier mode de réalisation peut être itéré au sein d’une chaîne de production industrielle : l’étape 20 est alors suivie d’une étape 21 de mesure d’un facteur de réflexion du deuxième substrat semiconducteur ; puis d’une étape 22 de calcul de la résistance carrée du deuxième substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance ; puis d’une étape 23 de comparaison de la résistance carrée calculée pour le deuxième substrat semiconducteur avec la résistance carrée cible ; puis d’une étape 30 d’implantation ionique par immersion plasma d’un troisième substrat semiconducteur, avec un paramétrage ajusté en fonction du résultat de l’étape de comparaison précédente (paramétrage ajusté égal au paramétrage ajusté de l’étape 20 si la résistance carrée calculée pour le deuxième substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage ajusté de l’étape 20 sinon) ; etc. Parallèlement à l’étape 23 de comparaison et à l’étape 30 d’implantation ionique du troisième substrat semiconducteur, le deuxième substrat semiconducteur poursuit typiquement son parcours sur la ligne de production.
[0037] Les étapes 10 et 20 sont mises en œuvre au moyen d’un système d’implantation ionique par immersion plasma PIII, tandis que l’étape 13 est mise en œuvre au moyen du calculateur précédemment décrit, la résistance carrée cible étant enregistrée dans la mémoire du calculateur.
[0038] La figure 3b montre un diagramme des étapes d’un procédé 3 de fabrication de cellules solaires, selon un deuxième mode de réalisation du troisième aspect de l’invention. Selon le deuxième mode de réalisation, le procédé 3 comporte, en plus des étapes précédemment décrites, suite à l’étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec la résistance carrée cible, une étape 14 d’activation par recuit thermique du premier substrat semiconducteur ; puis une étape 15 de mesure de la résistance carrée du premier substrat semiconducteur ; puis une étape 16 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur. Cela permet de continuer à alimenter la table de correspondance, au-delà de son établissement initial. Ainsi, la table de correspondance n’est pas figée et peut évoluer. Elle pourra notamment s’adapter à une modification des conditions opératoires au cours du temps. On entend par « conditions opératoires » les conditions propres à une chaîne de production donnée : état de surface des substrats semiconducteurs avant implantation, paramètres d’implantation, paramètres du recuit thermique.
[0039] Le procédé 3 selon le deuxième mode de réalisation peut être itéré au sein d’une chaîne de production industrielle : l’étape 20 est alors suivie de l’étape 21 de mesure d’un facteur de réflexion du deuxième substrat semiconducteur ; puis de l’étape 22 de calcul de la résistance carrée du deuxième substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance ; puis de l’étape 23 de comparaison de la résistance carrée calculée pour le deuxième substrat semiconducteur avec la résistance carrée cible. L’étape 23 est alors suivie à la fois :
- de l’étape 30 d’implantation ionique par immersion plasma du troisième substrat semiconducteur, précédemment décrite ; et
- d’une étape 24 d’activation par recuit thermique du deuxième substrat semiconducteur ; puis d’une étape 25 de mesure de la résistance carrée du deuxième substrat semiconducteur ; puis d’une étape 26 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le deuxième substrat semiconducteur.
[0040] Selon le deuxième mode de réalisation du procédé 3, les étapes 14 d’activation par recuit thermique du premier substrat semiconducteur, et 20 d’implantation ionique par immersion plasma du deuxième substrat semiconducteur, sont toutes les deux consécutives à l’étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec la résistance carrée cible. L’étape 14 peut débuter avant ou après l’étape 20, ou les étapes 14 et 20 peuvent débuter simultanément. Lorsque le procédé 3 selon le deuxième mode de réalisation de l’invention est itéré au sein d’une chaîne de production industrielle, le minutage des étapes 14 et ne préjuge pas de celui des étapes 15 et 16 d’une part, vis-à-vis de celui des étapes à 26 d’autre part, puisque les étapes 14 et 20 ne sont pas de même durée : le recuit thermique est beaucoup plus long que l’implantation ionique par immersion plasma. De même, l’étape 24 d’activation par recuit thermique du deuxième substrat semiconducteur peut débuter avant ou après l’étape 30 d’implantation ionique par immersion plasma du troisième substrat semiconducteur, ou les étapes 24 et 30 peuvent débuter simultanément.
[0041] Les étapes 14 et 24 sont mises en œuvre au moyen d’un four de recuit thermique ; les étapes 15 et 25 sont mises en œuvre au moyen d’un équipement de mesure de résistance carrée, par exemple un équipement de mesure de type 4 pointes ; les étapes 16 et 26 sont mises en œuvre au moyen du calculateur précédemment décrit.
[0042] Dans le procédé 3 selon l’un quelconque des modes de réalisation de l’invention, chaque étape 10, 20, 30 d’implantation ionique par immersion plasma d’un substrat semiconducteur peut être réalisée pour une seule face ou pour les deux faces du substrat semiconducteur. Le procédé 3 selon l’un quelconque des modes de réalisation de l’invention peut en outre comporter, avant chaque étape 10, 20, 30 d’implantation ionique par immersion plasma d’un substrat semiconducteur, une étape de préparation dudit substrat semiconducteur, par exemple par texturation et/ou polissage, puis nettoyage, d’une face ou des deux faces dudit substrat semiconducteur. L’étape 10, 20, 30 d’implantation ionique par immersion plasma est ensuite réalisée sur une ou deux des faces du substrat semiconducteur. Lorsque les deux faces du substrat semiconducteur sont implantées, on implante en deux étapes la face avant et la face arrière. Ces deux étapes peuvent être immédiatement consécutives ou non.
[0043] Chaque substrat semiconducteur est généralement une plaquette de silicium. L’étape 10, 20, 30 d’implantation ionique par immersion plasma peut être une implantation d’ions Bore ou Phosphore ou Arsenic, par exemple directement dans le silicium cristallin ou dans un oxyde chimique ou thermique préalablement réalisé en surface ou dans une couche de polysilicium présente en surface, soit déposée par dépôt chimique en phase vapeur LPCVD (de l’anglais « Low Pressure Chemical Vapor Deposition »), soit déposé par dépôt chimique en phase vapeur assisté par plasma PECVD (de l’anglais « Plasma-Enhanced Chemical Vapor Deposition »), soit réalisé à partir d’une couche mince de silicium amorphe.
[0044] Les différents équipements sollicités à chaque étape des procédés 1 et 3 précédemment décrits, éventuellement précédés du procédé 2 précédemment décrit, sont par ailleurs intégrés au sein d’une chaîne de production industrielle. Ainsi, dans le cas le plus complet, chaque substrat semiconducteur est automatiquement agencé au sein du système d’implantation ionique par immersion plasma PIII, puis vis-à-vis de la source et du capteur de lumière pour la mesure d’un facteur de réflexion, puis dans un four de recuit thermique, puis vis-à-vis d’un équipement de mesure de résistance carrée.
[0045] La figure 2 montre un diagramme des étapes d’un procédé 2 d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée dudit substrat semiconducteur après recuit thermique, selon un deuxième aspect de l’invention. Le procédé 2 comporte, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 et de préférence n supérieur ou égale à 3 : une étape 100 d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un Nième substrat semiconducteur distinct ; puis une étape 110 de mesure d’un facteur de réflexion du N-ième substrat semiconducteur ; puis une étape 140 d’activation des dopants par recuit thermique du N-ième subtrat semiconducteur, afin de former un surdopage n+ ou p+ ; puis une étape 150 de mesure d’une résistance carrée du N-ième substrat semiconducteur ; puis une étape 160 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur. Les étapes 100, 110, 140, 150 et 160 sont donc itérées au moins pour des premier et deuxième substrats semiconducteurs distincts, avec respectivement des première et deuxième doses distinctes, et de préférence au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes.
[0046] L’étape 100 est mise en œuvre au moyen d’un système d’implantation ionique par immersion plasma PIII ; l’étape 110 est mise en œuvre au moyen de la source de lumière et du capteur de lumière précédemment décrits ; l’étape 140 est mise en œuvre au moyen d’un four de recuit thermique, par exemple un four d’oxydation classique tel qu’un four à tube de quartz, ou dans un four à recuit rapide RTP (de l’anglais « Rapid Thermal Processing ») tel qu’un four à lampes, etc. ; l’étape 150 est mise en œuvre au moyen d’un équipement de mesure de résistance carrée, par exemple un équipement de mesure de type 4 pointes ; l’étape 160 est mise en œuvre au moyen du calculateur précédemment décrit.
[0047] Contrairement à l’étape 11 de mesure d’un facteur de réflexion précédemment décrite dans le cadre du procédé 1 de détermination d’une résistance carrée ou du procédé 3 de fabrication de cellules solaires, chaque étape 110 de mesure d’un facteur de réflexion dans le cadre du procédé 2 d’établissement de la table de correspondance est préférentiellement réalisée à plusieurs longueurs d’onde. Cela permet d’obtenir plusieurs tables de correspondance, chacune à une longueur d’onde donnée, et de choisir parmi elles celle qui présente la meilleure corrélation entre facteur de réflexion et résistance carrée. L’étape 11 de mesure d’un facteur de réflexion dans le cadre du procédé 1 de détermination d’une résistance carrée ou du procédé 3 de fabrication de cellules solaires est ensuite préférentiellement réalisée à la longueur d’onde ayant donné la table de correspondance ayant la meilleure corrélation.
[0048] Le procédé 2 d’établissement de la table de correspondance peut être réalisé avant le procédé 1 de détermination d’une résistance carrée ou le procédé 3 de fabrication de cellules solaires.
[0049] Naturellement, l’invention n’est pas limitée aux modes de réalisation décrits en référence aux figures et des variantes pourraient être envisagées sans sortir du cadre de l’invention.
Claims (1)
-
Revendications [Revendication 1] Procédé (1) de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, comprenant une étape (12) de calcul de la résistance carrée dudit substrat semiconducteur au moyen d’un facteur de réflexion dudit substrat semiconducteur, mesuré après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique, l’étape de calcul (12) étant mise en œuvre au moyen d’un calculateur comportant une mémoire dans laquelle est enregistrée la table de correspondance. [Revendication 2] Procédé (1) de détermination selon la revendication précédente, caractérisé en ce qu’il comporte en outre une étape (11) de mesure du facteur de réflexion dudit substrat semiconducteur, après son implantation ionique par immersion plasma et avant son recuit thermique. [Revendication 3] Procédé (2) d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée dudit substrat semiconducteur après recuit thermique, le procédé (2) comportant, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 : • une étape (100) d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un N-ième substrat semiconducteur distinct ; • une étape (110) de mesure d’un facteur de réflexion du N-ième substrat semiconducteur après son implantation ionique par immersion plasma ; • une étape (140) d’activation par recuit thermique du N-ième substrat semiconducteur ; • une étape (150) de mesure d’une résistance carrée du N-ième substrat semiconducteur après son activation par recuit thermique ; • une étape (160) de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur. [Revendication 4] Procédé (2) d’établissement selon la revendication précédente, caractérisé en ce que n est supérieur ou égal à 3, chacune des étapes (100, 110, 140, 150, 160) étant réalisée au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes. [Revendication 5] Procédé (2) d’établissement selon l’une quelconque des revendications 3 ou 4, caractérisé en ce que chaque étape (110) de mesure d’un facteur de réflexion est réalisée à plusieurs longueurs d’onde. [Revendication 6] Procédé (3) de fabrication de cellules solaires comprenant • une étape (10) d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ; • une étape (11) de mesure d’un facteur de réflexion du premier substrat semiconducteur après son implantation ionique par immersion plasma ; • une étape (12) de calcul de la résistance carrée du premier substrat semiconducteur au moyen du facteur de réflexion mesuré et d’une table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique ; • une étape (13) de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ; • une étape (20) d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction d’un résultat de l’étape de comparaison précédente : paramétrage ajusté identique au paramétrage initial si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage initial sinon. [Revendication 7] Procédé (10) de fabrication selon la revendication précédente, caractérisé en ce qu’un seul facteur de réflexion, à une seule longueur d’onde, est mesuré lors de l’étape de mesure. [Revendication 8] Procédé (10) de fabrication selon la revendication précédente, caractérisé en ce que la longueur d’onde de mesure est comprise entre 280 nm et 390 nm. [Revendication 9] Procédé (10) de fabrication selon l’une quelconque des revendications 6 à 8, caractérisé en ce qu’il comporte en outre :• une étape (14) d’activation par recuit thermique du premier substrat semiconducteur ;• une étape (15) de mesure de la résistance carrée du premier substrat semiconducteur après son activation par recuit thermique ;• une étape (16) de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur.[Revendication 10] Procédé (10) de fabrication selon l’une quelconque des revendications 6 à 9, caractérisé en ce qu’il comporte une étape initiale d’établissement de la table de correspondance entre facteur de réflexion et résistance carrée après recuit thermique, selon l’une quelconque des revendications 3 à 5.[Revendication 11] Chaîne de production industrielle de cellules solaires comportant des moyens aptes et destinés à mettre en œuvre un procédé selon l’une quelconque des revendications précédentes.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1871842A FR3089014B1 (fr) | 2018-11-26 | 2018-11-26 | Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique |
| JP2021529398A JP2022511762A (ja) | 2018-11-26 | 2019-11-26 | プラズマ浸漬イオン注入および熱アニーリングの後の半導体基板のシート抵抗を決定するための方法 |
| PCT/EP2019/082633 WO2020109333A1 (fr) | 2018-11-26 | 2019-11-26 | Procede de determination d'une resistance carree d'un substrat semiconducteur apres implantation ionique par immersion plasma et recuit thermique |
| EP19806279.6A EP3888117A1 (fr) | 2018-11-26 | 2019-11-26 | Procede de determination d'une resistance carree d'un substrat semiconducteur apres implantation ionique par immersion plasma et recuit thermique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1871842A FR3089014B1 (fr) | 2018-11-26 | 2018-11-26 | Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3089014A1 true FR3089014A1 (fr) | 2020-05-29 |
| FR3089014B1 FR3089014B1 (fr) | 2022-08-05 |
Family
ID=68072450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1871842A Active FR3089014B1 (fr) | 2018-11-26 | 2018-11-26 | Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP3888117A1 (fr) |
| JP (1) | JP2022511762A (fr) |
| FR (1) | FR3089014B1 (fr) |
| WO (1) | WO2020109333A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861632A (en) * | 1997-08-05 | 1999-01-19 | Advanced Micro Devices, Inc. | Method for monitoring the performance of an ion implanter using reusable wafers |
| US20050200850A1 (en) * | 2002-03-01 | 2005-09-15 | Borden Peter G. | Apparatus and method for measuring a property of a layer in a multilayered structure |
| US20080318345A1 (en) | 2007-06-22 | 2008-12-25 | Persing Harold M | Plasma ion implantation process control using reflectometry |
-
2018
- 2018-11-26 FR FR1871842A patent/FR3089014B1/fr active Active
-
2019
- 2019-11-26 WO PCT/EP2019/082633 patent/WO2020109333A1/fr unknown
- 2019-11-26 JP JP2021529398A patent/JP2022511762A/ja not_active Withdrawn
- 2019-11-26 EP EP19806279.6A patent/EP3888117A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861632A (en) * | 1997-08-05 | 1999-01-19 | Advanced Micro Devices, Inc. | Method for monitoring the performance of an ion implanter using reusable wafers |
| US20050200850A1 (en) * | 2002-03-01 | 2005-09-15 | Borden Peter G. | Apparatus and method for measuring a property of a layer in a multilayered structure |
| US20080318345A1 (en) | 2007-06-22 | 2008-12-25 | Persing Harold M | Plasma ion implantation process control using reflectometry |
Non-Patent Citations (1)
| Title |
|---|
| ANTOINE VEAU ET AL: "Plasma immersion ion implantation (PIII): New path for optimizing doping profiles of advanced phosphorus emitters", AIP CONFERENCE PROCEEDINGS, vol. 1999, 10 August 2018 (2018-08-10), NEW YORK, US, pages 110007, XP055637960, ISSN: 0094-243X, DOI: 10.1063/1.5049316 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020109333A1 (fr) | 2020-06-04 |
| FR3089014B1 (fr) | 2022-08-05 |
| EP3888117A1 (fr) | 2021-10-06 |
| JP2022511762A (ja) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2786425B1 (fr) | Diode p/n à hétérostructure controlée autopositionnée sur hgcdte pour imageurs infrarouges | |
| FR2747506A1 (fr) | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques | |
| EP2339640A1 (fr) | Photodétecteur à structure plasmon | |
| FR2776375A1 (fr) | Methode de caracterisation d'un processus d'implantation ionique | |
| WO2015091895A2 (fr) | Procede et systeme de controle de qualite de cellules photovoltaïques | |
| FR3089014A1 (fr) | Procede de determination d’une resistance carree d’un substrat semiconducteur apres implantation ionique par immersion plasma et avant recuit thermique | |
| FR2974240A1 (fr) | Capteur eclaire par la face arriere a isolement par jonction | |
| EP2216809A1 (fr) | Méthode de caracterisation d'un procédé d'implantation ionique. | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats | |
| WO2014136083A1 (fr) | Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules | |
| EP2280411A2 (fr) | Procédé de détermination d'une position centrée d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procédé pour calibrer un tel dispositif. | |
| EP3660928B1 (fr) | Procédé de fabrication de cellules photovoltaiques | |
| EP0787839B1 (fr) | Procédé d'étalonnage de température d'un réacteur d'épitaxie | |
| EP3841618B1 (fr) | Realisation de zones dopees n+ et n++ pour cellule solaire | |
| EP4174474A1 (fr) | Procédé de détermination de la position d'au moins une défectivité sur des substrats semi-conducteurs, procédé de détection et dispositif associés | |
| EP3213352B1 (fr) | Procede de fabrication d'une cellule photovoltaïque | |
| EP3447909B1 (fr) | Procédé et dispositif de caractérisation d'un module photovoltaïque | |
| FR3139939A1 (fr) | Procédé de cristallisation en phase solide d’une couche amorphe | |
| EP3826077A1 (fr) | Procédé de fabrication d'une cellule photovoltaïque | |
| EP4016596A1 (fr) | Procédé de détermination de la durée de vie volumique des porteurs de charge d'un substrat et dispositif associé | |
| FR3133514A1 (fr) | Procédé de correction d’épaisseur d’une couche piézoélectrique | |
| EP1440467A2 (fr) | Procede de caracterisation d'une etape d'implantation dans un substrat | |
| FR3117674A1 (fr) | Procédé de détermination d’une température d’échauffement d’une cellule photovoltaïque a hétérojonction lors d’un procédé de traitement | |
| FR3041472A1 (fr) | Procede de fabrication d'une cellule photovoltaique utilisant une plaque de silicium presentant initialement une courbure diminuee au cours dudit procede | |
| EP4199118A1 (fr) | Procédé d'activation thermique d'une couche de passivation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20200529 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |