FR3054885A1 - Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant - Google Patents
Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant Download PDFInfo
- Publication number
- FR3054885A1 FR3054885A1 FR1657535A FR1657535A FR3054885A1 FR 3054885 A1 FR3054885 A1 FR 3054885A1 FR 1657535 A FR1657535 A FR 1657535A FR 1657535 A FR1657535 A FR 1657535A FR 3054885 A1 FR3054885 A1 FR 3054885A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- aging
- state
- chip
- instantaneous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
- G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Le système sur puce (SOC) comprend au moins un circuit intégré (1, A-H) et un dispositif d'estimation. Le dispositif d'estimation comporte un moyen de suivi (10) configuré pour collecter au moins un paramètre physique (20) représentatif de l'utilisation du circuit intégré, et un moyen d'évaluation (11, 12) configuré pour déterminer un état de vieillissement instantané (30) du circuit intégré, en fonction dudit au moins un paramètre physique (20), et pour calculer une marge d'utilisation (32) du circuit intégré en comparant l'état de vieillissement instantané (30) avec un état de vieillissement présumé (31).
Description
Titulaire(s) : STMICROELECTRONICS (CROLLES 2) SAS Société par actions simplifiée, STMICROELECTRONICS SA Société anonyme.
Demande(s) d’extension
Mandataire(s) : CASALONGA & ASSOCIES.
PROCEDE D'ESTIMATION D'UN PROFIL D'EXPLOITATION D'UN CIRCUIT INTEGRE D'UN SYSTEME SUR PUCE, ET SYSTEME SUR PUCE CORRESPONDANT.
FR 3 054 885 - A1 (5/) Le système sur puce (SOC) comprend au moins un circuit intégré (1, A-H) et un dispositif d'estimation. Le dispositif d'estimation comporte un moyen de suivi (10) configuré pour collecter au moins un paramètre physique (20) représentatif de l'utilisation du circuit intégré, et un moyen d'évaluation (11, 12) configuré pour déterminer un état de vieillissement instantané (30) du circuit intégré, en fonction dudit au moins un paramètre physique (20), et pour calculer une marge d'utilisation (32) du circuit intégré en comparant l'état de vieillissement instantané (30) avec un état de vieillissement présumé (31).
i
Procédé d'estimation d'un profil d'exploitation d'un circuit intégré d'un système sur puce, et système sur puce correspondant.
Des modes de réalisation et de mise en œuvre de l’invention concernent les systèmes sur puce, notamment l’estimation d’un profil d’exploitation d’un circuit intégré appartenant à un système sur puce et plus particulièrement l’ajustement d’une tension d’alimentation, dans le cadre de la gestion de la fiabilité de tels systèmes.
Dans les systèmes sur puce actuels (communément dénommés par l’acronyme « SOC » tiré du terme anglo-saxon « System On Chip »), le vieillissement des composants électroniques est anticipé lors de la conception desdits systèmes.
Habituellement, on compense le vieillissement en allouant un excédent, ou une compensation, de tension à la tension d’alimentation, afin que les composants vieillis fonctionnent encore de manière satisfaisante dans un produit « usé ». Par exemple, un excédent de 40mV pour une alimentation 150mV est habituellement fourni dès les premières utilisations d’un tel système sur puce.
Par conséquent, cette compensation se traduit par une consommation d’énergie excédentaire dès la première utilisation, ce qui représente un handicap dans le cadre d’applications dans lesquelles le rendement énergétique est valorisé, par exemple en cas de batterie faible ou dans un objectif de dissipation minimale d’énergie.
En outre, ces pertes de performances peuvent être encore plus graves lorsqu’un système sur puce d’une même conception est utilisé pour différents profils de mission. Un profil de mission est un modèle d’utilisation correspondant à différentes contraintes que le système sur puce doit subir. A titre illustratif, un système conçu pour l’industrie supportera une utilisation plus intensive qu’un système conçu pour l’automobile, qui lui-même supportera une utilisation plus intensive qu’un système utilisé par des particuliers.
Les systèmes sur puce utilisables pour différents profils de missions sont par conséquent conçus afin de résister au modèle le plus contraignant, et cela représente une perte de compétitivité en raison de valeurs énergétiques conventionnelles (« PPA », acronyme tiré du terme anglais « Power Purchase Agreement ») mal respectées pour des profils de missions moins contraignants.
Ainsi, les systèmes de gestions du vieillissement des composants électroniques présentent une problématique d’optimisation de l’alimentation, dans un compromis entre les performances et la fiabilité, en tenant compte des limitations des systèmes sur puce comportant lesdits composants.
Il serait donc souhaitable de remédier à cette problématique en réalisant une compensation adaptative du vieillissement des systèmes sur puce.
En matière d’ajustement adaptatif de la tension/fréquence d’un système sur puce, le brevet américain US 8,154,335 B2 décrit un système sur puce dans lequel une tension d’alimentation est diminuée et/ou une fréquence d’horloge est augmentée afin de retrouver des conditions d’utilisation dans des marges acceptables, lesdites marges étant générées par un circuit de réplique de chemin critique. Ce brevet américain décrit également une augmentation de la tension et/ou une diminution de la fréquence dans un but préventif en cas de dépassement desdites marges acceptables de condition d’utilisation.
Or, la solution proposée dans le brevet américain susmentionné est adaptée à des variations occasionnelles dans le fonctionnement du système sur puce, et ne prend pas en considération les problèmes d’excédent d’alimentation et de vieillissement à long terme précédemment exposés.
Il existe donc un besoin d’estimer un profil d’exploitation d’un circuit intégré d’un système sur puce prenant en compte le vieillissement à long terme du système sur puce.
Par conséquent, il est proposé selon un mode de réalisation et de mise en œuvre de fournir à un système sur puce un dispositif d’estimation capable de calculer une marge d’utilisation à partir d’états de vieillissement réels de composants de ce système sur puce obtenus grâce à l’observation de son utilisation concrète.
Un état de vieillissement est une donnée représentative de l’utilisation qu’a subi un composant donné, à un instant donné, à partir de ses premières utilisations et mises en œuvre.
Le composant en question peut être préférentiellement un ou plusieurs circuit(s) intégré(s) formant la logique d’une unité de calcul, tel qu’un processeur, généralement plus sensible(s) au vieillissement que les composants passifs des systèmes sur puce.
Selon un premier aspect, il est proposé un procédé d'estimation d'un profil d'exploitation d'un circuit intégré d'un système sur puce, comprenant une étape de suivi comportant une collecte d’au moins un paramètre physique représentatif de l’utilisation dudit circuit intégré, et une étape d’évaluation comportant une détermination d’un état de vieillissement instantané dudit circuit intégré, en fonction dudit au moins un paramètre physique, et un calcul d’une marge d’utilisation dudit circuit intégré comportant une comparaison de l’état de vieillissement instantané avec un état de vieillissement présumé.
Selon un mode de mise en œuvre, la collecte dudit au moins un paramètre physique et la détermination de ladite marge d’utilisation sont effectuées en temps réel, périodiquement.
Ledit au moins un paramètre physique représentatif de l’utilisation dudit circuit intégré peut comprendre la température et/ou la tension et/ou la durée d’activité et/ou le temps.
L’étape d’évaluation comprend avantageusement l’enregistrement de la marge d’utilisation et de l’état de vieillissement instantané dudit circuit intégré avant chaque arrêt du système sur puce et un calcul d’un état de vieillissement instantané ultérieur en fonction d’un état de vieillissement instantané antérieur sauvegardé.
La détermination de l’état de vieillissement instantané dudit circuit intégré peut comprendre un calcul d’un facteur d’accélération en tension entre une tension d’alimentation d’usage dudit circuit intégré et une tension d’alimentation mesurée dudit circuit intégré, et/ou un calcul d’un facteur d’accélération en température entre une température d’usage dudit circuit intégré et une température mesurée dudit circuit intégré, et/ou un calcul tenant compte de la durée cumulée d’activité dudit circuit intégré.
L’état de vieillissement présumé dudit circuit intégré peut correspondre à un état de vieillissement estimé multiplié par un taux d’utilisation effectif égal au rapport entre une durée cumulée d’activité dudit circuit intégré et une durée de vie estimée, ledit état de vieillissement estimé et ladite durée de vie estimée étant préétablis à partir d’un modèle d’utilisation donné dudit circuit intégré.
Le modèle d’utilisation donné peut avantageusement être configuré par un utilisateur dudit système sur puce.
Selon un mode de mise en œuvre, le calcul de la marge d’utilisation dudit circuit intégré comprend la soustraction de l’état de vieillissement instantané à l’état de vieillissement présumé.
Selon un autre aspect, il est proposé un système sur puce, comprenant au moins un circuit intégré et un dispositif d’estimation d'un profil d'exploitation d'un circuit intégré, le dispositif d’estimation comportant un moyen de suivi configuré pour collecter au moins un paramètre physique représentatif de l’utilisation dudit circuit intégré, et un moyen d’évaluation configuré pour déterminer un état de vieillissement instantané dudit circuit intégré, en fonction dudit au moins un paramètre physique, et pour calculer une marge d’utilisation dudit circuit intégré en comparant l’état de vieillissement instantané avec un état de vieillissement présumé.
Selon un mode de réalisation, le moyen de suivi et le moyen d’évaluation sont respectivement configurés pour collecter ledit au moins un paramètre physique et déterminer ladite marge d’utilisation en temps réel, périodiquement.
Le système sur puce peut comporter en outre au moins un capteur in-situ configuré pour mesurer ledit au moins un paramètre physique représentatif de l’utilisation dudit circuit intégré, ledit au moins un capteur in-situ pouvant comprendre un capteur de température et/ou un capteur de tension et/ou un capteur de durée d’activité et/ou un chronomètre.
Selon un mode de réalisation dans lequel le système sur puce comporte une mémoire non-volatile, le moyen d’évaluation est configuré pour enregistrer la marge d’utilisation et l’état de vieillissement instantané dudit circuit intégré dans la mémoire nonvolatile avant chaque arrêt du système sur puce et pour calculer un état de vieillissement instantané ultérieur en fonction d’un état de vieillissement instantané antérieur sauvegardé.
Selon un mode de réalisation, le moyen d’évaluation est configuré pour déterminer l’état de vieillissement instantané dudit circuit intégré en calculant un facteur d’accélération de tension entre une tension d’alimentation d’usage dudit circuit intégré et une tension d’alimentation mesurée dudit circuit intégré, et/ou en calculant un facteur d’accélération de température entre une température d’usage dudit circuit intégré et une température mesurée dudit circuit intégré, et/ou en fonction de la durée cumulée d’activité dudit circuit intégré.
Le moyen d’évaluation peut être configuré pour déterminer l’état de vieillissement présumé dudit circuit intégré en appliquant, à un état de vieillissement estimé, un taux d’utilisation effectif égal au rapport entre la durée cumulée d’activité dudit circuit intégré et une durée de vie présumée, ledit état de vieillissement estimé et ladite durée de vie estimée étant préétablis à partir d’un modèle d’utilisation donné dudit circuit intégré.
Le système sur puce peut comporter en outre un moyen de configuration utilisateur configuré pour permettre à un utilisateur dudit système sur puce de configurer ledit modèle d’utilisation donné.
Le moyen d’évaluation peut être configuré pour calculer la marge d’utilisation dudit circuit intégré en soustrayant l’état de vieillissement instantané à l’état de vieillissement présumé.
Le système sur puce peut comporter une unité de calcul, auquel cas le moyen d’évaluation comporte avantageusement des modules logiciels mis en œuvre au sein du processeur.
Il est en outre proposé un dispositif tel qu’un ordinateur ou un téléphone portable comprenant un système sur puce tel que précédemment défini.
Ainsi, dans les modes de mise en œuvre et de réalisation précédemment définis, la gestion de la durée de vie utilise des données réelles d’alimentation, de température ou d’activité, et l’ajustement de l’alimentation peut être réalisé à tout point de fonctionnement pendant la durée de vie du système sur puce.
D’autre part, les modes de mise en œuvre et de réalisation précédemment définis peuvent permettre par exemple de rendre la gestion du vieillissement paramétrable par l’utilisateur, ou encore de fournir à des applications logicielles une information concrète sur la durée de vie restante effective du système sur puce.
En effet, ces modes de mise en œuvre et de réalisation permettent d’offrir un paramètre quantitatif supplémentaire pour par exemple établir une garantie des performances d’un système sur puce.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
- Les figures 1 à 5 illustrent différents modes de mise en œuvre et de réalisation de l’invention.
La figure 1 représente un système sur puce SOC comprenant une unité de calcul 1, autrement appelée processeur, notamment configurée pour mettre en œuvre des moyens logiciels.
Le système sur puce comporte de manière habituelle des composants passifs et des composants actifs tels que des circuits intégrés, non représentés à des fins de simplification des figures.
Un circuit intégré, formant par exemple le processeur 1, est configuré pour fonctionner de manière optimale à un point de fonctionnement qui lui est propre.
Pour précision, un point de fonctionnement, ou « point de fonctionnement de performance » plus connu par l’homme du métier sous l’acronyme « OPP » tiré du terme anglo-saxon « Operating Performance Point », est une expression utilisée par l’homme du métier pour désigner un bon compromis dans les paramètres qui sont appliqués à un composant, par exemple sa tension d’alimentation et sa fréquence de travail, permettant à un circuit intégré de fonctionner de manière optimale.
La tension d’alimentation est habituellement générée par un étage d’alimentation à découpage 5 (couramment désigné par l’acronyme VSMPS tiré du terme anglo-saxon « Voltage Switched Mode Power Supply »), qui est généralement commandé par un microcontrôleur dédié à la gestion des paramètres de base permettant de faire fonctionner un système sur puce.
Le système sur puce SOC comporte également un processeur sécurisé 2, ou une partie sécurisée d’un processeur (couramment désigné par l’acronyme TEE tiré du terme anglo-saxon « Trusted Execution Environment »), une mémoire non volatile 3, ainsi qu’un moyen d’ajustement 4 capable de modifier au moins la tension d’alimentation générée par l’étage d’alimentation à découpage 5 pour différents circuits intégrés du système sur puce SOC.
Le processeur sécurisé 2 est configuré pour lire et écrire dans la mémoire non-volatile 3, préférentiellement dans une zone sécurisée de ladite mémoire 3, et pour commander le moyen d’ajustement 4.
Le moyen d’ajustement 4 peut par exemple comprendre le microcontrôleur dédié à la gestion des paramètres de base permettant de faire fonctionner un système sur puce susmentionné, et/ou peut par exemple être de la même nature que les circuits d’ajustement adaptatifs de la tension ou de la fréquence (AVF/AFS) décrits dans le document US 8,154,335 B2 susmentionné.
Les circuits du type AVF/AFS réagissent à un signal représentatif d’une marge d’utilisation, en ajustant la tension et/ou la fréquence d’un point de fonctionnement de manière à ce que les performances du circuit intégré soient optimisées, dans la limite autorisée par ladite marge d’utilisation.
Un moyen de suivi 10 collecte des paramètres physiques 20 représentatifs de l’utilisation d’un circuit intégré, par exemple grâce à des capteurs in situ.
Les capteurs in situ sont des capteurs inclus dans ledit circuit intégré.
Les paramètres physiques 20 peuvent comprendre par exemple la tension 21, la température 22, la durée d’activité du circuit intégré 23, ou encore sa fréquence de travail 24.
Un moyen d’évaluation 11 est configuré pour déterminer un état de vieillissement instantané 30 du circuit intégré, à partir des paramètres physiques mesurés 20, préalablement convertis en signal numérique par des convertisseurs analogique-numérique 35 (figure 2).
Un second moyen d’évaluation 12 est configuré pour déterminer un état de vieillissement présumé 31, dépendant uniquement de la durée cumulée d’activité 25 et d’un profil de mission 26.
Les deux moyens d’évaluation 11 et 12 sont ici représentés de manière distincte mais peuvent être réalisés par un unique moyen d’évaluation, par exemple réalisé de façon logicielle au sein du processeur 1.
Le(les) moyen(s) d’évaluation est(sont) également configuré(s) pour calculer une marge d’utilisation 32 du circuit intégré.
La figure 2 représente une mise en œuvre du calcul de ladite marge d’utilisation d’un circuit intégré.
L’état de vieillissement instantané 30 « Etati+i » est calculé à partir de l’état de vieillissement instantané précédent 30b « Etati » auquel une valeur de variation Δ est ajoutée.
Cette valeur de variation Δ est calculée (étape 40) grâce à des équations 28 (figure 1) modélisant l’usure propre à un circuit intégré en fonction desdits paramètres physiques 20 mesurés.
De telles équations 28 peuvent être par exemple issues de modèles utilisés dans les normes industrielles telles que
JEDEC/JESD74, notamment des équations utilisées pour modéliser des essais d’endurance. L’homme du métier pourra s’y référer à toute fin utile.
A titre illustratif, il est possible d’utiliser le modèle exponentiel de facteur d’accélération en tension (AFV signifiant en anglais « Accélération Factor Voltage ») :
AFV = exp[B*(Vs-Vu)] avec B une constante, Vs une tension dite de contrainte, Vu une tension dite d’usage.
Pour calculer la variation Δ d’état de vieillissement instantané, on injecte la valeur de la tension mesurée dans la variable Vs et une tension correspondant à un usage de référence dans la variable Vu.
De même, il est possible d’utiliser le modèle exponentiel de facteur d’accélération en température (AFT signifiant en anglais « Accélération Factor Température ») pour calculer la variation Δ d’état de vieillissement instantané :
AFT = exp[(Ea/kB)*(l/Tu - 1/Ts)] avec Ea l’énergie d’activation, kB la constante de Boltzmann, Ts une température dite de contrainte et Tu une température dite d’usage, en injectant la valeur de la température mesurée dans la variable Ts et une température de référence dans la variable Tu.
Le moyen d’évaluation est configuré pour établir un état de vieillissement présumé 31, en multipliant, par un taux d’utilisation effectif, un état de vieillissement estimé pour une utilisation dans le profil de mission 26 donné.
Le taux d’utilisation effectif est égal au rapport entre la durée cumulée d’activité 25 et la durée de vie totale estimée 27 pour un circuit intégré dans le profil de mission 26 donné.
Au commencement d’une période d’activité d’un circuit intégré, le moyen d’évaluation lit la dernière valeur de la durée cumulée d’activité 25b dudit circuit intégré, « durée, », dans la mémoire 3, et chronomètre le temps écoulé Δΐ pendant ladite période d’activité.
ίο
Après la période d’activité, le moyen d’évaluation additionne le temps d’activité chronométré Δΐ à la précédente valeur de durée cumulée d’activité 25b « durée, » et enregistre la nouvelle valeur de durée cumulée d’activité 25 « duréei+i » dans la mémoire 3.
Le profil de mission peut être fixé lors de la conception du système sur puce afin d’être le plus contraignant possible, par exemple du type conditions industrielles.
En variante, le profil de mission 26 peut être configuré par un utilisateur 100, notamment dans le cadre de systèmes sur puce destinés à remplir différentes missions. Ladite configuration peut par exemple être une initialisation lors de la première mise en marche du système sur puce ou bien une modification au cours de la vie du système sur puce.
En d’autres termes, l’état de vieillissement instantané reflète le vieillissement réel du circuit intégré, tandis que l’état de vieillissement présumé reflète le vieillissement prévu du circuit intégré, dans un profil de mission donné.
La différence entre l’état de vieillissement instantané 30 et l’état de vieillissement présumé 31 donne une valeur de marge 32.
La marge 32 ainsi calculée peut par exemple servir comme marge de référence à des moyens d’adaptation de tension et/ou de fréquence (AVF/AFS) du type de ceux décrits dans le document US 8,154,335 B2.
Le processeur sécurisé 2 commande l’ajustement des points de fonctionnement mis en œuvre par le moyen d’ajustement 4, notamment afin d’éviter toute corruption extérieure au système sur puce en tant que tel.
L’ajustement des points de performance pour revenir dans la marge d’utilisation peut notamment être mis en œuvre en modifiant la valeur de la tension d’alimentation, la fréquence d’horloge, le potentiel du substrat, ou d’autres paramètres du fonctionnement des circuits intégrés du système sur puce.
Avantageusement, les étapes de lecture et d’écriture dans la mémoire 3 sont également mises en œuvre par le processeur sécurisé 2, également afin d’éviter une corruption extérieure.
Les mesures physiques, les évaluations des états de vieillissement et les ajustements de points de fonctionnement sont réalisés en continu, dans une période temporelle comprise entre la microseconde et la seconde.
La figure 3 représente un mode de réalisation d’un système sur puce SOC, dans lequel différents circuits intégrés A, B, C, D, E, F, G, H sont équipés de capteurs analogiques et/ou analogiques-numériques 101, 102, 103 permettant d’observer différents paramètres physiques et collecter leurs mesures vers le processeur 1.
Par exemple, lesdits capteurs peuvent comprendre un voltmètre 101, un thermomètre 102 et un chronomètre 103.
Le processeur 1 transmet les valeurs de marge 32 à un processeur sécurisé TEE 2 qui va commander les points de fonctionnement des différents circuits intégré A-H.
Les figures 4 et 5 représentent chacune des exemples de produits équipés d’un mode de réalisation d’un système sur puce SoC tel que précédemment détaillé, respectivement un ordinateur personnel 400 et un téléphone mobile 500. Il apparaîtra à l’homme du métier que les modes de réalisation d’un système sur puce SoC précédemment détaillés peuvent être inclus à tout autre produit connu et non cité ici.
Bien évidemment, la solution de gestion du vieillissement proposée ne se limite pas aux modes de réalisation et de mise en œuvre précédemment détaillés mais en embrasse toutes les variantes, par exemple, les composants passifs ou d’autres composants que des circuits intégrés mettant en œuvre la logique d’un processeur peuvent bénéficier d’une telle gestion de leur vieillissement.
D’autre part, la solution proposée s’applique à tout type de système sur puce et quelle que soit sa fonction.
En outre, les modes de réalisation et de mise en œuvre décrits sont appliqués à un point de fonctionnement d’un circuit intégré, mais il est notamment possible que de nombreux points de fonctionnement de différents composants du système sur puce, ou bien un poil fonctionnement global, ou encore seulement les points fonctionnements les plus critiques, soient simultanément indépendamment gérés.
de de ou
Claims (18)
- REVENDICATIONS1. Procédé d'estimation d'un profil d'exploitation d'un circuit intégré (1, A-H) d'un système sur puce (SOC), comprenant une étape de suivi comportant une collecte d’au moins un paramètre physique (20) représentatif de l’utilisation dudit circuit intégré, et une étape d’évaluation comportant une détermination d’un état de vieillissement instantané (30) dudit circuit intégré, en fonction dudit au moins un paramètre physique (20), et un calcul d’une marge d’utilisation (32) dudit circuit intégré comportant une comparaison de l’état de vieillissement instantané (30) avec un état de vieillissement présumé (31).
- 2. Procédé selon la revendication 1, dans lequel la collecte dudit au moins un paramètre physique (20) et la détermination de ladite marge d’utilisation (32) sont effectuées en temps réel, périodiquement.
- 3. Procédé selon l’une quelconque des revendications 1 ou 2, dans lequel ledit au moins un paramètre physique (20) représentatif de l’utilisation dudit au moins un circuit intégré comprend la température (22) et/ou la tension (21) et/ou la durée d’activité (23) et/ou le temps (At).
- 4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel l’étape d’évaluation comprend l’enregistrement de la marge d’utilisation (32) et de l’état de vieillissement instantané (30) dudit circuit intégré avant chaque arrêt du système sur puce (SOC) et un calcul d’un état de vieillissement instantané ultérieur (Etati+i) en fonction d’un état de vieillissement instantané antérieur sauvegardé (Etati).
- 5. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la détermination de l’état de vieillissement instantané (30) dudit circuit intégré comprend un calcul (40) d’un facteur d’accélération en tension entre une tension d’alimentation d’usage dudit circuit intégré et une tension d’alimentation mesurée dudit circuit intégré, et/ou un calcul (40) d’un facteur d’accélération en température entre une température d’usage dudit circuit intégré et une température mesurée dudit circuit intégré, et/ou un calcul (40) tenant compte de la durée cumulée d’activité (25) dudit circuit intégré.
- 6. Procédé selon l’une quelconque des revendications 1 à 5, dans lequel l’état de vieillissement présumé (31) dudit circuit intégré correspond à un état de vieillissement estimé multiplié par un taux d’utilisation effectif égal au rapport entre une durée cumulée d’activité (25) dudit circuit intégré et une durée de vie estimée (27), ledit état de vieillissement estimé et ladite durée de vie estimée (27) étant préétablis à partir d’un modèle d’utilisation (26) donné dudit circuit intégré.
- 7. Procédé selon la revendication 6, dans lequel ledit modèle d’utilisation (26) donné peut être configuré par un utilisateur (100) dudit système sur puce (SOC).
- 8. Procédé selon l’une quelconque des revendications 1 à 7, dans lequel le calcul de la marge d’utilisation (32) dudit circuit intégré comprend la soustraction de l’état de vieillissement instantané (30) à l’état de vieillissement présumé (31).
- 9. Système sur puce (SOC), comprenant au moins un circuit intégré (1, A-H) et un dispositif d’estimation d'un profil d'exploitation d'un circuit intégré, le dispositif d’estimation comportant un moyen de suivi (10) configuré pour collecter au moins un paramètre physique (20) représentatif de l’utilisation dudit circuit intégré, et un moyen d’évaluation (11, 12) configuré pour déterminer un état de vieillissement instantané (30) dudit circuit intégré, en fonction dudit au moins un paramètre physique (20), et pour calculer une marge d’utilisation (32) dudit circuit intégré en comparant l’état de vieillissement instantané (30) avec un état de vieillissement présumé (31).
- 10. Système sur puce selon la revendication 9, dans lequel le moyen de suivi (10) et le moyen d’évaluation (11, 12) sont respectivement configurés pour collecter ledit au moins un paramètre physique (20) et déterminer ladite marge d’utilisation (32) en temps réel, périodiquement.
- 11. Système sur puce selon l’une quelconque des revendications 9 à 10, comportant en outre au moins un capteur in-situ (101, 102, 103) configuré pour mesurer ledit au moins un paramètre physique (20) représentatif de l’utilisation dudit circuit intégré, ledit au moins un capteur in-situ comprenant un capteur de température (102) et/ou un capteur de tension (101) et/ou un capteur de durée d’activité et/ou un chronomètre (103).
- 12. Système sur puce selon l’une quelconque des revendications 9 à 11, comportant une mémoire non-volatile (3), dans lequel le moyen d’évaluation est configuré pour enregistrer la marge d’utilisation (32) et l’état de vieillissement instantané (30) dudit circuit intégré dans la mémoire non-volatile (3) avant chaque arrêt du système sur puce (SOC) et pour calculer un état de vieillissement instantané ultérieur (Etati+i) en fonction d’un état de vieillissement instantané antérieur sauvegardé (Etati).
- 13. Système sur puce selon l’une quelconque des revendications 11 ou 12, dans lequel le moyen d’évaluation (11, 12) est configuré pour déterminer l’état de vieillissement instantané (30) dudit circuit intégré en calculant un facteur d’accélération en tension entre une tension d’alimentation d’usage dudit circuit intégré et une tension d’alimentation mesurée dudit circuit intégré, et/ou en calculant un facteur d’accélération en température entre une température d’usage dudit circuit intégré et une température mesurée dudit circuit intégré, et/ou en fonction de la durée cumulée d’activité (25) dudit circuit intégré.
- 14. Système sur puce selon la revendication 13, dans lequel le moyen d’évaluation (11, 12) est configuré pour déterminer l’état de vieillissement présumé (31) dudit circuit intégré en appliquant, à un état de vieillissement estimé, un taux d’utilisation effectif égal au rapport entre la durée cumulée d’activité (25) dudit circuit intégré et une durée de vie estimée (27), ledit état de vieillissement estimé et ladite durée de vie estimée (27) étant préétablis à partir d’un modèle d’utilisation (26) donné dudit circuit intégré.
- 15. Système sur puce selon la revendication 14, comportant en outre un moyen de configuration utilisateur configuré pour permettre à5 un utilisateur (100) dudit système sur puce (SOC) de configurer ledit modèle d’utilisation (26) donné.
- 16. Système sur puce selon l’une quelconque des revendications 9 à 14, dans lequel le moyen d’évaluation (11, 12) est configuré pour calculer la marge d’utilisation (32) dudit circuit intégré en soustrayant10 l’état de vieillissement instantané (30) à l’état de vieillissement présumé (31).
- 17. Système sur puce selon l’une quelconque des revendications 9 à 16, comportant une unité de calcul (1), dans lequel le moyen d’évaluation (11, 12) comporte des modules logiciels mis en œuvre au15 sein du processeur (1).
- 18. Dispositif tel qu’un ordinateur ou un téléphone portable comprenant un système sur puce (SOC) selon l’une quelconque des revendications 9 à 17.1/4
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1657535A FR3054885B1 (fr) | 2016-08-03 | 2016-08-03 | Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant |
| US15/468,798 US10302693B2 (en) | 2016-08-03 | 2017-03-24 | Method for estimating an operating profile of an integrated circuit of a system-on-a-chip, and corresponding system-on-a-chip |
| US16/424,034 US10634715B2 (en) | 2016-08-03 | 2019-05-28 | Method for estimating an operating profile of an integrated circuit of a system-on-a-chip, and corresponding system-on-a-chip |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1657535 | 2016-08-03 | ||
| FR1657535A FR3054885B1 (fr) | 2016-08-03 | 2016-08-03 | Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3054885A1 true FR3054885A1 (fr) | 2018-02-09 |
| FR3054885B1 FR3054885B1 (fr) | 2018-09-07 |
Family
ID=57348860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1657535A Expired - Fee Related FR3054885B1 (fr) | 2016-08-03 | 2016-08-03 | Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10302693B2 (fr) |
| FR (1) | FR3054885B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023219640A1 (fr) * | 2021-10-08 | 2023-11-16 | University Of Houston System | Circuits embarqués et procédés pour prédire l'état d'éléments critiques |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113222095B (zh) * | 2021-04-08 | 2022-01-18 | 浙江大学 | 基于进化计算的电力系统分数阶预测辅助状态估计方法 |
| CN113378453A (zh) * | 2021-05-11 | 2021-09-10 | 天津大学 | 一种基于深度信念网络的智能电能表失效率在线预计方法 |
| US11381238B1 (en) | 2021-06-04 | 2022-07-05 | Qualcomm Incorporated | Circuit device aging assessment and compensation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110181315A1 (en) * | 2010-01-25 | 2011-07-28 | Broadcom Corporation | Adaptive Device Aging Monitoring and Compensation |
| US8154335B2 (en) * | 2009-09-18 | 2012-04-10 | Stmicroelectronics Pvt. Ltd. | Fail safe adaptive voltage/frequency system |
| US20130117582A1 (en) * | 2011-11-04 | 2013-05-09 | Anand Satyamoorthy | Offline communication in a voltage scaling system |
| EP2988141A1 (fr) * | 2014-08-19 | 2016-02-24 | Nagravision S.A. | Contrôle du vieillissement d'un système sur puce |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075284B2 (en) * | 2002-07-08 | 2006-07-11 | Kabushiki Kaisha Toshiba | Time limit function utilization |
| JP2007213412A (ja) | 2006-02-10 | 2007-08-23 | Sony Computer Entertainment Inc | マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置 |
| JP4455621B2 (ja) * | 2007-07-17 | 2010-04-21 | 株式会社東芝 | エージングデバイス |
| US7915910B2 (en) | 2009-01-28 | 2011-03-29 | Apple Inc. | Dynamic voltage and frequency management |
| US8504854B2 (en) | 2010-06-21 | 2013-08-06 | Advanced Micro Devices, Inc. | Managing multiple operating points for stable virtual frequencies |
| US9671853B2 (en) | 2014-09-12 | 2017-06-06 | Intel Corporation | Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency |
-
2016
- 2016-08-03 FR FR1657535A patent/FR3054885B1/fr not_active Expired - Fee Related
-
2017
- 2017-03-24 US US15/468,798 patent/US10302693B2/en active Active
-
2019
- 2019-05-28 US US16/424,034 patent/US10634715B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154335B2 (en) * | 2009-09-18 | 2012-04-10 | Stmicroelectronics Pvt. Ltd. | Fail safe adaptive voltage/frequency system |
| US20110181315A1 (en) * | 2010-01-25 | 2011-07-28 | Broadcom Corporation | Adaptive Device Aging Monitoring and Compensation |
| US20130117582A1 (en) * | 2011-11-04 | 2013-05-09 | Anand Satyamoorthy | Offline communication in a voltage scaling system |
| EP2988141A1 (fr) * | 2014-08-19 | 2016-02-24 | Nagravision S.A. | Contrôle du vieillissement d'un système sur puce |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023219640A1 (fr) * | 2021-10-08 | 2023-11-16 | University Of Houston System | Circuits embarqués et procédés pour prédire l'état d'éléments critiques |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180038907A1 (en) | 2018-02-08 |
| US20190285694A1 (en) | 2019-09-19 |
| US10634715B2 (en) | 2020-04-28 |
| FR3054885B1 (fr) | 2018-09-07 |
| US10302693B2 (en) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3054885A1 (fr) | Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant | |
| EP3336560B1 (fr) | Procédé et dispositif de diagnostic d'usure d'un appareil électrique de coupure, et appareil électrique comportant un tel dispositif | |
| FR2920056A1 (fr) | Systeme et dispositif pour developper un processus d'estimation de duree de vie probabiliste base sur l'experimentation. | |
| US10884055B2 (en) | Leakage power characterization at high temperatures for an integrated circuit | |
| EP1953558A1 (fr) | Procédé et circuit pour ameliorer la durée de vie des transistors a effet de champ | |
| EP3948316B1 (fr) | Procédé d'initialisation de l'état de charge d'une batterie | |
| EP1462815B1 (fr) | Système et procédé de détermination de l'état de charge instantané d'une batterie, et utilisation de ce procédé dans un gestionnaire de charge | |
| WO2020048761A1 (fr) | Procédé et système de pilotage et de régulation d'un système de chauffage d'un local | |
| FR3016047B1 (fr) | Identification de charge electrique en utilisant une tension de ligne de systeme | |
| EP3120458A1 (fr) | Procédé et circuit d'ajustement de la fréquence d'un signal d'horloge | |
| FR3054949A1 (fr) | Procede de reglage d'au moins un point de fonctionnement d'au moins un circuit integre d'un systeme sur puce, et systeme sur puce correspondant | |
| FR2989113A1 (fr) | Estimation d'une temperature virtuelle dans un moteur | |
| FR3064751A1 (fr) | Procede et dispositif pour estimer le vieillissement d'un circuit | |
| WO2015015133A1 (fr) | Gestion d'énergie dans une batterie | |
| EP3902095B1 (fr) | Procédé de prévision d'une durée de fonctionnement d'un objet connecté | |
| EP3510682A1 (fr) | Circuit de transmission d'énergie électrique | |
| FR3074918A1 (fr) | Procede de determination de l'etat de sante d'une batterie et dispositif mettant en œuvre ledit procede | |
| EP3042262A2 (fr) | Procédé de commande d'un circuit électronique | |
| FR3061307A1 (fr) | Caracterisation perfectionnee d'un dispositif electrochimique en operation pour un pronostic de fonctionnement futur du dispositif | |
| FR3017467A1 (fr) | Procede de caracterisation du fonctionnement d’un circuit electronique numerique et circuit electronique numerique | |
| EP4286872A1 (fr) | Procédé de génération d'un profil de sollicitation allégé à partir d'un profil de sollicitation d'une batterie | |
| FR3144868A1 (fr) | Procédé automatique d'estimation de l'état de charge d'une cellule d'une batterie | |
| FR2959031A1 (fr) | Procede d'evaluation de la fiabilite d'un equipement electronique | |
| FR3104639A1 (fr) | Procédé de détermination de caractéristiques individuelles de consommation en carburant de différents groupes électrogènes d’un ensemble de production | |
| FR3118840A1 (fr) | Procédé et dispositif d’estimation embarqué de température d’un rotor d’une machine électrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180209 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| ST | Notification of lapse |
Effective date: 20220405 |